JP2016066643A - 基板処理装置、制御方法、およびコンピュータプログラム - Google Patents

基板処理装置、制御方法、およびコンピュータプログラム Download PDF

Info

Publication number
JP2016066643A
JP2016066643A JP2014193086A JP2014193086A JP2016066643A JP 2016066643 A JP2016066643 A JP 2016066643A JP 2014193086 A JP2014193086 A JP 2014193086A JP 2014193086 A JP2014193086 A JP 2014193086A JP 2016066643 A JP2016066643 A JP 2016066643A
Authority
JP
Japan
Prior art keywords
substrate
processing apparatus
stagnation
stagnation area
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014193086A
Other languages
English (en)
Other versions
JP6373143B2 (ja
Inventor
上林 誠
Makoto Kamibayashi
誠 上林
俊則 安平治
Toshinori Ampeiji
俊則 安平治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2014193086A priority Critical patent/JP6373143B2/ja
Publication of JP2016066643A publication Critical patent/JP2016066643A/ja
Application granted granted Critical
Publication of JP6373143B2 publication Critical patent/JP6373143B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • General Factory Administration (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】大量の情報を基に複雑な演算処理をして基板の搬送制御を行う、いわゆるスケジューラに依存することなく、停滞不能エリアにおける基板の停滞を防止できる基板処理装置、制御方法、およびコンピュータプログラムを提供する。
【解決手段】この基板処理装置1は、基板9を停滞させると処理不良の要因となる停滞不能エリア200と、停滞不能エリア200の搬送方向下流側に位置する待機バッファ60と、を有する。ライン制御PC82は、停滞不能エリア200内の基板9の在荷枚数と、待機バッファ60内のバッファ空き数とを取得する。そして、取得した在荷枚数およびバッファ空き数に基づいて、停滞不能エリア200への基板9の投入を規制するか否かを切り替える。このようにすれば、スケジューラに依存することなく、停滞不能エリア200における基板9の停滞を防止して、処理不良の発生を抑制できる。
【選択図】図1

Description

本発明は、複数の処理部間で基板を受け渡しながら、基板に対して一連の処理を行う基板処理装置、当該基板処理装置の制御方法、および、当該基板処理装置の制御に用いられるコンピュータプログラムに関する。
従来、液晶表示装置用ガラス基板、PDP用ガラス基板、半導体ウェハ、フォトマスク用ガラス基板、カラーフィルタ用基板、記録ディスク用基板、太陽電池用基板、電子ペーパー用基板などの精密電子装置用基板の製造工程では、複数の処理部間で基板を受け渡しながら、基板に対して一連の処理を行う基板処理装置が使用される。
この種の基板処理装置では、上流側の処理部から下流側の処理部へ、基板を順次に搬送する。その際、複数の基板の搬送間隔や、各処理部における基板の待機時間などを最適化するために、スケジューラと称されるコンピュータを用いて、基板の搬送制御を行っている。スケジューラを用いた基板の搬送制御については、例えば、特許文献1に記載されている。
特許第5432654号
ところで、基板処理装置の中には、様々な処理を行う処理部が含まれている。一部の処理部では、基板を長時間停滞させると、処理不良の要因となる場合がある。このため、基板処理装置内に、基板の停滞を禁止する「停滞不能エリア」を設定する場合がある。当該基板処理装置では、停滞不能エリアより下流側の処理部が故障等で停止した場合であっても、停滞不能エリアにおいて基板の停滞が生じないように、複数の基板を搬送制御する必要がある。
このような基板の搬送制御は、従来、上述したスケジューラを用いて行われていた。しかしながら、スケジューラは、基板の種類、処理の種類、基板の搬送速度、過去の搬送実績等の膨大な情報を蓄積してデータベース化し、当該データベースを参照しながら、複雑な演算処理をして、基板の搬送制御を行う。このため、搬送制御にかかるコンピュータの処理負担が大きかった。
本発明は、このような事情に鑑みなされたものであり、大量の情報を基に複雑な演算処理をして基板の搬送制御を行う、いわゆるスケジューラに依存することなく、停滞不能エリアにおける基板の停滞を防止できる基板処理装置、制御方法、およびコンピュータプログラムを提供することを目的とする。
上記課題を解決するため、本願の第1発明は、複数の処理部間で基板を受け渡しながら、基板に対して一連の処理を行う基板処理装置であって、基板を停滞させると処理不良の要因となる停滞不能エリアと、前記停滞不能エリアの搬送方向下流側に位置する待機バッファと、前記停滞不能エリアへの基板の投入を制御する制御部と、を有し、前記待機バッファは、基板を待機させる複数の基板収納部を有し、前記制御部は、前記停滞不能エリア内の基板の在荷枚数と、前記待機バッファ内の基板が待機していない基板収納部の数を示すバッファ空き数とを取得する情報取得手段と、前記在荷枚数および前記バッファ空き数に基づいて、前記停滞不能エリアへの基板の投入を規制するか否かを切り替える切替手段と、を有する。
本願の第2発明は、第1発明の基板処理装置であって、前記在荷枚数をX、前記バッファ空き数をY、0以上の整数である規制開始パラメータをA、A以上の整数である規制解除パラメータをBとして、前記切替手段は、Y≦X+Aを満たすと、前記停滞不能エリアへの基板の投入規制を開始し、Y>X+Bを満たすと、前記停滞不能エリアへの基板の投入規制を解除する。
本願の第3発明は、第2発明の基板処理装置であって、前記制御部は、Y=0になった時点でX>0となっていれば、その時点のXをAに足して、新たな規制開始パラメータAとする。
本願の第4発明は、第2発明または第3発明の基板処理装置であって、前記制御部は、投入規制中にX=0になった時点でY>Aとなっていれば、前記規制開始パラメータAの値を減少させる。
本願の第5発明は、第2発明乃至第4発明のいずれか1発明の基板処理装置であって、前記制御部は、前記投入規制を解除した後、予め設定された時間よりも短い時間で、前記投入規制が開始されると、前記規制解除パラメータBの値を増加させる。
本願の第6発明は、第2発明乃至第5発明のいずれか1発明の基板処理装置であって、前記制御部は、前記投入規制を解除した後、予め設定された時間よりも長い時間、前記待機バッファ内の基板の数が0枚である状態が継続されると、前記規制解除パラメータBの値を減少させる。
本願の第7発明は、第2発明乃至第6発明のいずれか1発明の基板処理装置であって、前記制御部は、前記複数の処理部における基板の処理条件を示すレシピを複数有し、前記レシピ毎に、前記規制開始パラメータAおよび前記規制解除パラメータBを、固有の値として保持する。
本願の第8発明は、第2発明乃至第7発明のいずれか1発明の基板処理装置であって、前記制御部に、基板の処理環境の変化に応じた環境補正値Zが予め設定され、前記切替手段は、基板の処理環境が変化したときに、前記Y≦X+Aに代えて、Y≦X+A+Zを用い、前記Y>X+Bに代えて、Y>X+B+Zを用いる。
本願の第9発明は、第1発明乃至第8発明のいずれか1発明の基板処理装置であって、前記待機バッファが有する前記基板収納部の数は、前記停滞不能エリアに存在可能な基板の最大在荷枚数よりも多い。
本願の第10発明は、第1発明乃至第9発明のいずれか1発明の基板処理装置であって、前記制御部は、前記待機バッファ内の前記複数の基板収納部のうち、使用できない基板収納部を指定する指定手段と、前記バッファ空き数から、前記指定手段により指定された基板収納部の数を減らす減算手段と、をさらに有し、前記切替手段は、減算手段による減算後の前記バッファ空き数に基づいて、基板の投入を規制するか否かを切り替える。
本願の第11発明は、第1発明乃至第10発明のいずれか1発明の基板処理装置であって、前記複数の処理部の各々を制御する複数のコントローラを有し、前記制御部の機能が、前記複数のコントローラと通信可能に接続された他のコンピュータによって実現される。
本願の第12発明は、第1発明乃至第10発明のいずれか1発明の基板処理装置であって、前記複数の処理部の各々を制御する複数のコントローラを有し、前記制御部の機能が、前記複数のコントローラの一部によって実現される。
本願の第13発明は、基板を停滞させると処理不良の要因となる停滞不能エリアと、前記停滞不能エリアの搬送方向下流側において基板を待機させる複数の基板収納部を有する待機バッファと、を備えた基板処理装置において、前記停滞不能エリアへの基板の投入を制御する制御方法であって、a)前記停滞不能エリア内の基板の在荷枚数と、前記待機バッファ内の基板が待機していない基板収納部の数を示すバッファ空き数とを取得する工程と、b)前記在荷枚数および前記バッファ空き数に基づいて、前記停滞不能エリアへの基板の投入を規制するか否かを切り替える工程と、を有する。
本願の第14発明は、基板を停滞させると処理不良の要因となる停滞不能エリアと、前記停滞不能エリアの搬送方向下流側において基板を待機させる複数の基板収納部を有する待機バッファと、を備えた基板処理装置において、前記停滞不能エリアへの基板の投入を制御するためのコンピュータプログラムであって、コンピュータに、a)前記停滞不能エリア内の基板の在荷枚数と、前記待機バッファ内の基板が待機していない基板収納部の数を示すバッファ空き数とを取得する処理と、b)前記在荷枚数および前記バッファ空き数に基づいて、前記停滞不能エリアへの基板の投入を規制するか否かを切り替える処理と、を実行させる。
本願の第1発明〜第14発明によれば、大量の情報を基に複雑な演算処理をして基板の搬送制御を行う、いわゆるスケジューラに依存することなく、停滞不能エリアにおける基板の停滞を防止して、処理不良の発生を抑制できる。
特に、本願の第3発明によれば、処理の開始時に、規制開始パラメータAが小さ過ぎる値に設定されていたとしても、待機バッファが一旦満杯となった後は、規制開始パラメータAを自動的に適正な値に補正できる。
特に、本願の第4発明によれば、処理の開始時に、規制開始パラメータAが大き過ぎる値に設定されていたとしても、投入規制中に停滞不能エリアから基板が無くなったときのバッファ空き数に基づいて、自動的に規制開始パラメータAを適正な値に補正できる。
特に、本願の第5発明によれば、投入規制の解除と開始とが頻繁に切り替わることを防止できる。したがって、基板の搬送間隔が頻繁に変更されることを防止できる。
特に、本願の第6発明によれば、待機バッファの遊休時間が必要以上に長くなって、基板処理装置の生産性が低下することを防止できる。
特に、本願の第7発明によれば、レシピ毎に好適なパラメータA,Bを設定することができる。
特に、本願の第8発明によれば、基板の処理環境の変化に応じて、停滞不能エリアへの基板の投入規制をより適切に行うことができる。
特に、本願の第9発明によれば、待機バッファに、停滞不能エリアの最大在荷枚数よりも多くの基板を待機させることができる。
特に、本願の第10発明によれば、メンテナンス等で一部の基板収納部が使用できなくなったときに、当該基板収納部を考慮対象から除外して、制御を行うことができる。
特に、本願の第12発明によれば、処理部毎のコントローラとは別に、停滞不能エリアへの基板の投入規制を行うためのコンピュータを用意する必要がない。
基板処理装置の構成を示した図である。 レシピとパラメータとを対応づけたテーブルデータの例を示した図である。 停滞不能エリアへの基板の投入制御の流れを示したフローチャートである。 停滞不能エリアへの基板の投入規制を開始する状況の例を示した図である。 停滞不能エリアへの基板の投入規制を解除する状況の例を示した図である。 規制開始パラメータの補正処理の流れを示したフローチャートである。 規制解除パラメータの補正処理の流れを示したフローチャートである。 規制解除パラメータの補正処理の流れを示したフローチャートである。 変形例に係る基板処理装置の構成を示した図である。 変形例に係る基板処理装置の構成を示した図である。
以下、本発明の好適な実施形態について、図面を参照しつつ説明する。
<1.基板処理装置の処理部の構成>
図1は、本発明の一実施形態に係る基板処理装置1の構成を示した図である。この基板処理装置1は、液晶表示パネルのTFTアレイを製造する工程において、矩形のガラス基板9の表面に、レジスト膜を形成して露光を行う装置である。図1に示すように、基板処理装置1は、インデクサ10、洗浄部20、デハイドベーク部30、塗布乾燥部40、ソフトベーク部50、待機バッファ60、および露光部70の7つの処理部を有する。基板処理装置1は、これらの処理部間で基板9を順次に受け渡しながら、基板9に対して一連の処理を行う。
インデクサ10は、処理前の基板9を収容するとともに、洗浄部20に対して基板9を1枚ずつ供給するための処理部である。インデクサ10は、基板処理装置1の最も搬送方向上流側に配置されている。処理前の基板9は、作業者または自動搬送装置によって、インデクサ10へ搬入される。インデクサ10の内部には、複数枚の基板9を収納するためのスペースが設けられている。また、インデクサ10は、基板9を1枚ずつ取り出して洗浄部20へ搬出する基板搬送ロボット(図示省略)を有する。
洗浄部20は、基板9の表面を洗浄して清浄化するための処理部である。洗浄部20は、インデクサ10の搬送方向下流側に、隣接配置されている。洗浄部20には、1つまたは複数の洗浄ユニットが含まれている。また、洗浄部20は、インデクサ10から搬出された基板9を洗浄ユニットへ搬入するとともに、洗浄後の基板9を洗浄ユニットから取り出してデハイドベーク部30へ搬出する基板搬送機構(図示省略)を有する。基板搬送機構には、例えば、基板搬送ロボットやコンベアを用ることができる。洗浄ユニットの内部では、例えば、複数のノズルから基板9の表面に向けて、純水や薬液などの洗浄液が供給される。これにより、基板9の表面に付着したパーティクル、有機汚染物質、金属汚染物質、油脂、自然酸化膜等が除去される。
デハイドベーク部30は、洗浄後の基板9を加熱乾燥させるための処理部である。デハイドベーク部30は、洗浄部20の搬送方向下流側に、隣接配置されている。デハイドベーク部30には、1つまたは複数のデハイドベークユニットが含まれている。また、デハイドベーク部30は、洗浄部20から搬出された基板9をデハイドベークユニットへ搬入するとともに、乾燥後の基板9をデハイドベークユニットから取り出して塗布乾燥部40へ搬出する基板搬送ロボット(図示省略)を有する。デハイドベークユニット内では、例えば、環境温度よりも高い所定の温度に保たれた加熱プレート上に基板9が載置される。これにより、基板9の表面に付着した洗浄液が気化して、基板9が乾燥する。
塗布乾燥部40は、基板9の表面にレジスト膜を形成するための処理部である。塗布乾燥部40は、デハイドベーク部30の搬送方向下流側に、隣接配置されている。塗布乾燥部40には、1つまたは複数の塗布ユニットと、1つまたは複数の乾燥ユニットとが、含まれている。また、塗布乾燥部40は、デハイドベーク部30から搬出された基板9を塗布ユニットおよび乾燥ユニットへ順次に搬送するとともに、乾燥ユニットから基板9を取り出してソフトベーク部50へ搬送する基板搬送ロボット(図示省略)を有する。塗布ユニット内では、例えば、水平に配置された基板9の表面に沿って、スリット状の吐出口を有するノズルを移動させつつ、当該ノズルから基板9の表面に向けて、レジスト液を吐出する。これにより、基板9の表面にレジスト液が塗布される。また、乾燥ユニット内では、例えば、基板9の周囲の圧力を低下させることによって、基板9の表面に塗布されたレジスト液から溶媒成分を気化させる。これにより、基板9の表面にレジスト膜が形成される。
ソフトベーク部50は、基板9の表面に形成されたレジスト膜を、加熱により固化させるための処理部である。ソフトベーク部50は、塗布乾燥部40の搬送方向下流側に、隣接配置されている。ソフトベーク部50には、1つまたは複数のソフトベークユニットが含まれている。また、ソフトベーク部50は、塗布乾燥部40から搬出された基板9を、ソフトベークユニットへ搬入するとともに、加熱後の基板9をソフトベークユニットから取り出して待機バッファ60へ搬出する基板搬送ロボット(図示省略)を有する。ソフトベークユニット内では、例えば、環境温度よりも高い所定の温度に保たれた加熱プレート上に基板9が載置される。これにより、基板9の表面に形成されたレジスト膜中に残存する溶媒成分が除去されて、基板9に対するレジスト膜の密着性が向上する。
待機バッファ60は、露光前の基板9を一時的に待機させるための処理部である。待機バッファ60は、ソフトベーク部50の搬送方向下流側に、隣接配置されている。待機バッファ60の内部には、基板9を待機させる複数の基板収納部61(図4,図5参照)が設けられている。また、待機バッファ60は、ソフトベーク部50から搬出された基板9を、各基板収納部61へ搬入するとともに、待機後の基板9を基板収納部61から取り出して露光部70へ搬出する基板搬送ロボット(図示省略)を有する。本実施形態では、待機バッファ60内において、複数の基板収納部61が、上下に多段に配置されている。しかしながら、複数の基板収納部61は、同一水平面上に配置されていてもよい。その場合、基板搬送ロボットに代えて、各基板収納部61の位置自体を基板9の待機状況に応じて移動させる搬送コンベアを採用してもよい。
露光部70は、基板9の表面に形成されたレジスト膜に、所定の回路パターンを露光するための処理部である。露光部70は、待機バッファ60の搬送方向下流側に、配置されている。待機バッファ60から搬出された基板9は、露光部70内に設けられたステージ上に水平に載置される。そして、露光部70内の光源から、フォトマスクを介して基板9の表面に光が照射される。これにより、フォトマスク上のパターンが、基板9のレジスト膜に転写される。
基板処理装置1は、インデクサ10から複数の基板9を1枚ずつ送り出し、各基板9を複数の処理部において順次に処理する。このため、先に送り出された基板9の処理状況や、各処理部の稼働状況によって、後続の基板9が停滞する場合がある。例えば、一部の処理部で故障が発生すると、それ以降の処理部へ基板9を進めることができず、当該処理部よりも上流側の処理部において基板9の停滞が生じる。
基板処理装置1内の複数の処理部のうち、インデクサ10、洗浄部20、およびデハイドベーク部30は、このような基板9の停滞が生じたとしても、基板9の品質に影響を及ぼしにくい処理部である。このため、本実施形態の基板処理装置1では、インデクサ10、洗浄部20、およびデハイドベーク部30において、基板9の停滞がプロセス上許容される。すなわち、この基板処理装置1では、インデクサ10、洗浄部20、およびデハイドベーク部30が、停滞可能エリア100とされている。
一方、基板処理装置1内の複数の処理部のうち、塗布乾燥部40およびソフトベーク部50は、基板9の停滞が生じると、処理不良の要因となり得る処理部である。このため、本実施形態の基板処理装置1では、塗布乾燥部40およびソフトベーク部50において、基板9の停滞がプロセス上禁止される。すなわち、この基板処理装置1では、塗布乾燥部40およびソフトベーク部50が、停滞不能エリア200とされている。
また、この基板処理装置1は、上述した複数の処理部10〜70の動作を制御する制御システム80を備えている。図1に示すように、本実施形態の制御システム80は、7つのコントローラ81と、1つのライン制御PC82と、これらを互いに通信可能に接続する処理部間通信ネットワーク83と、を有する。
7つのコントローラ81は、インデクサ10、洗浄部20、デハイドベーク部30、塗布乾燥部40、ソフトベーク部50、待機バッファ60、および露光部70の各々の動作制御を担当するコンピュータである。各コントローラ81は、担当する処理部内に設けられた種々の機構に対して、制御信号を送信する。これにより、当該処理部内における基板9の搬送や処理を進行させる。
7つのコントローラ81は、処理部間通信ネットワーク83を介して、他のコンピュータであるライン制御PC82に接続されている。ライン制御PC82には、上述した停滞不能エリア200への基板9の投入を制御するためのコンピュータプログラムPが、インストールされている。コンピュータプログラムPは、CDやDVDなどのコンピュータにより読み取り可能な記憶媒体Mから読み取られて、ライン制御PC82内に記憶される。ただし、コンピュータプログラムPは、ネットワーク経由でライン制御PC82にダウンロードされるものであってもよい。ライン制御PC82にコンピュータプログラムPがインストールされると、ライン制御PC82は、停滞不能エリア200への基板9の投入制御を実行することが可能となる。
図1に示すように、ライン制御PC82は、種々の情報を記憶する記憶部821を有する。記憶部821には、例えば、ハードディスクドライブやメモリなどの記憶装置を用いることができる。本実施形態では、ライン制御PC82が、処理部間ネットワーク83を介して7つのコントローラ81から情報を取得し、当該情報を記憶部821に記憶させることができる。
7つのコントローラ81は、各々が担当する処理部内に存在する基板9の数を、ライン制御PC82へ送信する。ライン制御PC82は、各コントローラ81から送信された基板9の数を、記憶部821に記憶させる。また、各コントローラ81は、担当する処理部に基板9が搬入されると、その情報をライン制御PC82へ送信し、ライン制御PC82は、記憶部821に記憶された当該処理部内の基板9の数を、1枚増加させる。また、各コントローラ81は、担当する処理部から基板9が搬出されると、その情報をライン制御PC82へ送信し、ライン制御PC82は、記憶部821に記憶された当該処理部内の基板9の数を、1枚減少させる。このように、ライン制御PC82内の記憶部821には、どの処理部に何枚の基板9が存在するかを示す情報が、常時更新されながら記憶される。
ライン制御PC82は、記憶部821に書き込まれたこれらの情報に基づき、停滞不能エリア200内に存在する基板9の数(以下、「在荷枚数X」と称する)と、待機バッファ60内の基板9が待機していない基板収納部61の数(以下、「バッファ空き数Y」と称する)とを、認識する。停滞不能エリア200内の基板9の在荷枚数Xは、塗布乾燥部40内の基板9の数と、ソフトベーク部50内の基板9の数との合計により算出する。また、バッファ空き数Yは、待機バッファ60内の利用可能な基板収納部61の数から、待機バッファ60内の基板9の数を減算することにより算出する。
このように、本実施形態では、ライン制御PC82内の記憶部821が、停滞不能エリア200内の基板9の在荷枚数Xと待機バッファ60内のバッファ空き数Yとを取得する情報取得手段となっている。
ライン制御PC82は、これらの在荷枚数Xおよびバッファ空き数Yに基づいて、デハイドベーク部30から停滞不能エリア200への基板9の投入を規制するか否かを切り替える。これにより、待機バッファ60に、停滞不能エリア200内の基板9の在荷枚数X分のバッファ空き数Yを常に確保した状態で、複数の基板9を搬送する。このようにすれば、万が一露光部70に故障が生じた場合であっても、停滞不能エリア200内の全ての基板9を、待機バッファ60へ収納することができる。したがって、停滞不能エリア200内における基板9の停滞を防止できる。停滞不能エリア200への基板9の投入制御の詳細については、後述する。
また、ライン制御PC82には、操作パネル84が接続されている。図1に示すように、操作パネル84は、ユーザインタフェースとしての表示部841および入力部842を有する。表示部841は、基板処理装置1の制御に関わる種々の情報を画面上に表示する。表示部841には、例えば、液晶ディスプレイが使用される。表示部841に表示される情報には、上述した在荷枚数X、バッファ空き数Y、後述する規制開始パラメータA、および規制解除パラメータBが、含まれる。入力部842は、作業者からのコマンドの入力を受け付ける。入力部842は、パネルに埋め込まれたスイッチ群であってもよく、キーボードやマウスであってもよい。作業者は、操作パネル84内の表示部841を確認しながら、入力部842を操作して、種々のコマンドをライン制御PC82に入力できる。
なお、表示部841の機能と、入力部842の機能との双方が、タッチパネル式のディスプレイなどの単一のデバイスにより、実現されていてもよい。
<2.停滞不能エリアへの基板の投入制御について>
続いて、停滞不能エリア200への基板9の投入制御について、より詳細に説明する。
停滞不能エリア200への基板9の投入制御を行うときには、事前に、制御に必要な規制開始パラメータAおよび規制解除パラメータBの設定を行う。規制開始パラメータAは、停滞不能エリア200への基板9の投入規制を開始する時点で、待機バッファ60内に、停滞不能エリア200内の在荷枚数Xよりもどれだけ多い空き数を確保するか(すなわち、停滞不能エリア200内の在荷枚数Xに対するバッファ空き数Yの余裕量)を示すパラメータであり、後述する条件式(1)において用いられる。本実施形態では、規制開始パラメータAに0以上の整数を設定する。
規制解除パラメータBは、停滞不能エリア200への基板9の投入規制を解除する時点で、待機バッファ60内に、停滞不能エリア200内の在荷枚数Xよりもどれだけ多い空き数を確保するか(すなわち、停滞不能エリア200内の在荷枚数Xに対するバッファ空き数Yの余裕量)を示すパラメータであり、後述する条件式(2)において用いられる。本実施形態では、規制解除パラメータBに、規制開始パラメータA以上の整数を設定する。
規制開始パラメータAおよび規制解除パラメータBは、例えば、操作パネル84の入力部842から入力され、ライン制御PC82内の記憶部821に記憶される。また、ライン制御PC82が、複数の処理部における基板9の処理条件を示すレシピを複数有している場合には、レシピ毎に、規制開始パラメータAおよび規制解除パラメータBが、個別の値として設定されていてもよい。例えば、図2のように、レシピと、規制開始パラメータAおよび規制解除パラメータBとを対応づけたテーブルデータTを、記憶部821内に保持していてもよい。このようにすれば、ライン制御PC82は、指定されたレシピに対して好適な規制開始パラメータAおよび規制解除パラメータBを、テーブルデータTから読み出して、用いることができる。
図3は、停滞不能エリア200への基板9の投入制御の流れを示したフローチャートである。基板処理装置1は、インデクサ10から複数の基板9を順次に送り出し、各処理部において基板9の処理を行いつつ、図3に示す投入制御を行う。本実施形態では、ライン制御PC82が、上述したコンピュータプログラムPに基づいて、図3の制御を実行する。
図3に示すように、ライン制御PC82は、まず、停滞不能エリア200内の基板9の在荷枚数Xと、待機バッファ60内のバッファ空き数Yとを、取得する(ステップS1)。具体的には、既述の通り、記憶部821内に書き込まれた処理部毎の基板9の枚数から、在荷枚数Xおよびバッファ空き数Yを、それぞれ算出する。
続いて、ライン制御PC82は、次の条件式(1)が成立するか否かを判断する(ステップS2)。条件式(1)中のAには、事前に設定された規制開始パラメータAを代入する。また、条件式(1)中のXおよびYには、ステップS1で得られた在荷枚数Xおよびバッファ空き数Yを代入する。
Y≦X+A ・・・(1)
条件式(1)が成立しない場合(ステップS2においてnoの場合)には、バッファ空き数Yが、停滞不能エリア200内の基板9の在荷枚数Xと規制開始パラメータAとの合計値よりも多いので、ライン制御PC82は、バッファ空き数Yが十分に確保されていると判断する。したがって、ライン制御PC82は、停滞不能エリア200への基板9の投入規制を開始することなく、ステップS1に戻る。この場合には、仮に露光部70が停止したとしても、停滞不能エリア200内に存在する全ての基板9を、待機バッファ60内へ収納し、かつ、待機バッファ60内に規制開始パラメータAよりも多い余剰の空き数を確保することができる。
一方、条件式(1)が成立した場合(ステップS2においてyesの場合)には、バッファ空き数Yが、停滞不能エリア200内の基板9の在荷枚数Xと規制開始パラメータAとの合計値以下となる。図4は、当該状況の例を示した図である。図4の例では、規制開始パラメータAが1、停滞不能エリア200内の在荷枚数Xが3、バッファ空き数Yが4、となっている。したがって、上記の条件式(1)が成立する。このような場合、ライン制御PCは、バッファ空き数Yが、十分な余裕を有していないと判断する。したがって、ライン制御PC82は、停滞不能エリア200への基板9の投入規制を開始する(ステップS3)。
ステップS3では、ライン制御PC82からデハイドベーク部30のコントローラ81へ、投入規制を開始する旨の信号を送信する。デハイドベーク部30のコントローラ81は、当該信号を受信すると、デハイドベーク部30から塗布乾燥部40への基板9の搬出を停止する。
その後、ライン制御PC82は、再び、停滞不能エリア200内の基板9の在荷枚数Xと、待機バッファ60内のバッファ空き数Yとを、取得する(ステップS4)。ここでは、停滞不能エリア200への基板9の投入が規制されているため、停滞不能エリア200内の基板9の在荷枚数Xは、徐々に減少する。また、待機バッファ60から露光部70へ基板9が搬出されれば、バッファ空き数Yは、その分増加する。
続いて、ライン制御PC82は、次の条件式(2)が成立するか否かを判断する(ステップS5)。条件式(2)中のBには、事前に設定された規制解除パラメータBを代入する。また、条件式(2)中のXおよびYには、ステップS4で得られた在荷枚数Xおよびバッファ空き数Yを代入する。
Y>X+B ・・・(2)
条件式(2)が成立しない場合(ステップS5においてnoの場合)には、バッファ空き数Yが、停滞不能エリア200内の基板9の在荷枚数Xと規制解除パラメータBとの合計値以下となるので、ライン制御PC82は、バッファ空き数Yがまだ十分な余裕を有していないと判断する。したがって、ライン制御PC82は、停滞不能エリア200への基板9の投入規制を解除することなく、ステップS4に戻る。
一方、条件式(2)が成立した場合(ステップS5においてyesの場合)には、バッファ空き数Yが、停滞不能エリア200内の基板9の在荷枚数Xと規制解除パラメータBとの合計値よりも大きくなる。図5は、当該状況の例を示した図である。図5の例では、規制解除パラメータBが2、停滞不能エリア200内の在荷枚数Xが2、バッファ空き数Yが5、となっている。したがって、上記の条件式(2)が成立する。このような場合、ライン制御PCは、バッファ空き数Yが十分に確保されたと判断する。したがって、ライン制御PC82は、停滞不能エリア200への基板9の投入規制を解除する(ステップS6)。
ステップS6では、ライン制御PC82からデハイドベーク部30のコントローラ81へ、投入規制を解除する旨の信号を送信する。デハイドベーク部30のコントローラ81は、当該信号を受信すると、デハイドベーク部30から塗布乾燥部40への基板9の搬出を再開する。
このように、本実施形態の基板処理装置1は、停滞不能エリア200内の基板9の在荷枚数Xと、待機バッファ60内のバッファ空き数Yとに基づいて、停滞不能エリア200への基板9の投入を規制するか否かを切り替える。このため、大量の情報を基に複雑な演算処理をして基板9の搬送制御を行う、いわゆるスケジューラに依存することなく、停滞不能エリア200における基板9の停滞を防止できる。その結果、処理不良の発生を抑制できる。
なお、待機バッファ60が有する基板収納部61の数は、少なくとも、停滞不能エリア200に存在可能な基板9の最大在荷枚数よりも多いことが、好ましい。すなわち、待機バッファ60内に、停滞不能エリア200の最大在荷枚数よりも多くの基板9を収納可能であることが好ましい。また、待機バッファ60に基板9を多めに待機させることができれば、停滞不能エリア200への基板9の投入規制が開始される前に、多くの基板9を待機バッファ60内に待機させておくことができる。したがって、停滞不能エリア200への基板9の投入規制が開始された後に、待機バッファ60から露光部70への基板9の供給を、継続的に行うことができる。その結果、待機バッファ60よりも下流側において、基板9の処理間隔を一定に保ちやすくなる。
<3.パラメータの補正について>
<3−1.規制開始パラメータAの補正>
上記の規制開始パラメータAは、固定値であってもよく、状況に応じて補正されるものであってもよい。以下では、規制開始パラメータAを補正する場合の補正処理の例を、図6のフローチャートを参照しつつ、説明する。なお、本実施形態では、ライン制御PC82が、上述したコンピュータプログラムPに基づいて、図6の補正処理を実行する。
図6に示すように、ライン制御PC82は、待機バッファ60内のバッファ空き数Yと、停滞不能エリア200内の基板9の在荷枚数Xとを、監視する(ステップS11,S21)。バッファ空き数Yおよび在荷枚数Xのいずれも0でない場合(ステップS11,S21においていずれもnoの場合)は、引き続き、バッファ空き数Yおよび在荷枚数Xの監視を継続する。
待機バッファ60内の全ての基板収納部61に基板9が収納されると、バッファ空き数Yは0となる(ステップS11においてyes)。そうすると、次に、ライン制御PC82は、停滞不能エリア200内の基板9の在荷枚数Xが0よりも多いかどうかを判断する(ステップS12)。停滞不能エリア200内に基板9が残存していなければ、在荷枚数Xは0である(ステップS12においてno)。その場合、停滞不能エリア200内における基板9の停滞は生じていないため、ライン制御PC82は、規制開始パラメータAの値を補正することなく、ステップS11へ戻る。
一方、ステップS12において、在荷枚数Xが0よりも大きい場合(ステップS12においてyesの場合)は、待機バッファ60内に空の基板収納部61が無く、かつ、停滞不能エリア200内に基板9が存在することとなる。したがって、停滞不能エリア200において基板9の停滞が生じているか、または、停滞が生じる寸前の状況と判断できる。
このような状況になると、ライン制御PC82は、規制開始パラメータAの値が不適切と判断して、規制開始パラメータAの値を補正する。具体的には、その時点における停滞不能エリア200の基板9の在荷枚数Xを、規制開始パラメータAに足して、新たな規制開始パラメータAとする(ステップS13)。これにより、次回の投入規制の判断を実行する際に、補正前よりも待機バッファ60内に余裕を持たせるようにする。
このようにすれば、処理の開始時に、規制開始パラメータAが小さ過ぎる値に設定されていたとしても、待機バッファ60が一旦満杯となった後は、規制開始パラメータAを自動的に適正な値に補正できる。
他方、投入規制中において、ステップS21の判断を行い、停滞不能エリア200内の基板9の在荷枚数Xが0と判定されると(ステップS21においてyes)、次に、ライン制御PC82は、待機バッファ60内のバッファ空き数Yが、規制開始パラメータAよりも大きいか否かを判断する(ステップS22)。バッファ空き数Yが規制開始パラメータA以下の場合(ステップS22においてnoの場合)は、規制開始パラメータAを減らすと待機バッファ60内に余裕が無くなるため、ライン制御PC82は、規制開始パラメータAを補正することなく、ステップS11へ戻る。
一方、ステップS22において、バッファ空き数Yが規制開始パラメータAよりも大きい場合(ステップS22においてyesの場合)は、待機バッファ60に予定よりも多くの余裕が生じていることとなる。したがって、ライン制御PC82は、規制開始パラメータAの値を補正する。具体的には、規制開始パラメータAの値を1減少させる(ステップS23)。
このようにすれば、処理の開始時に、規制開始パラメータAが大き過ぎる値に設定されていたとしても、停滞不能エリア200から基板9が無くなったときのバッファ空き数Yに基づいて、自動的に規制開始パラメータAを適正な値に補正できる。
<3−2.規制解除パラメータBの補正>
上記の規制解除パラメータBは、固定値であってもよく、状況に応じて補正されるものであってもよい。以下では、規制解除パラメータBを補正する場合の補正処理の例を、図7および図8のフローチャートを参照しつつ、説明する。なお、本実施形態では、ライン制御PC82が、上述したコンピュータプログラムPに基づいて、図7および図8の補正処理を実行する。
まず、図7の補正処理について説明する。図7の補正処理では、ライン制御PC82は、まず、停滞不能エリア200への基板9の投入規制が解除されたか否かを監視する(ステップS31)。そして、投入規制が解除されると(ステップS31においてyes)、ライン制御PC82内のタイマーの計測値tを0にセットする(ステップS32)。
その後、ライン制御PC82は、停滞不能エリア200への基板9の投入規制が開始されたか否かを監視する(ステップS33)。そして、投入規制が開始されると(ステップS33においてyes)、その時点におけるタイマーの計測値tが、予め設定された基準時間T1よりも小さいか否かを判断する(ステップS34)。
タイマーの計測値tが、基準時間T1以上の場合(ステップS34においてnoの場合)には、停滞不能エリア200への基板9の投入規制を解除した後、次の投入規制が開始されるまでの間に、基準時間T1以上の時間が確保されていることとなる。したがって、ライン制御PC82は、投入規制の解除と開始とが短時間に切り替わる状態になっていないと判断し、規制解除パラメータBの値を補正することなく、ステップS31へ戻る。
一方、タイマーの計測値tが、基準時間T1よりも小さい場合(ステップS34においてyesの場合)には、停滞不能エリア200への基板9の投入規制を解除した後、基準時間T1よりも短い時間で投入規制が再開されていることとなる。このように、停滞不能エリア200への投入規制と解除とが頻繁に切り替わると、停滞不能エリア200へ投入される基板9の搬送間隔も、頻繁に切り替わる。したがって、下流側の処理部において、複数の基板9を一定の間隔で効率良く処理することが、困難となる。この場合、ライン制御PC82は、規制解除パラメータBが小さ過ぎると判断して、規制解除パラメータBの値を補正する。例えば、規制解除パラメータBの値を1増加させる(ステップS35)。
続いて、図8の補正処理について説明する。図8の補正処理では、ライン制御PC82は、まず、停滞不能エリア200への基板9の投入規制が解除されたか否かを監視する(ステップS41)。そして、投入規制が解除されると(ステップS41においてyes)、次に、ライン制御PC82は、待機バッファ60内に収納されている基板9の数が0枚であるかどうかを確認する(ステップS42)。待機バッファ60内の基板9の数が0枚でない場合(ステップS42においてnoの場合)には、次の投入規制が開始されるまでの間、待機バッファ60内の基板9の数を継続的に監視する(ステップS42〜S43を繰り返す)。待機バッファ60内の基板9の数が0枚になる前に、投入規制が再開された場合(ステップS43においてyesの場合)には、待機バッファ60に遊休時間が生じていないため、ライン制御PC82は、規制解除パラメータBの補正を行うことなく、ステップS41の判断処理に戻る。
一方、投入規制が再開される前に、待機バッファ60内の基板9の数が0枚になると(ステップS42においてyes)、ライン制御PC82は、タイマーの計測値tを0にセットする(ステップS44)。その後、待機バッファ60内の基板9の数が0枚である間、タイマーの計測値tが、予め設定された基準時間T2を超えたか否かを、繰り返し判断する(ステップS45〜S46を繰り返す)。タイマーの計測値tが基準時間T2を超える前に、待機バッファ60内の基板9の数が1枚以上になった場合(ステップS46においてnoの場合)には、待機バッファ60の遊休時間は許容範囲内と判断できる。したがって、ライン制御PC82は、規制解除パラメータBの補正を行うことなく、ステップS41の判断処理に戻る。
一方、待機バッファ60内の基板9の数が0枚である間に、タイマーの計測値tが、予め設定された基準時間T2を超えた場合(ステップS45においてyesの場合)には、待機バッファ60に基準時間T2を超える遊休時間が生じたこととなる。この場合、ライン制御PC82は、続いて、停滞不能エリア200内の基板9の在荷枚数Xが、0よりも大きいか否かを判断する(ステップS47)。停滞不能エリア200内の基板9の在荷枚数Xが0枚の場合(ステップS47においてnoの場合)には、後続の基板9が待機バッファ60に近付いていないので、待機バッファ60に遊休時間が生じていても、不適切でないと判断できる。したがって、ライン制御PC82は、規制解除パラメータBの補正を行うことなく、ステップS41の判断処理に戻る。
一方、ステップS47において、停滞不能エリア200内の基板9の在荷枚数Xが、1以上となっていた場合(ステップS47においyesの場合)には、待機バッファ60の遊休時間が基準時間T2を超え、かつ、後続の基板9が待機バッファ60に近付いている。このような場合には、投入規制を解除するタイミングが遅すぎた(すなわち、規制解除パラメータBが大きすぎた)と判断できる。したがって、ライン制御PC82は、規制解除パラメータBの値を補正する。例えば、規制解除パラメータBの値を1減少させる(ステップS48)。
<4.変形例>
以上、本発明の主たる実施形態について説明したが、本発明は、上記の実施形態に限定されるものではない。以下では、種々の変形例について説明する。
<4−1.処理環境に応じた条件式の変更について>
基板処理装置1において、レシピが変更されたり、停滞不能エリア200内の一部のユニットがメンテナンス等で停止したりすると、停滞不能エリア200内における通常時の基板9の在荷枚数も変化する。そうすると、停滞不能エリア200に対する待機バッファ60の相対的な余裕量も変化する。例えば、停滞不能エリア200内の1つのユニットがメンテナンス中となった場合、停滞不能エリア200内における通常時の在荷枚数Xが減るため、待機バッファ60の余裕量が相対的に増加した状態となる。
一方、基板9の処理の種類によっては、停滞不能エリア200での処理を終えた後、待機バッファ60での待機時間をなるべく短くして、後続の処理を行わなければならない場合もある。その場合、余裕量が相対的に増加した待機バッファ60に、ぎりぎりまで基板9を詰め込むよりも、待機バッファ60における基板9の待機枚数を制限する方が、プロセス上好ましい。
このように、基板9の処理環境が変化した場合には、当該変化に合わせて、上記の条件式(1),(2)を変化させてもよい。例えば、上記実施形態の条件式(1),(2)に代えて、次の条件式(1a),(2a)を用いてもよい。
Y≦X+A+Z ・・・(1a)
Y>X+B+Z ・・・(2a)
なお、条件式(1a),(2a)中のZは、処理環境の変化に応じた環境補正値である。環境補正値Zは、予めライン制御PC82内の記憶部821に記憶させておけばよい。例えば、停滞不能エリア200内の1つのユニットがメンテナンス中となった場合には、停滞不能エリア200内における通常時の在荷枚数Xが1少なくなるため、環境補正値Zを1とすればよい。
条件式(1a)を用いれば、上記実施形態の条件式(1)を用いる場合よりもZ分だけ早く、基板9の投入規制が開始される。また、条件式(2a)を用いれば、上記実施形態の条件式(2)を用いる場合よりもZ分だけ長く、基板9の投入規制が継続される。すなわち、基板9の処理環境の変化に応じて、停滞不能エリア200への基板9の投入規制を、より適切に行うことができる。
<4−2.一部の基板収納部が使用不可となった場合について>
待機バッファ60内の一部の基板収納部61が、メンテナンス等で使用不可となった場合には、当該基板収納部61を考慮から除外するようにしてもよい。具体的には、待機バッファ60内の複数の基板収納部61のうち、一部の基板収納部61が使用不可になると、まず、ライン制御PC82内の記憶部821に、使用不可となった基板収納部を指定する情報を記憶させる。ライン制御PC82は、バッファ空き数Yを算出する際に、指定された基板収納部61の数を減算する。そして、減算後のバッファ空き数Yを用いて、停滞不能エリア200への基板9の投入規制を行う。このようにすれば、使用できない基板収納部61を考慮から除外して、より実情に合った基板9の投入規制を行うことができる。
<4−3.コントローラを利用した投入制御について>
上記の実施形態では、ライン制御PC82が、停滞不能エリア200への基板9の投入制御を行う制御部の機能を担っていた。しかしながら、当該制御部の機能を、複数のコントローラ81の一部によって実現してもよい。例えば、図9のように、デハイドベーク部30を担当するコントローラ81に、停滞不能エリア200への基板9の投入を制御するためのコンピュータプログラムPが、インストールされていてもよい。図9の例では、デハイドベーク部30を担当するコントローラ81内の記憶部811を、7つのコントローラ81の共有メモリとして用いる。7つのコントローラ81は、各々が担当する処理部内に存在する基板9の数を、当該記憶部811に書き込む。デハイドベーク部30を担当するコントローラ81は、記憶部811に書き込まれたこれらの情報に基づき、停滞不能エリア200内の基板9の在荷枚数Xと、待機バッファ60内のバッファ空き数Yとを算出し、停滞不能エリア200への投入規制を行うか否かを判断する。このようにすれば、処理部毎のコントローラ81とは別に、投入規制制御用のコンピュータを用意する必要がない。したがって、基板処理装置1の制御システム80を、よりシンプルに構成できる。
<4−4.スケジューラの併用について>
また、上記の実施形態のような停滞不能エリア200への基板9の投入制御を行いつつ、図10のように、従来のスケジューラ90を併用してもよい。図10の例では、停滞不能エリア200への基板9の投入制御は、ライン制御PC82または処理部用のコントローラ81で行い、それ以外の基板9の搬送制御については、スケジューラ90で行うことができる。したがって、スケジューラ90で、停滞不能エリア200への基板9の投入制御を含む全ての搬送制御を行う場合よりも、スケジューラ90の処理負担を減らすことができる。
<4−5.その他の変形例について>
上記の実施形態では、基板処理装置1内に、インデクサ10、洗浄部20、デハイドベーク部30、塗布乾燥部40、ソフトベーク部50、待機バッファ60、および露光部70の7つの処理部が設けられていた。しかしながら、基板処理装置内の処理部の数や、各処理部における処理内容は、上記の実施形態と相違していてもよい。例えば、基板処理装置は、露光後の現像処理を行う現像部を、さらに有していてもよい。また、基板処理装置内に、複数の停滞不能エリアが含まれていてもよい。
また、上記の基板処理装置1は、液晶表示パネルの製造工程に用いられるものであったが、本発明の基板処理装置は、PDP用ガラス基板、半導体ウェハ、フォトマスク用ガラス基板、カラーフィルタ用基板、記録ディスク用基板、太陽電池用基板などの他の精密電子装置用基板の製造工程に用いられるものであってもよい。
また、基板処理装置の細部の構成については、本願の各図に示された構成と、相違していてもよい。また、上記の実施形態や変形例に登場した各要素を、矛盾が生じない範囲で、適宜に組み合わせてもよい。
1 基板処理装置
9 基板
10 インデクサ
20 洗浄部
30 デハイドベーク部
40 塗布乾燥部
50 ソフトベーク部
60 待機バッファ
61 基板収納部
70 露光部
80 制御システム
81 コントローラ
82 ライン制御PC
83 処理部間通信ネットワーク
84 操作パネル
90 スケジューラ
100 停滞可能エリア
200 停滞不能エリア
811,821 記憶部
841 表示部
842 入力部
A 規制開始パラメータ
B 規制解除パラメータ
M 記憶媒体
P コンピュータプログラム
T テーブルデータ
X 在荷枚数
Y バッファ空き数
Z 環境補正値

Claims (14)

  1. 複数の処理部間で基板を受け渡しながら、基板に対して一連の処理を行う基板処理装置であって、
    基板を停滞させると処理不良の要因となる停滞不能エリアと、
    前記停滞不能エリアの搬送方向下流側に位置する待機バッファと、
    前記停滞不能エリアへの基板の投入を制御する制御部と、
    を有し、
    前記待機バッファは、基板を待機させる複数の基板収納部を有し、
    前記制御部は、
    前記停滞不能エリア内の基板の在荷枚数と、前記待機バッファ内の基板が待機していない基板収納部の数を示すバッファ空き数とを取得する情報取得手段と、
    前記在荷枚数および前記バッファ空き数に基づいて、前記停滞不能エリアへの基板の投入を規制するか否かを切り替える切替手段と、
    を有する、基板処理装置。
  2. 請求項1に記載の基板処理装置であって、
    前記在荷枚数をX、前記バッファ空き数をY、0以上の整数である規制開始パラメータをA、A以上の整数である規制解除パラメータをBとして、
    前記切替手段は、
    Y≦X+Aを満たすと、前記停滞不能エリアへの基板の投入規制を開始し、
    Y>X+Bを満たすと、前記停滞不能エリアへの基板の投入規制を解除する、基板処理装置。
  3. 請求項2に記載の基板処理装置であって、
    前記制御部は、
    投入規制中にY=0になった時点でX>0となっていれば、その時点のXをAに足して、新たな規制開始パラメータAとする、基板処理装置。
  4. 請求項2または請求項3に記載の基板処理装置であって、
    前記制御部は、
    X=0になった時点でY>Aとなっていれば、前記規制開始パラメータAの値を減少させる、基板処理装置。
  5. 請求項2乃至請求項4のいずれか1項に記載の基板処理装置であって、
    前記制御部は、
    前記投入規制を解除した後、予め設定された時間よりも短い時間で、前記投入規制が開始されると、前記規制解除パラメータBの値を増加させる、基板処理装置。
  6. 請求項2乃至請求項5のいずれか1項に記載の基板処理装置であって、
    前記制御部は、
    前記投入規制を解除した後、予め設定された時間よりも長い時間、前記待機バッファ内の基板の数が0枚である状態が継続されると、前記規制解除パラメータBの値を減少させる、基板処理装置。
  7. 請求項2乃至請求項6のいずれか1項に記載の基板処理装置であって、
    前記制御部は、
    前記複数の処理部における基板の処理条件を示すレシピを複数有し、
    前記レシピ毎に、前記規制開始パラメータAおよび前記規制解除パラメータBを、固有の値として保持する、基板処理装置。
  8. 請求項2乃至請求項7のいずれか1項に記載の基板処理装置であって、
    前記制御部に、基板の処理環境の変化に応じた環境補正値Zが予め設定され、
    前記切替手段は、基板の処理環境が変化したときに、
    前記Y≦X+Aに代えて、Y≦X+A+Zを用い、
    前記Y>X+Bに代えて、Y>X+B+Zを用いる、基板処理装置。
  9. 請求項1乃至請求項8のいずれか1項に記載の基板処理装置であって、
    前記待機バッファが有する前記基板収納部の数は、前記停滞不能エリアに存在可能な基板の最大在荷枚数よりも多い、基板処理装置。
  10. 請求項1乃至請求項9のいずれか1項に記載の基板処理装置であって、
    前記制御部は、
    前記待機バッファ内の前記複数の基板収納部のうち、使用できない基板収納部を指定する指定手段と、
    前記バッファ空き数から、前記指定手段により指定された基板収納部の数を減らす減算手段と、
    をさらに有し、
    前記切替手段は、減算手段による減算後の前記バッファ空き数に基づいて、基板の投入を規制するか否かを切り替える、基板処理装置。
  11. 請求項1乃至請求項10のいずれか1項に記載の基板処理装置であって、
    前記複数の処理部の各々を制御する複数のコントローラを有し、
    前記制御部の機能が、前記複数のコントローラと通信可能に接続された他のコンピュータによって実現される、基板処理装置。
  12. 請求項1乃至請求項10のいずれか1項に記載の基板処理装置であって、
    前記複数の処理部の各々を制御する複数のコントローラを有し、
    前記制御部の機能が、前記複数のコントローラの一部によって実現される、基板処理装置。
  13. 基板を停滞させると処理不良の要因となる停滞不能エリアと、前記停滞不能エリアの搬送方向下流側において基板を待機させる複数の基板収納部を有する待機バッファと、を備えた基板処理装置において、前記停滞不能エリアへの基板の投入を制御する制御方法であって、
    a)前記停滞不能エリア内の基板の在荷枚数と、前記待機バッファ内の基板が待機していない基板収納部の数を示すバッファ空き数とを取得する工程と、
    b)前記在荷枚数および前記バッファ空き数に基づいて、前記停滞不能エリアへの基板の投入を規制するか否かを切り替える工程と、
    を有する、制御方法。
  14. 基板を停滞させると処理不良の要因となる停滞不能エリアと、前記停滞不能エリアの搬送方向下流側において基板を待機させる複数の基板収納部を有する待機バッファと、を備えた基板処理装置において、前記停滞不能エリアへの基板の投入を制御するためのコンピュータプログラムであって、コンピュータに、
    a)前記停滞不能エリア内の基板の在荷枚数と、前記待機バッファ内の基板が待機していない基板収納部の数を示すバッファ空き数とを取得する処理と、
    b)前記在荷枚数および前記バッファ空き数に基づいて、前記停滞不能エリアへの基板の投入を規制するか否かを切り替える処理と、
    を実行させる、コンピュータプログラム。
JP2014193086A 2014-09-22 2014-09-22 基板処理装置、制御方法、およびコンピュータプログラム Active JP6373143B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014193086A JP6373143B2 (ja) 2014-09-22 2014-09-22 基板処理装置、制御方法、およびコンピュータプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014193086A JP6373143B2 (ja) 2014-09-22 2014-09-22 基板処理装置、制御方法、およびコンピュータプログラム

Publications (2)

Publication Number Publication Date
JP2016066643A true JP2016066643A (ja) 2016-04-28
JP6373143B2 JP6373143B2 (ja) 2018-08-15

Family

ID=55804225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014193086A Active JP6373143B2 (ja) 2014-09-22 2014-09-22 基板処理装置、制御方法、およびコンピュータプログラム

Country Status (1)

Country Link
JP (1) JP6373143B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018148115A (ja) * 2017-03-08 2018-09-20 株式会社Screenホールディングス 基板処理システム及び基板処理システムの搬入制御方法
WO2021205918A1 (ja) * 2020-04-08 2021-10-14 東京エレクトロン株式会社 基板処理装置及び基板処理方法
TWI758578B (zh) * 2018-03-01 2022-03-21 日商荏原製作所股份有限公司 排程器、基板處理裝置、及基板搬送方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260883A (ja) * 1998-03-09 1999-09-24 Dainippon Screen Mfg Co Ltd 基板処理装置
US6491451B1 (en) * 2000-11-03 2002-12-10 Motorola, Inc. Wafer processing equipment and method for processing wafers
JP2003108213A (ja) * 2001-09-27 2003-04-11 Matsushita Electric Ind Co Ltd 自動管理システム
JP2004253701A (ja) * 2003-02-21 2004-09-09 Dainippon Screen Mfg Co Ltd 減圧乾燥装置および被膜形成装置
JP2007335494A (ja) * 2006-06-13 2007-12-27 Fujifilm Corp 基板搬入出方法及びシステム、及び感光性積層体製造装置
JP2011091197A (ja) * 2009-10-22 2011-05-06 Toppan Printing Co Ltd 異常検出システム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260883A (ja) * 1998-03-09 1999-09-24 Dainippon Screen Mfg Co Ltd 基板処理装置
US6491451B1 (en) * 2000-11-03 2002-12-10 Motorola, Inc. Wafer processing equipment and method for processing wafers
JP2003108213A (ja) * 2001-09-27 2003-04-11 Matsushita Electric Ind Co Ltd 自動管理システム
JP2004253701A (ja) * 2003-02-21 2004-09-09 Dainippon Screen Mfg Co Ltd 減圧乾燥装置および被膜形成装置
JP2007335494A (ja) * 2006-06-13 2007-12-27 Fujifilm Corp 基板搬入出方法及びシステム、及び感光性積層体製造装置
JP2011091197A (ja) * 2009-10-22 2011-05-06 Toppan Printing Co Ltd 異常検出システム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018148115A (ja) * 2017-03-08 2018-09-20 株式会社Screenホールディングス 基板処理システム及び基板処理システムの搬入制御方法
TWI758578B (zh) * 2018-03-01 2022-03-21 日商荏原製作所股份有限公司 排程器、基板處理裝置、及基板搬送方法
WO2021205918A1 (ja) * 2020-04-08 2021-10-14 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JPWO2021205918A1 (ja) * 2020-04-08 2021-10-14
JP7347658B2 (ja) 2020-04-08 2023-09-20 東京エレクトロン株式会社 基板処理装置及び基板処理方法

Also Published As

Publication number Publication date
JP6373143B2 (ja) 2018-08-15

Similar Documents

Publication Publication Date Title
JP5392190B2 (ja) 基板処理システム及び基板処理方法
JP5132920B2 (ja) 塗布・現像装置および基板搬送方法、ならびにコンピュータプログラム
JP6373143B2 (ja) 基板処理装置、制御方法、およびコンピュータプログラム
JP5065167B2 (ja) 基板の処理方法及び基板の処理システム
JP5246184B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
US20020076306A1 (en) Substrate processing system and substrate processing method
JP2008277528A (ja) 基板の処理方法、基板の処理システム及びコンピュータ読み取り可能な記憶媒体
JP6723110B2 (ja) 基板処理装置および基板処理方法
TWI834871B (zh) 基板處理裝置及基板處理方法
JP6279343B2 (ja) 基板処理装置、プログラム、および、基板処理方法
JP4342921B2 (ja) 基板処理装置の制御方法及び基板処理装置
JP2012080077A (ja) 基板処理装置及び基板処理方法
JP5987796B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP6995072B2 (ja) スケジューラ、基板処理装置、及び基板搬送方法
JP3977554B2 (ja) 基板処理装置および基板処理装置のシミュレート装置並びにコンピュータ読み取り可能な記録媒体
JP2007180180A (ja) 基板処理装置
TW202101118A (zh) 基板處理裝置、基板處理方法及記憶媒體
JP2015156105A (ja) 制御方法および基板処理装置
KR101935942B1 (ko) 기판 처리 장치, 그 제어 방법, 그리고 반도체 제조 설비
JP6891006B2 (ja) 基板処理システム及び基板処理システムの搬入制御方法
JP5466380B2 (ja) 基板処理装置のスケジュール作成方法及びそのプログラム
JP5005720B2 (ja) 基板処理装置の制御方法及び基板処理装置
JP5189534B2 (ja) 基板処理装置のスケジュール作成方法及びそのプログラム
KR20240003731A (ko) 기판 반송 방법, 기판 처리 장치 및 기억 매체
KR20240003732A (ko) 기판 반송 방법, 기판 처리 장치 및 기억 매체

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180717

R150 Certificate of patent or registration of utility model

Ref document number: 6373143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250