JP2016062355A - 半導体集積回路、半導体集積回路を備えた装置、半導体集積回路におけるクロックの制御方法、並びにプログラム。 - Google Patents
半導体集積回路、半導体集積回路を備えた装置、半導体集積回路におけるクロックの制御方法、並びにプログラム。 Download PDFInfo
- Publication number
- JP2016062355A JP2016062355A JP2014190390A JP2014190390A JP2016062355A JP 2016062355 A JP2016062355 A JP 2016062355A JP 2014190390 A JP2014190390 A JP 2014190390A JP 2014190390 A JP2014190390 A JP 2014190390A JP 2016062355 A JP2016062355 A JP 2016062355A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- divided
- variable frequency
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency
Abstract
Description
次に、画像形成装置100のメインコントローラ101について詳しく説明する。
図3は、本実施例に係る、クロック生成部205の内部構成を示すブロック図である。クロック生成部205は、第1クロック源300、第2クロック源310、クロック間引き回路320、クロック設定保持部330、固定分周状態監視部340、可変分周状態監視部350を備える。さらに、クロック生成部205は、複数の分周回路とクロックゲート回路(2分周回路360a〜360c、4分周回路361aと361b、8分周回路362、クロックゲート回路370a〜370g)を備える。
・DRAMクロック:DRAM203
・メモリコントローラバスクロック:メモリコントローラ202
・第1インタフェースクロック:LAN I/F211
・CPUクロック:CPU201
・第1バスクロック:ROM204、システムバス208
・第2バスクロック:スキャナ画像処理部206、プリンタ画像処理部207、イメージバス209、イメージバスI/F212、デバイスI/F213、
・第2インタフェースクロック:操作部I/F210
これらのクロックはそれぞれ個別のクロックゲート回路370a〜370gによってゲート制御することが可能であり、動作不要な機能モジュールの同期回路へのクロックの供給を個別に停止させることによって、画像形成装置100の消費電力を低減することができる。
図5は、クロック間引き回路320が通常のクロックを出力する状態から、間引きクロックを出力する状態に移行する過程を説明する図である。本実施例においては、DRAMクロック、メモリコントローラバスクロック、第1インタフェースクロック、CPUクロック、第1バスクロック及び第2バスクロックは、共通のクロック源である第1クロック源300を基に生成されるクロックである。そのため、これらのクロックは、図5において破線で示す各タイミングで立ち上がりエッジが一致する同期の取れた関係(以下、同期関係)を構成できる。従って、これらのクロックで動作する同期回路は、データ転送が発生するクロック間でのタイミング設計を行うことによって、同期回路の正常なデータ転送の動作を保障できる。一方、第1クロック源300とは独立したクロック源である第2クロック源310を基に生成される第2インタフェースクロックと上記クロック群とは、位相及び周波数が異なり同期の取れていない関係(以下、非同期関係)にある。そのため、第2インタフェースクロックで動作する同期回路とのデータ転送にはデータの同期化回路が必要となる。
図6は、クロック間引き回路320が間引きクロックを出力する状態から、通常のクロックを出力する状態に移行する過程を説明する図である。図6(a)に示すように、同期関係にある3つの可変分周クロック(CPUクロック、第1バスクロック、第2バスクロック)の中で最も周波数の低い第2バスクロックの立ち上がりエッジの位置は、CPUクロック及び第1バスクロックの立ち上がりエッジの位置と一致する。同様に、同期関係にある3つの固定分周クロック(DRAMクロック、メモリコントローラバスクロック、インタフェースクロック)の中で最も周波数の低い第1インタフェースクロックの立ち上がりエッジの位置は、DRAMクロック及びメモリコントローラバスクロックの立ち上がりエッジの位置と一致する。つまり、第2バスクロックの立ち上がりエッジのタイミングと第1インタフェースクロックの立ち上がりエッジとのタイミングが一致していると、可変周波数の分周クロック群と、固定周波数の分周クロック群の立ち上がりエッジのタイミングが一致することになる。
次に、画像形成装置100のメインコントローラ101による省電力制御について説明する。画像形成装置100は、その稼動状態に応じて消費電力の異なる2種類の動作モード(通常モードと省電力モード)を備える。画像形成装置100は、操作部102が所定の期間中にユーザからの操作を受け付けなかった場合や、印刷ジョブを実行しなかった場合に、通常の動作状態である通常モードから、消費電力を低減した待機状態である省電力モードに移行する。従って、省電力モードにおいては印刷ジョブなどを実行することはなく、メインコントローラ101上の一部の機能モジュールは動作する必要のない状態、あるいは、動作速度を低減しても支障がない状態になる。すなわち、省電力モード下では、クロック生成部205がメインコントローラ101上の一部の機能モジュールに供給するクロックを停止、あるいは、周波数を低減することができる状態となっている。
次に、メインコントローラ101によるクロック制御について、フローチャートを参照して詳しく説明する。
本発明は、以下の処理を実行することによっても実現される。すなわち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ(又はCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (8)
- クロック源の出力クロックから周波数が固定の固定分周クロックを生成する手段と、
前記固定分周クロックの分周状態を監視する固定分周状態監視手段と、
前記クロック源の出力クロックから周波数が可変の可変分周クロックを生成する手段と、
前記可変分周クロックの分周状態を監視する可変分周状態監視手段と、
を備え、
前記可変分周クロックの周波数を、通常時よりも低減された周波数から通常時の周波数に戻す際、
前記可変分周状態監視手段によって前記可変分周クロックが次のサイクルでHighの状態になると判定されると、前記通常時の周波数に戻された前記可変分周クロックの出力を停止し、
前記停止の後、前記固定分周状態監視手段によって前記固定分周クロックが次のサイクルでHighの状態になると判定されると、前記通常時の周波数に戻された前記可変分周クロックの出力を再開する
ことを特徴とする半導体集積回路。 - 前記固定分周クロック及び前記可変分周クロックはそれぞれ複数であり、
前記可変分周クロックの周波数を、通常時よりも低減された周波数から通常時の周波数に戻す際、前記可変分周状態監視手段は、複数の可変分周クロックのうち最も低い周波数の分周クロックについて前記判定を行ない、前記固定分周状態監視手段は、複数の固定分周クロックのうち最も低い周波数の分周クロックについて前記判定を行なう、
ことを特徴とする請求項1に記載の半導体集積回路。 - 前記可変分周クロックを生成する手段は、前記クロック源の出力クロックのトグルを間引いた間引きクロックを生成し、当該間引きクロックに基づいて、前記可変分周クロックを生成することを特徴とする請求項1又は2に記載の半導体集積回路。
- 請求項1乃至3のいずれか1項に記載の半導体集積回路を備え、
前記半導体集積回路を用いて、通常モードと該通常モードよりも消費電力が低い省電力モードとの切り替えを行なう
ことを特徴とする装置。 - 前記装置は、スキャナを備えた装置であり、
前記可変分周クロックは、前記スキャナで読み取った画像データに対し所定の画像処理を行なうスキャナ画像処理手段に供給される、
ことを特徴とする請求項4に記載の装置。 - 前記装置は、プリンタを備えた装置であり、
前記可変分周クロックは、前記プリンタで印刷される画像データに対し所定の画像処理を行なうプリンタ画像処理手段に供給される、
ことを特徴とする請求項4に記載の装置。 - クロック源の出力クロックから周波数が固定の固定分周クロックを生成するステップと、
前記固定分周クロックの分周状態を監視するステップと、
前記クロック源の出力クロックから周波数が可変の可変分周クロックを生成するステップと、
前記可変分周クロックの分周状態を監視するステップと、
前記可変分周クロックの周波数を、通常時よりも低減された周波数から通常時の周波数に戻すステップであって、前記可変分周クロックの分周状態を監視するステップによって前記可変分周クロックが次のサイクルでHighの状態になると判定されると、前記通常時の周波数に戻された前記可変分周クロックの出力を停止し、当該停止の後、前記固定分周クロックの分周状態を監視するステップによって前記固定分周クロックが次のサイクルでHighの状態になると判定されると、前記通常時の周波数に戻された前記可変分周クロックの出力を再開する、ステップと、
を含むことを特徴とする半導体集積回路におけるクロックの制御方法。 - コンピュータに、請求項6に記載の方法を実行させるためのプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014190390A JP6410538B2 (ja) | 2014-09-18 | 2014-09-18 | 半導体集積回路、半導体集積回路を備えた装置、半導体集積回路におけるクロックの制御方法、並びにプログラム。 |
US14/853,676 US9419599B2 (en) | 2014-09-18 | 2015-09-14 | Semiconductor integrated circuit, apparatus including semiconductor integrated circuit, and method for controlling clock signal in semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014190390A JP6410538B2 (ja) | 2014-09-18 | 2014-09-18 | 半導体集積回路、半導体集積回路を備えた装置、半導体集積回路におけるクロックの制御方法、並びにプログラム。 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016062355A true JP2016062355A (ja) | 2016-04-25 |
JP2016062355A5 JP2016062355A5 (ja) | 2017-10-26 |
JP6410538B2 JP6410538B2 (ja) | 2018-10-24 |
Family
ID=55526719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014190390A Active JP6410538B2 (ja) | 2014-09-18 | 2014-09-18 | 半導体集積回路、半導体集積回路を備えた装置、半導体集積回路におけるクロックの制御方法、並びにプログラム。 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9419599B2 (ja) |
JP (1) | JP6410538B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6681244B2 (ja) * | 2016-03-30 | 2020-04-15 | キヤノン株式会社 | 画像処理装置、その制御方法、及びプログラム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002351571A (ja) * | 2001-05-25 | 2002-12-06 | Yaskawa Electric Corp | クロック供給停止回路 |
US20050270073A1 (en) * | 2004-06-07 | 2005-12-08 | Yong-Mi Lee | Glitch-free clock switching apparatus |
JP2013008133A (ja) * | 2011-06-23 | 2013-01-10 | Yokogawa Electric Corp | マイコンのクロック制御回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6194932B1 (en) * | 1997-10-20 | 2001-02-27 | Fujitsu Limited | Integrated circuit device |
US5939911A (en) * | 1998-03-05 | 1999-08-17 | Motorola, Inc. | Frequency prescaler method and apparatus responsive to low input drive levels |
JP4190662B2 (ja) * | 1999-06-18 | 2008-12-03 | エルピーダメモリ株式会社 | 半導体装置及びタイミング制御回路 |
JP4111932B2 (ja) * | 2004-05-21 | 2008-07-02 | 富士通株式会社 | クロック分周器とそのトリガ信号発生回路 |
US7088156B2 (en) * | 2004-08-31 | 2006-08-08 | Micron Technology, Inc. | Delay-locked loop having a pre-shift phase detector |
KR100903365B1 (ko) | 2007-11-02 | 2009-06-23 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
JP6429549B2 (ja) * | 2014-09-18 | 2018-11-28 | キヤノン株式会社 | 半導体集積回路、半導体集積回路を備えた装置、半導体集積回路におけるクロックの制御方法、並びにプログラム。 |
-
2014
- 2014-09-18 JP JP2014190390A patent/JP6410538B2/ja active Active
-
2015
- 2015-09-14 US US14/853,676 patent/US9419599B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002351571A (ja) * | 2001-05-25 | 2002-12-06 | Yaskawa Electric Corp | クロック供給停止回路 |
US20050270073A1 (en) * | 2004-06-07 | 2005-12-08 | Yong-Mi Lee | Glitch-free clock switching apparatus |
JP2013008133A (ja) * | 2011-06-23 | 2013-01-10 | Yokogawa Electric Corp | マイコンのクロック制御回路 |
Also Published As
Publication number | Publication date |
---|---|
JP6410538B2 (ja) | 2018-10-24 |
US9419599B2 (en) | 2016-08-16 |
US20160087617A1 (en) | 2016-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9432011B2 (en) | Semiconductor integrated circuit, apparatus with semiconductor integrated circuit, and clock control method in semiconductor integrated circuit | |
US10296065B2 (en) | Clock management using full handshaking | |
TWI747904B (zh) | 系統晶片、時鐘閘控元件、時鐘多工器元件及分頻元件 | |
JP2009200739A (ja) | 半導体集積回路 | |
WO2003044996A2 (en) | Glitch free clock selection switch | |
JP2012208804A (ja) | クロック信号生成回路 | |
US11340685B2 (en) | Semiconductor device including clock management unit for outputting clock and acknowledgment signals to an intelectual property block | |
JP5808097B2 (ja) | 半導体装置及び半導体装置におけるリセット制御方法 | |
JP6410538B2 (ja) | 半導体集積回路、半導体集積回路を備えた装置、半導体集積回路におけるクロックの制御方法、並びにプログラム。 | |
JP2009075973A (ja) | 電子機器及び当該電子機器の電力制御方法 | |
JP2009145738A (ja) | 画像形成装置 | |
JP2008041106A (ja) | 半導体集積回路装置、クロック制御方法及びデータ転送制御方法 | |
JP2016020034A (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
US7010709B2 (en) | Information processing device | |
JP2002328744A (ja) | 半導体集積回路装置 | |
JP4355648B2 (ja) | 複数cpuクロック制御システム、その制御方法及びそのプログラム | |
TW201826135A (zh) | 半導體裝置及半導體系統 | |
JP2008217063A (ja) | 半導体装置 | |
JP2019160150A (ja) | 半導体装置 | |
JP2004013799A (ja) | クロック切り替えシステム | |
JP6421779B2 (ja) | 信号生成装置、及び信号生成方法 | |
JP2009301428A (ja) | 画像処理装置 | |
JP2005182693A (ja) | 多重化システムおよびプロセッサモジュール | |
JP4741632B2 (ja) | 半導体集積回路装置 | |
JP2013008133A (ja) | マイコンのクロック制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170914 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180925 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6410538 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |