JP2016051496A5 - - Google Patents

Claims (2)

1. メモリセルと、
   第１乃至第５の配線と、を有し、
   前記メモリセルは、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の容量素子と、第１の配線と、第２の配線と、第３の配線と、第４の配線と、第５の配線と、を有し、
   前記第１のトランジスタのソースおよびドレインの一方は、前記第１の配線と電気的に接続され、
   前記第１のトランジスタのソースおよびドレインの他方は、前記第１の容量素子の一方の端子と、前記第２のトランジスタのソースおよびドレインの一方と電気的に接続され、
   前記第１のトランジスタのゲートは、前記第１の容量素子の他方の端子と、前記第３のトランジスタのソースおよびドレインの一方と電気的に接続され、
   前記第２のトランジスタのソースおよびドレインの他方は、前記第５の配線と電気的に接続され、
   前記第２のトランジスタのゲートは、前記第３の配線と電気的に接続され、
   前記第３のトランジスタのソースおよびドレインの他方は、前記第２の配線と電気的に接続され、
   前記第３のトランジスタのゲートは、前記第４の配線と電気的に接続されている半導体装置。
2. 請求項１において、
   第４のトランジスタと、
   第５のトランジスタと、
   第１の回路と、
   第６乃至第８の配線と、を有し、
   前記第４のトランジスタのソースおよびドレインの一方は、前記第５の配線と電気的に接続され、
   前記第４のトランジスタのソースおよびドレインの他方は、前記第８の配線と電気的に接続され、
   前記第４のトランジスタのゲートは、前記第６の配線と電気的に接続され、
   前記第５のトランジスタのソースおよびドレインの一方は、前記第１の回路と電気的に接続され、
   前記第５のトランジスタのソースおよびドレインの他方は、前記第５の配線と電気的に接続され、
   前記第５のトランジスタのゲートは、前記第７の配線と電気的に接続され
   前記第１の回路は、前記第５の配線に流れる電流と前記第４のトランジスタに流れる電流とが等しいか否かを検出する機能を有する半導体装置。