JP2016040834A - Electronic device manufacturing method - Google Patents
Electronic device manufacturing method Download PDFInfo
- Publication number
- JP2016040834A JP2016040834A JP2015201743A JP2015201743A JP2016040834A JP 2016040834 A JP2016040834 A JP 2016040834A JP 2015201743 A JP2015201743 A JP 2015201743A JP 2015201743 A JP2015201743 A JP 2015201743A JP 2016040834 A JP2016040834 A JP 2016040834A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- lead
- resin
- package
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83051—Forming additional members, e.g. dam structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85439—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Abstract
Description
本発明はリードフレームを用いた樹脂封止型半導体装置の製造技術に関し、特に、SON(Small Outline Non-Leaded Package),QFN(Quad Flat Non-Leaded Package)のように、パッケージの側方に意図的に外部電極端子を突出させることなく実装側面に露出させる半導体装置(ノンリード型半導体装置)の製造に適用して有効な技術に関する。 The present invention relates to a manufacturing technology of a resin-encapsulated semiconductor device using a lead frame, and is particularly intended for a side of a package such as SON (Small Outline Non-Leaded Package) and QFN (Quad Flat Non-Leaded Package). In particular, the present invention relates to a technique effectively applied to the manufacture of a semiconductor device (non-lead type semiconductor device) in which an external electrode terminal is exposed on a mounting side surface without protruding.
樹脂封止型半導体装置は、その製造においてリードフレームが使用される。リードフレームは、金属板を精密プレスによる打ち抜きやエッチングによって所望パターンに形成することによって製造される。リードフレームは半導体素子(半導体チップ)を固定するためのタブ,ダイパッド等と呼称される支持部や、前記支持部の周囲に先端(内端)を臨ませる複数のリードを有する。前記タブはリードフレームの枠部分から延在するタブ吊りリードによって支持されている。 A resin-encapsulated semiconductor device uses a lead frame in its manufacture. The lead frame is manufactured by forming a metal plate into a desired pattern by punching or etching with a precision press. The lead frame has a support portion called a tab, a die pad, or the like for fixing a semiconductor element (semiconductor chip), and a plurality of leads that make the tip (inner end) face the periphery of the support portion. The tab is supported by a tab suspension lead extending from the frame portion of the lead frame.
このようなリードフレームを使用して樹脂封止型半導体装置を製造する場合、前記リードフレームのタブに半導体チップを固定するとともに、前記半導体チップの電極と前記リードの先端を導電性のワイヤで接続し、その後ワイヤや半導体チップを含むリード内端側を絶縁性の樹脂(レジン)で封止して封止体(パッケージ)を形成し、ついで不要なリードフレーム部分を切断除去するとともにパッケージから突出するリードやタブ吊りリードを切断する。 When manufacturing a resin-encapsulated semiconductor device using such a lead frame, the semiconductor chip is fixed to the tab of the lead frame, and the electrode of the semiconductor chip and the tip of the lead are connected by a conductive wire. Then, the inner end side of the lead including the wire and the semiconductor chip is sealed with an insulating resin (resin) to form a sealed body (package), and then the unnecessary lead frame portion is cut and removed and protrudes from the package. Cutting leads and tab suspension leads.
一方、リードフレームを用いて製造する樹脂封止型半導体装置の一つとして、リードフレームの一面側に片面モールドを行ってパッケージを形成し、パッケージの一面に外部電極端子であるリードを露出させ、パッケージの周面から意図的にリードを突出させない半導体装置構造(ノンリード型半導体装置)が知られている。この半導体装置は、パッケージの一面の両側縁にリードを露出させるSONや、四角形状のパッケージの一面の4辺側にリードを露出させるQFNが知られている。 On the other hand, as one of the resin-encapsulated semiconductor devices manufactured using a lead frame, a single-sided mold is performed on one side of the lead frame to form a package, and the leads that are external electrode terminals are exposed on one side of the package, A semiconductor device structure (non-lead type semiconductor device) in which leads are not intentionally protruded from the peripheral surface of a package is known. In this semiconductor device, SON that exposes leads on both side edges of one surface of the package and QFN that exposes leads on four sides of one surface of a rectangular package are known.
ブリード防止技術の例としては、特許文献1の技術が知られている。この技術は、Agペーストのブリーディング防止のために、ソルダレジストダム、ブラスト処理(砥粒研磨)等の加工を施した構造のFan−out−BGAが開示されている。
As an example of the bleed prevention technique, the technique of
一方、特許文献2には、QFP(Quad Flat Package)型半導体装置において、ダイパッドと封止樹脂体の樹脂との密着性及び耐湿性を向上する目的で、ダイパッド側面に封止樹脂体内に向かう突起を設けた構造が開示されている。この半導体装置は、ダイパッドの裏面は封止樹脂体から露出する構造になっている。
On the other hand, in
さらに、特許文献3には、半導体素子搭載部をグランドとする携帯電話などに用いられるワイヤ構造がガルウイング型となる高周波デバイスについて記載されている。この技術では、半導体素子の電極とリードをワイヤで接続する以外に、ダイパッドをグランドとするため、半導体素子の電極と半導体素子搭載部とをワイヤで接続している。同文献では、これをダウンボンドと呼称している。ダウンボンドするため、半導体素子搭載部は半導体素子よりも大きく、また実装状態では、半導体素子の外側に半導体素子搭載部が突出している。
Furthermore,
半導体装置の小型化、外部電極端子となるリードのリード曲がり防止等の観点から片面モールドによるSONやQFN等のノンリード型半導体装置が使用されている。ノンリード型半導体装置は、パッケージの一面に露出するリード面が実装面となることから、パッケージの側面からリードを突出させるSOP(Small Outline Package)やQFP等の半導体装置に比較して、実装面積が小さい。 Non-lead type semiconductor devices such as SON and QFN by single-sided molding are used from the viewpoint of miniaturization of semiconductor devices and prevention of lead bending of leads serving as external electrode terminals. Since the lead surface exposed on one surface of the package is a mounting surface, the non-lead type semiconductor device has a mounting area that is smaller than that of a semiconductor device such as SOP (Small Outline Package) or QFP in which the lead protrudes from the side surface of the package. small.
タブ露出構造のノンリード型半導体装置では、特に高周波デバイス系において電気特性向上の目的で、半導体素子(半導体チップ)の電極と、前記チップを搭載するタブをワイヤで接続するいわゆるダウンボンド構造の要求が強い。このため、高い信頼性を確保しながら、ダウンボンド対応を可能とするパッケージ構造の開発が急務となっている。 In a non-lead type semiconductor device having a tab exposed structure, there is a demand for a so-called down bond structure in which electrodes of a semiconductor element (semiconductor chip) and a tab on which the chip is mounted are connected by a wire for the purpose of improving electrical characteristics particularly in a high frequency device system. strong. For this reason, there is an urgent need to develop a package structure that can handle down bonding while ensuring high reliability.
タブがチップよりも大きいノンリード型半導体装置では、チップを搭載するタブ表面(主面)と、パッケージを構成するレジンとの剥離が発生し易い。この剥離は、タブの表面(主面)がレジンに接触し、他のタブ裏面はレジンから露出する片面モールド構造によることと、各部材の熱膨張係数αの違いによる熱ストレス(熱歪み)による。 In a non-lead type semiconductor device having a tab larger than the chip, peeling between the tab surface (main surface) on which the chip is mounted and the resin constituting the package is likely to occur. This peeling is due to the single-sided mold structure in which the surface (main surface) of the tab is in contact with the resin and the other back surface of the tab is exposed from the resin, and due to thermal stress (thermal strain) due to the difference in the thermal expansion coefficient α of each member. .
例えば、一例を挙げるならば、半導体素子はシリコン(α=3.0×10−6/°C)で形成され、タブ,リードはCu(α=1.7×10−5/°C)で形成されている。半導体素子とタブを接続する接着剤はエポキシ系樹脂からなるAgペースト(α=3.5×10−5/°C)であり、半導体素子の電極に接続されるワイヤはAuワイヤ(α=2.63×10−5/°C)であり、パッケージを構成するレジンはビフエニール系樹脂(α=1.2×10−5/°C)である。 For example, as an example, the semiconductor element is made of silicon (α = 3.0 × 10 −6 / ° C.), and the tab and lead are made of Cu (α = 1.7 × 10 −5 / ° C.). Is formed. The adhesive for connecting the semiconductor element and the tab is an Ag paste (α = 3.5 × 10 −5 / ° C.) made of epoxy resin, and the wire connected to the electrode of the semiconductor element is an Au wire (α = 2). .63 × 10 −5 / ° C.), and the resin constituting the package is a biphenyl resin (α = 1.2 × 10 −5 / ° C.).
また、ノンリード型半導体装置が搭載される実装基板、即ち、マザーボード等の実装基板、例えば、FR−4の場合αは1.5×10−5/°Cである。 In the case of a mounting board on which a non-lead type semiconductor device is mounted, that is, a mounting board such as a mother board, for example, FR-4, α is 1.5 × 10 −5 / ° C.
このようにノンリード型半導体装置を構成する各部材の熱膨張係数の違いや、実装された場合の実装基板の熱膨張係数の違いでタブ表面とレジン界面には強い内部応力が作用し、タブのレジン(パッケージ)からの剥離が発生し易くなる。 In this way, a strong internal stress acts on the tab surface and the resin interface due to the difference in the thermal expansion coefficient of each member constituting the non-lead type semiconductor device and the difference in the thermal expansion coefficient of the mounting substrate when mounted. Peeling from the resin (package) is likely to occur.
また、ダウンボンド対応では、タブ表面に金線からなるワイヤ(Auワイヤ)を接続するためにAgメッキを施す必要があるが、このメッキ膜の存在によってタブ表面とレジンの密着性はさらに阻害され、剥離がし易い状態となる。 For down bonding, it is necessary to apply Ag plating to connect a wire made of gold wire (Au wire) to the tab surface, but the presence of this plating film further hinders the adhesion between the tab surface and the resin. , Easy to peel.
また、チップの搭載(固定)には、Agペースト等の接着剤が使用されるが、タブ表面に直接Auワイヤを接続する構造では、接着剤に含まれる液状成分の染みだし(ブリード現象)により、Agメッキ上に膜を形成してしまい、これがAuワイヤの接合(接続)を阻害し、接続強度低下や剥離を引き起こす原因になる。なお、このブリード現象によるワイヤ接続強度低下は、Auワイヤ,Agメッキに限ることなく、他のワイヤや他のメッキ膜でも同様に発生する。 In addition, an adhesive such as an Ag paste is used for mounting (fixing) the chip. However, in the structure in which the Au wire is directly connected to the tab surface, the liquid component contained in the adhesive bleeds out (bleed phenomenon). A film is formed on the Ag plating, which hinders the bonding (connection) of the Au wire and causes a decrease in connection strength and peeling. Note that the decrease in wire connection strength due to this bleed phenomenon occurs not only in Au wires and Ag plating, but also in other wires and other plating films.
このように、タブ表面とレジンとの剥離によって隙間が発生する。この隙間はパッケージ外部からの水分の通過路(パス)となり、ダウンボンド接合部の信頼性が低下する。特に、タブが露出するタイプのパッケージにおいては、タブの両面をレジンで封止していないため、レジンとの密着強度の確保が困難になる。また、タブがレジンで覆われていないため、半田リフローなどによる実装工程時にヒーターからの加熱によって、タブの温度が非常に高くなるために、タブ表面とレジンとの剥離部分にたまった水分の膨張によって、パッケージの破壊による處が大きくなる。このような問題は、タブの裏面と配線基板上の電極を、半田を介して接続する場合により顕著になる。 As described above, a gap is generated by the separation of the tab surface and the resin. This gap becomes a passage for moisture from the outside of the package, and the reliability of the down bond joint is lowered. In particular, in the type of package in which the tab is exposed, it is difficult to ensure the adhesion strength with the resin because both sides of the tab are not sealed with the resin. In addition, since the tab is not covered with resin, the temperature of the tab becomes very high due to heating from the heater during the mounting process such as solder reflow. As a result, the wrinkles due to package destruction increase. Such a problem becomes more prominent when the back surface of the tab and the electrode on the wiring board are connected via solder.
本発明の目的は、ワイヤの接続の信頼性が高い半導体装置及びノンリード型半導体装置を提供することにある。 An object of the present invention is to provide a semiconductor device and a non-lead type semiconductor device with high wire connection reliability.
本発明の他の目的は、ダウンボンド接合部の接続の信頼性が高い半導体装置及びノンリード型半導体装置を提供することにある。 Another object of the present invention is to provide a semiconductor device and a non-lead type semiconductor device with high connection reliability of a down bond junction.
本発明の他の目的は、タブ表面とパッケージを構成するレジンとの剥離を防止できる半導体装置及びノンリード型半導体装置を提供することにある。 Another object of the present invention is to provide a semiconductor device and a non-lead type semiconductor device that can prevent peeling between a tab surface and a resin constituting a package.
本発明の他の目的は、半導体素子を搭載するタブと、パッケージを構成するレジンとの密着性が高く耐湿性が高い半導体装置及びノンリード型半導体装置を提供することにある。 Another object of the present invention is to provide a semiconductor device and a non-lead type semiconductor device having high adhesion and high moisture resistance between a tab on which a semiconductor element is mounted and a resin constituting a package.
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。 The following is a brief description of an outline of typical inventions disclosed in the present application.
(1)絶縁性樹脂からなる封止体と、前記封止体の実装面に裏面を露出しており、前記裏面と反対側の表面に半導体素子固定領域と、ワイヤ接続領域を有しているタブと、前記封止体の実装面に露出しており、前記タブに連なるタブ吊りリードと、前記封止体の実装面に裏面を露出する複数のリードと、前記封止体内に位置し、前記タブの表面に接着剤を介して、裏面が前記タブの表面に対向するように、前記半導体素子固定領域上に固定される半導体素子と、前記半導体素子の主面上に形成された複数の電極と、前記複数の電極と前記リードの表面とを電気的に接続する導電性のワイヤと、前記半導体素子の電極と前記タブのワイヤ接続領域とを電気的に接続する導電性のワイヤとを有する半導体装置であって、前記タブはその外周縁が前記半導体素子の外周縁よりも外側に位置するように前記半導体素子よりも大きくなり、前記半導体素子固定領域と、前記ワイヤ接続領域との間の前記タブ表面には溝が設けられていることを特徴とする。 (1) A sealing body made of an insulating resin, a back surface is exposed on the mounting surface of the sealing body, and a semiconductor element fixing region and a wire connection region are provided on the surface opposite to the back surface. A tab, a tab suspension lead that is exposed on the mounting surface of the sealing body, and a plurality of leads that expose a back surface on the mounting surface of the sealing body, and is located in the sealing body, A plurality of semiconductor elements formed on the main surface of the semiconductor element, and a semiconductor element fixed on the semiconductor element fixing region such that the back surface faces the surface of the tab via an adhesive on the surface of the tab. An electrode, a conductive wire that electrically connects the plurality of electrodes and the surface of the lead, and a conductive wire that electrically connects the electrode of the semiconductor element and the wire connection region of the tab. The tab has an outer peripheral edge at the front. The semiconductor element is larger than the semiconductor element so as to be located outside the outer peripheral edge of the semiconductor element, and a groove is provided on the tab surface between the semiconductor element fixing region and the wire connection region. And
前記溝は前記半導体素子固定領域の全周を囲んでいる。前記接着剤は前記タブのワイヤ接続領域には接着されない。前記タブのワイヤ接続領域及びリードの表面にはメッキ膜が選択的に形成され、前記メッキ膜上に前記ワイヤが接続されている。前記タブの表面の面積が前記タブの裏面の面積よりも大きい。前記タブはその断面が逆台形となっている。前記接着剤は、前記溝の内部にも接着しており、前記半導体素子は、前記半導体素子固定領域よりも大きく、前記溝の上にも前記接着剤を介して固定されている。前記溝は前記ワイヤが接続される領域に対応して選択的に設けられている。前記タブは四角形であり、前記溝は前記タブの4隅には設けられることなく、相互に独立して選択的に設けられている。前記溝は前記四角形の各辺に沿って相互に独立して選択的に設けられている。前記リードには溝が設けられ、前記ワイヤは、前記リード表面上の前記溝よりも前記半導体素子に近い部分に接続されている。 The groove surrounds the entire circumference of the semiconductor element fixing region. The adhesive is not bonded to the wire connection area of the tab. A plating film is selectively formed on the wire connection region of the tab and the surface of the lead, and the wire is connected on the plating film. The area of the surface of the tab is larger than the area of the back surface of the tab. The tab has an inverted trapezoidal cross section. The adhesive is also bonded to the inside of the groove, and the semiconductor element is larger than the semiconductor element fixing region and is also fixed to the groove via the adhesive. The groove is selectively provided corresponding to a region to which the wire is connected. The tabs are square, and the grooves are selectively provided independently of each other without being provided at the four corners of the tabs. The grooves are selectively provided independently of each other along each side of the square. The lead is provided with a groove, and the wire is connected to a portion closer to the semiconductor element than the groove on the lead surface.
前記(1)の手段によれば、(a)タブはその外周縁が前記半導体素子の外周縁よりも外側に位置するように前記半導体素子よりも大きくなっていることから、半導体素子の電極はいずれの位置であっても近くのタブ表面に接続(ダウンボンド)することができる。この場合、半導体素子の全周の外側にタブ表面部分が存在することから、ダウンボンドのワイヤ長さも最も短くすることもできる。ダウンボンドは、グランド電極を共通グランドとなるタブ表面に接続するが、半導体素子のいずれのグランド電極も近くのタブ表面部分に接続できるため、半導体素子が高周波デバイスである場合、回路のグランド電位の安定化が図れる。 According to the means of (1), (a) the tab is larger than the semiconductor element so that the outer peripheral edge thereof is located outside the outer peripheral edge of the semiconductor element. It can be connected (down-bonded) to a nearby tab surface at any position. In this case, since the tab surface portion exists outside the entire circumference of the semiconductor element, the wire length of the down bond can be made the shortest. The down bond connects the ground electrode to the tab surface, which is a common ground, but since any ground electrode of the semiconductor element can be connected to a nearby tab surface portion, if the semiconductor element is a high-frequency device, the ground potential of the circuit Stabilization can be achieved.
(b)半導体素子が固定される半導体素子固定領域と、ダウンボンドのためのワイヤが接続されるワイヤ接続領域との間のタブ表面には、半導体素子固定領域を囲むように溝が設けられている。従って、チップをタブに固定する接着剤、即ち、Agペースト内の樹脂成分がタブ表面に染みだしてワイヤ接続領域にまで到達するブリード現象を溝部分で停止させて、溝を越えてワイヤ接続部分に到達させなくすることができる。即ち、接着剤は溝の外側には存在しなくなる。この結果、ワイヤは従来のように樹脂成分上に接続されることなくAgメッキ膜上に接続されるため、ワイヤの強固な接続が可能になり、ワイヤの接続の信頼性が高くなる。即ち、ダウンボンドの接続の信頼性が高くなる。 (B) A groove is provided on the surface of the tab between the semiconductor element fixing region to which the semiconductor element is fixed and the wire connection region to which the wire for down bonding is connected so as to surround the semiconductor element fixing region. Yes. Therefore, the adhesive that fixes the chip to the tab, that is, the bleed phenomenon that the resin component in the Ag paste oozes out to the surface of the tab and reaches the wire connection area is stopped at the groove portion, and the wire connection portion beyond the groove is stopped. Can not be reached. That is, the adhesive does not exist outside the groove. As a result, since the wire is connected to the Ag plating film without being connected to the resin component as in the conventional case, the wire can be firmly connected and the reliability of the connection of the wire is increased. That is, the reliability of the down bond connection is increased.
(c)前記(b)からAgペーストからの樹脂成分の染みだし長さは、前記溝で停止される結果、樹脂成分の染みだし面積が従来に比較して小さくなり、タブとレジンとの接着力の低下を抑止できる。この結果、タブとレジンとの剥離が発生し難くなり、パッケージの耐湿性が高くなる。 (C) From the above (b), the oozing length of the resin component from the Ag paste is stopped by the groove, so that the oozing area of the resin component becomes smaller than before and the adhesion between the tab and the resin We can suppress decline in power. As a result, peeling between the tab and the resin hardly occurs, and the moisture resistance of the package is increased.
(d)前記溝にはパッケージを形成するレジンが入るため、タブとパッケージとの接着面積(密着面積)が従来に比較して広くなり、タブとレジンとの接着力が高くなる結果、タブとパッケージ(レジン)との剥離が発生し難くなり、パッケージの耐湿性が高くなる。 (D) Since the resin forming the package is inserted into the groove, the bonding area (adhesion area) between the tab and the package is wider than before, and the adhesive force between the tab and the resin is increased. Peeling from the package (resin) is less likely to occur, and the moisture resistance of the package is increased.
(e)前記溝が存在することによって、例えばAgペーストが塗布された部分や、Agメッキが施された部分など、タブと樹脂の界面での内部応力が大きい上に接着強度が低くなっている部分において剥離が発生した場合に、剥離が伝播し、大きな隙間となって水分の侵入を促進してしまう問題を防ぐことができる。 (E) Due to the presence of the grooves, for example, the internal stress at the interface between the tab and the resin is large and the adhesive strength is low, such as a portion where Ag paste is applied or a portion where Ag plating is applied. When peeling occurs in the portion, it is possible to prevent the problem that the peeling propagates and becomes a large gap and promotes the entry of moisture.
溝部によってブリードを防止する構造を設ける場合には、他の方法によってブリードを防止する場合に比較してリードフレームの材料となる金属板からの製造が容易であるばかりでなく、チップ搭載部分と溝部との平面レイアウト上のマージンの確保が不要であり、またチップの下に溝の一部を配置することさえ可能なため、タブの小型化、特にタブの周囲にリードを配置するタイプのパッケージにおいてはパッケージの小型化を実現することができる。 When providing a structure that prevents bleed by the groove, not only is it easier to manufacture from the metal plate that is the material of the lead frame than when bleed is prevented by other methods, but also the chip mounting portion and the groove It is not necessary to secure a margin on the planar layout with this, and it is even possible to place a part of the groove under the chip, so the size of the tab is reduced, especially in the type of package where the lead is placed around the tab The package can be downsized.
(f)タブはその断面が逆台形となり、タブの半導体素子を固定するタブ表面の面積がタブ裏面の面積よりも大きくなっている。従って、タブの端は先が尖った断面形状になり、レジン内に食い込み埋まる状態となることから、タブがパッケージから剥離し難くなる。 (F) The tab has an inverted trapezoidal cross section, and the area of the tab surface for fixing the semiconductor element of the tab is larger than the area of the back surface of the tab. Accordingly, the tab end has a sharp cross-sectional shape, and is in a state of being embedded in the resin, so that the tab is difficult to peel off from the package.
(g)タブを逆台形にし、またタブの表面に溝を形成した構造では、タブ表面に突起部を形成することがない。このようにチップ搭載領域(半導体素子固定領域)の周囲に突起部の無いタブの形状を採用することによって、ワイヤループを小さくすることができる。特にワイヤループの長さを小さくすることでリードをタブの近傍に配置することができ、これによってパッケージの小型化を実現することができる。また、ワイヤループの高さを小さくすることで、封止体の高さを小さくでき、パッケージの薄型化を実現することができる。 (G) In the structure in which the tab is inverted trapezoid and the groove is formed on the surface of the tab, no protrusion is formed on the tab surface. Thus, by adopting the shape of a tab having no protrusion around the chip mounting area (semiconductor element fixing area), the wire loop can be reduced. In particular, by reducing the length of the wire loop, the lead can be disposed in the vicinity of the tab, and thus the package can be reduced in size. Further, by reducing the height of the wire loop, the height of the sealing body can be reduced, and the package can be thinned.
(h)リードには溝が設けられていることから、レジンとの接着面積が従来に比べて大きくなり、リードがレジンから剥離し難くなる。また、レジンがリードに設けた溝内に入るため、食い込み構造からさらにリードがレジンから剥離し難くなる。また、溝が存在するため、パッケージ周面からリードの表面を伝わって内部に進入する水分の経路(パス)が長くなり、リードに接続されるワイヤの水分による腐食を抑止できる。 (H) Since the lead is provided with a groove, the bonding area with the resin is larger than in the conventional case, and the lead is difficult to peel from the resin. Further, since the resin enters the groove provided in the lead, the lead is further difficult to peel from the resin due to the biting structure. Further, since the groove exists, the path of moisture that enters the lead from the package peripheral surface through the lead surface becomes long, and corrosion due to moisture of the wire connected to the lead can be suppressed.
(i)リードのワイヤ接続領域にはAgメッキ膜が形成され、ワイヤはこのAgメッキ膜上に固定されるため、ワイヤの接続強度の向上を図ることができる。 (I) Since an Ag plating film is formed in the wire connection region of the lead and the wire is fixed on the Ag plating film, the connection strength of the wire can be improved.
(j)ワイヤ接続部分の剥離抑止,タブとレジンとの剥離防止により、本発明の構造によれば、その製造において歩留り向上を図ることができるため半導体装置の製造コストの低減が達成できる。 (J) According to the structure of the present invention, by suppressing debonding of the wire connection portion and preventing delamination between the tab and the resin, it is possible to improve the yield in the manufacture thereof, so that the manufacturing cost of the semiconductor device can be reduced.
以下、図面を参照して本発明の実施例を詳細に説明する。なお、発明の実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In all the drawings for explaining the embodiments of the invention, those having the same function are given the same reference numerals, and their repeated explanation is omitted.
〔実施例1〕
図1乃至図17は本発明の実施例1(実施形態1)である半導体装置、特にノンリード型半導体装置及びその製造方法に係わる図である。本実施形態1では四角形のパッケージの裏面にタブ及びこのタブに連なるタブ吊りリード並びにタブが露出するQFN型の半導体装置に本発明を適用した例について説明する。
[Example 1]
FIGS. 1 to 17 are diagrams relating to a semiconductor device which is Embodiment 1 (Embodiment 1) of the present invention, particularly a non-lead type semiconductor device and a manufacturing method thereof. In the first embodiment, an example in which the present invention is applied to a tab, a tab suspension lead connected to the tab, and a QFN type semiconductor device in which the tab is exposed will be described.
QFN型の半導体装置1は、図1乃至図4に示すように、偏平の四角形体(矩形体)からなる絶縁性樹脂で形成される封止体(パッケージ)2を有している。パッケージ2の内部には半導体素子(半導体チップ:チップ)が埋め込まれている。この半導体チップ3は四角形のタブ4のタブ表面(主面)に接着剤5によって固定されている(図2参照)。
As shown in FIGS. 1 to 4, the QFN
図4に示すように、パッケージ2の裏面(下面)は実装される面側(実装面)となる。パッケージ2の裏面にはタブ4及びタブ吊りリード6並びにリード7の一面(実装面14)が露出する構造となっている。これらタブ4及びタブ吊りリード6並びにリード7は、パターニングした一枚の銅製のリードフレームで形成される。従って、本実施形態1ではこれらタブ4及びタブ吊りリード6並びにリード7の厚さは同じになっている。
As shown in FIG. 4, the back surface (lower surface) of the
図4に示すように、タブ4の4隅は放射状に延在するタブ吊りリード6に連なり、リードフレームの状態ではタブ4を支持する部材となっている。また、タブ4の周辺には、内端をタブ4に近接させるリード7が四角形のパッケージ2の各辺に沿って所定間隔で複数配置されている。タブ吊りリード6及びリード7の外端はパッケージ2の周縁にまで延在している。
As shown in FIG. 4, the four corners of the
パッケージ2は偏平の四角形体となっているとともに、角部(隅部)は面取り加工が施されて斜面10となっている。一箇所の斜面10はパッケージ2の形成時のレジン(樹脂)を注入したゲートに連なっていた箇所であり、また、他の3箇所の斜面5はパッケージ2の成形時空気が逃げるエアーベント箇所に連なっていた箇所である。
The
また、パッケージ2の側面は傾斜面11となっている。この傾斜面11は、モールド金型のキャビティからパッケージを抜き取る際、抜き取りを容易にするためにキャビティの側面を傾斜面にした結果によるものである。従って、図1に示すようにパッケージ2の裏面12の大きさに比較して上面13は小さくなっている。前記タブ吊りリード6の外端は前記パッケージ2の斜面10で露出している(図3及び図4参照)。
Further, the side surface of the
図1及び図2に示すように、リード7及びタブ吊りリード6のパッケージ2に覆われる面では、パッケージ2の立ち上がり縁2aから外側にわずかにリード7及びタブ吊りリード6が突出する。これは、リード7及びタブ吊りリード6を切断する際、パッケージ2から外れたリード7とタブ吊りリード6の部分で切断する結果であり、例えば、立ち上がり縁2aから0.1mm以下の位置の長さになっている。
As shown in FIGS. 1 and 2, the
また、図3及び図4に示すように、各リード7の間及びリード7とタブ吊りリード6との間にはレジンバリ9が存在するが、このレジンバリ9もダイとパンチによって切断されるため、パッケージ2の周縁では、レジンバリ9の縁とリード7及びタブ吊りリード6の外端が凹凸することなく直線的になる。レジンバリ9は立ち上がり縁2aの外側のレジン部分であり、リード4の厚さと同じかまたは少し薄い厚さとなっている。
Further, as shown in FIGS. 3 and 4, there is a
本実施形態1ではレジンバリ9はリード7の厚さよりも薄い構造になっている。これは、トランスファモールドにおける片面モールドにおいて、モールド金型の上下型間に樹脂製のシートを張り、このシートにリードフレームの一面が接触するようにしてモールドを行うことからシートがリード間でリード間に食い込むようになるため、レジンバリ9は薄くなり、パッケージの裏面とリードやタブとの間でわずかな段差が発生する(図1及び図2参照)。シートを使用しない場合はレジンバリ9の厚さとリード7の厚さは同じ、またはクリアランスの程度によっては厚くなる。
In the first embodiment, the
また、トランスファモールドによる片面モールド後、リード7及びタブ吊りリード6の表面にメッキ膜を形成するため、このメッキ膜の存在によってさらにパッケージ2の裏面12とリード7及びタブ4との段差は大きくなる。
Further, since a plating film is formed on the surface of the
このようにリード7やタブ吊りリード6の裏面である実装面14がオフセットされた構造では、実装基板等の配線基板に半導体装置1を表面実装する場合、半田の濡れ領域が特定されるため半田実装が良好となる特長がある。
As described above, in the structure in which the mounting
一方、図5にも示すように、パッケージ2内のタブ4の表面(主面)には接着剤5を介して半導体素子3が固定されている。接着剤5は、例えば、Agペーストが使用されている。Agペーストはその樹脂成分が染みだし易いことから、その樹脂成分の染みだしを停止させるために、半導体素子3を固定する半導体素子固定領域を囲むように溝20が設けられている。この溝20は、エッチングによって形成され、タブ4の厚さの略半分の深さになっている。即ち、ハーフエッチングによって溝20は形成されている。接着剤5は、図2に示すように、溝20の内側で停止している。このようにするには、半導体素子固定領域に供給するAgペーストの量を調整する。量が多い場合には、Agペーストの樹脂成分は染みだして溝20内に入るだけであり、溝20を乗り越えて溝20の外側にまではみだすことは殆どない。これは、溝20が半導体素子固定領域を囲むような無端状の長い溝であることによる。しかし、これは後述する他の実施形態で説明するように、半導体素子固定領域を断続的に囲む構成でも、その配置位置を選択すれば、充分タブ4の溝20の外側領域であるワイヤ接続領域への樹脂成分の染みだしを抑止することができる。また、タブ4とボンディングワイヤが接続するワイヤ接続領域を囲うように溝20を配置しても、Agペーストからワイヤ接続領域への樹脂成分の染み出しを防ぐことができる。
On the other hand, as shown in FIG. 5, the
なお、溝20はプレス加工によって形成してもよい。プレス加工でV溝を形成した場合、V溝周辺は変形し盛り上がる。この盛り上がり量はV溝深さ、幅により影響を受けるが、一般的には5μm程度となる。この隆起部分の存在により、チップボンディング時のAgペーストの樹脂成分の染みだしは停止され、ワイヤ接続領域の汚染(ブリード現象)を防止することができる。
The
また、溝20の存在によって、タブ4とパッケージ2を構成するビフエニール系樹脂(レジン)との接着面積(密着面積)が増大する。また、タブ4の溝20にレジンが食い込む構造となることもあってタブ4がレジンから剥離し難くなる。
Further, due to the presence of the
タブ4は、図10に示すように、逆台形断面となり、パッケージ2を構成するレジン内に埋没するタブ表面21の面積がパッケージ2から露出するタブ裏面22の面積よりも大きくなっている。従って、タブ4の周縁の三角形状断面の突出部分23はパッケージ2内に食い込むことになり、タブ4のパッケージ2からの剥離を一層防止でき、タブ4とレジンの密着性はさらに向上する。
As shown in FIG. 10, the
なお、タブ4を逆台形とするため、即ち、タブ4の周縁を三角形状断面の突出部分23とするには、両面エッチングを施す際に、表面側のエッチングレジストパターンが裏面側のエッチングレジストパターンよりも大きくすることによって形成することができる。例えば表面側のエッチングパターンが裏面側より0.1mm外周の大きなパターンを採用することにより、図10に示すような突出部分23を形成することができる。
In addition, in order to make the
半導体素子3の上面には図示しないがその四角形の各辺に沿って電極が設けられている。この電極にはワイヤ25の一端が接続されている。ワイヤ25の他端は、リード7の内端部分の表面に接続される。また、一部のワイヤ25は溝20の外側のタブ4の表面に接続される(ダウンボンド)。このダウンボンドはタブ4を共通グランドとするものである。高周波系のデバイスは、回路の安定性から多くの箇所でグランドに接地したい要求があり、ダウンボンドはこの点で好ましい。前記リード7及びタブ4のワイヤ接続領域には、選択的にメッキ膜26が形成されていて、ワイヤとの接続を良好としている。例えば、メッキ膜26はAgメッキ膜となっている。これにより、ワイヤの接続強度は向上する。また、溝20の外側のタブ表面に接続されるワイヤ25は、半導体素子3を固定する接着剤5の樹脂成分がタブ表面のワイヤ接続領域上に存在しないことから、ワイヤ接続強度は高いものとなるとともに、樹脂成分が介在する結果発生するワイヤ剥離も起きなくなる。
Although not shown in the drawing, electrodes are provided along each side of the square on the upper surface of the
また、前記リード7の内端寄りの表面には、その幅員方向に沿って溝27が設けられている。パッケージ2のワイヤ接続領域はこの溝27と内端との間の領域となる。前記溝27の存在によって、リード7とレジンとの接着面積(密着面積)が増大することと、レジンの溝27への食い込みによって、リード7とパッケージ2との接続強度が向上し、リード7がパッケージ2から剥離し難くなる。
A
図6及び図7は半導体装置1を配線基板からなる実装基板30に実装した断面図である。実装基板30の一面には、前記半導体装置1の外部電極端子となるリード7やタブ吊りリード6に対応して、電極(ランド)31が設けられている。そして、これらランド31上に半導体装置1の外部電極端子となるリード7やタブ吊りリード6が重ねられ、かつ半田等による接合材32を介して電気的に接続されている。ランド31は、図7に示すように、配線33の一部で形成されている。
6 and 7 are cross-sectional views in which the
本実施形態1においては、信頼性を考慮して、タブ表面とパッケージを形成する樹脂(レジン)との接触面積を広くするために、タブ表面はパッケージ内に存在する構成とした。また、放熱性を考慮して、チップで発生する熱を広い面積に亘って伝えるため、タブはチップより大きい構成とした。また、タブとレジンとの密着性を考慮して、タブの縁がレジン内に庇状に食い込むようにするため、タブを逆台形断面構造とした。 In the first embodiment, considering the reliability, the tab surface is present in the package in order to increase the contact area between the tab surface and the resin (resin) forming the package. In consideration of heat dissipation, the tab is configured to be larger than the chip in order to transmit heat generated in the chip over a wide area. In consideration of the adhesion between the tab and the resin, the tab has an inverted trapezoidal cross-sectional structure so that the edge of the tab bites into the resin in a bowl shape.
ここで、半導体装置1の各部の寸法の一例を挙げる。リードフレーム(タブ4,タブ吊りリード6,リード7)の厚さは0.2mm、チップ3の厚さは0.28mm、半導体装置1の厚さは1.0mm、リード7の幅は0.2mm、リード7の長さは0.5mm、リード7のワイヤ接続領域はリード7の内端から0.2〜0.3mm、タブ4のワイヤ接続箇所(点)は搭載されたチップ3の端から1.0mm、タブ4の表面に設けられる溝20の幅は0.15mm、溝20の外縁からワイヤ接続箇所(点)までの距離は0.15mm、ワイヤ接続箇所(点)からタブ4の外周縁までの距離は0.10mmである。また、タブ4の突出部分23の先端とリード7の内端との間隔は0.2mmである。
Here, an example of the dimension of each part of the
従って、ダウンボンド部ワイヤは、その他ワイヤに比べ平面寸法で約0.8mm短縮可能である。これにより、特に高周波特性が要求される半導体装置においては、電気特性劣化防止効果がある。 Therefore, the down bond portion wire can be shortened by about 0.8 mm in plan dimension as compared with other wires. As a result, there is an effect of preventing deterioration of electrical characteristics, particularly in a semiconductor device that requires high frequency characteristics.
また、タブ断面形状を逆台形とすることで、タブ露出部端とリード内端との距離は、タブ4の突出部分23の先端とリード7の内端に比べ大きくとることが可能となるため、基板実装時のリード7との短絡に対して余裕度が大きくなる。つまり、タブ断面形状を逆台形としなかった場合に比べ、タブ上面とタブ露出面の寸法差分0.2mmだけ、パッケージを小型にすることが可能となる。
Moreover, since the tab cross-sectional shape is an inverted trapezoid, the distance between the tab exposed portion end and the lead inner end can be made larger than the tip of the protruding
つぎに、本実施形態1の半導体装置1の製造方法について、図8乃至図17を参照しながら説明する。図8は本実施形態1によるQFN型の半導体装置1を製造する際使用するマトリクス構成のリードフレーム40の模式的平面図である。
Next, a method for manufacturing the
このリードフレーム40は、単位リードフレームパターン41がX方向に沿って20行、Y方向に沿って4列配置され、1枚のリードフレーム40から80個の半導体装置1を製造することができる。リードフレーム40の両側には、リードフレーム40の搬送や位置決め等に使用するガイド孔42a〜42cが設けられている。
In this lead frame 40, unit
また、各列の左側には、トランスファモールド時、ランナーが位置する。そこでランナー硬化レジンをエジェクターピンの突き出しによってリードフレーム25から引き剥がすため、エジェクターピンが貫通できるエジェクターピン孔43が設けられている。また、このランナーから分岐し、キャビティに流れるゲート部分で硬化したゲート硬化レジンをエジェクターピンの突き出しによってリードフレーム40から引き剥がすため、エジェクターピンが貫通できるエジェクターピン孔44が設けられている。
In addition, a runner is located on the left side of each row during transfer molding. Therefore, in order to peel off the runner curing resin from the
図9は単位リードフレームパターン41の一部を示す平面図である。単位リードフレームパターン41は、実際に製造するパターンであることから、模式図である図1乃至図6とは必ずしも一致しないことをことわっておきたい。
FIG. 9 is a plan view showing a part of the unit
単位リードフレームパターン41は矩形枠状の枠部45を有している。この枠部45の4隅からタブ吊りリード6が延在し、中央のタブ4を支持するパターンとなっている。枠部45の各辺の内側から内方に向かって複数のリード7が延在し、その内端はタブ4の外周縁に近接している。タブ4及びリード7の表面に溝20,27があること、溝20の外側のワイヤ接続領域及びリード7の内端側のワイヤ接続領域にメッキ膜26(図9では点々がほどこされている領域)が設けられていること、タブ4が逆台形断面であること(図10参照)は同じである。図9において示す一点鎖線で示される矩形部分が絶縁性樹脂で形成されるパッケージ2の外郭線である。
The unit
また、図11乃至図14はリード7の変形例であるが、リード7の断面を図12及び図13に示すように、パッケージ2内に埋没する側、即ちリード7の表面を幅広とし、実装面14となる面を狭くすれば、前記タブ4の場合と同様にパッケージ2からリード7が抜け難くなる。
11 to 14 show modifications of the
このようなリードフレーム40を用いて半導体装置1を製造する場合、最初に図15に示すように、タブ4の溝20の内側の半導体素子固定領域に接着剤5としてAgペーストが所定量塗布される。その後、前記Agペースト上に半導体素子3が位置決めされる。つぎに、前記Agペーストをベークして硬化させ、タブ4の表面(主面)に半導体素子3を固定する。この工程においては、Agペーストの供給量が精密に制御される。この結果、溝20を乗り越えてタブ4のワイヤ接続領域にAgペーストやAgペーストから染みだす樹脂成分が到達しなくなる。
When manufacturing the
つぎに、図16に示すように、半導体素子3の電極とリード7との間のワイヤボンディング、及び半導体素子3の電極と溝20の外側のタブ4のワイヤ接続領域のタブ表面との間のワイヤボンディングが行われる。半導体素子3の電極とタブ4との間に接続されるワイヤがダウンボンドとなる。前記パッケージ2及びタブ4のワイヤ接続領域にはAgメッキからなるメッキ膜26が設けられていることから、ワイヤの接続強度は高いものとなる。
Next, as shown in FIG. 16, wire bonding between the electrode of the
また、前述のように、タブ4の溝20を乗り越えてタブ4のワイヤ接続領域にAgペーストやAgペーストから染みだす樹脂成分が到達しないので、タブ4のワイヤ接続領域は清浄に保たれる。従って、このダウンボンドの接続性は良好となり、ダウンボンド強度は高いものとなり、ワイヤのタブ4のワイヤ接続領域からの剥離は発生しなくなる。
In addition, as described above, since the Ag paste and the resin component that exudes from the Ag paste do not reach the wire connection region of the
つぎに、図17に示すように、常用のトランスファモールドによって所定領域に片面モールドが行われ、絶縁性樹脂で構成されるパッケージ2が形成される。その後、半田メッキ処理が行われる結果、タブ4及びタブ吊りリード6並びにリード7の表面には半田メッキ膜46が形成される。さらに、不要なリードフレーム部分が切断され、同図に記載されるような半導体装置1が製造される。
Next, as shown in FIG. 17, single-sided molding is performed in a predetermined region by a normal transfer mold, and the
本実施例1によれば以下の効果を有する。 The first embodiment has the following effects.
(1)タブ4はその外周縁が半導体素子(チップ)3の外周縁よりも外側に位置するようにチップ3よりも大きくなっていることから、チップ3の電極はいずれの位置であっても近くのタブ表面に接続(ダウンボンド)することができる。この場合、チップ3の全周の外側にタブ表面部分が存在することから、ダウンボンドのワイヤ長さも最も短くすることもできる。ダウンボンドは、グランド電極を共通グランドとなるタブ表面に接続するが、チップ3のいずれのグランド電極も近くのタブ表面部分に接続できるため、半導体素子が高周波デバイスである場合、回路のグランド電位の安定化が図れる。
(1) The
(2)チップ3が固定される半導体素子固定領域と、ダウンボンドのためのワイヤ25が接続されるワイヤ接続領域との間のタブ表面には、半導体素子固定領域を囲むように溝20が設けられている。従って、チップ3をタブ4に固定する接着剤5、即ち、Agペースト内の樹脂成分がタブ表面に染みだしてワイヤ接続領域にまで到達するブリード現象を溝部分で停止させて、溝20を越えてワイヤ接続部分に到達させなくすることができる。即ち、接着剤5は溝20の外側には存在しなくなる。この結果、ワイヤ25は従来のように樹脂成分上に接続されることなくAgメッキ膜上に接続されるため、ワイヤ25の強固な接続が可能になり、ワイヤ25の接続の信頼性が高くなる。即ち、ダウンボンドの接続の信頼性が高くなる。
(2) A
(3)前記(2)からAgペーストからの樹脂成分の染みだし長さは、前記溝20で停止される結果、樹脂成分の染みだし面積が従来に比較して小さくなり、タブ4とレジン(パッケージ2)との接着力の低下を抑止できる。この結果、タブ4とレジンとの剥離が発生し難くなり、パッケージ2の耐湿性が高くなる。
(3) From the above (2), the length of the resin component oozed out from the Ag paste is stopped by the
(4)溝20にはパッケージ2を形成するレジンが入るため、タブ4とパッケージ2との接着面積(密着面積)が従来に比較して広くなり、タブ4とレジンとの接着力が高くなる結果、タブ4とパッケージ(レジン)との剥離が発生し難くなり、パッケージ2の耐湿性が高くなる。
(4) Since the resin for forming the
(5)前記溝20が存在することによって、例えばAgペーストが塗布された部分や、Agメッキが施された部分など、タブ4と樹脂の界面での内部応力が大きい上に接着強度が低くなっている部分において剥離が発生した場合に、剥離が伝播し、大きな隙間となって水分の侵入を促進してしまう問題を防ぐことができる。
(5) The presence of the
溝部によってブリードを防止する構造を設ける場合には、他の方法によってブリードを防止する場合に比較してリードフレームの材料となる金属板からの製造が容易であるばかりでなく、チップ搭載部分と溝部との平面レイアウト上のマージンの確保が不要であり、またチップの下に溝の一部を配置することさえ可能なため、タブの小型化、特にタブの周囲にリードを配置するタイプのパッケージにおいてはパッケージの小型化を実現することができる。 When providing a structure that prevents bleed by the groove, not only is it easier to manufacture from the metal plate that is the material of the lead frame than when bleed is prevented by other methods, but also the chip mounting portion and the groove It is not necessary to secure a margin on the planar layout with this, and it is even possible to place a part of the groove under the chip, so the size of the tab is reduced, especially in the type of package where the lead is placed around the tab The package can be downsized.
(6)タブ4はその断面が逆台形となり、タブ4のチップ3を固定するタブ表面の面積がタブ裏面の面積よりも大きくなっている。従って、タブ4の端は先が尖った断面形状(突出部分23)になり、レジン内に食い込み埋まる状態となることから、タブ4がパッケージ2から剥離し難くなる。
(6) The
(7)タブ4を逆台形にし、またタブ4の表面に溝20を形成した構造では、タブ表面に突起部を形成することがない。このようにチップ搭載領域(半導体素子固定領域)の周囲に突起部の無いタブの形状を採用することによって、ワイヤループを小さくすることができる。特にワイヤループの長さを小さくすることでリード7をタブ4の近傍に配置することができ、これによってパッケージ2の小型化を実現することができる。また、ワイヤループの高さを小さくすることで、封止体2の高さを小さくでき、パッケージ2の薄型化を実現することができる。
(7) In the structure in which the
(8)リード7には溝27が設けられていることから、レジンとの接着面積が従来に比べて大きくなり、リード7がレジンから剥離し難くなる。また、レジンがリード7に設けた溝27内に入るため、食い込み構造からさらにリード7がレジンから剥離し難くなる。また、溝27が存在するため、パッケージ周面からリード7の表面を伝わって内部に進入する水分の経路(パス)が長くなり、リード7に接続されるワイヤ25の水分による腐食を抑止できる。
(8) Since the
(9)リード25のワイヤ接続領域にはAgメッキ膜(メッキ膜26)が形成され、ワイヤ25はこのAgメッキ膜上に固定されるため、ワイヤ25の接続強度の向上を図ることができる。
(9) Since the Ag plating film (plating film 26) is formed in the wire connection region of the
(10)ワイヤ接続部分の剥離抑止,タブ4とレジンとの剥離防止により、本発明の構造によれば、その製造において歩留り向上を図ることができるため半導体装置の製造コストの低減が達成できる。
(10) By preventing delamination of the wire connection portion and preventing delamination between the
(11)タブ4の突出部分23の先端とリード7の内端との間隔を狭めることができるため、パッケージ2のサイズを小さくでき、半導体装置1の小型化が達成できる。
(11) Since the distance between the tip of the protruding
〔実施例2〕
図18及び図19は本発明の実施例2(実施形態2)であるノンリード型半導体装置に係わる図であって、図18はノンリード型半導体装置の模式的断面図、図19はタブの模式的拡大平面図である。
[Example 2]
18 and 19 are diagrams related to a non-lead type semiconductor device that is Embodiment 2 (Embodiment 2) of the present invention. FIG. 18 is a schematic cross-sectional view of the non-lead type semiconductor device, and FIG. 19 is a schematic view of a tab. It is an enlarged plan view.
本実施形態2では、実施形態1の構成の半導体装置1において、タブ4のタブ表面に形成される溝20を幅広くするとともに、半導体素子固定領域内にまで食い込ませた構造になっている。本実施形態2の半導体装置1では、リード7には溝を設けていないが、設けてよいことは勿論である。
In the second embodiment, the
本実施形態2では、溝20を幅広にするとともに、半導体素子固定領域(チップボンディング領域)内に食い込むような構成にすることから、実施形態1のように半導体素子固定領域とワイヤ接続領域との間に独立した溝を設ける構成に比較してタブ4の大きさを小さくすることができる。
In the second embodiment, since the
また、本実施形態2では、図19に示すように、前記溝20はワイヤ接続の安定性を考慮して四角形の隅部には設けないパターンになっている。即ち、四角形の各辺に沿ってそれぞれ独立して延在する構成になっている。チップ3の4隅をタブ4がAgペースト層を介して支持することで熱伝達性が向上するとともに、チップ3の安定した固定が可能となることで、ワイヤプル強度の安定向上効果が得られる。
In the second embodiment, as shown in FIG. 19, the
また、リードフレームについて言うならば、隅部(コーナ部)に溝20を設けないことで、溝20が途切れたタブ表面で接着剤5を介してタブ4を支持できるため、搭載するチップサイズ制限をなくすことができ、汎用性が高いリードフレームとなる。
Further, in terms of the lead frame, by not providing the
溝20の途切れたコーナ部はワイヤが張られない領域であり、接着剤5の樹脂成分がタブ吊りリード6方向に染みだしても支障のない領域である。
The cut corner portion of the
本実施形態2では、溝20のパターンは図19に特定されるものではない。即ち、本実施形態2ではコーナ部に溝20を設けない構造としたが、幾つかの溝20は所定のコーナ部まで延在させ、幾つかの溝20は所定のコーナ部にまで延在しないようにして、安定してチップを搭載するようにしてもよい。また、各ワイヤが接続される箇所に対応して溝20を配置してブリード現象を防止するようにしてもよい。
In the second embodiment, the pattern of the
〔実施例3〕
図20は本発明の実施例3(実施形態3)であるノンリード型半導体装置の模式的断面図である。
Example 3
FIG. 20 is a schematic cross-sectional view of a non-leaded semiconductor device that is Embodiment 3 (Embodiment 3) of the present invention.
本実施形態3の半導体装置1は、タブ4の外周部のワイヤ接続領域を除いて搭載するチップ3のチップサイズよりも大きい底が平坦となる窪み50を設けた構成である。この例では、チップ3が窪み50の平坦な底に接着剤5で固定されるため、窪み50の深さと、接着剤5の厚さを選択すれば、チップ3の底面がタブ表面の高さを越えて窪み50の底側に入るようになり、半導体装置1の高さhを実施形態1の半導体装置1の場合の高さHに比べて低くすることができる。
The
従って、本実施形態3の半導体装置1は実装高さを低くすることができる。この結果、この半導体装置1を組み込む、高周波半導体装置,デジタルカメラ及びディスク製品のコントローラ及びモジュール等の薄型化が達成できる。
Therefore, the mounting height of the
Agペーストからなる接着剤5の厚さは、例えば、20〜30μm程度と厚くした場合には、緩衝材としての役割を果たし、熱膨張係数差によって生じる応力の緩和効果がある。 When the thickness of the adhesive 5 made of Ag paste is increased to, for example, about 20 to 30 μm, it plays a role as a cushioning material and has an effect of alleviating stress caused by a difference in thermal expansion coefficient.
また、チップ3を窪み50の底に安定に固定するため、接着剤に代えて厚さが一定なシート(両面接着シート等)を使用してもよい。
Further, in order to stably fix the
〔実施例4〕
図21乃至図23は本発明の実施例4(実施形態4)であるノンリード型半導体装置に係わる図である。図21は一部を切り欠いた半導体装置の平面図、図22は図21のE−E線に沿う拡大断面図である。
Example 4
21 to 23 are diagrams relating to a non-lead type semiconductor device which is Embodiment 4 (Embodiment 4) of the present invention. FIG. 21 is a plan view of the semiconductor device with a part cut away, and FIG. 22 is an enlarged cross-sectional view taken along line EE of FIG.
本実施形態4の半導体装置1は、実施形態1の半導体装置1における溝(溝20)に代えてタブ4を貫通するスリット(長孔)60としたものである。
The
スリット60は貫通孔であることから、四角形の半導体チップ3(半導体素子固定領域)の全周を囲むように配置することは、半導体素子固定領域が支持できなくなることからできない。従って、本実施形態4では、四角形の半導体素子固定領域(半導体チップ3)の各辺に沿って延在する真っ直ぐなスリット60をそれぞれ独立して設けるようにしてある。
Since the
また、タブ4はタブ裏面22の周囲がハーフエッチング、またはコイニングされて段付き状に薄くなり、一部のタブ裏面22がパッケージ2から露出する構造になっている。即ち、図21及び図22に示すようにタブ4の中央部分のみがパッケージ2の裏面12に露出し、その周辺部分はパッケージ2内に埋没する。前記露出部分は、縦g、横nなる寸法を有している。この寸法は自由に設定可能であることは勿論である。なお、スリット60はタブ4の薄い部分に設けられている。
Further, the
これ以外の部分は図においてメッキ膜等を省略してあるが実施形態1の半導体装置1と同様であり、その製造方法も実施形態1と同様である。
Although the plating film and the like are omitted in the drawing except for the portions other than this, it is the same as the
ここで、特に限定はされるものではないが、本実施形態3の半導体装置1の図21に示す寸法の一例を示す。半導体装置1は平面的に見てパッケージ2やタブ4は正方形である。一面のリード7の先端から反対面のリード7の先端までの長さaは6.20mm、パッケージ2の外形寸法bは6.00mm、タブ4の一辺の長さcは4.60mm、スリット60の長さは3.40mm、スリット60の幅は0.20mmでリード7やタブ吊りリード6の幅と同じである。また、スリット60の外縁からタブ4の縁までの距離fは0.30mmである。
Here, although not particularly limited, an example of dimensions shown in FIG. 21 of the
本実施形態4の半導体装置1は、実施形態1の半導体装置1における半導体素子固定領域とワイヤ接続領域との間に設ける溝20を、タブ4を貫通するスリット60に変えた構成である。従って、溝20を設けた場合と同様な作用に伴う効果を有することができる。
The
即ち、本実施形態4によれば、(a)ダウンボンドのワイヤ長さを短くできる。従って、高周波デバイスにおいては回路のグランド電位の安定化が図れる。 That is, according to the fourth embodiment, (a) the wire length of the down bond can be shortened. Therefore, in the high frequency device, the ground potential of the circuit can be stabilized.
(b)スリット60によってワイヤ接続領域における接着剤5に起因する汚染を防止でき、ダウンボンドの接続の信頼性を高めることができる。
(B) The contamination caused by the adhesive 5 in the wire connection region can be prevented by the
(c)スリット60を設けることで接着剤5の樹脂成分の染みだし長さを小さくでき、タブ4とレジンとの剥離を起き難くすることができ、パッケージ2の耐湿性を高めることができる。
(C) By providing the
(d)タブ表面の面積がタブ裏面の面積よりも大きくなる構造となることから、タブ4がレジン内に食い込み、タブ4がパッケージ2から剥離し難くなる。
(D) Since the area of the tab surface is larger than the area of the back surface of the tab, the
(e)タブ表面に突起部が無いことから、ワイヤループを低くかつ小さくすることができ、パッケージ2の薄型化及び小型化を実現することができる。
(E) Since there is no protrusion on the tab surface, the wire loop can be made low and small, and the
(f)リード7には溝27が設けられていることから、リード7がレジンから剥離し難くなるとともに、リード7を伝わっての水分の浸入経路を長くでき、リード7に接続されるワイヤ25の水分による腐食を抑止できる。
(F) Since the
(g)ワイヤ25はAgメッキ膜上に固定されるため、ワイヤ25の接続強度の向上を図ることができる。
(G) Since the
(h)ワイヤ接続部分の剥離抑止,タブ4とレジンとの剥離防止により、半導体装置の製造歩留り向上及び製造コストの低減が達成できる。
(H) By suppressing delamination of the wire connection portion and preventing delamination between the
また、本実施形態4の半導体装置1では、半導体素子固定領域とワイヤ接続領域との間にスリット60を設けることから、タブ4の各辺に沿うワイヤ接続領域はその両端部分をスリット60の端から外れたタブ部分で支持されることになる。従って、スリット60に直交する方向に樹脂で構成されるパッケージ2と、金属で構成されるタブ4の熱膨張係数差に起因する熱応力(熱歪み)が発生した場合、スリット60に沿って延在するワイヤ接続領域はスリット60に直交する方向では樹脂と共に動くことができるため、ワイヤ25がタブ4のワイヤ接続領域から剥離し難くなり、ワイヤボンディングの信頼性が高くなる。
Further, in the
また、本実施形態4の半導体装置1では、半導体素子固定領域とワイヤ接続領域との間にタブ4を貫通するスリット60を設けているとともに、このスリット60が設けられるタブ4部分は薄く形成され、かつこの薄い部分はパッケージ2から内部に位置している。従って、パッケージ2を構成する樹脂によってスリット60の外側に位置するワイヤ接続領域を有するタブ部分は上下左右全周を樹脂で囲まれるため、樹脂とタブ4との接着力が大きくなり、タブ4がパッケージ2から剥離し難くなる。
In the
また、本実施形態4の半導体装置1では、タブ4を加工して、タブ4の裏面をパッケージ2の裏面12に露出する部分と、パッケージ2内に埋没する部分を有する構成にしている。従って、このパッケージ2内に埋没する部分に対応する実装基板において配線設計が可能になる。
Further, in the
即ち、図23は本実施形態4のノンリード型半導体装置の実装基板におけるタブの専有面積等を示す模式的平面図である。図23に示すように、実装基板30半導体装置固定領域には半導体装置1のパッケージ2の裏面12に露出するリード7の実装面14に対応してランド31が配置されている。ランドは四角形の各辺に沿って配列されるため、ランド列の内側は四角形領域となる。また、この四角形領域の中央には、前記タブ4のタブ裏面22と接続されるランド31aが設けられている。ランド31aはタブ裏面22とランド31aを導電性の接合材32で確実に接続させるため、タブ裏面22の寸法(縦g、横n)よりも僅かに大きくなっている。このタブ裏面22はランド31aとランド31がショートを起こさないための寸法(t)を確保することを条件としてその大きさを自由に選択できるものである。図23でハッチングを施した四角形領域が、タブ4のタブ裏面22を最大に露出させる際の大きさであり、ランド31aの最大の大きさである。
That is, FIG. 23 is a schematic plan view showing a tab exclusive area and the like on the mounting substrate of the non-leaded semiconductor device of the fourth embodiment. As shown in FIG. 23, lands 31 are arranged in the mounting
従って、タブ4のタブ裏面22を縦g、横nとした場合、図23のハッチングを施した四角形枠領域pは絶縁性の樹脂で形成されるパッケージ2の裏面12が占有する領域となる。この結果、実装基板30のこの四角形枠領域pには配線33やスルーホール34を配置することができ、実装基板30の配線のレイアウト設計の自由度が高くなる。
Therefore, when the tab back
図24は本実施形態4の変形例であるノンリード型半導体装置の一部を切り欠いた平面図である。この変形例では、半導体素子固定領域とタブ4の各辺に沿うワイヤ接続領域との間一列に断続的に複数のスリット60を配置した例である。本変形例では断続的に2本のスリット60を一列に配置したものである。このように、スリット60を断続的に配置することによってタブ4の辺に沿うワイヤ接続領域のスリット60に直交する方向の剛性が実施形態4の長い1本の場合に比較して高められる効果がある。
FIG. 24 is a plan view in which a part of a non-leaded semiconductor device which is a modification of the fourth embodiment is cut out. In this modification, a plurality of
〔実施例5〕
図25は本発明の実施例5(実施形態5)であるノンリード型半導体装置の一部を切り欠いた平面図である。本実施形態5は実施形態4の半導体装置1において、スリット60の両端部分にスリット60からタブ4の外周に向かうスリット61を設けてある。このスリット61はタブ4を貫通する構造となる。従って、このスリット61の先端はタブ4の縁に到達するとワイヤ接続領域が支持されなくなるため、スリット61の先端はタブ4の縁に到達しない構造となる。
Example 5
FIG. 25 is a plan view in which a part of a non-leaded semiconductor device according to Example 5 (Embodiment 5) of the present invention is cut away. In the fifth embodiment, in the
この構造では、タブ4の各辺に沿うワイヤ接続領域が、タブ4とレジン(パッケージ2)の熱膨張係数差に起因する熱歪みがスリット61で分断されるような構成になり、ワイヤ接続領域に接続されるワイヤ25がスリット61間のレジンとともに移動可能となり、ワイヤ25がワイヤ接続領域から剥離し難くなる。このスリット61はスリット60の延在方向における熱歪みを緩和し、スリット60による効果よりも効果は低くなるが、スリット60のスリット60に直交する方向の熱歪み緩和効果と似たような効果を有することになる。
In this structure, the wire connection region along each side of the
図26は本実施形態5の変形例であるノンリード型半導体装置を示す一部を切り欠いた平面図である。この変形例では、タブ4の各辺に沿って複数(2本)のスリット60を一列に配置するとともに、これら各スリット60の両端に前記スリット61を配置した例である。この変形例によれば、スリット61が複数配置されるため、前述の熱歪みを緩和効果はさらに高くなるものである。
FIG. 26 is a plan view with a part cut away showing a non-leaded semiconductor device which is a modification of the fifth embodiment. In this modification, a plurality (two) of
本実施形態5では、スリット60とスリット60から延在するスリット61によって一部の前記ワイヤ接続領域が囲まれる構成となる。従って、このような構成では、真っ直ぐ延在するスリット60の両端の外側のタブ4表面を半導体チップ3をタブ4に固定するための接着剤5(ペースト材)が迂回してワイヤ接続領域に流れ込むのを防止する役割も期待できる。この結果、ワイヤ接続領域に接続するワイヤ25のボンディング性が良好となり、半導体装置1の信頼性も高くなる。
In the fifth embodiment, a part of the wire connection region is surrounded by the
なお、前述の熱歪み緩和効果を得るため、タブ4の外周縁から内側に向けてスリットを1乃至複数設けてもよい。
In addition, in order to obtain the above-described thermal strain relaxation effect, one or more slits may be provided from the outer peripheral edge of the
〔実施例6〕
図27は本発明の実施例6(実施形態6)であるノンリード型半導体装置におけるタブの一部を示す斜視図である。本実施形態6ではタブ4の各辺に沿って設けられる半導体素子固定領域とワイヤ接続領域と間のスリット60の両端に前記スリット61に変わって底のある溝70を設ける例である。即ち、スリット60タブ4の外周に向かって溝70が1本乃至複数本設けた例である。
Example 6
FIG. 27 is a perspective view showing a part of a tab in a non-leaded semiconductor device that is Embodiment 6 (Embodiment 6) of the present invention. The sixth embodiment is an example in which a
この例では溝70は底が存在することから、スリットとは異なり、タブ4の縁にまで到達してもワイヤ接続領域の支持ができることから特に問題はない。
In this example, since the
本実施形態6でもタブ4を貫通するスリットの場合よりも効果は低いが、微視的にみれば、溝70の存在によってタブ4の表層部分は、溝70の存在によってタブ4の各辺に沿うワイヤ接続領域が、タブ4とレジン(パッケージ2)の熱膨張係数差に起因する熱歪みが分断されるような構成になり、ワイヤ接続領域に接続されるワイヤ25が溝70間のレジンとともに移動可能となり、ワイヤ25がワイヤ接続領域から剥離し難くなる。
Even in the sixth embodiment, the effect is lower than in the case of the slit penetrating the
本実施形態6では、スリット60とスリット60から延在する溝70によって一部の前記ワイヤ接続領域が囲まれる構成となる。従って、このような構成では、真っ直ぐ延在するスリット60の両端の外側のタブ4表面を半導体チップ3をタブ4に固定するための接着剤5(ペースト材)が迂回してワイヤ接続領域に流れ込むのを防止する役割も期待できる。この結果、ワイヤ接続領域に接続するワイヤ25のボンディング性が良好となり、半導体装置1の信頼性も高くなる。また、前述のように前記スリット60から延在する溝70をタブ4の縁にまで到達させても図27に示すような構造と同様の効果を得ることができる。
In the sixth embodiment, a part of the wire connection region is surrounded by the
なお、前述の熱歪み緩和効果を得るため、タブ4の外周縁から内側に向けて溝を1乃至複数設けてもよい。
In order to obtain the above-described thermal strain relaxation effect, one or more grooves may be provided from the outer peripheral edge of the
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 Although the invention made by the present inventor has been specifically described based on the embodiment, the present invention is not limited to the embodiment described above, and various modifications can be made without departing from the scope of the invention. Nor.
前記実施例では、QFN型の半導体装置の製造に本発明を適用した例について説明したが、例えば、SON型半導体装置の製造に対しても本発明を同様に適用でき、同様の効果を有することができる。さらに、本発明はノンリード型半導体装置に限定されることなく、他の構造の半導体装置にも同様に適用でき、同様の効果を有することができる。 In the above embodiment, the example in which the present invention is applied to the manufacture of a QFN type semiconductor device has been described. However, for example, the present invention can be similarly applied to the manufacture of a SON type semiconductor device and has the same effect. Can do. Furthermore, the present invention is not limited to a non-lead type semiconductor device, but can be similarly applied to a semiconductor device having another structure and can have the same effect.
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。本発明は、ここに記載する全ての効果を達成する構成に限定する物ではなく、ここに記載する効果の一部を達成する構成も本発明の構成として含む物である。 The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows. The present invention is not limited to a configuration that achieves all the effects described herein, and includes a configuration that achieves part of the effects described herein as a configuration of the present invention.
(1)ワイヤの接続の信頼性が高い半導体装置及びノンリード型半導体装置を提供することができる。 (1) It is possible to provide a semiconductor device and a non-lead type semiconductor device with high wire connection reliability.
(2)ダウンボンド接合部の信頼性が高い半導体装置及びノンリード型半導体装置を提供することができる。 (2) It is possible to provide a semiconductor device and a non-lead type semiconductor device with high reliability of the down bond junction.
(3)ダウンボンド接合部の信頼性が高い半導体装置及びノンリード型半導体装置を提供することができる。 (3) It is possible to provide a semiconductor device and a non-lead type semiconductor device with high reliability of the down bond junction.
(4)半導体素子を搭載するタブと、パッケージを構成するレジンとの密着性が高い半導体装置及びノンリード型半導体装置を提供することができる。 (4) It is possible to provide a semiconductor device and a non-lead type semiconductor device having high adhesion between a tab on which a semiconductor element is mounted and a resin constituting the package.
(5)タブ表面とパッケージを構成するレジンとの剥離を防止できる半導体装置及びノンリード型半導体装置を提供することができる。 (5) It is possible to provide a semiconductor device and a non-lead type semiconductor device capable of preventing peeling between the tab surface and the resin constituting the package.
(6)タブの中央部分をパッケージから露出させ周囲をパッケージ内に位置させる半導体装置構造とすることによって、この半導体装置を実装する実装基板における配線設計の自由度が向上する。 (6) By adopting a semiconductor device structure in which the central portion of the tab is exposed from the package and the periphery is positioned in the package, the degree of freedom in wiring design on the mounting substrate on which the semiconductor device is mounted is improved.
1…半導体装置、2…封止体(パッケージ)、2a…立ち上がり縁、3…半導体素子(
半導体チップ:チップ)、4…タブ、5…接着剤、6…タブ吊りリード、7…リード、9
…レジンバリ、10…斜面、11…傾斜面、12…裏面(下面)、13…上面、14…実
装面、20…溝、21…タブ表面、22…タブ裏面、23…突出部分、25…ワイヤ、2
6…メッキ膜、27…溝、30…実装基板、31,31a…ランド、32…接合材、33
…配線、34…スルーホール、40…リードフレーム、41…単位リードフレームパター
ン、43,44…エジェクターピン孔、45…枠部、46…半田メッキ膜、50…窪み、
60,61…スリット、70…溝。
DESCRIPTION OF
(Semiconductor chip: chip), 4 ... tab, 5 ... adhesive, 6 ... tab hanging lead, 7 ... lead, 9
... resin burr, 10 ... slope, 11 ... inclined surface, 12 ... back surface (lower surface), 13 ... top surface, 14 ... mounting surface, 20 ... groove, 21 ... tab surface, 22 ... tab back surface, 23 ... projecting portion, 25 ...
6 ... plating film, 27 ... groove, 30 ... mounting substrate, 31, 31a ... land, 32 ... bonding material, 33
... wiring, 34 ... through hole, 40 ... lead frame, 41 ... unit lead frame pattern, 43, 44 ... ejector pin hole, 45 ... frame part, 46 ... solder plating film, 50 ... depression,
60, 61 ... slit, 70 ... groove.
Claims (6)
(a)タブの第1面に半導体チップを搭載する工程;
(b)前記(a)工程の後、前記第1面とは反対側の前記タブの第2面が露出するように、前記半導体チップを樹脂で封止し、封止体を形成する工程;
(c)前記(b)工程の後、導電性の接合材を介して前記タブと実装基板の第1ランドを電気的に接続する工程、
ここで、
前記(b)工程では、前記封止体から露出する前記タブの前記第2面の寸法が、前記実装基板の前記第1ランドの寸法よりも小さくなるように、前記半導体チップを前記樹脂で封止する。 An electronic device manufacturing method including the following steps:
(A) mounting a semiconductor chip on the first surface of the tab;
(B) After the step (a), the step of sealing the semiconductor chip with a resin so that the second surface of the tab opposite to the first surface is exposed to form a sealing body;
(C) After the step (b), a step of electrically connecting the tab and the first land of the mounting substrate through a conductive bonding material;
here,
In the step (b), the semiconductor chip is sealed with the resin so that the dimension of the second surface of the tab exposed from the sealing body is smaller than the dimension of the first land of the mounting substrate. Stop.
前記タブの前記第2面の寸法は、前記タブの前記第1面の寸法よりも小さい。 In the manufacturing method of the electronic device according to claim 1,
The dimension of the second surface of the tab is smaller than the dimension of the first surface of the tab.
(a)タブの第1面に半導体チップを搭載する工程;
(b)前記(a)工程の後、ワイヤを介して前記半導体チップとリードを電気的に接続する工程;
(c)前記(b)工程の後、前記第1面とは反対側の前記タブの第2面および前記リードの一部が露出するように、前記半導体チップおよび前記ワイヤを樹脂で封止し、封止体を形成する工程;
(d)前記(c)工程の後、導電性の第1接合材を介して前記タブと実装基板の第1ランドを、導電性の第2接合材を介して前記リードと前記実装基板の第2ランドを、それぞれ電気的に接続する工程、
ここで、
前記(c)工程では、前記封止体から露出する前記タブの前記第2面の寸法が、前記第1ランドと前記第2ランドが互いにショートを起こさないための寸法となるように、前記半導体チップおよび前記ワイヤを前記樹脂で封止する。 An electronic device manufacturing method including the following steps:
(A) mounting a semiconductor chip on the first surface of the tab;
(B) a step of electrically connecting the semiconductor chip and the lead through a wire after the step (a);
(C) After the step (b), the semiconductor chip and the wire are sealed with resin so that the second surface of the tab opposite to the first surface and a part of the lead are exposed. A step of forming a sealing body;
(D) After the step (c), the tab and the first land of the mounting board are connected via the conductive first bonding material, and the lead and the mounting board are connected via the second conductive bonding material. Electrically connecting the two lands,
here,
In the step (c), the size of the second surface of the tab exposed from the sealing body is such that the first land and the second land do not cause a short circuit with each other. The chip and the wire are sealed with the resin.
前記封止体から露出する前記タブの前記第2面の寸法は、前記実装基板の前記第1ランドの寸法よりも小さい。 In the manufacturing method of the electronic device according to claim 3,
The dimension of the second surface of the tab exposed from the sealing body is smaller than the dimension of the first land of the mounting board.
前記タブの前記第2面の寸法は、前記タブの前記第1面の寸法よりも小さい。 In the manufacturing method of the electronic device of any one of Claim 3 or 4,
The dimension of the second surface of the tab is smaller than the dimension of the first surface of the tab.
前記実装基板の配線およびスルーホールは、平面視において、前記第1ランドと前記第2ランドの間の領域に配置されている。 In the manufacturing method of the electronic device according to any one of claims 3 to 5,
The wiring and the through hole of the mounting substrate are arranged in a region between the first land and the second land in a plan view.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015201743A JP2016040834A (en) | 2000-12-28 | 2015-10-13 | Electronic device manufacturing method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000401933 | 2000-12-28 | ||
JP2000401933 | 2000-12-28 | ||
JP2015201743A JP2016040834A (en) | 2000-12-28 | 2015-10-13 | Electronic device manufacturing method |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014108023A Division JP2014179648A (en) | 2000-12-28 | 2014-05-26 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016040834A true JP2016040834A (en) | 2016-03-24 |
Family
ID=41185323
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009151837A Expired - Lifetime JP5183583B2 (en) | 2000-12-28 | 2009-06-26 | Semiconductor device |
JP2012127848A Pending JP2012212897A (en) | 2000-12-28 | 2012-06-05 | Semiconductor device |
JP2013110877A Expired - Lifetime JP5688576B2 (en) | 2000-12-28 | 2013-05-27 | Semiconductor device |
JP2014108023A Pending JP2014179648A (en) | 2000-12-28 | 2014-05-26 | Semiconductor device |
JP2015201743A Pending JP2016040834A (en) | 2000-12-28 | 2015-10-13 | Electronic device manufacturing method |
Family Applications Before (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009151837A Expired - Lifetime JP5183583B2 (en) | 2000-12-28 | 2009-06-26 | Semiconductor device |
JP2012127848A Pending JP2012212897A (en) | 2000-12-28 | 2012-06-05 | Semiconductor device |
JP2013110877A Expired - Lifetime JP5688576B2 (en) | 2000-12-28 | 2013-05-27 | Semiconductor device |
JP2014108023A Pending JP2014179648A (en) | 2000-12-28 | 2014-05-26 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (5) | JP5183583B2 (en) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5573176B2 (en) * | 2010-01-14 | 2014-08-20 | 大日本印刷株式会社 | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof |
JP2013197145A (en) * | 2012-03-16 | 2013-09-30 | Renesas Electronics Corp | Semiconductor device |
CN103430305B (en) | 2012-03-28 | 2017-07-21 | 松下知识产权经营株式会社 | Resin-encapsulated |
JP6228490B2 (en) | 2014-03-04 | 2017-11-08 | ローム株式会社 | Semiconductor device and manufacturing method of semiconductor device |
DE102014104819A1 (en) * | 2014-03-26 | 2015-10-01 | Heraeus Deutschland GmbH & Co. KG | Carrier and / or clip for semiconductor elements, semiconductor device and method of manufacture |
WO2015159526A1 (en) * | 2014-04-17 | 2015-10-22 | パナソニックIpマネジメント株式会社 | Semiconductor device |
WO2016080521A1 (en) * | 2014-11-20 | 2016-05-26 | 日本精工株式会社 | Heat dissipation substrate for mounting electric component |
US9728510B2 (en) * | 2015-04-10 | 2017-08-08 | Analog Devices, Inc. | Cavity package with composite substrate |
JP6678506B2 (en) * | 2016-04-28 | 2020-04-08 | 株式会社アムコー・テクノロジー・ジャパン | Semiconductor package and method of manufacturing semiconductor package |
JP2018029201A (en) * | 2017-10-13 | 2018-02-22 | ローム株式会社 | Semiconductor device |
CN111279471B (en) * | 2017-11-10 | 2023-09-15 | 新电元工业株式会社 | electronic module |
KR102343920B1 (en) * | 2019-06-04 | 2021-12-29 | 제엠제코(주) | Semiconductor package |
US11270969B2 (en) | 2019-06-04 | 2022-03-08 | Jmj Korea Co., Ltd. | Semiconductor package |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0430494A (en) * | 1990-05-25 | 1992-02-03 | Toyo Ink Mfg Co Ltd | Printed wiring board and manufacture thereof |
JPH05152733A (en) * | 1991-11-30 | 1993-06-18 | Suzuki Motor Corp | Printed wiring board for surface mount |
JPH10229273A (en) * | 1997-02-14 | 1998-08-25 | Sony Corp | Printed wiring board and method of soldering components thereto |
JPH11251494A (en) * | 1998-03-02 | 1999-09-17 | Mitsui High Tec Inc | Semiconductor device |
JPH11260985A (en) * | 1998-03-12 | 1999-09-24 | Matsushita Electron Corp | Lead frame, resin-sealed semiconductor device and its manufacture |
JPH11340409A (en) * | 1998-05-27 | 1999-12-10 | Matsushita Electron Corp | Lead frame and its manufacture and resin encapsulated semiconductor device and its manufacture |
JP2000003981A (en) * | 1998-06-12 | 2000-01-07 | Hitachi Ltd | Semiconductor device and its manufacture |
JP2000294719A (en) * | 1999-04-09 | 2000-10-20 | Hitachi Ltd | Lead frame, semiconductor device using the same, and manufacture thereof |
JP2000340732A (en) * | 1999-05-27 | 2000-12-08 | Sony Corp | Lead frame for semiconductor device and semiconductor device using the same |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02292850A (en) * | 1989-05-06 | 1990-12-04 | Matsushita Electron Corp | Lead frame |
JP2784235B2 (en) * | 1989-10-16 | 1998-08-06 | 新光電気工業株式会社 | Lead frame and semiconductor device |
JPH0369248U (en) * | 1989-11-10 | 1991-07-09 | ||
JP3154579B2 (en) * | 1993-02-23 | 2001-04-09 | 三菱電機株式会社 | Lead frame for mounting semiconductor elements |
JPH06302754A (en) * | 1993-04-16 | 1994-10-28 | Mitsui High Tec Inc | Lead frame and manufacture thereof |
JPH10247701A (en) * | 1997-03-05 | 1998-09-14 | Hitachi Ltd | Semiconductor device and lead frame for manufacturing the same |
JPH10335566A (en) * | 1997-04-02 | 1998-12-18 | Dainippon Printing Co Ltd | Resin-sealed semiconductor device and circuit member used therein, and manufacture of resin-sealed semiconductor device |
JP2000058735A (en) * | 1998-08-07 | 2000-02-25 | Hitachi Ltd | Lead frame, semiconductor device, and manufacture thereof |
KR100298692B1 (en) * | 1998-09-15 | 2001-10-27 | 마이클 디. 오브라이언 | Lead frame structure for semiconductor package manufacturing |
JP3062691B1 (en) * | 1999-02-26 | 2000-07-12 | 株式会社三井ハイテック | Semiconductor device |
JP3072291B1 (en) * | 1999-04-23 | 2000-07-31 | 松下電子工業株式会社 | Lead frame, resin-encapsulated semiconductor device using the same and method of manufacturing the same |
JP2001077278A (en) * | 1999-10-15 | 2001-03-23 | Amkor Technology Korea Inc | Semiconductor package, lead frame thereof, manufacture of semiconductor package and mold thereof |
JP3895570B2 (en) * | 2000-12-28 | 2007-03-22 | 株式会社ルネサステクノロジ | Semiconductor device |
US6661083B2 (en) * | 2001-02-27 | 2003-12-09 | Chippac, Inc | Plastic semiconductor package |
-
2009
- 2009-06-26 JP JP2009151837A patent/JP5183583B2/en not_active Expired - Lifetime
-
2012
- 2012-06-05 JP JP2012127848A patent/JP2012212897A/en active Pending
-
2013
- 2013-05-27 JP JP2013110877A patent/JP5688576B2/en not_active Expired - Lifetime
-
2014
- 2014-05-26 JP JP2014108023A patent/JP2014179648A/en active Pending
-
2015
- 2015-10-13 JP JP2015201743A patent/JP2016040834A/en active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0430494A (en) * | 1990-05-25 | 1992-02-03 | Toyo Ink Mfg Co Ltd | Printed wiring board and manufacture thereof |
JPH05152733A (en) * | 1991-11-30 | 1993-06-18 | Suzuki Motor Corp | Printed wiring board for surface mount |
JPH10229273A (en) * | 1997-02-14 | 1998-08-25 | Sony Corp | Printed wiring board and method of soldering components thereto |
JPH11251494A (en) * | 1998-03-02 | 1999-09-17 | Mitsui High Tec Inc | Semiconductor device |
JPH11260985A (en) * | 1998-03-12 | 1999-09-24 | Matsushita Electron Corp | Lead frame, resin-sealed semiconductor device and its manufacture |
JPH11340409A (en) * | 1998-05-27 | 1999-12-10 | Matsushita Electron Corp | Lead frame and its manufacture and resin encapsulated semiconductor device and its manufacture |
JP2000003981A (en) * | 1998-06-12 | 2000-01-07 | Hitachi Ltd | Semiconductor device and its manufacture |
JP2000294719A (en) * | 1999-04-09 | 2000-10-20 | Hitachi Ltd | Lead frame, semiconductor device using the same, and manufacture thereof |
JP2000340732A (en) * | 1999-05-27 | 2000-12-08 | Sony Corp | Lead frame for semiconductor device and semiconductor device using the same |
Also Published As
Publication number | Publication date |
---|---|
JP2013219373A (en) | 2013-10-24 |
JP2012212897A (en) | 2012-11-01 |
JP5688576B2 (en) | 2015-03-25 |
JP2009212542A (en) | 2009-09-17 |
JP2014179648A (en) | 2014-09-25 |
JP5183583B2 (en) | 2013-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3895570B2 (en) | Semiconductor device | |
JP5688576B2 (en) | Semiconductor device | |
US6410363B1 (en) | Semiconductor device and method of manufacturing same | |
JP4417150B2 (en) | Semiconductor device | |
JP2004214233A (en) | Semiconductor device and manufacturing method therefor | |
JP2006253732A (en) | Semiconductor device | |
JP2003158234A (en) | Semiconductor device and its manufacturing method | |
JP4987041B2 (en) | Manufacturing method of semiconductor device | |
JP2006073570A (en) | Semiconductor device and its manufacturing method | |
JPH11260989A (en) | Resin-sealed semiconductor device and its manufacture | |
JP4066050B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
JP2001077285A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
JP2002164496A (en) | Semiconductor device and method for manufacturing the same | |
JP2006216993A (en) | Resin sealed semiconductor device | |
JP4840305B2 (en) | Manufacturing method of semiconductor device | |
JP2006216979A (en) | Manufacturing method for semiconductor device | |
JPH0411755A (en) | Semiconductor device and manufacturing of the same and a molding apparatus used for manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160707 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170511 |