JP2016027779A - 交流−直流変換装置 - Google Patents

Abstract

【課題】直流電圧を昇圧するスイッチング部の半導体デバイスへの印加電圧を低減し、交流−直流変換装置の高効率化、小型化及び低コスト化を図る。【解決手段】交流電圧を整流する整流回路ＤＢと、整流回路ＤＢの出力電圧がリアクトル６を介して入力され、半導体スイッチング素子のオン，オフ動作により整流回路ＤＢの出力電圧を昇圧してダイオードを介してコンデンサに供給し、その両端電圧を直流出力電圧として出力するスイッチング部と、を備えた交流−直流変換装置において、複数のスイッチング部１１ａ〜１１ｃを直列に接続し、各スイッチング部１１ａ〜１１ｃの出力端子間に負荷１０ａ〜１０ｃを個別に接続する。これにより、各スイッチング部１１ａ〜１１ｃを構成するスイッチング素子７ａ〜７ｃやダイオード８ａ〜８ｃへの印加電圧を低減する。【選択図】図１

Description

本発明は、交流−直流変換装置において、装置の高効率化、小型化、低コスト化を図るための技術に関する。

図１０は、従来の交流−直流変換装置の回路図であり、ＰＦＣ（Power Factor Correction：力率改善）回路として良く知られているものである。
図１０において、１は交流電源、２〜５は整流回路（ダイオードブリッジ）ＤＢを構成するダイオード、６はリアクトル、７は半導体スイッチング素子、８はダイオード、９はコンデンサ、１０は負荷である。リアクトル６，スイッチング素子７，ダイオード８及びコンデンサ９からなる部分は、直流電圧を昇圧して出力する、いわゆる昇圧チョッパとしても知られている。ここで、スイッチング素子７には、図示されているＭＯＳＦＥＴ(Metal Oxide Silicon Field Effect Transistor：電界効果トランジスタ)のほか、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）やＢＪＴ（Bipolar Junction Transistor：バイポーラジャンクショントランジスタ）を用いることもできる。

なお、図１０において、Ｖ_ｉｎは交流入力電圧、Ｉ_ｉｎは交流入力電流、Ｉ_Ｌはリアクトル６を流れる電流、Ｖ_ｒ１は整流回路ＤＢの出力電圧、Ｖ_ｒ２はスイッチング素子７のドレイン−ソース間電圧、Ｅは直流出力電圧（コンデンサ９の両端電圧）である。

図１０に示す回路の機能は、以下の通りである。
（１）交流入力電圧Ｖ_ｉｎを所望の大きさの直流出力電圧Ｅに変換し、かつ、この直流出力電圧Ｅを、交流入力電圧Ｖ_ｉｎや負荷電流の変動に関わらず一定に保つ。
（２）交流入力電流Ｉ_ｉｎを、ほぼ力率１の正弦波とする。

上記の機能（１），（２）を実現するための動作を、図１０〜図１２を参照しつつ説明する。なお、以下では、ダイオード２〜５，８、及びスイッチング素子７における順方向電圧降下を無視するものとする。

いま、交流入力電圧Ｖ_ｉｎが図１２に示すような正弦波状の波形であるとすると、ダイオードブリッジＤＢから出力される電圧Ｖ_ｒ１は全波整流波形となる。
交流入力電圧Ｖ_ｉｎが正極性の場合、図１０のスイッチング素子７をオンすると電圧Ｖ_ｒ２が０［Ｖ］となり、交流電源１→ダイオード２→リアクトル６→スイッチング素子７→ダイオード５→交流電源１の経路で電流Ｉ_ｉｎが流れる。これにより、電圧Ｖ_ｉｎがリアクトル６の両端に加わり、電流Ｉ_Ｌは増加する。また、スイッチング素子７をオフすると、交流電源１→ダイオード２→リアクトル６→ダイオード８→コンデンサ９→ダイオード５→交流電源１の経路で電流Ｉ_ｉｎが流れる。この時、電圧Ｖ_ｒ２はコンデンサ９の両端電圧Ｅにほぼ等しくなり、リアクトル６には、電圧Ｅと交流入力電圧Ｖ_ｉｎとの差電圧が印加される。なお、回路の動作により、電圧Ｅは交流入力電圧Ｖ_ｉｎのピーク値より高く保たれているので、Ｉ_Ｌは減少する。

従って、スイッチング素子７のオン，オフの時間比率を制御することにより、電流Ｉ_Ｌの波形と大きさを任意に制御することができる。電流Ｉ_Ｌを電圧Ｖ_ｒ１と相似の正弦波整流波形（ここでは、リプル分は無視する）とすれば、交流入力電流Ｉ_ｉｎは正弦波状の波形となる。また、負荷電力に応じて電流Ｉ_Ｌの振幅を制御することで、直流出力電圧Ｅを所望の一定値に保つことができる。

図１１は、スイッチング素子７のオン，オフの時間比率を制御するための制御回路のブロック図である。図１１において、１０２〜１０５は加算器、１０６は絶対値演算器、１０７は電圧調節器（ＡＶＲ）、１０８は乗算器、１０９は電流調節器（ＡＣＲ）、１１１は比較器、１１２は論理反転器、１１３は三角波を発生するキャリア発生器である。

この制御回路の動作は、以下のとおりである。
周知の電圧検出手段により図１０における直流出力電圧Ｅを検出し、指令値Ｅ^＊と電圧Ｅとの偏差を加算器１０２により求めて電圧調節器１０７に入力する。電圧調節器１０７は、指令値Ｅ^＊に対して電圧Ｅが不足する時は電流Ｉ_Ｌの振幅指令を増加させ、指令値Ｅ^＊に対して電圧Ｅが過剰である時は電流Ｉ_Ｌの振幅指令を減少させるように動作する。この電圧調節器１０７には、例えばＰＩ（比例・積分）調節器が用いられる。

一方、周知の電圧検出手段により交流入力電圧Ｖ_ｉｎを検出し、その絶対値を絶対値演算器１０６により求める。絶対値演算器１０６の出力は、ダイオード２〜５の順方向電圧降下を無視すれば、電圧Ｖ_ｒ１とほぼ相似の波形となる。絶対値演算器１０６の出力と電流Ｉ_Ｌの振幅指令とを乗算器１０８にて乗算することにより、電流Ｉ_Ｌの瞬時値指令を得る。

更に、周知の電流検出手段により電流Ｉ_Ｌを検出し、上述した瞬時値指令と電流Ｉ_Ｌとの偏差を加算器１０３により演算して電流調節器１０９に入力する。電流調節器１０９は、瞬時値指令に対して電流Ｉ_Ｌが不足する時は出力を増加させ、瞬時値指令に対してＩ_Ｌが過剰である時は出力を減少させるように動作する。この電流調節器１０９には、例えばＰ（比例）調節器が用いられる。

次に、交流入力電圧Ｖ_ｉｎの絶対値と電流調節器１０９の出力とを加算器１０４にて加算することにより、電圧Ｖ_ｒ２の瞬時値指令を求める。ここでは、電流調節器１０９の出力の符号を反転して電圧Ｖ_ｉｎの絶対値に加算している。このため、電圧Ｖ_ｒ２の瞬時値指令は、電流Ｉ_Ｌが不足して電流調節器１０９の出力が大きい時に減少することとなり、Ｖ_ｒ１とＶ_ｒ２との差電圧が拡大してより大きい電流がスイッチング素子７側に流入するようになる。

更に、電圧Ｖ_ｒ２の瞬時値指令を信号波とし、この信号波をキャリア発生器１１３から出力される三角波キャリアと加算器１０５及び比較器１１１にて比較することにより、ＰＷＭ（パルス幅変調：Pulse Width Modulation）制御を行う。そして、比較器１１１の出力を論理反転器１１２に入力してスイッチング素子７のゲート信号を生成する。

すなわち、図１２に示すように、信号波（Ｖ_ｒ２の瞬時値指令）＞キャリアの時にスイッチング素子７をオフしてＶ_ｒ２（ＰＷＭパルス）＝Ｅとし、信号波＜キャリアの時にスイッチング素子７をオンしてＶ_ｒ２＝０［Ｖ］とする。これにより、図１０の電圧Ｖ_ｒ２は図１２に示すようなパルス列となり、そのスイッチング周波数成分を除いたＶ_ｒ２の低周波成分は、電圧Ｖ_ｒ１と相似し、かつ、Ｖ_ｒ１とは僅かに位相が異なる波形となる。この位相差による差電圧が図１０のリアクトル６に印加されることで電流Ｉ_Ｌが流れ、この電流Ｉ_Ｌは結果的に電圧Ｖ_ｒ１と相似波形となる。

図１０において、交流入力電圧Ｖ_ｉｎが正極性の時は、ダイオード２，５が導通して交流入力電流Ｉ_ｉｎとＩ_Ｌとは同極性、電圧Ｖ_ｉｎが負極性の時は、ダイオード３，４が導通して電流Ｉ_ｉｎとＩ_Ｌとは逆極性になる。その結果として、交流入力電流Ｉ_ｉｎは交流入力電圧Ｖ_ｉｎとほぼ同位相の力率１の正弦波となる。
また、上述した制御により、直流出力電圧Ｅが不足する場合には電流Ｉ_ｉｎの振幅が大きくなるので、より大きい電力が交流電源１から回路に流入して電圧Ｅの値が上昇する。このため、電圧Ｅは所望の一定値に保たれることになる。

なお、図１２では、見易さを考慮して、キャリア周波数すなわちスイッチング周波数を交流入力電圧Ｖ_ｉｎの周波数の数倍程度で表現している。しかし、実際の装置では、リアクトル６を小型化してもリプル電流が十分小さくなるように、キャリア周波数を交流入力電圧Ｖ_ｉｎの周波数の１００倍以上（例えば、Ｖ_ｉｎの周波数が５０［Ｈｚ］である場合にはキャリア周波数を５［ｋＨｚ］以上）とすることが一般的である。

さて、図１０に示した回路において、ダイオード２〜５，８及びスイッチング素子７等の半導体デバイスの耐圧は、少なくとも電圧Ｅより大きく、また、電圧Ｅは交流入力電圧Ｖ_ｉｎのピーク値より大きい必要がある。上記半導体デバイスとしては、例えば、交流入力電圧Ｖ_ｉｎが２００［Ｖ］（実効値、以下同じ）以下の回路では、Ｖ_ｉｎのピーク値より大きい電圧Ｅより大きく、かつ６００［Ｖ］以下の耐圧の半導体デバイス、交流入力電圧Ｖ_ｉｎが４００［Ｖ］以下の回路では、Ｖ_ｉｎのピーク値より大きい電圧Ｅより大きく、かつ１２００［Ｖ］以下の耐圧の半導体デバイスが通常、使用される。
このため、交流入力電圧Ｖ_ｉｎが４００［Ｖ］を超える場合には、１２００［Ｖ］を超える耐圧の半導体デバイスが必要になる。

しかし、特に高周波動作するスイッチング素子７やダイオード８において、耐圧が１２００［Ｖ］を超える半導体デバイスはスイッチング損失が大きいため、装置効率の低下を招く。また、このように高耐圧の半導体デバイスは市販されている種類も少ないので、電流定格や外形、価格等に応じて、設計上適切な半導体デバイスを選定することが困難である。
この場合の対応策として、複数の半導体デバイスを直列に接続することにより所望の耐圧を得る技術が存在する。しかし、各デバイスのスイッチングのタイミングが正確に合っていないと一部の半導体デバイスに過電圧が印加される危険があるため、上記の対応策を高周波でスイッチングする装置に適用することは難しい。

上述したような半導体デバイスの耐圧増加を回避する従来技術として、図１３に示す回路が知られている。
図１３において、２０，２１は半導体スイッチング素子、２２，２３はダイオード、２４，２５はコンデンサであり、その他の部分については図１０と同一の参照符号を付してある。

スイッチング素子２０，２１、ダイオード２２，２３、コンデンサ２４，２５からなる部分は、特許文献１の図１に示されている周知の構成であり、３レベルチョッパと呼ばれている。
図１３における直流出力電圧Ｅは、コンデンサ２４，２５によって１／２ずつの電圧Ｅ_ｐ，Ｅ_ｎに分割されている。電圧Ｖ_ｒ２は、スイッチング素子２０，２１が共にオンの時は０［Ｖ］となり、スイッチング素子２０，２１の何れか一方がオフの時には、Ｅ_ｐまたはＥ_ｎ、すなわちＥ／２となり、スイッチング素子２０，２１が共にオフの時は（Ｅ_ｐ＋Ｅ_ｎ）、すなわちＥとなる。
このように、電圧Ｖ_ｒ２を、０［Ｖ］，Ｅ／２，Ｅの３つのレベルから選定できるのが、「３レベル」と呼ばれる所以である。

図１３の回路によれば、スイッチング素子２０とダイオード２２との直列回路、スイッチング素子２１とダイオード２３との直列回路にそれぞれ印加される電圧がＥ／２になるので、同じ電圧Ｖ_ｉｎ，Ｅに対しては、半導体デバイスの耐圧を１／２にすることができる。言い換えれば、半導体デバイスの耐圧が同じ場合には、電圧Ｖ_ｉｎ，Ｅを２倍に設定することができるため、例えば、耐圧が１２００［Ｖ］の半導体デバイスを用いて、交流入力電圧Ｖ_ｉｎが８００［Ｖ］クラスの回路を構成することが可能になる。

特開平１０−１５５２８２号公報（段落［００２８］，［００３６］、図１等）

しかしながら、図１３の回路において、交流入力電圧Ｖ_ｉｎが１０００［Ｖ］を上回る場合には、依然として、スイッチング素子２０，２１、ダイオード２２，２３等の半導体デバイスの耐圧が不足する。技術的には、図１３よりも更に電圧レベル数を上げた５レベル，７レベル等のマルチレベル回路も存在するが、電圧レベル数を多くするほど制御が複雑になるという欠点があり、実用例は限られている。

そこで、本発明の目的は、低耐圧の高周波半導体デバイスを用いて高電圧の入力を可能にし、損失を低減すると共に、適切なデバイスの選定により装置全体の小型化、低コスト化を可能にした交流−直流変換装置を提供することにある。
また、本発明の他の目的は、簡単な構成によりマルチレベル回路と同等の機能を実現し、かつ、直流回路に設けられるリアクトルの小型化を図った交流−直流変換装置を提供することにある。

上記課題を解決するため、本発明は、交流電圧を整流する整流回路と、整流回路の出力側に接続された昇圧チョッパとしての複数のスイッチング部の直列接続回路と、によって構成される。ここで、それぞれのスイッチング部は、半導体スイッチング素子のオン，オフ動作により整流回路の出力電圧を昇圧してダイオードを介してコンデンサに供給する。そして、各コンデンサの両端電圧を直流出力電圧として、個別の負荷に供給する。
本発明においては、交流−直流変換装置の負荷を電位的に独立した複数の負荷に分割できる条件においては、既存の低耐圧のデバイスを用いたスイッチング部を複数、直列に接続して用いることができる。

また、スイッチング部の負荷としては、入出力間を絶縁しながら電力変換を行う直流−直流変換回路を適用することができる。
特に、このような構成は、交流−直流変換回路を構成するスイッチング部の後段に絶縁型の直流−直流変換回路を接続し、全体として絶縁型の交流−直流変換装置を構成する場合に有益である。すなわち、直流−直流変換回路の入出力間が電位的に独立していることを利用すれば、この直流−直流変換回路を複数台に分割し、個々の直流−直流変換回路を、直列に接続された複数のスイッチング部の出力側にそれぞれ接続すれば良い。この場合、直流−直流変換回路は出力側が絶縁されており、また、個々の直流−直流変換回路は、単体では他の直流−直流変換回路との間で入力側も絶縁されているので、個々の直流−直流変換回路の入力側電位を任意に設定することができる。
なお、直流−直流変換回路の出力側は、互いに直列または並列に接続することも可能である。

更に、本発明では、各スイッチング部の半導体スイッチング素子をパルス幅変調（ＰＷＭ）制御して直流出力電圧を制御し、かつ、整流回路への交流入力電流の波形を正弦波状に制御する制御装置を備えることが望ましい。

また、制御装置による制御動作としては、複数のスイッチング部の相互間で、各スイッチング部のスイッチングタイミングに時間差を持たせると良い。その具体的な方法としては、例えば、各スイッチング部をＰＷＭ制御するためのキャリアの相互間に位相差を持たせれば良い。

更に、複数のスイッチング部の直流出力電圧のアンバランスを抑制して均等化させるために、以下のような方法が有効である。
すなわち、制御装置内に、各スイッチング部のスイッチング素子に対するＰＷＭパルスのパルス幅を調整するパルス幅補正部を設ける。このパルス幅補正部は、一つのスイッチング部の直流出力電圧が他のスイッチング部の直流出力電圧よりも低い時は、一つのスイッチング部内のダイオードの導通期間を他のスイッチング部よりも長くするようにパルス幅を補正する。逆に、一つのスイッチング部の直流出力電圧が他のスイッチング部の直流出力電圧よりも高い時は、一つのスイッチング部内のダイオードの導通期間を他のスイッチング部よりも短くするようにパルス幅を補正するものである。

また、制御装置は、複数のスイッチング部に対する信号波とキャリアとを比較する、いわゆる信号波−キャリア比較方式によってＰＷＭ制御を行うにより各スイッチング部内の半導体スイッチング素子に対する駆動信号をそれぞれ生成すれば良い。
この場合、パルス幅補正部は、共通の信号波に、複数のスイッチング部の直流出力電圧の逆数に比例する値を乗算するか、あるいは、共通の信号波に、全てのスイッチング部の直流出力電圧の平均値から各スイッチング部の直流出力電圧を差し引いた値に比例する値を加算することにより、複数のスイッチング部に対する信号波を個別に生成する。

なお、各スイッチング部の直流出力電圧を個別に検出する電圧検出器を削減するための手段は、以下のとおりである。
すなわち、複数のスイッチング部の直列接続回路の両端電圧を検出する単一の電圧検出器を設け、この電圧検出器による電圧検出値の変化分と複数のスイッチング部のスイッチング状態とから、電圧検出値の変化分が何れのスイッチング部のスイッチングによるものかを識別する出力電圧識別回路と、を設ける。

各スイッチング部の直流出力電圧を個別に検出する他の手段としては、直流回路のリアクトルの両端電圧を検出するリアクトル電圧検出器と、このリアクトル電圧検出器による電圧検出値の変化分と複数のスイッチング部のスイッチング状態とから、電圧検出値の変化分が何れのスイッチング部のスイッチングによるものかを識別する出力電圧識別回路と、を設ければ良い。

前記リアクトル電圧検出器は、高周波変圧器等により構成することができ、この変圧器の一次巻線をリアクトルに並列に接続し、変圧器の二次巻線を出力電圧識別回路に接続すれば良い。
また、リアクトル電圧検出器の他の構成例としては、リアクトルを流れる電流の微分値を検出する検出器を、制御装置の内部または外部に設ければ良い。
なお、前記ダイオードまたは前記スイッチング素子の一部もしくは全部には、炭化珪素，窒化ガリウム，酸化ガリウムまたはダイアモンド等からなるワイドバンドギャップ半導体素子を用いても良い。この場合、ワイドバンドギャップ半導体素子は、一種類のワイドバンドギャップ半導体材料からなるものでも良いし、複数種類のワイドバンドギャップ半導体材料を組み合わせて構成しても良い。

本発明によれば、高耐圧の半導体デバイスを用いなくても高電圧の交流入力に対応した交流−直流変換装置を構成することができる。すなわち、低耐圧かつ低損失の半導体デバイスを用いることによる装置の高効率化、最適デバイスの選定による小型化、低コスト化が可能である。
また、直列接続された複数のスイッチング部のスイッチングタイミングをずらすことにより、スイッチング部の直列接続数がｎ（ｎは複数）の場合に装置全体としてのスイッチング周波数はスイッチング部が単一である場合（例えば、図１０に示した従来技術）のｎ倍になる。これにより、図１３に示したように、スイッチングによる電圧の変化幅が１／ｎになるというマルチレベル回路の機能を容易に実現することができる。これに加えて、直流回路のリアクトルとして小容量の部品を使用できるため、交流−直流変換装置の更なる小型化が可能である。

本発明の第１実施形態を示す回路図である。 本発明の第２実施形態を示す回路図である。 本発明の第３実施形態に係る制御回路のブロック図である。 図３の動作を示す波形図である。 本発明の第４実施形態を示す回路図である。 本発明の第５実施形態を示す回路図である。 本発明の第６実施形態を示す回路図である。 本発明の第７実施形態を示す回路図である。 本発明の第８実施形態を示す回路図である。 従来の交流−直流変換装置を示す回路図である。 図１０におけるスイッチング素子を制御するための制御回路のブロック図である。 図１０及び図１１の動作を説明するための波形図である。 特許文献１に記載された従来技術に相当する回路図である。

以下、図に沿って本発明の実施形態を説明する。
まず、図１は、本発明の第１実施形態を示す回路図であり、請求項１に相当する。図１において、図１０，図１３と同一の機能を有する部分には同一の参照符号を付してある。

図１において、前記同様に、交流電源１の両端にはダイオード２〜４からなる整流回路ＤＢが接続され、整流回路ＤＢの正側出力端子にはリアクトル６の一端が接続されている。リアクトル６の他端と整流回路ＤＢの負側出力端子との間には、半導体スイッチング素子７ａ，７ｂ，７ｃが直列に接続されている。これらのスイッチング素子７ａ，７ｂ，７ｃとしては、図示するＭＯＳＦＥＴのほか、ＩＧＢＴやＢＪＴを用いても良い。

スイッチング素子７ａのドレイン−ソース間にはダイオード８ａとコンデンサ９ａとが直列に接続され、コンデンサ９ａには負荷１０ａが並列に接続されている。また、スイッチング素子７ｂのドレイン−ソース間にはダイオード８ｂとコンデンサ９ｂとが直列に接続され、コンデンサ９ｂには負荷１０ｂが並列に接続されている。同様に、スイッチング素子７ｃのドレイン−ソース間にはダイオード８ｃとコンデンサ９ｃとが直列に接続され、コンデンサ９ｃには負荷１０ｃが並列に接続されている。

ここで、スイッチング素子７ａ，ダイオード８ａ，コンデンサ９ａは第１のスイッチング部１１ａを構成し、スイッチング素子７ｂ，ダイオード８ｂ，コンデンサ９ｂは第２のスイッチング部１１ｂを構成し、スイッチング素子７ｃ，ダイオード８ｃ，コンデンサ９ｃは第３のスイッチング部１１ｃを構成している。
この第１実施形態では、３つのスイッチング部１１ａ，１１ｂ，１１ｃが直列に接続されているが、スイッチング部の直列接続数は任意の複数であれば良い。

なお、図１におけるＥ_ａはコンデンサ９ａの両端電圧（スイッチング部１１ａの出力電圧）、Ｅ_ｂはコンデンサ９ｂの両端電圧（スイッチング部１１ｂの出力電圧）、Ｅ_ｃはコンデンサ９ｃの両端電圧（スイッチング部１１ｃの出力電圧）を示す。また、Ｐ_ａ，Ｐ_ｂ，Ｐ_ｃはコンデンサ９ａ，９ｂ，９ｃの正極、Ｎ_ａ，Ｎ_ｂ，Ｎ_ｃはコンデンサ９ａ，９ｂ，９ｃの負極を示す。ここで、コンデンサ９ａ，９ｂ，９ｃの容量値は同一である。
また、以下の説明では、スイッチング素子７ａ，７ｂ，７ｃ及びダイオード８ａ，８ｂ，８ｃの順方向電圧降下を無視するものとする。

この第１実施形態によると、電圧Ｖ_ｒ２は電圧Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃの加算値になるため、電圧Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃは何れもＶ_ｒ２の１／３の値で良いことになる。言い換えれば、スイッチング素子７ａ，７ｂ，７ｃ及びダイオード８ａ，８ｂ，８ｃには、Ｖ_ｒ２の１／３の値に応じた耐圧を有するデバイスを使用することができる。

なお、例えば、スイッチング部１１ｂにおける負極Ｎ_ｂの電位は、スイッチング部１１ｃにおけるスイッチング素子７ｃがオンの時の負極Ｎ_ｃの電位と等しく、スイッチング素子７ｃがオフの時は正極Ｐ_ｃの電位と等しくなる。つまり、負荷１０ｂの一端の電位は他のスイッチング部１１ｃのスイッチングの影響を受けて変動するので、負荷１０ａ，１０ｂ，１０ｃをそれぞれ電位的に独立させることが望ましい。
図２は、上記の点に基づいて構成された本発明の第２実施形態を示しており、それぞれ電位的に独立した負荷を絶縁型の直流−直流変換回路によって実現したものである。この第２実施形態は、請求項２，３に相当する。

図２において、３０ａ，３０ｂ，３０ｃは直流−直流変換回路であり、それぞれが図１の負荷１０ａ，１０ｂ，１０ｃに相当する。その他の構成は図１と同様である。
直流−直流変換回路３０ａ，３０ｂ，３０ｃにおいて、３１ａ，３１ｂ，３１ｃは直流−交流変換部、３２ａ，３２ｂ，３２ｃは変圧器、３３ａ，３３ｂ，３３ｃは交流−直流変換部（整流器）である。図示されていないが、交流−直流変換部３３ａ，３３ｂ，３３ｃの出力側には直流負荷が接続されている。
なお、一般的に、直流−交流変換部３１ａ，３１ｂ，３１ｃの出力周波数は、変圧器３２ａ，３２ｂ，３２ｃを小型化するために数［ｋＨｚ］〜数１０［ｋＨｚ］以上に設定されている。

この第２実施形態では、交流−直流変換部３３ａ，３３ｂ，３３ｃの出力側が並列に共通接続されている。一方、直流−交流変換部３１ａ，３１ｂ，３１ｃの入力側は、変圧器３２ａ，３２ｂ，３２ｃによって交流−直流変換部３３ａ，３３ｂ，３３ｃの出力側とそれぞれ独立に絶縁されているので、直流−交流変換部３１ａ，３１ｂ，３１ｃの入力側を任意の電位の箇所に接続することができる。すなわち、第２実施形態によれば、図１において「負荷１０ａ，１０ｂ，１０ｃがそれぞれ電位的に独立していること」という条件を満たすことができる。

図２では、交流−直流変換部３３ａ，３３ｂ，３３ｃの出力側が並列に接続されているが、これらの出力側を直列接続してもよい。また、スイッチング部と直流−直流変換回路とからなる一群の回路を例えば４つ（４群）設け、２群の出力側を直列接続して残りの２群の出力側を並列接続し、各群の間の対称性を満たす条件で直列接続と並列接続とを組み合わせても良い。
更に、交流−直流変換部３３ａ，３３ｂ，３３ｃの出力電力が等しい条件では、これらの出力側を相互に接続せず、分割したままそれぞれの直流負荷に電力を供給することも可能である。

次いで、図３は本発明の第３実施形態に係る制御装置の内部構成を示し、図４は図３の動作を示している。この第３実施形態は、図１または図２のスイッチング素子７ａ，７ｂ，７ｃを制御するためのものであり、請求項４〜７に相当する。

図３において、加算器１０５ａ，１０５ｂ，１０５ｃ、比較器１１１ａ，１１１ｂ，１１１ｃ、論理反転器１１２ａ，１１２ｂ，１１２ｃ、キャリア発生器１１３ａ，１１３ｂ，１１３ｃは、図１，図２のスイッチング部１１ａ，１１ｂ，１１ｃに対応させて３群設けられており、図１１における加算器１０５、比較器１１１、論理反転器１１２、キャリア発生器１１３にそれぞれ相当している。なお、加算器１０５ａ，１０５ｂ，１０５ｃの前段にそれぞれ設けられた除算器１１０ａ，１１０ｂ，１１０ｃの機能については後述する。

図３において、電流Ｉ_Ｌを制御する基本原理は図１１と同様であるが、図３では、加算器１０２の前段に別の加算器１０１が設けられている。この加算器１０１は、各群の出力電圧Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃの合計値を求めるためのものであり、Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃの合計値が指令値Ｅ^＊に一致するように制御が行われる。

また、この第３実施形態において、図４に示すように、キャリア発生器１１３ａ，１１３ｂ，１１３ｃから発生するキャリアａ，ｂ，ｃの周波数は何れも同一であるが、各キャリアａ，ｂ，ｃには互いに位相差を持たせている。ここでは、スイッチング部１１ａ，１１ｂ，１１ｃが３群であるため、各キャリアａ，ｂ，ｃの位相差は、電気角で３６０［°］／３＝１２０［°］である。
なお、図４では、Ｖ_ｒ２の瞬時値指令をキャリアａ，ｂ，ｃごとに図示してあるが、これは理解を容易にするためのもので、実際にはＶ_ｒ２の瞬時値指令は単一である。また、図４におけるＶ_２ｒａ，Ｖ_２ｒｂ，Ｖ_２ｒｃは、図１，図２におけるスイッチング部１１ａ，１１ｂ，１１ｃの入力電圧であり、スイッチング素子７ａ，７ｂ，７ｃのＰＷＭパルスに相当する。

上記のように、各キャリアａ，ｂ，ｃに互いに位相差を持たせている結果、装置全体のスイッチングに伴って電圧Ｖ_ｒ２に現れる周波数はキャリア周波数の３倍となり、この周波数の電圧が直流回路のリアクトル６に印加される。また、直流出力電圧Ｅ（＝Ｅ_ａ＋Ｅ_ｂ＋Ｅ_ｃ）が図１２におけるＥと等しいという条件で比較すると、スイッチングに伴う電圧Ｖ_ｒ２の変化幅は図１２に対して１／３となるため、リアクトル６の容量を小さくして小型化した場合でも、電流Ｉ_Ｌに含まれるリプルを十分に抑制することができる。
同時に、スイッチング素子７ａ，７ｂ，７ｃに印加される電圧が図１２のＥに対して何れも１／３になると、スイッチング周波数が図１２と同一であれば、スイッチング損失も１／３となる。
これらの効果により、交流−直流変換装置全体の高効率化、小型化、低コスト化が可能になる。

更に、本発明では高耐圧の高周波スイッチングデバイスが不要であるため、交流入力電圧Ｖ_ｉｎが１０００［Ｖ］以上である回路において、図１または図２に示した回路を用いる効果は一層顕著になる。
すなわち、本発明によれば、複数群のスイッチング部を直列に接続し、かつ、従来の制御回路（図１１）と同一原理で各キャリア間に位相差を持たせた制御回路（図３）を用いることにより、図１３に示したマルチレベル回路と同等の機能を実現することができる。

ところで、以上の説明では、スイッチング素子７ａ，７ｂ，７ｃに印加される電圧Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃが等しいことを前提としている。仮に、スイッチング部１１ａ，１１ｂ，１１ｃの負荷１０ａ，１０ｂ，１０ｃの値が全て等しく、スイッチング素子７ａ，７ｂ，７ｃをオン，オフさせるパルス幅を全く同一に保ったとしても、各部品の特性上の僅かなバラツキ等により、電圧Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃにアンバランスが生じる場合がある。この電圧アンバランスが大きくなると、スイッチング部１１ａ，１１ｂ，１１ｃの何れかに過電圧が印加されて装置の故障につながるため、電圧Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃを均等にすることが必要である。

そこで、図３の制御回路では、加算器１０５ａ，１０５ｂ，１０５ｃの信号波入力側に、除算器１１０ａ，１１０ｂ，１１０ｃをそれぞれ設けている。これらの除算器１１０ａ，１１０ｂ，１１０ｃは、請求項におけるパルス幅補正部を構成している。
除算器１１０ａ，１１０ｂ，１１０ｃは、電圧Ｖ_ｒ２の瞬時値指令を、Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃを正規化した値（Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃ＝Ｅ／３の時に「１．０」になる値）によってそれぞれ除算するものである。これらの除算器１１０ａ，１１０ｂ，１１０ｃの出力を信号波としてスイッチング素子７ａ，７ｂ，７ｃを個別に制御することにより、電圧Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃの均等化を図っている。
すなわち、請求項７に記載するように、加算器１０４の出力に直流出力電圧Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃの逆数に比例する値を乗算すれば、各スイッチング部１１ａ，１１ｂ，１１ｃに対する信号波を個別に生成することができる。

例えば、電圧Ｅ_ａが設定値より約１０［％］低い場合と、電圧Ｅ_ａが設定値に等しい場合とについて説明する。何れの場合も電圧Ｖ_ｒ２の瞬時値指令が同一であるとすれば、電圧Ｅ_ａが設定値より約１０［％］低い場合は、電圧Ｅ_ａが設定値に等しい場合に比べて、スイッチング素子７ａのＰＷＭ制御に用いる信号波は約１０［％］大きくなる。

このことは、例えば図１において、スイッチング素子７ａがオフする期間、すなわちダイオード８ａがオンする期間が長くなってコンデンサ９ａの充電期間が長くなることを意味する。当然ながら、電流Ｉ_Ｌは直列接続されたスイッチング部１１ａ，１１ｂ，１１ｃに共通しているため、コンデンサ９ａの充電期間が長くなると、それに比例してコンデンサ９ａが受け取るエネルギーが大きくなり、電圧Ｅ_ａはＥ_ｂ，Ｅ_ｃに対して増加する方向に向かう。このため、電圧Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃのアンバランスが解消されることになる。

また、除算器１１０ａ，１１０ｂ，１１０ｃを設けることにより、Ｖ_ｒ２の瞬時値指令の同一値に対してＥ_ａ等の直流電圧が低いことにより結果的にＶ_ｒ２ａ等の電圧パルスの振幅が小さくなる場合、その分、電圧パルスの幅が長くなる。従って、直流電圧の変化に関わらず電圧時間積が等しくなり、スイッチング周期内の平均値が一定に保たれるので、波形の制御性能が向上するという効果も得られる。

なお、除算器１１０ａ，１１０ｂ，１１０ｃは、逆数発生器と乗算器とを組み合わせることによって構成可能であるが、制御回路を簡略化するために除算器や乗算器の数をなるべく削減したい場合がある。よって、除算器１１０ａ，１１０ｂ，１１０ｃの機能を実現するためには、電圧Ｖ_ｒ２の瞬時値指令に、各群がそれぞれｋ（Ｅ／３−Ｅ_ａ），ｋ（Ｅ／３−Ｅ_ｂ），ｋ（Ｅ／３−Ｅ_ｃ）を加算しても良い。ここで、ｋは比例係数である。これは、定格条件で１になるように正規化した条件で、１より十分に小さい偏差Δｘに対しては、
１／（１−Δｘ）≒１＋Δｘ
という近似式が成立するので、除算や乗算の代わりに、Ｖ_ｒ２の瞬時値指令にそれぞれｋ（Ｅ／３−Ｅ_ａ），ｋ（Ｅ／３−Ｅ_ｂ），ｋ（Ｅ／３−Ｅ_ｃ）を加算する近似方法を用いても制御上の誤差は問題にならないためである。

すなわち、請求項７に記載するように、加算器１０４の出力に、全てのスイッチング部１１ａ，１１ｂ，１１ｃの直流出力電圧の平均値（Ｅ／３）から直流出力電圧Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃをそれぞれ減算した値に比例する値であるｋ（Ｅ／３−Ｅ_ａ），ｋ（Ｅ／３−Ｅ_ｂ），ｋ（Ｅ／３−Ｅ_ｃ）を加算すれば、各スイッチング部１１ａ，１１ｂ，１１ｃに対する信号波を個別に近似することができる。

次に、図５は本発明の第４実施形態を示している。この第４実施形態では、図１における単一のリアクトル６を３つのリアクトル６ａ，６ｂ，６ｃに分割し、各リアクトル６ａ，６ｂ，６ｃがスイッチング部１２ａ，１２ｂ，１２ｃに個別に配置されている。その他の構成は、図１と同様である。
この第４実施形態の動作原理は図１と同様であり、図１一のリアクトル６に比べて各リアクトル６ａ，６ｂ，６ｃのインダクタンスを小さくすることができる。

図６は、本発明の第５実施形態を示している。この第５実施形態では、図１における整流回路ＤＢの代わりに設けられた整流回路ＤＢａ，ＤＢｂ，ＤＢｃが、スイッチング部１２ａ，１２ｂ，１２ｃの入力側にそれぞれ接続されている。２ａ〜５ａは整流回路ＤＢａを構成するダイオード、２ｂ〜５ｂは整流回路ＤＢｂを構成するダイオード、２ｃ〜５ｃは整流回路ＤＢｃを構成するダイオードである。
交流電源１の両端は整流回路ＤＢａ，ＤＢｃの各一方の入力端子に接続され、整流回路ＤＢａ，ＤＢｃの各他方の入力端子は、整流回路ＤＢｃの２つの入力端子に接続されている。このような接続状態により、整流回路ＤＢａ，ＤＢｂ，ＤＢｃが直列に接続されると共に、スイッチング部１２ａ，１２ｂ，１２ｃは、それぞれの入力側のダイオード同士の接続点及び交流電源１を介して相互に接続されることとなる。

この第５実施形態の動作原理も図１と同様であり、整流回路ＤＢａ，ＤＢｂ，ＤＢｃに用いられるダイオードには、図１の整流回路ＤＢに用いられるダイオードよりも耐圧の低いデバイスを用いることができる。なお、高周波で動作するスイッチング素子７ａ，７ｂ，７ｃと比べて、低周波で動作するダイオードの直列接続は比較的容易であるため、図６のような回路構成としても特に支障はない。
また、同様の効果を得る方法として、図１の整流回路ＤＢにおいて、例えばダイオード２を図６で用いる２ａ，２ｂ，２ｃの直列回路によって構成しても良い。ダイオード３〜５についても同様である。

ところで、上述した第１〜第５実施形態においては、スイッチング部１１ａ，１１ｂ，１１ｃまたは１２ａ，１２ｂ，１２ｃの出力電圧Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃをバランスさせるためには、電圧Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃを個別に認識する必要がある。以下に説明する第６〜第８実施形態は、これらの電圧Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃを検出する手段を具体化したものである。

まず、図７は本発明の第６実施形態を示す回路図であり、第１〜第５実施形態と同一の機能を有する部分には同一の参照符号を付してある。
図７において、整流回路ＤＢの出力端子間に接続された電圧検出器としての絶縁アンプ２０１は、電圧Ｖ_ｒ１を検出し、その検出値を絶縁して制御装置２０７に伝送する。
一方、各群のスイッチング部１３ａ，１３ｂ，１３ｃは、絶縁ディジタル信号伝送部２０４，２０５，２０６をそれぞれ備えている。絶縁ディジタル信号伝送部２０４，２０５，２０６は、制御装置２０７からディジタル信号のオン，オフ指令を受信し、このオン，オフ指令を絶縁してスイッチング素子７ａ，７ｂ，７ｃに与える。

スイッチング部１３ａ，１３ｂ，１３ｃの出力側には電圧検出器としての絶縁アンプ２０２ａ，２０２ｂ，２０２ｃが接続されている。これらの絶縁アンプ２０２ａ，２０２ｂ，２０２ｃは、出力電圧Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃの検出値を絶縁して制御装置２０７に伝送する。
スイッチング部１３ｃと整流回路ＤＢの負側出力端子との間の直流母線には、ホールＣＴ（Current Transfer）等からなる電流検出器２０３が接続されている。この電流検出器２０３は、電流Ｉ_Ｌを絶縁状態で検出し、その検出値を制御装置２０７に伝送する。

ここで、理論的には、交流電源１や整流回路ＤＢ、スイッチング部１３ａ，１３ｂ，１３ｃ等を含む主回路に対して、制御装置２０７を非絶縁状態とし、絶縁アンプ２０１，２０２ａ，２０２ｂ，２０２ｃの代わりに差動アンプを用いることも可能である。
しかし、本発明が対象としているのは交流電源１が高電圧の回路であるため、主回路に対して制御装置２０７を非絶縁にすると、安全性の確保が重要になると共に、差動アンプでは分圧抵抗の大型化や損失増加等の問題が生じる。従って、この第６実施形態以下の実施形態では、主回路側と制御装置２０７とを絶縁するものとし、電圧検出には絶縁アンプを用いることとした。
これに伴い、スイッチング素子７ａ，７ｂ，７ｃのゲート駆動信号についても、制御装置２０７との間をそれぞれ絶縁することが必要であるため、絶縁ディジタル信号伝送部２０４，２０５，２０６を設けている。

なお、この第６実施形態では、スイッチング部１３ａ，１３ｂ，１３ｃの直列接続数に相当する数の絶縁アンプ２０２ａ，２０２ｂ，２０２ｃが必要であり、スイッチング部の数が増えるほど必要な絶縁アンプの数も増加する。しかし、一般に絶縁アンプは高価であり、特に絶縁耐圧が高くなるほど高価になる。

図８は、上記の問題を解決するための第７実施形態を示す回路図であり、請求項８に相当する。図８において、図７と同一の機能を有する部分には同一の参照符号を付してある。
この第７実施形態では、図８に示すように、リアクトル６とスイッチング部１３ａとの接続点と、スイッチング部１３ｃの負側直流母線との間に、１個の絶縁アンプ２０８が接続されている。絶縁アンプ２０８は、スイッチング部の直列接続数に関わらず、スイッチング部の直列接続回路の合計電圧、すなわち電圧Ｖ_ｒ２のみを検出し、その検出値を出力電圧識別回路２０９に送出する。

出力電圧識別回路２０９は、電圧Ｖ_ｒ２の検出値から、スイッチング部１３ａ，１３ｂ，１３ｃの出力電圧Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃをそれぞれ識別する回路である。この出力電圧識別回路２０９による識別原理について、以下に説明する。

図４に示したように、電圧Ｖ_ｒ２は、各スイッチング部１３ａ，１３ｂ，１３ｃにおける電圧Ｖ_ｒ２ａ，Ｖ_ｒ２ｂ，Ｖ_ｒ２ｃ（Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃ）を加算した値となる。例えば、図８において、スイッチング素子７ａがオンからオフに転じると、電圧Ｅ_ａがステップ状に変化する。
従って、スイッチング素子７ａのスイッチングの前後で記録した電圧Ｖ_ｒ２の差分を検出すれば、Ｅ_ａの値を知ることができる。このことは、スイッチング素子７ｂと電圧Ｅ_ｂとの関係、スイッチング素子７ｃと電圧Ｅ_ｃとの関係についても同様である。
すなわち、出力電圧識別回路２０９は、電圧Ｖ_ｒ２の検出値のみに基づいて、各スイッチング部１３ａ，１３ｂ，１３ｃの出力電圧Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃを識別可能である。

上記の識別原理は、図４に示したように、キャリアａ，ｂ，ｃの間に位相差を持たせてスイッチング素子７ａ，７ｂ，７ｃのスイッチングタイミングをずらしてあることにより、電圧の変化がどのスイッチング素子の動作によるものか、容易に識別できることに基づいている。
出力電圧識別回路２０９は、制御装置２０７から入力されるスイッチング素子７ａ，７ｂ，７ｃのオン，オフ信号を参照し、電圧Ｖ_ｒ２の変化分を各スイッチング部１３ａ，１３ｂ，１３ｃの出力電圧Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃとしてそれぞれ振り分け、記録する。この出力電圧Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃは、各スイッチング素子７ａ，７ｂ，７ｃのスイッチングタイミング毎に更新される。ここで、スイッチング周波数は交流電源１の周波数より十分高いため、十分に短い間隔で出力電圧Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃを検出し、更新することが可能である。

次に、図９は、本発明の第８実施形態を示す回路図であり、請求項９，１０に相当する。図９において、図７，図８と同一の機能を有する部分には同一の参照符号を付してある。
スイッチングにより電圧Ｖ_ｒ２が変化する現象は、リアクトル６の両端においても検出することができる。第８実施形態はこの点に着目したものである。

図９において、リアクトル６の両端には、巻線抵抗に起因する僅かな直流電圧成分，低周波成分，スイッチング周波数及びそれ以上の周波数成分という、大別すると３つの周波数成分の電圧が発生する。ここでは、スイッチング時の電圧Ｖ_ｒ２の変化分のみを正確に捉えられれば良いため、低周波成分を検出する性能は不要であり、絶縁アンプを用いる必要はない。従って、絶縁アンプより安価な高周波変圧器２１０を用いることにより、リアクトル６の両端電圧のスイッチング周波数成分から電圧Ｖ_ｒ２の変化分を検出するようにした。ここで、高周波変圧器２１０は、請求項におけるリアクトル電圧検出器に相当する。

高周波変圧器２１０の一次巻線は、低周波カットコンデンサ２１１を介してリアクトル６の両端に接続されている。この低周波カットコンデンサ２１１は、本来不要な電圧の低周波成分または直流成分を除去し、これらの成分が一次巻線に印加されて変圧器２１０の磁心が飽和するのを防止するためのものである。
高周波変圧器２１０の二次巻線は出力電圧識別回路２０９に接続されており、図８と同様に、電圧Ｖ_ｒ２の変化分を各スイッチング部１３ａ，１３ｂ，１３ｃの出力電圧Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃとしてそれぞれ識別することが可能である。
ここで、高周波変圧器２１０の代わりに、リアクトル６に二次巻線を設けて高周波変圧器２１０と同様の動作をさせることもでき、この二次巻線電圧を出力電圧識別回路２０９に入力することでも同様の機能を実現可能であり、回路構成を更に簡単にすることができる。

なお、図５に示したようにリアクトルを複数に分割する場合でも、リアクトルは回路上で直列に接続されているので、各リアクトルのインダクタンス値を等しくしておけば、どのスイッチング素子がスイッチングしたかに関わらず、各リアクトルに印加される電圧は等しく、スイッチング部をｎ群直列接続されている場合には全電圧の１／ｎとなる。従って、複数に分割されたリアクトルのうちの何れか一つの電圧を高周波変圧器２１０によって検出することにより、図９と同様の原理による電圧検出が可能になる。

更に、リアクトルの両端電圧は、リアクトルを流れる電流の微分値にほぼ比例する性質がある。リアクトルを流れる電流は、例えば電流検出器２０３により検出されているので、請求項１１に記載するように、リアクトルの電流検出値の微分値からリアクトルの両端電圧に比例する値を得ることができる。リアクトルの電流検出値を微分する微分器は、制御装置２０７の内部に設けても良いし、制御装置２０７の外部に設けても良い。制御装置２０７の外部に設ける方法としては、例えば、電流検出器２０３の後段にアナログ微分回路を設けてその出力値を検出する方法などが考えられる。
この第８実施形態によれば、図７の絶縁アンプ２０２ａ，２０２ｂ，２０２ｃや図８の絶縁アンプ２０８のように、直流出力電圧Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃを検出するための絶縁型電圧検出器自体を不要にすることができる。

一方、図９に示した高周波変圧器２１０による電圧検出方法では、各スイッチング部１３ａ，１３ｂ，１３ｃがスイッチングを行っていない場合、例えば、装置の起動前や停止後において再起動を待っている状態では直流出力電圧Ｅ_ａ，Ｅ_ｂ，Ｅ_ｃを検出することができない。
この場合の対応としては、例えばスイッチング部１３ａ，１３ｂ，１３ｃの電位ごとに非絶縁の電圧検出器と、各電位が正常な範囲にあるか判別するコンパレータと、コンパレータによる判別結果を制御装置２０７に絶縁伝送する絶縁デジタル信号伝送手段を別途設け、主回路がスイッチング開始可能な状態にあるか否かを制御装置２０７が判断する方法が考えられる。その際に追加で必要となる部品は、高電圧絶縁性能を持つ絶縁アンプに比べればはるかに安価である。

ところで、近年では、炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ），酸化ガリウム（Ｇａ_２Ｏ_３），ダイアモンド等のワイドバンドギャップ半導体材料を用いた素子（ワイドバンドギャップ半導体素子）が実用化されつつある。このワイドバンドギャップ半導体素子の特徴として、シリコン（Ｓｉ）を用いた素子よりも高耐圧化が容易であるという点が挙げられる。
上述した本発明の各実施形態では、スイッチング素子やダイオードに比較的低耐圧の半導体素子を使用して高電圧の交流入力に対応させているが、これらの半導体素子に高耐圧のワイドバンドギャップ半導体素子を用いることで、更に高耐圧の交流−直流変換装置を提供することができる。例えば、図１に示した第１実施形態において、スイッチング部を構成するスイッチング素子やダイオードに耐圧が３３００［Ｖ］のワイドバンドギャップ半導体素子を用い、このスイッチング部を５段、直列に接続することにより、合計で１６５００［Ｖ］相当の耐圧を持つことになるので、６６００［Ｖ］の交流系統に直接、接続可能な交流−直流変換装置を実現することも可能である。
なお、交流入力電圧の大きさに応じて、一部の素子にワイドバンドギャップ半導体素子を用いても良い。更に、ワイドバンドギャップ半導体素子を構成する材料は、上述した各種材料のうちの何れか一種類でも良いし、複数種類を組み合わせたものでも良い。

１：交流電源
２〜５，８ａ，８ｂ，８ｃ：ダイオード
６，６ａ，６ｂ，６ｃ：リアクトル
７ａ，７ｂ，７ｃ：半導体スイッチング素子
９ａ，９ｂ，９ｃ：コンデンサ
１０ａ，１０ｂ，１０ｃ：負荷
１１ａ，１１ｂ，１１ｃ，１２ａ，１２ｂ，１２ｃ，１３ａ，１３ｂ，１３ｃ：スイッチング部
３０ａ，３０ｂ，３０ｃ：直流−直流変換回路
３１ａ，３１ｂ，３１ｃ：直流−交流変換部
３２ａ，３２ｂ，３２ｃ：変圧器
３３ａ，３３ｂ，３３ｃ：交流−直流変換部
１０１〜１０４，１０５ａ，１０５ｂ，１０５ｃ：加算器
１０６：絶対値演算器
１０７：電圧調節器
１０８：乗算器
１０９：電流調節器
１１０ａ，１１０ｂ，１１０ｃ：除算器
１１１ａ，１１１ｂ，１１１ｃ：比較器
１１２ａ，１１２ｂ，１１２ｃ：論理反転器
１１３ａ，１１３ｂ，１１３ｃ：キャリア発生器
２０１，２０２ａ，２０２ｂ，２０２ｃ，２０８：絶縁アンプ
２０３：電流検出器
２０４〜２０６：絶縁ディジタル信号伝送部
２０７：制御装置
２０９：出力電圧識別回路
２１０：高周波変圧器
２１１：低周波カットコンデンサ
ＤＢ，ＤＢａ，ＤＢｂ，ＤＢｃ：整流回路

Claims (13)

1. 交流電圧を整流する整流回路と、前記整流回路の出力電圧がリアクトルを介して入力され、かつ、半導体スイッチング素子のオン，オフ動作により前記整流回路の出力電圧を昇圧してダイオードを介してコンデンサに供給し、前記コンデンサの両端電圧を直流出力電圧として負荷に供給するスイッチング部と、を備えた交流−直流変換装置において、
   前記スイッチング部を複数、直列に接続し、複数の前記スイッチング部の出力端子間に前記負荷をそれぞれ接続したことを特徴とする交流−直流変換装置。
2. 請求項１に記載した交流−直流変換装置において、
   前記負荷は、入出力間を絶縁しながら電力変換を行う直流−直流変換回路であることを特徴とする交流−直流変換装置。
3. 請求項２に記載された交流−直流変換装置において、
   前記直流−直流変換回路の出力側を互いに直列または並列に接続したことを特徴とする交流−直流変換装置。
4. 請求項１〜３の何れか１項に記載した交流−直流変換装置において、
   前記半導体スイッチング素子をパルス幅変調制御して前記直流出力電圧を制御し、かつ、前記整流回路への交流入力電流の波形を正弦波状に制御する制御装置を備えたことを特徴とする交流−直流変換装置。
5. 請求項４に記載した交流−直流変換装置において、
   前記制御装置は、
   複数の前記スイッチング部の相互間で、各スイッチング部のスイッチングタイミングに時間差を持たせることを特徴とする交流−直流変換装置。
6. 請求項４に記載した交流−直流変換装置において、
   前記制御装置は、
   一つのスイッチング部の直流出力電圧が他のスイッチング部の直流出力電圧よりも低い時は前記一つのスイッチング部内の前記ダイオードの導通期間を前記他のスイッチング部よりも長くし、前記一つのスイッチング部の直流出力電圧が前記他のスイッチング部の直流出力電圧よりも高い時は前記一つのスイッチング部内の前記ダイオードの導通期間を前記他のスイッチング部よりも短くするように、各スイッチング部をパルス幅変調制御するパルス幅補正部を備えたことを特徴とする交流―直流変換装置。
7. 請求項６に記載した交流―直流変換装置において、
   前記制御装置は、
   複数の前記スイッチング部に対する信号波とキャリアとを比較するパルス幅変調制御により複数の前記スイッチング部内の前記半導体スイッチング素子に対する駆動信号をそれぞれ生成し、
   前記パルス幅補正部は、
   共通の前記信号波に、複数の前記スイッチング部の直流出力電圧の逆数に比例する値を乗算し、または、共通の前記信号波に、全ての前記スイッチング部の直流出力電圧の平均値から各スイッチング部の直流出力電圧を差し引いた値に比例する値を加算することにより、複数の前記スイッチング部に対する信号波を個別に生成することを特徴とする交流−直流変換装置。
8. 請求項６に記載した交流―直流変換装置において、
   複数の前記スイッチング部の直列接続回路の両端電圧を検出する電圧検出器と、
   前記電圧検出器による電圧検出値の変化分と複数の前記スイッチング部のスイッチング状態とから、前記変化分が何れのスイッチング部のスイッチングによるものかを識別する出力電圧識別回路と、
   を備えたことを特徴とする交流−直流変換装置。
9. 請求項６に記載した交流―直流変換装置において、
   前記リアクトルの両端電圧を検出するリアクトル電圧検出器と、
   前記リアクトル電圧検出器による電圧検出値の変化分と複数の前記スイッチング部のスイッチング状態とから、前記変化分が何れのスイッチング部のスイッチングによるものかを識別する出力電圧識別回路と、
   を備えたことを特徴とする交流−直流変換装置。
10. 請求項９に記載した交流―直流変換装置において、
    前記リアクトル電圧検出器を変圧器により構成し、前記変圧器の一次巻線を前記リアクトルに並列に接続すると共に、前記変圧器の二次巻線を前記出力電圧識別回路に接続したことを特徴とする交流-直流変換装置。
11. 請求項９に記載した交流―直流変換装置において、
    前記リアクトル電圧検出器を、前記リアクトルを流れる電流の微分値を検出する検出器により構成したことを特徴とする交流-直流変換装置。
12. 請求項１〜１１の何れか１項に記載した交流―直流変換装置において、
    前記ダイオードまたは前記半導体スイッチング素子の一部もしくは全部が、ワイドバンドギャップ半導体素子であることを特徴とする交流-直流変換装置。
13. 請求項１２に記載した交流―直流変換装置において、
    前記ワイドバンドギャップ半導体素子が、炭化珪素，窒化ガリウム，酸化ガリウムまたはダイアモンドのうちの何れか一種類もしくは複数種類の組み合わせによって構成されていることを特徴とする交流-直流変換装置。

Images