JP7309582B2 - 電源回路の制御装置及び制御方法 - Google Patents

電源回路の制御装置及び制御方法 Download PDF

Info

Publication number
JP7309582B2
JP7309582B2 JP2019209537A JP2019209537A JP7309582B2 JP 7309582 B2 JP7309582 B2 JP 7309582B2 JP 2019209537 A JP2019209537 A JP 2019209537A JP 2019209537 A JP2019209537 A JP 2019209537A JP 7309582 B2 JP7309582 B2 JP 7309582B2
Authority
JP
Japan
Prior art keywords
voltage
control
compensation amount
cell voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019209537A
Other languages
English (en)
Other versions
JP2021083234A (ja
Inventor
育 大葉
有加 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2019209537A priority Critical patent/JP7309582B2/ja
Publication of JP2021083234A publication Critical patent/JP2021083234A/ja
Application granted granted Critical
Publication of JP7309582B2 publication Critical patent/JP7309582B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、電源回路の制御装置及び制御方法に関する。
カスケードマルチセル型の力率改善コンバータと、ＤＣ／ＤＣコンバータと、を組み合わせた電源回路が知られている。そのような電源回路において、回路要素（例えば、ＤＣ／ＤＣコンバータの共振回路を構成する素子が例示される）の個体差に起因して、各ＤＣ／ＤＣコンバータへ流れる電流がアンバランスになる可能性がある。従って、複数のセル電圧がアンバランスになる可能性がある。
特許文献１には、各セルの出力電圧をバランスさせる、力率改善コンバータの制御装置が記載されている。
特開２０１８－４６６０１号公報
制御装置は、複数のセル電圧をバランスさせるようにすると、条件によっては、電源回路を動作させることが出来なくなる可能性がある。そのような条件は、例えば、入力瞬停（瞬時停電）などによる入力過電流発生により、制御装置が、ＤＣ／ＤＣコンバータを停止させるよりも前に、力率改善コンバータを停止させた場合に起こり得る。電源から各セルへの入力電流が絶たれた後も、ＤＣ／ＤＣコンバータが停止するまでの間は、各セルから力率改善コンバータの出力電流が継続し、且つ、各セルからの力率改善コンバータの出力電流がアンバランスだからである。この場合、上記の力率改善コンバータの出力電流のアンバランスが原因で、複数のセル電圧の差が大きくなる。そして、制御装置は、瞬停後の入力電圧の復帰による再起動時に、複数のセル電圧の差がバランス制御可能な範囲を超えていると、電源回路を動作させることが出来なくなる。
本発明は、電源回路を動作させることが出来なくなることを抑制できる、制御装置及び制御方法を提供することを目的とする。
本発明の一態様の電源回路の制御装置は、
２つの入力端子を夫々有するとともに複数のスイッチング素子を夫々含む複数のコンバータの前記入力端子が直列接続され、直列接続された前記複数のコンバータに入力される交流入力電圧を直流電圧に夫々変換する電源回路を制御する、制御装置であって、
前記複数のコンバータの出力電圧の内で最も低い電圧に基づいて、電圧制御補償を行って電圧制御補償量を出力し、前記複数のコンバータの全部の出力電圧に基づいて、前記複数のコンバータの出力電圧をバランスさせるためのバランス制御補償を行ってバランス制御補償量を出力し、前記電圧制御補償量及び前記バランス制御補償量に基づいて、複数のスイッチング駆動信号を前記複数のコンバータへ出力する、
ことを特徴とする。
前記制御装置において、
前記最も低い電圧と予め定められた目標電圧との間の偏差に基づいて、前記電圧制御補償量を算出し、
前記最も低い電圧と他の前記コンバータの出力電圧との間の偏差に基づいて、前記バランス制御補償量を算出し、
前記電圧制御補償量に基づくデューティに前記バランス制御補償量を加算又は減算することにより、前記複数のスイッチング駆動信号のデューティを制御する、
ことを特徴とする。
前記制御装置において、
前記最も低い電圧と予め定められた目標電圧との間の偏差に比例積分制御又は比例積分微分制御を行って、前記電圧制御補償量を算出し、
前記最も低い電圧と他の前記コンバータの出力電圧との間の偏差に比例積分制御又は比例積分微分制御を行って、前記バランス制御補償量を算出する、
ことを特徴とする。
前記制御装置において、
前記複数のコンバータの各々は、
第１整流素子と第１スイッチング素子とが直列に接続された第１直列回路と、第２整流素子と第２スイッチング素子とが直列に接続された第２直列回路と、コンデンサと、を含み、
前記２つの入力端子の内の一方が、前記第１整流素子と前記第１スイッチング素子との接続点であり、
前記２つの入力端子の内の他方が、前記第２整流素子と前記第２スイッチング素子との接続点であり、
前記第１直列回路、前記第２直列回路、及び、前記コンデンサの両端が、出力端子である、
ことを特徴とする。
前記制御装置において、
前記複数のコンバータの各々は、
第１スイッチング素子と第２スイッチング素子とが直列に接続された第１直列回路と、第３スイッチング素子と第４スイッチング素子とが直列に接続された第２直列回路と、コンデンサと、を含み、
前記２つの入力端子の内の一方が、前記第１スイッチング素子と前記第２スイッチング素子との接続点であり、
前記２つの入力端子の内の他方が、前記第３スイッチング素子と前記第４スイッチング素子との接続点であり、
前記第１直列回路、前記第２直列回路、及び、前記コンデンサの両端が、出力端子である、
ことを特徴とする。
前記制御装置において、
前記複数のコンバータの各々は、
第１整流素子と第２整流素子とが直列に接続された第１直列回路と、第１スイッチング素子と第２スイッチング素子とが直列に接続された第２直列回路と、コンデンサと、を含み、
前記２つの入力端子の内の一方が、前記第１整流素子と前記第２整流素子との接続点であり、
前記２つの入力端子の内の他方が、前記第１スイッチング素子と前記第２スイッチング素子との接続点であり、
前記第１直列回路、前記第２直列回路、及び、前記コンデンサの両端が、出力端子である、
ことを特徴とする。
本発明の一態様の電源回路の制御方法は、
２つの入力端子を夫々有するとともに複数のスイッチング素子を夫々含む複数のコンバータの前記入力端子が直列接続され、直列接続された前記複数のコンバータに入力される交流入力電圧を直流電圧に夫々変換する電源回路を制御する、制御方法であって、
前記複数のコンバータの出力電圧の内で最も低い電圧に基づいて、電圧制御補償を行って電圧制御補償量を出力し、
前記複数のコンバータの全部の出力電圧に基づいて、前記複数のコンバータの出力電圧をバランスさせるためのバランス制御補償を行ってバランス制御補償量を出力し、
前記電圧制御補償量及び前記バランス制御補償量に基づいて、複数のスイッチング駆動信号を前記複数のコンバータへ出力する、
ことを特徴とする。
本発明の一態様の電源回路の制御装置及び制御方法は、回路を動作させることが出来なくなることを抑制できるという効果を奏する。
図１は、比較例の制御装置の制御対象である電源回路の回路構成を示す図である。 図２は、比較例の制御装置のブロック図である。 図３は、比較例の各部の電圧、電流、制御補償量及び内部信号を示す図である。 図４は、比較例の各部の電圧及び電流を示す図である。 図５は、第１の実施の形態の制御装置のブロック図である。 図６は、第１の実施の形態の制御装置のフローチャートである。 図７は、第１の実施の形態の制御装置のフローチャートである。 図８は、第１の実施の形態の制御装置のフローチャートである。 図９は、第１の実施の形態の制御装置のフローチャートである。 図１０は、第１の実施の形態の各部の電圧、電流、制御補償量及び内部信号を示す図である。 図１１は、第１の実施の形態の各部の電圧及び電流を示す図である。 図１２は、第２の実施の形態の制御装置の制御対象である電源回路を示す図である。 図１３は、第２の実施の形態の制御装置のブロック図である。 図１４は、力率改善コンバータの第１の変形例の構成を示す図である。 図１５は、力率改善コンバータの第２の変形例の構成を示す図である。
以下に、本発明の電源回路の制御装置及び制御方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
＜第１の実施の形態＞
以下、第１の実施の形態について説明するが、第１の実施の形態の理解の容易のため、先に比較例について説明する。
（比較例）
図１は、比較例の制御装置の制御対象である電源回路の回路構成を示す図である。電源回路１は、交流入力電圧の供給を電源２から受けて、直流の出力電圧を負荷３に出力する。電源２は、系統電源が例示されるが、本開示はこれに限定されない。負荷３は、リチウムイオン電池が例示されるが、本開示はこれに限定されない。
電源回路１は、第１力率改善コンバータ６－１と、第２力率改善コンバータ６－２と、マルチセル型のＤＣ／ＤＣコンバータ７と、を含む。
第１力率改善コンバータ６－１及び第２力率改善コンバータ６－２の各々が、本開示の「コンバータ」に相当する。
第１力率改善コンバータ６－１は、ダイオードＤ１及びＤ２と、トランジスタＱ１及びＱ２と、コンデンサＣ１と、を含む。ダイオードＤ１が、本開示の「第１整流素子」に相当する。トランジスタＱ１が、本開示の「第１スイッチング素子」に相当する。ダイオードＤ１及びトランジスタＱ１が、本開示の「第１直列回路」に相当する。ダイオードＤ２が、本開示の「第２整流素子」に相当する。トランジスタＱ２が、本開示の「第２スイッチング素子」に相当する。ダイオードＤ２及びトランジスタＱ２が、本開示の「第２直列回路」に相当する。
第２力率改善コンバータ６－２は、ダイオードＤ３及びＤ４と、トランジスタＱ３及びＱ４と、コンデンサＣ２と、を含む。ダイオードＤ３が、本開示の「第１整流素子」に相当する。トランジスタＱ３が、本開示の「第１スイッチング素子」に相当する。ダイオードＤ３及びトランジスタＱ３が、本開示の「第１直列回路」に相当する。ダイオードＤ４が、本開示の「第２整流素子」に相当する。トランジスタＱ４が、本開示の「第２スイッチング素子」に相当する。ダイオードＤ４及びトランジスタＱ４が、本開示の「第２直列回路」に相当する。
なお、本開示では、各トランジスタがＭＯＳＦＥＴであることとしたが、これに限定されない。各トランジスタは、シリコンパワーデバイス、ＧａＮパワーデバイス、ＳｉＣパワーデバイス、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などでも良い。
各トランジスタは、寄生ダイオード（ボディダイオード）を有する。寄生ダイオードとは、ＭＯＳＦＥＴのバックゲートとソース及びドレインとの間のｐｎ接合である。寄生ダイオードは、トランジスタのオフ時の過渡的な逆起電力を逃すためのフリーホイールダイオードとして利用可能である。
第１力率改善コンバータ６－１において、ダイオードＤ１のアノードは、トランジスタＱ１のドレインに電気的に接続されている。ダイオードＤ２のアノードは、トランジスタＱ２のドレインに電気的に接続されている。
ダイオードＤ１のカソード及びダイオードＤ２のカソードは、コンデンサＣ１の一端（高電位側端）に電気的に接続されている。トランジスタＱ１のソース及びトランジスタＱ２のソースは、コンデンサＣ１の他端（低電位側端）に電気的に接続されている。
ダイオードＤ１のアノードとトランジスタＱ１のドレインとの接続点が、第１力率改善コンバータ６－１の一方の入力端子である。ダイオードＤ２のアノードとトランジスタＱ２のドレインとの接続点が、第１力率改善コンバータ６－１の他方の入力端子である。コンデンサＣ１の両端が、第１力率改善コンバータ６－１の出力端子である。
第２力率改善コンバータ６－２において、ダイオードＤ３のアノードは、トランジスタＱ３のドレインに電気的に接続されている。ダイオードＤ４のアノードは、トランジスタＱ４のドレインに電気的に接続されている。
ダイオードＤ３のカソード及びダイオードＤ４のカソードは、コンデンサＣ２の一端（高電位側端）に電気的に接続されている。トランジスタＱ３のソース及びトランジスタＱ４のソースは、コンデンサＣ２の他端（低電位側端）に電気的に接続されている。
ダイオードＤ３のアノードとトランジスタＱ３のドレインとの接続点が、第２力率改善コンバータ６－２の一方の入力端子である。ダイオードＤ４のアノードとトランジスタＱ４のドレインとの接続点が、第２力率改善コンバータ６－２の他方の入力端子である。コンデンサＣ２の両端が、第２力率改善コンバータ６－２の出力端子である。
第１力率改善コンバータ６－１の一方の入力端子は、チョークコイル４を介して、電源２の一端に電気的に接続されている。第２力率改善コンバータ６－２の一方の入力端子は、チョークコイル５を介して、電源２の他端に電気的に接続されている。第１力率改善コンバータ６－１の他方の入力端子は、第２力率改善コンバータ６－２の他方の入力端子に電気的に接続されている。
つまり、第１力率改善コンバータ６－１と、第２力率改善コンバータ６－２とは、直列接続（カスケード接続）されている。
第１力率改善コンバータ６－１の一方の入力端子を、以降、「ノードＡ」と称する場合がある。第２力率改善コンバータ６－２の一方の入力端子を、以降、「ノードＢ」と称する場合がある。第１力率改善コンバータ６－１のコンデンサＣ１の電圧を、以降、「第１セル電圧」と称する場合がある。第２力率改善コンバータ６－２のコンデンサＣ１の電圧を、以降、「第２セル電圧」と称する場合がある。
ノードＡ及びノードＢには、チョークコイル４及び５を介して、交流入力電圧が電源２から入力される。
ＤＣ／ＤＣコンバータ７は、第１トランス駆動回路１１－１と、第２トランス駆動回路１１－２と、第１トランス１３と、第２トランス１４と、整流回路１８と、コンデンサ１９と、を含む。
ＤＣ／ＤＣコンバータ７は、ＬＬＣ共振を利用したＬＬＣコンバータ（絶縁型共振コンバータ）とするが、本開示はこれに限定されない。
第１トランス駆動回路１１－１及び第２トランス駆動回路１１－２の各々は、トランジスタ１１ａから１１ｄまでを含む。
第１トランス駆動回路１１－１において、トランジスタ１１ａのソースは、トランジスタ１１ｂのドレインに電気的に接続されている。トランジスタ１１ｃのソースは、トランジスタ１１ｄのドレインに電気的に接続されている。
トランジスタ１１ａのドレイン及びトランジスタ１１ｃのドレインは、コンデンサＣ１の一端（高電位側端）に電気的に接続されている。トランジスタ１１ｂのソース及びトランジスタ１１ｄのソースは、コンデンサＣ１の他端（低電位側端）に電気的に接続されている。
トランジスタ１１ａのドレインとトランジスタ１１ｃのドレインとの接続点が、第１トランス駆動回路１１－１の一方の入力端子である。トランジスタ１１ｂのソースとトランジスタ１１ｄのソースとの接続点が、第１トランス駆動回路１１－１の他方の入力端子である。
第１トランス駆動回路１１－１の２つの入力端子には、第１セル電圧が入力される。
トランジスタ１１ｃのソースとトランジスタ１１ｄのドレインとの接続点が、第１トランス駆動回路１１－１の一方の出力端子である。トランジスタ１１ａのソースとトランジスタ１１ｂのドレインとの接続点が、第１トランス駆動回路１１－１の他方の出力端子である。
第２トランス駆動回路１１－２の回路構成は、第１トランス駆動回路１１－１と同様であるので、説明を省略する。
トランジスタ１１ａのドレインとトランジスタ１１ｃのドレインとの接続点が、第２トランス駆動回路１１－２の一方の入力端子である。トランジスタ１１ｂのソースとトランジスタ１１ｄのソースとの接続点が、第２トランス駆動回路１１－２の他方の入力端子である。
第２トランス駆動回路１１－２の２つの入力端子には、第２セル電圧が入力される。
トランジスタ１１ｃのソースとトランジスタ１１ｄのドレインとの接続点が、第２トランス駆動回路１１－２の一方の出力端子である。トランジスタ１１ａのソースとトランジスタ１１ｂのドレインとの接続点が、第２トランス駆動回路１１－２の他方の出力端子である。
第１トランス１３は、１次巻線１３ａと、２次巻線１３ｂと、コア１３ｃと、を含む。１次巻線１３ａ及び２次巻線１３ｂは、コア１３ｃに巻回されている。
１次巻線１３ａは、漏れインダクタンス１３ｅと、励磁インダクタンス１３ｆと、を含む。１次巻線１３ａの一端は、コンデンサＣ３を介して、第１トランス駆動回路１１－１の一方の出力端子に電気的に接続されている。１次巻線１３ａの他端は、第１トランス駆動回路１１－１の他方の出力端子に電気的に接続されている。
第１トランス駆動回路１１－１は、正方向の直流電圧（第１セル電圧）、負方向の直流電圧（第１セル電圧の逆方向の電圧）、又は、ゼロ電圧を第１トランス駆動回路１１－１の一方の出力端子と他方の出力端子との間に出力する。
例えば、第１トランス駆動回路１１－１は、トランジスタ１１ｂ及び１１ｃがオン状態、且つ、トランジスタ１１ａ及び１１ｄがオフ状態の場合、正方向の直流電圧を第１トランス駆動回路１１－１の一方の出力端子と他方の出力端子との間に出力する。
また例えば、第１トランス駆動回路１１－１は、トランジスタ１１ｂ及び１１ｃがオフ状態、且つ、トランジスタ１１ａ及び１１ｄがオン状態の場合、負方向の直流電圧を第１トランス駆動回路１１－１の一方の出力端子と他方の出力端子との間に出力する。
また例えば、第１トランス駆動回路１１－１は、トランジスタ１１ａから１１ｄまでがオフ状態の場合、ゼロ電圧を第１トランス駆動回路１１－１の一方の出力端子と他方の出力端子との間に出力する。
第２トランス１４は、１次巻線１４ａと、２次巻線１４ｂと、コア１４ｃと、を含む。１次巻線１４ａ、及び、２次巻線１４ｂは、コア１４ｃに巻回されている。
１次巻線１４ａは、漏れインダクタンス１４ｅと、励磁インダクタンス１４ｆと、を含む。１次巻線１４ａの一端は、コンデンサＣ４を介して、第２トランス駆動回路１１－２の一方の出力端子に電気的に接続されている。１次巻線１４ａの他端は、第２トランス駆動回路１１－２の他方の出力端子に電気的に接続されている。
第２トランス駆動回路１１－２は、正方向の直流電圧（第２セル電圧）、負方向の直流電圧（第１セル電圧の逆方向の電圧）、又は、ゼロ電圧を第２トランス駆動回路１１－２の一方の出力端子と他方の出力端子との間に出力する。
例えば、第２トランス駆動回路１１－２は、トランジスタ１１ｂ及び１１ｃがオン状態、且つ、トランジスタ１１ａ及び１１ｄがオフ状態の場合、正方向の直流電圧を第２トランス駆動回路１１－２の一方の出力端子と他方の出力端子との間に出力する。
また例えば、第２トランス駆動回路１１－２は、トランジスタ１１ｂ及び１１ｃがオフ状態、且つ、トランジスタ１１ａ及び１１ｄがオン状態の場合、負方向の直流電圧を第２トランス駆動回路１１－２の一方の出力端子と他方の出力端子との間に出力する。
また例えば、第２トランス駆動回路１１－２は、トランジスタ１１ａから１１ｄまでがオフ状態の場合、ゼロ電圧を第２トランス駆動回路１１－２の一方の出力端子と他方の出力端子との間に出力する。
第１トランス１３の２次巻線１３ｂの一端は、第２トランス１４の２次巻線１４ｂの一端に電気的に接続されている。つまり、２次巻線１３ｂと２次巻線１４ｂとは、直列接続されている。従って、直列接続された２次巻線１３ｂ及び２次巻線１４ｂの電圧は、２次巻線１３ｂに励磁された電圧と、２次巻線１４ｂに励磁された電圧と、の和になる。
整流回路１８は、ブリッジダイオードとするが、本開示はこれに限定されない。
整流回路１８は、ダイオード１８ａから１８ｄまでを含む。ダイオード１８ａのアノードは、ダイオード１８ｂのカソードに電気的に接続されている。ダイオード１８ｃのアノードは、ダイオード１８ｄのカソードに電気的に接続されている。
ダイオード１８ａのカソード及びダイオード１８ｃのカソードは、コンデンサ１９の一端（高電位側端）に電気的に接続されている。ダイオード１８ｂのアノード及びダイオード１８ｄのアノードは、コンデンサ１９の他端（低電位側端）に電気的に接続されている。
ダイオード１８ａのアノードとダイオード１８ｂのカソードとの接続点が、整流回路１８の一方の入力端子である。ダイオード１８ｃのアノードとダイオード１８ｄのカソードとの接続点が、整流回路１８の他方の入力端子である。
整流回路１８の一方の入力端子は、チョークコイル１６を介して、第１トランス１３の２次巻線１３ｂの他端に電気的に接続されている。整流回路１８の他方の入力端子は、チョークコイル１７を介して、第２トランス１４の２次巻線１４ｂの他端に電気的に接続されている。
ダイオード１８ａのカソードとダイオード１８ｃのカソードとの接続点が、整流回路１８の一方の出力端子である。ダイオード１８ｂのアノードとダイオード１８ｄのアノードとの接続点が、整流回路１８の他方の出力端子である。
整流回路１８は、２次巻線１３ｂ及び２次巻線１４ｂに励磁される電圧を全波整流して、コンデンサ１９に出力する。コンデンサ１９は、整流回路１８で全波整流された電圧を平滑化する。
コンデンサ１９の一端（高電位側端）は、チョークコイル８を介して、負荷３の一端（例えば、リチウムイオン電池の正極）に電気的に接続されている。コンデンサ１９の他端（低電位側端）は、負荷３の他端（例えば、リチウムイオン電池の負極）に電気的に接続されている。
負荷３には、コンデンサ１９で平滑化された直流電圧が入力される。例えば、負荷３がリチウムイオン電池である場合には、リチウムイオン電池は、コンデンサ１９で平滑化された直流電圧によって、充電される。
なお、本開示では、共振回路（ＬＬＣ共振回路）が１次巻線１３ａ及び１次巻線１４ａの側にあることとしたが、これに限定されない。共振回路は、２次巻線１３ｂ及び２次巻線１４ｂの側にあっても良い。また、共振回路は、１次巻線１３ａ及び１次巻線１４ａの側と、２次巻線１３ｂ及び２次巻線１４ｂの側と、の両側にあっても良い。
回路要素の個体差に起因して、第１力率改善コンバータ６－１のコンデンサＣ１から第１トランス駆動回路１１－１に流れる電流Ｉｏｕｔ１と、第２力率改善コンバータ６－２のコンデンサＣ１から第２トランス駆動回路１１－２に流れる電流Ｉｏｕｔ２と、がアンバランスになる可能性がある。回路要素は、例えば、共振回路（図１では、ＬＬＣ回路）を構成する素子（例えば、励磁インダクタンス１３ｆ及び１４ｆ）が例示される。従って、第１セル電圧と、第２セル電圧とが、アンバランスになる可能性がある。
図２は、比較例の制御装置のブロック図である。制御装置２０は、上記した、第１セル電圧と第２セル電圧とがアンバランスになることを、抑制する。
制御装置２０は、力率改善コンバータ制御部２１と、トランス駆動回路制御部２２と、を含む。
力率改善コンバータ制御部２１は、予め定められた方のセル電圧（本比較例では、第２セル電圧）を参照して電圧制御補償を行い、力率改善に必要な電流制御補償を行い、その後で、両方のセル電圧を参照して第１セル電圧と第２セル電圧とのバランス制御補償を行う。バランス制御は、電流制御補償器で出力された値に応じて行う。
力率改善コンバータ制御部２１は、目標電圧設定部２１ａと、第１セル電圧検出部２１ｂ－１と、第２セル電圧検出部２１ｂ－２と、電圧制御補償器２１ｃと、交流入力電圧検出部２１ｄと、乗算器２１ｅと、交流入力電流検出部２１ｆと、電流制御補償器２１ｇと、バランス制御補償器２１ｈと、駆動信号生成部２１ｉと、を含む。
目標電圧設定部２１ａは、第１セル電圧及び第２セル電圧の目標値（一定値）を設定する。
第１セル電圧検出部２１ｂ－１は、例えば電圧センサを含んで構成され、第１セル電圧を検出して出力する。
第２セル電圧検出部２１ｂ－２は、例えば電圧センサを含んで構成され、第２セル電圧を検出して出力する。
電圧制御補償器２１ｃは、セル電圧の目標値と、第２セル電圧検出部２１ｂ－２で検出される第２セル電圧と、に基づいて、電圧制御補償量を乗算器２１ｅに出力する。電圧制御補償器２１ｃは、例えば、セル電圧の目標値と第２セル電圧との差分（電圧偏差）に比例制御（Ｐ制御）、比例積分制御（ＰＩ制御）、比例積分微分制御（ＰＩＤ制御）等を行って、電圧制御補償量を出力することが例示されるが、本開示はこれに限定されない。
交流入力電圧検出部２１ｄは、例えば電圧センサを含んで構成され、電源２（図１参照）の電圧である交流入力電圧を検出して出力する。なお、交流入力電圧検出部２１ｄは、電源２の電圧の瞬時値を検出することとするが、本開示はこれに限定されない。
乗算器２１ｅは、電圧制御補償器２１ｃから出力される電圧制御補償量と、交流入力電圧検出部２１ｄから出力される交流入力電圧と、を乗算して出力する。
交流入力電流検出部２１ｆは、例えば電流センサを含んで構成され、電源２から電源回路１に入力される交流入力電流を検出して出力する。
電流制御補償器２１ｇは、乗算器２１ｅの出力値と、交流入力電流検出部２１ｆによって検出される交流入力電流と、に基づいて、電流制御補償量を駆動信号生成部２１ｉに出力する。電流制御補償器２１ｇは、例えば、乗算器２１ｅの出力値と交流入力電流との差分（電流偏差）に比例制御（Ｐ制御）、比例積分制御（ＰＩ制御）、比例積分微分制御（ＰＩＤ制御）等を行って、電流制御補償量を出力することが例示されるが、本開示はこれに限定されない。
バランス制御補償器２１ｈは、第１セル電圧検出部２１ｂ－１で検出される第１セル電圧と、第２セル電圧検出部２１ｂ－２で検出される第２セル電圧と、に基づいて、バランス制御補償量を駆動信号生成部２１ｉに出力する。バランス制御補償器２１ｈは、例えば、第２セル電圧と第１セル電圧との差分（電圧偏差）に比例制御（Ｐ制御）、比例積分制御（ＰＩ制御）、比例積分微分制御（ＰＩＤ制御）等を行って、バランス制御補償量を出力することが例示されるが、本開示はこれに限定されない。
駆動信号生成部２１ｉは、電流制御補償器２１ｇから出力される電流制御補償量に基づくデューティからバランス制御補償量を減ずることにより、第１力率改善コンバータ６－１に出力するスイッチング駆動信号を生成する。また、駆動信号生成部２１ｉは、電流制御補償器２１ｇから出力される電流制御補償量に基づくデューティにバランス制御補償量を加えることにより、第２力率改善コンバータ６－２に出力するスイッチング駆動信号を生成する。
トランス駆動回路制御部２２による第１トランス駆動回路１１－１及び第２トランス駆動回路１１－２の制御は、周知であるので、説明を省略する。
［比較例の課題］
図３は、比較例の各部の電圧、電流、制御補償量及び内部信号を示す図である。詳しくは、図３は、起動時の、第１セル電圧、第２セル電圧、ＤＣ／ＤＣコンバータ７の出力電流、電圧制御補償器２１ｃが出力する電圧制御補償量、バランス制御補償器２１ｈが出力するバランス制御補償量、第１力率改善コンバータ６－１、第２力率改善コンバータ６－２、及び、ＤＣ／ＤＣコンバータ７の動作状態を示す図である。
波形１２１は、第１セル電圧の波形である。波形１２２は、第２セル電圧の波形である。波形１２３は、出力電流の波形である。波形１２４は、電圧制御補償量の波形である。波形１２５は、バランス制御補償量の波形である。波形１２６は、第１力率改善コンバータ６－１及び第２力率改善コンバータ６－２の動作状態を示す波形である。波形１２７は、ＤＣ／ＤＣコンバータ７の動作状態を示す波形である。波形１２８は、目標電圧設定部２１ａで設定される目標電圧の波形である。
タイミングｔ０において、制御装置２０が起動し、第１力率改善コンバータ６－１及び第２力率改善コンバータ６－２（波形１２６参照）、並びに、ＤＣ／ＤＣコンバータ７（波形１２７参照）が動作を開始する。なお、タイミングｔ０において、第１セル電圧（波形１２１参照）は、目標電圧（波形１２８参照）より低く、第２セル電圧（波形１２２参照）は、目標電圧（波形１２８参照）より高い。
このような事は、例えば、入力過電流発生により、トランス駆動回路制御部２２がＤＣ／ＤＣコンバータ７を停止させるよりも前に、力率改善コンバータ制御部２１が第１力率改善コンバータ６－１及び第２力率改善コンバータ６－２を停止させた場合に起こり得る。電源２からコンデンサＣ１及びＣ２への入力電流が絶たれた後も、ＤＣ／ＤＣコンバータ７が停止するまでの間は、電流Ｉｏｕｔ１及びＩｏｕｔ２が継続する。そして、Ｉｏｕｔ１＞Ｉｏｕｔ２であると、第２セル電圧＞第１セル電圧となる。
電圧制御補償器２１ｃは、第２セル電圧（波形１２２参照）が目標電圧（波形１２８参照）よりも高いので、電圧制御補償量（波形１２４参照）をゼロにする。一方、バランス制御補償器２１ｈは、バランス制御補償量（波形１２５参照）が取り得る範囲（矢印１２９参照）の最大値を出力する。
また、ＤＣ／ＤＣコンバータ７が動作を開始した結果、出力電流（波形１２３参照）が一定に増加して行く。
電圧制御操作量がゼロとなり、目標電圧に制御することができなくなると、バランス制御補償量が最大値となってしまい、第１セル電圧が低下して行き、入力電圧のピーク値が第１セル電圧と第２セル電圧の合算値でしか動作できなくなるため、第２セル電圧が上昇して行く。
タイミングｔ１において、第２セル電圧（波形１２２参照）と第１セル電圧（波形１２１参照）との間の差が制御可能な範囲を超えると、安全を確保するために、制御装置２０は、第１力率改善コンバータ６－１、第２力率改善コンバータ６－２、及び、ＤＣ／ＤＣコンバータ７を停止させる。
図４は、比較例の各部の電圧及び電流を示す図である。詳しくは、図４は、起動時の、第１セル電圧、第２セル電圧、出力電流、及び、交流入力電流の実測波形を示す図である。
波形１３１は、第１セル電圧の波形である。波形１３２は、第２セル電圧の波形である。波形１３３は、出力電流の波形である。波形１３４は、交流入力電流の波形である。
このように、制御装置２０は、予め定められた方のセル電圧（比較例では、第２セル電圧）が他方のセル電圧（比較例では、第１セル電圧）より低いと、電源回路１を動作させることが出来ない。
本開示の第１の実施の形態は、電源回路１を動作させることが出来なくなることを抑制することを可能とする。
（第１の実施の形態）
第１の実施の形態の制御装置の制御対象である電源回路は、図１で示した電源回路１と同じであるので、図示及び説明を省略する。また、第１の実施の形態の制御装置の構成要素のうち、比較例と同一の構成要素については、説明を省略する。
図５は、第１の実施の形態の制御装置のブロック図である。制御装置３０は、制御装置２０（図２参照）と比較して、力率改善コンバータ制御部２１に代えて、力率改善コンバータ制御部２１Ａを含む。
力率改善コンバータ制御部２１Ａは、力率改善コンバータ制御部２１（図２参照）と比較して、起動前第１セル電圧検出部２１ｊ－１と、起動前第２セル電圧検出部２１ｊ－２と、制御選択フラグ設定部２１ｋと、を更に含む。
起動前第１セル電圧検出部２１ｊ－１は、例えば電圧センサを含んで構成され、第１力率改善コンバータ６－１が起動する前の起動前第１セル電圧を検出して出力する。
起動前第２セル電圧検出部２１ｊ－２は、例えば電圧センサを含んで構成され、第２力率改善コンバータ６－２が起動する前の起動前第２セル電圧を検出して出力する。
制御選択フラグ設定部２１ｋは、起動前第１セル電圧と起動前第２セル電圧とを比較し、起動前第１セル電圧が起動前第２セル電圧以上である場合、制御選択フラグＦＬＧを「ＯＮ」（例えば「０ｘ０１」）に設定する。制御選択フラグ設定部２１ｋは、起動前第１セル電圧が起動前第２セル電圧より低い場合、制御選択フラグＦＬＧを「ＯＦＦ」（例えば「０ｘ００」）に設定する。
電圧制御補償器２１ｃは、制御選択フラグＦＬＧが「ＯＮ」である場合、目標電圧設定部２１ａから出力される目標電圧と、第２セル電圧検出部２１ｂ－２から出力される第２セル電圧と、に基づいて、電圧制御補償量を乗算器２１ｅに出力する。
電圧制御補償器２１ｃは、制御選択フラグＦＬＧが「ＯＦＦ」である場合、目標電圧設定部２１ａから出力される目標電圧と、第１セル電圧検出部２１ｂ－１から出力される第１セル電圧と、に基づいて、電圧制御補償量を乗算器２１ｅに出力する。
つまり、電圧制御補償器２１ｃは、第１セル電圧と第２セル電圧との内の低い方のセル電圧を参照して、電圧制御補償量を算出する。
バランス制御補償器２１ｈは、制御選択フラグＦＬＧが「ＯＮ」である場合、第２セル電圧と第１セル電圧との差分（電圧偏差）に基づいて、バランス制御補償量を駆動信号生成部２１ｉに出力する。
バランス制御補償器２１ｈは、制御選択フラグＦＬＧが「ＯＦＦ」である場合、第１セル電圧と第２セル電圧との差分（電圧偏差）に基づいて、バランス制御補償量を駆動信号生成部２１ｉに出力する。
駆動信号生成部２１ｉは、制御選択フラグＦＬＧが「ＯＮ」である場合、電流制御補償器２１ｇから出力される電流制御補償量に基づくデューティからバランス制御補償量を減ずることにより、トランジスタＱ１及びＱ２に出力するスイッチング駆動信号を生成する。また、駆動信号生成部２１ｉは、電流制御補償器２１ｇから出力される電流制御補償量に基づくデューティにバランス制御補償量を加えることにより、トランジスタＱ４及びＱ３に出力するスイッチング駆動信号を生成する。
駆動信号生成部２１ｉは、制御選択フラグＦＬＧが「ＯＦＦ」である場合、電流制御補償器２１ｇから出力される電流制御補償量に基づくデューティにバランス制御補償量を加えることにより、トランジスタＱ１及びＱ２に出力するスイッチング駆動信号を生成する。また、駆動信号生成部２１ｉは、電流制御補償器２１ｇから出力される電流制御補償量に基づくデューティからバランス制御補償量を減ずることにより、トランジスタＱ４及びＱ３に出力するスイッチング駆動信号を生成する。
図６から図９は、第１の実施の形態の制御装置のフローチャートである。制御装置３０は、起動時に、図６のフローチャートに示す処理を実施する。また、制御装置３０は、制御タイミング毎に、図７から図９のフローチャートに示す処理を実施する。
図６を参照すると、制御選択フラグ設定部２１ｋは、ステップＳ１００において、起動前第１セル電圧が起動前第２セル電圧以上であるか否かを判定する。
制御選択フラグ設定部２１ｋは、起動前第１セル電圧が起動前第２セル電圧以上であると判定したら（ステップＳ１００でＹｅｓ）、処理をステップＳ１０２に進める。制御選択フラグ設定部２１ｋは、起動前第１セル電圧が起動前第２セル電圧以上ではないと判定したら（ステップＳ１００でＮｏ）、処理をステップＳ１０４に進める。
制御選択フラグ設定部２１ｋは、ステップＳ１０２において、制御選択フラグＦＬＧを「ＯＮ」（例えば、「０ｘ０１」）に設定し、処理を終了する。
一方、制御選択フラグ設定部２１ｋは、ステップＳ１０４において、制御選択フラグＦＬＧを「ＯＦＦ」（例えば、「０ｘ００」）に設定し、処理を終了する。
図７を参照すると、電圧制御補償器２１ｃは、ステップＳ１１０において、制御選択フラグＦＬＧが「ＯＮ」であるか否かを判定する。
電圧制御補償器２１ｃは、制御選択フラグＦＬＧが「ＯＮ」であると判定したら（ステップＳ１１０でＹｅｓ）、処理をステップＳ１１２に進める。電圧制御補償器２１ｃは、制御選択フラグＦＬＧが「ＯＮ」ではないと判定したら（ステップＳ１１０でＮｏ）、処理をステップＳ１１４に進める。
電圧制御補償器２１ｃは、ステップＳ１１２において、目標電圧から第２セル電圧を減ずることにより、今回の電圧制御電圧偏差Ｅｖｏ（ｎ）を算出する。更に、電圧制御補償器２１ｃは、今回の電圧制御補償量Ｕｖｏ（ｎ）を、次の式（１）で算出し、処理を終了する。
Ｕｖｏ（ｎ）
＝Ｅｖｏ（ｎ）・Ｋｖｏ０＋Ｅｖｏ（ｎ－１）・Ｋｖｏ１＋Ｕｖｏ（ｎ－１）
・・・（１）
式（１）において、Ｋｖｏ０及びＫｖｏ１は、予め定められた定数である。Ｅｖｏ（ｎ－１）は、前回の電圧制御電圧偏差である。Ｕｖｏ（ｎ－１）は、前回の電圧制御補償量である。つまり、電圧制御補償器２１ｃは、ＰＩ制御（比例積分制御）を行う。
一方、電圧制御補償器２１ｃは、ステップＳ１１４において、目標電圧から第１セル電圧を減ずることにより、今回の電圧制御電圧偏差Ｅｖｏ（ｎ）を算出する。更に、電圧制御補償器２１ｃは、今回の電圧制御補償量Ｕｖｏ（ｎ）を、上記の式（１）で算出し、処理を終了する。
図８を参照すると、バランス制御補償器２１ｈは、ステップＳ１２０において、制御選択フラグが「ＯＮ」であるか否かを判定する。
バランス制御補償器２１ｈは、制御選択フラグＦＬＧが「ＯＮ」であると判定したら（ステップＳ１２０でＹｅｓ）、処理をステップＳ１２２に進める。バランス制御補償器２１ｈは、制御選択フラグＦＬＧが「ＯＮ」ではないと判定したら（ステップＳ１２０でＮｏ）、処理をステップＳ１２４に進める。
バランス制御補償器２１ｈは、ステップＳ１２２において、第２セル電圧から第１セル電圧を減ずることにより、今回のバランス制御電圧偏差Ｅｖｃ（ｎ）を算出する。更に、バランス制御補償器２１ｈは、今回のバランス制御補償量Ｕｖｃ（ｎ）を、次の式（２）で算出し、処理を終了する。
Ｕｖｃ（ｎ）
＝Ｅｖｃ（ｎ）・Ｋｖｃ０＋Ｅｖｃ（ｎ－１）・Ｋｖｃ１＋Ｕｖｃ（ｎ－１）
・・・（２）
式（２）において、Ｋｖｃ０及びＫｖｃ１は、予め定められた定数である。Ｅｖｃ（ｎ－１）は、前回のバランス制御電圧偏差である。Ｕｖｃ（ｎ－１）は、前回のバランス制御補償量である。つまり、バランス制御補償器２１ｈは、ＰＩ制御（比例積分制御）を行う。
一方、バランス制御補償器２１ｈは、ステップＳ１２４において、第１セル電圧から第２セル電圧を減ずることにより、今回のバランス制御電圧偏差Ｅｖｃ（ｎ）を算出する。更に、バランス制御補償器２１ｈは、今回のバランス制御補償量Ｕｖｃ（ｎ）を、上記の式（２）で算出し、処理を終了する。
図９を参照すると、駆動信号生成部２１ｉは、ステップＳ１３０において、制御選択フラグＦＬＧが「ＯＮ」であるか否かを判定する。
駆動信号生成部２１ｉは、制御選択フラグＦＬＧが「ＯＮ」であると判定したら（ステップＳ１３０でＹｅｓ）、処理をステップＳ１３２に進める。駆動信号生成部２１ｉは、制御選択フラグＦＬＧが「ＯＮ」ではないと判定したら（ステップＳ１３０でＮｏ）、処理をステップＳ１３４に進める。
駆動信号生成部２１ｉは、ステップＳ１３２において、スイッチング駆動信号のデューティを算出し、スイッチング駆動信号を生成する。詳しくは、駆動信号生成部２１ｉは、トランジスタＱ１のゲートへ入力されるスイッチング駆動信号ＤＲＶ１のデューティを、次の式（３）で算出する。
ＤＲＶ１＝Ｄｕｔｙ－Ｕｖｃ（ｎ） ・・・（３）
式（３）において、Ｄｕｔｙは、電流制御補償器２１ｇから出力される電流制御補償量に基づくデューティである。トランジスタＱ２のゲートへ入力されるスイッチング駆動信号ＤＲＶ２も、式（３）で算出される。
また、駆動信号生成部２１ｉは、トランジスタＱ４のゲートへ入力されるスイッチング駆動信号ＤＲＶ４のデューティを、次の式（４）で算出する。トランジスタＱ３のゲートへ入力されるスイッチング駆動信号ＤＲＶ３も、式（４）で算出される。
ＤＲＶ４＝Ｄｕｔｙ＋Ｕｖｃ（ｎ） ・・・（４）
一方、駆動信号生成部２１ｉは、ステップＳ１３４において、スイッチング駆動信号のデューティを算出し、スイッチング駆動信号を生成する。詳しくは、駆動信号生成部２１ｉは、スイッチング駆動信号ＤＲＶ１のデューティを、次の式（５）で算出する。トランジスタＱ２のゲートへ入力されるスイッチング駆動信号ＤＲＶ２も、式（５）で算出される。
ＤＲＶ１＝Ｄｕｔｙ＋Ｕｖｃ（ｎ） ・・・（５）
また、駆動信号生成部２１ｉは、スイッチング駆動信号ＤＲＶ４のデューティを、上記の式（６）で算出する。トランジスタＱ３のゲートへ入力されるスイッチング駆動信号ＤＲＶ３も、式（６）で算出される。
ＤＲＶ４＝Ｄｕｔｙ－Ｕｖｃ（ｎ） ・・・（６）
図１０は、第１の実施の形態の各部の電圧、電流、制御補償量及び内部信号を示す図である。詳しくは、図１０は、起動時の、第１セル電圧、第２セル電圧、ＤＣ／ＤＣコンバータ７の出力電流、電圧制御補償器２１ｃが出力する電圧制御補償量、バランス制御補償器２１ｈが出力するバランス制御補償量、第１力率改善コンバータ６－１、第２力率改善コンバータ６－２、及び、ＤＣ／ＤＣコンバータ７の動作状態を示す図である。
波形１４１は、第１セル電圧の波形である。波形１４２は、第２セル電圧の波形である。波形１４３は、出力電流の波形である。波形１４４は、電圧制御補償量の波形である。波形１４５は、バランス制御補償量の波形である。波形１４６は、第１力率改善コンバータ６－１及び第２力率改善コンバータ６－２の動作状態を示す波形である。波形１４７は、ＤＣ／ＤＣコンバータ７の動作状態を示す波形である。波形１４８は、目標電圧設定部２１ａで設定される目標電圧の波形である。
タイミングｔ１０において、制御装置３０が起動し、第１力率改善コンバータ６－１及び第２力率改善コンバータ６－２（波形１４６参照）、並びに、ＤＣ／ＤＣコンバータ７（波形１４７参照）が動作を開始する。起動前第１セル電圧（波形１４１参照）は、目標電圧（波形１４８参照）より低く、起動前第２セル電圧（波形１４２参照）は、目標電圧（波形１４８参照）より高い。
制御選択フラグ設定部２１ｋは、起動前第１セル電圧が起動前第２セル電圧以上ではないので（図６のステップＳ１００参照）、制御選択フラグを「ＯＦＦ」（例えば「０ｘ００」）に設定する（図６のステップＳ１０４参照）。
電圧制御補償器２１ｃは、目標電圧から第１セル電圧を減ずることにより、今回の電圧制御電圧偏差Ｅｖｏ（ｎ）を算出する（図７のステップＳ１１４参照）。第１セル電圧が目標電圧より低いので、タイミングｔ１０での電圧制御電圧偏差Ｅｖｏ（ｎ）は、プラスの値になる（波形１４４参照）。更に、電圧制御補償器２１ｃは、タイミングｔ１０での電圧制御補償量Ｕｖｏ（ｎ）を、上記した式（１）で算出する（図７のステップＳ１１４参照）。
バランス制御補償器２１ｈは、第１セル電圧から第２セル電圧を減ずることにより、今回のバランス制御電圧偏差Ｅｖｃ（ｎ）を算出する。第１セル電圧が第２セル電圧より低いので、タイミングｔ１０でのバランス制御電圧偏差Ｅｖｃ（ｎ）は、マイナスの値になる。更に、バランス制御補償器２１ｈは、今回のバランス制御補償量Ｕｖｃ（ｎ）を、上記の式（２）で算出する（図８のステップＳ１２４参照）。タイミングｔ１０でのバランス制御電圧偏差Ｅｖｃ（ｎ）がマイナスの値であるので、タイミングｔ１０でのバランス制御補償量Ｕｖｃ（ｎ）は、マイナスの値になる（波形１４５参照）。
駆動信号生成部２１ｉは、スイッチング駆動信号ＤＲＶ１のデューティを、上記の式（５）で算出する（図９のステップＳ１３４参照）。タイミングｔ１０でのバランス制御補償量Ｕｖｃ（ｎ）がマイナスの値であるので、スイッチング駆動信号ＤＲＶ１のデューティは、短くなるように調整される。また、スイッチング駆動信号ＤＲＶ４のデューティは、長くなるように調整される。従って、第１セル電圧と第２セル電圧との電圧差を小さくし、第１セル電圧と第２セル電圧とをバランスさせることが出来る。
タイミングｔ１０以降、電圧制御補償量（波形１４４参照）は、一定に増加して行く。タイミングｔ１０からタイミングｔ１１までの間は、バランス制御補償量（波形１４５参照）は、制御演算の応答などにより、アンダーシュート及びオーバーシュートした後、一定値に収束する。第２セル電圧（波形１４２参照）も、アンダーシュート及びオーバーシュートした後、目標電圧に収束する。
タイミングｔ１２において、出力電流（波形１４３参照）が目標値に達すると、電圧制御補償量（波形１４４参照）は、一定値に収束する。これにより、電源回路１は、定常状態になる。
図１１は、第１の実施の形態の各部の電圧及び電流を示す図である。詳しくは、図１１は、起動時の、第１セル電圧、第２セル電圧、出力電流、及び、交流入力電流の実測波形を示す図である。
波形１５１は、第１セル電圧の波形である。波形１５２は、第２セル電圧の波形である。波形１５３は、出力電流の波形である。波形１５４は、交流入力電流の波形である。
以上説明したように、制御装置３０は、起動前第１セル電圧及び起動前第２セル電圧の内の低い方のセル電圧を参照して電圧制御補償を行い、両方のセル電圧を参照してバランス制御補償を行う。これにより、制御装置３０は、電源回路１を動作させることが出来なくなることを抑制できる。
＜第２の実施の形態＞
次に第２の実施の形態について説明するが、第１の実施の形態及び比較例と同一の構成要素については、説明を省略する。
図１２は、第２の実施の形態の制御装置の制御対象である電源回路を示す図である。電源回路１Ｂは、電源回路１（図１参照）と比較して、第３力率改善コンバータ６－３を更に含む。また、電源回路１Ｂは、電源回路１と比較して、ＤＣ／ＤＣコンバータ７に代えて、ＤＣ／ＤＣコンバータ７Ｂを含む。
第３力率改善コンバータ６－３の回路構成は、第１力率改善コンバータ６－１及び第２力率改善コンバータ６－２と同様であるので、説明を省略する。
第１力率改善コンバータ６－１と、第２力率改善コンバータ６－２と、第３力率改善コンバータ６－３とは、直列接続（カスケード接続）されている。
ＤＣ／ＤＣコンバータ７Ｂは、ＤＣ／ＤＣコンバータ７（図１参照）と比較して、第３トランス駆動回路１１－３と、第３トランス１５と、を更に含む。
第３トランス駆動回路１１－３の回路構成は、第１トランス駆動回路１１－１及び第２トランス駆動回路１１－２と同様であるので、説明を省略する。
第３トランス駆動回路１１－３の２つの入力端子には、第３力率改善コンバータ６－３のコンデンサの電圧が入力される。第３力率改善コンバータ６－３のコンデンサの電圧を、以降、「第３セル電圧」と称する場合がある。
第１トランス１３の２次巻線と第２トランス１４の２次巻線と第３トランス１５の２次巻線とは、直列接続されている。従って、直列接続された２次巻線の電圧は、第１トランス１３の２次巻線に励磁された電圧と、第２トランス１４の２次巻線に励磁された電圧と、第３トランス１５の２次巻線に励磁された電圧と、の和になる。
整流回路１８は、直列接続された２次巻線に励磁される電圧を全波整流して、コンデンサ１９に出力する。
図１３は、第２の実施の形態の制御装置のブロック図である。制御装置３０Ｂは、制御装置３０（図５参照）と比較して、力率改善コンバータ制御部２１Ａに代えて、力率改善コンバータ制御部２１Ｂを含む。力率改善コンバータ制御部２１Ｂは、力率改善コンバータ制御部２１Ａと比較して、第３セル電圧検出部２１ｂ－３と、起動前第３セル電圧検出部２１ｊ－３と、を更に含む。
第３セル電圧検出部２１ｂ－３は、例えば電圧センサを含んで構成され、第３セル電圧を検出して出力する。
起動前第３セル電圧検出部２１ｊ－３は、例えば電圧センサを含んで構成され、第３力率改善コンバータ６－３が起動する前の起動前第３セル電圧を検出して出力する。
制御選択フラグ設定部２１ｋは、起動前第１セル電圧、起動前第２セル電圧及び起動前第３セル電圧を比較し、起動前第１セル電圧が最も低い場合、制御選択フラグＦＬＧを例えば「０ｘ０１」に設定する。制御選択フラグ設定部２１ｋは、起動前第２セル電圧が最も低い場合、制御選択フラグＦＬＧを例えば「０ｘ０２」に設定する。制御選択フラグ設定部２１ｋは、起動前第３セル電圧が最も低い場合、制御選択フラグＦＬＧを例えば「０ｘ０３」に設定する。
電圧制御補償器２１ｃは、制御選択フラグＦＬＧが「０ｘ０１」である場合、目標電圧から第１セル電圧を減ずることにより、今回の電圧制御電圧偏差Ｅｖｏ（ｎ）を算出する。
電圧制御補償器２１ｃは、制御選択フラグＦＬＧが「０ｘ０２」である場合、目標電圧から第２セル電圧を減ずることにより、今回の電圧制御電圧偏差Ｅｖｏ（ｎ）を算出する。
電圧制御補償器２１ｃは、制御選択フラグＦＬＧが「０ｘ０３」である場合、目標電圧から第３セル電圧を減ずることにより、今回の電圧制御電圧偏差Ｅｖｏ（ｎ）を算出する。
つまり、電圧制御補償器２１ｃは、第１セル電圧、第２セル電圧及び第３セル電圧の内の最も低いセル電圧を参照して、今回の電圧制御電圧偏差Ｅｖｏ（ｎ）を算出する。
バランス制御補償器２１ｈは、制御選択フラグＦＬＧが「０ｘ０１」である場合、（（第１セル電圧－第２セル電圧）＋（第１セル電圧－第３セル電圧））／２で、今回のバランス制御電圧偏差Ｅｖｃ（ｎ）を算出する。
バランス制御補償器２１ｈは、制御選択フラグＦＬＧが「０ｘ０２」である場合、（（第２セル電圧－第１セル電圧）＋（第２セル電圧－第３セル電圧））／２で、今回のバランス制御電圧偏差Ｅｖｃ（ｎ）を算出する。
バランス制御補償器２１ｈは、制御選択フラグＦＬＧが「０ｘ０３」である場合、（（第３セル電圧－第１セル電圧）＋（第３セル電圧－第２セル電圧））／２で、今回のバランス制御電圧偏差Ｅｖｃ（ｎ）を算出する。
駆動信号生成部２１ｉは、制御選択フラグＦＬＧが「０ｘ０１」である場合、電流制御補償器２１ｇから出力される電流制御補償量に基づくデューティにバランス制御補償量を加えることにより、第１力率改善コンバータ６－１に出力するスイッチング駆動信号を生成する。また、駆動信号生成部２１ｉは、電流制御補償器２１ｇから出力される電流制御補償量に基づくデューティからバランス制御補償量を減ずることにより、第２力率改善コンバータ６－２及び第３力率改善コンバータ６－３に出力するスイッチング駆動信号を生成する。
駆動信号生成部２１ｉは、制御選択フラグＦＬＧが「０ｘ０２」である場合、電流制御補償器２１ｇから出力される電流制御補償量に基づくデューティにバランス制御補償量を加えることにより、第２力率改善コンバータ６－２に出力するスイッチング駆動信号を生成する。また、駆動信号生成部２１ｉは、電流制御補償器２１ｇから出力される電流制御補償量に基づくデューティからバランス制御補償量を減ずることにより、第１力率改善コンバータ６－１及び第３力率改善コンバータ６－３に出力するスイッチング駆動信号を生成する。
駆動信号生成部２１ｉは、制御選択フラグＦＬＧが「０ｘ０３」である場合、電流制御補償器２１ｇから出力される電流制御補償量に基づくデューティにバランス制御補償量を加えることにより、第３力率改善コンバータ６－３に出力するスイッチング駆動信号を生成する。また、駆動信号生成部２１ｉは、電流制御補償器２１ｇから出力される電流制御補償量に基づくデューティからバランス制御補償量を減ずることにより、第１力率改善コンバータ６－１及び第２力率改善コンバータ６－２に出力するスイッチング駆動信号を生成する。
このように、制御装置３０Ｂは、起動前第１セル電圧、起動前第２セル電圧及び起動前第３セル電圧の内の最も低いセル電圧を参照して電圧制御補償を行い、全部のセル電圧を参照してバランス制御補償を行う。これにより、制御装置３０Ｂは、電源回路１Ｂを動作させることが出来なくなることを抑制できる。
なお、第１の実施の形態でセルの数が２個の場合を説明し、第２の実施の形態でセルの数が３個の場合を説明したが、本開示はこれに限定されない。セルの数は、４個以上であっても良い。
＜力率改善コンバータの第１の変形例＞
第１力率改善コンバータ６－１、第２力率改善コンバータ６－２及び第３力率改善コンバータ６－３は、上記した構成に限定されない。
図１４は、力率改善コンバータの第１の変形例の構成を示す図である。力率改善コンバータ６Ａは、トランジスタＱ１１からＱ１４までと、コンデンサＣ１１と、を含む。
トランジスタＱ１１のソースは、トランジスタＱ１２のドレインに電気的に接続されている。トランジスタＱ１３のソースは、トランジスタＱ１４のドレインに電気的に接続されている。
トランジスタＱ１１が、本開示の「第１スイッチング素子」に相当する。トランジスタＱ１２が、本開示の「第２スイッチング素子」に相当する。トランジスタＱ１３が、本開示の「第３スイッチング素子」に相当する。トランジスタＱ１４が、本開示の「第４スイッチング素子」に相当する。トランジスタＱ１１及びトランジスタＱ１２が、本開示の「第１直列回路」に相当する。トランジスタＱ１３及びトランジスタＱ１４が、本開示の「第２直列回路」に相当する。
トランジスタＱ１１のドレイン及びトランジスタＱ１３のドレインは、コンデンサＣ１１の一端（高電位側端）に電気的に接続されている。トランジスタＱ１２のソース及びトランジスタＱ１４のソースは、コンデンサＣ１１の他端（低電位側端）に電気的に接続されている。
トランジスタＱ１１のソースとトランジスタＱ１２のドレインとの接続点が、力率改善コンバータ６Ａの一方の入力端子である。トランジスタＱ１３のソースとトランジスタＱ１４のドレインとの接続点が、力率改善コンバータ６Ａの他方の入力端子である。コンデンサＣ１１の両端が、力率改善コンバータ６Ａの出力端子である。
＜力率改善コンバータの第２の変形例＞
図１５は、力率改善コンバータの第２の変形例の構成を示す図である。力率改善コンバータ６Ｂは、ダイオードＤ２１及びＤ２２と、トランジスタＱ２１及びＱ２２と、コンデンサＣ２１と、を含む。
ダイオードＤ２１のアノードは、ダイオードＤ２２のカソードに電気的に接続されている。トランジスタＱ２１のソースは、トランジスタＱ２２のドレインに電気的に接続されている。
ダイオードＤ２１が、本開示の「第１整流素子」に相当する。ダイオードＤ２２が、本開示の「第２整流素子」に相当する。トランジスタＱ２１が、本開示の「第１スイッチング素子」に相当する。トランジスタＱ２２が、本開示の「第２スイッチング素子」に相当する。ダイオードＤ２１及びダイオードＤ２２が、本開示の「第１直列回路」に相当する。トランジスタＱ２１及びトランジスタＱ２２が、本開示の「第２直列回路」に相当する。
ダイオードＤ２１のカソード及びトランジスタＱ２１のドレインは、コンデンサＣ２１の一端（高電位側端）に電気的に接続されている。ダイオードＤ２２のアノード及びトランジスタＱ２２のソースは、コンデンサＣ２１の他端（低電位側端）に電気的に接続されている。
ダイオードＤ２１のアノードとダイオードＤ２２のカソードとの接続点が、力率改善コンバータ６Ｂの一方の入力端子である。トランジスタＱ２１のソースとトランジスタＱ２２のドレインとの接続点が、力率改善コンバータ６Ｂの他方の入力端子である。コンデンサＣ２１の両端が、力率改善コンバータ６Ｂの出力端子である。
本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１、１Ｂ 電源回路
２ 電源
３ 負荷
４、５、８、１６、１７ チョークコイル
６－１ 第１力率改善コンバータ
６－２ 第２力率改善コンバータ
６－３ 第３力率改善コンバータ
７、７Ｂ ＤＣ／ＤＣコンバータ
１１－１ 第１トランス駆動回路
１１－２ 第２トランス駆動回路
１１－３ 第３トランス駆動回路
１３ 第１トランス
１４ 第２トランス
１５ 第３トランス
１８ 整流回路
１９ コンデンサ
２０、３０、３０Ｂ 制御装置
２１、２１Ａ、２１Ｂ 力率改善コンバータ制御部
２１ａ 目標電圧設定部
２１ｂ－１ 第１セル電圧検出部
２１ｂ－２ 第２セル電圧検出部
２１ｂ－３ 第３セル電圧検出部
２１ｃ 電圧制御補償器
２１ｄ 交流入力電圧検出部
２１ｅ 乗算器
２１ｆ 交流入力電流検出部
２１ｇ 電流制御補償器
２１ｈ バランス制御補償器
２１ｉ 駆動信号生成部
２１ｊ－１ 起動前第１セル電圧検出部
２１ｊ－２ 起動前第２セル電圧検出部
２１ｊ－３ 起動前第３セル電圧検出部
２１ｋ 制御選択フラグ設定部
２２ トランス駆動回路制御部

Claims (7)

  1. ２つの入力端子を夫々有するとともに複数のスイッチング素子を夫々含む複数のコンバータの前記入力端子が直列接続され、直列接続された前記複数のコンバータに入力される交流入力電圧を直流電圧に夫々変換する電源回路を制御する、制御装置であって、
    前記複数のコンバータの出力電圧の内で最も低い電圧に基づいて、電圧制御補償を行って電圧制御補償量を出力し、前記複数のコンバータの全部の出力電圧に基づいて、前記複数のコンバータの出力電圧をバランスさせるためのバランス制御補償を行ってバランス制御補償量を出力し、前記電圧制御補償量及び前記バランス制御補償量に基づいて、複数のスイッチング駆動信号を前記複数のコンバータへ出力する、
    ことを特徴とする、制御装置。
  2. 前記最も低い電圧と予め定められた目標電圧との間の偏差に基づいて、前記電圧制御補償量を算出し、
    前記最も低い電圧と他の前記コンバータの出力電圧との間の偏差に基づいて、前記バランス制御補償量を算出し、
    前記電圧制御補償量に基づくデューティに前記バランス制御補償量を加算又は減算することにより、前記複数のスイッチング駆動信号のデューティを制御する、
    ことを特徴とする、請求項１に記載の制御装置。
  3. 前記最も低い電圧と予め定められた目標電圧との間の偏差に比例積分制御又は比例積分微分制御を行って、前記電圧制御補償量を算出し、
    前記最も低い電圧と他の前記コンバータの出力電圧との間の偏差に比例積分制御又は比例積分微分制御を行って、前記バランス制御補償量を算出する、
    ことを特徴とする、請求項２に記載の制御装置。
  4. 前記複数のコンバータの各々は、
    第１整流素子と第１スイッチング素子とが直列に接続された第１直列回路と、第２整流素子と第２スイッチング素子とが直列に接続された第２直列回路と、コンデンサと、を含み、
    前記２つの入力端子の内の一方が、前記第１整流素子と前記第１スイッチング素子との接続点であり、
    前記２つの入力端子の内の他方が、前記第２整流素子と前記第２スイッチング素子との接続点であり、
    前記第１直列回路、前記第２直列回路、及び、前記コンデンサの両端が、出力端子である、
    ことを特徴とする、請求項１から３のいずれか１項に記載の制御装置。
  5. 前記複数のコンバータの各々は、
    第１スイッチング素子と第２スイッチング素子とが直列に接続された第１直列回路と、第３スイッチング素子と第４スイッチング素子とが直列に接続された第２直列回路と、コンデンサと、を含み、
    前記２つの入力端子の内の一方が、前記第１スイッチング素子と前記第２スイッチング素子との接続点であり、
    前記２つの入力端子の内の他方が、前記第３スイッチング素子と前記第４スイッチング素子との接続点であり、
    前記第１直列回路、前記第２直列回路、及び、前記コンデンサの両端が、出力端子である、
    ことを特徴とする、請求項１から３のいずれか１項に記載の制御装置。
  6. 前記複数のコンバータの各々は、
    第１整流素子と第２整流素子とが直列に接続された第１直列回路と、第１スイッチング素子と第２スイッチング素子とが直列に接続された第２直列回路と、コンデンサと、を含み、
    前記２つの入力端子の内の一方が、前記第１整流素子と前記第２整流素子との接続点であり、
    前記２つの入力端子の内の他方が、前記第１スイッチング素子と前記第２スイッチング素子との接続点であり、
    前記第１直列回路、前記第２直列回路、及び、前記コンデンサの両端が、出力端子である、
    ことを特徴とする、請求項１から３のいずれか１項に記載の制御装置。
  7. ２つの入力端子を夫々有するとともに複数のスイッチング素子を夫々含む複数のコンバータの前記入力端子が直列接続され、直列接続された前記複数のコンバータに入力される交流入力電圧を直流電圧に夫々変換する電源回路を制御する、制御方法であって、
    前記複数のコンバータの出力電圧の内で最も低い電圧に基づいて、電圧制御補償を行って電圧制御補償量を出力し、
    前記複数のコンバータの全部の出力電圧に基づいて、前記複数のコンバータの出力電圧をバランスさせるためのバランス制御補償を行ってバランス制御補償量を出力し、
    前記電圧制御補償量及び前記バランス制御補償量に基づいて、複数のスイッチング駆動信号を前記複数のコンバータへ出力する、
    ことを特徴とする、制御方法。
JP2019209537A 2019-11-20 2019-11-20 電源回路の制御装置及び制御方法 Active JP7309582B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019209537A JP7309582B2 (ja) 2019-11-20 2019-11-20 電源回路の制御装置及び制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019209537A JP7309582B2 (ja) 2019-11-20 2019-11-20 電源回路の制御装置及び制御方法

Publications (2)

Publication Number Publication Date
JP2021083234A JP2021083234A (ja) 2021-05-27
JP7309582B2 true JP7309582B2 (ja) 2023-07-18

Family

ID=75965532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019209537A Active JP7309582B2 (ja) 2019-11-20 2019-11-20 電源回路の制御装置及び制御方法

Country Status (1)

Country Link
JP (1) JP7309582B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033967A (ja) 2003-07-11 2005-02-03 Origin Electric Co Ltd 電力変換装置
JP2016027779A (ja) 2014-06-24 2016-02-18 富士電機株式会社 交流−直流変換装置
WO2016031061A1 (ja) 2014-08-29 2016-03-03 新電元工業株式会社 力率改善コンバータ、及び、力率改善コンバータを備えた電源装置
US20160261205A1 (en) 2015-03-04 2016-09-08 Infineon Technologies Austria Ag Multi-cell power conversion method with failure detection and multi-cell power converter
JP2018046601A (ja) 2016-09-12 2018-03-22 新電元工業株式会社 力率改善コンバータの制御装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033967A (ja) 2003-07-11 2005-02-03 Origin Electric Co Ltd 電力変換装置
JP2016027779A (ja) 2014-06-24 2016-02-18 富士電機株式会社 交流−直流変換装置
WO2016031061A1 (ja) 2014-08-29 2016-03-03 新電元工業株式会社 力率改善コンバータ、及び、力率改善コンバータを備えた電源装置
US20160261205A1 (en) 2015-03-04 2016-09-08 Infineon Technologies Austria Ag Multi-cell power conversion method with failure detection and multi-cell power converter
JP2018046601A (ja) 2016-09-12 2018-03-22 新電元工業株式会社 力率改善コンバータの制御装置

Also Published As

Publication number Publication date
JP2021083234A (ja) 2021-05-27

Similar Documents

Publication Publication Date Title
US10833594B2 (en) System and method of controlling a power converter having an LC tank coupled between a switching network and a transformer winding
US6664762B2 (en) High voltage battery charger
US9444246B2 (en) Power converter with switching element
US8885370B2 (en) Current-fed isolation converter
US10644607B2 (en) Auxiliary power supply apparatus and method for isolated power converters
US20160204707A1 (en) Power conversion device
EP2426810A2 (en) Power supply circuit
US20180175732A1 (en) High-Efficiency Regulated Buck-Boost Converter
CN107534386B (zh) 直流电压转换器
WO2006035612A1 (ja) 電源装置
US10277139B2 (en) Power conversion device which detects power shortage and switches to a power supply that is capable of supplying power
JP7501172B2 (ja) 電力変換装置及び電力システム
JP2022069834A (ja) 電源制御装置
JP2016158353A (ja) 電力変換装置
US11356029B2 (en) Rectifying circuit and switched-mode power supply incorporating rectifying circuit
JP7309582B2 (ja) 電源回路の制御装置及び制御方法
US20230124775A1 (en) Power supply circuit
US10680528B2 (en) Current balance control for resonant converters systems
JP6016054B2 (ja) Ｄｃ−ｄｃコンバータ
KR101726285B1 (ko) 비절연 양방향 직류-직류 컨버터
JP6270753B2 (ja) 電力変換装置
JP7332395B2 (ja) 電源回路の制御装置及び制御方法
US20230268760A1 (en) Charging system
JP5403686B2 (ja) スイッチング電源装置および該装置の起動方法
RU2761184C1 (ru) Стабилизатор напряжения

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230705

R150 Certificate of patent or registration of utility model

Ref document number: 7309582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150