JP2015523567A - ウェハレベル集積回路接触器と製造方法 - Google Patents

ウェハレベル集積回路接触器と製造方法 Download PDF

Info

Publication number
JP2015523567A
JP2015523567A JP2015518555A JP2015518555A JP2015523567A JP 2015523567 A JP2015523567 A JP 2015523567A JP 2015518555 A JP2015518555 A JP 2015518555A JP 2015518555 A JP2015518555 A JP 2015518555A JP 2015523567 A JP2015523567 A JP 2015523567A
Authority
JP
Japan
Prior art keywords
pin
contact
corner
corners
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015518555A
Other languages
English (en)
Other versions
JP2015523567A5 (ja
JP6175498B2 (ja
Inventor
エドワーズ、ジェイサン
マークス、チャールズ
ハルバーソン、ブライアン
Original Assignee
ジョンズテック インターナショナル コーポレイション
ジョンズテック インターナショナル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジョンズテック インターナショナル コーポレイション, ジョンズテック インターナショナル コーポレイション filed Critical ジョンズテック インターナショナル コーポレイション
Publication of JP2015523567A publication Critical patent/JP2015523567A/ja
Publication of JP2015523567A5 publication Critical patent/JP2015523567A5/ja
Application granted granted Critical
Publication of JP6175498B2 publication Critical patent/JP6175498B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733Geometry aspects
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

IC回路のウェハレベル試験用の試験装置が開示される。上側および下側ピン22、62は、互いに相対的にスライドするように構成され、エラストマー80によって電気的にバイアスされた接触状態に保持される。エラストマーは、上側22の板と底部70との間でその本来の休止状態から事前に圧縮される。事前圧縮によって、ピンの弾性応答が改善される。ピンのクラウン40は、少なくとも1つのフランジ44a〜bが板20の上限停止面90と係合することによって比較的同一平面上に保持され、それによってクラウンの同一平面性が保証される。ピンガイド12は、位置合わせ角部506を確立し、少なくとも1つのはす向かいの角部におけるエラストマーによりガイドを角部の中へと駆動することによって、リテーナ14とアライメントされた状態に保持される。

Description

本発明は、集積回路の製造と試験に関する。より詳しくは、本発明は半導体ウェハ基板上にある複数の集積回路ダイを試験するための方法と構造に関する。
従来の集積回路製造技術では通常、いくつかの個別の集積回路装置が1枚のウェハと呼ばれる単一半導体基板上に形成される。製造が完了した後、ウェハは通常、切断またはスクライブされて、個別の集積回路装置を、一般に個片化された装置またはダイと呼ばれる個別の装置に、または一般にストリップと呼ばれる装置の列状の集合に分離される。通常、個別の個片化された集積回路装置である「チップ」はダイまたはダイスと呼ばれ、ウェハ上で相互に離間されて、ウェハをセグメント化するために使用される切断ツールを受ける。それゆえウェハは、切断動作を受ける交差線によって分離された、集積回路ダイ(ダイス)の連続体のような外観を有する。これらの線は一般に、スクライビングライン、ストリートまたはレーンと呼ばれる。このようなダイスは、ICパッケージングに入れることができ、ワイヤがダイからICパッケージ内のリードへと接続される。次に、パッケージのリードまたはコンタクトについて試験を行うことができ、これらは比較すれば、ICダイ上のコンタクトよりはるかに大きい。したがって、ICリードパッケージの試験に使用される技術は、ウェハレベルの試験とは特に同じではなく、ICに実装されたリードの試験からの原理は、実質的な改変と発明的な考案を加えなければ効果がないことに気付いた。
多くの場合、個別の集積回路ダイの電気的機能性の試験は、ウェハレベルまたはストリップレベルのいずれかで行うことが有利であるように思われる。すなわち、ウェハをセグメント化し、個別の集積回路ダイを相互に分離する前である。一般に、この試験は一連の試験プローブを電気入力出力(I/O)パッド、すなわち各集積回路ダイの露出面に形成されたボンディングパッドまたはバンプと接触させることによって行われる。これらのI/Oパッドは通常、集積回路ダイがその後パッケージングされる場合は、リードフレームの要素に接続される。このようなテスタの一例がコリガン(Corrigan)の(特許文献1)に示されている。
半導体集積回路装置(「ダイ」)は、これらがまだ、それが形成された半導体ウェハ上に存在しているうちに試験することもできる。このようなウェハレベル試験は従来、チップ単位で行われ、プローブ針先を、一般にウェハプローバと呼ばれる精密ウェハハンドリングシステムを使って、あるチップのためのボンドパッドと接触させる。用途ごとに、特に設計されたプローブの空間構成を、一般にプローブアレイと呼ばれるものの中のボンディングパッドの空間アレイと一致させる。ウェハプローバでは、1個のダイまたは複数のダイのいずれかを、テスタを介してプローブ針先を通じて刺激し、試験してもよい。ウェハプローバの各インデックスステップで1個のダイが試験される場合、プロープアレイは一般にシングルサイトと呼ばれる。ウェハプローバの各インデックスステップで2個またはそれ以上のダイが試験される場合、プローブアレイは一般にマルチサイトと呼ばれる。シングルダイまたはマルチサイトダイを試験した後、ウェハプローバシステムを次のダイまたはダイの集合へとインデックスし、これらを同様に試験する。プローブアレイは一般に、プリント回路基板(PCB)素子に固定されて、試験システムと接続するための信号線のルーティングが可能となるようにされ、プローブアレイとPCBの前記アセンブリはプローブカードと呼ばれる。
しかしながら、ウェハプローバと大型のプローブアレイシステムもまた存在し、これらは半導体ウェハ全体を、ウェハ上のすべてのダイ(すなわち、チップ)を同時に、またはウェハ上のダイの大部分を同時に、試験することができる。さらに、このようなシステムはまた、ウェハ上のダイについて、基本的な機能性を超える試験を行って、早期の潜在的故障を取り除くことを目的として、限定的な時間にわたってチップに応力を加えるために使用してもよく、これは当業界では「バーンイン」と呼ばれる。例示的なシステムはクラム(Cram)の(特許文献2)に示されている。
米国特許第5532174号明細書 米国特許第7176702号明細書
以下の概要は、読者が開示全体と特許請求の範囲を理解するのを支援するためのものである。この概要ではなく、特許請求の範囲が本発明の範囲を定義する。
ウェハレベル集積回路装置の試験パッドと一時的に接触する試験コンタクトピンアセンブリまたはプローブアレイが開示され、試験パッドは、ウェハ上の試験ダイと電気接続するために固定された金属薄膜、電気めっきバンプ、または半田ボール材料を含む。開示される試験コンタクトピンアセンブリは少なくとも1つの上側端子ピンを含み、これはさらに、長手方向の延長部と、少なくとも1つの横方向のフランジまたは他の何らかの接触面と、下側の端子ピンと接触するための接触面と、を有する。開示される試験コンタクトピンアセンブリはさらに、少なくとも1つの下側端子ピンを含み、これは、上側端子ピンと接触するための接触面と、足部と、を有し、前記ピンは、接触面を一緒に保持するが、相互に摺動可能な関係に保持する付勢力によって接触された状態に保持される。また、圧縮されていない状態にある時に所定の高さであるエラストマー材料があってもよく、前記材料はピンの周囲を取り囲み、前記付勢力を生成し、表面を摺動可能な電気接触状態に保持する。また、前記エラストマー材料の上に位置付けられた剛性の上面があってもよく、前記上限停止面は、前記長手方向の延長部の一部を受ける少なくとも1つの孔と、ピンの前記少なくとも1つのフランジまたは他の接触面を受けて、これと接触する上限停止壁と凹部とを有する少なくとも1つの通路と、を有し、前記通路は、側壁との摩擦接触が最小となるように前記フランジを受承するのに十分な大きさにサイズ化され、それによって前記上限停止面は、それがフランジと接触することによって、上側ピンの上方停止限界を提供する。通路は、同様の拘束効果を有する窪み、凹部、または直立壁であってもよい。
上限停止面は、前記足部またはその他の下部境界層の上の所定の距離の位置に固定され、前記距離は、圧縮されていない時のエラストマー材料の高さにフランジの少なくとも1つの高さを加算したものより小さく、それによってエラストマー材料は、上側ピンがICパッドと接触する前に、事前に圧縮された状態になる。上限停止面のための所定の位置は、上側端子ピンの横方向のフランジ要素と一緒に使用される時の、精密なデータムを提供する。この事前圧縮状態は、精密な上限停止面に上側端子ピンを当てるための負荷力を提供する。さらに、事前圧縮状態はまた、ピンに対し、これらがICパッドと接触する時に、より均一な付勢力を提供する。事前圧縮をしないと、ピンの初期移動の反応力は、エラストマーがさらに圧縮する後の移動より低くなる。
また、上側コンタクトピンを有するウェハレベル集積回路装置上の試験パッドを一時的に接触させるコンタクトピンアレイアセンブリも開示され、これは、前記パッドと接触した時にZ軸に沿って下方に移動するように構成され、ピンは、先端と下端を有する長手方向の上側部分と、所定の幅と上縁を有する横方向に延びる1対のフランジ(またはその他の停止係合部材)と、を有し、前記フランジは前記上側部分の前記下端から延びる。また、前記フランジから延びる下側部分と、上側ピンと前記下側部分において摺動可能に接触する下側ピンと、膨張率の低い、実質的に非吸湿性の材料の剛性の板である上限停止板と、もあってよい。上限停止板は、底(またはその他の接触)面を有し、これは、最小の摩擦接触で前記フランジをちょうど受け、前記フランジを所定の向きに拘束する大きさの、離間された平行な複数の凹部を含み、前記フランジの少なくとも1つの上縁は、前記板の前記底面と接触して、前記ピンのための移動上限を決定し、それによってピンは回転運動しないように拘束され、前記板により画定される移動上限を有し、その結果、前記ピンはすべての軸においてアライメントされた状態に保たれ、その一方でZ軸に沿って移動できる。ピンの移動は好ましくは、前記フランジが通路から完全に出ないように制限される。
また、ウェハレベル集積回路上の試験パッドに同一平面上の複数のコンタクトピンクラウンを提供する方法も開示され、これは、前記ピンのための孔を有し、前記クラウンが前記孔から突出するような、以下においてはピンガイドと呼ばれる上板を形成するステップと、各ピンに停止要素を形成するステップと、前記上板の下面に上限停止部分を形成するステップと、各ピンを、停止素子と上限ストッパとの間に係合してピンのZ軸に沿った上方への移動を制限するように構成するステップと、上板の下面に通路を形成するステップであって、前記通路がピンの一部を受けて、通路内のピンの回転が制限され、ピンのZ軸に沿った上方への移動が上限ストッパの接触によって制限される大きさであるようなステップと、の全てまたはいくつかを、順番を問わずに含む。ピンの移動は、前記フランジが通路から完全に出ないように制限される。
ピンガイド板は機械加工または成形工程によって製造してもよく、好ましくは、セラミック材料またはガラス充填複合材料で構成してもよい。
開示されているように、これはウェハレベル集積回路上の試験パッドに当たった状態の複数のコンタクトピンに均一な上方への弾性付勢力を加える方法であり、同方法は、楔形の接触面を有する上側ピンをエラストマーブロックに挿入するステップと、楔形の接触面を有する下側ピンを、前記エラストマーブロック内で上側ピンの楔形面と接触させて挿入するステップと、前記ブロックを、ブロックを上下の板間に挟むことによって所定の量を事前に圧縮するステップと、の全てまたはいくつかを、順番を問わずに有する。事前圧縮は、様々な方法で行うことができるが、主な効果は、ピンがICパッドと接触したことに応答するZ軸に沿った均一な弾性を得ることである。事前圧縮しないと、弾力は、エラストマーの、その初期の圧縮における「たるみ」によって非常に不均一となる。また、集積回路試験装置を使用するために、角部を有するピンガイド板を、同様の角部を有し、かつ前記ピンガイド板を受ける大きさのリテーナ板の中に正確にアライメントさせる方法も開示され、この方法は、
a.前記リテーナ板の位置合わせ角部と隣接する側壁と前記ピンガイド板を正確に位置付けるステップと、
b.前記ピンガイドを前記リテーナに緩く挿入するステップと、
c.付勢要素を、少なくとも前記1つの角部に対して対角線上で隣接する角部の前記側壁に挿入し、前記ピンガイドを前記位置合わせ角部の中へと付勢するステップと、のうちのいずれかまたは全てを、順番を問わずに含み、それによりピンガイドが前記位置合わせ角部の中にアライメントされる。
この方法はまた、付勢要素を少なくとも2つの角部に挿入するステップも含むことができる。
この方法はまた、付勢要素を位置合わせ角部以外のすべての角部に挿入するステップも含むことができる。
この方法はまた、位置合わせ角部またはピンガイドの角部(または両方)を切り取るか、形成して、角部そのものは接触せず、または交わらないが、その角部から延びる側壁が正確に係合するようにするステップも含むことができる。これは、角部より側壁を正確に機械加工する方が容易であるため、角部が若干一致せず、アライメントのために側壁が正しく係合できなくなるという問題を回避する。
本願はまた、集積回路テスタにおいて試験ピンを正確にアライメントさせるアライメントシステムを含み、このシステムは、
a.少なくとも2つの角部を有し、前記角部の一方が位置合わせ角部であり、他方が従動角部(driven corner)であり、前記角部がそこから延びる側壁を有するピンガイド板と、
b.前記ガイド板を受けるリテーナ板であって、概して前記ガイド板を受ける大きさの孔を有し、同様に2つの角部を有し、前記角部から延びる側壁を含み、前記角部の一方が位置合わせ角部であって、ガイド板と一緒に試験ピンのための正確な位置を決定し、前記角部のもう一方が駆動角部(driving corner)であるようなリテーナ板と、
c.前記駆動角部の前記側壁がその中に凹部を含むことと、
d.前記ガイド板の前記従動角部の前記側壁が凹部を含むことと、
e.前記駆動および従動凹部に適合されて、ピンガイド板を従動角部から前記リテーナ板の位置合わせ角部へと付勢するためのエラストマー材料と、
を含み、
付勢力を受けて位置合わせ角部同士が嵌合することによって、ガイド板がリテーナと正確に位置合わせされる。
アライメントシステムは、前記従動角部の半径が拡大されていてもよく、前記ピンガイドの角部がその中に挿入されると、側壁間が実質的に接触する。
アライメントシステムは、前記駆動角部の半径が縮小されていてもよく、前記ピンガイドの角部がその中に挿入されると、側壁間が実質的に接触する。
アライメントシステムはまた、付勢要素として円柱形のエラストマーの使用も含んでいてよい。
ウェハプローバシステムの構成部品の小集合とウェハの概略図である。 一般にプローブカードとも呼ばれるプローブカードプリント回路基板(PCB)アセンブリに固定されたプローブアレイの概略図である。 プローブアレイの上面図である。 図2のプローブアレイの等角図である。 図3のプローブアレイの一部切欠き側面図である。 圧縮されていない状態の1対のプローブの側面概略図である。 圧縮された状態のプローブを有する図6と同様の図である。 図6と同様の側面概略図であるが、コンタクトボールが描かれ、追加の層が示されている。 図8と同様の図であるが、ピンが圧縮された状態で示されている。 図3に示されるアレイの上部の等角図である。 図10に示されるアレイの部分の底面の等角図である。 ピンが取り除かれた図11と同様の図である。 ピンが取り除かれた図10と同様の図である。 図3のアレイの一部切欠き側面図である。 エラストマー層の上面図である。 エラストマー層の側面図である。 上側セラミック板の上面図である。 図17の板の底面図である。 図18と同様の底面図であるが、保持ポストが示されている。 保持ポストを有するピンガイド板の、底から見た底部等角図である。 180度回転させた、図20と同様の図である。 ピンガイドの底部の図20と同様の図であるが、カプトンカートリッジが保持ポストの上に挿入されている。 異なる位置まで回転させた図22と同様の図である。 ダブルエッジクラウンと凹部を有する個別の上側ピンの上面図である。 ダブルエッジクラウンと凹部を有する個別の上側ピンの側面図である。 ダブルエッジクラウンと凹部を有する個別の上側ピンの正面図である。 ダブルエッジクラウンと凹部を有する個別の上側ピンの他の側面図である。 ダブルエッジクラウンと凹部を有する個別の上側ピンの側面斜視図である。 ダブルエッジクラウンと凹部を有する個別の上側ピンの底面図である。 4点クラウンと横方向の凹部を有する個別の上側ピンの上面図である。 4点クラウンと横方向の凹部を有する個別の上側ピンの側面図である。 4点クラウンと横方向の凹部を有する個別の上側ピンの正面図である。 4点クラウンと横方向の凹部を有する個別の上側ピンの他の側面図である。 4点クラウンと横方向の凹部を有する個別の上側ピンの側面斜視図である。 4点クラウンと横方向の凹部を有する個別の上側ピンの底面図である。 4点クラウンと中央凹部を有する個別の上側ピンの上面図である。 4点クラウンと中央凹部を有する個別の上側ピンの側面図である。 4点クラウンと中央凹部を有する個別の上側ピンの正面図である。 4点クラウンと中央凹部を有する個別の上側ピンの他の側面図である。 4点クラウンと中央凹部を有する個別の上側ピンの側面斜視図である。 4点クラウンと中央凹部を有する個別の上側ピンの底面図である。 楔形クラウンを有する個別の上側ピンの上面図である。 楔形クラウンを有する個別の上側ピンの側面図である。 楔形クラウンを有する個別の上側ピンの正面図である。 楔形クラウンを有する個別の上側ピンの他の側面図である。 楔形クラウンを有する個別の上側ピンの側面斜視図である。 楔形クラウンを有する個別の上側ピンの底面図である。 チゼル型クラウンを有する個別の上側ピンの上面図である。 チゼル型クラウンを有する個別の上側ピンの側面図である。 チゼル型クラウンを有する個別の上側ピンの正面図である。 チゼル型クラウンを有する個別の上側ピンの他の側面図である。 チゼル型クラウンを有する個別の上側ピンの側面斜視図である。 チゼル型クラウンを有する個別の上側ピンの底面図である。 ダブルベベル型クラウン(double chisel crown)を有する個別の上側ピンの上面図である。 ダブルベベル型クラウンを有する個別の上側ピンの側面図である。 ダブルベベル型クラウンを有する個別の上側ピンの正面図である。 ダブルベベル型クラウンを有する個別の上側ピンの他の側面図である。 ダブルベベル型クラウンを有する個別の上側ピンの側面斜視図である。 ダブルベベル型クラウンを有する個別の上側ピンの底面図である。 例示的なケルビンコンタクトシステムを重ねたプローブ針先/クラウンの斜視図である。 例示的なケルビンコンタクトシステムを重ねたプローブ針先の上面図である。 図31の1つのケルビンコンタクトシステムの拡大図である。 ピンアレイの斜視図である。 図5と6と同様の側面図であり、初期係合時(34a)と、ピンが十分に押し下げられた最終係合時(34b)のDUTのボールコンタクトを示す。 図5と6と同様の側面図であり、初期係合時(34a)と、ピンが十分に押し下げられた最終係合時(34b)のDUTのボールコンタクトを示す。 長いピンを有する代替的実施形態の、図33と同様の斜視図である。 長いピンを有する図35の代替的実施形態の側面図であり、初期係合時(36a)と、ピンが十分に押し下げられた最終係合時(36b)のDUTのボールコンタクトを示す。 長いピンを有する図35の代替的実施形態の側面図であり、初期係合時(36a)と、ピンが十分に押し下げられた最終係合時(36b)のDUTのボールコンタクトを示す。 プローブカード板、ガイド板/ピンガイド、ピンアレイの上面図である。 図37のガイド板/ピンガイドおよびアレイの上面斜視図である。 図37のプローブカード板/リテーナの上面斜視図である。 図38と39の組み合わせの分解底面斜視図である。 リテーナの角部の一部の拡大部分上面斜視図である。 1つのアレイの一部の拡大部分上面斜視図であり、エラストマーインサートを示す。 プローブカード板/リテーナの角部の一部の拡大部分上面斜視図であり、エラストマーを示す。 角部付近の縁辺に沿った、ピンガイド、エラストマー、リテーナの断面図である。
一般的なICウェハは1k〜22kのダイを含み、これらは一般に、リードやコンタクトと共にICケース内に実装されることになる個々のダイまたはチップへと後に切断するための縦横のスクライブラインにより分離された規則的なマトリクスに並べられる。本願は主として、概して幾何学的に隣接するダイのパターン等のアレイまたは複数のアレイの個々のダイまたはダイの集合を同時に、これらがスクライブラインに沿って切断される前に試験することに関し、その後、各ダイがリードまたはコンタクトと共にICパッケージに挿入される。
図1及び2に示されるような好ましい実施形態において、コンタクトのプローブアレイ10は、それ自体はリテーナによってプローブカード板14に固定されるピンガイド板/ピンガイド12内に、好ましくは移動しないように密接に圧入されて位置合わせされた状態に保持される。前記リテーナは額縁様の開口部を含んでいてもよく、これは段差のある棚状部を有し、ピンガイド板12の同様の棚状部を収容する。リテーナの中に圧入されるアライメントピンによって横方向の移動自由度を制限し、プローブカードまたはPCBに関する位置合わせを確保することが好ましい。このリテーナはねじファスナまたはその他を介してプローブカードに固定してもよい。
組み立てた状態で、ピンガイド板12はPCBプローブカード11に当接する。板のための好ましい材料は、例えばマコール(Macor)(登録商標)またはホトベール(Photoveel)(登録商標)等の機械加工可能なセラミックであるが、トーロン(Torlon)(登録商標)またはその他の複合材料を代替的に使用してもよい。PCB基板は複数の配線を含み、これらはプローブアレイからの信号線を試験システムのためのコネクタに接続する。PCB、リテーナ、プローブアレイからなるプローブカード板/リテーナ14は、ロボット装置である「ウェハプローブ」(図示せず)内に実装され、これはプローブカードとウェハ8をチャック6の上に保持し、好ましくはウェハを所定の位置に移動させ、その後、位置ガイド12と接触させる。あるいは、板を移動させ、ウェハを移動できないようにすることもできるが、これは現在のウェハプローブシステムでは一般的ではない。ウェハプローブロボットは当業界でよく知られており、TEL(東京エレクトロン)、TSKソリューションズ/Accretech、エレクトログラス(Electroglass)(EG)等の会社から販売されている。先行技術のプローブアレイは、微細スプリングピン、バックリングビームおよびカンチレバー構造を利用して構成されており、これらはすべて、特にそのキャパシタンスとインダクタンスが限定要因となる、より高い周波数において性能が低下する。
プローブロボットはアレイの位置を既知のカメラシステムで決定し、これはアレイのピンの基準マークの位置を特定して、ウェハを試験用に選択されたピンと接触させるが、これについては本明細書で後述する。カメラシステムは一般に、上向きおよび下向きのカメラを含み、一方はウェハの位置を校正するため、もう一方はピンアレイ上の校正を行うためのものである。校正が終了すると、両方/いずれかの移動が追跡され、プローバにはウェハ上の各ダイまでの正確なステップ数が分かるはずである。
アレイ10はコンタクトピン22/62のパッケージであり、これが多層パッケージの一部を形成する。このパッケージ10はピンガイド板20を有し、これには複数の孔22があり、プローブピン30の上側部分が図3、4に示されるようにそこから突出する。図13、14において、孔32の好ましい構成は円形であり、中央部分が、同様の断面形状を有するピン22の横木型フランジ部44a、44bを受承するような大きさの平行な側壁を備えた複数の長方形のスロットまたは通路96を有することが分かる。その結果として得られる通路の構造は、ピンのアライメントを保持し、その回転を防止するため、ピン全体の向きを制御することになる。回転は、捻りまたはよじれ動作であり、これによって平坦な接触面52/53(図8)は同一平面上になくなり、したがって、共通の電気接触面が減る。
ピン22の上側プローブ部は図5〜7において、より明瞭に見ることができ、各々がダイと接触するクラウン40と、好ましくは前述のように長方形の断面形状を有する長尺状の本体42を有する。他の断面形状、例えば楕円、三角形、(キー溝を伴う)キー型等も、この断面形状が孔32またはその一部の同様の形状と嵌合して、通路96の代わりに、またはこれに加えて上側ピンの回転アライメントを保持するために使用されるのであれば、可能である。
ピン42の回転を防止し、アライメントを保持するための好ましい方法は、図5、10、11、12、13、18、19、20及び21おいて最も明瞭に分かるように、ピンガイド板20に通路96を形成することによって実現される。これらの通路は好ましくは、材料内に平行に離間された側壁97(図12)として形成またはカットされて、凹部または窪み96を生成し、通路の上内壁にはピン上部42を通過させることができる孔32がある。孔32は、部分42を通過させることができるが、その回転は防止できるような、平行に離間された側壁を有する円形または同様の形状であってもよい。これらの離間された側壁97の平行な壁はすでにこの機能を果たしているため、両方ともが望ましい場合を除き、一方または他方がなくてもよい。壁97は好ましくは、適正に配向された時にピンと接触しないが、ピンが回転すると、それが直ちに壁と係合し、保持されるのに十分な近さとなるように離間させることによって、小さい抵抗を提供するようにサイズ化されている(そして、テフロン(Teflon)(登録商標)等の低抵抗材料でコーティングしてもよい)。通路は、横木型フランジ44a〜44bを受承し、その回転またはアライメントの変化を防止し、それによってこれらは下側ピンがその接触面52/64(図6)において最大限の接触面積を有するように、良好なアライメントを提供する。図11から分かるように、ピン66。図20〜22は、所定の位置にある上側ピン22をその底側からの異なる斜視図で示している。また、図20〜22には、ピンガイド板20の周辺に沿った位置決めポスト55も示されている。位置決めポスト55は、底部のカプトン層等の各種の層のアライメントを保持する。
本体42の下部に左右の横木型フランジ部44a,44bがあり、その一方は任意選択により設けてもよい凹部48を含み、これは上から見た時にピンの右手または左手側にあるアセンブラまたは機械を支援する基準マークとして使用される。これはまた、アライメントを目的として使用されてもよい。これらのフランジはまた、カプトン層92(以下参照)またはピンガイド板20の下面のキー溝のためのキーとしても機能する。
横木型フランジ部44a〜bは、上側部分42のための上側制限手段を提供する。好ましい実施形態において、すべてのクラウン−40が相互にまさに同一平面上の関係に、好ましくは相互に30ミクロン(30μm)以内に保持されることが重要である。従来の半導体ウェハプロセスの場合、ウェハ試験パッド、バンプまたはボールも同様に非常に平坦で、ウェハへの損傷が防止するために各クラウンとウェハとの接触は比較的均等な圧力にて行なわれなければならない。これは、クラウンを同一平面上とし、ピンの偏向圧力も同様に比較的均一にすることによって実現される。新規の3Dウェハプロセスに関しては、ウェハ試験パッド、バンプまたはボールの異なる高さのための複数の平面に関する要求事項があるかもしれないが、その前提として、各平面の平面性に関する要求事項も同様に30ミクロン(30μm)以内の同一平面上とする必要がある。
上側ピン22の下側部分50は、概して平坦な部分52を有し、これが楔形で下側ピン62の同様の平坦面64と摺動可能に係合/嵌合することを特徴とする。面52と64は、圧縮中に相互にスライドする。両方のピンは導電性であり、それゆえ、下側ピン62の船底足部66の位置にあるロードボード70に信号を送る。足部66の弓形のベースが好ましいが、平坦、または足部の中央に半円形または一部円柱形の突起67を有する等、他の形態も可能である。足部66は、そのベース全体または、半球形または半、または一部円柱形の突起67にて示される部分のみのいずれかにわたって弓形であってもよい。これは「船底型」のベースを作り、それによって足部はロード/コンタクトボードにおけるばらつきに適応できる。この突起は好ましくは、ベース/足部の端から等距離にあるか、それはピンの中間点または重力中心を通る軸に対して中央にある。半円形はまた、揺動できるようなその他の形状と置き換えてもよい。揺動は、突起またはコンタクトロードボード上にある酸化物をすべて除去するのを助ける。任意の形状の突起を有するその他の利点は、好ましくは図のように一部円柱形であるが、ロードボード上の単位面積あたりの力が増大し、それによってボードとの電気接触の質が向上することである。突起は頂部が平面で切断された(truncated)円柱に類似する弓形であるが、概して滑らかに足部の残りの部分へと傾斜する壁を有する。上板20は好ましくは、セラミック材料またはマコール(Macor)(登録商標)、例えばSiC Technide(登録商標)C18、SiN Technide(登録商標310Shapal M soft(登録商標)、ホトベールL(Photoveel L)(登録商標)(Ferrotec)、ホトベール(Photoveel)(登録商標)、MM500 Mccalex(登録商標)または低膨張率のその他の材料で作製される。あるいは、複合材料、例えばトーロン(Torlon)5030(登録商標)も、温度または湿度への曝露がより制約された一部の用途を満足させる可能性がある。
好ましい材料は、好ましくは、大きな許容誤差で既知の厚さまで、非常に平坦に、予想通りに形成または圧延することができ、可変的な気象条件による膨張を防止するために熱膨張率が低く、非吸湿性でのものとすることができる。この装置が使用されるチップテストハウスは常に温度と湿度が良好に管理されているとは限らないため、ピンガイド板の材料は、ピンクラウン40が同一平面上にある状態で搬入できるように十分に安定していなければならない。板20はまた、上述の長方形の通路96を有するように圧延可能または形成可能でなければならない。
ピン22と62は、例えばピンを少なくとも部分的に取り囲むエラストマー80によって、相互に上方に付勢される。これは、横木型フランジ44a〜44bに対して上方への付勢を提供する。下側のピンは実際には、同じエラストマーによってロードボードに対して下方に駆動され、その結果、それと確実な電気接触がなされる。エラストマー80は、カプトン(Kapton)(登録商標)またはその他の幾分弾性の材料の上下層122を、ピンをエラストマーの中に、狭くなったピンの首領域54において保持するためのさらに別の手段として含んでいてもよい。好ましい実施形態において、カプトン(Kapton)(登録商標)層122は、ピンの狭くなった首領域54より大きいが、より広い部分50、68より小さく、ピンがカプトン(Kapton)(登録商標)層間に弾性的に拘束されるような孔を有する。
上側ピン22のZ軸方向のZ高さに関する移動の上限は、上限停止面90と、ピン22のうち上限ストッパと係合する一部分の係合によって決定される。好ましい実施形態において、これは横木型フランジ44a〜44bであるが、ピンにおけるこの目的のためのいずれの突出部とすることもできる。ピンガイド板20の他の面とピン22の他の部分で上側ピンのための上限ストッパ90、190、390の組み合わせを形成することも可能である。これは、そのピンの移動上限地点である。板20の下側面の上限ストッパは、クラウン40の突出部がすべて同一平面上にあるように位置付けられる。クラウンの好ましい突出部は75ミクロン(75μm)である。
ピン22の上向きの力がその移動中に比較的均一であることも好ましい。これは、エラストマー80の事前圧縮/予圧によって実現される。図6では、ピン22はピンガイド板20の上限停止面90によって下方に事前圧縮され、ピン22がウェハと係合して圧縮されると、圧縮に応答する力は比較的均一になる。ピンが圧縮されていなければ、エラストマーの応答ははるかに不均一となり、力は下向きのピンの偏向の開始時のほうが、その後より弱い。エラストマーは、すでに圧縮された状態の時によりよい均一性を呈する。好ましい事前圧縮は約80ミクロン(80μm)である。
クラウンまたは先端40はいくつかの機能を果たす。第一には、もちろん、これはウェハの試験パッドまたは電極と電気的に接触する。ウェハの試験パッドは、金属薄膜、電気めっきバンプまたは半田ボールの形態を含んでいてもよい。代替的な実施形態において、クラウンは各々、当業界で知られているように、信頼性の高い試験を確実に行うために、ケルビン型のコンタクト(フォースとセンス)を有していてもよい。
クラウンについてはまた、コンタクト試験の間に堆積するかもしれないゴミをすべて払い落とす必要がある。
最後に、クラウンはまた、精密な地点においてアレイをウェハにアライメントさせる、プローバのカメラシステムのための基準認識を提供する必要がある。カメラシステムはクラウンを認識できなければならず、クラウンの中心は、クラウンの認識可能なアーチファクトによって認識され、アーチファクトが他の理由のためにあるか、または認識の信頼性を高めるためだけにあるかは問わない。例えば、「xx」等の十字線をクラウンの基部に認識点として設置することができる。各クラウンがそのようなマークを含んでいれば、またはアレイの角部がそのようにマークされていれば、またはその他の周知の組み合わせにより、コンピュータはアレイ全体の位置を計算できる。また、側面照明(すなわち、ピンの移動に直交する)を提供して、プローブの位置校正カメラに、より高いコントラストを提供することも望ましい場合があり、これは、クラウンが有する小平面が側面照明を上方に反射し、本来は暗い視野に非常に明るいスポットを提供するからである。
様々なクラウンの形状が可能である。図24a〜f、図25a〜f、図26a〜f、図27a〜f、図28a〜f、図29a〜fはいくつかの実施形態を示している。各実施形態は、図によって異なっているクラウン40以外は同じである。図24では、クラウンは2つの平行に離間された隆条部240a〜bを有し、これらはその間に弓状の半球形の谷部240cを有するチゼル型に形成される。図25において、クラウン40は、谷部240cと直交する十字型の半球形の谷部240dをさらに含み、谷部240cは代替案としてV字形の谷部として示されているが、これも半球形であってもよい。これによってクラウン上に4つの頂点ができる。図26は図25と同様であるが、すべての谷部250e〜fがクラウンの頂点からV字形に作られた急な平坦な壁からなる小平面である点が異なる。図27において、クラウンは1つの平坦な傾斜壁240gを有するチゼル型であり、楔形のクラウンが形成される。図28では、クラウンは収束する平坦な側壁240h〜iを有するダブルベベル型である。図29において、クラウンは図28を逆転させたものであり、側壁240j〜kが内側に、谷底線に向かって傾斜する。
ピンガイド上面20とエラストマー80との間に保持層122が挟まれ、これは好ましくはデュポン(Dupont)のカプトン(Kapton)(登録商標)ポリアミドフィルムまたはこれと同等のものである。この層は、上面が形成される前にピンを所定の位置に保持する。
図11は、アレイ10の上側部分を示しており、横木型フランジ44a〜44bが通路96の内に収まっている。下側ピン62もまた、通路を有する同様の板に設置することもできるが、これは一般的には不要である。
上下のピン22と62はどちらも、少なくとも部分的に、図15においてより詳しく示されているエラストマー80に埋め込まれる。ピンは空間81に設置され、その一方で八角形の空間83が圧縮および事前圧縮中に使用される占有空間を提供する。空間がなければ、エラストマーの圧縮に対する抵抗/応答の均一性が低下し、これは圧縮されたエラストマーの行き先がなくなるからである。空間81は一般に正方形または長方形であり、ピンのうち、その中に捕捉される部分50、68の断面より小さい。これは、最大の電気表面接触のために接触面52、64を平面で位置合わせされた状態に保持する付勢力を提供する。
図8と9は図6と7と同様であるが、これらがクラウン40と接触するボール/パッド120を含む点が異なる。これに加えて、これらはまた、エラストマー層80の上下の面の両方にあるカプトン(kapton)(登録商標)層122も示している。この層122は、図に示されているピンの部分を挿入できる大きさの孔(図示せず)を含む。
図30、31、32は図4のアレイの図であるが、ケルビンコンタクトのための回路も含んでいる。ケルビン感知回路は当業界で知られており、試験のエラーを最小限にするための方法を提供する。これらは、各パッド上に、いくつかの接触点を作るための追加のコンタクト、すなわち、非常に小さく、短い距離で離間された、絶縁され、機械的に独立したプローブを必要とする。
図31において、クラウン40は凹部または谷部によって分離された2つの長手方向の隆条部を有する楔構造である。谷部の中には、ポリアミドまたはその他の絶縁体124が設置され、これは、この場合は図29a〜fによる逆転した楔形である頂点ピンコンタクト150a〜b間の凹部の中に納まり、それらの間にわたる。頂点150a〜bの側壁はケルビン絶縁体124を収容し、絶縁体を、頂点150a〜bと比較的同一平面上に保持するように十分に支持する。絶縁体の先端部126だけがクラウンの一部により支持されるようにすることも可能である。絶縁体の上に、ケルビン回路の中のもう一方のコンダクタ(一般に、センスリードであり、フォースコンダクタはクラウンの隆条部である)を供給する導電線130が適用される。この導電線は、クラウンの各々からリード132に沿ってケルビン回路へと戻る。ケルビン線はクラウン内の凹部をふさぐため、カメラシステムはクラウンのどの基準マークも利用できない。それゆえ、基準マークは線または絶縁体の上に、134の位置に「xx」で示されているように設置してもよい。
代替的な実施形態が図35〜36に示されている。
図33〜34に示される上記の実施形態では、前述のようなピン42と66(図6〜9参照)。コンタクトボール/パッド120は断面で示されている。ピン42の上部が最初にボール120と接触する地点において(図34a)、隣接するボール120aと板20の表面との間に大きなギャップ43がある。しかしながら、ボール120aが適正な形状でない、または「二重ボール(double ball)」(欠陥)である場合、ギャップ45は存在しなくなり、ボール120aが物理的に板20の表面に当たり、損傷を与える可能性がある。「ボール」は丸である必要はなく、DUT上にあるあらゆる突出した接触面を意味する点に留意されたい。これらの状況を避けるために、ボールの形状または高さに欠陥がある場合に、図35〜36の実施形態はこれに対応する。
1つの実施形態と他の実施形態の要素が類似している限り、参照番号は300番台で対応し、すなわち42は342と同様である。前述の問題の解決方法は、DUTが試験位置にある時に(すなわち、ピン342が図のように最大限に移動された時に)ピン342のうち、板20の上に延びる部分410の長さを長くすることである。ピンの移動距離(行程)は、上側ピンが試験中の位置と非試験中の位置との間で移動する距離と定義される。ピンの移動は好ましくは、上記の実施形態においてフランジが通路から出ないように制限され、多くの理由により、ピン42のうち、表面20を超えて延びる部分をできるだけ小さくすることが望ましかった。図7から分かるように、試験モード中のピンの露出部分は、事実上、表面20と平坦な状態であるが、図35〜36では、試験位置におけるピンの高さ410は実質的により大きく、少なくともボール320aが、それが2倍の高さのボール、1.5倍の高さのボール、またはその他の不適正な形状の形態であったとしても20の表面に接触するのを防止するのに十分である。非試験モードでは、板20より上のピンの高さは412で示されている。それゆえ、この実施形態において、試験位置でのピンの高さは、他のボール、一般的には隣接するボールが板20の表面と接触しないようにするのに十分である。このような制限の1つは、ピンの頂点が接触ボールの高さの50%または10〜50%より低くならないか、どのボールコンタクトもその高さに関係なく表面と接触しないようにするのに十分とすることである。好ましい実施形態において、ピン342の移動距離はピン42より大きい。図7と36aを比較すると、先端側後尾部(distal tail)412はピン366の足部まで、ただし好ましくはそれと接触しない位置まで移動できるようにしてもよい。実際のピンの下方への移動は好ましくは、ウェハを試験ソケットに入れるプローバによって制御される。ピンは相互に向かって駆動されるため、適正でなければ、システムの中には、好ましくは必要でないいくつかのハードストップがある可能性がある。例えば、横木型フランジ344bの下側部分とピン366の基端部との接触だけでなく、図36bに示されているようなピン342の先端部とピン366の足部との接触である。この構成のエラストマーは、ピンに対する付勢力のほとんどを提供するより弾性の高い層416を取り囲む、より弾力性の低いエラストマーの2つの薄い層414、418を有する好ましい実施形態において示される。それゆえ、上側ピンが412の最低位置にある時、下側の層418がピンを接触から分離し、これは、ピン342の先端部がインターポーザとして残るからである。この追加の移動を可能にすることによって、ピンの長尺状の横方向部分342は前述の実施形態より高く、位置決め用通路396はより深い。具体的には、通路のグローブ(groves)396の深さは、ピンが試験中および試験中でない位置にある時のピンの露出高さ間の差と等しいか、それより大きくなければならない(すなわち、412は410より小さい)。好ましい実施形態において、横木型フランジ344aの高さも同様に、通路396の鍵効果を保持するために、その差と等しいか、それより大きくなければならない。上記の式(formula)によるか、それ以外かを問わず、横方向の位置決め部分342は、ピンが移動する間、ピンが回転せずに溝にはまった状態に保持されるように、少なくとも部分的に通路396と係合したままでなければならない。
ガイド板12をプローブカード板、すなわちリテーナ14に挿入することに関する詳細を以下に説明し、図37〜43に示す。
リテーナ14とガイド板12との位置合わせは、プローバがピンの配置がICに関して正確にどこに位置付けられているかを知るために重要である。寸法が非常に小さいため、本願の解決手段は、多くのプローブアレイを有するガイド板が高い信頼性でプローブカード板とアライメントされるように保証することである。
ガイド板をプローブカード板のすべての角部とアライメントさせようとすることは極めて困難であり、その代わりに、その2つ(または3つ)の縁辺に沿ってアライメントさせ、ガイド板をこれら2つ(または3つ)の縁辺に関して確実な位置へと付勢することが可能である。これは、4つの縁辺に対するアライメントを試みる場合より、はるかに予測可能である。
図37において、リテーナ14は4つの角部502a〜dを有し、その各々が図のように一対の交差する縁辺504a〜hを有する。図39では、これらの縁辺を、ガイド板を取り外した状態で見ることができる。1つの実施形態において、角部502cが「位置合わせまたは基準角部」と指定されるが、いずれの角部でもよい。したがって、少なくとも縁辺504e〜fが、ガイド板をその角部に付勢することによって位置合わせするために使用される。好ましい実施形態において、縁辺504gと504dもまた、これらが角部504cの縁辺とアライメントするため、位置合わせを提供する。位置合わせ角部のはす向かいにある駆動角部が付勢エラストマーのための主要な位置である。残りの2つの角部がエラストマー付勢を有することができるようにすることも可能である。また、例えば三角形または多角形の場合のように、角部は4つより多くても、少なくてもよいが、正確なアライメントのための同じ原理が適用され、すなわち、アライメントのために精密に圧延/形成される位置合わせ角部(またはより正確には、その角部に隣接する側壁)があり、その形状の残りの縁辺/角部を使ってピンガイドをその位置合わせ角部の中へと駆動するために使用することができる。
図43は角部502aの拡大図を提供し、付勢メカニズムを示しており、これは好ましくは側壁に設けられた凹部506aと506bにより提供される。これらの凹部/ノッチは、側壁の一部に沿って長手方向にあり、エラストマー円柱部材510を受承するのに十分な深さである。この部材はまた、ガイド板/ピンガイド12の角部を示している図42にも示されているが、まさに両方の位置に示されるように同じ部材である。好ましい実施形態において、ピンガイド12の角部は実際にはリテーナ14の角部と係合せず、これは、ピンガイドの角部が切り取られ/半径が小さくされているか、リテーナの角部がより深くカットされ/半径が大きくされているかのいずれかであるからである。これによって、角部に隣接する側壁を位置合わせに確実に使用することができるようになる。これが行われないと、角部の嵌合における若干の不一致によって、2つの部品の側壁が嵌合できなくなり、正確な位置合わせができなくなる。
最低でも、1つまたは2つのエラストマー510を使ってピンガイド12を位置合わせ角部の中へと駆動するが、好ましい構造は、ギャップがない状態で材料と材料の直接接触がなされなければならない位置合わせ角部を除き、角部に隣接するすべての壁におけるノッチにエラストマーを提供する。
同じ理由で、エラストマー510を挿入できるようにするために、角部に隣接する側壁の上縁をわずかに切り取り/面取りし、間隙がリテーナの角部に沿って設けられるようにする。位置合わせ角部でさえも、いずれの角部をも位置合わせ角部とすることができるようにするために、たとえそれが使用されなくてもこのような切り取り部を設けることができる。エラストマーはゴムの円柱体またはその他の付勢要素であってもよい。これらは好ましくは、ピンガイド12がリテーナ14に挿入された後に嵌合され、所定の位置に接着剤で付着されるが、これらを先に接着剤で付着させてから、ピンガイドを挿入してもよい。矢印530(図39)は、ピンガイドをその位置合わせ角部の中に駆動する、エラストマーから受ける付勢力を示している。
図44は、エラストマーが所定の位置にある状態の、角部におけるリテーナ14とピンガイド12の交差地点の断面図を示す。この実施形態において、ピンガイドは下から挿入され、棚状部520がリテーナの棚状部522と係合して、押し上げ過ぎる(push−though)ことを防止する。棚状部とストッパを適正に変更して、ピンガイドを上から挿入することもできる点に留意されたい。切り欠かれた凹部526(図38)もまた、ガイドを取り外すための挿入ギャップを挿入するために使用してよい。
付勢エラストマー512は部分的に凹部506bの中にあるが、好ましい実施形態においては、ピンガイド12の中に同様の凹部511を有し、これによってエラストマーが脱落しないように十分に捕捉される。
本明細書に記載されている本発明とその応用の説明は例示的であり、本発明の範囲を限定しようとしていない。本明細書で開示された実施形態の変更や改良が可能であり、この特許文献を読んだ当業者には実施形態の各種の要素の現実的な代替案と均等物が理解できるであろう。本明細書において開示される実施形態のこれらの、またはその他の変更や改良は、本発明の範囲と主旨から逸脱せずになされてもよい。

Claims (20)

  1. ウェハレベル被試験集積回路装置(DUT)上の試験パッドと一時的に接触させる試験コンタクトピンアセンブリにおいて、前記試験コンタクトピンアセンブリは、
    a.前記DUTと接触する上側延長部と、部分と、少なくとも1つの横方向の横木型フランジと、接触面と、をさらに含む少なくとも1つの摺動可能な上側端子ピンであって、非試験位置と試験位置との間で摺動可能な上側端子ピンと、
    b.足部および同様の接触面を有する少なくとも1つの下側端子ピンと、
    c.前記上側および下側ピンは付勢力によって接触された状態に保持され、同上側および下側ピンがそれぞれの接触面を一緒に、ただし相互に摺動可能な関係で保持することと、
    d.圧縮されていない状態にある時に所定の高さであるエラストマー材料であって、前記ピンを取り囲んで前記付勢力を生成するエラストマー材料と、
    e.前記エラストマー材料の上に位置付けられた実質的に剛性の上側ピン案内面であって、前記フランジのための案内通路を画定する1対の離間された平行壁と、前記平行壁の間にあり、前記ピンのための上限停止面を画定する上壁と、前記上限停止面の中の、前記案内面を超えて延びて前記DUTと接触する前記上側ピンの延長部分を受けるための孔と、を含み、前記通路が、前記フランジを前記平行壁と最小の摩擦接触にて受承されるのに十分な大きさにサイズ化されており、前記上限停止面が、それが前記フランジと接触することによって前記上側ピンのための上方停止限界を提供するような上側ピン案内面と、
    f.前記案内通路が、前記フランジを、前記非試験位置と前記試験位置から起こるピン移動距離の間に、回転しないように収容し、前記上側および下側ピンの接触面が前記ピン移動距離全体を通じて相互に最大限に接触するのに十分な深さを有することと、
    を含む試験コンタクトピンアセンブリ。
  2. 前記ピンの移動距離が、非試験位置にある時の前記上側ピンの延長部の最高地点と試験位置にある時の前記延長部の最低地点との間の距離として定義され、前記通路の前記深さが前記ピン移動距離と等しいか、それより大きい、請求項1に記載の試験アセンブリ。
  3. 試験位置にある前記上側ピンの延長部の前記最低地点が常に、前記DUT上のいずれの試験パッドの高さを超える、請求項2に記載のアセンブリ。
  4. 試験位置にある前記上側ピンの延長部の前記最低地点が、前記DUT試験パッドの高さの半分を超える、請求項2に記載のアセンブリ。
  5. 案内面が上面を含み、前記ピンの延長部がそこから突出し、ピン延長部が試験位置にある時に前記上面からわずかに突出する、請求項1に記載のアセンブリ。
  6. 案内面が上面を含み、前記ピンの延長部がそこから突出し、ピン延長部が試験位置にある時に前記上面から実質的に突出する、請求項1に記載のアセンブリ。
  7. 試験パッド被試験集積回路装置(DUT)を一時的に接触させるコンタクトピンアレイアセンブリにおいて、
    a.前記パッドと接触している時にZ軸に沿って下方に移動するように構成された上側コンタクトピンであって、
    I.先端および下端を有する長手方向の上側部分と、
    II.所定の幅と上側縁辺を有する、横方向に延びる1対のフランジであって、前記上側部分の前記下端から延びるフランジと、
    III.前記フランジから延びる下側部分と、
    を有するピンと、
    b.前記上側ピンと前記下側部分において摺動可能に接触する下側ピンと、
    c.上限ストッパを含むガイド板であって、
    i.前記板が、上限停止バリアをその間に有する、離間された平行な複数の凹部を含む底面を有し、前記凹部が、最小限の摩擦接触で前記フランジをちょうど受承し、かつ前記フランジを所定の向きに拘束するようにサイズ化されており、前記フランジの少なくとも1つの上側縁辺が前記上限停止バリアと接触して、前記ピンのための移動上限を画定し、
    ii.少なくとも1つのフランジの高さが少なくとも1つの凹部の深さより小さいか、それと等しく、前記ピンが回転移動しないように拘束され、かつ前記板によって画定される移動上限を有し、それによって前記ピンをZ軸に沿って移動できるようにしながらすべての軸においてアライメントされた状態に保つ
    ガイド板と、
    を含むコンタクトピンアレイアセンブリ。
  8. 前記ガイド板が膨張率の低い、実質的に非吸湿性の材料を含む、請求項7に記載のアセンブリ。
  9. 前記上側ピンが、離間された2つの頂点を有するチゼル型のクラウンを含む、請求項7に記載のアセンブリ。
  10. 前記上側ピンが、それらの間に弓形の半球形の谷部を有するチゼル型のクラウンを含む、請求項7に記載のアセンブリ。
  11. ウェハレベル集積回路上の試験パッドのための、同一平面上にある複数のコンタクトピンクラウンを提供する方法において、前記方法は、
    a.前記ピンのための孔を有するピンガイド板を、前記クラウンが前記孔から突出するように形成するステップと、
    b.各ピンに停止フランジ要素を形成するステップと、
    c.前記ピンガイド板の下面に上限停止壁を形成するステップと、
    d.各ピンを、前記停止要素と上限ストッパとの間に係合して前記ピンの上方へのZ軸移動を制限するように構成するステップと、
    e.前記上側板の前記下面に陥凹通路を形成するステップであって、前記通路が、前記フランジの一部を受承し、それにより前記通路内の前記ピンの回転が制限されるようにサイズ化されるステップと、
    を含む方法。
  12. 前記ピンの移動は、前記フランジが前記通路から完全に出ないように制限される、請求項11に記載の方法。
  13. ウェハレベル集積回路上の試験パッドに当てた複数のコンタクトピンに上方への均一な弾性付勢力を提供する方法において、前記方法は、
    a.楔形の接触面を有する上側ピンをエラストマーブロックに挿入するステップと、
    b.楔形の接触面を有する下側ピンを、前記エラストマーブロック内において前記上側ピンの前記楔形の面と接触するように挿入するステップと、
    c.上側板と下側板との間に前記ブロックを挟むことによって、前記ブロックを所定の量だけ事前に圧縮するステップと、
    を含む方法。
  14. 集積回路試験装置を使用するために、角部を有するピンガイド板を、同様の角部を有し、かつ前記ピンガイド板を受承するようにサイズ化されたリテーナ板の中に正確にアライメントさせる方法において、前記方法は、
    a.前記リテーナ板の位置合わせ角部及び隣接する側壁と前記ピンガイド板とを正確に位置付けるステップと、
    b.前記ピンガイドを前記リテーナに緩く挿入するステップと、
    c.付勢要素を、少なくとも前記1つの角部に対して対角線上で隣接する角部の前記側壁に挿入し、前記ピンガイドを前記位置合わせ角部に付勢するステップと、
    を含み、
    前記ピンガイドが前記位置合わせ角部の中にアライメントされる方法。
  15. 付勢要素を少なくとも2つの角部に挿入するステップをさらに含む、請求項14に記載の方法。
  16. 付勢要素を、前記位置合わせ角部を除くすべての角部に挿入するステップをさらに含む、請求項14に記載の方法。
  17. 集積回路テスタにおいて試験ピンを正確にアライメントさせるアライメントシステムにおいて、前記アライメントシステムは、
    a.少なくとも2つの角部を有し、前記角部の一方が位置合わせ角部であり、他方が従動角部であり、前記角部がそこから延びる側壁を有するピンガイド板と、
    b.前記ガイド板を受承するリテーナ板であって、概して前記ガイド板を受承するようにサイズ化された孔を有し、同様に少なくとも2つの角部を有し、前記角部から延びる側壁を含み、前記角部の一方が位置合わせ角部であって、前記ガイド板と一緒に前記試験ピンのための正確な位置を決定し、前記角部のもう一方が駆動角部であるようなリテーナ板と、
    c.前記駆動角部の前記側壁がその中に凹部を含むことと、
    d.前記ガイド板の前記従動角部の前記側壁が凹部を含むことと、
    e.駆動凹部および従動凹部に適合されて、前記ピンガイド板を前記従動角部から前記リテーナ板の前記位置合わせ角部へと付勢するためのエラストマー材料と、
    を含み、
    それにより、付勢力を受けて位置合わせ角部同士が嵌合することによって、前記ガイド板が前記リテーナと正確に位置合わせされるアライメントシステム。
  18. 前記従動角部の半径が拡大されて、前記ピンガイドの角部がその中に挿入されると、側壁間が実質的に接触するようになっている、請求項17に記載のアライメントシステム。
  19. 前記駆動角部の半径が縮小されて、前記ピンガイドの角部がその中に挿入されると、側壁間が実質的に接触するようになっている、請求項17に記載のアライメントシステム。
  20. 前記エラストマー材料が、少なくとも部分的に前記凹部の中に受承される直径を有する円柱形の要素として形成される、請求項17に記載のアライメントシステム。
JP2015518555A 2012-06-20 2013-06-19 ウェハレベル集積回路接触器と製造方法 Expired - Fee Related JP6175498B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261662124P 2012-06-20 2012-06-20
US61/662,124 2012-06-20
US201361760928P 2013-02-05 2013-02-05
US61/760,928 2013-02-05
PCT/US2013/046604 WO2013192322A2 (en) 2012-06-20 2013-06-19 Wafer level integrated circuit contactor and method of construction

Publications (3)

Publication Number Publication Date
JP2015523567A true JP2015523567A (ja) 2015-08-13
JP2015523567A5 JP2015523567A5 (ja) 2016-08-25
JP6175498B2 JP6175498B2 (ja) 2017-08-09

Family

ID=49769686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015518555A Expired - Fee Related JP6175498B2 (ja) 2012-06-20 2013-06-19 ウェハレベル集積回路接触器と製造方法

Country Status (12)

Country Link
US (2) US9261537B2 (ja)
EP (1) EP2864799B1 (ja)
JP (1) JP6175498B2 (ja)
KR (1) KR102069145B1 (ja)
CN (2) CN104395763B (ja)
HK (1) HK1207424A1 (ja)
IL (1) IL236156A0 (ja)
MY (1) MY181866A (ja)
PH (1) PH12014502745A1 (ja)
SG (1) SG11201407952SA (ja)
TW (2) TWI648542B (ja)
WO (1) WO2013192322A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190134680A (ko) * 2017-04-21 2019-12-04 가부시키가이샤 니혼 마이크로닉스 전기적 접속 장치

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10078101B2 (en) 2009-04-21 2018-09-18 Johnstech International Corporation Wafer level integrated circuit probe array and method of construction
TWI648542B (zh) 2012-06-20 2019-01-21 瓊斯科技國際公司 測試接觸針總成
WO2015006625A2 (en) * 2013-07-11 2015-01-15 Johnstech International Corporation Testing apparatus and method for microcircuit and wafer level ic testing
TWI651539B (zh) * 2014-03-10 2019-02-21 美商瓊斯科技國際公司 晶圓級積體電路探針陣列及建構方法
US9733304B2 (en) * 2014-09-24 2017-08-15 Micron Technology, Inc. Semiconductor device test apparatuses
US10067164B2 (en) 2015-08-24 2018-09-04 Johnstech International Corporation Testing apparatus and method for microcircuit testing with conical bias pad and conductive test pin rings
IT201600084921A1 (it) * 2016-08-11 2018-02-11 Technoprobe Spa Sonda di contatto e relativa testa di misura di un’apparecchiatura di test di dispositivi elettronici
JP6881972B2 (ja) * 2016-12-27 2021-06-02 株式会社エンプラス 電気接触子及び電気部品用ソケット
TWI617812B (zh) * 2017-02-16 2018-03-11 豪威科技股份有限公司 用於細間距封裝測試之測試座
US20190018060A1 (en) * 2017-07-17 2019-01-17 Jose E. Lopzed Self cleaning Vertical sliding Electrical Contact Device for Semiconductor contacts
US10545174B2 (en) * 2017-09-05 2020-01-28 Natali TAN Kelvin contact finger for high current testing
US10725069B1 (en) 2017-09-19 2020-07-28 Johnstech International Corporation Integrated circuit contactor for testing ICs and method of construction
CN110018334B (zh) * 2018-01-10 2021-06-11 中华精测科技股份有限公司 探针卡装置及其矩形探针
TWI683108B (zh) * 2018-01-10 2020-01-21 中華精測科技股份有限公司 探針卡裝置及其矩形探針
WO2019190676A1 (en) * 2018-03-30 2019-10-03 Applied Materials, Inc. Integrating 3d printing into multi-process fabrication schemes
KR102025766B1 (ko) * 2018-07-06 2019-09-26 주식회사 마이크로컨텍솔루션 반도체 칩 테스트 소켓
USD942290S1 (en) 2019-07-12 2022-02-01 Johnstech International Corporation Tip for integrated circuit test pin
KR102191701B1 (ko) * 2019-08-22 2020-12-17 주식회사 이노글로벌 부분 교체가 가능한 테스트 소켓
KR102466454B1 (ko) * 2019-08-29 2022-11-14 주식회사 아이에스시 검사용 소켓
US11561243B2 (en) * 2019-09-12 2023-01-24 International Business Machines Corporation Compliant organic substrate assembly for rigid probes
KR102132662B1 (ko) * 2019-09-16 2020-07-13 주식회사 마이크로컨텍솔루션 반도체 칩 테스트 소켓
KR102212872B1 (ko) * 2020-01-23 2021-02-05 (주)티에스이 신호 전송 커넥터 및 그 제조방법
KR102455150B1 (ko) * 2020-02-10 2022-10-18 주식회사 아이에스시 피검사 디바이스 검사용 테스트 소켓
TWI729822B (zh) * 2020-05-22 2021-06-01 美商第一檢測有限公司 環境控制設備及晶片測試系統
MY197431A (en) 2020-06-11 2023-06-17 Jf Microtechnology Sdn Bhd Short interconnect assembly with strip elastomer
US11674977B2 (en) 2020-06-11 2023-06-13 Jf Microtechnology Sdn. Bhd Short interconnect assembly with strip elastomer
CN112180244B (zh) * 2020-12-01 2021-02-12 四川斯艾普电子科技有限公司 一种载板式裸芯片功放模块测试装置
TWI759159B (zh) * 2021-03-26 2022-03-21 經登企業股份有限公司 磁性感測器及限位裝置
WO2023081635A1 (en) * 2021-11-03 2023-05-11 Johnstech International Corporation Housing with vertical backstop

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04270967A (ja) * 1990-06-11 1992-09-28 Internatl Standard Electric Corp コンタクト装置
JPH10177886A (ja) * 1996-07-02 1998-06-30 Johnstech Internatl Corp 電気的接続装置
US20090189622A1 (en) * 2005-10-14 2009-07-30 Yin Leong Tan Probe For Testing Integrated Circuit Devices
US20120062261A1 (en) * 2010-09-07 2012-03-15 Johnstech International Corporation Electrically Conductive Pins For Microcircuit Tester

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5098311A (en) * 1989-06-12 1992-03-24 Ohio Associated Enterprises, Inc. Hermaphroditic interconnect system
US7064566B2 (en) * 1993-11-16 2006-06-20 Formfactor, Inc. Probe card assembly and kit
JP2648120B2 (ja) * 1995-02-08 1997-08-27 山一電機株式会社 表面接触形接続器
US6046597A (en) * 1995-10-04 2000-04-04 Oz Technologies, Inc. Test socket for an IC device
TW293938B (en) * 1995-11-09 1996-12-21 Formfactor Inc Probe card assembly and kit, and methods of using same
US5949244A (en) 1996-01-03 1999-09-07 Miley; David M. Low tolerance probe card and probe ring systems
US6181149B1 (en) * 1996-09-26 2001-01-30 Delaware Capital Formation, Inc. Grid array package test contactor
US6734690B1 (en) * 2000-04-29 2004-05-11 Hewlett-Packard Development Company, L.P. Back pressure test fixture to allow probing of integrated circuit package signals
JP3798651B2 (ja) * 2001-05-31 2006-07-19 株式会社エンプラス 電気部品用ソケット
JP4000151B2 (ja) * 2003-02-10 2007-10-31 株式会社日本マイクロニクス 電気的接続装置
US7170306B2 (en) 2003-03-12 2007-01-30 Celerity Research, Inc. Connecting a probe card and an interposer using a compliant connector
JP2005129428A (ja) * 2003-10-27 2005-05-19 Sumitomo Electric Ind Ltd 竹の子状コンタクトの製造方法、その方法により製造されたコンタクトおよびそのコンタクトを備える検査装置または電子機器
US7176702B2 (en) * 2004-04-07 2007-02-13 Micron Technology, Inc. Contact system for wafer level testing
JP4487261B2 (ja) 2005-09-09 2010-06-23 エルピーダメモリ株式会社 Icソケット
US20070103179A1 (en) 2005-11-10 2007-05-10 Silicon Integrated Systems Corp. Socket base adaptable to a load board for testing ic
US7695286B2 (en) * 2007-09-18 2010-04-13 Delaware Capital Formation, Inc. Semiconductor electromechanical contact
MY155882A (en) * 2009-03-10 2015-12-15 Johnstech Int Corp Electrically conductive pins for microcircuit tester
US9007082B2 (en) * 2010-09-07 2015-04-14 Johnstech International Corporation Electrically conductive pins for microcircuit tester
TWI648542B (zh) 2012-06-20 2019-01-21 瓊斯科技國際公司 測試接觸針總成

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04270967A (ja) * 1990-06-11 1992-09-28 Internatl Standard Electric Corp コンタクト装置
JPH10177886A (ja) * 1996-07-02 1998-06-30 Johnstech Internatl Corp 電気的接続装置
US20090189622A1 (en) * 2005-10-14 2009-07-30 Yin Leong Tan Probe For Testing Integrated Circuit Devices
US20120062261A1 (en) * 2010-09-07 2012-03-15 Johnstech International Corporation Electrically Conductive Pins For Microcircuit Tester

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190134680A (ko) * 2017-04-21 2019-12-04 가부시키가이샤 니혼 마이크로닉스 전기적 접속 장치
KR102156363B1 (ko) 2017-04-21 2020-09-15 가부시키가이샤 니혼 마이크로닉스 전기적 접속 장치

Also Published As

Publication number Publication date
CN104395763B (zh) 2017-09-01
US20130342233A1 (en) 2013-12-26
KR20150040858A (ko) 2015-04-15
TWI589883B (zh) 2017-07-01
CN107271737A (zh) 2017-10-20
TW201405130A (zh) 2014-02-01
US9261537B2 (en) 2016-02-16
IL236156A0 (en) 2015-01-29
EP2864799B1 (en) 2021-04-14
MY181866A (en) 2021-01-11
SG11201407952SA (en) 2015-01-29
KR102069145B1 (ko) 2020-02-11
HK1207424A1 (en) 2016-01-29
WO2013192322A2 (en) 2013-12-27
US9817026B2 (en) 2017-11-14
PH12014502745B1 (en) 2015-02-02
US20160161528A1 (en) 2016-06-09
EP2864799A4 (en) 2016-07-27
CN107271737B (zh) 2020-01-10
JP6175498B2 (ja) 2017-08-09
EP2864799A2 (en) 2015-04-29
CN104395763A (zh) 2015-03-04
WO2013192322A3 (en) 2014-02-20
TW201809685A (zh) 2018-03-16
TWI648542B (zh) 2019-01-21
PH12014502745A1 (en) 2015-02-02

Similar Documents

Publication Publication Date Title
JP6175498B2 (ja) ウェハレベル集積回路接触器と製造方法
US10330702B2 (en) Wafer level integrated circuit probe array and method of construction
KR101753449B1 (ko) 접촉 검사용 지그
US10078101B2 (en) Wafer level integrated circuit probe array and method of construction
US7833036B2 (en) Electrical connecting apparatus
TW201318088A (zh) 半導體裝置及其測試方法
US11209458B2 (en) Integrated circuit contactor for testing ICs and method of construction
CN105874584B (zh) 使用临时牺牲接合焊盘测试半导体晶片的方法
US7737711B2 (en) Test apparatus having pogo probes for chip scale package
KR20170100433A (ko) 콘택트 단자, 및, 그것을 구비하는 ic 소켓
JP5372706B2 (ja) プローブ針ガイド部材及びこれを備えたプローブカード並びにそれを用いる半導体装置の試験方法
US20200400718A1 (en) Self Flattening Test Socket With Anti-Bowing And Elastomer Retention
JP2000206148A (ja) プロ―ブカ―ド及びそのプロ―ブカ―ドを用いたプロ―ビング方法
US20040032271A1 (en) Anisotropic probing contactor
TWI232949B (en) Thin film-type wafer testing apparatus and probing sensing as well as transporting structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170710

R150 Certificate of patent or registration of utility model

Ref document number: 6175498

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees