CN105874584B - 使用临时牺牲接合焊盘测试半导体晶片的方法 - Google Patents

使用临时牺牲接合焊盘测试半导体晶片的方法 Download PDF

Info

Publication number
CN105874584B
CN105874584B CN201480071769.0A CN201480071769A CN105874584B CN 105874584 B CN105874584 B CN 105874584B CN 201480071769 A CN201480071769 A CN 201480071769A CN 105874584 B CN105874584 B CN 105874584B
Authority
CN
China
Prior art keywords
bond pads
individual
semiconductor wafer
sacrificial
temporary counterpart
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480071769.0A
Other languages
English (en)
Other versions
CN105874584A (zh
Inventor
霍华德·H·小罗伯茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sailorint Co Ltd
Original Assignee
Sailorint Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sailorint Co Ltd filed Critical Sailorint Co Ltd
Publication of CN105874584A publication Critical patent/CN105874584A/zh
Application granted granted Critical
Publication of CN105874584B publication Critical patent/CN105874584B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了一种使用临时配对牺牲接合焊盘测试半导体晶片的方法，该半导体晶片包括位于该半导体晶片上的单独半导体器件。所述方法包括以如下构造在所述半导体晶片上布置的单独半导体器件，该构造具有被功能性水平划片槽分开的单独半导体器件的水平行，并且具有被功能性竖直划片槽分开的单独半导体器件的竖直列。所述方法包括创建临时配对牺牲接合焊盘，所述临时配对牺牲接合焊盘位于功能性水平划片槽和/或功能性竖直划片槽中，并且电连接至位于单独半导体器件上的对应的正常单独接合焊盘。该方法还包括使用所述临时配对牺牲接合焊盘对所述单独半导体器件进行电气测试，并且在完成所述电气测试之后当从所述半导体晶片切割出所述单独半导体器件时将所述临时配对牺牲接合焊盘毁坏。

Description

使用临时牺牲接合焊盘测试半导体晶片的方法
相关申请的交叉参考
本申请要求于2013年12月30日提交的名称为“Sacrificial Bond Pad Method(牺牲接合焊盘方法)”的美国临时专利申请No.61/921,734的权益，通过参考将该申请的公开全部结合在本文中。
技术领域
本公开涉及一种用于测试半导体晶片(或半导体晶元)的方法，所述半导体晶片包括位于所述半导体晶片上的由功能性划片槽(scribe lane)分开的单独半导体器件。本公开还涉及使用半导体晶片探针进行测试的半导体晶片构造，所述半导体晶片包括由功能性划片槽分开的单独半导体器件。
背景技术
在半导体的制造中，将许多单独半导体器件形成在单个半导体晶片上。图1提供了圆形半导体晶片100的图示，该圆形半导体晶片100包括多个矩形的单独半导体器件。半导体晶片100上的每个单独半导体器件200通常包括沿着每个单独半导体器件的外周边的一系列单独接合焊盘。图2提供了半导体晶片上的单独半导体器件中的一个单独半导体器件的放大图示。图3示出了沿着该单独半导体器件的外周边的一系列单独接合焊盘。这些单独接合焊盘被示出为沿着单独半导体器件的外周边的一系列白色方块。
在半导体晶片上的单独半导体器件之间设置被称为“划片槽”的空间。任何一个单一空间都被称为“划片槽”。这些划片槽通常代表半导体晶片上的未用空间。因而，通常将这些划片槽的尺寸保持为最小尺寸，从而可以在每个半导体晶片中包含最大数量的单独半导体器件。图4提供了“划片槽”的图示，该图示包括竖直划片槽401和水平划片槽402二者的标识。当半导体晶片100经受“切单(singulation)”时，在将单独半导体器件200从彼此分开时这些“划片槽”被毁坏。“切单”是通过沿着这些“划片槽”切割半导体晶片100而将单独半导体器件从彼此分开的切割过程。切单切割过程通常通过金刚石顶端锯条或激光切割器进行。
作为半导体晶片上的未用空间的划片槽的一个传统例外是当半导体晶片制造设施在选定划片槽中放置测试结构时的情况。这些测试结构用来收集用于监测测试并且用于验证制造设施的制造设备、测试系统和测试过程与所建立的制造和测试参数的一致性的数据。典型地，在半导体晶片中的划片槽中放置五个测试结构，这些测试结构通常位于半导体晶片的中心附近以及位于半导体晶片的四个象限中的每个象限中。
在图5A中提供了集成电路封装500的图示，该图示示出了如何将各种接合焊盘连接至单独半导体器件中的集成电路。在图5A中，集成电路501通过金接合线502连接至这些接合焊盘。这些接合焊盘位于被标识为集成电路封装引线框503的区域内。集成电路封装引线框503包括允许将集成电路501连接至放置该集成电路501的印刷电路板的引脚及它们的触头。图5B提供了如何将接合线502附接至集成电路501例如印刷电路板506的图示。如图5B所示，该集成电路封装500包括附接至接合线502的晶粒505，该接合线502附接至IC封装引线框503。集成电路封装50中的非导电材料的主要成分是树脂模507。
单独半导体器件通常在它们在半导体晶片中附接至彼此的同时通过半导体测试装置经受一系列自动测试。在半导体晶片的自动测试完成之后，通过自动切割装置使半导体晶片经受切割，这种自动切割装置常常包括金刚石锯条或激光切割工具。自动切割装置通过沿着各个划片槽切割半导体晶片而将许多单独半导体器件从彼此分开，这些划片槽在切割过程中被毁坏。
半导体晶片探针是一种在测试排列在半导体晶片上的单独半导体器件的过程中使用的装置。在图6A和图6B中示出了使用半导体晶片探针601的半导体晶片测试系统600的图示。在图6A中，半导体晶片测试系统被示出为包括大规模集成电路测试机602，该大规模集成电路测试机602包括主框架603，该主框架603具有至少一个编程计算机、存储装置和输入/输出电路。该LSI测试机602通过电缆604连接至半导体晶片探针601，该半导体晶片探针601包括测试头605和晶片处理单元607。该测试头605包括探针卡607，该探针卡607使用弹簧触头609连接至性能板608。被测试的半导体晶片610放置在晶片卡盘611上，从而允许探针卡接触半导体晶片610以进行测试。测试头具有相关的控制器，以允许在x、y和z方向上运动以及以倾角θ运动，从而使得探针卡607与被测试的半导体晶片610正确地对准。图6B示出了包括陶瓷环612和探测针608的探针卡607的更详细的图示，该探测针608与用于单独半导体器件200诸如LSI芯片613的指定的正常接合焊盘201接触。
在半导体晶片探针测试过程中出现的技术问题是正常单独接合焊盘201由于与晶片探针601的探测针608接触而发生的损伤。每次对单独半导体器件200进行探测时，都对被探测的每个正常单独接合焊盘201造成物理损伤。由半导体晶片探针601对一个或更多个正常单独接合焊盘201造成的损伤会导致电气故障和/或机械故障，从而导致相关的单独半导体器件200功能不正常或完全失效。常见的电气故障包括短路和断路。常见的机械故障包括接合线附接问题以及长期稳定性显著降低，诸如由于腐蚀和/或污染。
发明内容
这里公开了一种用于利用放置在功能性划片槽中的临时配对牺牲接合焊盘测试半导体晶片的先进方法以及利用放置在功能性划片槽中的临时配对牺牲接合焊盘的半导体晶片构造。该先进的测试方法和相关的半导体晶片构造允许使用位于划片槽中的临时配对牺牲接合焊盘而不是位于单独半导体器件上的正常接合焊盘来进行半导体晶片测试，由此避免否则将由于半导体晶片测试过程而发生的对正常接合焊盘的损伤(或损坏)。在半导体晶片测试完成之后，在通过沿着划片槽切割进行的将单独半导体器件从半导体晶片切单的过程中将半导体晶片测试过程中被损伤的临时配对牺牲接合焊盘毁坏。
在一个实施方式中，提供了一种使用临时配对牺牲接合焊盘测试半导体晶片的方法，该半导体晶片包括位于该半导体晶片上的单独半导体器件。所述方法包括：以如下构造在所述半导体晶片上布置单独半导体器件，该构造具有水平行的单独半导体器件，其中在单独半导体器件的每组两个水平行之间具有功能性水平划片槽，并且该构造具有竖直列的单独半导体器件，其中在单独半导体器件的每组两个竖直列之间具有功能性竖直划片槽，其中所述单独半导体器件包括沿着每个单独半导体器件的周边的正常单独接合焊盘。该方法还包括创建临时配对牺牲接合焊盘，所述临时配对牺牲接合焊盘位于功能性水平划片槽或功能性竖直划片槽中，并且电连接至位于单独半导体器件上的对应的正常单独接合焊盘。该方法进一步包括：使用半导体晶片测试机对所述单独半导体器件的一部分进行电气测试，在半导体晶片探测过程中，该半导体晶片测试机与所述临时配对牺牲接合焊盘进行物理接触；以及在完成所述电气测试之后当从所述半导体晶片切割出所述单独半导体器件时将所述临时配对牺牲接合焊盘毁坏。
在另一个实施方式中，该方法包括创建多个临时配对牺牲接合焊盘，所述多个临时配对牺牲接合焊盘包括位于功能性水平划片槽中的临时配对牺牲接合焊盘和位于功能性竖直划片槽中的临时配对牺牲接合焊盘，每个临时配对牺牲接合焊盘被电连接至单独半导体器件上的对应的正常单独接合焊盘。
在又一个实施方式中，该方法包括：确定单独半导体器件上的哪个正常单独接合焊盘对所述半导体晶片探测过程来说是关键的；以及仅仅为所述单独半导体器件上的被确定为关键的正常单独接合焊盘设置临时配对牺牲接合焊盘。
在一个实施方式中，将被设计成用于单独半导体器件测试的正常单独接合焊盘指定为对所述半导体晶片探测过程来说是关键的。
在另一个实施方式中，将被设计成用于供应电功率和提供电接地的正常单独接合焊盘指定为对所述半导体晶片探测过程来说是关键的。
在又一个实施方式中，所述临时配对牺牲接合焊盘在尺寸上比位于单独半导体器件上的正常单独接合焊盘小。
在一个实施方式中，所述临时配对牺牲接合焊盘为位于单独半导体器件上的正常单独接合焊盘的尺寸的约50％。
在另一个实施方式中，所述临时配对牺牲接合焊盘为位于单独半导体器件上的正常单独接合焊盘的尺寸的约25％。
在进一步的实施方式中，所述多个临时配对牺牲接合焊盘包括超大临时配对牺牲接合焊盘以适应用于向单独半导体器件的单个正常接合焊盘提供更高电功率输送的多个半导体探针卡触头。
在一个实施方式中，用于相邻的单独半导体器件的临时配对牺牲接合焊盘从彼此偏移，从而使得用于相邻的单独接合焊盘的临时配对牺牲接合焊盘不背靠背定位。
在另一个实施方式中，用于相邻的单独半导体器件的临时配对牺牲接合焊盘背靠背定位。
在又一个实施方式中，该方法包括为所述单独半导体器件上的所有正常单独接合焊盘提供临时配对牺牲接合焊盘。
在一个实施方式中，将指定的功能性水平划片槽和指定的功能性竖直划片槽构造成具有足以适应之间具有非导电间隔的背靠背定位的临时配对牺牲接合焊盘的宽度。
在另一个实施方式中，所述临时配对牺牲接合焊盘通过使用重布线层电连接至位于单独半导体器件上的对应的正常单独接合焊盘，该重布线层是设置在半导体晶片表面上的导电层并且不然则与所述单独半导体器件电隔离。
在又一个实施方式中，该方法包括使所述半导体晶片测试机和所述临时配对牺牲接合焊盘之间的多个物理接触在所述临时配对牺牲接合焊盘上的位置错开，从而使得每个物理接触都位于所述临时配对牺牲接合焊盘上的不同位置。
在一个实施方式中，所述临时配对牺牲接合焊盘在尺寸上比所述单独半导体器件上的正常单独接合焊盘小，并且位于相邻的单独半导体器件之间的竖直和/或水平划片槽中的所述临时配对牺牲接合焊盘以并排构造布置。
在另一个实施方式中，半导体晶片构造有用于测试所述半导体晶片上的单独半导体器件的临时配对牺牲接合焊盘。所述半导体晶片包括：以如下构造布置在所述半导体晶片上的单独半导体器件，该构造具有水平行的单独半导体器件，其中在单独半导体器件的每组两个水平行之间具有功能性水平划片槽，并且该构造具有竖直列的单独半导体器件，其中在单独半导体器件的每组两个竖直列之间具有功能性竖直划片槽，其中所述单独半导体器件包括沿着每个单独半导体器件的周边的正常单独接合焊盘。所述半导体晶片还包括临时配对牺牲接合焊盘，所述临时配对牺牲接合焊盘位于一个或多个功能性水平划片槽和/或一个或多个功能性竖直划片槽中，所述临时配对牺牲接合焊盘均电连接至位于单独半导体器件上的对应的正常单独接合焊盘。所述临时配对牺牲接合焊盘仅在所述单独半导体器件被从所述半导体晶片物理分开之前测试位于所述半导体晶片上的单独半导体器件。
在又一个实施方式中，所述临时配对牺牲接合焊盘在尺寸上小于位于所述单独半导体器件上的正常单独接合焊盘。
在一个实施方式中，每个临时配对牺牲接合焊盘通过使用重布线层电连接至位于单独半导体器件上的对应的正常单独接合焊盘，该重布线层是设置在半导体晶片表面上的导电层并且不然则与所述单独半导体器件电隔离。
在另一个实施方式中，用于相邻的单独半导体器件的临时配对牺牲接合焊盘从彼此偏移，从而使得用于相邻的单独接合焊盘的临时配对牺牲接合焊盘在竖直划片槽或水平划片槽中不背靠背定位。
附图说明
图1提供了包括多个矩形的单独半导体器件的圆形半导体晶片的图示；
图2提供了半导体晶片上的单独半导体器件中的一个单独半导体器件的放大图示；
图3示出了沿着单独半导体器件的外周边的一系列单独接合焊盘；
图4提供了“划片槽”的图示；
图5A提供了如何可以将接合线连接至封装引线框的图示；
图5B图示了如何可以将接合线附接至附装引脚；
图6A图示了在测试半导体晶片中使用的半导体晶片探针系统；
图6B提供了半导体探针卡的更详细的图示；
图7A提供了如何可以将单独半导体器件上的有限数量的正常接合焊盘看做对测试目的来说是关键的；
图7B图示了如何将临时配对牺牲接合焊盘对应于在图7A中图示的被看做是对测试目的来说关键的单独半导体器件上的有限数量的正常接合焊盘；
图8图示了如何使临时配对牺牲接合焊盘对应于正常接合焊盘以及如何使临时配对牺牲接合焊盘位于半导体晶片上的竖直和水平划片槽中；
图9A、9B、9C和9D示出了创建再布线导电层的示例性图示，该再布线导电层将“正常”接合焊盘与对应的临时配对牺牲接合焊盘连接，该临时配对牺牲接合焊盘否则将与半导体晶片上的单独半导体器件电隔离；
图10提供了临时配对牺牲接合焊盘上的若干不同的半导体探针测试位点的使用的示例性图示；
图11图示了在临时配对牺牲接合焊盘上使用不同的半导体探针测试位点的错开图案；
图12示出了各种竖直划片线和水平划片槽中的黑色线，这些黑色代表在半导体晶片探针测试过程完成之后半导体晶片切割装置将半导体晶片锯成单独半导体器件的位置；
图13示出了配对牺牲接合焊盘的构造，其中沿着相邻的单独半导体器件上的指定周边的所有单独接合焊盘都与配对牺牲接合焊盘成对；
图14图示了经受半导体晶片切割过程的具有正常接合焊盘和对应的配对牺牲接合焊盘的单独半导体器件的预切割和切割后的构造；
图15示出了配对牺牲接合焊盘的构造，其中配对牺牲接合焊盘被构造成在尺寸上小于正常单独接合焊盘并且以错开构造放置；以及
图16图示了可以进行这里描述的半导体晶片探针测试过程的计算机的示例。
具体实施方式
鉴于上述内容，本公开因而通过其各种方面、实施方式和/或具体特征或子部件中的一个或多个而实现下面具体指出的优点中的一个或多个优点。本公开提供了利用放置在功能性划片槽中的临时配对牺牲接合焊盘测试半导体晶片的先进技术以及利用放置在功能性划片槽中的临时配对牺牲接合焊盘进行测试目的的半导体晶片构造。
在针对由用于测试半导体晶片100的半导体晶片探测过程对单独半导体器件200引起的损伤问题而产生所公开的创造性解决方案中，考虑到了许多设计因素。例如，考虑到使探针板607具有低的接触力、较小的刮擦面积和/或较浅的刮擦深度。另外，在集成电路设计中，考虑到设置更健壮的单独接合焊盘201的设计并且设置将抵抗损伤的更坚固的材料。此外，对各种互连的封装和设计给予考虑。这些考虑包括在接合线502和单独接合焊盘201之间提供更好的附着，从接合线502本身减少单独接合焊盘201上的应力，并且提供更好的防护来防止由于晶片探测而可能穿过裂纹和其它受损区域的污染物。
其它工程考虑包括限制晶片探针触压(touchdown)的次数以使由于晶片探针601引起的损伤最小并将损伤保持在可接受限度内。尽管是递增的，但是对于晶片探测机构和单独接合焊盘之间的每次接触，某种程度的损伤不可避免。因而，除了限制晶片探针触压的实际次数之外，还考虑到与每次晶片探针触压相关的力以及由接触单独接合焊盘的晶片探针引起的接触图案。例如，悬臂式探针卡通常限于三个晶片探针触压。竖直晶片探针通常限于五个晶片探针触压。利用半导体制造方法来创建极其小的机电系统的微机电(MEM)探针卡可以用于五个或可能更多的晶片探针触压。
在考虑半导体晶片的实际测试中的晶片探针触压要求时，并行并发探针(PCP)半导体晶片测试和动态扩展并行探针(DEPP)测试需要每个单独半导体器件进行多次触压。一般来说，半导体晶片测试吞吐量增加越大，需要的晶片探针的触压数量就越大。然而，在分析半导体晶片测试过程中，确定了并不是对于单独半导体器件200上的每个单独接合焊盘201都需要在半导体测试过程中晶片探针601的触压。更具体地说，晶片探针601的触压通常局限于电源接合焊盘、接地接合焊盘和可测试性设计(DFT)接合焊盘。DFT技术用来描述有效地操作的宽广范围的半导体测试技术，同时避免另选的强力过程，该强力过程要求单独半导体器件在全操作模式下操作，就像在实际操作过程中将发生的那样。
这里公开的发明涉及利用放置在功能性划片槽中的临时配对牺牲接合焊盘测试半导体晶片的先进方法的改进以及利用放置在功能性划片槽中的临时配对牺牲接合焊盘的半导体晶片构造。
在确定了晶片探针的触压通常限于电源接合焊盘、接地接合焊盘和DFT接合焊盘之后，进一步确定这些特定的接合焊盘代表更经常受到半导体晶片探测过程损伤的关键接合焊盘。进一步确定电源接合焊盘、接地接合焊盘和DFT接合焊盘的总数目与沿着单独半导体器件的周边设置的单独接合焊盘的总数目相比通常相对较小。图7A中图示了电源接合焊盘701、接地接合焊盘702、DFT接合焊盘703和所有其它单独接合焊盘的示例性分配。如图7A所示，更经常受到半导体晶片探测过程损伤的关键接合焊盘的总数目较小。
因而，本发明的一个方面是创建一个或多个临时“牺牲接合焊盘”，这些临时“牺牲接合焊盘”是上述关键接合焊盘的对应配对物。可以为所标示的关键接合焊盘中的一个或多个关键接合焊盘创建临时配对牺牲接合焊盘。例如，可以为所有对应的关键接合焊盘创建临时配对牺牲接合焊盘。另选地，可以为所识别的关键接合焊盘的子集(例如为DFT接合焊盘)创建临时配对牺牲接合焊盘。在图7B中图示了为对应的关键接合焊盘创建临时配对牺牲接合焊盘的示例性图示。在图7B中，已经为每个对应的关键接合焊盘创建了临时配对牺牲接合焊盘。例如，临时配对牺牲电源接合焊盘701S对应于电源接合焊盘701。临时配对牺牲接地接合焊盘702S对应于接地接合焊盘702。临时配对牺牲DFT接合焊盘703S对应于DFT接合焊盘703。另一方面，剩余的非关键接合焊盘704中没有一个接合焊盘具有临时配对牺牲接合焊盘。利用位于单独半导体器件的“顶部金属层”上的金属导体形成每个关键接合焊盘与每个对应的临时配对牺牲接合焊盘之间的连接。
另外，因为只是临时地使用临时配对牺牲接合焊盘，诸如在一个或多个半导体晶片探测过程中使用所述临时配对牺牲接合焊盘，所以配对牺牲接合焊盘可以与对应的关键接合焊盘具有相同尺寸，或者它们可以在尺寸上比对应的关键接合焊盘小，这是因为临时配对牺牲接合焊盘仅仅用于探测。它们并不用于在随后的组装过程期间进行接合线附接。例如，可以基于半导体探针可能遇到的半导体探针的触压的估计数目来确定临时配对牺牲接合焊盘的尺寸。因而，临时配对牺牲接合焊盘可以仅仅为它们对应的关键接合焊盘的尺寸的近似一半(50％)。在一些情况下，临时配对牺牲接合焊盘可以仅仅为它们对应的关键接合焊盘的尺寸的近似四分之一(25％)。此外，在一些情况下，临时配对牺牲接合焊盘可以不全都具有相同尺寸，而是可以根据预期使用考虑而以不同尺寸创建。在一些情况下，可以创建多于一个的临时配对牺牲接合焊盘以与沿着单独半导体器件的周边的单个正常接合焊盘对应。
在一些情况下，可以将多个半导体晶片探针卡资源(探针卡触头)连接至单个单独半导体器件接合焊盘单元(cell)(正常接合焊盘单元)，从而可以将更大电功率输送到单个半导体器件。探针卡触头具有它们能够承载的规定最大电流。该限度限制了单独半导体探针卡触头在测试过程中能够向单独半导体器件输送的电功率的量。典型地，为了在最少量的时间内测试单独半导体器件，该单独半导体器件将具有一定限定的电功率要求。然而，如果半导体测试系统不能输送该要求的量的电功率，则必须放慢半导体测试以便避免由于半导体器件在测试过程中功率不足(功率匮乏)而引起错误测试结果。对于大型多引脚数量器件，因为半导体测试接口硬件的电功率输送的已知限制，通常有意地放慢测试。临时配对牺牲接合焊盘方法允许多个临时配对牺牲接合焊盘或单个大的临时配对牺牲接合焊盘在半导体测试机和进行测试的单独半导体器件上的电源焊盘和接地焊盘之间提供多个电流路径。例如，如果每个单独半导体探针卡触头能够处理1A的电流，则将两个半导体探针触头连接至单独半导体器件的电源焊盘单元将使可用的电流翻倍到2A。可以利用该附加电功率进行单独半导体器件的更快和更高效的测试。该附加电功率因而转换成了较低的单独半导体测试时间，这致使测试成本降低。以上描述的构造变型中的关键点是，临时牺牲接合焊盘可以单个地或组合地在总尺寸上构造成超大，以适应多探针卡触头，以便将更高的电功率输送给单独半导体器件的单个接合焊盘(焊盘单元)。
另外，在确定用于临时配对牺牲接合焊盘的最小尺寸时需要考虑其它因素。这些附加因素包括关于确保临时配对牺牲接合焊盘满足用于将采用的探针卡触头机构的规范的考虑。例如，一些半导体探针卡使用悬臂针或桨。其它半导体探针卡使用竖直针，该竖直针采用点构造或星形构造。另有其它半导体探针卡使用微机电系统(MEMS)，该微机电系统可能要求尖锐或平坦触头。此外，半导体探针卡的接触力在确定临时配对牺牲接合焊盘的最小厚度时也起到一定作用。此外，刮擦区域在确定最小表面面积中也起到一定作用，例如，在最坏情况下的方案中，半导体晶片探针标记的外径将确定最小表面面积。另外，在整个半导体晶片上的半导生探针放置精度也是重要的考虑。该因素添加到由刮擦标记建立的最小面积。此外，半导体晶片探针触头的最小间隔可以进一步增加最小面积或者减少最大面积。
在图8中提供了分别与关键接合焊盘701、702和703对应的临时配对牺牲接合焊盘701S、702S和703S的创建的示例性图示。在图8中，这些配对牺牲接合焊盘位于各种水平和竖直划片槽中。为了节省空间，用于相邻的单独半导体器件的临时配对牺牲接合焊盘从彼此偏移，从而用于相邻的单独接合焊盘的临时配对牺牲接合焊盘不背靠背定位。在该构造中，竖直和水平划片槽仅需要略微大于最大临时配对牺牲接合焊盘的尺寸。
有各种方式可以将临时配对牺牲接合焊盘连接至它们对应的关键接合焊盘。一个特别有效的方式是利用重布线层(RDL)。RDL是指单独半导体器件的用于执行最后一步互连的顶层金属层。更具体地说，重布线需要在半导体晶片表面上添加另一个导电层，该导电层被图案化和金属化以在指定位置提供新的配对牺牲接合焊盘。除了与原始接合焊盘的连接之外，该附加导电层与半导体晶片电隔离。
图9A、9B、9C和9D示出了重布线导电层的创建的示例性图示，该重布线导电层将“正常”接合焊盘与对应的临时配对牺牲接合焊盘相连接，该对应的临时牺牲接合焊盘否则与半导体晶片上的单独半导体器件电绝缘。在图9A中，设置在单独半导体元件201上的正常金属接合焊盘901利用氮化物钝化层902部分覆盖。在图9B中，该氮化物钝化层902覆盖有具有大约3μm厚度的聚酰亚胺层903。在图9C中，具有至少25μm的最小宽度的导电金属线路904设置在该聚酰亚胺层上。在图9D中，除了在单独半导体器件上的正常接合焊盘906的位置处以及在位于半导体晶片上的划片槽中的对应的配对牺牲接合焊盘907的位置处将导电金属线路904暴露出的开口之外，在该导电金属线路904上设置第二电介质层905。
用于使单独接合焊盘和/或对应的临时配对牺牲接合焊盘的物理损伤最小的上述过程的进一步改进是设计半导体晶片探针测试过程以使半导体晶片探测针错开，从而使得它们对于半导体晶片探测针与指定接合焊盘的每次触压都在该指定接合焊盘上具有不同坐标。该过程为每个触压都提供了在指定接合焊盘上的不同触压位置。对指定接合焊盘的物理损伤被分布在该指定接合焊盘的更宽阔表面区域上，并且避免了对该指定接合焊盘造成更严重的物理损伤，如果由半导体晶片探测针反复使用同一个触压位置，则将会发生这种更严重的物理损伤。因而，经受半导体晶片探针测试的每个接合焊盘都将具有采取分布位置模式的由触压引起的探针损伤。
在图10中提供了使用若干不同的半导体晶片探针测试位点从而使得它们对于半导体晶片探测针与指定接合焊盘的每个触压在该指定接合焊盘上都具有不同坐标的示例性图示。在图10中，图示了四个不同的可能测试位点TS1、TS2、TS3和TS4，可以利用这些测试位点用于不同的测试目的，这些测试目的可能包括DFT测试、功率测试、接地测试和其它类型的测试。
图11示出了使用不同坐标从而使得探针卡的探测针在单独接合焊盘上具有不同测试位点位置的错开图案。在图11中，半导体晶片探测装置n在接合焊盘n上的第一触压位点TD1位于指定接合焊盘n的中心处。半导体晶片探测装置n+1在接合焊盘n上的第二触压位点TD2位于接合焊盘n的右上角。半导体晶片探测装置n+2在接合焊盘n上的第三触压位点TD3位于接合焊盘n的左下角。因而，对指定接合焊盘n的累计损伤表现出分布式的累积物理损伤图案，由此避免如果不采用错开的半导体晶片探测针模式将发生的更严重的物理损伤。
图12示出了位于各种竖直划片槽和水平划片槽内的黑色线，这些黑色线代表在半导体晶片探针测试过程完成之后半导体晶片切割装置将半导体晶片锯成单独半导体器件的位置。由于该切割装置跟随划片槽，因此在切割过程期间这些临时配对牺牲接合焊盘被毁坏。临时配对牺牲接合焊盘的毁坏没有任何后果，因为创建临时配对牺牲接合焊盘的主要目的在半导体晶片探针测试过程中已经完成。然而，该过程防止了每个单独半导体器件上的“正常”单独接合焊盘被物理损伤，这种物理损伤可能导致“正常”单独接合焊盘的电气和/或机械故障。如果不创建并使用所述临时配对牺牲接合焊盘，当然将会对“正常”单独接合焊盘造成损伤。
现在将描述具有增强功能性划片槽的半导体晶片的上述先进构造和用于产生具有增强功能性划片槽的半导体晶片的先进构造的过程的变型。在该变型中，不是仅仅将测试所需的关键单独接合焊盘配对，而是将每个单独半导体器件上的所有单独接合焊盘与临时配对牺牲接合焊盘配对。
在该变型中，要求如下：用于相邻的单独半导体器件的临时配对牺牲接合焊盘在每个内部划片槽内彼此背靠背安装。因而，在该构造中，指定划片槽必须是它们正常尺寸的两倍，以便适应两个背靠背的临时配对牺牲接合焊盘。该构造在图13中示出。然而，当相对于正常单独接合焊盘的尺寸使得对应的配对牺牲接合焊盘在尺寸上较小时，可以使该构造中的划片槽的尺寸较小。在一定情况下，临时配对牺牲接合焊盘仅仅需要大到足以允许半导体晶片探测针进行物理接触。当允许半导体晶片探测针在对应的配对牺牲接合焊盘上的同一物理位置反复进行触压时，可以将临时配对牺牲接合焊盘减小到对应的正常单独接合焊盘的尺寸的近似四分之一(25％)。
该构造可以在对进行测试的单独半导体器件的所有区域进行一般测试时使用，这是因为每个单独接合焊盘都具有对应的临时配对牺牲接合焊盘来吸收由于半导体晶片探针的触压而引发的物理损伤。因而，好处是完全消除了在半导体晶片探针测试过程中与正常单独接合焊盘有关的大多数重大问题。
图14举例说明了具有正常接合焊盘和对应的配对牺牲接合焊盘的单独半导体器件在经受半导体晶片切割过程之前的预切割构造(图14的左侧)。图14还举例说明了具有正常接合焊盘和对应的配对牺牲接合焊盘的单独半导体器件在经受半导体晶片切割过程之后的切割后构造(图14的右侧)。
现在将描述具有增强功能性划片槽的半导体晶片的上述先进构造和用于产生具有增强功能性划片槽的半导体晶片的先进构造的过程的另一个变型。在该另外的构造变型中(该变型在图15中图示出)，临时配对牺牲接合焊盘被构造成在尺寸上比正常单独接合焊盘小，并且以错开构造放置。在该错开构造中，尺寸减小的临时配对牺牲接合焊盘可以并排定位。因而，还可以减小划片槽的尺寸。
图16举例说明了可以实现以上描述的半导体晶片探针测试过程的计算机1200的实施例。计算机1200包括一组或多组计算机编程指令，这些计算机编程指令存储在存储器1202中，并且能够由计算机1200中的处理器1201执行以进行以上描述的过程。计算机1200在利用具体测试软件适当编程时变成专用目的计算机，该专用目的计算机被构造成用于一组专门的测试操作和功能。
在图6A和图6B中所示的半导体测试系统中使用的计算机可以以许多物理构造中的一种构造来呈现，包括被构造成服务器或客户终端。该计算机还可以与各种装置(例如，台式计算机、膝上型计算机、个人数字助理、移动设备、电子平板、智能电话等)相关联。
如图16中所示，计算机1200包括处理器1201和存储器1202，该存储器1202是可以由计算机1200使用的一种或多种各种存储器的代表。这些存储器可以包括一个或更多个随机存取存储器、只读存储器和可编程只读存储器等。计算机1200还包括至少一个显示器1203，该至少一个显示器1203可以以任何形式提供，包括阴极射线管、LED显示器、LCD显示器和等离子显示器等。该显示器可以包括用于例如通过触敏屏进行数据输入的设备。另外的输出装置可以包括音频输出装置，例如扬声器1209。
计算机1200进一步包括一个或更多个输入装置。输入装置可以包括：一个或更多个字母数字输入装置1204，诸如键盘；光标控制器1205，诸如鼠标、触摸垫或操纵杆；和麦克风1210。计算机1200还使得处理器1201能够通过计算机1200外部的网络1207与一个或更多个远程装置1206通信。计算机1200内部的通信主要使用总线1208。
在另选实施方式中，可以将专用硬件实现构造成实现这里描述的方法中的一个或更多个，所述专用硬件实现例如是专用应用集成电路、可编程逻辑阵列和其它硬件装置。可以包括各种实施方式的设备和系统的应用可以广泛地包括各种电子和计算机系统。这里描述的一个或更多个实施方式可以使用两个或更多个专用互连的硬件模块或装置(具有能够在模块之间通过模块传送的相关控制和数据信号)实现功能或者实现为专用应用集成电路的一部分。因而，本发明的系统涵盖了软件、固件和硬件实现。
根据本公开的各种实施方式，这里描述的方法可以通过可由计算机系统执行的软件程序来实现。另外，在一个示例性的非限制实施方式中，实现可以包括分布式处理、组件/对象分布式处理和平行处理。另选地，可以将虚拟计算机系统处理构造成实现这里描述的一个或更多个方法或功能。
尽管已经参照若干个示例性实施方式描述了本发明，但应该理解，已经使用的措辞是描述和示例性措辞，而不是限制性措辞。在不脱离本发明在其各个方面中的范围和精神的情况下，可以在所附权利要求的范围进行改变，如当前阐述和修改的一样。尽管已经参照具体手段、材料和实施方式描述了本发明，但本发明并不受限于所公开的具体细节，相反，本发明延及到如在所附权利要求的范围内的所有功能上等价的结构、方法和用途。
尽管可以将非临时计算机可读介质示出为单个介质，但是术语“计算机可读介质”包括单个介质或多个介质，诸如集中式或分布式数据库和/或存储一组或多组指令的相关超高速缓冲存储器和服务器。术语“非临时计算机可读介质”应该还包括能够存储、编码或承载由处理机执行的一组指令或致使计算机系统执行这里公开的任何一个或多个方法或操作的任何介质。
在一具体非限制性的示例性实施方式中，计算机可读介质可以包括诸如存储卡之类的固态存储器或容纳一个或多个非易失性只读存储器的其它封装。另外，该计算机可读介质可以是随机存取存储器或其它易失性可再写存储器。此外，该计算机可读介质可以包括诸如磁盘或磁带之类的磁光或光学介质或捕获诸如通过传输介质传送的信号之类的载波信号的其它存储器件。因而，所述公开被认为包括任何计算机可读介质或其中可存储数据或指令的其它等同物或后续媒体。
尽管本说明书描述了可以参照具体标准和协议在具体实施方式中实现的组件和功能，但是本公开不限于这些标准和协议。例如，用于互联网和其它分组交换网络传输的标准代表现有技术状态的示例。这些标准被具有基本相同功能的更快或更高效的等同物周期性地取代。因而，具有相同或类似功能的替换标准和协议被认为是其等同物。
这里描述的实施方式的图示是为了提供各种实施方式的结构的一般理解。这些图示不是为了用作利用这里描述的结构或方法的设备和系统的所有元素和特征的完整描述。在阅读所述公开之后许多其它实施方式对本领域技术人员是显而易见的。从所述公开可利用和推导出其它实施方式，使得在不脱离该公开的范围的情况下可进行结构和逻辑替换和改变。另外，这些图示仅仅是代表性的，并且可能不是按照比例绘制的。图示中的一些比例可能被夸大，而其它比例可能被最小化。因而，所述公开和附图应被认为是示例性而非限制性的。
所述公开的一个或多个实施方式在这里可以被单独地和/或共同地称为术语“发明”，这仅仅是为了方便而不是为了特意将该申请的范围限制于任何具体发明或发明构思。此外，尽管这里已经图示并描述了具体实施方式，应该认识到，被设计成实现相同或类似目的的任何随后布置可以取代所示的具体实施方式。该公开旨在覆盖各种实施方式的任何和所有随后的改变和修改。通过阅读说明书，上述实施方式的组合以及这里没有明确描述的其它实施方式对本领域技术人员来说将是显而易见的。
该公开的摘要是在该摘要不会用来解释或限制权利要求的范围或含义这个认识下提交的。另外，在上述具体实施方式中，为了使得该公开流畅易懂，将各种特征一起编组或在单个实施方式中描述。并不是要将该公开解释为反映了所要求保护的实施方式需要比在每个权利要求中明确阐述的更多的特征这种意愿。相反，如以下权利要求反映的，发明主题内容可能涉及少于任何一个公开实施方式的所有特征的特征。因而，以下权利要求结合在具体实施方式中，且每个权利要求独立地存在，单独地限定所要求保护的主题内容。
以上公开的主题内容应被认为是说明性而非限制性的，并且所附权利要求旨在覆盖落入本公开的真实精神和范围内的所有这种修改、改进和其它实施方式。因而，在由法律允许的最大范围内，本公开的范围应由如下权利要求及其等同物可允许的最宽泛解释来确定，并且不应该受到以上详细描述的制约或限制。

Claims (13)

1.一种使用临时配对牺牲接合焊盘测试半导体晶片的方法，该半导体晶片包括位于该半导体晶片上的单独半导体器件，所述方法包括：
以如下构造在所述半导体晶片上布置单独半导体器件，该构造具有水平行的单独半导体器件，其中在单独半导体器件的每组两个水平行之间具有功能性水平划片槽，并且该构造具有竖直列的单独半导体器件，其中在单独半导体器件的每组两个竖直列之间具有功能性竖直划片槽，其中所述单独半导体器件包括沿着每个单独半导体器件的周边的正常单独接合焊盘；
首先，基于对关键接合焊盘更经常受到半导体晶片测试探测过程损坏的确定来确定单独半导体器件上的哪个正常单独接合焊盘对所述半导体晶片测试探测过程来说是关键的，所述关键接合焊盘包括所有电源接合焊盘、所有接地接合焊盘和所有DFT接合焊盘；
其次，确定用于接受临时配对牺牲接合焊盘的、被确定为关键的单独接合焊盘的子集；
第三，针对所述被确定为关键的单独接合焊盘的子集中每个临时配对牺牲接合焊盘确定所述临时配对牺牲接合焊盘的确定的尺寸，针对每个临时配对牺牲接合焊盘的确定的尺寸是基于包括半导体探针的触压的估计数目在内的预期使用考虑确定的；
提供这样的临时配对牺牲接合焊盘，其具有针对所述用于接受临时配对牺牲接合焊盘的所述被确定为关键的单独接合焊盘的子集中每个关键单独接合焊盘的确定的尺寸，其中针对所述被确定为关键的单独接合焊盘的子集提供的确定的尺寸包括多个不同的确定的尺寸；
使用执行所述半导体晶片测试探测过程的半导体晶片测试机对所述单独半导体器件的一部分进行电气测试，该半导体晶片测试机使用与所述临时配对牺牲接合焊盘进行物理接触的半导体晶片探针；以及
在完成所述电气测试之后当从所述半导体晶片切割出所述单独半导体器件时将所述临时配对牺牲接合焊盘毁坏。
2.根据权利要求1所述的使用临时配对牺牲接合焊盘测试半导体晶片的方法，
其中将被设计成用于单独半导体器件测试的正常单独接合焊盘指定为对所述半导体晶片测试探测过程来说是关键的。
3.根据权利要求1所述的使用临时配对牺牲接合焊盘测试半导体晶片的方法，
其中至少一个临时配对牺牲接合焊盘为位于单独半导体器件上的正常单独接合焊盘的尺寸的50％。
4.根据权利要求1所述的使用临时配对牺牲接合焊盘测试半导体晶片的方法，
其中至少一个临时配对牺牲接合焊盘为位于单独半导体器件上的正常单独接合焊盘的尺寸的25％。
5.根据权利要求1所述的使用临时配对牺牲接合焊盘测试半导体晶片的方法，
其中用于相邻的单独半导体器件的临时配对牺牲接合焊盘从彼此偏移，从而使得用于相邻的单独接合焊盘的临时配对牺牲接合焊盘不背靠背定位。
6.根据权利要求1所述的使用临时配对牺牲接合焊盘测试半导体晶片的方法，
其中用于相邻的单独半导体器件的临时配对牺牲接合焊盘背靠背定位。
7.根据权利要求1所述的使用临时配对牺牲接合焊盘测试半导体晶片的方法，
其中将指定的功能性水平划片槽和指定的功能性竖直划片槽构造成具有足以适应之间具有非导电间隔的背靠背定位的临时配对牺牲接合焊盘的宽度。
8.根据权利要求1所述的使用临时配对牺牲接合焊盘测试半导体晶片的方法，
其中所述临时配对牺牲接合焊盘通过使用重布线层电连接至位于单独半导体器件上的对应的正常单独接合焊盘，该重布线层是设置在半导体晶片表面上的导电层并与所述单独半导体器件电隔离。
9.根据权利要求1所述的使用临时配对牺牲接合焊盘测试半导体晶片的方法，该方法进一步包括：
使所述半导体晶片测试机和所述临时配对牺牲接合焊盘之间的多个物理接触在所述临时配对牺牲接合焊盘上的位置错开，从而使得每个物理接触都位于所述临时配对牺牲接合焊盘上的不同位置。
10.根据权利要求1所述的使用临时配对牺牲接合焊盘测试半导体晶片的方法，
其中所述临时配对牺牲接合焊盘在尺寸上比所述单独半导体器件上的正常单独接合焊盘小，并且位于相邻的单独半导体器件之间的竖直和/或水平划片槽中的所述临时配对牺牲接合焊盘以并排构造布置。
11.一种半导体晶片，该半导体晶片构造有用于测试所述半导体晶片上的单独半导体器件的临时配对牺牲接合焊盘，所述半导体晶片包括：
以如下构造布置在所述半导体晶片上的单独半导体器件，该构造具有水平行的单独半导体器件，其中在单独半导体器件的每组两个水平行之间具有功能性水平划片槽，并且该构造具有竖直列的单独半导体器件，其中在单独半导体器件的每组两个竖直列之间具有功能性竖直划片槽，其中所述单独半导体器件包括沿着每个单独半导体器件的周边的正常单独接合焊盘；以及
临时配对牺牲接合焊盘，所述临时配对牺牲接合焊盘位于被确定为关键的单独接合焊盘的子集中的关键单独接合焊盘上，其中单独半导体器件上的哪个正常单独接合焊盘对半导体晶片测试探测过程来说是关键的是基于对关键接合焊盘更经常受到所述半导体晶片测试探测过程损坏的确定而确定的，所述关键接合焊盘包括所有电源接合焊盘、所有接地接合焊盘和所有DFT接合焊盘；
其中所述临时配对牺牲接合焊盘的尺寸是基于包括半导体探针的触压的估计数目在内的预期使用考虑、针对被确定为关键的单独接合焊盘的子集中每个临时配对牺牲接合焊盘确定的，针对所述被确定为关键的单独接合焊盘的子集提供的确定的尺寸包括多个不同的确定的尺寸；并且
所述临时配对牺牲接合焊盘在完成电气测试之后当从所述半导体晶片切割出所述单独半导体器件时被毁坏。
12.根据权利要求11所述的半导体晶片，
其中每个临时配对牺牲接合焊盘通过使用重布线层电连接至位于单独半导体器件上的对应的正常单独接合焊盘，该重布线层是设置在半导体晶片表面上的导电层并与所述单独半导体器件电隔离。
13.根据权利要求11所述的半导体晶片，
其中至少一个临时配对牺牲接合焊盘为位于单独半导体器件上的正常单独接合焊盘的尺寸的25％。
CN201480071769.0A 2013-12-30 2014-12-24 使用临时牺牲接合焊盘测试半导体晶片的方法 Active CN105874584B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361921734P 2013-12-30 2013-12-30
US61/921,734 2013-12-30
PCT/US2014/072359 WO2015103076A2 (en) 2013-12-30 2014-12-24 Method for testing semiconductor wafers using temporary sacrificial bond pads

Publications (2)

Publication Number Publication Date
CN105874584A CN105874584A (zh) 2016-08-17
CN105874584B true CN105874584B (zh) 2020-01-17

Family

ID=53494218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480071769.0A Active CN105874584B (zh) 2013-12-30 2014-12-24 使用临时牺牲接合焊盘测试半导体晶片的方法

Country Status (7)

Country Link
US (1) US10043722B2 (zh)
CN (1) CN105874584B (zh)
MY (1) MY193922A (zh)
PH (1) PH12016501263A1 (zh)
SG (1) SG11201605213WA (zh)
TW (1) TWI667715B (zh)
WO (1) WO2015103076A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10180454B2 (en) 2015-12-01 2019-01-15 Texas Instruments Incorporated Systems and methods of testing multiple dies
US9899324B1 (en) * 2016-11-28 2018-02-20 Globalfoundries Inc. Structure and method of conductive bus bar for resistive seed substrate plating
US20180190549A1 (en) * 2016-12-30 2018-07-05 John Jude O'Donnell Semiconductor wafer with scribe line conductor and associated method
CN109786265B (zh) * 2018-12-21 2020-10-02 中山市江波龙电子有限公司 一种封装器件、制备方法及信号测量的方法
US11555830B2 (en) * 2019-08-29 2023-01-17 Hrl Laboratories, Llc Small pitch integrated knife edge temporary bonding microstructures
KR20220033655A (ko) * 2020-09-09 2022-03-17 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923047A (en) * 1997-04-21 1999-07-13 Lsi Logic Corporation Semiconductor die having sacrificial bond pads for die test
US5956567A (en) * 1994-12-19 1999-09-21 Matsushita Electric Industrial Co., Ltd. Semiconductor chip and semiconductor wafer having power supply pads for probe test
CN1259767A (zh) * 1998-12-28 2000-07-12 富士通株式会社 晶片级封装及其制造方法以及由其制造半导体器件的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063640A (en) * 1997-03-18 2000-05-16 Fujitsu Limited Semiconductor wafer testing method with probe pin contact
US6573113B1 (en) * 2001-09-04 2003-06-03 Lsi Logic Corporation Integrated circuit having dedicated probe pads for use in testing densely patterned bonding pads
US7064450B1 (en) 2004-05-11 2006-06-20 Xilinx, Inc. Semiconductor die with high density offset-inline bond arrangement
US20060109014A1 (en) * 2004-11-23 2006-05-25 Te-Tsung Chao Test pad and probe card for wafer acceptance testing and other applications
US7741195B2 (en) 2006-05-26 2010-06-22 Freescale Semiconductor, Inc. Method of stimulating die circuitry and structure therefor
JP2008021848A (ja) 2006-07-13 2008-01-31 Sharp Corp ウェハおよび半導体装置のテスト方法
US8237160B2 (en) * 2007-05-10 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Probe pad on a corner stress relief region in a semiconductor chip
US20090189299A1 (en) * 2008-01-30 2009-07-30 Texas Instruments Incorporated Method of forming a probe pad layout/design, and related device
US20130299947A1 (en) * 2012-05-14 2013-11-14 Freescale Semiconductor, Inc. Passivated test structures to enable saw singulation of wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956567A (en) * 1994-12-19 1999-09-21 Matsushita Electric Industrial Co., Ltd. Semiconductor chip and semiconductor wafer having power supply pads for probe test
US5923047A (en) * 1997-04-21 1999-07-13 Lsi Logic Corporation Semiconductor die having sacrificial bond pads for die test
CN1259767A (zh) * 1998-12-28 2000-07-12 富士通株式会社 晶片级封装及其制造方法以及由其制造半导体器件的方法

Also Published As

Publication number Publication date
WO2015103076A2 (en) 2015-07-09
PH12016501263A1 (en) 2016-08-15
TW201532160A (zh) 2015-08-16
SG11201605213WA (en) 2016-07-28
MY193922A (en) 2022-11-01
US20160336243A1 (en) 2016-11-17
CN105874584A (zh) 2016-08-17
TWI667715B (zh) 2019-08-01
US10043722B2 (en) 2018-08-07
WO2015103076A3 (en) 2015-12-23

Similar Documents

Publication Publication Date Title
CN105874584B (zh) 使用临时牺牲接合焊盘测试半导体晶片的方法
JP5609144B2 (ja) 半導体装置および貫通電極のテスト方法
KR101399071B1 (ko) 마이크로회로 테스터용 전기 전도 켈빈 접점
US8310253B1 (en) Hybrid probe card
US8604816B2 (en) Probe card for testing integrated circuits
US20140002122A1 (en) Methods, Apparatus, and Systems for Contacting Semiconductor Dies that are Electrically Coupled to Test Access Interface Positioned in Scribe Lines of a Wafer
US10388578B2 (en) Wafer scale testing and initialization of small die chips
KR20130044048A (ko) 반도체 웨이퍼 및 이를 이용한 스택 패키지 제조방법
JP4343256B1 (ja) 半導体装置の製造方法
US20180286766A1 (en) Manufacturing method of semiconductor device, semiconductor device, and inspection apparatus for semiconductor device
JPWO2005122238A1 (ja) 半導体集積回路装置の製造方法
KR101990458B1 (ko) 프로브 카드 및 그 제조방법
KR101123802B1 (ko) 반도체 칩
TW201340283A (zh) 晶圓結構、晶片結構以及堆疊型晶片結構
JP5379527B2 (ja) 半導体装置
KR101280419B1 (ko) 프로브카드
KR20140020627A (ko) 전기 검사용 지그의 제조방법
KR101066551B1 (ko) 프로브 카드 제조에 사용되는 핀 어레이 틀
JP2010098046A (ja) プローブカードおよび半導体装置の製造方法
KR20140075992A (ko) 테스트 소켓의 회전을 이용한 테스트용 기기의 테스트 방법
JP4492976B2 (ja) 半導体装置
JP2012242255A (ja) 半導体集積回路装置の製造方法
JP2007251022A (ja) 半導体装置及びその試験方法
KR200471926Y1 (ko) 수직프로브
JP2007266104A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant