JP2015509196A - ビット不良および仮想検査を用いたウェハ検査プロセスの生成 - Google Patents

ビット不良および仮想検査を用いたウェハ検査プロセスの生成 Download PDF

Info

Publication number
JP2015509196A
JP2015509196A JP2014553401A JP2014553401A JP2015509196A JP 2015509196 A JP2015509196 A JP 2015509196A JP 2014553401 A JP2014553401 A JP 2014553401A JP 2014553401 A JP2014553401 A JP 2014553401A JP 2015509196 A JP2015509196 A JP 2015509196A
Authority
JP
Japan
Prior art keywords
wafer
defect
physical location
detected
defect detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014553401A
Other languages
English (en)
Other versions
JP6180435B2 (ja
JP2015509196A5 (ja
Inventor
ポー ボーン ヨーン
ポー ボーン ヨーン
ジョージ サイモン
ジョージ サイモン
ユエジョーン ドゥ
ユエジョーン ドゥ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Corp filed Critical KLA Corp
Publication of JP2015509196A publication Critical patent/JP2015509196A/ja
Publication of JP2015509196A5 publication Critical patent/JP2015509196A5/ja
Application granted granted Critical
Publication of JP6180435B2 publication Critical patent/JP6180435B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/18Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

ウェハ検査プロセスを生成するための方法およびシステムが提供される。1つの方法は、出力がウェハ上で検出される欠陥に対応するか否かに関係なくウェハのスキャニング中の検査システムの検出器(複数可)の出力を保存し、そしてウェハの試験によって検出されるビット不良に対応するウェハ上の物理的位置を、欠陥が検出されなかった物理的な位置の第1部分と欠陥が検出された物理的な位置の第2部分とに分離することを含む。加えて、方法は、欠陥検出方法(複数可)を物理的な位置の第1部分に対応する保存された出力に適用して物理的な位置の第1部分で欠陥を検出し、物理的な位置の第1部分で欠陥検出方法(複数可)によって検出される欠陥に基づいてウェハ検査プロセスを生成させることを含む。

Description

本発明は概してビット不良および仮想検査を用いてウェハ検査プロセスを生成させるための方法およびシステムに関する。
以下の説明および例は、この節に含まれていることによって先行技術であると認められるものではない。
検査プロセスを半導体製造プロセス中の様々な段階で使用して、ウェハ上の欠陥を検出して、製造プロセスにおいてさらに高収率、そしてさらに高い利益を促進する。検査は常に半導体デバイスの製造の重要な部分であった。しかしながら、半導体デバイスの寸法が小さくなるにつれ、許容できる半導体デバイスの製造の成功のために検査はなお一層重要になる。なぜなら、さらに小さな欠陥がデバイスの故障の原因となり得るからである。
いくつかの検査レシピ(または検査プロセスを実施するために使用される1組の命令)は既知の関心対象の欠陥(DOI)に基づいて生成されてきた。例えば、検査レシピは、関心対象でない他の欠陥、障害(nuisance)、およびノイズを検出することなくできるだけ多くのDOIを検出するようにセットアップすることができる。このようにして検査レシピをセットアップする際の1つの問題は、どのDOIがキラー欠陥になり、デバイスを故障させる原因になるかが常にわかるわけではないことである。例えば、欠陥がキラー欠陥であるかどうかを確認するための簡単な方法は現在のところない。ユーザーは、サイズ、分類、および位置などのその特性に基づいて、またユーザーの欠陥に関連する経験に基づいて、欠陥がキラー欠陥であるかどうかを推測することができる。しかしながら、ユーザーはどの欠陥がキラー欠陥になるかをどのような正確度または精度でも予測することができない可能性がある。したがって、最も関心の高い欠陥、つまりキラー欠陥を検出するために検査レシピをセットアップすることは必ずしも容易であるとは限らないか、またはさらには可能であるとは限らない。
米国特許出願公開第2009/0297019号
したがって、前述の欠点の1以上を有しないウェハ検査プロセスを生成するためのシステムおよび/または方法を開発することが有利である。
様々な実施形態の以下の説明は、添付の特許請求の範囲の主題を限定するとは決して解釈されるべきではない。
1つの実施形態はウェハ検査プロセスを生成するためのコンピュータで実行される方法に関する。方法は、検査システムでウェハをスキャニングして、ウェハ上の欠陥を検出することを含む。方法はさらに、出力がウェハ上で検出される欠陥に対応するか否かに関係なく、スキャニングの間に検査システムの1以上の検出器の出力を保存することも含む。加えて、方法は、ウェハの試験によって検出されるビット不良に対応するウェハ上の物理的な位置を、欠陥が検出されなかった物理的な位置の第1部分と欠陥が検出された物理的な位置の第2部分とに分けることを含む。方法は、1以上の欠陥検出方法を物理的な位置の第1部分に対応する保存された出力に適用して、物理的な位置の第1部分で欠陥を検出することをさらに含む。方法はさらに、物理的な位置の第1部分で1以上の欠陥検出方法によって検出される欠陥に基づいてウェハ検査プロセスを生成することも含む。保存ステップ、分離ステップ、適用ステップ、および生成ステップはコンピュータシステムで実施される。
前述の方法は、本明細書中でさらに記載されるようにして実施してもよい。加えて、前述の方法は本明細書中で記載される任意の他の方法(複数可)の任意の他のステップ(複数可)を含み得る。さらに、前述の方法は本明細書中で記載されるシステムのいずれかによって実施してもよい。
別の実施形態は、ウェハ検査プロセスを生成するためのコンピュータで実行される方法を実施するためのコンピュータシステムで実行可能なプログラム命令を保存する非一時的コンピュータ可読媒体に関する。コンピュータで実行される方法は、前述の方法の保存ステップ、分離ステップ、適用ステップ、および生成ステップを含む。コンピュータ可読媒体は本明細書中で記載されるようにさらに構成され得る。コンピュータで実行される方法のステップは、本明細書中でさらに記載されるようにして実施することができる。加えて、プログラム命令が実行可能なコンピュータで実施される方法は、本明細書中で記載される任意の他の方法(複数可)の任意の他のステップ(複数可)を含み得る。
さらなる実施形態は、ウェハ検査プロセスを生成するように構成されたシステムに関する。システムは、ウェハ上の欠陥を検出するためにウェハをスキャニングするように構成された検査サブシステムを含む。システムはさらに、前述の方法の保存ステップ、分離ステップ、適用ステップおよび生成ステップを実施するように構成されたコンピュータサブシステムも含む。システムは、本明細書中に記載されるようにさらに構成することができる。
本発明の他の目的および利点は、以下の詳細な説明を読み、添付の図面を参照すると明らかになるであろう。
図1は、ウェハ検査プロセスを生成するための方法の1つの実施形態を示す流れ図である。 図2は、3つの異なる検査レシピと3つの異なるレシピパラメータ、およびビット不良を3つの異なる検査レシピによって得られる欠陥検出結果と比較する結果を示す略図である。 図3は、本明細書中で記載されるコンピュータで実行される1以上の方法を実施するためのコンピュータシステムで実行可能なプログラム命令を含む非一時的コンピュータ可読媒体の1つの実施形態を表すブロック図である。 図4は、ウェハ検査プロセスを生成するように構成されたシステムの1つの実施形態の側面図を表す略図である。
本発明は様々な修正および代替形態の影響を受けやすいが、その特定の実施形態を図面で一例として示し、本明細書中で詳細に記載する。しかしながら、図面およびその詳細な説明は本発明を開示された特定の形態に限定することを意図せず、それどころか、添付の特許請求の範囲によって規定されるような本発明の主旨および範囲内に含まれる全ての修正、等価物および代替物に及ぶことを意図すると理解されるべきである。
ここで図面に着目すると、図は一定の比率で描かれていないことに留意する。特に、図の要素のいくつかのスケールは、その要素の特徴を強調するために大幅に拡大されている。図は同じスケールで描かれていないことにも留意される。同じように構成され得る2以上の図で示される要素は同じ参照番号を用いて表示されている。
1つの実施形態は、ウェハ検査プロセスを生成するためのコンピュータで実行される方法に関する。方法は、ウェハを検査システムでスキャニングして、ウェハ上の欠陥を検出することを含む。ウェハの検査システムでのスキャニングは、任意の好適な方法で実施することができる。ウェハのスキャニングの間、本明細書中で記載されるように構成されたものであり得る検査システムの1以上の検出器は、シグナル、画像シグナル、データ、画像データなどの出力を生成し、これを用いてウェハ上の欠陥を検出することができる。例えば、1以上の欠陥検出方法を生成された出力に適用して、ウェハ上の欠陥を検出することができる。欠陥は、粒子、パターン欠陥などのウェハ上の任意の物理的欠陥を含み得る。
1つの実施形態において、検査システムは光学または電子線検査システムを含む。そのような検査システムは本明細書中でさらに記載されるように構成することができる。このように、前述のスキャニングステップのために用いられる検査システムは、ウェハ上の電気的欠陥を検出する電気的試験システムでない。しかしながら、そのような電気的試験システムを、本明細書中でさらに記載されるようにウェハ上のビット不良を検出するために使用してもよい。
いくつかの実施形態において、ウェハのスキャニングは、異なる層がウェハ上に形成された後にウェハを検査システムでスキャニングして、異なる層上の欠陥を検出することを含む。例えば、ウェハ製造プロセスでウェハ上に各層が形成された後に、検査をウェハに関して実施することができる。各検査プロセスは、層が検査のために用いられるように設計することができる。したがって、異なる検査プロセスは、ウェハが製造プロセス中のどこにあるかに応じて、ウェハに関して実施することができる。
方法はさらに、出力がウェハ上で検出される欠陥に対応するかどうかに関係なく、スキャニングの間、検査システムの1以上の検出器の出力を保存することも含む。このように、方法は、図1のステップ100で示されるように、ウェハ上に形成された1以上の異なる層について使用可能な仮想検査でウェハを検査することを含み得る。効果的な仮想検査は、2012年2月28日にBhaskar et al.に発行された、参照によって本明細書中で完全に記載されているかのように援用される、米国特許第8,126,255号で記載されているようにして実施することができる。加えて、本明細書中で記載される仮想検査を実施するように構成されたシステム、すなわち仮想検査機は、この特許で記載されるように構成することができる。
保存ステップは、保存された出力が、スキャニングの間、ウェハに関して生成された出力の全てを含み得る点でウェハ上で検出された欠陥に対応するか否かに関係なく、出力を保存し得る。例えば、ウェハ上で検出される欠陥に対応する出力のみが保存されるか、または出力のいずれも保存されない可能性があるほとんどの検査方法と異なり、仮想検査では、出力を使用して、欠陥が検出された位置を欠陥が検出されなかった位置と同様に含むウェハ上の位置を再検討することができるように、スキャニングによって生成される出力の全て(または実質的な部分)を保存することができる。例えば、本明細書中で記載されるように一旦出力が保存されたら、保存された出力を使用して、実際のウェハを使用することなく、そしてウェハのさらなるスキャニングを実施することなく、保存された出力および1以上の欠陥検出方法を使用するウェハのさらなる検査を実施してもよい。物理的ウェハが検査のために用いられないので、そのような検査はしたがって「仮想」である。出力を上述の特許で記載された仮想検査システムで保存してもよく、そのようなシステムを、本明細書中で記載されるさらなるステップを実施するために使用してもよい。ウェハの検査によって得られる検査システムの任意の他の結果も出力として同一または異なる記憶媒体に保存することができ、本明細書中で記載される方法およびシステムによって使用することができる。
1つの実施形態において、ウェハは、スキャニングステップ以外の方法のステップのために使用されない。特に、スキャニングの間に生成される出力は前述のように保存され、本明細書中で記載されるものなどのさらなる検査のために再使用することができるので、ウェハは本明細書中で記載される他の方法のために必要とされない。例えば、1以上の欠陥検出方法を本明細書中で記載されるように保存された出力に適用することができるので、ウェハは適用ステップのための出力を生成させるために再スキャニングする必要がない。
出力をさらに、ウェハの異なる層について実施されるウェハの複数の検査のために保存してもよい。このように、物理的ウェハの対応する実際の検査ができなくなる場合に、保存された出力を使用してウェハの仮想検査を実施することができる。例えば、一度ウェハ上の層が形成され、検査されると、一般的に、その上に完全なデバイスが製造されるまでその層の上にさらなる層が形成される。このように、以前に形成された層に戻り、さらなる層がその層の上に形成されていないかのようにそれを検査することは典型的には可能ではない。加えて、下層を再検査することができるようにウェハ上の上層を除去することを試みるのは非常に望ましくない。したがって、ウェハ製造がほとんど完了し、ライン最終段階試験(end-of-line testing)が実施された後のウェハの下層検査のために本明細書中に記載されるようにして保存された出力を使用することは、製造中のその時点で、他の方法では不可能な以前に形成された層についての検査を提供し得る。
方法はさらに、ウェハの試験によって検出されるビット不良に対応するウェハ上の物理的な位置を、欠陥が検出されなかった物理的な位置の第1部分と欠陥が検出された物理的な位置の第2部分とに分けることも含む。例えば、各ウェハを製造プロセス全体にわたって検査した後、ウェハをライン最終段階ウェハソートに送ってもよい。ウェハソートの間、メモリを試験して、機能性を検証し、ビットマップ不良はウェハのこの機能試験の間に捕捉される。ビットが故障する場合、ビット位置が捕捉される。故障したビットの正確な位置を次にウェハの試験結果から特定することができる。それらのビット不良の位置およびウェハ上で検出される欠陥の位置に関する情報を次に使用して、ウェハ上で検出される欠陥が、ビット不良のいずれかに対応するか否かを判定することができ、これは本明細書中で記載されるような多くの異なる方法で実施することができる。このように、ウェハ上の異なる位置を、ビット不良に対応する欠陥が検出された第1部分と、ビット不良に対応する欠陥が検出されなかった第2部分とに分類することができる。
1つの実施形態において、方法は、試験の結果に基づいてビット不良に対応するウェハ上の物理的な位置を決定することを含む。例えば、図1のステップ102で示されるように、方法は、ウェハ試験結果(例えば、ウェハソート試験結果)からビットマップを得ることを含み得る。ビットマップデータが入手可能であるならば、ビット位置は、任意の好適な方法および/またはアルゴリズムを用いて物理座標(ウェハ座標)に置き換えることができる。したがって、ビット不良位置および欠陥位置をウェハの物理座標において比較して、どのビット不良がウェハ上で検出される対応する欠陥を有するかを判定することができる。加えて、方法はビット不良に対応する物理的な位置を決定することを含まない可能性があるが、情報を生成した別のシステムまたは方法からそのような情報を取得することができる。
いくつかの実施形態において、物理的な位置の分離は、検査システムによって報告される欠陥の座標を、物理的な位置の座標と比較することを含む。例えば、一旦ビット不良に対応する物理的な位置の座標が(本明細書中で記載される実施形態によるかまたはある他の方法およびもしくはシステムによるかのいずれかで)決定されたら、それらの座標を、検査システムによって決定・報告された欠陥座標と比較してもよい。欠陥座標と一致する座標を有するビット不良に対応する物理的な位置を、次いで物理的な位置の第2部分と指定することができ、欠陥座標のいずれとも一致しない座標を有するビット不良に対応する物理的な位置は物理的な位置の第1部分と指定することができる。加えて、物理的な位置座標および欠陥座標は、たとえ2つの座標が正確に一致しなくても、本明細書中で記載される比較のいずれかで「一致する」と判定される可能性がある(例えば、座標があるあらかじめ決められた許容誤差内で一致して、報告された座標中の誤差、1組の座標を別の組の座標に置き換えること、およびビット不良を誘発する欠陥の位置およびサイズにおける固有の可変性が許容される場合)。
別の実施形態において、物理的な位置の分離は、検査システムによって報告される欠陥の座標をビットマップドメインに変換し、ビット不良のビットマップドメイン座標を検査システムによって検出される欠陥のビットマップドメイン座標と比較することを含む。例えば、本明細書中で記載される実施形態を使用して、比較的高分解能のビット−欠陥オーバーレイを実施することができ、この場合、欠陥をビットマップドメインに変換して、実際のビット不良を正確にオーバーレイする。検査システムによって報告される欠陥座標を、任意の好適な方法および/またはアルゴリズムを用いて任意の好適なやり方でビットマップドメインに変換することができる。このように、物理的な位置は、ビットマップドメイン座標を用いて分離してもよく、これは物理的な位置座標に関して前述のようにさらに実施することもできる。このように、物理的な位置を、ビットマップドメイン座標または欠陥もしくはウェハ座標を用いて分離してもよい。
したがって、ビットマップ不良を検査システムによって報告される欠陥位置と多くの異なる方法で比較することができる。例えば、図1のステップ104で示されるように、方法はビットを欠陥と比較することを含み得、そしてステップ106で示されるように、方法は、比較ステップの結果を使用して、欠陥とビット不良との間にヒットがあるかどうかを判定することを含み得る。ビット不良に対応する検査システムによって検出される欠陥は、デバイスを故障させたので、キラー欠陥と特定し、分類することができる。例えば、ビット−欠陥オーバーレイを行うことによりヒットとして確認された欠陥は、キラー欠陥であると見なすことができる。それらの欠陥の位置はその後、本明細書中で記載される物理的な位置の第2部分になる。対応する物理的欠陥がそのような比較によって同定することができない任意のビット不良に関して、それらのビット不良に対応する物理的な位置は本明細書中で記載される物理的な位置の第1部分中に含まれ得る。このように、本明細書中でさらに記載されるように、ヒットを有さないが欠陥により誘発されるビット不良を示すビット不良を仮想検査機にホットスポットとして送ることができる。
前述のように、ウェハ上の異なる層を検査システムによってスキャニングすることができ、異なる層のそれぞれについて生成された出力を仮想検査機中に保存することができる。1つのそのような実施形態において、物理的な位置は少なくとも2つの異なる層上の物理的な位置を含む。そのような実施形態において、分離ステップは、異なる層およびレシピセッティングについてビット−欠陥をオーバーレイすることを含み得る。例えば、本明細書中で記載されるようにビット不良と比較された欠陥は、欠陥が検出された層に関係なくビット不良を引き起こし得るウェハ上で検出される任意の欠陥を含み得る。したがって、欠陥がビット不良に対応するか否かを判定する場合、検討される欠陥は、ウェハの全ての検査される層上で検出される全ての欠陥を含み得る。
方法はさらに、1以上の欠陥検出方法を物理的な位置の第1部分に対応する保存された出力に適用して、物理的な位置の第1部分で欠陥を検出することも含む。このように、方法は、保存されたデータを使用する仮想検査を実施して、ビット不良を引き起こし、検査中に検出されなかった欠陥を検出することを試みることを含み得る。1以上の欠陥検出方法を保存された出力に適用することは、ウェハの実際の検査中に欠陥検出が実施されるのとちょうど同じように実施することができる。例えば、1以上の欠陥検出アルゴリズムを保存された出力に適用することができ、結果として検出される任意の欠陥についての情報をある方法で保存することができる。2以上の欠陥検出方法を典型的にはこのステップにおいて保存された出力に適用することができる。なぜなら、このステップの結果を本明細書中でさらに記載されるようにして使用して、異なる欠陥検出方法の性能を評価し、それらの評価に基づいてウェハ検査プロセスが生成されるからである。加えて、(出力が生成されたすべてのウェハ位置で欠陥を検出する)検査システムによって通常実施される検査と異なり、本明細書中で記載される実施形態は欠陥検出方法(複数可)を物理的な位置の第1部分のみに適用することができる。このように、層検査を実施するかわりに、本明細書中で記載される実施形態は多くの独立した「スポット」検査を実施することができる。しかしながら、適用ステップは、1以上の欠陥検出方法を、ウェハ上の異なる検査された層の1以上について保存された出力の全部に適用することを含み得る。
1つの実施形態において、1以上の欠陥検出方法は、同じ欠陥検出アルゴリズムの1以上のパラメータについて異なる値を有する同じ欠陥検出アルゴリズムを含む。例えば、欠陥検出方法は、アルゴリズムの閾値について異なる値を有する同じ欠陥検出アルゴリズムを含み得る。別の実施形態において、1以上の欠陥検出方法は異なる欠陥検出アルゴリズムを含む。例えば、欠陥検出方法は、異なる関数および異なるパラメータを有する欠陥検出アルゴリズムを含み得る。いくつかの実施形態において、1以上の欠陥検出方法の第1の方法は、1以上の検出器の第1セットによって生成される出力を使用し、1以上の欠陥検出方法の第2の方法は、第1のセットと異なる1以上の検出器の第2のセットによって生成される出力を使用する。例えば、欠陥検出方法は、同じ欠陥検出アルゴリズム(1以上のパラメータについて異なる値を有しても有していなくてもよい)であるが、異なる検出器によって得られた保存された出力の形態の欠陥検出アルゴリズムに対する異なる入力を使用する欠陥検出アルゴリズムであり得る。あるいは、欠陥検出方法は、異なる検出器によって産生される出力を使用する異なる欠陥検出アルゴリズムを含み得る。このように、実施形態は、ビット不良を誘発する欠陥の検出で使用される同じ検査システムの異なる検出器の適合性を評価するために適用ステップの結果を使用し得る。検出器(複数可)の第1および第2のセットのそれぞれは1以上の検出器を含み得る。
1つの実施形態において、方法は、適用ステップのホットスポットとして物理的な位置の第1部分に関する情報を保存することを含む。例えば、図1のステップ108で示されるように、方法は仮想検査にビット不良を出力することを含み得る。特に、方法は、ビット不良またはビット不良の一部を仮想検査にホットスポットとして物理座標とともに出力または送達することを含み得る。このように、本明細書中で記載される実施形態は仮想検査機のためのホットスポットとしてビットマップを使用し得る。加えて、ビットマップ不良を仮想検査のためのホットスポット源の1つとして使用し得る。特に、本明細書中で記載されるように、ビットマップを使用して、欠陥が検査システムによって検出されなかった物理的な位置の第1部分を決定することができる。物理的な位置のその部分を次いで、適用ステップにおいて保存されたデータで実施された仮想検査(複数可)のためのホットスポットと表示することができる。加えて、方法は、ビット−欠陥オーバーレイ結果(ヒットおよび非ヒット不良)を仮想検査機にホットスポットとして提供することを含み得る。このように、適用ステップは、ビット不良から決定されるホットスポットのみで多くの独立した「スポット」検査を実施することができる。
適用ステップは、前述のように、1)ウェハを使用可能な仮想検査で検査したステップ100の結果、および2)ステップ108の仮想検査に出力されたビット不良を用いた仮想検査機として機能して、ステップ110に示される仮想検査結果をもたらす。このように、キラー欠陥の潜在的な位置を仮想検査のホットスポットとして使用することができる。加えて、図1のステップ112で示されるように、方法は、ビット不良位置で欠陥があるかどうかを判定するために仮想検査結果を使用することを含み得る。したがって、ビット不良を引き起こした欠陥を発見または特定できるように仮想検査機上の保存されたデータを使用して、欠陥が検査システムによって実施された検査(複数可)中に見逃された可能性がある位置を再検討することができる。そのような欠陥はキラー欠陥であるので(それらはビット不良を引き起こすので)、1つの実施形態において、方法は、物理的な位置の第1部分で1以上の欠陥検出方法によって検出された欠陥をキラー欠陥と指定することを含み、このことは任意の好適な方法で実施することができる。
本明細書中で記載される実施形態とは対照的に、現在知られているDOIは、仮想検査を含む検査のためのホットスポットとして使用することができる。しかしながら、上述のように、欠陥がキラー欠陥であるか否かは検証するのは簡単ではない。キラー欠陥は、経験ならびに、サイズ、分類、および位置などの欠陥の特性に基づいてDOIから特定することができる。しかしながら、DOIを検証することができないので、そのようなホットスポットを用いて実施される検査は正確ではなく、完全に科学的というわけではない。
別の実施形態において、欠陥検出方法(複数可)を適用することは、保存された出力に適用される1以上の欠陥検出方法の1つを、1以上の欠陥検出方法の別のものを保存された出力に適用することによって検出される欠陥に応じて変更することを含む。例えば、図1のステップ114で示されるように、欠陥がビット不良位置で検出されない場合、方法は、検査レシピパラメータを変更すること(すなわち、仮想検査結果を得るために用いられる欠陥検出方法のパラメータを変更すること)を含み得る。このように、適用ステップは、ビット不良位置で欠陥が検出されるまで繰り返し欠陥検出方法(複数可)を適用し、欠陥をビット不良と比較し、そして欠陥検出方法の1以上のパラメータを変更することを含み得る。変更された欠陥検出方法(複数可)の1以上のパラメータは、本明細書中で記載される欠陥検出アルゴリズムパラメータ、欠陥検出アルゴリズム自体、または欠陥検出アルゴリズムに対する入力(例えば、欠陥検出アルゴリズムへの入力として異なる検出器によって得られる出力を使用)のいずれかを含み得る。
いくつかのそのような実施形態において、適用ステップおよび本明細書中でさらに記載されるウェハ検査プロセスの生成は、ユーザーによって実施され得る。例えば、いくつかの実施形態において、方法は、1以上の欠陥検出方法のためにユーザーから入力を取得することを含む。特に、ユーザーまたは技術者は上述のホットスポットに関する情報を使用して、仮想検査機に関して検査パラメータを微調整することができる。このように、仮想検査機に関して、技術者は、検査レシピパラメータを変更して、ビット不良の位置で欠陥を発見することができる。
方法はさらに、物理的な位置の第1部分で1以上の欠陥検出方法によって検出された欠陥に基づいてウェハ検査プロセスを生成させることも含む。図1のステップ116で示されるように、例えば、方法は、ステップ106で特定されたヒットおよびステップ112で特定されたビット不良位置で欠陥を検出するために使用される欠陥検出方法(複数可)に基づいて検査レシピパラメータを生成することを含み得る。例えば、適用ステップで使用される欠陥検出方法のそれぞれによって検出された欠陥を評価して、欠陥検出方法のどれが検査システムによって見逃された欠陥を検出するのに最も成功を収めるかを判定することができる。最も成功を収めた欠陥検出方法(複数可)を、ウェハ検査プロセス中に含めるために選択することができる。
適用ステップで欠陥検出方法(複数可)によって検出される欠陥はビット不良に対応する物理的な位置にあるので、適用ステップで検出される欠陥はキラー欠陥を主に含む。このように、検出方法(複数可)は、欠陥検出方法(複数可)のそれぞれによって検出された、または検出することができるキラー欠陥に基づいて選択することができる。したがって、本明細書中で記載される実施形態は、ほとんどのキラー欠陥を捕捉する検査レシピパラメータを生成させることができる。
ウェハ検査プロセスの生成は、既存の検査プロセス(例えば、スキャニング中にウェハ上の欠陥を検出するために検査システムによって用いられる検査プロセス)を改変することを含み得る。したがって、ウェハ検査プロセスの生成を用いて、キラー欠陥を捕捉するように検査レシピを最適化してもよい。しかしながら、ウェハ検査プロセスは新たに生成された検査プロセス(例えば、「最初から」作成されたウェハ検査プロセス)であり得る。加えて、ウェハ検査プロセスを生成することは、実際の検査レシピを生成すること(この場合、「レシピ」という用語は、プロセスを実施するためにシステムによって使用され得る1セットの命令を指す)または実際の検査レシピを生成するための別のシステムもしくは方法によって使用され得る情報を単に生成することを含み得る。
保存、分離、適用、および生成ステップは、本明細書中で記載されるような構成にされ得るコンピュータシステムで実施される。
前述のように、ウェハの異なる層をスキャニングしてもよく、物理的な位置は少なくとも2つの異なる層上にあり得る。1つのそのような実施形態において、ウェハ検査プロセスは、1以上の異なる層について生成される。例えば、仮想検査は異なる層上で実施することができるので、ビット不良を引き起こした欠陥は、異なる層に関する仮想検査によって検出され得る。ウェハ検査プロセス生成ステップは、異なる層に関して異なる検査プロセスを生成または改変するためにその情報を考慮してもよい。したがって、「ウェハ検査プロセス」という用語は本明細書中で用いられる場合、全ウェハ製造プロセス中で異なる時間に異なる層上のウェハに関して実施され得る検査の全ての1以上のいずれかの組み合わせを指す。したがって、本明細書中で記載される実施形態は、ビット不良を誘発する欠陥が位置する層に関係なく検出され得るようにウェハ上の任意の層について検査プロセスを最適化することができる。したがって、ウェハ検査プロセス生成ステップの出力は、2以上のウェハ層について2以上の検査レシピを含み得る。
1つの実施形態において、ウェハ検査プロセスの生成は、ウェハ検査プロセスの1以上の欠陥検出方法の少なくとも1つおよび1以上の欠陥検出方法の少なくとも1つへ入力されるウェハ検査プロセス中の出力を生成するために用いられる1以上の検出器の少なくとも1つを選択することを含む。例えば、前述のように、適用ステップは、ビット不良を誘発する欠陥の検出で用いられる複数の検出器の適合性を評価できるように実施してもよい。このように、生成ステップは、ウェハ検査プロセスの欠陥検出方法(複数可)の選択だけでなく、その出力がウェハ検査プロセスのために使用される検出器(複数可)の選択も含み得る。生成ステップは、ウェハ検査プロセスで使用するための検査システムに含まれる検出器の全てまたは検出器のサブセットのみを選択してもよい。加えて、生成ステップは、異なる検出器(複数可)または検出器の異なるサブセットを欠陥検出アルゴリズムとともに使用すべきであることを決定し得る。このように、ウェハ検査プロセスは:1)a)実際の検査プロセス(複数可)での出力;およびb)仮想検査プロセス(複数可)での保存された出力に適用される異なる欠陥検出方法;ならびに2)保存された出力を生成させるために使用された任意の異なる光学パラメータから選択することによって生成させてもよい。例えば、保存された出力の一部は、異なるイルミネーションパラメータを用いて生成されたものであってもよく、方法は、適用ステップの結果に基づいてどのイルミネーションパラメータがウェハ検査プロセスでの使用に最も好適であるかを判定することができる。
いくつかの実施形態において、ウェハ検査プロセスの生成は、物理的な位置の第2部分で検査システムによりウェハ上で検出された欠陥と組み合わせられた物理的な位置の第1部分で1以上の欠陥検出方法によって検出される欠陥に基づいたウェハ検査プロセスを生成させることを含む。例えば、前述のように、方法は、検査システムによって検出される欠陥におけるヒットを検出するために使用される欠陥検出方法(複数可)および仮想検査においてビット不良位置で欠陥を検出するために使用される欠陥検出方法(複数可)に基づいて検査レシピパラメータを生成させることを含み得る。1つのそのような例において、ヒットを検出した欠陥検出方法(複数可)および仮想検査においてビット不良位置で欠陥を検出した欠陥検出方法(複数可)はどちらもウェハ検査プロセスでの使用のために選択され得る。
別の実施形態において、欠陥検出方法(複数可)の適用は、1以上の欠陥検出方法を物理的な位置の第1および第2部分に対応する保存された出力に適用して、物理的な位置の第1および第2部分で欠陥を検出することを含む。例えば、図1中ステップ118として示される任意のステップにおいて、方法は、疑わしい欠陥誘発性ビット不良においてフィルターをかけることを含み得る。特に、ステップ106においてビット不良を誘発する原因と疑われるものとして特定された欠陥は、それらの欠陥の位置をホットスポットとともに仮想検査に送ることによって仮想検査で考慮してもよい。このように、欠陥が検出され、ビット不良を引き起こしたと疑われる物理的な位置を、欠陥が検出されなかった物理的な位置とともに仮想検査に送ってもよい。1つのそのような実施形態において、ウェハ検査プロセスの生成は、物理的な位置の第1および第2部分で1以上の欠陥検出方法によって検出される欠陥に基づいてウェハ検査プロセスを生成させることを含む。例えば、仮想検査(複数可)は、ビット不良の全ての位置で欠陥検出を実施して、実施形態によって生成されるウェハ検査プロセスによって検出することができるキラー欠陥の総数を最大にすることを試みることができる。
図2で示される表は、キラー欠陥照合プロセスを実施し得る方法の一例を示す。この例では、3つのレシピ(レシピ1、2、および3)を含むレシピ200は、パラメータ202、204、および206の少なくとも1つについて異なる設定を有する異なる検査レシピである。レシピ1、2、および3はしたがって、本明細書中でさらに記載されるように評価される欠陥検出方法であり得る。図2で示されるように、レシピ1は、パラメータ1について値X、パラメータ2について値A、およびパラメータ3について値Pを含み得る。レシピ2は、パラメータ1について値Y、パラメータ2について値B、およびパラメータ3について値Qを含む。レシピ3は、パラメータ1について値Z、パラメータ2について値C、およびパラメータ3について値Rを含み得る。そのような例において、パラメータ1の値X、Y、およびZは互いに異なる可能性があり、一方、パラメータ2の値A、B、およびCは同一である可能性があり、パラメータ3の値P、Q、Rは同一である可能性がある。もちろん、パラメータの異なる値および同じ値の任意の他の組み合わせを本明細書中で記載される実施形態で使用してもよく、評価してもよい。3つだけのパラメータを図2で示すが、レシピは、任意の好適な数(示したものよりも多いかまたは少ない)のパラメータを含み得る。
検査されるウェハが(例えば、ウェハソート機能試験によって)試験される場合、ビット不良を使用して、本明細書中でさらに記載されるように検査される欠陥を重ねてもよく、これによってビット−欠陥オーバーレイ結果208を得ることができる。ビット不良は歩留まりであるので、同じ(または実質的に同じ)位置/座標の欠陥はキラー欠陥と見なされる。図2で示される例において、ある共通の座標系(例えば、ビットマップ座標または物理的ウェハまたは検査システム座標)における欠陥およびビット不良の位置を示すマップ214で示されるようにビット不良212として正確な位置で欠陥(例えば、欠陥210)があるので、レシピ2はヒットを有する。ビット不良の位置またはその付近で欠陥が見出されないので、レシピ1および3はヒットを有しない。ビット−欠陥オーバーレイの結果は、照合216として出力することもでき、これは図2で示されるように、1および3についての「ヒットなし」の結果およびレシピ2についての「ヒット」の結果を含む。したがって、レシピ2がキラー欠陥を捕捉するための最良のセッティングを有すると結論づけることができる。このように、本明細書中で記載される実施形態を使用して、欠陥技術者がキラー欠陥を捕捉し、歩留低下(yield excursion)をモニタリングするための最良の検査レシピをセットアップするのに役立てることができる。
前述の方法の実施形態のそれぞれは、本明細書中で記載される任意の他の方法(複数可)の任意の他のステップ(複数可)を含んでもよい。さらに、前述の方法の実施形態のそれぞれは、本明細書中で記載されるシステムのいずれかによって実施してもよい。
本明細書中で記載される方法のすべては、コンピュータ可読ストレージ媒体中に方法の実施形態の1以上のステップの結果を保存することを含み得る。結果は、本明細書中で記載される結果のいずれかを含み得、当該技術分野で公知の任意の方法で保存することができる。ストレージ媒体は、本明細書中で記載される任意のストレージ媒体または当該技術分野で公知の任意の他の好適なストレージ媒体を含み得る。結果が保存された後、結果をストレージ媒体中で評価することができ、本明細書中で記載され、ユーザーへのディスプレイのためにフォーマットされ、別のソフトウェアモジュール、方法、もしくはシステムなどによって使用される方法またはシステム実施形態のいずれかによって使用することができる。
さらなる実施形態は、ウェハ検査プロセスを生成するためにコンピュータで実行される方法を実施するためにコンピュータシステムで実行可能なプログラム命令を保存する非一時的コンピュータ可読媒体に関する。1つのそのような実施形態を図3に示す。特に、図3で示されるように、コンピュータ可読媒体300はコンピュータシステム304で実行可能なプログラム命令302を含む。コンピュータで実行される方法は、前述の方法の保存ステップ、分離ステップ、適用ステップ、および生成ステップを含む。プログラム命令が実行可能であるコンピュータで実行される方法は、本明細書中で記載される任意の他のステップ(複数可)を含み得る。
本明細書中で記載されるものなどの方法を実行するプログラム命令302をコンピュータ可読媒体300で保存することができる。コンピュータ可読媒体は、磁気もしくは光ディスク、または磁気テープあるいは当該技術分野で公知の任意の他の好適な非一時的コンピュータ可読媒体などのストレージ媒体であり得る。
プログラム命令は、特にプロシージャ方式の技術、コンポーネント方式の技術、および/またはオブジェクト指向の技術を含む様々な方法のいずれかで実施することができる。例えば、プログラム命令は、要望どおりにActiveXコントロール、C++オブジェクト、Java(登録商標)Beans、Microsoft Foundation Classes(「MFC」)、または他の技術もしくは方法を用いて実施することができる。
コンピュータシステムは、パーソナルコンピュータシステム、画像コンピュータ、メインフレームコンピュータシステム、ワークステーション、ネットワークアプライアンス、インターネットアプライアンス、または他のデバイスを含む様々な形態をとり得る。一般的に、「コンピュータシステム」という用語は、記憶媒体からの命令を実行する1つ以上のプロセッサを有する任意のデバイスを含むように広く定義され得る。コンピュータシステムはさらに、パラレルプロセッサなどの当該技術分野で公知の任意の好適なプロセッサも含み得る。加えて、コンピュータシステムは、独立型またはネットワーク化ツールのいずれかとして高速処理およびソフトウェアを有するコンピュータプラットフォームを含み得る。
さらなる実施形態は、ウェハ検査プロセスを生成するように構成されたシステムに関する。そのようなシステムの1つの実施形態を図4に示す。システムは、ウェハ402をスキャニングしてウェハ上の欠陥を検出するように構成された検査サブシステム400を含む。検査サブシステムは、光学もしくは光方式検査サブシステムの場合は任意の好適な光源または電子線方式の検査サブシステムの場合は任意の好適な電子線源を含み得るソース404を含む。検査サブシステムを光方式検査サブシステムに関して本明細書中でさらに記載するが、検査サブシステムは、それを電子線方式検査サブシステムにするために好適な任意の方法で修正することができる。
光源からの光は、ウェハ402へ光を向けるように構成されたビーム分割器406に向けてもよい。したがって、光源およびビーム分割器は、任意の他の好適な要素(不図示)、例えば1以上の集光レンズ、コリメートレンズ、リレーレンズ、対物レンズ、開口部、スペクトルフィルター、偏光成分などを含み得る検査サブシステムのイルミネーションサブシステムを形成し得る。図4で示されるように、光をビーム分割器によってウェハに垂直な入射角で向けることができる。しかしながら、光をほぼ垂直な入射および斜入射を含む任意の好適な入射角でウェハに向けることができる。加えて、光または複数の光線は1より多い入射角で連続または同時にウェハに向けることができる。
光をウェハに向けつつ、ウェハ402をステージ408上に配置する。ステージは任意の好適な機械的またはロボット組立を含み得、光が検査サブシステムによってウェハ上をスキャニングすることができるように光をウェハに向けつつ、1以上の方向でウェハを移動させるように構成することができる。しかしながら、検査サブシステムは、任意の好適な方法でウェハ上の光をスキャニングするように構成することができる。
検査サブシステムはさらに、ビーム分割器406を通過するウェハから反射された光を検出するように構成される検出器410も含む。検出器410は任意の好適な検出器を含み得る。検出器410およびビーム分割器406は、したがって検査サブシステムの検出サブシステムの少なくとも一部を形成することができる。検出サブシステムは、検出器と、対物レンズ、リレーレンズ、拡大レンズ、ズームレンズ、開口部、スペクトルフィルター、回折格子、および偏光成分などのウェハとの間の光路中に位置する1以上の他の好適な要素(不図示)を含み得る。検出器はウェハからの反射光を検出するので検査サブシステムはウェハの明視野(BF)検査のために構成することができる。
検査サブシステムは、ウェハからの異なる光を同時または連続して検出するために使用することができる2以上の検出器も含み得る。例えば、図4で示されるように、検査サブシステムはウェハから散乱され、レンズ414によって集められる光を検出する検出器412を含み得る。検出器412は任意の好適な検出器を含み得、レンズ414は任意の好適なレンズを含み得る。検出器412およびレンズ414はしたがって、検査サブシステムの検出サブシステムの少なくとも一部を形成する。この検出サブシステムはさらに検出器412とウェハ402との間の光路中に配置された上述のものなどの1以上の他の好適な要素(不図示)も含み得る。検出器はウェハからの散乱光を検出するので、検査サブシステムはウェハの暗視野(DF)検査のために構成することができる。
検査サブシステムは、したがって、連続的または同時に実施することができるBFおよびDF検査のために構成することができる。加えて、検査サブシステムは、ウェハからの反射または散乱光を検出するように構成することができるさらなる検出サブシステムを形成し得るさらなる検出器(不図示)を含み得る。
システムはさらに、本明細書中で記載されるようにして実施することができる、本明細書中で記載される保存、分離、適用、および生成ステップを実施するように構成されたコンピュータサブシステム416も含む。例えば、コンピュータサブシステム416は、コンピュータサブシステムが検査サブシステムの1以上の検出器の出力を受容することができるように「有線」および/または「無線」伝送媒体を含み得る1以上の伝送媒体(不図示)によって検出器410および412に連結することができる。コンピュータサブシステムは次いでウェハ上の欠陥を検出するために出力を使用することができ、本明細書中で記載されるような出力を保存することができる。あるいは、検査サブシステムは、ウェハ上の欠陥を検出するように構成された1つのコンピュータサブシステムを含み得、システムは本明細書中で記載されるようにスキャニング中に検出器(複数可)の出力を保存するように構成された別の異なるコンピュータサブシステムを含み得る。したがって、コンピュータサブシステムの1つは欠陥検出のために使用することができ、一方、他のコンピュータサブシステムは本明細書中で記載されるように仮想検査機として構成され、使用される可能性がある。コンピュータサブシステムおよびシステムは、本明細書中で記載される任意の他のステップ(複数可)を実施するような構成である可能性があり、本明細書中で記載されるようにさらに構成される可能性がある。コンピュータサブシステムは、Bhaskar et alによる上述の特許で記載されるようにさらに構成される可能性もある。
図4は、本明細書中で記載されるシステム実施形態に含まれ得る検査サブシステムの1つの構成を概ね示すために本明細書中で提供されることに留意する。明らかに、本明細書中で記載される検査サブシステム構成は、商業的検査システムを設計する場合に通常実施されるように検査サブシステムの性能を最適化するように改変してもよい。加えて、本明細書中で記載されるシステムは、カリフォルニア州ミルピタスのKLA−Tencorから商業的に入手可能なPuma 90xx、91xx、and 93xxシリーズのツールなどの既存の検査システム(例えば、既存の検査システムに本明細書中で記載される機能を付加することによって)を使用して実行してもよい。そのようなシステムのいくつかに関して、本明細書中で記載される方法は、システムの任意の機能として(例えば、システムの他の機能に加えて)提供することができる。あるいは、本明細書中に記載されるシステムは、完全に新しいシステムを提供するために「最初から」設計してもよい。
本発明の様々な態様のさらなる修正および別の実施形態はこの説明を考慮すると当業者には明らかであろう。例えば、ビット不良および仮想検査を使用してウェハ検査プロセスを生成させるための方法およびシステムが提供される。したがって、この記載は例示のみと解釈されるべきであり、当業者に本発明を実施する一般的な方法を教示するためのものである。本明細書中で示され、記載された発明の形態は現在のところ好ましい実施形態と解釈されるべきであると理解されるべきである。要素および材料は、本明細書中で示され、記載されているものと置換することができ、割合およびプロセスは逆にしてもよく、本発明のある特徴は独立して利用することができ、すべて本発明のこの説明の恩恵にあずかった後に当業者には明らかになる。以下の特許請求の範囲で記載される本発明の趣旨および範囲から逸脱することなく、本明細書中で記載される要素に変更を加えることができる。

Claims (20)

  1. ウェハ検査プロセスを生成するためのコンピュータで実行される方法であって、
    ウェハを検査システムでスキャニングして、ウェハ上の欠陥を検出し、
    スキャニング中の検査システムの1以上の検出器の出力を、出力がウェハ上で検出される欠陥に対応するか否かに関係なく保存し、
    ウェハの試験によって検出されたビット不良に対応するウェハ上の物理的な位置を、欠陥が検出されなかった物理的な位置の第1部分と欠陥が検出された物理的な位置の第2部分とに分離し、
    1以上の欠陥検出方法を、物理的な位置の第1部分に対応する保存された出力に適用して、物理的な位置の第1部分での欠陥を検出し、
    物理的な位置の第1部分で1以上の欠陥検出方法によって検出される欠陥に基づいてウェハ検査プロセスを生成することを含み、前記保存、分離、適用、および生成がコンピュータシステムで実施される、方法。
  2. ウェハが、スキャニングステップ以外の方法の任意のステップのために用いられない、請求項1記載の方法。
  3. 試験の結果に基づいてビット不良に対応するウェハ上の物理的な位置を決定することをさらに含む、請求項1記載の方法。
  4. 検査システムが光学または電子線検査システムを含む、請求項1記載の方法。
  5. キラー欠陥として物理的な位置の第1部分で1以上の欠陥検出方法によって検出される欠陥を指定することをさらに含む、請求項1記載の方法。
  6. 前記分離が、検査システムによって報告される欠陥の座標を物理的な位置の座標と比較することを含む、請求項1記載の方法。
  7. 前記分離が、検査システムによって報告される欠陥の座標をビットマップドメインに変換し、ビット不良のビットマップドメイン座標を検査システムによって検出される欠陥のビットマップドメイン座標と比較することを含む、請求項1記載の方法。
  8. 適用ステップのためのホットストップとして物理的な位置の第1部分に関する情報を保存することをさらに含む、請求項1記載の方法。
  9. 前記適用が、保存された出力に適用される1以上の欠陥検出方法の1つを、1以上の欠陥検出方法のもう1つ別の方法を保存された出力に適用することによって検出される欠陥に応じて変更することを含む、請求項1記載の方法。
  10. 前記スキャニングが、異なる層がウェハ上に形成された後に検査システムでウェハをスキャニングして、異なる層上の欠陥を検出することを含み、この場合、物理的な位置が少なくとも2つの異なる層上の物理的な位置を含み、ウェハ検査プロセスが1以上の異なる層について生成される、請求項1記載の方法。
  11. 1以上の欠陥検出方法についてユーザーからの入力を取得することをさらに含む、請求項1記載の方法。
  12. 1以上の欠陥検出方法が同じ欠陥検出アルゴリズムの1以上のパラメータについて異なる値を有する同じ欠陥検出アルゴリズムを含む、請求項1記載の方法。
  13. 1以上の欠陥検出方法が異なる欠陥検出アルゴリズムを含む、請求項1記載の方法。
  14. 1以上の欠陥検出方法の第1の方法が1以上の検出器の第1のセットによって生成される出力を使用し、1以上の欠陥検出方法の第2の方法が第1セットと異なる1以上の検出器の第2のセットによって生成される出力を使用する、請求項1記載の方法。
  15. ウェハ検査プロセスの生成が、ウェハ検査プロセスの1以上の欠陥検出方法のうちの少なくとも1つおよび1以上の欠陥検出方法の少なくとも1つに入力されるウェハ検査プロセス中の出力を生成するために用いられる1以上の検出器の少なくとも1つを選択することを含む、請求項1記載の方法。
  16. 前記生成が、物理的な位置の第2部分で検査システムによりウェハ上で検出される欠陥と組み合わせて、物理的な位置の第1部分で1以上の欠陥検出方法によって検出される欠陥に基づいてウェハ検査プロセスを生成することを含む、請求項1記載の方法。
  17. 前記適用が、1以上の欠陥検出方法を物理的な位置の第1および第2部分に対応する保存された出力に適用して、物理的な位置の第1および第2部分での欠陥を検出することを含む、請求項1記載の方法。
  18. 前記生成が、物理的な位置の第1および第2部分で1以上の欠陥検出方法によって検出される欠陥に基づいてウェハ検査プロセスを生成することを含む、請求項17記載の方法。
  19. ウェハ検査プロセスを生成するためのコンピュータで実行される方法を実施するためのコンピュータシステムで実行可能なプログラム命令を保存するコンピュータ可読媒体であって、コンピュータで実行される方法が、
    出力がウェハ上で検出される欠陥に対応するか否かに関係なく、ウェハ上の欠陥を検出するために実施されるウェハのスキャニングの間の検査システムの1以上の検出器の出力を保存し、
    ウェハの試験によって検出されるビット不良に対応するウェハ上の物理的な位置を、欠陥が検出されなかった物理的な位置の第1部分と欠陥が検出された物理的な位置の第2部分とに分け、
    1以上の欠陥検出方法を物理的な位置の第1部分に対応する保存された出力に適用して、物理的な位置の第1部分で欠陥を検出し、
    物理的な位置の第1部分で1以上の欠陥検出方法によって検出される欠陥に基づいてウェハ検査プロセスを生成することを含む、コンピュータ可読媒体。
  20. ウェハ検査プロセスを生成するように構成されたシステムであって、
    ウェハをスキャニングして、ウェハ上の欠陥を検出するように構成された検査サブシステムと、
    出力がウェハ上で検出される欠陥に対応するか否かに関係なくスキャニング中の検査システムの1以上の検出器の出力を保存し、
    ウェハの試験によって検出されるビット不良に対応するウェハ上の物理的な位置を、欠陥が検出されなかった物理的な位置の第1部分と、欠陥が検出された物理的な位置の第2部分とに分け、
    物理的な位置の前記第1部分に対応する保存された出力に1以上の欠陥検出方法を適用して、物理的な位置の第1部分で欠陥を検出し、
    物理的な位置の第1部分で1以上の欠陥検出方法によって検出される欠陥に基づいてウェハ検査プロセスを生成するように構成されたコンピュータサブシステムと、
    を含む、システム。
JP2014553401A 2012-01-18 2013-01-17 ビット不良および仮想検査を用いたウェハ検査プロセスの生成 Active JP6180435B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261587911P 2012-01-18 2012-01-18
US61/587,911 2012-01-18
US13/743,074 2013-01-16
US13/743,074 US9277186B2 (en) 2012-01-18 2013-01-16 Generating a wafer inspection process using bit failures and virtual inspection
PCT/US2013/021880 WO2013109714A1 (en) 2012-01-18 2013-01-17 Generating a wafer inspection process using bit failures and virtual inspection

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017138801A Division JP6342046B2 (ja) 2012-01-18 2017-07-18 ビット不良および仮想検査を用いたウェハ検査プロセスの生成

Publications (3)

Publication Number Publication Date
JP2015509196A true JP2015509196A (ja) 2015-03-26
JP2015509196A5 JP2015509196A5 (ja) 2016-03-03
JP6180435B2 JP6180435B2 (ja) 2017-08-16

Family

ID=48779693

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014553401A Active JP6180435B2 (ja) 2012-01-18 2013-01-17 ビット不良および仮想検査を用いたウェハ検査プロセスの生成
JP2017138801A Active JP6342046B2 (ja) 2012-01-18 2017-07-18 ビット不良および仮想検査を用いたウェハ検査プロセスの生成

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017138801A Active JP6342046B2 (ja) 2012-01-18 2017-07-18 ビット不良および仮想検査を用いたウェハ検査プロセスの生成

Country Status (6)

Country Link
US (2) US9277186B2 (ja)
JP (2) JP6180435B2 (ja)
KR (2) KR101886853B1 (ja)
CN (2) CN108062558B (ja)
TW (1) TWI625803B (ja)
WO (1) WO2013109714A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088093A (ja) * 2018-11-21 2020-06-04 三菱電機株式会社 半導体チップの製造方法および半導体ウェハ

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9277186B2 (en) * 2012-01-18 2016-03-01 Kla-Tencor Corp. Generating a wafer inspection process using bit failures and virtual inspection
US20140245066A1 (en) * 2013-02-27 2014-08-28 Lionel J. Riviere-Cazaux Scan diagnosis analysis using callout clustering
US20140282327A1 (en) * 2013-03-14 2014-09-18 Nvidia Corporation Cutter in diagnosis (cid) a method to improve the throughput of the yield ramp up process
US9338134B2 (en) 2013-03-27 2016-05-10 Fortinet, Inc. Firewall policy management
US9355208B2 (en) * 2013-07-08 2016-05-31 Kla-Tencor Corp. Detecting defects on a wafer
TWI548013B (zh) * 2014-03-04 2016-09-01 旺宏電子股份有限公司 結合實體座標之位元失效偵測方法
US9470743B2 (en) * 2014-03-04 2016-10-18 Nvidia Corporation Dynamic yield prediction
US9816939B2 (en) * 2014-07-22 2017-11-14 Kla-Tencor Corp. Virtual inspection systems with multiple modes
US10127653B2 (en) * 2014-07-22 2018-11-13 Kla-Tencor Corp. Determining coordinates for an area of interest on a specimen
US10133263B1 (en) 2014-08-18 2018-11-20 Kla-Tencor Corporation Process condition based dynamic defect inspection
US10267746B2 (en) 2014-10-22 2019-04-23 Kla-Tencor Corp. Automated pattern fidelity measurement plan generation
US9830421B2 (en) * 2014-12-31 2017-11-28 Kla-Tencor Corp. Alignment of inspection to design using built in targets
US10012599B2 (en) * 2015-04-03 2018-07-03 Kla-Tencor Corp. Optical die to database inspection
US10018571B2 (en) * 2015-05-28 2018-07-10 Kla-Tencor Corporation System and method for dynamic care area generation on an inspection tool
US9916965B2 (en) * 2015-12-31 2018-03-13 Kla-Tencor Corp. Hybrid inspectors
GB2550503B (en) 2016-05-20 2020-10-21 Shanghai United Imaging Healthcare Co Ltd System and method for computed tomography
CN117408951A (zh) * 2017-01-18 2024-01-16 Asml荷兰有限公司 级联缺陷检查
JP7404009B2 (ja) * 2019-09-19 2023-12-25 キオクシア株式会社 加工情報管理システム及び加工情報管理方法
KR102459337B1 (ko) * 2020-12-21 2022-10-28 주식회사 에타맥스 실리콘 카바이드 웨이퍼의 결함을 회피하는 다이 구획방법 및 검사장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269276A (ja) * 1999-03-16 2000-09-29 Toshiba Corp 欠陥解析システムおよびその方法
JP2001085482A (ja) * 1999-09-14 2001-03-30 Toshiba Corp 半導体検査装置及び半導体検査方法
JP2002026102A (ja) * 2000-06-30 2002-01-25 Hitachi Ltd 検査情報処理方法及びその検査システム
JP2011501875A (ja) * 2007-09-20 2011-01-13 ケーエルエー−テンカー・コーポレーション ウエハ用永続的データの作成と、永続的データを検査関連機能に使用するためのシステムと方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5991699A (en) * 1995-05-04 1999-11-23 Kla Instruments Corporation Detecting groups of defects in semiconductor feature space
JP2986410B2 (ja) * 1995-07-13 1999-12-06 松下電器産業株式会社 半導体ウェハの不良解析方法及びその装置
KR20000007570A (ko) * 1998-07-04 2000-02-07 윤종용 웨이퍼의 칩핑 검사 시스템 및 방법
WO2001041068A1 (fr) * 1999-11-29 2001-06-07 Olympus Optical Co., Ltd. Systeme de detection de defaut
US7194709B2 (en) 2004-03-05 2007-03-20 Keith John Brankner Automatic alignment of integrated circuit and design layout of integrated circuit to more accurately assess the impact of anomalies
US7443189B2 (en) 2005-02-02 2008-10-28 Texas Instruments Incorporated Method to detect and predict metal silicide defects in a microelectronic device during the manufacture of an integrated circuit
CN100380621C (zh) * 2005-04-08 2008-04-09 力晶半导体股份有限公司 晶片缺陷检测方法与系统以及存储媒体
WO2007001260A1 (en) 2005-06-16 2007-01-04 Pdf Solutions, Inc. Test cells for semiconductor yield improvement
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US8041103B2 (en) * 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
US7676077B2 (en) * 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
JP2008041940A (ja) * 2006-08-07 2008-02-21 Hitachi High-Technologies Corp Sem式レビュー装置並びにsem式レビュー装置を用いた欠陥のレビュー方法及び欠陥検査方法
KR100939768B1 (ko) * 2006-09-22 2010-01-29 주식회사 하이닉스반도체 웨이퍼의 결함 검출 방법
KR100827440B1 (ko) 2006-09-29 2008-05-06 삼성전자주식회사 반도체 집적 회로 장치의 불량 분석 방법 및 시스템
JP4943304B2 (ja) * 2006-12-05 2012-05-30 株式会社 Ngr パターン検査装置および方法
CN101211804B (zh) * 2006-12-28 2012-05-16 中芯国际集成电路制造(上海)有限公司 检测方法及检测系统
WO2008121955A2 (en) * 2007-03-30 2008-10-09 Tokyo Electron Limited In-line lithography and etch system
CN101334414B (zh) * 2007-06-29 2011-11-30 中芯国际集成电路制造(上海)有限公司 用于晶片的缺陷检测机台的匹配方法
KR101448971B1 (ko) * 2007-08-20 2014-10-13 케이엘에이-텐코어 코오포레이션 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 컴퓨터-구현 방법들
JP5081590B2 (ja) * 2007-11-14 2012-11-28 株式会社日立ハイテクノロジーズ 欠陥観察分類方法及びその装置
JP6185693B2 (ja) * 2008-06-11 2017-08-23 ケーエルエー−テンカー・コーポレーションKla−Tencor Corporation ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の1つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのためのシステムおよび方法
US8269960B2 (en) * 2008-07-24 2012-09-18 Kla-Tencor Corp. Computer-implemented methods for inspecting and/or classifying a wafer
KR101729669B1 (ko) * 2008-07-28 2017-04-24 케이엘에이-텐코어 코오포레이션 웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법들, 컴퓨터-판독 가능 매체, 및 시스템들
US8041106B2 (en) * 2008-12-05 2011-10-18 Kla-Tencor Corp. Methods and systems for detecting defects on a reticle
JP5297261B2 (ja) * 2009-04-28 2013-09-25 株式会社日立ハイテクノロジーズ 観察欠陥選択処理方法、欠陥観察方法、観察欠陥選択処理装置、欠陥観察装置
JP5604067B2 (ja) * 2009-07-31 2014-10-08 株式会社日立ハイテクノロジーズ マッチング用テンプレートの作成方法、及びテンプレート作成装置
US9087367B2 (en) * 2011-09-13 2015-07-21 Kla-Tencor Corp. Determining design coordinates for wafer defects
US9277186B2 (en) * 2012-01-18 2016-03-01 Kla-Tencor Corp. Generating a wafer inspection process using bit failures and virtual inspection

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269276A (ja) * 1999-03-16 2000-09-29 Toshiba Corp 欠陥解析システムおよびその方法
JP2001085482A (ja) * 1999-09-14 2001-03-30 Toshiba Corp 半導体検査装置及び半導体検査方法
JP2002026102A (ja) * 2000-06-30 2002-01-25 Hitachi Ltd 検査情報処理方法及びその検査システム
JP2011501875A (ja) * 2007-09-20 2011-01-13 ケーエルエー−テンカー・コーポレーション ウエハ用永続的データの作成と、永続的データを検査関連機能に使用するためのシステムと方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088093A (ja) * 2018-11-21 2020-06-04 三菱電機株式会社 半導体チップの製造方法および半導体ウェハ

Also Published As

Publication number Publication date
US9277186B2 (en) 2016-03-01
CN104137120A (zh) 2014-11-05
CN108062558B (zh) 2022-10-11
CN108062558A (zh) 2018-05-22
CN104137120B (zh) 2018-01-02
JP6180435B2 (ja) 2017-08-16
KR102001356B1 (ko) 2019-07-17
KR101886853B1 (ko) 2018-08-09
JP6342046B2 (ja) 2018-06-13
US20160163606A1 (en) 2016-06-09
TWI625803B (zh) 2018-06-01
US10014229B2 (en) 2018-07-03
TW201344822A (zh) 2013-11-01
JP2017216466A (ja) 2017-12-07
KR20140124778A (ko) 2014-10-27
US20130182101A1 (en) 2013-07-18
KR20180093090A (ko) 2018-08-20
WO2013109714A1 (en) 2013-07-25

Similar Documents

Publication Publication Date Title
JP6342046B2 (ja) ビット不良および仮想検査を用いたウェハ検査プロセスの生成
JP7026719B2 (ja) 光学式検査及び光学式レビューからの欠陥属性に基づく電子ビームレビューのための欠陥サンプリング
KR102536011B1 (ko) 심층적으로 적층된 층들을 갖는 웨이퍼들에서 결함 분류기를 트레이닝하고 적용하기 위한 시스템, 방법
JP5619776B2 (ja) ウエハの検査のための1つまたは複数のパラメータの選択方法
KR102233050B1 (ko) 결함 특유적 정보를 이용한 웨이퍼 상의 결함 검출
KR102019534B1 (ko) 결함 특유의, 다중 채널 정보를 이용한 웨이퍼 상의 결함 검출
US10677742B2 (en) Detecting die repeating programmed defects located in backgrounds with non-repeating features
KR102110634B1 (ko) 자유형의 주의 영역들을 사용한 웨이퍼 검사
KR20190090874A (ko) 웨이퍼 상의 결함 검출
JP2013535837A (ja) ダイナミックケアエリア
US9536299B2 (en) Pattern failure discovery by leveraging nominal characteristics of alternating failure modes
KR20200127259A (ko) 검사를 위한 모드 선택

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170718

R150 Certificate of patent or registration of utility model

Ref document number: 6180435

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250