KR100939768B1

KR100939768B1 - 웨이퍼의 결함 검출 방법

Info

Publication number: KR100939768B1
Application number: KR1020060092534A
Authority: KR
Inventors: 고정근
Original assignee: 주식회사 하이닉스반도체
Priority date: 2006-09-22
Filing date: 2006-09-22
Publication date: 2010-01-29
Also published as: KR20080027080A

Abstract

본 발명은 파티클 카운터를 이용한 결함 검출시 피트(Pit) 형태의 결함만을 선택적으로 검출해낼 수 있는 웨이퍼의 결함 검출 방법을 개시한다. 개시된 본 발명의 웨이퍼의 결함 검출 방법은, 레이저 스캐터링(Laser Scattering) 방식을 적용하는 웨이퍼 표면 검사 측정장비인 파티클 카운터를 사용해서 실리콘 웨이퍼 표면의 결함 발생 지역을 검출하는 웨이퍼의 결함 검출 방법에 있어서, 상기 파티클 카운터의 모드 중 웨이퍼 표면의 거칠기를 대변하는 모드인 헤이즈 모드(Haze Mode)를 사용하여, 웨이퍼 제조과정 중 DSP(Double Side Polishing) 공정을 적용하여 제작할 경우, 웨이퍼 제조 공정에서 발생한 데미지(Demage)가 완전히 제거되지 못한 채 잔류하여 상기 웨이퍼 표면에 존재하게 되는 피트(Pit) 형태의 결함만을 선택적으로 검출하는 것을 특징으로 한다.

Description

웨이퍼의 결함 검출 방법{DETECTION METHOD FOR DEFECT OF WAFER}

도 1은 피트 형태의 결함을 보여주는 사진.

도 2는 종래 기술에 따라 웨이퍼 표면에 존재하는 결함의 검출이 수행된 웨이퍼의 사진.

도 3은 본 발명의 실시예에 따라 웨이퍼 표면에 존재하는 결함의 검출이 수행된 웨이퍼의 사진.

본 발명은 웨이퍼의 결함 검출 방법에 관한 것으로, 보다 상세하게는, 파티클 카운터를 이용한 결함 검출시 피트(Pit) 형태의 결함만을 선택적으로 검출해낼 수 있는 웨이퍼의 결함 검출 방법에 관한 것이다.

반도체 기판 상에 회로를 구성하는 공정은 매우 복잡하고 비용도 많이 소요된다.

그런데, 이러한 제조 공정을 끝낸 후, 기판에 형성된 회로가 제대로 동작하지 못하게 되면 그 반도체 칩은 불량한 제품이 되어 사용할 수 없게 되며, 이는 수율 감소로 이어질 뿐만 아니라, 비용 낭비로 이어지게 된다.

여기서, 반도체 칩의 불량 원인 중 하나로서 파티클(Particle)을 들 수 있다.

통상, 반도체 소자 제조 공정은 고도로 청정한 작업환경 내부에서 정밀한 작업 제어에 의해서 진행되나, 여러 가지 원인에 의해 제조 완료된 반도체 소자는 그 표면에 많은 종류의 파티클을 함유하게 된다.

한편, 상기 웨이퍼 표면에 존재하는 파티클은 일반적으로 레이저 스캐터링(Laser Scattering) 방식을 적용하는 웨이퍼 표면 검사 측정장비인 파티클 카운터를 이용하여 관찰해왔다.

상기 파티클 카운터는 핵을 중심으로 입자가 응축되고, 응축된 상기 핵에 레이저를 주사하여 산란되는 레이저(Laser)를 디텍션(Detection)하여 파티클의 수를 카운트하는 응축핵계수기를 이용하여 특정 반도체 소자 제조 공정이 진행된 웨이퍼 상에 존재하는 파티클의 수를 카운트한다.

이에, 기준치 이상의 파티클이 존재하는 웨이퍼가 생산된 런(Run)은 조치하여 또 다른 불량 웨이퍼가 반복적으로 생산되는 것을 방지하고 있다.

또한, 상기 반도체 칩의 불량의 다른 원인으로서 결함(Defect)을 들 수 있는데, 기판에 회로를 형성한 후, 회로에 결함이 발생되는 원인을 분석해 보면, 제조 공정 중에 발생되는 불량도 있지만 반도체 웨이퍼 자체가 가지고 있는 결함에 의한 경우도 많이 있다.

그래서, 반도체 웨이퍼 자체가 가지고 있는 결함들을 줄이기 위한 여러 가지 방법들이 강구되고 있지만, 아직까지는 결함을 100% 제거한 실리콘 단결정 웨이퍼 를 생산하는 것은 불가능하다.

여기서, 결함의 종류 중 하나로서 피트 형태의 결함이 있는데, 상기 피트 형태의 결함은 일반적으로 실리콘 웨이퍼 제조과정 중 DSP(Double Side Polishing) 공정을 적용하여 제작할 경우, 웨이퍼 제조 공정에서 발생한 데미지(Demage)가 완전히 제거되지 못한 채, 도 1에 도시된 바와 같이, 웨이퍼 표면에 잔류하고 있는 형태로 보이는 것을 말한다.

상기 피트 형태의 결함은 어두운 밀실에서 실리콘 웨이퍼를 고광도의 빛으로 비추어 봄으로써 육안으로 어느 정도 관찰할 수 있으나, 이를 기계적으로 측정할 수 있는 방법은 아직 제안된 바 없다.

또한, 피트 형태의 결함은 웨이퍼 표면에 랜덤하게 존재하는 특성상 대구경의 웨이퍼에서는 쉽게 관찰할 수 없다.

한편, 상기 파티클 카운터를 사용하여 웨이퍼 표면 검사를 수행하면, 상기 웨이퍼 표면에 존재하는 파티클과 결함이 모두 관찰 가능하다.

그러나, 전술한 종래 기술의 경우에는, 도 1에 도시된 바와 같이, 상기 파티클 카운터가 웨이퍼 표면의 모든 파티클 및 결함을 카운트할 수 있으나, 상기 결함이 피트 형태의 결함(A)일 경우에는 웨이퍼 표면에 일반적으로 부착된 파티클(B)과 구별되지 않는다는 문제점이 있다.

상기 웨이퍼 표면에 일반적으로 부착된 파티클(B)은 후속 세정 공정을 통해 용이하게 제거할 수 있으므로 반도체 소자의 제조 수율에 큰 영향을 주지 않지만, 피트 형태의 결함(A)은 반도체 소자의 제조 과정 및 제조 수율에 직접적인 영향을 주므로 이를 구별해서 검출해야 하는 필요성이 있다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 파티클 카운터를 이용한 결함 검출시 피트(Pit) 형태의 결함만을 선택적으로 검출해낼 수 있는 웨이퍼의 결함 검출 방법을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 웨이퍼의 결함 검출 방법은, 레이저 스캐터링(Laser Scattering) 방식을 적용하는 웨이퍼 표면 검사 측정장비인 파티클 카운터를 사용해서 실리콘 웨이퍼 표면의 결함 발생 지역을 검출하는 웨이퍼의 결함 검출 방법에 있어서, 상기 파티클 카운터의 모드 중 웨이퍼 표면의 거칠기를 대변하는 모드인 헤이즈 모드(Haze Mode)를 사용하여, 웨이퍼 제조과정 중 DSP(Double Side Polishing) 공정을 적용하여 제작할 경우, 웨이퍼 제조 공정에서 발생한 데미지(Demage)가 완전히 제거되지 못한 채 잔류하여 상기 웨이퍼 표면에 존재하게 되는 피트(Pit) 형태의 결함만을 선택적으로 검출하는 것을 특징으로 한다.

여기서, 상기 피트 형태의 결함은 헤이즈 모드에서 얻어지는 신호값이 최대값과 최소값의 합의 10∼60%에 해당하는 경우일 때로 간주하는 것을 특징으로 한다.

(실시예)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.

먼저, 본 발명의 기술적 원리를 간략하게 설명하면, 본 발명은 파티클 카운터에서 웨이퍼 표면의 거칠기를 대변하는 모드인 헤이즈 모드를 사용하여 웨이퍼 표면의 결함을 검출한다.

이렇게 하면, 상기 웨이퍼 표면의 파티클과 피트 형태의 결함을 구별할 수 있으며, 이를 통해, 상기 웨이퍼 표면에 존재하는 피트 형태의 결함만을 선택적으로 검출할 수 있다.

여기서, 상기 헤이즈 모드를 이용한 결함 검출 방법을 보다 상세하게 설명하면, 다음과 같다.

일반적인 파티클 카운터의 경우 여러 종류의 디펙터(DeFecter)를 사용한다. 이러한 디펙터의 종류에 따라 피트와 파티클의 신호가 다르게 얻어지며, 이 비율을 이용하여 파티클과 피트 형태의 결함을 구별할 수 있다.

본 발명에서는, 상기 헤이즈 모드에서 얻어지는 신호의 세기에 따라 측정되는 결함을 그 신호의 레벨에 따라 구분하여 헤이즈 맵(Haze Map)에서 구성하고, 파티클 맵에서는 결함을 신호의 세기에 따라 구성하여 중첩함으로써 피트 형태의 결함만을 선택적으로 검출해낸다.

자세하게, 본 발명은 일반적으로 이용하고 있는 두가지 맵(헤이즈 맵, 파티클 맵)에 피트 형상의 결함을 도시하고, 파티클 카운터의 맵에 그 형태를 정확히 인식시키고 분리할 수 있도록 구간을 정해줌으로써, 도 2에 도시된 바와 같이, 피트 형태의 결함(A)만을 선택적으로 검출해낼 수 있다.

이때, 상기 파티클과 피트 형태의 결함을 분리할 수 있는 신호 구간은 상기 헤이즈 모드에서 얻어지는 신호의 세기를 분석하여 상기 신호값의 최대값과 최소값의 합의 10∼60% 정도의 구간으로 한다. 즉, 상기 구간에 해당하는 신호를 피트 형태의 결함에 해당하는 신호로 간주하는 것이다.

따라서, 상기 헤이즈 맵에서 검출된 피트 형태의 결함을 파티클 맵에서 검출된 파티클과 좌표 확인을 통해 구분하여 웨이퍼 표면에 존재하는 피트 형태의 결함만을 선택적으로 검출해 낼 수 있으며, 상기 웨이퍼 표면에 존재하는 피트 형태의 결함 위치를 알 수 있다.

즉, 상기 헤이즈 맵과 파티클 맵을 중첩하여 상기 두 맵에서 잡힌 결함 및 파티클의 위치를 비교하고, 그 결과, 같은 좌표에 존재하면 피트 형태의 결함으로 간주하며, 다른 좌표에 존재하면 파티클로 간주함으로써 상기 웨이퍼 표면에 존재하는 피트 형태의 결함만을 선택적으로 구별해낼 수 있는 것이다.

여기서, 본 발명은 파티클 카운터를 이용한 웨이퍼의 결함 검출시 전술한 방법을 통해 헤이즈 모드를 사용함으로써, 상기 웨이퍼 표면의 파티클과 피트 형태의 결함을 구별할 수 있으며, 이를 통해, 웨이퍼 표면에 존재하는 피트 형태의 결함만을 선택적으로 검출해낼 수 있다.

또한, 본 발명은 상기 피트 형태의 결함을 자동화된 장비를 이용하여 정량적으로 검출해냄으로써, 종래의 육안으로 관찰하던 방법에 비해 정확성을 향상시 킬 수 있다.

게다가, 본 발명은 상기 웨이퍼 표면에 존재하는 피트 형태의 결함만을 선택적으로 검출해냄으로써, 반도체 소자의 제조 수율에 직접적인 영향을 주는 피트 형 태의 결함을 용이하게 제거할 수 있다.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

이상에서와 같이, 본 발명은 파티클 카운터를 이용한 웨이퍼 결함 검출시 헤이즈 모드를 이용함으로써, 상기 웨이퍼 표면에 존재하는 피트 형태의 결함만을 선택적으로 검출해낼 수 있다.

Claims

레이저 스캐터링(Laser Scattering) 방식을 적용하는 웨이퍼 표면 검사 측정장비인 파티클 카운터를 사용해서 실리콘 웨이퍼 표면의 결함 발생 지역을 검출하는 웨이퍼의 결함 검출 방법에 있어서,

상기 파티클 카운터의 모드 중 웨이퍼 표면의 거칠기를 대변하는 모드인 헤이즈 모드(Haze Mode)를 사용하여, 웨이퍼 제조과정 중 DSP(Double Side Polishing) 공정을 적용하여 제작할 경우, 웨이퍼 제조 공정에서 발생한 데미지(Demage)가 완전히 제거되지 못한 채 잔류하여 상기 웨이퍼 표면에 존재하게 되는 피트(Pit) 형태의 결함만을 선택적으로 검출하며, 상기 피트 형태의 결함은 헤이즈 모드에서 얻어지는 신호값이 최대값과 최소값의 합의 10∼60%에 해당하는 경우일 때로 간주하는 것을 특징으로 하는 웨이퍼의 결함 검출 방법.
삭제