JP2015211530A - 制御回路 - Google Patents

Abstract

【課題】待機電力の削減を可能とするスイッチング電源用の制御回路を提供する。【解決手段】起動電源部１００は、スイッチを介してスイッチング制御に必要な制御電力を受電しスイッチング制御の動作を起動開始させ、電圧検出部２００は、入力される交流の位相に対応して電位が変化する第１検出点４０の電位とスイッチング電源１の基準点の基準電位との差である第１検出点電圧、および、平滑部により平滑される第２検出点６０の電位と基準電位との差である第２検出点電圧、のうち少なくともいずれか一方または両方を検出し、起動電源制御部３００は、第１検出点電圧、または、第１検出点電圧および第２検出点電圧に基づいて起動電源部１００の動作を制御する。したがって、制御回路３０に制御電力を安定的に供給でき、且つ、待機電力の削減を図ることができる。【選択図】図１

Description

本発明は、スイッチング電源用の制御回路に関する。

照明点灯装置等の電気機器に用いられるスイッチング電源の分野では、スイッチング電源装置の負荷が微少である待機モードでの低消費電力化に対する要求が高まっている。待機モードでの低消費電力化を図るためには、スイッチング電源を制御する制御回路および制御回路に供給する制御電源回路の低消費電力化が必要となる。制御電源回路の低消費電力化の技術としては、例えば、特許文献１に開示されている発明がある。

特許文献１に開示されている発明においては、スイッチング電源の発振動作を制御するための第１の制御回路に制御電源Ｖｃｃを供給する制御電源回路が設けられ、スイッチング電源の直流電源Ｖｄｃから半導体スイッチ素子を介して制御電源Ｖｃｃが供給される。特許文献１に開示されている発明においては、半導体スイッチ素子は、負荷の起動モード、定常動作モード、負荷異常時の保護モードを含む動作状態を制御する動作モード制御回路５と連動して、各モードに応じた制御動作がなされる。

特許文献１に開示されている発明によれば、制御電源回路での損失を低減できると共に、動作時の制御電源供給をランプ負荷の状態や起動時の不安定な過渡動作の影響を受けずに、安定に供給することができる。

このような制御電源回路と制御回路を、所定の半導体基板上に形成した半導体集積回路とし、この半導体集積回路を所定のモジュールに搭載して構成すれば、スイッチング電源の設計が容易となり、また、照明点灯装置等の電気機器を小型化できる点で有利である。

ところで、上記のような半導体集積回路を構成する場合、半導体集積回路内部で基準電圧（例えば、５Ｖ）や、スイッチング回路のスイッチング素子を駆動させるゲート駆動電圧（例えば、１５Ｖ）を生成するために、安定的に制御電源を半導体集積回路内部に供給する必要がある。

そのため、従来は、上述のように、スイッチング電源の直流電源Ｖｄｃから半導体スイッチ素子を介して制御電源Ｖｃｃを供給するために、スイッチング電源の直流電源Ｖｄｃを直接ドロップさせる起動回路を制御回路に内蔵する等している。

特開２０１１−２４３３３５号公報

しかしながら、スイッチング電源の直流電源Ｖｄｃは高電圧であり、また、上記起動回路は、いわゆるドロッパ回路で構成されるため、制御回路の動作中は常時、次式で表される電力Ｐが起動回路で消費されることとなる。
Ｐ＝（Ｖｄｃ−Ｖｃｃ）×Ｉｃｃ・・・（１）

ここで、Ｐは起動回路で消費される電力、Ｖｄｃは起動回路に入力される電圧、Ｖｃｃは起動回路より出力される電圧、Ｉｃｃは直流電源Ｖｄｃからドロッパ回路を介して制御回路に流れる電流を表す。

（１）式において、例えば、Ｖｄｃ＝３３９Ｖ、Ｖｃｃ＝１５Ｖ、Ｉｃｃ＝３ｍＡの場合には、Ｐ＝０．９７Ｗとなるが、このような電力消費は、電子機器等の待機時における電力削減の妨げになるといった課題があった。

本発明は、上記課題に鑑みてなされたものであり、待機電力の削減を可能とするスイッチング電源用の制御回路を提供することを目的とする。

本発明は、上記の課題を解決するために、以下の事項を提案している。

入力される交流を整流して直流を出力する整流部と、整流部により整流された直流を平滑する平滑部と、を備えたスイッチング電源のスイッチング制御に用いられる制御回路であって、
スイッチを有し、スイッチを介してスイッチング制御に必要な制御電力を受電しスイッチング制御の動作を起動開始させる起動電源部と、
入力される交流の位相に対応して電位が変化する第１検出点の電位とスイッチング電源の基準点の基準電位との差である第１検出点電圧、および、平滑部により平滑される第２検出点の電位と基準電位との差である第２検出点電圧、のうち少なくともいずれか一方または両方を検出する電圧検出部と、
第１検出点電圧、または、第１検出点電圧および第２検出点電圧、に基づいて起動電源部の動作を制御する起動電源制御部と、
を備えたことを特徴とする制御回路を提案している。

起動電源制御部は、第１検出点電圧が所定の第１基準電圧未満の場合にはスイッチをオンさせて制御電力を受電するよう起動電源部を制御し、第１検出点電圧が第１基準電圧以上の場合にはスイッチをオフさせて制御電力を受電しないよう起動電源部を制御することを特徴とする制御回路を提案している。

起動電源制御部は、第２検出点電圧が所定の第２基準電圧未満の場合にはスイッチをオンさせて制御電力を受電するよう起動電源部を制御し、第２検出点電圧が第２基準電圧以上であり且つ第１検出点電圧が第１基準電圧未満の場合にはスイッチをオンさせて制御電力を受電するよう起動電源部を制御し、第２検出点電圧が第２基準電圧以上であり且つ第１検出点電圧が第１基準電圧以上の場合にはスイッチをオフさせて制御電力を受電しないよう起動電源部を制御することを特徴とする制御回路を提案している。

スイッチのオン時間は、入力される交流の電圧に対応させて第１基準電圧を設定することにより、所定時間に制御されることを特徴とする制御回路を提案している。

第１基準電圧は、第２検出点電圧に対応して設定されることを特徴とする制御回路を提案している。

第１基準電圧は、第２検出点電圧に正比例して設定されることを特徴とする制御回路を提案している。

第１検出点は、整流部の入力側に設けられることを特徴とする制御回路を提案している。

スイッチング電源は、第１スイッチング素子を有し、第１スイッチング素子のスイッチング動作によりスイッチング電源の力率を改善する力率改善回路部を備え、
第１検出点電圧を検出することにより力率改善回路部に入力される電圧を監視し、第１検出点電圧に基づいて第１スイッチング素子のスイッチングを制御する力率改善回路制御部を備えたことを特徴とする制御回路を提案している。

力率改善回路制御部は、第２検出点電圧を検出することにより力率改善回路部の出力電圧を定電圧制御することを特徴とする制御回路を提案している。

スイッチング電源は、第２スイッチング素子を有し、第２スイッチング素子のスイッチング動作により力率改善回路部の出力電圧を降圧して出力する降圧チョッパ回路部を備え、
第２スイッチング素子のスイッチングを制御する降圧チョッパ回路制御部を備えたことを特徴とする制御回路を提案している。

降圧チョッパ回路制御部は、降圧チョッパ回路部の出力電流を検出することにより降圧チョッパ回路部の出力電流を定電流制御することを特徴とする制御回路を提案している。

制御回路は、所定の半導体基板上に半導体集積回路として形成されたことを特徴とする制御回路を提案している。

半導体集積回路は、第１検出点電圧を検出する第１検出点電圧端子を有する所定のモジュールに搭載され、
第１検出点電圧端子は、電圧検出部および力率改善回路制御部に接続され、第１検出点電圧端子を介して、電圧検出部が前記第１検出点電圧を検出し、且つ、力率改善回路制御部が力率改善回路部に入力される電圧を監視することを特徴とする制御回路を提案している。

本発明によれば、起動電源部は、スイッチを介してスイッチング制御に必要な制御電力を受電しスイッチング制御の動作を起動開始させ、電圧検出部は、入力される交流の位相に対応して電位が変化する第１検出点の電位とスイッチング電源の基準点の基準電位との差である第１検出点電圧、および、平滑部により平滑される第２検出点の電位と基準電位との差である第２検出点電圧、のうち少なくともいずれか一方または両方を検出し、起動電源制御部は、第１検出点電圧、または、第１検出点電圧および第２検出点電圧、に基づいて起動電源部の動作を制御する。したがって、制御回路に制御電力を安定的に供給でき、且つ、待機電力の削減を図ることができる。

本発明によれば、起動電源制御部は、第１検出点電圧が所定の第１基準電圧未満の場合にはスイッチをオンさせて制御電力を受電するよう起動電源部を制御し、第１検出点電圧が第１基準電圧以上の場合にはスイッチをオフさせて制御電力を受電しないよう起動電源部を制御する。したがって、制御回路に制御電力を安定的に供給でき、且つ、待機電力の削減を図ることができる。

本発明によれば、起動電源制御部は、第２検出点電圧が所定の第２基準電圧未満の場合にはスイッチをオンさせて制御電力を受電するよう起動電源部を制御し、第２検出点電圧が第２基準電圧以上であり且つ第１検出点電圧が第１基準電圧未満の場合にはスイッチをオンさせて制御電力を受電するよう起動電源部を制御し、第２検出点電圧が第２基準電圧以上であり且つ第１検出点電圧が第１基準電圧以上の場合にはスイッチをオフさせて制御電力を受電しないよう起動電源部を制御する。したがって、入力される交流の電圧が所定の電圧未満の条件においては、制御回路に制御電力を安定的に供給し、入力される交流の電圧が所定の電圧以上の条件において、待機電力の削減を図ることができる。

本発明によれば、スイッチのオン時間は、入力される交流の電圧に対応させて第１基準電圧を設定することにより、所定時間に制御される。したがって、スイッチング電源に入力される交流の電圧が変動する場合であっても、制御回路に制御電力を安定的に供給でき、且つ、待機電力の削減を図ることができる。

本発明によれば、第１基準電圧は、第２検出点電圧に対応して設定される。そのため、スイッチング電源に入力される交流の電圧が変動する場合に、交流の電圧の変動に対応して第２検出点電圧が変動し、第２検出点電圧の変動に対応して第１基準電圧が設定される。したがって、スイッチング電源に入力される交流の電圧が変動する場合であっても、制御回路に制御電力を安定的に供給でき、且つ、待機電力の削減を図ることができる。

本発明によれば、第１基準電圧は、第２検出点電圧に正比例して設定される。そのため、スイッチング電源に入力される交流の電圧が変動する場合に、交流の電圧の変動に対応して第２検出点電圧が変動し、第２検出点電圧の変動に対応して正比例的に第１基準電圧が設定される。したがって、スイッチング電源に入力される交流の電圧が変動する場合であっても、制御回路に制御電力を安定的に供給でき、且つ、待機電力の削減を図ることができる。

本発明によれば、第１検出点は、整流部の入力側に設けられる。したがって、スイッチング電源に入力される交流の電圧の情報を正確に検出でき、確実に、制御回路に制御電力を安定的に供給でき、且つ、待機電力の削減を図ることができる。

本発明によれば、スイッチング電源は、第１スイッチング素子を有し、第１スイッチング素子のスイッチング動作によりスイッチング電源の力率を改善する力率改善回路部を備え、力率改善回路制御部は、第１検出点電圧を検出することにより力率改善回路部に入力される電圧を監視し、第１検出点電圧に基づいて第１スイッチング素子のスイッチングを制御する。したがって、力率改善回路部の入力電圧を検出する回路を別途設ける必要がなくなり、スイッチング電源の構成を簡素化することができる。また、制御回路を、所定の半導体基板上に形成した半導体集積回路とし、この半導体集積回路を所定のモジュールに搭載して構成する場合には、力率改善回路部の入力電圧を検出する端子を別途設ける必要がなくなり、制御回路およびスイッチング電源の構成を簡素化することができる。

本発明によれば、力率改善回路制御部は、第２検出点電圧を検出することにより力率改善回路部の出力電圧を定電圧制御する。したがって、力率改善回路部の出力電圧を検出する回路を別途設ける必要がなくなり、スイッチング電源の構成を、簡素化することができる。また、制御回路を、所定の半導体基板上に形成した半導体集積回路とし、この半導体集積回路を所定のモジュールに搭載して構成する場合には、力率改善回路部の出力電圧を検出する端子を別途設ける必要がなくなり、制御回路およびスイッチング電源の構成を簡素化することができる。

本発明によれば、スイッチング電源は、降圧チョッパ回路部を備え、降圧チョッパ回路部は、第２スイッチング素子のスイッチング動作により力率改善回路部の出力電圧を降圧して出力する。したがって、スイッチング電源を様々な用途の電源として構成することができる。

本発明によれば、降圧チョッパ回路制御部は、降圧チョッパ回路部の出力電流を検出することにより降圧チョッパ回路部の出力電流を定電流制御して出力する。したがって、定電流制御が必要なＬＥＤ照明等の負荷に適したスイッチング電源を構成することができる。

本発明によれば、制御回路は、所定の半導体基板上に半導体集積回路として形成した構成としたため、制御回路およびスイッチング電源の構成を簡素化することができる。

本発明によれば、半導体集積回路は、第１検出点電圧を検出する第１検出点電圧端子を有する所定のモジュールに搭載され、第１検出点電圧端子は、電圧検出部および力率改善回路制御部に接続され、第１検出点電圧端子を介して、電圧検出部が前記第１検出点電圧を検出し、且つ、力率改善回路制御部が力率改善回路部に入力される電圧を監視するよう構成したので、電圧検出部が第１検出点電圧を検出する端子と、力率改善回路制御部が力率改善回路部に入力される電圧を監視する端子とを、別個に設ける必要がなくなり、モジュールの端子数を削減することができる。

本発明の実施形態に係る制御回路を用いたスイッチング電源１の構成を示す回路図である。 本発明の実施形態に係る制御回路３０の構成を示すブロック回路図である。 図２中の起動電源部１００の構成の一例を示すブロック回路図である。 図２中の電圧検出部２００の一例としての電圧検出部２１０の構成例を示すブロック回路図である。 図２中の電圧検出部２００の一例としての電圧検出部２３０の構成例を示すブロック回路図である。 図２中の電圧検出部２００の一例としての電圧検出部２５０の構成例を示すブロック回路図である。 図２中の起動電源制御部３００の構成の一例を示すブロック回路図である。 本発明の第１の実施形態に係る第１検出点電圧Ｖｄ１、スイッチ電流Ｉ１０２、信号Ｓ１、信号Ｓ２、信号Ｓ３および信号Ｓ４の波形図である。 本発明の第２の実施形態に係る第１検出点電圧Ｖｄ１、第２検出点電圧Ｖｄ２、スイッチ電流Ｉ１０２、信号Ｓ１、信号Ｓ２、信号Ｓ３および信号Ｓ４の波形図（入力交流電圧Ｖｉｎ＝ＡＣ１００Ｖの条件における例）である。 本発明の第２の実施形態に係る第１検出点電圧Ｖｄ１、第２検出点電圧Ｖｄ２、スイッチ電流Ｉ１０２、信号Ｓ１、信号Ｓ２、信号Ｓ３および信号Ｓ４の波形図（入力交流電圧Ｖｉｎ＝ＡＣ２００Ｖの条件における例）である。 本発明の第３の実施形態に係る第１検出点電圧Ｖｄ１、第２検出点電圧Ｖｄ２、スイッチ電流Ｉ１０２、信号Ｓ１、信号Ｓ２、信号Ｓ３および信号Ｓ４の波形図（入力交流電圧Ｖｉｎ＝ＡＣ１００Ｖおよび入力交流電圧Ｖｉｎ＝ＡＣ２００Ｖの条件における例）である。

以下、本発明の実施の形態について図面を参照して説明する。なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せをする様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。

（第１の実施形態）
図１は、本発明の実施形態に係るスイッチング電源１の構成を示す回路図である。図２は、本発明の実施形態に係る制御回路３０の構成を示すブロック回路図である。図３は、図２中の起動電源部１００の構成の一例を示すブロック回路図である。図４は、図２中の電圧検出部２００の一例としての電圧検出部２１０の構成例を示すブロック回路図である。

図７は、図２中の起動電源制御部３００の構成の一例を示すブロック回路図である。図８は、本発明の第１の実施形態に係る第１検出点電圧Ｖｄ１、スイッチ電流Ｉ１０２、信号Ｓ１、信号Ｓ２、信号Ｓ３および信号Ｓ４の波形図である。

本実施形態に係るスイッチング電源１は、整流部１０と、平滑部２０と、制御回路３０と、力率改善回路部８０と、降圧チョッパ回路部９０と、を備えている。整流部１０は、入力側に交流電源２が接続され、入力される交流を整流して直流を出力する。

平滑部２０は、整流部１０の出力側に接続され、整流部１０により整流された直流を平滑する。整流部１０は、例えば、ダイオード１１乃至１４をブリッジ接続して構成されたブリッジダイオードを用い、平滑部２０は、例えば、コンデンサ２１を用いて構成される。

また、スイッチング電源１は、例えば、マイコン５が制御回路３０を介して接続され、マイコン５から制御回路３０に出力される制御信号により、定常負荷で動作する定常モードと、微小負荷の待機モードと、に設定切替えが可能な構成となっている。

なお、待機モードでは、力率改善回路部８０および降圧チョッパ回路部９０がスイッチング動作しないように制御される。定常モードでは、力率改善回路部８０および降圧チョッパ回路部９０がスイッチング動作するように制御される。

力率改善回路部８０は、スイッチング素子８１等を有し、整流部１０の出力側において、整流部１０と平滑部２０との間に接続して設けられ、スイッチング素子８１をスイッチングさせることにより、整流部１０が出力した電圧を昇圧して平滑部２０に出力する。

降圧チョッパ回路部９０は、スイッチング素子９１等を有し、力率改善回路部８０の出力側において、平滑部２０に接続して設けられ、スイッチング素子９１をスイッチングさせることにより、平滑部２０の電圧を降圧し、ＬＥＤ等の負荷７０に電力を供給する。

制御回路３０は、力率改善回路部８０および降圧チョッパ回路部９０等を含むスイッチング電源１のスイッチング制御を行う。制御回路３０は、図２に示すように、起動電源部１００と、電圧検出部２００と、起動電源制御部３００と、停止回路４００と、ＵＶＬＯ６００と、力率改善回路制御部８００と、降圧チョッパ回路制御部９００と、を備えている。

なお、制御回路３０を所定の半導体基板上に形成した半導体集積回路として構成すると、制御回路３０およびスイッチング電源１の構成を簡素化することができる点で好適である。

この場合、半導体基板は、第１検出点電圧を検出する第１検出点電圧端子（図１および図２におけるＭＵＬＴＩ端子に相当）を有する所定のモジュールに搭載され、第１検出点電圧端子は、電圧検出部２００および力率改善回路制御部８００に接続され、第１検出点電圧端子を介して、電圧検出部２００が第１検出点電圧Ｖｄ１を検出し、且つ、力率改善回路制御部８００が力率改善回路部８０に入力される電圧を監視する構成とすると、端子数の少ないモジュールを構成することができるという点で好適である。

起動電源部１００は、制御回路３０のＶＤＣ端子を介して、例えば、整流部１０の出力側に位置するコンデンサ２１の正極端２１ａおよび後述の抵抗１０６の一端に接続されている。

また、起動電源部１００は、制御回路３０のＶｃｃ端子を介して、補助巻線電源９５に接続されている。更に、起動電源部１００は、電源起動制御部３００に接続されており、起動電源部１００の動作は、電源起動制御部３００により制御される。起動電源部１００は、例えば、電源起動制御部３００が出力する信号Ｓ３および信号Ｓ４により制御される。

起動電源部１００は、例えば、図３に示すように、スイッチ１０１、低耐圧スイッチ１０２、低耐圧スイッチ１０３、抵抗１０４、抵抗１０５、抵抗１０６、ツェナダイオード１０７、ツェナダイオード１０８、ダイオード１０９、ダイオード１１０およびドロッパ回路１２０を組み合わせて構成することができる。

スイッチ１０１は、ドレイン端、ソース端、ゲート端を有する。スイッチ１０１のドレイン端は、制御回路３０のＶＤＣ端子を介して、例えば、整流部１０の出力側に位置するコンデンサ２１の正極端２１ａおよび抵抗１０６の一端に接続されている。

スイッチ１０１のソース端は、抵抗１０４の一端に接続されている。スイッチ１０１のゲート端は、抵抗１０６の他端、ツェナダイオード１０７のカソード端およびダイオード１０９のアノード端に接続されている。スイッチ１０１は、例えば、コンデンサ２１の端子間電圧が所定電圧以上になればオン状態となるが、低耐圧スイッチ１０２、１０３がオンしなければ、スイッチ１０１に電流は流れない構成としてある。

低耐圧スイッチ１０２は、制御端を有するスイッチであり、制御端にＬｏｗレベルの信号Ｓ３が入力されるとオンし、制御端にＨｉｇｈレベルの信号Ｓ３が入力されるとオフする。低耐圧スイッチ１０２の制御端は、起動電源制御部３００のＮＯＴゲート３０１の出力端に接続されている。

低耐圧スイッチ１０２の制御端以外の一端は、ツェナダイオード１０８のアノード端、ダイオード１１０のカソード端およびドロッパ回路１２０の入力端１２０ａに接続されている。低耐圧スイッチ１０２の制御端以外の他端は、抵抗１０５の他端に接続されている。

低耐圧スイッチ１０３は、制御端を有するスイッチであり、制御端にＨｉｇｈレベルの信号Ｓ４が入力されるとオンし、制御端にＬｏｗレベルの信号Ｓ４が入力されるとオフする。低耐圧スイッチ１０３の制御端は、起動電源制御部３００の否定論理和ゲート３０３の出力端に接続されている。

低耐圧スイッチ１０３の制御端以外の一端は、ダイオード１１０のアノード端および制御回路３０のＶｃｃ端子に接続されている。低耐圧スイッチ１０３の制御端以外の他端は、抵抗１０４の他端および抵抗１０５の一端に接続されている。

抵抗１０４の一端は、スイッチ１０１のソース端に接続されている。抵抗１０４の他端は、抵抗１０５の一端および低耐圧スイッチ１０３の制御端以外の他端に接続されている。

抵抗１０５の一端は、抵抗１０４の他端および低耐圧スイッチ１０３の制御端以外の他端に接続されている。抵抗１０５の他端は、低耐圧スイッチ１０２の制御端以外の他端に接続されている。

抵抗１０６の一端は、スイッチ１０１のドレイン端に接続され、制御回路３０のＶＤＣ端子を介して、例えば、整流部１０の出力側に位置するコンデンサ２１の正極端２１ａに接続されている。抵抗１０６の他端は、スイッチ１０１のゲート端、ツェナダイオード１０７のカソード端およびダイオード１０９のアノード端に接続されている。

ツェナダイオード１０７のカソード端は、スイッチ１０１のゲート端、抵抗１０６の他端およびダイオード１０９のアノード端に接続されている。ツェナダイオード１０７のアノード端は、制御回路３０の図示しないＧＮＤ端子（基準点５０と同電位の点）に接続されている。

ツェナダイオード１０８のカソード端は、ダイオード１０９のカソード端に接続されている。ツェナダイオード１０８のアノード端は、低耐圧スイッチ１０２の制御端以外の一端、ダイオード１１０のカソード端およびドロッパ回路１２０の入力端１２０ａに接続されている。

ダイオード１０９のカソード端は、ツェナダイオード１０８のカソード端に接続されている。ダイオード１０９のアノード端は、スイッチ１０１のゲート端、抵抗１０６の他端およびツェナダイオード１０７のカソード端に接続されている。

ダイオード１１０のカソード端は、ツェナダイオード１０８のアノード端、低耐圧スイッチ１０２の制御端以外の一端およびドロッパ回路１２０の入力端１２０ａに接続されている。ダイオード１１０のアノード端は、低耐圧スイッチ１０３の制御端以外の一端および制御回路３０のＶｃｃ端子に接続されている。

ドロッパ回路１２０は、入力される電圧を所定の電圧に降圧して出力するものである。ドロッパ回路１２０の入力端１２０ａは、ダイオード１１０のカソード端、ツェナダイオード１０８のアノード端および低耐圧スイッチ１０２の制御端以外の一端に接続されている。ドロッパ回路１２０の出力端１２０ｂには、制御電源電圧Ｖｓｔ（例えば、５Ｖ）が生成されるようになっている。

起動電源部１００は、スイッチ１０１および低耐圧スイッチ１０２等を介してスイッチング制御に必要な制御電力を整流部１０の出力側（例えば、コンデンサ２１の正極端）から受電しスイッチング電源１のスイッチング制御の動作を起動開始させる。起動電源部１００の動作は、電源起動制御部３００により制御される。

起動電源部１００は、起動モード（入力電源２が投入された時のモード）および待機モードにおいては、制御電力を例えば整流部１０の出力側から受電しスイッチング電源１のスイッチング制御の動作を起動開始させる。この場合、整流部１０の出力側から制御回路３０のＶＤＣ端子を介してスイッチ１０１、抵抗１０４、抵抗１０５、低耐圧スイッチ１０２およびドロッパ回路１２０に電流Ｉ１０２が流れる。

なお、上述のように、図１では、制御回路３０のＶＤＣ端子は、整流部１０の出力側に位置するコンデンサ２１の正極端２１ａに接続してあるが、整流部１０の出力端である正極端１０ｃ等の制御電力を受電することができる点に接続する構成としてもよい。

このように、電流Ｉ１０２が流れることにより、制御電力は制御回路３０に供給され、制御電源電圧Ｖｓｔが生成される。なお、起動モードおよび待機モードにおいては、例えば、低耐圧スイッチ１０２がオンオフ制御され、低耐圧スイッチ１０３がオフの状態に制御される。

また、定常モードにおいては、例えば、補助巻線電源９５からの電力供給で制御電力が制御回路３０に供給され制御電源電圧Ｖｓｔが生成される。また、定常モードにおいては、制御回路３０のＶｃｃ端子にも電源電圧Ｖｃｃが生成される。定常モードにおいて補助巻線電源９５からの電力供給が不足する場合は、例えば、整流部１０の出力側から制御回路３０のＶＤＣ端子を介してスイッチ１０１、抵抗１０４、低耐圧スイッチ１０３、ダイオード１１０およびドロッパ回路１２０に電流Ｉ１０３を流すようにして、制御電力を制御回路３０に供給し、制御電源電圧Ｖｓｔが生成されるように構成してもよい。

本実施の形態においては、スイッチング電源１の降圧チョッパ回路部９０が補助巻線電源９５を有する例を示しているが、補助巻線電源９５に相当するものがない構成のスイッチング電源においては、定常モードでは常に、整流部１０の出力側から制御回路３０のＶＤＣ端子を介してスイッチ１０１、抵抗１０４、低耐圧スイッチ１０３、ダイオード１１０およびドロッパ回路１２０に電流Ｉ１０３を流すように構成してもよい。

また、本実施の形態では、定常モードにおいては、例えば低耐圧スイッチ１０２はオフとなるように制御されるが、定常モードで低耐圧スイッチ１０２をオンまたはオンオフ制御するように構成してもよい。

電圧検出部２００は、入力される交流の位相に対応して電位が変化する第１検出点４０の電位とスイッチング電源１の基準点５０の基準電位との差である第１検出点電圧Ｖｄ１、および、平滑部２０により平滑される第２検出点６０の電位と基準電位との差である第２検出点電圧Ｖｄ２、のうち少なくともいずれか一方または両方を検出する。

第１検出点４０は、入力される交流の位相に対応して電位が変化する位置として好適な整流部１０の入力側に設けることが望ましい。例えば、整流部１０の入力端１０ａおよび１０ｂにそれぞれのアノードが接続され互いのカソードが接続される２つのダイオード４１およびダイオード４２を設け、ダイオード４１およびダイオード４２のカソードと基準点５０との間に直列接続された抵抗４３および抵抗４４を設け、上記抵抗４３および抵抗４４の接続点を第１検出点４０とする。

上記のように、第１検出点４０を整流部１０の入力側に設けると、第１検出点電圧Ｖｄ１を正確且つ安定的に検出できる。なお、第１検出点４０は、入力される交流の位相に対応して電位が変化する位置であればよく、例えば、整流部１０の出力電圧（正極端１０ｃと負極端１０ｄ間の電圧）を分圧して検出するようにしても良い。

第２検出点６０は、整流部１０の出力側において、平滑部２０の電圧を検出する位置に設けると好適である。例えば、力率改善回路部８０の出力側において、平滑部２０と並列に、抵抗６３および抵抗６４からなる直列回路を構成し、抵抗６３および抵抗６４の接続点を第２検出点６０とする。

上記のように、第２検出点６０を平滑部２０の電圧を検出する位置に設けると、第２検出点電圧Ｖｄ２を正確且つ安定的に検出できる。なお、上述の通り、待機モードは、力率改善回路部８０がスイッチング動作しないように制御されるため、上記抵抗６４の両端電圧である第２検出点電圧Ｖｄ２は、入力された交流が全波整流されて平滑された電圧が抵抗６３および抵抗６４で分圧された電圧となる。

すなわち、待機モードでは、力率改善回路部８０による昇圧動作がなされず、入力された交流が全波整流されて平滑された電圧が平滑部２０に印加されるため、第２検出点電圧Ｖｄ２は入力された交流の電圧情報および位相情報を含むこととなる。

第１検出点４０は、制御回路３０のＭＵＬＴＩ端子に接続され、第２検出点６０は、制御回路３０のＶＦＢ端子に接続する構成とされている。このような構成にすることにより、第１検出点電圧Ｖｄ１、第２検出点電圧Ｖｄ２、力率改善回路部８０の入力電圧および力率改善回路部８０の出力電圧を、それぞれ検出する回路を別途独立に設ける必要がないため、制御回路およびスイッチング電源の構成を簡素化することができる。

また、上記構成とすることにより、制御回路３０を、所定の半導体基板上に形成した半導体集積回路とし、この半導体集積回路を所定のモジュールに搭載して構成する場合には、電圧検出部２００が第１検出点電圧Ｖｄ１を検出する端子と、力率改善回路制御部が力率改善回路部に入力される電圧を監視する端子とを、別個に設ける必要がなくなり、モジュールの端子数を削減することができる。

電圧検出部２００は、制御回路３０のＭＵＬＴＩ端子を介して、第１検出点４０に接続されている。また、電圧検出部２００は、制御回路３０のＶＦＢ端子を介して、第２検出点６０に接続されている。更に、電圧検出部２００は、停止回路４００および力率改善回路制御部８００に接続されている。

また、電圧検出部２００は、電源起動制御部３００に接続されている。電圧検出部２００は、電源起動制御部３００に信号Ｓ２を出力し、電源起動制御部３００は、信号Ｓ２に対応し、第１検出点電圧Ｖｄ１、または、第１検出点電圧Ｖｄ１および第２検出点電圧Ｖｄ２、のうち少なくともいずれか一方または両方に基づいて起動電源部１００の動作を制御する。

第１の実施形態において、電圧検出部２００は、例えば、図４の電圧検出部２１０に示すように、比較器２１１、否定論理和ゲート２１２および第１基準電圧電源部２１３を組み合わせた構成とする。

比較器２１１は、非反転入力端と、反転入力端と、出力端と、を有する。比較器２１１の非反転入力端は、制御回路３０のＭＵＬＴＩ端子を介して第１検出点４０に接続されている。

比較器２１１の反転入力端は、第１基準電圧電源部２１３の基準電圧出力端２１３ｂに接続されている。比較器２１１の出力端は、否定論理和ゲート２１２の一方の入力端に接続されている。

比較器２１１は、制御回路３０のＭＵＬＴＩ端子の電圧が、第１基準電圧電源部２１３が発生する所定の第１基準電圧Ｖｔｈ１未満の場合に出力端からＬｏｗレベルの信号を出力する。また、比較器２１１は、制御回路３０のＭＵＬＴＩ端子の電圧が、第１基準電圧電源部２１３が発生する所定の第１基準電圧Ｖｔｈ１以上の場合に出力端からＨｉｇｈレベルの信号を出力する。

否定論理和ゲート２１２は、２つの入力端と、出力端と、を有する。否定論理和ゲート２１２の一方の入力端は、比較器２１１の出力端に接続されている。否定論理和ゲート２１２の他方の入力端は、停止回路４００の出力端に接続されている。否定論理和ゲート２１２の出力端は、起動電源制御部３００内のＮＯＴゲート３０１の入力端に接続されている。

第１基準電圧電源部２１３は、入力端２１３ａと、基準電圧出力端２１３ｂと、を有する。第１基準電圧電源部２１３の入力端２１３ａは、起動電源部１００内のドロッパ回路１２０の出力端１２０ｂに接続されている。

第１基準電圧電源部２１３の基準電圧出力端２１３ｂは、比較器２１１の反転入力端に接続されている。第１基準電圧電源部２１３の基準電圧出力端２１３ｂには、所定の第１基準電圧Ｖｔｈ１が発生するように構成してある。

電圧検出部２１０は、例えば、停止回路４００が出力する信号Ｓ１がＬｏｗレベルの条件（待機モード）において、第１検出点電圧Ｖｄ１を検出する。

電圧検出部２１０は、待機モード時（否定論理和ゲート２１２に入力される信号Ｓ１のレベルがＬｏｗレベルの時）に、第１検出点電圧Ｖｄ１が所定の第１基準電圧Ｖｔｈ１未満の場合（比較器２１１の出力端のレベルがＬｏｗレベルの場合）には、否定論理和ゲート２１２の出力端から例えばＨｉｇｈレベルの信号Ｓ２を出力する（図８中のＴ１）。

また、電圧検出部２１０は、待機モード（否定論理和ゲート２１２に入力される信号Ｓ１のレベルがＬｏｗレベルの時）であり、且つ、第１検出点電圧Ｖｄ１が所定の第１基準電圧Ｖｔｈ１以上の場合（比較器２１１の出力端のレベルがＨｉｇｈレベルの場合）には、例えばＬｏｗレベルの信号Ｓ２を出力する（図８中のＴ２）。

起動電源制御部３００は、電源起動部１００、電圧検出部２００、停止回路部４００およびＵＶＬＯ６００に接続されている。起動電源制御部３００は、第１検出点電圧Ｖｄ１、または、第１検出点電圧Ｖｄ１および第２検出点電圧Ｖｄ２、に基づいて起動電源部１００の動作を制御する。

例えば、第１の実施形態において、起動電源制御部３００は、第１検出点電圧Ｖｄ１に基づいて電圧検出部２００（第１の実施形態においては電圧検出部２１０）が出力する信号Ｓ２に対応して、信号Ｓ３を起動電源部１００に出力し、起動電源部１００の動作を制御する。

また、起動電源制御部３００は、停止回路４００が出力する信号Ｓ１およびＵＶＬＯ６００が出力する信号Ｓ０に対応して、信号Ｓ４を起動電源部１００に出力し、起動電源部１００の動作を制御する。

本実施の形態において、起動電源制御部３００は、例えば、図７に示すように、ＮＯＴゲート３０１、ＮＯＴゲート３０２および否定論理和ゲート３０３を組み合わせて構成される。

ＮＯＴゲート３０１は、入力端と、出力端と、を有する。ＮＯＴゲート３０１の入力端は、電圧検出部２１０の否定論理和ゲート２１２の出力端に接続されている。ＮＯＴゲート３０１の出力端は、起動電源部１００の低耐圧スイッチ１０２の制御端に接続されている。

ＮＯＴゲート３０２は、入力端および出力端を有する。ＮＯＴゲート３０２の入力端は、停止回路４００の出力端に接続されている。ＮＯＴゲート３０２の出力端は、否定論理和ゲート３０３の一方の入力端に接続されている。

否定論理和ゲート３０３は、２つの入力端と、出力端と、を有する。否定論理和ゲート３０３の一方の入力端は、ＮＯＴゲート３０２の出力端に接続されている。否定論理和ゲート３０３の他方の入力端は、ＵＶＬＯ６００の出力端に接続されている。否定論理和ゲート３０３の出力端は、起動電源部１００の低耐圧スイッチ１０３の制御端に接続されている。

停止回路４００は、電圧検出部２００、起動電源制御部３００、ＵＶＬＯ６００、力率改善回路制御部８００および降圧チョッパ回路制御部９００に接続されている。また、停止回路４００は、制御回路３０のＣＯＮＴ端子を介して、例えば、マイコン５に接続されている。

マイコン５は、例えば、待機モードまたは定常モードを表す信号を、ＣＯＮＴ端子を介して制御回路３０の停止回路４００に出力する。制御回路３０では、マイコン５が出力する信号に対応して、停止回路４００が信号Ｓ１を出力する。制御回路３０では、信号Ｓ１を、待機モード時にＬｏｗレベル、定常モード時にＨｉｇｈレベル、とする制御がなされる。

停止回路４００は、上記信号Ｓ１を電圧検出部２００、起動電源制御部３００、力率改善回路制御部８００および降圧チョッパ回路制御部９００に出力する。

なお、マイコン５は、スイッチング電源１や負荷７０に異常が発生した場合は、異常を検知し、異常モード時を表す信号を、ＣＯＮＴ端子を介して制御回路３０の停止回路４００に出力する。この場合、停止回路４００は、待機モードと同様に信号Ｓ１をＬｏｗレベルとする。

また、停止回路４００は、制御回路３０のＭＵＬＴＩ端子を介して、第１検出点４０に接続され、スイッチング電源１の入力電圧を監視し、スイッチング電源１の入力電圧に基づいて、電圧検出部２００、起動電源制御部３００、力率改善回路制御部８００および９００に信号Ｓ１を出力するように構成されている。

ＵＶＬＯ６００は、いわゆる低電圧ロックアウト（Ｕｎｄｅｒ ｖｏｌｔａｇｅ Ｌｏｃｋｏｕｔ）の機能を有するブロックである。ＵＶＬＯ６００は、制御回路３０のＶｃｃ端子電圧を監視し、Ｖｃｃ端子電圧に対応して信号Ｓ０を電圧検出部２００、起動電源制御部３００および停止回路４００に出力する。

ＵＶＬＯ６００は、低電圧ロックアウト機能を動作させるＵＶＬＯ動作時（例えば、Ｖｃｃ端子電圧が所定電圧未満の場合）には信号Ｓ０をＨｉｇｈレベル、低電圧ロックアウト機能を解除させるＵＶＬＯ解除時（例えば、Ｖｃｃ端子電圧が所定電圧以上の場合）には信号Ｓ０をＬｏｗレベルとする。

なお、停止回路４００は、ＵＶＬＯ６００が出力したＨｉｇｈレベルの信号Ｓ０に対応して信号Ｓ１をＬｏｗレベルとし、ＵＶＬＯ６００が出力したＬｏｗレベルの信号Ｓ０に対応して信号Ｓ１をＨｉｇｈレベルとする。

力率改善回路制御部８００は、第１検出点電圧Ｖｄ１を制御回路３０のＭＵＬＴＩ端子を介して検出することにより力率改善回路部８０に入力される電圧を監視し、第１検出点電圧Ｖｄ１に基づいて第１スイッチング素子８１のスイッチングを制御する。

また、力率改善回路制御部８００は、第２検出点電圧Ｖｄ２を制御回路３０のＶＦＢ端子を介して検出することにより力率改善回路部８０の出力電圧を定電圧制御する。

このように構成することで、力率改善回路部８０の入力電圧を検出する回路や力率改善回路部８０の出力電圧を検出する回路を別途設ける必要がなく、スイッチング電源１の構成を簡素化することができる。

降圧チョッパ回路制御部９００は、降圧チョッパ回路部９０の出力電流を検出することにより降圧チョッパ回路部９０の出力電流を定電流制御して出力する。

なお、制御回路３０は、所定の半導体基板上に形成した半導体集積回路として構成すると、制御回路３０およびスイッチング電源１の構成を簡素化することができる点で好適である。

この場合、半導体基板は、第１検出点電圧Ｖｄ１を検出する第１検出点電圧端子としてのＭＵＬＴＩ端子を有する所定のモジュールに搭載し、ＭＵＬＴＩ端子は、電圧検出部２００および力率改善回路制御部８００に接続する構成とする。

すなわち、ＭＵＬＴＩ端子を介して、電圧検出部２００が第１検出点電圧Ｖｄ１を検出し、且つ、力率改善回路制御部８００が力率改善回路部８０に入力される電圧を監視するように構成する。

ここで、図８を参照しながら、第１の実施形態における制御回路３０の動作について説明する。なお、図８では、停止回路４００が出力する信号Ｓ１、ＵＶＬＯ６００が出力する信号Ｓ０は、いずれもＬｏｗレベルである条件（待機モード、ＵＶＬＯ解除の条件）での波形を示している。

第１の実施形態において、起動電源部１００は、スイッチ１０１および低耐圧スイッチ１０２等を介してスイッチング制御に必要な制御電力を受電しスイッチング制御の動作を起動開始させ、電圧検出部２１０は、入力される交流の位相に対応して電位が変化する第１検出点電圧Ｖｄ１を検出し、起動電源制御部３００は、第１検出点電圧Ｖｄ１に基づいて起動電源部１００の動作を制御する。

待機モードにおいて、停止回路４００が出力する信号Ｓ１はＬｏｗレベルであり、電圧検出部２１０は、第１検出点電圧Ｖｄ１が所定の第１基準電圧Ｖｔｈ１未満の場合に、例えばＨｉｇｈレベルの信号Ｓ２を出力する。

電圧検出部２１０が例えばＨｉｇｈレベルの信号Ｓ２を出力すると、起動電源制御部３００は、Ｌｏｗレベルの信号Ｓ３を起動電源部１００に出力し、低耐圧スイッチ１０２をオンさせてスイッチ電流Ｉ１０２を流し制御電力を受電するよう起動電源部１００を制御する（図８中のＴ１）。

これにより、制御回路３０では、起動電源部１００が、スイッチング制御に必要な制御電力を受電し、スイッチング電源１のスイッチング制御の動作を起動開始させる状態となる。

また、第１の実施形態において、例えば、停止回路４００が出力する信号Ｓ１がＬｏｗレベルの条件（待機モード）において、第１検出点電圧Ｖｄ１が所定の第１基準電圧Ｖｔｈ１以上の場合には、電圧検出部２１０は例えばＬｏｗレベルの信号Ｓ２を出力する。

電圧検出部２１０が例えばＬｏｗレベルの信号Ｓ２を出力すると、起動電源制御部３００は、Ｈｉｇｈレベルの信号Ｓ３を起動電源部１００に出力し、低耐圧スイッチ１０２をオフさせて制御電力を受電しないよう起動電源部１００を制御する（図８中のＴ２）。

なお、図８中のＴ２で表される時間は、制御回路３０が必要とする制御電力に応じて、第１基準電圧Ｖｔｈ１を適当に設定すれば、適宜変更可能である。

また、図８では、信号Ｓ１および信号Ｓ０がＬｏｗレベルとして説明している。そのため、図８に示す条件では、起動電源制御部３００は、信号Ｓ１および信号Ｓ０に基づいて、Ｌｏｗレベルの信号Ｓ４を電源起動部１００に出力して低耐圧スイッチ１０３をオフさせて、高耐圧スイッチ１０１、抵抗１０４、スイッチ１０３およびダイオード１１０を介して制御電力を受電しないよう起動電源部１００を制御する。

上述したように、従来の制御回路においては、制御回路の動作中は常時、直流電源Ｖｄｃからドロッパ回路を介して制御回路に電流が流れるため、上記（１）式で表される電力Ｐが消費される。

これに対し、第１の実施形態では、例えば、待機モードにおいて、スイッチング電源１に入力される交流の位相に対応して変化する電圧が所定の電圧以上の場合（図８中のＴ２で表される時間）は、制御電力を受電しないよう制御されるため、制御回路３０に制御電力を安定的に供給しながらも、待機電力の削減を図ることができる。

以上のように、第１の実施形態に係る制御回路３０によれば、起動電源部１００は、スイッチ１０１および低耐圧スイッチ１０２を介してスイッチング制御に必要な制御電力を受電しスイッチング制御の動作を起動開始させ、電圧検出部２１０は、入力される交流の位相に対応して電位が変化する第１検出点４０の電位とスイッチング電源の基準点５０の基準電位との差である第１検出点電圧Ｖｄ１を検出し、起動電源制御部３００は、第１検出点電圧Ｖｄ１に基づいて起動電源部１００の動作を制御する。したがって、制御回路３０に制御電力を安定的に供給でき、且つ、待機電力の削減を図ることができる。

特に、第１の実施形態に係る制御回路３０によれば、起動電源制御部３００は、第１検出点電圧Ｖｄ１が所定の第１基準電圧Ｖｔｈ１未満の場合には低耐圧スイッチ１０２をオンさせて制御電力を受電するよう起動電源部１００を制御し、第１検出点電圧Ｖｄ１が第１基準電圧Ｖｔｈ１以上の場合には低耐圧スイッチ１０２をオフさせて制御電力を受電しないよう起動電源部１００を制御する。したがって、制御回路３０に制御電力を安定的に供給でき、且つ、待機電力の削減を図ることができる。

（第２の実施形態）
次に、第２の実施形態について図面を参照しながら説明する。ここでは、制御回路３０の構成のうち、電圧検出部２００以外の構成は第１の実施形態と同様であるため、第１の実施形態の構成と異なる部分についてのみ説明する。

図５は、図２中の電圧検出部２００の一例としての電圧検出部２３０の構成例を示すブロック回路図である。

図９は、本発明の第２の実施形態に係る第１検出点電圧Ｖｄ１、第２検出点電圧Ｖｄ２およびスイッチ電流Ｉ１０２、信号Ｓ１、信号Ｓ２、信号Ｓ３および信号Ｓ４の波形図（入力交流電圧Ｖｉｎ＝ＡＣ１００Ｖの条件における例）である。図１０は、本発明の第２の実施形態に係る第１検出点電圧Ｖｄ１、第２検出点電圧Ｖｄ２およびスイッチ電流Ｉ１０２、信号Ｓ１、信号Ｓ２、信号Ｓ３および信号Ｓ４の波形図（入力交流電圧Ｖｉｎ＝ＡＣ２００Ｖの条件における例）である。

第２の実施形態において、電圧検出部２００は、例えば、図５の電圧検出部２３０に示すように、比較器２３１、否定論理積ゲート２３２、第１基準電圧電源部２３３、ＮＯＴゲート２３４、ＲＳフリップフロップ２３５、論理積ゲート２３６、比較器２３７および第２基準電圧電源部２３８を組み合わせた構成とする。

比較器２３１は、非反転入力端と、反転入力端と、出力端と、を有する。比較器２３１の非反転入力端は、制御回路３０のＭＵＬＴＩ端子を介して第１検出点４０に接続されている。

比較器２３１の反転入力端は、第１基準電圧電源部２３３の基準電圧出力端２３３ｂに接続されている。比較器２３１の出力端は、否定論理積ゲート２３２の第１の入力端に接続されている。

比較器２３１は、制御回路３０のＭＵＬＴＩ端子の電圧が、第１基準電圧電源部２３３が発生する所定の第１基準電圧Ｖｔｈ１未満の場合に出力端からＬｏｗレベルの信号を否定論理積ゲート２３２の第１の入力端に出力する。

また、比較器２３１は、制御回路３０のＭＵＬＴＩ端子の電圧が、第１基準電圧電源部２３３が発生する所定の第１基準電圧Ｖｔｈ１以上の場合に出力端からＨｉｇｈレベルの信号を否定論理積ゲート２３２の第１の入力端に出力する。

否定論理積ゲート２３２は、３つの入力端と、出力端と、を有する。否定論理積ゲート２３２の第１の入力端は、比較器２３１の出力端に接続されている。否定論理積ゲート２３２の第２の入力端は、ＮＯＴゲート２３４の出力端に接続されている。

否定論理積ゲート２３２の第３の入力端は、ＲＳフリップフロップ２３５の出力端Ｑに接続されている。否定論理積ゲート２３２の出力端は、起動電源制御部３００内のＮＯＴゲート３０１の入力端に接続されている。

第１基準電圧電源部２３３は、入力端２３３ａと、基準電圧出力端２３３ｂと、を有する。第１基準電圧電源部２３３の入力端２３３ａは、起動電源部１００内のドロッパ回路１２０の出力端１２０ｂに接続されている。

第１基準電圧電源部２３３の基準電圧出力端２３３ｂは、比較器２３１の反転入力端に接続されている。第１基準電圧電源部２３３の基準電圧出力端２３３ｂには、所定の第１基準電圧Ｖｔｈ１が発生するように構成してある。

ＮＯＴゲート２３４は、入力端と、出力端と、を有する。ＮＯＴゲート２３４の入力端は、停止回路４００の出力端に接続されている。ＮＯＴゲート２３４の出力端は、否定論理積ゲート２３２の第２の入力端および論理積ゲート２３６の他方の入力端に接続されている。

ＲＳフリップフロップ２３５は、セット入力端Ｓと、リセット入力端Ｒと、出力端Ｑと、を有する。セット入力端Ｓは、論理積ゲート２３６の出力端に接続されている。リセット入力端Ｒは、ＵＶＬＯ６００の出力端に接続されている。出力端Ｑは、否定論理積ゲート２３２の第３の入力端に接続されている。

ＲＳフリップフロップ２３５は、セット入力端ＳにＨｉｇｈレベルの信号が入力されると、出力端ＱにＨｉｇｈレベルの信号を出力保持する。また、ＲＳフリップフロップ２３５は、リセット入力端ＲにＨｉｇｈレベルの信号が入力されると、出力端ＱにＬｏｗレベルの信号を出力保持する。

なお、ＲＳフリップフロップ２３５は、例えば、リセット優先とし、セット入力端Ｓとリセット入力端ＲとにＨｉｇｈレベルの信号が入力されると、出力端ＱにＬｏｗレベルの信号を出力保持する。

論理積ゲート２３６は、２つの入力端と、出力端と、を有する。論理積ゲート２３６の一方の入力端は、比較器２３７の出力端に接続されている。論理積ゲート２３６の他方の入力端は、ＮＯＴゲート２３４の出力端に接続されている。論理積ゲート２３６の出力端は、ＲＳフリップフロップ２３５のセット入力端Ｓに接続されている。

比較器２３７は、非反転入力端と、反転入力端と、出力端と、を有する。比較器２３７の非反転入力端は、制御回路３０のＶＦＢ端子を介して第２検出点６０に接続されている。

比較器２３７の反転入力端は、第２基準電圧電源部２３８の出力端２３８ｂに接続されている。比較器２３７の出力端は、論理積ゲート２３６の一方の入力端に接続されている。

比較器２３７は、制御回路３０のＶＦＢ端子の電圧が、第２基準電圧電源部２３８が発生する所定の第２基準電圧Ｖｔｈ２未満の場合に出力端からＬｏｗレベルの信号を出力する。

また、比較器２３７は、制御回路３０のＶＦＢ端子の電圧が、第２基準電圧電源部２３８が発生する所定の第２基準電圧Ｖｔｈ２以上の場合に出力端からＨｉｇｈレベルの信号を出力する。

第２基準電圧電源部２３８は、入力端２３８ａと、基準電圧出力端２３８ｂと、を有する。第２基準電圧電源部２３８の入力端２３８ａは、起動電源部１００内のドロッパ回路１２０の出力端１２０ｂに接続されている。

第２基準電圧電源部２３８の基準電圧出力端２３８ｂは、比較器２３７の反転入力端に接続されている。第２基準電圧電源部２３８の基準電圧出力端２３８ｂには、所定の第２基準電圧Ｖｔｈ２が発生するように構成してある。

電圧検出部２３０は、例えば、停止回路４００が出力する信号Ｓ１がＬｏｗレベルの条件（待機モード）において、第１検出点電圧Ｖｄ１および第２検出点電圧Ｖｄ２を検出するよう構成してある。

なお、第２の実施形態における起動電源制御部３００は、第１の実施形態と同様の構成であるが、ＮＯＴゲート３０１の入力端は、電圧検出部２３０の否定論理積ゲート２３２の出力端に接続されている。

第２の実施形態において、起動電源制御部３００は、第１検出点電圧Ｖｄ１および第２検出点電圧Ｖｄ２に基づいて電圧検出部２００（第２の実施形態においては電圧検出部２３０）が出力する信号Ｓ２に対応して起動電源部１００の動作を制御する。

また、起動電源制御部３００は、停止回路４００が出力する信号Ｓ１およびＵＶＬＯ６００が出力する信号Ｓ０に対応して起動電源部１００の動作を制御する。

ここで、図９および図１０を参照して、第２の実施形態における制御回路３０の動作について説明する。なお、図９および図１０では、停止回路４００が出力する信号Ｓ１、ＵＶＬＯ６００が出力する信号Ｓ０は、いずれもＬｏｗレベルである条件（待機モード、ＵＶＬＯ解除の条件）での波形を示している。

電圧検出部２３０は、例えば、停止回路４００が出力する信号Ｓ１がＬｏｗレベルの条件（待機モード）であり、且つ、入力交流電圧Ｖｉｎ＝ＡＣ１００Ｖの条件において、第２検出点電圧Ｖｄ２が所定の第２基準電圧Ｖｔｈ２未満の場合には、例えばＨｉｇｈレベルの信号Ｓ２を出力する（図９中のＴ３）。

電圧検出部２３０は、例えば、停止回路４００が出力する信号Ｓ１がＬｏｗレベルの条件（待機モード）であり、且つ、入力交流電圧Ｖｉｎ＝ＡＣ２００Ｖの条件において、第２検出点電圧Ｖｄ２が第２基準電圧Ｖｔｈ２以上であり且つ第１検出点電圧Ｖｄ１が第１基準電圧Ｖｔｈ１未満の場合には、例えばＨｉｇｈレベルの信号Ｓ２を出力する（図１０中のＴ４）。

また、電圧検出部２３０は、例えば、停止回路４００が出力する信号Ｓ１がＬｏｗレベルの条件（待機モード）であり、且つ、入力交流電圧Ｖｉｎ＝ＡＣ２００Ｖの条件において、第２検出点電圧Ｖｄ２が第２基準電圧Ｖｔｈ２以上であり且つ第１検出点電圧Ｖｄ１が第１基準電圧Ｖｔｈ１以上の場合には、例えばＬｏｗレベルの信号Ｓ２を出力する（図１０中のＴ５）。

起動電源制御部３００は、例えば、停止回路４００が出力する信号Ｓ１がＬｏｗレベルの条件（待機モード）であり、且つ、入力交流電圧Ｖｉｎ＝ＡＣ１００Ｖの条件において、第２検出点電圧Ｖｄ２が所定の第２基準電圧Ｖｔｈ２未満の場合には、電圧検出部２３０より出力される例えばＨｉｇｈレベルの信号Ｓ２に対応して、Ｌｏｗレベルの信号Ｓ３を起動電源部１００に出力し、低耐圧スイッチ１０２をオンさせて制御電力を受電するよう起動電源部１００を制御する（図９中のＴ３）。

起動電源制御部３００は、例えば、停止回路４００が出力する信号Ｓ１がＬｏｗレベルの条件（待機モード）であり、且つ、入力交流電圧Ｖｉｎ＝ＡＣ２００Ｖの条件において、第２検出点電圧Ｖｄ２が第２基準電圧Ｖｔｈ２以上であり且つ第１検出点電圧Ｖｄ１が第１基準電圧Ｖｔｈ１未満の場合には、電圧検出部２３０より出力される例えばＨｉｇｈレベルの信号Ｓ２に対応して、Ｌｏｗレベルの信号Ｓ３を起動電源部１００に出力し、低耐圧スイッチ１０２をオンさせて制御電力を受電するよう起動電源部１００を制御する（図１０中のＴ４）。

また、起動電源制御部３００は、例えば、停止回路４００が出力する信号Ｓ１がＬｏｗレベルの条件（待機モード）であり、且つ、入力交流電圧Ｖｉｎ＝ＡＣ２００Ｖの条件において、第２検出点電圧Ｖｄ２が第２基準電圧Ｖｔｈ２以上であり且つ第１検出点電圧Ｖｄ１が第１基準電圧Ｖｔｈ１以上の場合には、電圧検出部２３０より出力された例えばＬｏｗレベルの信号Ｓ２に対応して、Ｈｉｇｈレベルの信号Ｓ３を起動電源部１００に出力し、低耐圧スイッチ１０２をオフさせて制御電力を受電しないよう起動電源部１００を制御する（図１０中のＴ５）。

なお、図１０中のＴ５で表される時間は、制御回路３０が必要とする制御電力に応じて、第１基準電圧Ｖｔｈ１を適当に設定すれば、適宜変更可能である。

なお、上述の通り、図９および図１０では、信号Ｓ１および信号Ｓ０がいずれもＬｏｗレベルとして説明している。そのため、図９および図１０に示す条件では、起動電源制御部３００は、信号Ｓ１および信号Ｓ０に基づいて、Ｌｏｗレベルの信号Ｓ４を電源起動部１００に出力して低耐圧スイッチ１０３をオフさせて、高耐圧スイッチ１０１、抵抗１０４、スイッチ１０３およびダイオード１１０を介して制御電力を受電しないよう起動電源部１００を制御する。

以上のように、第２の実施形態に係る制御回路３０によれば、例えば、待機モードにおいて、起動電源制御部３００は、第１検出点電圧Ｖｄ１および第２検出点電圧Ｖｄ２に基づいて電圧検出部２００（第２の実施形態においては電圧検出部２３０）が出力する信号Ｓ２に対応して起動電源部１００の動作を制御する。したがって、制御回路に制御電力を安定的に供給でき、且つ、待機電力の削減を図ることができる。

また、第２の実施形態に係る制御回路３０によれば、起動電源制御部３００は、例えば、待機モードにおいて、第２検出点電圧Ｖｄ２が所定の第２基準電圧Ｖｔｈ２未満の場合には低耐圧スイッチ１０２をオンさせて制御電力を受電するよう起動電源部１００を制御し、第２検出点電圧Ｖｄ２が第２基準電圧Ｖｔｈ２以上であり且つ第１検出点電圧Ｖｄ１が第１基準電圧Ｖｔｈ１未満の場合には低耐圧スイッチ１０２をオンさせて制御電力を受電するよう起動電源部１００を制御し、第２検出点電圧Ｖｄ２が第２基準電圧Ｖｔｈ２以上であり且つ第１検出点電圧Ｖｄ１が第１基準電圧Ｖｔｈ１以上の場合には低耐圧スイッチ１０２をオフさせて制御電力を受電しないよう起動電源部１００を制御する。したがって、入力される交流の電圧が所定の電圧未満の条件においては、制御回路３０に制御電力を安定的に供給し、入力される交流の電圧が所定の電圧以上の条件において、待機電力の削減を図ることができる。

（第３の実施形態）
続いて、第３の実施形態について図面を参照しながら説明する。ここでは、制御回路３０の構成のうち、電圧検出部２００以外の構成は第１の実施形態および第２の実施形態と同様であるため、第１の実施形態および第２の実施形態の構成と異なる部分について説明する。

図６は、図２中の電圧検出部２００の一例としての電圧検出部２５０の構成例を示すブロック回路図である。図１１は、本発明の第３の実施形態に係る第１検出点電圧Ｖｄ１、第２検出点電圧Ｖｄ２およびスイッチ電流Ｉ１０２、信号Ｓ１、信号Ｓ２、信号Ｓ３および信号Ｓ４の波形図（入力交流電圧Ｖｉｎ＝ＡＣ１００Ｖおよび入力交流電圧Ｖｉｎ＝ＡＣ２００Ｖの条件における例）である。

第３の実施形態において、電圧検出部２００は、例えば、図６の電圧検出部２５０に示すように、比較器２５１、否定論理積ゲート２５２、第１基準電圧電源部２５３、ＮＯＴゲート２５４、ＲＳフリップフロップ２５５、論理積ゲート２５６、比較器２５７および第２基準電圧電源部２５８を組み合わせた構成とする。

比較器２５１は、非反転入力端と、反転入力端と、出力端と、を有する。比較器２５１の非反転入力端は、制御回路３０のＭＵＬＴＩ端子を介して第１検出点４０に接続されている。

比較器２５１の反転入力端は、第１基準電圧電源部２５３の基準電圧出力端２５３ｂに接続されている。比較器２５１の出力端は、否定論理積ゲート２５２の一方の入力端に接続されている。

比較器２５１は、制御回路３０のＭＵＬＴＩ端子の電圧が、第１基準電圧電源部２５３が発生する所定の第１基準電圧Ｖｔｈ１未満の場合に出力端からＬｏｗレベルの信号を出力する。

また、比較器２５１は、制御回路３０のＭＵＬＴＩ端子の電圧が、第１基準電圧電源部２５３が発生する所定の第１基準電圧Ｖｔｈ１以上の場合に出力端からＨｉｇｈレベルの信号を出力する。

否定論理積ゲート２５２は、２つの入力端と、出力端と、を有する。否定論理積ゲート２５２の一方の入力端は、比較器２５１の出力端に接続されている。否定論理積ゲート２５２の他方の入力端は、ＮＯＴゲート２５４の出力端に接続されている。否定論理積ゲート２５２の出力端は、起動電源制御部３００内のＮＯＴゲート３０１の入力端に接続されている。

第１基準電圧電源部２５３は、入力端２５３ａと、基準電圧出力端２５３ｂと、基準電圧設定端２５３ｃと、を有する。第１基準電圧電源部２５３の入力端２５３ａは、起動電源部１００内のドロッパ回路１２０の出力端１２０ｂに接続されている。

第１基準電圧電源部２５３の基準電圧出力端２５３ｂは、比較器２５１の反転入力端に接続されている。第１基準電圧電源部２５３の基準電圧出力端２５３ｂには、所定の第１基準電圧Ｖｔｈ１が発生するように構成してある。

第１基準電圧電源部２５３の基準電圧設定端２５３ｃは、ＲＳフリップフロップ２５５の出力端Ｑに接続されている。第１基準電圧電源部２５３は、ＲＳフリップフロップ２５５の出力端Ｑから出力される信号に対応して、第１基準電圧電源部２５３の基準電圧出力端２５３ｂに発生する第１基準電圧Ｖｔｈ１を第２検出点電圧Ｖｄ２に対応して設定し、例えば、第１基準電圧Ｖｔｈ１を第２検出点電圧Ｖｄ２に正比例するように設定する。

具体的な例としては、入力される交流がＡＣ１００Ｖ時は第１基準電圧Ｖｔｈ１を１．２５Ｖ、入力される交流がＡＣ２００Ｖ時は第１基準電圧Ｖｔｈ１を２．５０Ｖとなるように設定する。

このように、入力される交流がＡＣ１００Ｖ時およびＡＣ２００Ｖ時に対応して第１基準電圧Ｖｔｈ１を２つの値に設定すると、制御回路３０を簡素化して構成することができる。

このような設定は、比較器２５７が、制御回路３０のＶＦＢ端子の電圧と、第２基準電圧電源部２５８が発生する所定の第２基準電圧Ｖｔｈ２と、を比較して、ＲＳフリップフロップ２５５のセット入力端Ｓへの入力信号を切替えることにより行われる。

なお、制御回路３０のＶＦＢ端子は、上述の通り、停止回路４００が出力する信号Ｓ１がＬｏｗレベルの条件（待機モード）では、入力された交流が全波整流されて平滑された電圧が分圧された電圧（第２検出点電圧Ｖｄ２）が印加されている。そのため、上記の第１基準電圧Ｖｔｈ１の設定は、待機モードにおいて入力された交流電圧に応じてなされる構成となっている。

ＮＯＴゲート２５４は、入力端と、出力端と、を有する。ＮＯＴゲート２５４の入力端は、停止回路４００の出力端に接続されている。ＮＯＴゲート２５４の出力端は、論理積ゲート２５６の他方の入力端および否定論理積ゲート２５２の他方の入力端に接続されている。

ＲＳフリップフロップ２５５は、セット入力端Ｓと、リセット入力端Ｒと、出力端Ｑと、を有する。セット入力端Ｓは、論理積ゲート２５６の出力端に接続されている。リセット入力端Ｒは、ＵＶＬＯ６００の出力端に接続されている。出力端Ｑは、第１基準電圧電源部２５３の基準電圧設定端２５３ｃに接続されている。

ＲＳフリップフロップ２５５は、セット入力端ＳにＨｉｇｈレベルの信号が入力されると、出力端ＱにＨｉｇｈレベルの信号を出力保持する。また、ＲＳフリップフロップ２５５は、リセット入力端ＲにＨｉｇｈレベルの信号が入力されると、出力端ＱにＬｏｗレベルの信号を出力保持する。

なお、ＲＳフリップフロップ２５５は、例えば、リセット優先とし、セット入力端Ｓとリセット入力端ＲとにＨｉｇｈレベルの信号が入力されると、出力端ＱにＬｏｗレベルの信号を出力保持する。

論理積ゲート２５６は、２つの入力端と、出力端と、を有する。論理積ゲート２５６の一方の入力端は、比較器２５７の出力端に接続されている。論理積ゲート２５６の他方の入力端は、ＮＯＴゲート２５４の出力端に接続されている。２５６の出力端は、ＲＳフリップフロップ２５５のセット入力端Ｓに接続されている。

比較器２５７は、非反転入力端と、反転入力端と、出力端と、を有する。比較器２５７の非反転入力端は、制御回路３０のＶＦＢ端子を介して第２検出点６０に接続されている。

比較器２５７の反転入力端は、第２基準電圧電源部２５８の基準電圧出力端２５８ｂに接続されている。比較器２５７の出力端は、論理積ゲート２５６の一方の入力端に接続されている。

比較器２５７は、制御回路３０のＶＦＢ端子の電圧が、第２基準電圧電源部２５８が発生する所定の第２基準電圧Ｖｔｈ２未満の場合に出力端からＬｏｗレベルの信号を出力する。また、比較器２５７は、制御回路３０のＶＦＢ端子の電圧が、第２基準電圧電源部２５８が発生する所定の第２基準電圧Ｖｔｈ２以上の場合に出力端からＨｉｇｈレベルの信号を出力する。

第２基準電圧電源部２５８は、入力端２５８ａと、基準電圧出力端２５８ｂと、を有する。第２基準電圧電源部２５８の入力端２５８ａは、起動電源部１００内のドロッパ回路１２０の出力端１２０ｂに接続されている。

第２基準電圧電源部２５８の基準電圧出力端２５８ｂは、比較器２５７の反転入力端に接続されている。第２基準電圧電源部２５８の基準電圧出力端２５８ｂには、所定の第２基準電圧Ｖｔｈ２が発生するように構成してある。

電圧検出部２５０は、例えば、停止回路４００が出力する信号Ｓ１がＬｏｗレベルの条件（待機モード）において、第１検出点電圧Ｖｄ１および第２検出点電圧Ｖｄ２を検出するよう構成する。

電圧検出部２５０は、第１基準電圧Ｖｔｈ１を第２検出点電圧Ｖｄ２に対応して設定し、例えば、第１基準電圧Ｖｔｈ１を第２検出点電圧Ｖｄ２に正比例するように設定する。 上述の通り、待機モードは、力率改善回路部８０がスイッチング動作しないように制御されるため、第２検出点電圧Ｖｄ２は、入力された交流が全波整流されて平滑された電圧が分圧された電位となる。

例えば、入力交流電圧Ｖｉｎ＝ＡＣ２００Ｖの条件における第２検出点電圧Ｖｄ２は、入力交流電圧Ｖｉｎ＝ＡＣ１００Ｖの条件における第２検出点電圧Ｖｄ２に正比例する値となる。

そのため、電圧検出部２５０では、入力交流電圧Ｖｉｎ＝ＡＣ２００Ｖの条件における第１基準電圧Ｖｔｈ１は、入力交流電圧Ｖｉｎ＝ＡＣ１００Ｖの条件における第１基準電圧Ｖｔｈ１に正比例した値に設定されることとなる。

なお、第３の実施形態における起動電源制御部３００は、第１の実施形態および第２の実施形態と同様の構成であるが、ＮＯＴゲート３０１の一方の入力端は、電圧検出部２５０の否定論理積ゲート２５２の出力端に接続されている。

第３の実施形態において、起動電源制御部３００は、第１検出点電圧Ｖｄ１および第２検出点電圧Ｖｄ２に基づいて電圧検出部２００（第３の実施形態においては電圧検出部２５０）が出力する信号Ｓ２に対応して起動電源部１００の動作を制御する。

また、起動電源制御部３００は、停止回路４００が出力する信号Ｓ１およびＵＶＬＯ６００が出力する信号Ｓ０に対応して起動電源部１００の動作を制御する。

ここで、図１１を参照しながら、第３の実施形態における制御回路３０の動作について説明する。なお、図１１では、停止回路４００が出力する信号Ｓ１、ＵＶＬＯ６００が出力する信号Ｓ０は、いずれもＬｏｗレベルである条件（待機モード、ＵＶＬＯ解除の条件）での波形を示している。

上記のように第１基準電圧Ｖｔｈ１の設定がなされる電圧検出部２５０では、図１１に示すように、第１検出点電圧Ｖｄ１が上記設定の第１基準電圧Ｖｔｈ１未満の場合には、例えばＨｉｇｈレベルの信号Ｓ２を出力する（図１１中のＴ６）。

また、電圧検出部２５０は、第１検出点電圧Ｖｄ１が上記設定の第１基準電圧Ｖｔｈ１以上の場合には、例えばＬｏｗレベルの信号Ｓ２を出力する（図１１中のＴ７）。

電圧検出部２５０が出力する信号Ｓ２がＨｉｇｈレベルとなる時間は、入力交流電圧Ｖｉｎ＝ＡＣ１００Ｖおよび入力交流電圧Ｖｉｎ＝ＡＣ２００Ｖの条件において、所定時間（図１１中のＴ６）となるよう制御される。

起動電源制御部３００は、例えば、停止回路４００が出力する信号Ｓ１がＬｏｗレベルの条件（待機モード）において、第１検出点電圧Ｖｄ１が上記設定の第１基準電圧Ｖｔｈ１未満の場合には、電圧検出部２５０より出力された例えばＨｉｇｈレベルの信号Ｓ２に対応して、Ｌｏｗレベルの信号Ｓ３を起動電源部１００に出力し、低耐圧スイッチ１０２をオンさせて制御電力を受電するよう起動電源部１００を制御する（図１１中のＴ６）。

起動電源制御部３００は、例えば、停止回路４００が出力する信号Ｓ１がＬｏｗレベルの条件（待機モード）において、第１検出点電圧Ｖｄ１が上記設定の第１基準電圧Ｖｔｈ１以上の場合には、電圧検出部２１０より出力された例えばＬｏｗレベルの信号Ｓ２に対応して、Ｈｉｇｈレベルの信号Ｓ３を起動電源部１００に出力し、低耐圧スイッチ１０２をオフさせて制御電力を受電しないよう起動電源部１００を制御する（図１１中のＴ７）。

なお、図１１中のＴ７で表される時間は、制御回路３０が必要とする制御電力に応じて、第１基準電圧Ｖｔｈ１を適当に設定すれば、適宜変更可能である。

なお、図１１では、信号Ｓ１および信号Ｓ０がＬｏｗレベルとして説明している。そのため、図１１に示す条件では、起動電源制御部３００は、信号Ｓ１および信号Ｓ０に基づいて、Ｌｏｗレベルの信号Ｓ４を電源起動部１００に出力して低耐圧スイッチ１０３をオフさせて、高耐圧スイッチ１０１、抵抗１０４、スイッチ１０３およびダイオード１１０を介して制御電力を受電しないよう起動電源部１００を制御する。

なお、電圧検出部２５０は、第１基準電圧Ｖｔｈ１を第２検出点電圧Ｖｄ２に対応（例えば、正比例）して設定する。上述の通り、待機モードでは、力率改善回路部８０によるスイッチング動作がなされないため平滑部２０の電圧は昇圧されず、入力された交流が全波整流されて平滑された電圧が平滑部２０に印加される。そのため、第２検出点電圧Ｖｄ２は、入力された交流の電圧情報を含むこととなる。

したがって、第１基準電圧Ｖｔｈ１を第２検出点電圧Ｖｄ２に対応（例えば、正比例）して設定すると、第１検出点電圧Ｖｄ１を検出するタイミングを入力される交流電圧に対応させることができる。

そのため、図１１に示すように、例えば、入力される交流電圧ＡＣ１００ＶおよびＡＣ２００Ｖの条件で、第１検出点電圧Ｖｄ１を検出するタイミングを合わせることが可能となり、電圧検出部２５０が出力する信号Ｓ２のＨｉｇｈレベルとなる時間が所定時間Ｔ６となるように制御することで、低耐圧スイッチ１０２のオン時間が所定時間Ｔ６となるように制御される。（図１１中のＴ６）。

以上のように、第３の実施形態に係る制御回路３０によれば、例えば、待機モードにおいて、起動電源制御部３００は、第１検出点電圧Ｖｄ１および第２検出点電圧Ｖｄ２に基づいて電圧検出部２００（第３の実施形態においては電圧検出部２５０）が出力する信号Ｓ２に対応して起動電源部１００の動作を制御する。したがって、制御回路３０に制御電力を安定的に供給でき、且つ、待機電力の削減を図ることができる。

特に、電圧検出部２５０は、第１基準電圧Ｖｔｈ１を第２検出点電圧Ｖｄ２に対応して設定し、例えば、第１基準電圧Ｖｔｈ１を第２検出点電圧Ｖｄ２に正比例するように設定する。

また、起動電源制御部３００は、例えば、停止回路４００が出力する信号Ｓ１がＬｏｗレベルの条件（待機モード）において、第１検出点電圧Ｖｄ１が上記設定の第１基準電圧Ｖｔｈ１以上の場合には、例えばＬｏｗレベルの信号Ｓ２に基づいて、Ｈｉｇｈレベルの信号Ｓ３を起動電源部１００に出力し、低耐圧スイッチ１０２をオフさせて制御電力を受電しないよう起動電源部１００を制御する。

更に、起動電源制御部３００は、例えば、停止回路４００が出力する信号Ｓ１がＬｏｗレベルの条件（待機モード）において、第１検出点電圧Ｖｄ１が上記設定の第１基準電圧Ｖｔｈ１未満の場合に、例えばＨｉｇｈレベルの信号Ｓ２に基づいて、Ｌｏｗレベルの信号Ｓ３を起動電源部１００に出力し、低耐圧スイッチ１０２をオンさせてスイッチ電流Ｉ１０２を流し制御電力を受電するよう起動電源部１００を制御する。

したがって、第３の実施形態に係る制御回路３０によれば、図１１に示すように、低耐圧スイッチ１０２のオン時間は、入力される交流の電圧に対応させて第１基準電圧Ｖｄ１を設定することにより、所定時間Ｔ６に制御される。これにより、スイッチング電源１に入力される交流の電圧が変動する場合であっても、制御回路３０に制御電力を安定的に供給でき、且つ、待機電力の削減を図ることができる。

以上説明した第１乃至第３の実施形態において、第１検出点４０は、整流部１０の入力側に設けられる構成としてあるため、スイッチング電源１に入力される交流の電圧の情報を正確に検出でき、確実に、制御回路に制御電力を安定的に供給でき、且つ、待機電力の削減を図ることができる。

上記第１乃至第３の実施形態において、スイッチング電源１は、第１スイッチング素子８１を有し、第１スイッチング素子８１のスイッチング動作によりスイッチング電源１の力率を改善する力率改善回路部８０を備え、力率改善回路制御部８００は、第１検出点電圧Ｖｄ１を検出することにより力率改善回路部８０に入力される電圧を監視し、第１検出点電圧Ｖｄ１に基づいて第１スイッチング素子８１のスイッチングを制御する。

したがって、力率改善回路部８０の入力電圧を検出する回路を別途設ける必要がなくなり、スイッチング電源１の構成を簡素化することができる。

上記第１乃至第３の実施形態において、力率改善回路制御部８００は、第２検出点電圧Ｖｄ２を検出することにより力率改善回路部の出力電圧を定電圧制御する。したがって、力率改善回路部８０の出力電圧を検出する回路を別途設ける必要がなくなり、スイッチング電源１の構成を、簡素化することができる。

上記第１乃至第３の実施形態において、スイッチング電源１は、降圧チョッパ回路部９０を備え、第２スイッチング素子９１のスイッチング動作により力率改善回路部８０の出力電圧を降圧して出力する。したがって、スイッチング電源１を様々な用途の電源として構成することができる。

上記第１乃至第３の実施形態において、降圧チョッパ回路制御部９００は、降圧チョッパ回路部９０の出力電流を検出することにより降圧チョッパ回路部９０の出力電流を定電流制御して出力する。したがって、定電流制御が必要なＬＥＤ照明等の負荷に適したスイッチング電源を構成することができる。

上記第１乃至第３の実施形態において、制御回路３０を所定の半導体基板上に形成した半導体集積回路として構成すると、制御回路３０およびスイッチング電源１の構成を簡素化することができる。

上記第１乃至第３の実施形態において、上記半導体基板は、第１検出点電圧Ｖｄ１を検出する第１検出点電圧端子（ＭＵＬＴＩ端子）を有する所定のモジュールに搭載され、第１検出点電圧端子（ＭＵＬＴＩ端子）は、電圧検出部２００および力率改善回路制御部８００に接続され、第１検出点電圧端子（ＭＵＬＴＩ端子）を介して、電圧検出部２００が第１検出点電圧Ｖｄ１を検出し、且つ、力率改善回路制御部８００が力率改善回路部８０に入力される電圧を監視するよう構成可能である。

したがって、制御回路３０を所定の半導体基板上に形成した半導体集積回路として所定のモジュールに搭載して構成する場合には、電圧検出部２００が第１検出点電圧Ｖｄ１を検出する端子と、力率改善回路制御部８００が力率改善回路部８０に入力される電圧を監視する端子とを、別個に設ける必要がなくなり、モジュールの端子数を削減することができる。

以上、本発明の実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えば、上記信号Ｓ０乃至Ｓ４の信号のＨｉｇｈレベルおよびＬｏｗレベルの論理関係や、制御回路３０内部の論理回路部品の構成は、上記の実施の形態には限定せずに、発明の範囲内であれば、適宜変更可能である。

１：スイッチング電源
２：交流電源
５：マイコン
１０：整流部
２０：平滑部
３０：制御回路
４０：第１検出点
４３、４４：抵抗
５０：基準点
６０：第２検出点
６３：抵抗
６４：抵抗
７０：負荷
８０：力率改善回路部
９０：降圧チョッパ回路部
９５：補助巻線電源
１００：起動電源部
１０１：高耐圧スイッチ
１０２、１０３：低耐圧スイッチ
１０４、１０５、１０６：抵抗
１０７、１０８：ツェナダイオード
１０９、１１０：ダイオード
１２０：ドロッパ回路
２００、２１０、２３０、２５０：電圧検出部
２１１、２３１、２５１、２５７：比較器
２１２、３０３：否定論理和ゲート
２１３、２３３、２５３：第１基準電圧電源部
２３２、２５２：否定論理積ゲート
２３４、２５４、３０１、３０２：ＮＯＴゲート
２３５、２５５：ＲＳフリップフロップ
２３６、２５６：論理積ゲート
２３８：第２基準電圧電源部
３００：起動電源制御部
４００：停止回路
６００：ＵＶＬＯ
８００：力率改善回路制御部
９００：降圧チョッパ回路制御部

Claims (13)

1. 入力される交流を整流して直流を出力する整流部と、前記整流部により整流された直流を平滑する平滑部と、を備えたスイッチング電源のスイッチング制御に用いられる制御回路であって、
   スイッチを有し、前記スイッチを介して前記スイッチング制御に必要な制御電力を受電し前記スイッチング制御の動作を起動開始させる起動電源部と、
   前記入力される前記交流の位相に対応して電位が変化する第１検出点の電位と前記スイッチング電源の基準点の基準電位との差である第１検出点電圧、および、前記平滑部により平滑される第２検出点の電位と前記基準電位との差である第２検出点電圧、のうち少なくともいずれか一方または両方を検出する電圧検出部と、
   前記第１検出点電圧、または、前記第１検出点電圧および前記第２検出点電圧、に基づいて前記起動電源部の動作を制御する起動電源制御部と、
   を備えたことを特徴とする制御回路。
2. 前記起動電源制御部は、前記第１検出点電圧が所定の第１基準電圧未満の場合には前記スイッチをオンさせて前記制御電力を受電するよう前記起動電源部を制御し、前記第１検出点電圧が前記第１基準電圧以上の場合には前記スイッチをオフさせて前記制御電力を受電しないよう前記起動電源部を制御することを特徴とする請求項１に記載の制御回路。
3. 前記起動電源制御部は、前記第２検出点電圧が所定の第２基準電圧未満の場合には前記スイッチをオンさせて前記制御電力を受電するよう前記起動電源部を制御し、前記第２検出点電圧が前記第２基準電圧以上であり且つ前記第１検出点電圧が前記第１基準電圧未満の場合には前記スイッチをオンさせて前記制御電力を受電するよう前記起動電源部を制御し、前記第２検出点電圧が前記第２基準電圧以上であり且つ前記第１検出点電圧が前記第１基準電圧以上の場合には前記スイッチをオフさせて前記制御電力を受電しないよう前記起動電源部を制御することを特徴とする請求項１に記載の制御回路。
4. 前記スイッチのオン時間は、前記入力される前記交流の電圧に対応させて前記第１基準電圧を設定することにより、所定時間に制御されることを特徴とする請求項１乃至３いずれか１に記載の制御回路。
5. 前記第１基準電圧は、前記第２検出点電圧に対応して設定されることを特徴とする請求項３または４いずれか１に記載の制御回路。
6. 前記第１基準電圧は、前記第２検出点電圧に正比例して設定されることを特徴とする請求項５に記載の制御回路。
7. 前記第１検出点は、前記整流部の入力側に設けられることを特徴とする請求項１乃至６いずれか１に記載の制御回路。
8. 前記スイッチング電源は、第１スイッチング素子を有し、前記第１スイッチング素子のスイッチング動作により前記スイッチング電源の力率を改善する力率改善回路部を備え、
   前記第１検出点電圧を検出することにより前記力率改善回路部に入力される電圧を監視し、前記第１検出点電圧に基づいて前記第１スイッチング素子のスイッチングを制御する力率改善回路制御部を備えたことを特徴とする請求項１乃至７いずれか１に記載の制御回路。
9. 前記力率改善回路制御部は、前記第２検出点電圧を検出することにより前記力率改善回路部の出力電圧を定電圧制御することを特徴とする請求項８に記載の制御回路。
10. 前記スイッチング電源は、第２スイッチング素子を有し、前記第２スイッチング素子のスイッチング動作により前記力率改善回路部の出力電圧を降圧して出力する降圧チョッパ回路部を備え、
    前記第２スイッチング素子のスイッチングを制御する降圧チョッパ回路制御部を備えたことを特徴とする請求項１乃至９いずれか１に記載の制御回路。
11. 前記降圧チョッパ回路制御部は、前記降圧チョッパ回路部の出力電流を検出することにより前記降圧チョッパ回路部の前記出力電流を定電流制御することを特徴とする請求項１０に記載の制御回路。
12. 前記制御回路は、所定の半導体基板上に半導体集積回路として形成されたことを特徴とする請求項１乃至１１のいずれか１に記載の制御回路。
13. 前記半導体集積回路は、前記第１検出点電圧を検出する第１検出点電圧端子を有する所定のモジュールに搭載され、
    前記第１検出点電圧端子は、前記電圧検出部および前記力率改善回路制御部に接続され、前記第１検出点電圧端子を介して、前記電圧検出部が前記第１検出点電圧を検出し、且つ、前記力率改善回路制御部が前記力率改善回路部に入力される電圧を監視することを特徴とする請求項１２に記載の制御回路。

Images