JP2011244602A - スイッチング電源装置 - Google Patents

Abstract

【課題】構成部品点数を増やすことなく、スイッチング電源装置の起動回路を構成する。
【解決手段】トランスの１次巻線に接続されたスイッチング素子を有し、トランスの１次側に電圧が入力された場合に制御部５０ａがスイッチング素子をオン／オフ制御することによりトランスの２次巻線に誘起される電圧を整流平滑して負荷に出力するスイッチング電源装置であって、交流電源の整流電圧からコンデンサ１２に充電して制御部５０ａに電力を供給する起動回路５７ａを備える。
【選択図】図１

Description

本発明は、スイッチング動作により所定の電圧を生成して出力するとともに、軽負荷時の消費電力を低減するスイッチング電源装置に関する。

従来から、スイッチング素子をオン／オフ制御して出力電圧制御を行うスイッチング電源装置は、ＯＡ機器や民生機器等に利用されている。近年、環境への配慮及び省エネルギーの観点から、スイッチング電源装置の高効率化が求められている。スイッチング電源装置におけるスイッチング素子を制御する制御回路は、通常、１チップの集積回路により構成され、内部に当該集積回路を起動するための起動回路を備えている。

図８は、従来のフライバック型のスイッチング電源装置の構成を示す回路図である。このスイッチング電源装置は、図８に示すように、交流電源１と、ブリッジ整流器２と、コンデンサ３と、トランス４と、スイッチング素子５と、整流用のダイオード６と、出力コンデンサ７と、エラーアンプ８と、フォトカプラ９ａ，９ｂと、コンデンサ１０と、補助電源回路３０と、スイッチング素子５を制御するための制御部５０とを有する。

また、スイッチング素子５と制御部５０とは例えば１つの半導体装置内に設けられ、当該装置は、外部入力端子として、スイッチング素子５の入力端子（Ｄｒａｉｎ端子）、スイッチング素子５の出力端子（Ｓｏｕｒｃｅ端子）、補助電源回路３０の入力端子（Ｖｃｃ端子）、フィードバック信号入力端子（ＦＢ端子）、過電流保護端子（ＯＣＰ端子）、及び制御部５０のグランド端子（ＧＮＤ端子）を備えている。なお、制御部５０は、Ｄｒａｉｎ端子に接続されたＳｔａｒｔＵｐ端子、Ｖｃｃ端子、ＦＢ端子、ＧＮＤ端子、ＯＣＰ端子、及びスイッチング素子５に制御信号を出力するためのＤＲＶ端子を備えている。

トランス４は、１次巻線Ｐと２次巻線Ｓ１と補助巻線Ｄとを有し、２次側回路へエネルギーを伝達する。また、スイッチング素子５は、トランス４の１次巻線Ｐに接続されている。

エラーアンプ８は、Ｖｏｕｔ−Ｇｎｄ間に接続され、出力電圧Ｖｏｕｔと内部の基準電圧との差に応じて、フォトカプラ９ａに流れる電流を制御する。フォトカプラ９ａは、抵抗が並列に接続された発光ダイオードにより構成され、基準電圧に対する誤差を１次側にフィードバックする。また、フォトカプラ９ｂは、フォトカプラ９ａの発光ダイオードの光に応じて動作するフォトトランジスタであり、コレクタが制御部５０のＦＢ端子に接続されるとともにエミッタが接地されている。

補助電源回路３０は、補助巻線Ｄにダイオード１１とコンデンサ１２とを接続して構成され、トランス４の補助巻線Ｄに誘起される電圧を整流平滑するとともに、コンデンサ１２に充電して制御部５０のＶｃｃ端子に電力を供給する。

スイッチング素子５のオフ期間中に２次巻線Ｓ１に誘起される電圧は、整流用のダイオード６と出力コンデンサ７とにより整流平滑され、２次側出力電圧としてＶｏｕｔから負荷に対して出力される。

また、図９は、制御部５０内部の構成を示す回路図である。制御部５０は、図９に示すように、内部電源５１、反転回路５２、ヒステリシスコンパレータ５４、ＢＳＴコンパレータ５５、フリップフロップ５６、起動回路５７、定電流源６０、トランジスタ６１、ＦＢコンパレータ６２、ＯＣＰコンパレータ６３、ＯＲ回路６４、ＡＮＤ回路６５、発振回路６６、反転回路６７、ドライブ回路６８，６９、及びスイッチング素子７０，７１により構成される。

内部電源５１は、Ｖｃｃ端子から供給される電力に基づき、制御部５０を起動させるとともに、制御部５０全体に対して動作に必要な電力を供給する。また、内部電源５１は、ヒステリシスコンパレータ５４の出力を検出し、当該出力がＨ（ハイ）レベルの信号である場合に動作を行うが、当該出力がＬ（ロー）レベルの信号である場合には動作を停止して制御部５０全体に対する電力供給を止める。

ヒステリシスコンパレータ５４は、Ｖｃｃ端子の電圧が１６．５Ｖ以上である場合にＨレベルの信号を出力する。その後、Ｖｃｃ端子の電圧が１０Ｖ以下に低下すると、ヒステリシスコンパレータ５４は、Ｌレベルの信号を出力する。

反転回路５２は、ヒステリシスコンパレータ５４の出力を反転して出力する。

起動回路５７は、定電流源８０とスイッチ８１とにより構成され、内部電源５１に電力を供給するために起動電流を流す。ここで、定電流源８０の入力端子は、ＳｔａｒｔＵｐ端子に接続されており、外部のＤｒａｉｎ端子から電力供給を受ける。起動回路５７は、スイッチ８１がオンである場合に、Ｖｃｃ端子を介して定電流源８０による電流を補助電源回路３０のコンデンサ１２に供給して充電する。また、起動回路５７内のスイッチ８１は、反転回路５２の出力がＨ（ハイ）レベルの信号である場合にオンに切り替わり、反転回路５２の出力がＬレベルの信号である場合にオフに切り替わる。したがって、起動回路５７は、Ｖｃｃ端子の電圧が１０Ｖ以下に低下して制御部５０の再起動が必要とされる場合に、スイッチ８１をオンにして起動電流を供給する。

定電流源６０は、外部でＦＢ端子に接続されたフォトカプラ９ｂとコンデンサ１０とにより、ＦＢ端子に２次側からのフィードバック電圧を生成する。

トランジスタ６１は、ベースがＦＢ端子に接続され、ＦＢ端子のフィードバック電圧に応じてオンし、エミッタ電流が流れる。

ＢＳＴコンパレータ５５は、トランジスタ６１に流れる電流量に応じた電圧信号が所定電圧値以下に低下した場合にＨレベルの信号を出力する。軽負荷（無負荷）時にフォトカプラ９ａ，９ｂの動作によりコンデンサ１０が放電されるため、ＦＢ端子電圧は降下する。したがって、ＢＳＴコンパレータ５５は、通常負荷時において、Ｌレベルの信号を出力するが、軽負荷時においてはＨレベルの信号を出力する。

ＯＣＰ端子は、Ｓｏｕｒｃｅ端子に接続されており、スイッチング素子５に流れる電流量に応じた電圧が印加され、ＦＢコンパレータ６２及びＯＣＰコンパレータ６３に電圧信号を出力する。

ＦＢコンパレータ６２は、トランジスタ６１に流れる電流量に応じた電圧信号に対して、ＯＣＰ端子から出力される電圧信号が上回った場合にＨ（ハイ）信号を出力する。これにより、ＦＢコンパレータ６２は、ＦＢ端子に示される２次側からのフィードバック量に応じた電圧値をＯＣＰ端子により出力された電圧信号の電圧値が超えた際に、Ｈレベルの信号をＯＲ回路６４を介してフリップフロップ５６のＲ端子に入力し、スイッチング素子５をオフさせ、２次側の出力電圧値を一定に制御することができる。

ＯＣＰコンパレータ６３は、ＯＣＰ端子から出力される電圧信号が所定電圧値を上回った場合に、スイッチング素子５に流れる電流量が過電流であるとして、Ｈ（ハイ）信号を出力する。

ＯＲ回路６４は、ＢＳＴコンパレータ５５、ＦＢコンパレータ６２、及びＯＣＰコンパレータ６３のうちいずれか１つによりＨ信号を入力された場合にＨ信号をフリップフロップ５６のＲ端子に対して出力する。

発振回路６６は、スイッチング素子５の最大デューティサイクルを決める最大デューティサイクル信号を生成してＡＮＤ回路６５に対して出力するとともに、スイッチング素子５の発振周波数を決めるクロック信号を生成してフリップフロップ回路５６のＳ端子に対して出力する。これにより、発振回路６６は、過負荷時にスイッチング素子５のオン幅を制限し、過電流が流れるのを防止することができる。

フリップフロップ５６は、Ｓ端子に入力されたクロック信号とＲ端子に入力された信号とに基づき、Ｑ端子から制御信号を出力する。フリップフロップ５６の出力端子（Ｑ端子）は、ＡＮＤ回路６５の入力端子に接続されている。また、ＡＮＤ回路６５の出力は、反転回路６７を介してドライブ回路６８，６９に接続されている。ドライブ回路６８，６９は、それぞれＰ型ＭＯＳＦＥＴによるスイッチング素子７０のゲート端子とＮ型ＭＯＳＦＥＴによるスイッチング素子７１のゲート端子とに接続されている。スイッチング素子５は、ＡＮＤ回路６５の出力に応じてスイッチング素子７０，７１が交互に駆動されることより、オン／オフ制御される。

次に、従来のスイッチング電源装置の動作について説明する。図１０は、従来のスイッチング電源装置の各部の動作を示す波形図である。まず、交流電源１により出力された正弦波電圧は、ブリッジ整流器２で整流され、コンデンサ３を通して、トランス４の１次巻線Ｐを介してスイッチング素子５のＤｒａｉｎ端子に出力される。一方、起動回路５７は、スイッチ８１がオンであるため、Ｖｃｃ端子の電圧が１６．５Ｖを超えるまで定電流源８０により電流を補助電源回路３０のコンデンサ１２に供給して充電する。Ｖｃｃ端子の電圧が１６．５Ｖを超え、内部電源５１が動作を開始して制御部５０に電力の供給を開始すると、起動回路５７は、スイッチ８１をオフして起動電流の供給を停止する。

Ｖｃｃ端子の電圧が１６．５Ｖを超えて制御部５０の動作が開始すると、スイッチング素子５は、スイッチング動作を開始する。そのため、トランス４の各巻線にエネルギーが供給されるようになり、２次巻線Ｓ１及び補助巻線Ｄに電流が流れる。

２次巻線Ｓ１に流れる電流は、整流用のダイオード６と出力コンデンサ７とにより整流平滑され直流電力となり、Ｖｏｕｔから外部の負荷に対して出力される。

スイッチング素子５のスイッチング動作が繰り返されることで、Ｖｏｕｔの出力電圧が徐々に上昇し、エラーアンプ８で設定された基準電圧に達すると、フォトカプラ９ａのフォトダイオードに流れる電流が増加する。すると、フォトカプラ９ｂのフォトトランジスタに流れる電流が増加するため、コンデンサ１０が放電され、ＦＢ端子の電圧が低下する。これにより制御部５０は、スイッチング素子５を制御してＶｏｕｔの出力電圧を安定化させる。スイッチング素子５のスイッチング動作を停止している期間において、ＦＢ端子の電圧Ｖｆｂは、図１０の時刻ｔ１からｔ２の間に示すように、定電流源６０による電流がコンデンサ１０を充電することにより増加する。

補助巻線Ｄに流れる電流は、ダイオード１１とコンデンサ１２とにより整流平滑されて、制御部５０の補助電源として活用され、Ｖｃｃ端子に電力を供給する。上述したように、Ｖｃｃ端子が一度起動電圧（１６．５Ｖ）に達すると、起動回路５７内のスイッチ８１はオフとなるため、起動後のＶｃｃ端子に対する電力供給は、補助電源回路３０により行われる。補助巻線Ｄの極性は、２次巻線Ｓ１と同一であるため、Ｖｃｃの電圧はＶｏｕｔの出力電圧に比例する。

Ｖｏｕｔに接続された負荷が軽負荷になると、エラーアンプ８で設定された基準電圧に対するＶｏｕｔ電圧の誤差に応じて、フォトカプラ９ａのフォトダイオードに流れる電流が増加する。すると、フォトカプラ９ｂのフォトトランジスタに流れる電流が増加するため、コンデンサ１０が放電され、ＦＢ端子の電圧は低下する。ＦＢ端子の電圧がコンパレータＢＳＴの非反転端子に接続されている基準電圧より低下した時点で、コンパレータＢＳＴの出力はＨレベルの信号を、ＯＲ回路６４を介してフリップフロップ５６のＲ端子入力へ出力する。これにより、制御部５０は、フリップフロップ５６がリセットされ、スイッチング素子５のオン／オフ制御を停止あるいはオフデューティ時間を増大させ、即ち間欠制御させる。なお、詳細な図示はしないが、コンパレータＢＳＴの出力がＨレベルになった時点で、コンパレータＢＳＴの非反転端子に接続されている基準電圧は、所定の電圧だけ上昇するヒステリシス特性を持っている。

ＦＢ端子の電圧が低下してスイッチング素子５の発振が停止する間は、フォトカプラ９ａのフォトダイオードに流れる電流が減少し、それに伴いフォトカプラ９ｂのフォトトランジスタに流れる電流が減少する。これにより、定電流源６０からコンデンサ１０が充電され、ＦＢ端子の電圧は上昇する。ＦＢ端子の電圧がコンパレータＢＳＴの非反転端子に接続されている基準電圧より上昇した時点で、コンパレータＢＳＴの出力はＬレベルの信号を、ＯＲ回路６４を介してフリップフロップ５６のＲ端子入力へ出力する。これにより、制御部５０は、フリップフロップ５６のリセットが解除され、発振回路６６からのクロック信号によりスイッチング素子５のオン／オフ制御が開始される。なお、詳細な図示はしないが、コンパレータＢＳＴの出力がＬレベルになった時点で、コンパレータＢＳＴの非反転端子に接続されている基準電圧は、所定の電圧だけ下降するヒステリシス特性を持っている。
スイッチング電源装置は、以上の動作を繰り返し、軽負荷時にはスイッチング素子のオフ時間を長くする間欠制御によって電圧を制御する。

図１０に示すように、トランス４の補助巻線Ｄは、スイッチング素子５の動作時にコンデンサ１２を充電してＶｃｃ電圧を上昇させる。しかしながら、スイッチング素子５の制御停止時には、コンデンサ１２が放電されるため、Ｖｃｃ電圧は低下する。上述したように、無負荷（軽負荷）時において、スイッチング素子５のオン／オフ動作が停止するため、補助巻線Ｄによる充電エネルギーは少ない。さらに、スイッチング素子５の発振停止時間が長くなりＶｃｃ電圧が下降を続け、最低動作電圧であるＶｃｃｏｆｆ（１０Ｖ）以下になると、内部電源５１は停止し、図１０の時刻ｔ４に示すように制御部５０の再起動動作が必要となる。

特許文献１には、負荷側が待機状態の場合における電力消費を低減することができるスイッチング電源が記載されている。このスイッチング電源は、一次側の正極ラインと負極ラインとの間に起動電流の定電流化回路を設け、負荷側が待機状態の時に当該スイッチング電源の間欠動作に合わせて起動用定電流も間欠動作させる。
すなわち、当該スイッチング電源は、通常負荷時に従来からある補助電源回路を使用してスイッチング素子の制御回路に電力を供給するとともに、軽負荷時にスイッチング素子のオフデューティ時間が長くなると定電流化回路を動作させて制御回路に電力を供給し、制御回路が必要とする最低動作電圧以上の電圧を維持する。このスイッチング電源によれば、起動用定電流がオンしている時間に対して、オフしている時間を長くすることができ、また起動用電流が定電流であることによって、電源の入力電圧を上昇させても起動用電流が増加することもなく、起動用電流による電力消費を低減することができ、待機時の省エネに貢献することができる。
また、特許文献２には、トランス４の補助巻線Ｄからの従来からある補助電源回路を使わず、かつ、従来からの起動電流の定電流化回路を使わない回路図が示されている。
特許文献２の回路図を図１１に、また、図１２に各部動作波形を示す。
特許文献２は、制御回路電源のコンデンサ容量を従来よりも大きくすることで、交流電源電圧が低電圧になるタイミング（図１２の時刻ｔ１〜ｔ３）に合わせて、制御回路電源のコンデンサを充電するものであり、充電する回数は前記交流電源電圧のタイミングに限られ、起動用電流による電力消費を低減することができ、さらに待機時の省エネに貢献することができる。

特開２００３−１６４１５０号公報 特開平５−１７６５４１号公報

しかしながら、特許文献１に記載のスイッチング電源は、従来のスイッチング電源に対して定電流化回路を設けるとともに、補助電源回路に対しても補助巻線Ｄ、トランジスタ、抵抗、ダイオード等を付加しているため、部品点数が多くなり、装置の大型化やコストの増加、及び不良率の上昇を招く。
また、特許文献２に記載の電源は、入力から出力にスイッチ素子Ｑ３を通して流れる電流の実効電流が大きい。これは、交流電源電圧が高電圧から低電圧に移行していくタイミングにおいて、スイッチ素子Q3のオン時には入出力間となるコレクタ−エミッタ間の電圧差がある。すなわち、補助電源の出力電圧は放電し定格出力電圧よりも低下している状態になっているので、コレクタ−エミッタ間電圧は最大の電圧差に広がっている。
ここで、スイッチ素子Q3のオンにより出力電圧を急峻に上昇させようとするため短時間に電流が流れてしまうのである。このため、入出力間の電圧が高い状態のところでスイッチ素子Q3がオンするため、スイッチング損失が発生し、消費電力の増加を招いている。また、出力電圧をモニターしていないため、出力負荷となる制御回路の電流が重い場合には、制御回路電流によりスイッチ素子Q３や抵抗Ｒ４の電圧降下が発生するために、入力電圧がツェナーダイオードZD1のツェナー電圧に達してスイッチ素子Q3がオフにされた時に、コンデンサC１の充電が十分に行われず出力電圧が足りなくなる場合が生じ、制御回路が一旦停止してコンデンサC１の充電を待って再起動することになり、スイッチング電源の動作が不安定になる。

本発明は上述した従来技術の問題点を解決するもので、構成部品点数を増やすことなく、軽負荷時のスイッチング素子制御部に対する電力供給低下に伴う制御部停止を防止するスイッチング電源装置を提供することを課題とする。

本発明に係るスイッチング電源装置は、上記課題を解決するために、交流電源と、前記交流電源の交流電圧を整流する整流回路と、少なくとも一次巻線と二次巻線とを有するトランスと、前記整流回路の出力両端に接続され、前記トランスの一次巻線とスイッチング素子とからなる直列回路と、前記トランスの二次巻線に発生する電圧を整流平滑して得られた直流電圧を負荷に供給する整流平滑回路と、前記スイッチング素子をオン／オフさせる制御回路と、前記制御回路が前記スイッチング素子をオン／オフ制御することにより前記トランスの２次巻線に誘起される電圧を整流平滑して負荷に出力するスイッチング電源装置であって、前記制御回路の電源回路は、前記交流電源の整流電圧が第１の電圧以下になったことを検出し、前記交流電源の整流電圧が略０Ｖから反転して、第１の電圧を超えて第２の電圧以上に上昇するまでの期間に前記交流電源を整流平滑して得ることを特徴とする。

本発明によれば、構成部品点数を増やすことなく、軽負荷時のスイッチング素子制御部に対する電力供給低下に伴う制御部停止を防止するとともに、スイッチング素子制御部への電力供給時の回路損失を低減することができる。

本発明の実施例１の形態のスイッチング電源装置全体の構成を示す回路図である。 本発明の実施例１の形態のスイッチング電源装置の制御部の起動回路の構成を示す回路図である。 本発明の実施例１の形態のスイッチング電源装置の各部の動作を示す波形図である。 本発明の実施例２の形態のスイッチング電源装置全体の構成を示す回路図である。 本発明の実施例２の形態のスイッチング電源装置の各部の動作を示す波形図である。 本発明の実施例３の形態のスイッチング電源装置の制御部の起動回路の構成を示す回路図である。 本発明の実施例３の形態のスイッチング電源装置の各部の動作を示す波形図である。 従来のスイッチング電源装置の構成を示す回路図である。 従来のスイッチング電源装置の制御部の構成を示す回路図である。 従来のスイッチング電源装置の各部の動作を示す波形図である。 従来の補助電源の構成を示す回路図である。 従来の補助電源の各部の動作を示す波形図である。

以下、本発明のスイッチング電源装置の実施の形態を、図面に基づいて詳細に説明する。

以下、本発明の実施例１について図面を参照しながら説明する。図１は、本発明の実施例１のスイッチング電源装置全体の構成を示す回路図である。なお、本発明のスイッチング電源装置全体の構成は、制御回路５０の補助電源回路３０を除いて図８を用いて説明した従来のスイッチング電源装置と同様であり、図１は、制御回路５０ａのＳｔａｒｔＵｐ端子を交流電源からダイオード１５，１６を介して制御回路電源へ供給する全波整流回路に変更したものである。
さらに、制御回路５０ａの起動回路５７ａの詳細な構成図の一例を図２に示す。
ここで、制御回路５０ａは、本発明の制御回路に対応し、スイッチング素子５のオン／オフを制御する。すなわち、本発明のスイッチング電源装置は、トランス４ａの１次巻線Ｐに接続されたスイッチング素子５を有し、トランス４ａの１次側に電圧が入力された場合に制御部５０ａがスイッチング素子５をオン／オフ制御することにより、トランス４ａの２次巻線Ｓ１に誘起される電圧を整流平滑してＶｏｕｔから外部の負荷に出力する。
また、従来のスイッチング電源装置の補助電源回路３０は本発明では削除され、代わりに交流電源からダイオード１５、１６、及び制御回路５０ａのＳｔａｒｔＵＰ端子から起動回路５７ａを介して制御回路５０ａのＶｃｃ端子にコンデンサ１２が接続され、電力供給を保持する。なお、図１及び後述の各実施の形態を示す図において、図８における構成要素と同一ないし均等のものは、前記と同一符号を以て示し、重複した説明を省略する。

まず、本実施の形態の構成を説明する。本実施例のスイッチング電源装置の制御回路５０ａは、図８に示す従来のスイッチング電源装置の制御部５０における反転回路５２、起動回路５７に代えて、図２に示す起動回路５７ａを備えた構成を有する。

起動回路５７ａの入力端子であるＳｔａｒｔＵｐ端子とＧＮＤ間には、抵抗Ｒ５１とＲ５２が直列接続され、抵抗Ｒ５１とＲ５２の接続点はコンパレータＩＣ５1の非反転端子に接続されている。コンパレータＩＣ５1の反転端子とＧＮＤ間には、基準電圧Ｖ５１が接続されている。コンパレータＩＣ５1の出力端子は反転回路ＩＮＶ５１の入力端子に接続され、反転回路ＩＮＶ５１の出力端子はフリップフロップ回路ＦＦ５１のセット入力端子Ｓに接続されている。
また、起動回路５７ａの入力端子であるＳｔａｒｔＵｐ端子とＧＮＤ間には、抵抗Ｒ５３とツェナーダイオードＤ５１が直列接続され、ツェナーダイオードＤ５１の両端にはＦＥＴＱ５１が並列接続されている。ここで、抵抗Ｒ５３の他端とツェナーダイオードＤ５１のカソード端子とＦＥＴＱ５１のドレイン端子が接続され、かつ、ＦＥＴＱ５２のゲート端子が接続されている。ＦＥＴＱ５１のゲート端子は、フリップフロップ回路ＦＦ５１のＱバー出力端子に接続されている。
起動回路５７ａの入力端子であるＳｔａｒｔＵｐ端子と制御回路５０ａの電源Ｖｃｃ端子間には、抵抗Ｒ５４とＦＥＴＱ５２とダイオードＤ５２が直列接続され、ＳｔａｒｔＵｐ端子に抵抗Ｒ５４の一端が接続され、抵抗Ｒ５４の他端にＦＥＴＱ５２のドレイン端子が接続され、ＦＥＴＱ５２のソース端子にダイオードＤ５２のアノード端子が接続され、ダイオードＤ５２のカソード端子が制御回路５０ａの電源Ｖｃｃ端子に接続されている。制御回路５０ａの電源Ｖｃｃ端子には、ヒステリシスコンパレータ５４の非反転端子が接続され、ヒステリシスコンパレータ５４の反転端子とＧＮＤ間には、基準電圧Ｖ５２が接続されている。ヒステリシスコンパレータ５４の出力端子は、フリップフロップ回路のリセット入力端子に接続されている。

起動回路５７ａは、交流電源を整流した整流電圧をＳｔａｒｔＵｐ端子で入力し、交流電源の電圧が基準電圧５１よりも低い電圧に達するとフリップフロップ回路をセットしてＦＥＴＱ５２をオンさせて、制御回路５０ａの電源Ｖｃｃ端子に出力するように準備する。次に、交流電源の電圧が反転して制御回路５０ａの電源Ｖｃｃ端子電圧よりも高くなるとＦＥＴＱ５２を介して交流電源から制御回路５０ａの電源Ｖｃｃ端子に出力され、制御回路５０ａの電源Ｖｃｃ電圧が基準電源５２の電圧を超えるまで供給される。
ここで、基準電圧Ｖ５１は基準電圧Ｖ５２よりも低い値に設定され、基準電圧Ｖ５２は制御回路の動作停止電圧よりもマージンを持って高く設定され、且つ制御回路の最大定格電圧よりも低く設定される。

次に、上述のように構成された本実施の形態の作用を説明する。図３は、本実施例のスイッチング電源装置（図１）の各部の動作を示す波形図である。
まず、交流電源１により出力された正弦波電圧は、ブリッジ整流器２で整流され、コンデンサ３を通して、トランス４ａの１次巻線Ｐを介してスイッチング素子５のドレイン端子に出力される。一方、起動回路５７ａには、交流電源１からダイオード１５，１６を介して整流された整流電圧がＳｔａｒｔＵｐ端子に入力される。ここで、起動回路５７ａの内部電源５１が動作を開始していないので、ＦＥＴＱ５１はオン動作せず、ＦＥＴＱ５２が抵抗Ｒ５３を介してゲート電圧が印加されてオン状態であるため、Ｖｃｃの電圧が基準電圧Ｖ５２を超えるまで抵抗Ｒ５４、スイッチＱ５２、ダイオードＤ５２を介して電流を制御回路の電源Ｖｃｃ端子に接続されているコンデンサ１２に供給して充電する。コンデンサ１２の充電により、内部電源５１が動作を開始し制御回路５０ａに電力の供給を開始する。

Ｖｃｃの電圧が制御部５０ａの動作が開始できる電圧に達すると、コンパレータＩＣ５１の非反転端子入力電圧であるＶｃｃ電圧が基準電圧Ｖ５２と比較され、Ｖｃｃ電圧が高ければコンパレータＩＣ５１はＨレベル信号をフリップフロップ回路ＦＦ５1のリセット端子Ｒに出力する。これにより、フリップフロップ回路ＦＦ５1のＱバー出力はＨレベルに反転し、ＦＥＴＱ５２を介してＦＥＴＱ５１をオフにする。

図３の時刻ｔ１において、交流電源１の電圧は下降している状態にあり、時刻ｔ１を経過した時点で抵抗５１と抵抗Ｒ５２の接続点電圧は基準電圧Ｖ５１を下回る。ここで、コンパレータＩＣ５1の出力は反転してＬレベルを出力し、反転回路ＩＮＶ５１を介してフリップフロップ回路ＦＦ５１のセット入力端子ＳにＨレベルが入力され、Ｑバー端子がＬレベルを出力し、ＦＥＴＱ５１をオフする。ＦＥＴＱ５１のオフによりＦＥＴＱ５２のゲート端子電圧が抵抗Ｒ５３を介して整流電圧が印加されるが、Ｖｃｃ電圧の方が、ＦＥＴＱ５２のソース電位よりも高いのでドレイン電流は流れない。

時刻ｔ２において交流電源１の電圧は上昇に転じており、ＦＥＴＱ５２のソース電位がＶｃｃ電圧を超えるとダイオードＤ５２を介してドレイン電流が流れ、コンデンサ１２へ充電が開始されＶｃｃ電圧は基準電圧Ｖ５２まで充電される。ここで、Ｖｃｃ電圧が基準電圧Ｖ５２に達した時刻ｔ３においてヒステリシスコンパレータ５４の出力がＨレベル信号を出力し、フリップフロップ回路ＦＦ５1、ＦＥＴＱ５１を介してＦＥＴＱ５２をオフする。

従って、起動回路５７ａは、交流電源１を整流した電圧が下降から上昇に転じるタイミングにおいてコンデンサ１２への充電が行われ、ＦＥＴＱ５２に流れるドレイン電流は定電流に近似した電流が流れる。
スイッチ素子であるＦＥＴＱ５２のオンは、ドレイン電圧がＶｃｃ電圧よりも低い時点からオンするので、特許文献２のトランジスタＱ３のコレクタ電流で示されるようなピーク電流は流れず、かつ、入力電圧と出力電圧との差が一番少ないところからコンデンサ１２へ充電できるので、ＦＥＴＱ５２の損失を抑制することができる。

図４は、本発明の実施例２のスイッチング電源装置全体を示す回路図である。実施例２では、起動回路５７ａのＳｔａｒｔＵｐ端子を交流電源の一端に接続変更して半波整流入力接続としたものである。図５に、各部の動作を示す波形図を示す。起動回路５７ａのＳｔａｒｔＵｐ端子電圧が全波整流電圧から半波整流電圧となる以外、全波整流入力時と基本動作は変わらない。ただし、起動回路５７ａのＳｔａｒｔＵｐ端子電圧が半波整流電圧となることで、コンデンサ６の充電回数が１／２になるため、容量を２倍以上に増やすことが望ましい。

図６は、本発明の実施例３のスイッチング電源装置の制御回路の電源を示す回路図である。実施例３では、図４の制御回路５０ａの起動回路５７ａを図６の起動回路５７ｂに置き換えた以外は同様の接続である。本実施例３の起動回路５７ｂは、図２に示す実施例１の起動回路５７ａにおける抵抗Ｒ５１、Ｒ５２、コンパレータＩＣ５1、反転回路ＩＮＶ５１、基準電圧Ｖ５１を削除し、フリップフロップ回路ＦＦ５１に代えて、図７に示すワンショットタイマーＴＭ５1を含んだ起動回路５７ｂを備えた構成を有する。

起動回路５７ｂの入力端子であるＳｔａｒｔＵｐ端子とＧＮＤ間には、抵抗Ｒ５３とツェナーダイオードＤ５１が直列接続され、ツェナーダイオードＤ５１の両端にはＦＥＴＱ５１が並列接続されている。
ここで、抵抗Ｒ５３の他端とツェナーダイオードＤ５１のカソード端子とＦＥＴＱ５１のドレイン端子が接続され、かつ、ＦＥＴＱ５２のゲート端子が接続されている。ＦＥＴＱ５１のゲート端子は、ワンショットタイマーＴＭ５1の出力端子に接続されている。
起動回路５７ｂの入力端子であるＳｔａｒｔＵｐ端子と制御回路５０ｂの電源Ｖｃｃ端子間には、抵抗Ｒ５４とＦＥＴＱ５２とダイオードＤ５２が直列接続され、ＳｔａｒｔＵｐ端子に抵抗Ｒ５４の一端が接続され、抵抗Ｒ５４の他端にＦＥＴＱ５２のドレイン端子が接続され、ＦＥＴＱ５２のソース端子にダイオードＤ５２のアノード端子が接続され、ダイオードＤ５２のカソード端子が制御回路電源Ｖｃｃ端子に接続されている。制御回路５０ｂの電源Ｖｃｃ端子には、ヒステリシスコンパレータ５４の非反転端子が接続され、ヒステリシスコンパレータ５４の反転端子とＧＮＤ間には、基準電圧Ｖ５２が接続されている。
ヒステリシスコンパレータ５４の出力端子は、ワンショットタイマーＴＭ５1の入力端子に接続されている。

次に、上述のように構成された本実施例３の形態の作用を説明する。図７に、各部の動作を示す波形図を示す。
交流電源１の半波整流電圧が起動回路５７ｂの入力端子であるＳｔａｒｔＵｐ端子に印加されると、Ｖｃｃの電圧が基準電圧Ｖ５２を超えるまで抵抗Ｒ５４、スイッチＱ５２、ダイオードＤ５２を介して電流を制御回路の電源Ｖｃｃ端子に接続されているコンデンサ１２に供給して充電する。コンデンサ１２の充電により、図示しない内部電源５１が動作を開始し制御回路５０ｂに電力の供給を開始する。

Ｖｃｃの電圧が制御回路５０ｂの動作が開始できる電圧に達すると、コンパレータＩＣ５１の非反転端子入力電圧であるＶｃｃ電圧が基準電圧Ｖ５２と比較され、Ｖｃｃ電圧が高ければコンパレータ５１はＨレベル信号をワンショットタイマーＴＭ５1の入力端子に出力する。これにより、ワンショットタイマーＴＭ５1の出力信号はＨレベルに反転し、ＦＥＴＱ５２を介してＦＥＴＱ５１をオフにする。ここで、ワンショットタイマーＴＭ５1のＨレベル信号が出力される時間は、交流電源の半周期よりも長く、１周期より短い所定の時間Ｔｍ（図７の時刻ｔ１〜ｔ２間）に設定されている。

ワンショットタイマーＴＭ５1のＨレベル信号が時刻ｔ２を経過した時点でＦＥＴＱ５１はオフし、ＦＥＴＱ５２のゲート端子は抵抗Ｒ５３を介してＳｔａｒｔＵＰ端子に接続されているので、ＳｔａｒｔＵＰ端子からバイアスされる。しかし、時刻ｔ３になるまで交流電源１を整流した整流電圧は制御回路の電源Ｖｃｃ端子の電源電圧よりも上昇していないため、ＦＥＴＱ５２を介してコンデンサ１２へ充電はされない。時刻ｔ３以降に前記整流電圧がコンデンサ６の電圧を超えて充電が行われる。次に時刻ｔ４において、コンデンサ１２の電圧であるＶｃｃ電圧が基準電圧Ｖ５２を超えると、ヒステリシスコンパレータ５４はＨレベル信号をワンショットタイマーＴＭ５1の入力端子に出力し、ＦＥＴＱ５２を介してＦＥＴＱ５１をオフさせ、上記の所定の時間Ｔｍ期間の間ＦＥＴＱ５１をオフ状態にし、上記の動作が繰り返される。

従って、起動回路５７ｂは、交流電源１を整流した電圧が０Ｖから上昇に転じるタイミングにおいてコンデンサ１２への充電が行われ、ＦＥＴＱ５２に流れるドレイン電流は定電流に近似した電流が流れる。
スイッチ素子であるＦＥＴＱ５２のオンは、ドレイン電圧がＶｃｃ電圧よりも低い時点からオンするので、特許文献２のトランジスタＱ３のコレクタ電流で示されるようなピーク電流は流れず、かつ、入力電圧と出力電圧との差が一番少ないところからコンデンサ１２へ充電できるので、ＦＥＴＱ５２の損失を抑制することができる。

本発明に係るスイッチング電源装置は、スタンバイ機能を有する電気機器等に使用されるスイッチング電源装置に利用可能である。

１ 交流電源
２ ブリッジ整流器
３，１０，１２ コンデンサ
４,４a トランス
５ スイッチング素子
６ ダイオード
７ 出力コンデンサ
８ エラーアンプ
９ａ，９ｂ フォトカプラ
１５，１６，Ｄ５２ ダイオード
３０ 補助電源回路
５０，５０ａ，５０ｂ 制御部
５１ 内部電源
５２，ＩＮＶ５１ 反転回路
５３ ＯＲ回路
５４ ヒステリシスコンパレータ
５５ ＢＳＴコンパレータ
５６，ＦＦ５１ フリップフロップ
５７，５７ａ，５７ｂ 起動回路
５９ 判定回路
６０ 定電流源
６１ トランジスタ
６２ ＦＢコンパレータ
６３ ＯＣＰコンパレータ
６４ ＯＲ回路
６５ ＡＮＤ回路
６６ 発振回路
６７ 反転回路
６８，６９ ドライブ回路
７０，７１ スイッチング素子
８０ 定電流源
８１ スイッチ
Ｄ５１ ツェナーダイオード
ＩＣ５１ コンパレータ
Ｑ５１，Ｑ５２ ＦＥＴ
Ｒ５１〜Ｒ５４ 抵抗
ＴＭ５１ ワンショットタイマー

Claims (5)

1. 交流電源と、
   前記交流電源の交流電圧を整流する整流回路と、
   少なくとも一次巻線と二次巻線とを有するトランスと、
   前記整流回路の出力両端に接続され、前記トランスの一次巻線とスイッチング素子とからなる直列回路と、
   前記トランスの二次巻線に発生する電圧を整流平滑して得られた直流電圧を負荷に供給する整流平滑回路と、
   前記スイッチング素子をオン／オフさせる制御回路と、
   前記制御回路が前記スイッチング素子をオン／オフ制御することにより前記トランスの２次巻線に誘起される電圧を整流平滑して負荷に出力するスイッチング電源装置であって、
   前記制御回路の電源回路は、前記交流電源の整流電圧が第１の電圧以下になったことを検出し、前記交流電源の整流電圧が略０Ｖから反転して、第１の電圧を超えて第２の電圧以上に上昇するまでの期間に前記交流電源を整流平滑して得ることを特徴とするスイッチング電源装置。
2. 前記制御回路の電源は、前記交流電源を全波整流して得ることを特徴とする請求項１記載のスイッチング電源装置。
3. 前記制御回路の電源は、前記交流電源を半波整流して得ることを特徴とする請求項１記載のスイッチング電源装置。
4. 交流電源と、
   前記交流電源の交流電圧を整流する整流回路と、
   少なくとも一次巻線と二次巻線とを有するトランスと、
   前記整流回路の出力両端に接続され、前記トランスの一次巻線とスイッチング素子とからなる直列回路と、
   前記トランスの二次巻線に発生する電圧を整流平滑して得られた直流電圧を負荷に供給する整流平滑回路と、
   前記スイッチング素子をオン／オフさせる制御回路と、
   前記制御回路が前記スイッチング素子をオン／オフ制御することにより前記トランスの２次巻線に誘起される電圧を整流平滑して負荷に出力するスイッチング電源装置であって、
   前記交流電源の整流電圧が所定の電圧以上になった時点から所定の期間に信号を出力するタイマー回路を備え、
   前記制御回路の電源回路は、前記交流電源の整流電圧が略０Ｖから所定の電圧以上に上昇するまでの期間の間に前記交流電源を整流平滑して供給され、かつ、前記タイマー回路からの信号が出力されている期間は制御回路の電源回路への前記交流電源からの整流平滑による供給がオフされることを特徴とするスイッチング電源装置。
5. 前記タイマー回路は、前記交流電源の整流電圧が所定の電圧以上になった時点から交流電源の半周期よりも長く、１周期より短い所定の期間に信号を出力することを特徴とする請求項４記載のスイッチング電源装置。

Images