JP5648316B2 - スイッチング電源装置 - Google Patents

スイッチング電源装置 Download PDF

Info

Publication number
JP5648316B2
JP5648316B2 JP2010114790A JP2010114790A JP5648316B2 JP 5648316 B2 JP5648316 B2 JP 5648316B2 JP 2010114790 A JP2010114790 A JP 2010114790A JP 2010114790 A JP2010114790 A JP 2010114790A JP 5648316 B2 JP5648316 B2 JP 5648316B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
circuit
terminal
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010114790A
Other languages
English (en)
Other versions
JP2011244602A (ja
Inventor
憲吾 小池
憲吾 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2010114790A priority Critical patent/JP5648316B2/ja
Publication of JP2011244602A publication Critical patent/JP2011244602A/ja
Application granted granted Critical
Publication of JP5648316B2 publication Critical patent/JP5648316B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、スイッチング動作により所定の電圧を生成して出力するとともに、軽負荷時の消費電力を低減するスイッチング電源装置に関する。
従来から、スイッチング素子をオン/オフ制御して出力電圧制御を行うスイッチング電源装置は、OA機器や民生機器等に利用されている。近年、環境への配慮及び省エネルギーの観点から、スイッチング電源装置の高効率化が求められている。スイッチング電源装置におけるスイッチング素子を制御する制御回路は、通常、1チップの集積回路により構成され、内部に当該集積回路を起動するための起動回路を備えている。
図8は、従来のフライバック型のスイッチング電源装置の構成を示す回路図である。このスイッチング電源装置は、図8に示すように、交流電源1と、ブリッジ整流器2と、コンデンサ3と、トランス4と、スイッチング素子5と、整流用のダイオード6と、出力コンデンサ7と、エラーアンプ8と、フォトカプラ9a,9bと、コンデンサ10と、補助電源回路30と、スイッチング素子5を制御するための制御部50とを有する。
また、スイッチング素子5と制御部50とは例えば1つの半導体装置内に設けられ、当該装置は、外部入力端子として、スイッチング素子5の入力端子(Drain端子)、スイッチング素子5の出力端子(Source端子)、補助電源回路30の入力端子(Vcc端子)、フィードバック信号入力端子(FB端子)、過電流保護端子(OCP端子)、及び制御部50のグランド端子(GND端子)を備えている。なお、制御部50は、Drain端子に接続されたStartUp端子、Vcc端子、FB端子、GND端子、OCP端子、及びスイッチング素子5に制御信号を出力するためのDRV端子を備えている。
トランス4は、1次巻線Pと2次巻線S1と補助巻線Dとを有し、2次側回路へエネルギーを伝達する。また、スイッチング素子5は、トランス4の1次巻線Pに接続されている。
エラーアンプ8は、Vout−Gnd間に接続され、出力電圧Voutと内部の基準電圧との差に応じて、フォトカプラ9aに流れる電流を制御する。フォトカプラ9aは、抵抗が並列に接続された発光ダイオードにより構成され、基準電圧に対する誤差を1次側にフィードバックする。また、フォトカプラ9bは、フォトカプラ9aの発光ダイオードの光に応じて動作するフォトトランジスタであり、コレクタが制御部50のFB端子に接続されるとともにエミッタが接地されている。
補助電源回路30は、補助巻線Dにダイオード11とコンデンサ12とを接続して構成され、トランス4の補助巻線Dに誘起される電圧を整流平滑するとともに、コンデンサ12に充電して制御部50のVcc端子に電力を供給する。
スイッチング素子5のオフ期間中に2次巻線S1に誘起される電圧は、整流用のダイオード6と出力コンデンサ7とにより整流平滑され、2次側出力電圧としてVoutから負荷に対して出力される。
また、図9は、制御部50内部の構成を示す回路図である。制御部50は、図9に示すように、内部電源51、反転回路52、ヒステリシスコンパレータ54、BSTコンパレータ55、フリップフロップ56、起動回路57、定電流源60、トランジスタ61、FBコンパレータ62、OCPコンパレータ63、OR回路64、AND回路65、発振回路66、反転回路67、ドライブ回路68,69、及びスイッチング素子70,71により構成される。
内部電源51は、Vcc端子から供給される電力に基づき、制御部50を起動させるとともに、制御部50全体に対して動作に必要な電力を供給する。また、内部電源51は、ヒステリシスコンパレータ54の出力を検出し、当該出力がH(ハイ)レベルの信号である場合に動作を行うが、当該出力がL(ロー)レベルの信号である場合には動作を停止して制御部50全体に対する電力供給を止める。
ヒステリシスコンパレータ54は、Vcc端子の電圧が16.5V以上である場合にHレベルの信号を出力する。その後、Vcc端子の電圧が10V以下に低下すると、ヒステリシスコンパレータ54は、Lレベルの信号を出力する。
反転回路52は、ヒステリシスコンパレータ54の出力を反転して出力する。
起動回路57は、定電流源80とスイッチ81とにより構成され、内部電源51に電力を供給するために起動電流を流す。ここで、定電流源80の入力端子は、StartUp端子に接続されており、外部のDrain端子から電力供給を受ける。起動回路57は、スイッチ81がオンである場合に、Vcc端子を介して定電流源80による電流を補助電源回路30のコンデンサ12に供給して充電する。また、起動回路57内のスイッチ81は、反転回路52の出力がH(ハイ)レベルの信号である場合にオンに切り替わり、反転回路52の出力がLレベルの信号である場合にオフに切り替わる。したがって、起動回路57は、Vcc端子の電圧が10V以下に低下して制御部50の再起動が必要とされる場合に、スイッチ81をオンにして起動電流を供給する。
定電流源60は、外部でFB端子に接続されたフォトカプラ9bとコンデンサ10とにより、FB端子に2次側からのフィードバック電圧を生成する。
トランジスタ61は、ベースがFB端子に接続され、FB端子のフィードバック電圧に応じてオンし、エミッタ電流が流れる。
BSTコンパレータ55は、トランジスタ61に流れる電流量に応じた電圧信号が所定電圧値以下に低下した場合にHレベルの信号を出力する。軽負荷(無負荷)時にフォトカプラ9a,9bの動作によりコンデンサ10が放電されるため、FB端子電圧は降下する。したがって、BSTコンパレータ55は、通常負荷時において、Lレベルの信号を出力するが、軽負荷時においてはHレベルの信号を出力する。
OCP端子は、Source端子に接続されており、スイッチング素子5に流れる電流量に応じた電圧が印加され、FBコンパレータ62及びOCPコンパレータ63に電圧信号を出力する。
FBコンパレータ62は、トランジスタ61に流れる電流量に応じた電圧信号に対して、OCP端子から出力される電圧信号が上回った場合にH(ハイ)信号を出力する。これにより、FBコンパレータ62は、FB端子に示される2次側からのフィードバック量に応じた電圧値をOCP端子により出力された電圧信号の電圧値が超えた際に、Hレベルの信号をOR回路64を介してフリップフロップ56のR端子に入力し、スイッチング素子5をオフさせ、2次側の出力電圧値を一定に制御することができる。
OCPコンパレータ63は、OCP端子から出力される電圧信号が所定電圧値を上回った場合に、スイッチング素子5に流れる電流量が過電流であるとして、H(ハイ)信号を出力する。
OR回路64は、BSTコンパレータ55、FBコンパレータ62、及びOCPコンパレータ63のうちいずれか1つによりH信号を入力された場合にH信号をフリップフロップ56のR端子に対して出力する。
発振回路66は、スイッチング素子5の最大デューティサイクルを決める最大デューティサイクル信号を生成してAND回路65に対して出力するとともに、スイッチング素子5の発振周波数を決めるクロック信号を生成してフリップフロップ回路56のS端子に対して出力する。これにより、発振回路66は、過負荷時にスイッチング素子5のオン幅を制限し、過電流が流れるのを防止することができる。
フリップフロップ56は、S端子に入力されたクロック信号とR端子に入力された信号とに基づき、Q端子から制御信号を出力する。フリップフロップ56の出力端子(Q端子)は、AND回路65の入力端子に接続されている。また、AND回路65の出力は、反転回路67を介してドライブ回路68,69に接続されている。ドライブ回路68,69は、それぞれP型MOSFETによるスイッチング素子70のゲート端子とN型MOSFETによるスイッチング素子71のゲート端子とに接続されている。スイッチング素子5は、AND回路65の出力に応じてスイッチング素子70,71が交互に駆動されることより、オン/オフ制御される。
次に、従来のスイッチング電源装置の動作について説明する。図10は、従来のスイッチング電源装置の各部の動作を示す波形図である。まず、交流電源1により出力された正弦波電圧は、ブリッジ整流器2で整流され、コンデンサ3を通して、トランス4の1次巻線Pを介してスイッチング素子5のDrain端子に出力される。一方、起動回路57は、スイッチ81がオンであるため、Vcc端子の電圧が16.5Vを超えるまで定電流源80により電流を補助電源回路30のコンデンサ12に供給して充電する。Vcc端子の電圧が16.5Vを超え、内部電源51が動作を開始して制御部50に電力の供給を開始すると、起動回路57は、スイッチ81をオフして起動電流の供給を停止する。
Vcc端子の電圧が16.5Vを超えて制御部50の動作が開始すると、スイッチング素子5は、スイッチング動作を開始する。そのため、トランス4の各巻線にエネルギーが供給されるようになり、2次巻線S1及び補助巻線Dに電流が流れる。
2次巻線S1に流れる電流は、整流用のダイオード6と出力コンデンサ7とにより整流平滑され直流電力となり、Voutから外部の負荷に対して出力される。
スイッチング素子5のスイッチング動作が繰り返されることで、Voutの出力電圧が徐々に上昇し、エラーアンプ8で設定された基準電圧に達すると、フォトカプラ9aのフォトダイオードに流れる電流が増加する。すると、フォトカプラ9bのフォトトランジスタに流れる電流が増加するため、コンデンサ10が放電され、FB端子の電圧が低下する。これにより制御部50は、スイッチング素子5を制御してVoutの出力電圧を安定化させる。スイッチング素子5のスイッチング動作を停止している期間において、FB端子の電圧Vfbは、図10の時刻t1からt2の間に示すように、定電流源60による電流がコンデンサ10を充電することにより増加する。
補助巻線Dに流れる電流は、ダイオード11とコンデンサ12とにより整流平滑されて、制御部50の補助電源として活用され、Vcc端子に電力を供給する。上述したように、Vcc端子が一度起動電圧(16.5V)に達すると、起動回路57内のスイッチ81はオフとなるため、起動後のVcc端子に対する電力供給は、補助電源回路30により行われる。補助巻線Dの極性は、2次巻線S1と同一であるため、Vccの電圧はVoutの出力電圧に比例する。
Voutに接続された負荷が軽負荷になると、エラーアンプ8で設定された基準電圧に対するVout電圧の誤差に応じて、フォトカプラ9aのフォトダイオードに流れる電流が増加する。すると、フォトカプラ9bのフォトトランジスタに流れる電流が増加するため、コンデンサ10が放電され、FB端子の電圧は低下する。FB端子の電圧がコンパレータBSTの非反転端子に接続されている基準電圧より低下した時点で、コンパレータBSTの出力はHレベルの信号を、OR回路64を介してフリップフロップ56のR端子入力へ出力する。これにより、制御部50は、フリップフロップ56がリセットされ、スイッチング素子5のオン/オフ制御を停止あるいはオフデューティ時間を増大させ、即ち間欠制御させる。なお、詳細な図示はしないが、コンパレータBSTの出力がHレベルになった時点で、コンパレータBSTの非反転端子に接続されている基準電圧は、所定の電圧だけ上昇するヒステリシス特性を持っている。
FB端子の電圧が低下してスイッチング素子5の発振が停止する間は、フォトカプラ9aのフォトダイオードに流れる電流が減少し、それに伴いフォトカプラ9bのフォトトランジスタに流れる電流が減少する。これにより、定電流源60からコンデンサ10が充電され、FB端子の電圧は上昇する。FB端子の電圧がコンパレータBSTの非反転端子に接続されている基準電圧より上昇した時点で、コンパレータBSTの出力はLレベルの信号を、OR回路64を介してフリップフロップ56のR端子入力へ出力する。これにより、制御部50は、フリップフロップ56のリセットが解除され、発振回路66からのクロック信号によりスイッチング素子5のオン/オフ制御が開始される。なお、詳細な図示はしないが、コンパレータBSTの出力がLレベルになった時点で、コンパレータBSTの非反転端子に接続されている基準電圧は、所定の電圧だけ下降するヒステリシス特性を持っている。
スイッチング電源装置は、以上の動作を繰り返し、軽負荷時にはスイッチング素子のオフ時間を長くする間欠制御によって電圧を制御する。
図10に示すように、トランス4の補助巻線Dは、スイッチング素子5の動作時にコンデンサ12を充電してVcc電圧を上昇させる。しかしながら、スイッチング素子5の制御停止時には、コンデンサ12が放電されるため、Vcc電圧は低下する。上述したように、無負荷(軽負荷)時において、スイッチング素子5のオン/オフ動作が停止するため、補助巻線Dによる充電エネルギーは少ない。さらに、スイッチング素子5の発振停止時間が長くなりVcc電圧が下降を続け、最低動作電圧であるVccoff(10V)以下になると、内部電源51は停止し、図10の時刻t4に示すように制御部50の再起動動作が必要となる。
特許文献1には、負荷側が待機状態の場合における電力消費を低減することができるスイッチング電源が記載されている。このスイッチング電源は、一次側の正極ラインと負極ラインとの間に起動電流の定電流化回路を設け、負荷側が待機状態の時に当該スイッチング電源の間欠動作に合わせて起動用定電流も間欠動作させる。
すなわち、当該スイッチング電源は、通常負荷時に従来からある補助電源回路を使用してスイッチング素子の制御回路に電力を供給するとともに、軽負荷時にスイッチング素子のオフデューティ時間が長くなると定電流化回路を動作させて制御回路に電力を供給し、制御回路が必要とする最低動作電圧以上の電圧を維持する。このスイッチング電源によれば、起動用定電流がオンしている時間に対して、オフしている時間を長くすることができ、また起動用電流が定電流であることによって、電源の入力電圧を上昇させても起動用電流が増加することもなく、起動用電流による電力消費を低減することができ、待機時の省エネに貢献することができる。
また、特許文献2には、トランス4の補助巻線Dからの従来からある補助電源回路を使わず、かつ、従来からの起動電流の定電流化回路を使わない回路図が示されている。
特許文献2の回路図を図11に、また、図12に各部動作波形を示す。
特許文献2は、制御回路電源のコンデンサ容量を従来よりも大きくすることで、交流電源電圧が低電圧になるタイミング(図12の時刻t1〜t3)に合わせて、制御回路電源のコンデンサを充電するものであり、充電する回数は前記交流電源電圧のタイミングに限られ、起動用電流による電力消費を低減することができ、さらに待機時の省エネに貢献することができる。
特開2003−164150号公報 特開平5−176541号公報
しかしながら、特許文献1に記載のスイッチング電源は、従来のスイッチング電源に対して定電流化回路を設けるとともに、補助電源回路に対しても補助巻線D、トランジスタ、抵抗、ダイオード等を付加しているため、部品点数が多くなり、装置の大型化やコストの増加、及び不良率の上昇を招く。
また、特許文献2に記載の電源は、入力から出力にスイッチ素子Q3を通して流れる電流の実効電流が大きい。これは、交流電源電圧が高電圧から低電圧に移行していくタイミングにおいて、スイッチ素子Q3のオン時には入出力間となるコレクタ−エミッタ間の電圧差がある。すなわち、補助電源の出力電圧は放電し定格出力電圧よりも低下している状態になっているので、コレクタ−エミッタ間電圧は最大の電圧差に広がっている。
ここで、スイッチ素子Q3のオンにより出力電圧を急峻に上昇させようとするため短時間に電流が流れてしまうのである。このため、入出力間の電圧が高い状態のところでスイッチ素子Q3がオンするため、スイッチング損失が発生し、消費電力の増加を招いている。また、出力電圧をモニターしていないため、出力負荷となる制御回路の電流が重い場合には、制御回路電流によりスイッチ素子Q3や抵抗R4の電圧降下が発生するために、入力電圧がツェナーダイオードZD1のツェナー電圧に達してスイッチ素子Q3がオフにされた時に、コンデンサC1の充電が十分に行われず出力電圧が足りなくなる場合が生じ、制御回路が一旦停止してコンデンサC1の充電を待って再起動することになり、スイッチング電源の動作が不安定になる。
本発明は上述した従来技術の問題点を解決するもので、構成部品点数を増やすことなく、軽負荷時のスイッチング素子制御部に対する電力供給低下に伴う制御部停止を防止するスイッチング電源装置を提供することを課題とする。
本発明に係るスイッチング電源装置は、上記課題を解決するために、交流電源と、前記
交流電源の交流電圧を整流する整流回路と、少なくとも一次巻線と二次巻線とを有するト
ランスと、前記整流回路の出力両端に接続され、前記トランスの一次巻線とスイッチング
素子とからなる直列回路と、前記トランスの二次巻線に発生する電圧を整流平滑して得ら
れた直流電圧を負荷に供給する整流平滑回路と、前記スイッチング素子をオン/オフさせ
る制御回路と、前記制御回路が前記スイッチング素子をオン/オフ制御することにより前
記トランスの2次巻線に誘起される電圧を整流平滑して負荷に出力するスイッチング電源
装置であって、前記制御回路の電源回路は、前記交流電源の整流電圧が前記制御回路の電
源電圧よりも低い第1の電圧以下になったことを検出し、前記交流電源の整流電圧が略0
Vから反転して、第1の電圧を超えて第2の電圧以上に上昇するまでの期間に前記交流電
源を整流平滑して得ることを特徴とする。
本発明によれば、構成部品点数を増やすことなく、軽負荷時のスイッチング素子制御部に対する電力供給低下に伴う制御部停止を防止するとともに、スイッチング素子制御部への電力供給時の回路損失を低減することができる。
本発明の実施例1の形態のスイッチング電源装置全体の構成を示す回路図である。 本発明の実施例1の形態のスイッチング電源装置の制御部の起動回路の構成を示す回路図である。 本発明の実施例1の形態のスイッチング電源装置の各部の動作を示す波形図である。 本発明の実施例2の形態のスイッチング電源装置全体の構成を示す回路図である。 本発明の実施例2の形態のスイッチング電源装置の各部の動作を示す波形図である。 本発明の実施例3の形態のスイッチング電源装置の制御部の起動回路の構成を示す回路図である。 本発明の実施例3の形態のスイッチング電源装置の各部の動作を示す波形図である。 従来のスイッチング電源装置の構成を示す回路図である。 従来のスイッチング電源装置の制御部の構成を示す回路図である。 従来のスイッチング電源装置の各部の動作を示す波形図である。 従来の補助電源の構成を示す回路図である。 従来の補助電源の各部の動作を示す波形図である。
以下、本発明のスイッチング電源装置の実施の形態を、図面に基づいて詳細に説明する。
以下、本発明の実施例1について図面を参照しながら説明する。図1は、本発明の実施例1のスイッチング電源装置全体の構成を示す回路図である。なお、本発明のスイッチング電源装置全体の構成は、制御回路50の補助電源回路30を除いて図8を用いて説明した従来のスイッチング電源装置と同様であり、図1は、制御回路50aのStartUp端子を交流電源からダイオード15,16を介して制御回路電源へ供給する全波整流回路に変更したものである。
さらに、制御回路50aの起動回路57aの詳細な構成図の一例を図2に示す。
ここで、制御回路50aは、本発明の制御回路に対応し、スイッチング素子5のオン/オフを制御する。すなわち、本発明のスイッチング電源装置は、トランス4aの1次巻線Pに接続されたスイッチング素子5を有し、トランス4aの1次側に電圧が入力された場合に制御部50aがスイッチング素子5をオン/オフ制御することにより、トランス4aの2次巻線S1に誘起される電圧を整流平滑してVoutから外部の負荷に出力する。
また、従来のスイッチング電源装置の補助電源回路30は本発明では削除され、代わりに交流電源からダイオード15、16、及び制御回路50aのStartUP端子から起動回路57aを介して制御回路50aのVcc端子にコンデンサ12が接続され、電力供給を保持する。なお、図1及び後述の各実施の形態を示す図において、図8における構成要素と同一ないし均等のものは、前記と同一符号を以て示し、重複した説明を省略する。
まず、本実施の形態の構成を説明する。本実施例のスイッチング電源装置の制御回路5
0aは、図に示す従来のスイッチング電源装置の制御部50における反転回路52、起
動回路57に代えて、図2に示す起動回路57aを備えた構成を有する。
起動回路57aの入力端子であるStartUp端子とGND間には、抵抗R51とR52が直列接続され、抵抗R51とR52の接続点はコンパレータIC51の非反転端子に接続されている。コンパレータIC51の反転端子とGND間には、基準電圧V51が接続されている。コンパレータIC51の出力端子は反転回路INV51の入力端子に接続され、反転回路INV51の出力端子はフリップフロップ回路FF51のセット入力端子Sに接続されている。
また、起動回路57aの入力端子であるStartUp端子とGND間には、抵抗R53とツェナーダイオードD51が直列接続され、ツェナーダイオードD51の両端にはFETQ51が並列接続されている。ここで、抵抗R53の他端とツェナーダイオードD51のカソード端子とFETQ51のドレイン端子が接続され、かつ、FETQ52のゲート端子が接続されている。FETQ51のゲート端子は、フリップフロップ回路FF51のQバー出力端子に接続されている。
起動回路57aの入力端子であるStartUp端子と制御回路50aの電源Vcc端子間には、抵抗R54とFETQ52とダイオードD52が直列接続され、StartUp端子に抵抗R54の一端が接続され、抵抗R54の他端にFETQ52のドレイン端子が接続され、FETQ52のソース端子にダイオードD52のアノード端子が接続され、ダイオードD52のカソード端子が制御回路50aの電源Vcc端子に接続されている。制御回路50aの電源Vcc端子には、ヒステリシスコンパレータ54の非反転端子が接続され、ヒステリシスコンパレータ54の反転端子とGND間には、基準電圧V52が接続されている。ヒステリシスコンパレータ54の出力端子は、フリップフロップ回路のリセット入力端子に接続されている。
起動回路57aは、交流電源を整流した整流電圧をStartUp端子で入力し、交流電源の電圧が基準電圧51よりも低い電圧に達するとフリップフロップ回路をセットしてFETQ52をオンさせて、制御回路50aの電源Vcc端子に出力するように準備する。次に、交流電源の電圧が反転して制御回路50aの電源Vcc端子電圧よりも高くなるとFETQ52を介して交流電源から制御回路50aの電源Vcc端子に出力され、制御回路50aの電源Vcc電圧が基準電源52の電圧を超えるまで供給される。
ここで、基準電圧V51は基準電圧V52よりも低い値に設定され、基準電圧V52は制御回路の動作停止電圧よりもマージンを持って高く設定され、且つ制御回路の最大定格電圧よりも低く設定される。
次に、上述のように構成された本実施の形態の作用を説明する。図3は、本実施例のスイッチング電源装置(図1)の各部の動作を示す波形図である。
まず、交流電源1により出力された正弦波電圧は、ブリッジ整流器2で整流され、コンデンサ3を通して、トランス4aの1次巻線Pを介してスイッチング素子5のドレイン端子に出力される。一方、起動回路57aには、交流電源1からダイオード15,16を介して整流された整流電圧がStartUp端子に入力される。ここで、起動回路57aの内部電源51が動作を開始していないので、FETQ51はオン動作せず、FETQ52が抵抗R53を介してゲート電圧が印加されてオン状態であるため、Vccの電圧が基準電圧V52を超えるまで抵抗R54、スイッチQ52、ダイオードD52を介して電流を制御回路の電源Vcc端子に接続されているコンデンサ12に供給して充電する。コンデンサ12の充電により、内部電源51が動作を開始し制御回路50aに電力の供給を開始する。
Vccの電圧が制御部50aの動作が開始できる電圧に達すると、コンパレータIC51の非反転端子入力電圧であるVcc電圧が基準電圧V52と比較され、Vcc電圧が高ければコンパレータIC51はHレベル信号をフリップフロップ回路FF51のリセット端子Rに出力する。これにより、フリップフロップ回路FF51のQバー出力はHレベルに反転し、FETQ52を介してFETQ51をオフにする。
図3の時刻t1において、交流電源1の電圧は下降している状態にあり、時刻t1を経過した時点で抵抗51と抵抗R52の接続点電圧は基準電圧V51を下回る。ここで、コンパレータIC51の出力は反転してLレベルを出力し、反転回路INV51を介してフリップフロップ回路FF51のセット入力端子SにHレベルが入力され、Qバー端子がLレベルを出力し、FETQ51をオフする。FETQ51のオフによりFETQ52のゲート端子電圧が抵抗R53を介して整流電圧が印加されるが、Vcc電圧の方が、FETQ52のソース電位よりも高いのでドレイン電流は流れない。
時刻t2において交流電源1の電圧は上昇に転じており、FETQ52のソース電位がVcc電圧を超えるとダイオードD52を介してドレイン電流が流れ、コンデンサ12へ充電が開始されVcc電圧は基準電圧V52まで充電される。ここで、Vcc電圧が基準電圧V52に達した時刻t3においてヒステリシスコンパレータ54の出力がHレベル信号を出力し、フリップフロップ回路FF51、FETQ51を介してFETQ52をオフする。
従って、起動回路57aは、交流電源1を整流した電圧が下降から上昇に転じるタイミングにおいてコンデンサ12への充電が行われ、FETQ52に流れるドレイン電流は定電流に近似した電流が流れる。
スイッチ素子であるFETQ52のオンは、ドレイン電圧がVcc電圧よりも低い時点からオンするので、特許文献2のトランジスタQ3のコレクタ電流で示されるようなピーク電流は流れず、かつ、入力電圧と出力電圧との差が一番少ないところからコンデンサ12へ充電できるので、FETQ52の損失を抑制することができる。
図4は、本発明の実施例2のスイッチング電源装置全体を示す回路図である。実施例2では、起動回路57aのStartUp端子を交流電源の一端に接続変更して半波整流入力接続としたものである。図5に、各部の動作を示す波形図を示す。起動回路57aのStartUp端子電圧が全波整流電圧から半波整流電圧となる以外、全波整流入力時と基本動作は変わらない。ただし、起動回路57aのStartUp端子電圧が半波整流電圧となることで、コンデンサ6の充電回数が1/2になるため、容量を2倍以上に増やすことが望ましい。
図6は、本発明の実施例3のスイッチング電源装置の制御回路の電源を示す回路図である。実施例3では、図4の制御回路50aの起動回路57aを図6の起動回路57bに置き換えた以外は同様の接続である。本実施例3の起動回路57bは、図2に示す実施例1の起動回路57aにおける抵抗R51、R52、コンパレータIC51、反転回路INV51、基準電圧V51を削除し、フリップフロップ回路FF51に代えて、図7に示すワンショットタイマーTM51を含んだ起動回路57bを備えた構成を有する。
起動回路57bの入力端子であるStartUp端子とGND間には、抵抗R53とツェナーダイオードD51が直列接続され、ツェナーダイオードD51の両端にはFETQ51が並列接続されている。
ここで、抵抗R53の他端とツェナーダイオードD51のカソード端子とFETQ51のドレイン端子が接続され、かつ、FETQ52のゲート端子が接続されている。FETQ51のゲート端子は、ワンショットタイマーTM51の出力端子に接続されている。
起動回路57bの入力端子であるStartUp端子と制御回路50bの電源Vcc端子間には、抵抗R54とFETQ52とダイオードD52が直列接続され、StartUp端子に抵抗R54の一端が接続され、抵抗R54の他端にFETQ52のドレイン端子が接続され、FETQ52のソース端子にダイオードD52のアノード端子が接続され、ダイオードD52のカソード端子が制御回路電源Vcc端子に接続されている。制御回路50bの電源Vcc端子には、ヒステリシスコンパレータ54の非反転端子が接続され、ヒステリシスコンパレータ54の反転端子とGND間には、基準電圧V52が接続されている。
ヒステリシスコンパレータ54の出力端子は、ワンショットタイマーTM51の入力端子に接続されている。
次に、上述のように構成された本実施例3の形態の作用を説明する。図7に、各部の動作を示す波形図を示す。
交流電源1の半波整流電圧が起動回路57bの入力端子であるStartUp端子に印加されると、Vccの電圧が基準電圧V52を超えるまで抵抗R54、スイッチQ52、ダイオードD52を介して電流を制御回路の電源Vcc端子に接続されているコンデンサ12に供給して充電する。コンデンサ12の充電により、図示しない内部電源51が動作を開始し制御回路50bに電力の供給を開始する。
Vccの電圧が制御回路50bの動作が開始できる電圧に達すると、コンパレータIC51の非反転端子入力電圧であるVcc電圧が基準電圧V52と比較され、Vcc電圧が高ければコンパレータ51はHレベル信号をワンショットタイマーTM51の入力端子に出力する。これにより、ワンショットタイマーTM51の出力信号はHレベルに反転し、FETQ52を介してFETQ51をオフにする。ここで、ワンショットタイマーTM51のHレベル信号が出力される時間は、交流電源の半周期よりも長く、1周期より短い所定の時間Tm(図7の時刻t1〜t2間)に設定されている。
ワンショットタイマーTM51のHレベル信号が時刻t2を経過した時点でFETQ51はオフし、FETQ52のゲート端子は抵抗R53を介してStartUP端子に接続されているので、StartUP端子からバイアスされる。しかし、時刻t3になるまで交流電源1を整流した整流電圧は制御回路の電源Vcc端子の電源電圧よりも上昇していないため、FETQ52を介してコンデンサ12へ充電はされない。時刻t3以降に前記整流電圧がコンデンサ6の電圧を超えて充電が行われる。次に時刻t4において、コンデンサ12の電圧であるVcc電圧が基準電圧V52を超えると、ヒステリシスコンパレータ54はHレベル信号をワンショットタイマーTM51の入力端子に出力し、FETQ52を介してFETQ51をオフさせ、上記の所定の時間Tm期間の間FETQ51をオフ状態にし、上記の動作が繰り返される。
従って、起動回路57bは、交流電源1を整流した電圧が0Vから上昇に転じるタイミングにおいてコンデンサ12への充電が行われ、FETQ52に流れるドレイン電流は定電流に近似した電流が流れる。
スイッチ素子であるFETQ52のオンは、ドレイン電圧がVcc電圧よりも低い時点からオンするので、特許文献2のトランジスタQ3のコレクタ電流で示されるようなピーク電流は流れず、かつ、入力電圧と出力電圧との差が一番少ないところからコンデンサ12へ充電できるので、FETQ52の損失を抑制することができる。
本発明に係るスイッチング電源装置は、スタンバイ機能を有する電気機器等に使用されるスイッチング電源装置に利用可能である。
1 交流電源
2 ブリッジ整流器
3,10,12 コンデンサ
4,4a トランス
5 スイッチング素子
6 ダイオード
7 出力コンデンサ
8 エラーアンプ
9a,9b フォトカプラ
15,16,D52 ダイオード
30 補助電源回路
50,50a,50b 制御部
51 内部電源
52,INV51 反転回路
53 OR回路
54 ヒステリシスコンパレータ
55 BSTコンパレータ
56,FF51 フリップフロップ
57,57a,57b 起動回路
59 判定回路
60 定電流源
61 トランジスタ
62 FBコンパレータ
63 OCPコンパレータ
64 OR回路
65 AND回路
66 発振回路
67 反転回路
68,69 ドライブ回路
70,71 スイッチング素子
80 定電流源
81 スイッチ
D51 ツェナーダイオード
IC51 コンパレータ
Q51,Q52 FET
R51〜R54 抵抗
TM51 ワンショットタイマー

Claims (2)

  1. 交流電源と、
    前記交流電源の交流電圧を整流する整流回路と、
    少なくとも一次巻線と二次巻線とを有するトランスと、
    前記整流回路の出力両端に接続され、前記トランスの一次巻線とスイッチング素子とか
    らなる直列回路と、
    前記トランスの二次巻線に発生する電圧を整流平滑して得られた直流電圧を負荷に供給
    する整流平滑回路と、
    前記スイッチング素子をオン/オフさせる制御回路と、
    前記制御回路が前記スイッチング素子をオン/オフ制御することにより前記トランスの
    2次巻線に誘起される電圧を整流平滑して負荷に出力するスイッチング電源装置であって

    前記制御回路の電源回路は、前記交流電源の整流電圧が前記制御回路の電源電圧よりも
    低い第1の電圧以下になったことを検出し、前記交流電源の整流電圧が略0Vから反転し
    て、第1の電圧を超えて第2の電圧以上に上昇するまでの期間に前記交流電源を整流平滑
    して得ることを特徴とするスイッチング電源装置。
  2. 交流電源と、
    前記交流電源の交流電圧を整流する整流回路と、
    少なくとも一次巻線と二次巻線とを有するトランスと、
    前記整流回路の出力両端に接続され、前記トランスの一次巻線とスイッチング素子とか
    らなる直列回路と、
    前記トランスの二次巻線に発生する電圧を整流平滑して得られた直流電圧を負荷に供給
    する整流平滑回路と、
    前記スイッチング素子をオン/オフさせる制御回路と、
    前記制御回路が前記スイッチング素子をオン/オフ制御することにより前記トランスの
    2次巻線に誘起される電圧を整流平滑して負荷に出力するスイッチング電源装置であって

    前記制御回路の電源回路は、前記交流電源を半波整流し、
    前記交流電源の半波整流電圧が所定の電圧以上になった時点から交流電源の半周期より
    も長く、1周期より短い所定の期間に信号を出力するタイマー回路を備え、
    また、前記交流電源の整流電圧が略0Vから所定の電圧以上に上昇するまでの期間の間
    に前記交流電源を整流平滑して供給され、かつ、前記タイマー回路からの信号が出力され
    ている期間は制御回路の電源回路への前記交流電源からの半波整流平滑による供給がオフ
    されることを特徴とするスイッチング電源装置。
JP2010114790A 2010-05-18 2010-05-18 スイッチング電源装置 Active JP5648316B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010114790A JP5648316B2 (ja) 2010-05-18 2010-05-18 スイッチング電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010114790A JP5648316B2 (ja) 2010-05-18 2010-05-18 スイッチング電源装置

Publications (2)

Publication Number Publication Date
JP2011244602A JP2011244602A (ja) 2011-12-01
JP5648316B2 true JP5648316B2 (ja) 2015-01-07

Family

ID=45410673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010114790A Active JP5648316B2 (ja) 2010-05-18 2010-05-18 スイッチング電源装置

Country Status (1)

Country Link
JP (1) JP5648316B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5873293B2 (ja) 2011-10-31 2016-03-01 キヤノン株式会社 電源装置および画像形成装置
US9331689B2 (en) * 2012-04-27 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Power supply circuit and semiconductor device including the same
JP6255577B2 (ja) 2013-05-20 2018-01-10 パナソニックIpマネジメント株式会社 直流電源回路
JP6482182B2 (ja) * 2014-04-25 2019-03-13 新電元工業株式会社 制御回路およびスイッチング電源
JP6556909B2 (ja) * 2018-05-10 2019-08-07 新電元工業株式会社 制御回路およびスイッチング電源
JP7215268B2 (ja) * 2019-03-22 2023-01-31 セイコーエプソン株式会社 電源制御装置およびスイッチング電源
CN111726006B (zh) 2019-03-22 2023-07-28 精工爱普生株式会社 电源控制装置、开关电源以及电子设备
JP7215269B2 (ja) * 2019-03-22 2023-01-31 セイコーエプソン株式会社 電源制御装置およびスイッチング電源
TWI740754B (zh) * 2020-12-23 2021-09-21 大陸商艾科微電子(深圳)有限公司 供電電路及電源供應器
CN114793072A (zh) * 2021-01-25 2022-07-26 艾科微电子(深圳)有限公司 供电电路及电源供应器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4093185B2 (ja) * 2004-01-09 2008-06-04 サンケン電気株式会社 スイッチング電源装置
JP5564749B2 (ja) * 2006-11-20 2014-08-06 富士電機株式会社 半導体装置、半導体集積回路、スイッチング電源用制御icおよびスイッチング電源装置
JP5176551B2 (ja) * 2008-01-09 2013-04-03 ミツミ電機株式会社 Ac検出回路および直流電源装置

Also Published As

Publication number Publication date
JP2011244602A (ja) 2011-12-01

Similar Documents

Publication Publication Date Title
JP5648316B2 (ja) スイッチング電源装置
JP5168010B2 (ja) スイッチング電源装置
JP5353119B2 (ja) スイッチング電源装置
JP5341627B2 (ja) 半導体装置およびスイッチング電源装置
CN107210676B (zh) 电源控制用半导体装置
CN107251396B (zh) 电源控制用半导体装置
US20130051088A1 (en) Switching power supply device and semiconductor device
US9318961B2 (en) Switching power-supply device
CN102195487B (zh) 电源设备和成像装置
JP2004260977A (ja) Ac−dcコンバータ
JP5062440B2 (ja) 電源回路
CN110401347B (zh) 直流电源装置
JP2011019317A (ja) 絶縁型スイッチング電源
JP2005245142A (ja) スイッチング電源制御用半導体装置
JP2008118755A (ja) 省電力回路、スイッチング電源装置
JP2007511995A (ja) スイッチモード電源
JP5322572B2 (ja) 電源装置
KR100923738B1 (ko) 전력공급기용 직류 팬 모터 제어장치
JP2015126638A (ja) スイッチング電源装置
KR101260749B1 (ko) 전원 공급 장치
JP2004208379A (ja) 多出力スイッチング電源装置
JP2007068248A (ja) スイッチング電源装置
JP2013070576A (ja) スイッチング電源装置
JP2019047655A (ja) 電源制御用半導体装置および電源装置並びにxコンデンサの放電方法およびスイッチ制御方法
JP2004328837A (ja) スイッチング電源回路およびこれを備えたスイッチングレギュレータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141014

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141027

R150 Certificate of patent or registration of utility model

Ref document number: 5648316

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250