JP2015188110A - 非周期的なパルスによる部分的溶解膜処理のシステムおよび方法 - Google Patents

非周期的なパルスによる部分的溶解膜処理のシステムおよび方法 Download PDF

Info

Publication number
JP2015188110A
JP2015188110A JP2015125513A JP2015125513A JP2015188110A JP 2015188110 A JP2015188110 A JP 2015188110A JP 2015125513 A JP2015125513 A JP 2015125513A JP 2015125513 A JP2015125513 A JP 2015125513A JP 2015188110 A JP2015188110 A JP 2015188110A
Authority
JP
Japan
Prior art keywords
film
laser
pulse
thin film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015125513A
Other languages
English (en)
Inventor
ジェイムズ エス イム
S Im James
ジェイムズ エス イム
イカン デン
Yikang Deng
イカン デン
キオンイン フ
Qiongying Hu
キオンイン フ
ウイ−ジン チュン
Ui-Jin Chung
ウイ−ジン チュン
アレクサンダー ビー リマノフ
B Limanov Alexander
アレクサンダー ビー リマノフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Columbia University in the City of New York
Original Assignee
Columbia University in the City of New York
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/US2010/033565 external-priority patent/WO2011065992A1/en
Priority claimed from US12/776,756 external-priority patent/US8440581B2/en
Application filed by Columbia University in the City of New York filed Critical Columbia University in the City of New York
Publication of JP2015188110A publication Critical patent/JP2015188110A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/083—Devices involving movement of the workpiece in at least one axial direction
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • B23K26/354—Working by laser beam, e.g. welding, cutting or boring for surface treatment by melting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】薄膜処理技術を提供する。
【解決手段】一態様において、本開示は薄膜処理方法に関する。本方法は、第１の選択された方向に薄膜を進める間、第１レーザパルスと第２レーザパルスで薄膜の第１領域を照射し、各レーザパルスは成形ビームを供給し、薄膜を部分的に溶解するのに十分なフルエンスを持ち、第１領域は再凝固および結晶化して第１の結晶化領域を形成する。更に本方法は、第３レーザパルスと第４レーザパルスで薄膜の第２領域を照射し、各レーザパルスは形成ビームを供給し、薄膜を部分的に溶解するのに十分なフルエンスを持ち、第２領域は再凝固および結晶化して第２の結晶化領域を形成する。第１レーザパルスと第２レーザパルス間の時間間隔は、第１レーザパルスと第３レーザパルス間の時間間隔の半分未満である。
【選択図】図３Ａ

Description

本発明は、薄膜処理技術に関し、特に、非周期的なパルスによる部分的溶解膜処理のシステムおよび方法に関する。
（関連出願への相互参照）
本出願は、米国特許第６１／２６４０８２号「拡張型エキシマレーザアニーリングシステムおよび方法（Ｓｙｓｔｅｍｓ ａｎｄ Ｍｅｔｈｏｄｓ ｆｏｒ Ａｄｖａｎｃｅｄ Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ）」（２００９年１１月２４日出願）、米国特許第６１／２８６６４３号「拡張型エキシマレーザアニーリングシステムおよび方法（Ｓｙｓｔｅｍｓ ａｎｄ Ｍｅｔｈｏｄｓ ｆｏｒ Ａｄｖａｎｃｅｄ Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ）」（２００９年１２月１５日出願）、米国特許第６１／２９１４８８号「拡張型エキシマレーザアニーリングシステムおよび方法（Ｓｙｓｔｅｍｓ ａｎｄ Ｍｅｔｈｏｄｓ ｆｏｒ Ａｄｖａｎｃｅｄ Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ）」（２００９年１２月３１日出願）、米国特許第６１／２５７６５７号「部分溶解結晶化を通して低粒子内欠陥密度膜を用いる均一なサイズの小粒子多結晶性シリコンを得る方法（Ｍｅｔｈｏｄ Ｆｏｒ Ｏｂｔａｉｎｉｎｇ Ｕｎｉｆｏｒｍｌｙ Ｓｉｚｅｄ Ｓｍａｌｌ Ｇｒａｉｎ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ Ｗｉｔｈ Ｌｏｗ Ｉｎｔｒａｇｒａｉｎ Ｄｅｆｅｃｔ−Ｄｅｎｓｉｔｙ Ｆｉｌｍｓ Ｔｈｒｏｕｇｈ Ｐａｒｔｉａｌ Ｍｅｌｔ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）」（２００９年１１月３日出願）、米国特許第６１／２５７６５０号「部分溶解結晶化を通して低粒子内欠陥密度膜を用いる均一なサイズの小粒子多結晶性シリコンを得る方法（Ｍｅｔｈｏｄ Ｆｏｒ Ｏｂｔａｉｎｉｎｇ Ｕｎｉｆｏｒｍｌｙ Ｓｉｚｅｄ Ｓｍａｌｌ Ｇｒａｉｎ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ Ｗｉｔｈ Ｌｏｗ Ｉｎｔｒａｇｒａｉｎ Ｄｅｆｅｃｔ−Ｄｅｎｓｉｔｙ Ｆｉｌｍｓ Ｔｈｒｏｕｇｈ Ｐａｒｔｉａｌ Ｍｅｌｔ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）」（２００９年１１月３日出願）、米国特許第６１／２９１，６６３号「拡張型単一走査ＳＬＳ（Ａｄｖａｎｃｅｄ Ｓｉｎｇｌｅ−Ｓｃａｎ ＳＬＳ）」（２００９年１２月３１日出願）、米国特許第６１／２９４，２８８号「連続発射ＳＬＳ（Ｓｅｑｕｅｎｔｉａｌ Ｆｉｒｉｎｇ ＳＬＳ）」（２０１０年１月１２日出願）、米国特許第１２／７７６７５６号「非周期的なパルスの連続的な横方向凝固のためのシステムおよび方法（Ｓｙｓｔｅｍｓ ａｎｄ Ｍｅｔｈｏｄｓ ｆｏｒ Ｎｏｎ−Ｐｅｒｉｏｄｉｃ Ｐｕｌｓｅ Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）」（２０１０年５月１０日出願）、国際特許出願ＰＣＴ／ＵＳ２０１０／０３３５６５号「非周期的なパルスの連続的な横方向凝固のためのシステムおよび方法（Ｓｙｓｔｅｍｓ ａｎｄ Ｍｅｔｈｏｄｓ ｆｏｒ Ｎｏｎ−Ｐｅｒｉｏｄｉｃ Ｐｕｌｓｅ Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）」（２０１０年５月４日出願）に対する優先権を主張し、それらすべての開示をここに出典明示して、本明細書に組み入れる。
本明細書に記載するすべての特許、特許出願、特許公報、および公報は、それらすべてをここに出典明示して、本明細書に組み入れる。本出願の教示と組み入れた文書の技術間で矛盾がある場合には、本出願が優先する。
半導体加工の分野において、非晶質シリコン薄膜を多結晶膜に変換することについて、様々な技術が説明されている。そのような技術の一つがエキシマレーザアニーリング（「ＥＬＡ」）である。ＥＬＡは、限定されないが発熱に対し不耐性である基板（例えば、ガラス、およびプラスチック）のような基板上に均一の結晶粒を持つ多結晶膜の生成を可能にするパルスレーザ結晶化プロセスである。ＥＬＡシステムおよび処理の実施例は、本件出願人による米国特許第２００９０３０９１０４号「結晶方位制御されたポリシリコン生成システムおよび方法（Ｓｙｓｔｅｍｓ ａｎｄ Ｍｅｔｈｏｄｓ ｆｏｒ Ｃｒｅａｔｉｎｇ Ｃｒｙｓｔａｌｌｏｇｒａｐｈｉｃ−Ｏｒｉｅｎｔａｔｉｏｎ Ｃｏｎｔｒｏｌｌｅｄ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ Ｆｉｌｍｓ）」（２００９年８月２０日出願）、米国特許第２０１０００６５８５３号「縁領域を最小にするための基板上の膜領域のレーザ結晶化プロセス処理およびシステム、およびそのような膜領域の構造（Ｐｒｏｃｅｓｓ ａｎｄ Ｓｙｓｔｅｍ ｆｏｒ Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ Ｐｒｏｃｅｓｓｉｎｇ ｏｆ Ｆｉｌｍ Ｒｅｇｉｏｎｓ ｏｎ ａ Ｓｕｂｓｔｒａｔｅ ｔｏ Ｍｉｎｉｍｉｚｅ Ｅｄｇｅ Ａｒｅａｓ， ａｎｄ Ｓｔｒｕｃｔｕｒｅ ｏｆ Ｓｕｃｈ Ｆｉｌｍ Ｒｅｇｉｏｎｓ）」（２００９年９月９日出願）、および米国特許第２００７００１０１０４号「ライン型ビームを使用する基板上の膜領域のレーザ結晶化プロセス処理およびシステム、およびそのような膜領域の構造」（２００６年３月９日出願）に記載される。
従来のＥＬＡツールは、単一の走査において単位面積当たり多数のパルスを確立するために、パルス間に多くの重複（例えば、９５パーセント）を含むサンプル表面上を低速度で連続的に走査する単一のラインビームを使用する。したがって、ＥＬＡにおいて、膜領域はエキシマレーザによって照射されることで膜は部分的に溶解し、その後、結晶化する。膜の連続的で部分的な溶解は、細かい粒子から成る多結晶膜の形成をもたらすことができるが、この方法は、パルス間のエネルギー変動、および／または不均一なビーム強度プロファイルにより引き起こされ得る微細構造の不均一性がしばしば問題となる。多数のパルスが均一な粒子サイズをもたらす累積効果を誘起するためだけでなく、短軸ビーム端の影響を軽減するためにも必要とされる。ビームのビーム端部分において、エネルギーは次第にゼロへ減少する。膜における位置に応じて、初期パルスエネルギーシーケンスにおける位置依存の変化が生じ得る。そのような変化を後のＥＬＡ処理で除外することは容易ではなく、画素の明るさにアーチファクト（すなわち、ムラ）が生じる可能性がある。図１Ａは、ＥＬＡを用いて得られ得るランダム微細構造を例示する。Ｓｉ膜は複数回照射され、均一な粒子サイズのランダムな多結晶膜を生成する。図１Ｂは、従来のＥＬＡ単一走査を表し、ビーム１０１が膜１０４を走査する際の短軸におけるラインビーム１０１の断面図を示す。ビーム１０１は矢印１０２の方向に進み、膜１０４の領域１０３は、ビーム１０１が膜１０４を横断する際に複数のレーザパルスで照射され得る。
更に、非常に高い処理能力で均一な粒子構造（「ＵＧＳ」）を得るために用いることができる結晶化方法およびツールが報告されている。例えば、そのようなシステムが米国特許２００７００１０１０４号「ライン型ビームを用いる基板上の膜領域のレーザ結晶化プロセスのための処理およびシステム、およびそのような膜領域の構造（Ｐｒｏｃｅｓｓｅｓ ａｎｄ Ｓｙｓｔｅｍｓ ｆｏｒ Ｌａｓｅｒ 結晶化するａｔｉｏｎ Ｐｒｏｃｅｓｓｉｎｇ ｏｆ Ｆｉｌｍ Ｒｅｇｉｏｎｓ ｏｎ ａ Ｓｕｂｓｔ率 Ｕｔｉｌｉｚｉｎｇ ａ Ｌｉｎｅ−Ｔｙｐｅ Ｂｅａｍ， ａｎｄ Ｓｔｒｕｃｔｕｒｅｓ ｏｆ Ｓｕｃｈ Ｆｉｌｍ Ｒｅｇｉｏｎｓ）」に開示されている。ＵＧＳは、結晶化されている膜の完全溶解結晶化（「ＣＭＣ」）および／または部分溶解結晶化（「ＰＭＣ」）を含み得る単一のパルス照射処理である。ＵＧＳ処理の更なる特徴は、画素薄膜トランジスタ（「ＴＦＴ」）の列／行が存在する領域内のみで部分または完全な溶解が起こるように、レーザパルスの位置が制御された発射である。パルス間のステッピング距離がラインビームの幅を超えるとき、膜の照射されない領域（例えば、非晶質の成膜直後Ｓｉ）はそのような列間に残る。この選択領域結晶化（「ＳＡＣ」）処理は、したがって、単位面積当たりパルスの平均数が１未満となり得るので、非常に高い処理能力を持つことができる。
しかしながら、以前のツールはどれも、例えば、画素が低密度なテレビで使われるような非常に大きな膜のＥＬＡにあまりよく最適化されていない。従来のＥＬＡは、画素位置間のＳｉ基板を結晶化するために時間と資源が浪費される点において、そのような基板にとって非効率的な処理である。ＵＧＳツールはそれらの領域をとばすことを可能にするが、得られた材料は典型的なＥＬＡ材料より大幅により多くの欠陥があり、典型的な放射条件が使われた場合、材料の均一度も十分ではないだろう。
レーザの位置制御された連続的な起動を用いる非周期的なパルス方法およびツールを記載する。システムは、結晶化プロセスにおいて別個の非周期的なレーザパルスを生成するために複数のレーザを使って実現され得る。すなわち、各レーザパルスは別々の部分的な溶解および凝固サイクルをもたらすという点で別個である。複数のレーザが、単一の走査または複数の走査において膜の選択された領域に照射および結晶化するために、協働するようにされたパルスシーケンスにおいて用いられる。
一態様において、本開示は、第１の選択された方向に薄膜を進める間、第１レーザパルスおよび第２レーザパルスを用いて薄膜の第１領域に照射し、各レーザパルスは成形ビームを供給して、更に薄膜を部分的に溶解するのに十分なフルエンスを持つこと、第１領域が再凝固および結晶化して第１の結晶化された領域を形成すること、薄膜の第２領域に第３レーザパルスと第４レーザパルスを照射し、各パルスは成形ビームを供給して、更に薄膜を部分的に溶解するのに十分なフルエンスを持つこと、および第２領域が再凝固および結晶化して第２の結晶化された領域を形成することを含み、第１レーザパルスと第２レーザパルス間の時間間隔は、第１レーザパルスと第３レーザパルス間の時間間隔の半分未満である、薄膜処理の方法に関する。
いくつかの実施形態において、第１レーザパルスと第２レーザパルス間の時間間隔は、薄膜の単一の溶解および凝固サイクル間の時間間隔より長い。いくつかの実施形態において、第１レーザパルスと第２レーザパルスのそれぞれは同じエネルギー密度を持つ、第１レーザパルスと第２レーザパルスのそれぞれは、異なるエネルギー密度を持つ、第１レーザパルスと第２レーザパルスは同程度の薄膜の溶解を実現する、および／または第１レーザパルスと第２レーザパルスのそれぞれは異なる程度の薄膜の溶解を実現する。いくつかの実施形態において、薄膜は既存の微結晶を欠いた非晶質シリコン膜にであり得る。いくつかの実施形態において、第１レーザパルスは非晶質シリコン膜を溶解し、欠陥コア領域を持つ結晶構造体を生成するのに十分なエネルギー密度を持つ。いくつかの実施形態において、第２レーザパルスは、欠陥コア領域を再溶解して均一な微細粒子結晶膜を生成するのに十分なエネルギー密度を持つ。
いくつかの実施形態において、薄膜は非晶質シリコン膜であり得る。いくつかの実施形態において、薄膜は、低圧化学蒸着、プラズマ促進化学蒸着、スパッタリング、および電子ビーム蒸着の一つを使って蒸着される。
いくつかの実施形態において、薄膜は処理されたシリコン膜であり得る。いくつかの実施形態において、処理されたシリコン膜は、第２の選択された方向に非晶質シリコン膜を進める間、非晶質シリコン膜を部分的に溶解するのに十分なフルエンスを持つ広範囲のレーザパルスで非晶質シリコン膜を照射することを含む方法によって後に処理された既存の微結晶を欠いた非晶質シリコン膜である。
いくつかの実施形態において、広範囲のレーザパルスは、複数のレーザ源からのレーザパルスの連続的な重なりによって生成され、パルス間の遅延は単一の溶解および凝固サイクルを誘起するだけ十分短い。いくつかの実施形態において、非晶質シリコン膜はプラズマ促進化学蒸着を介して得られる。いくつかの実施形態において、広範囲のレーザパルスは、３００ｎｓ全幅半値より大きいパルス長を持ち得る。
いくつかの実施形態において、処理されたシリコン膜は、第２の選択された方向にシリコン膜を進める間、シリコン膜を完全に溶解するのに十分なフルエンスを持つレーザパルスでシリコン膜を照射することを含む方法によって処理されたシリコン膜である。いくつかの実施形態において、レーザパルスは複数のレーザ源からのレーザパルスの重なりによって生成される。
いくつかの実施形態において、本方法は、第２の選択された方向に薄膜を進める間、第５レーザパルスと第６レーザパルスで薄膜の第３領域を照射することを含み、各レーザパルスは形成ビームを生成し、薄膜を部分的に溶解するのに十分なフルエンスを持ち、および第３領域は再凝固および結晶化して第３結晶化領域を形成し、第７レーザパルスと第８レーザパルスで薄膜の第４領域を照射し、各パルスは形成ビームを生成し、薄膜を部分的に溶解するのに十分なフルエンスを持ち、第４領域は再凝固および結晶化して第４結晶化領域を形成し、第５レーザパルスと第６レーザパルス間の時間間隔は第５レーザパルスと第７レーザパルス間の時間間隔の半分未満である。いくつかの実施形態において、第２の選択された方向は第１の選択された方向と反対であり、第３領域は第２領域と重なり、第４領域は第１領域と重なる。
いくつかの実施形態において、第２の選択された方向は第１の選択された方向と同じであり、第３領域は第１領域と重なり、第４領域は第２領域と重なる。いくつかの実施形態において、本方法は第２の選択された方向に薄膜を進める前に第１の選択された方向に垂直な方向に薄膜を移動することを含む。いくつかの実施形態において、各レーザパルスは均一なエネルギー密度を持つ先頭部分を有するラインビームであり得る。いくつかの実施形態において、各レーザパルスはフラッド照射パルスであり得る。
本開示の他の態様は、上記方法によって処理された薄膜に関する。本開示の他の形態は、上記方法によって処理された薄膜を持つ装置に関し、装置は薄膜の複数の結晶化領域内に配置された複数の電子回路を含む。いくつかの実施形態において、装置は表示装置であり得る。
一態様において、本開示はレーザパルスを生成する一次および二次レーザ源と、基板上に薄膜を固定する作業面と、ビームパルスに対し薄膜を動かし、それによって薄膜の表面上でレーザビームパルスの伝搬方向を生成する台と、一次源から第１レーザパルスによって照射される可動台に載せられる薄膜の第１領域、二次源から第２レーザパルスによって照射される薄膜の第２領域、および一次源から第３レーザパルスによって照射される薄膜の第３領域を提供するために発するレーザと同期した台に対する命令を処理するコンピュータとを含む非周期的なレーザパルスを使用する薄膜処理システムに関し、処理命令は、第１、第２、および第３領域を照射するためにビームパルスに対して伝搬方向に膜を動かすために提供され、第１領域の中央と第２領域の中央間の距離は第１領域の中央と第３領域の中央間の距離の半分未満であり、第１、第２、第３レーザパルスは薄膜を部分的に溶解するのに十分なフルエンスを持つ。いくつかの実施形態において、台は一定速度で動く。
本開示の他の態様は、既存の微結晶を欠いた非晶質シリコン膜を細かい粒子から成る膜に変換する方法に関し、本方法は、第１の選択された方向に非晶質シリコン膜を進める間、非晶質シリコン膜を部分的に溶解するのに十分なフルエンスを持つ広範囲のレーザパルスで非晶質シリコン膜を照射することを含み、細かい粒子から成る膜は、膜の厚さより短い平均横方向寸法を持つ粒子を持ち得る。いくつかの実施形態において、広範囲のレーザパルスは、３００ｎｓ全幅半値より大きいパルス長を持ち得、更に、フラッド照射パルスである。いくつかの実施形態において、広範囲のレーザパルスは多数のレーザ源からのレーザパルスの遅延した重なりによって生成され、パルス間の遅延は単一の溶解および凝固サイクルを誘起するだけ十分短い。いくつかの実施形態において、非晶質シリコン膜はプラズマ促進化学蒸着を介して得られる。
本開示の他の態様は、基板上に半導体薄膜を提供し、薄膜は基板に隣接する底面に位置する底界面と、底面と反対側の上面を持つことと、膜を完全に溶解する閾値の１．３倍大きいエネルギー密度を持つレーザビームで薄膜を照射し、エネルギー密度は膜を完全に溶解するよう選択されることとを含み、凝固の開始時、キャップ層が存在して半導体膜の上面で表面界面を形成し、照射と膜の完全な溶解の後、非均質核形成が上界面と底界面の両方で起こり、冷却時に非均質核形成により膜の底面で低欠陥シリコン粒子を形成する、薄膜処理方法に関する。いくつかの実施形態において、レーザビームは８０ｎｓ、２００ｎｓまたは４００ｎｓより長いパルス継続時間を持つ。いくつかの実施形態において、半導体薄膜は、厚さ約１００ｎｍから約３００ｎｍの間のシリコン膜を含む。いくつかの実施形態において、基板はガラスまたは石英であり得る。いくつかの実施形態において、粒子は小さな等軸晶であり得る。いくつかの実施形態において、レーザビームのエネルギー密度は、局所的に完全に溶解する域値の１．４倍である。いくつかの実施形態において、キャップ層は、照射前に薄膜上面に薄い層を蒸着することによって形成される。いくつかの実施形態において、キャップ層は５０ｎｍ未満の厚さを持つ酸化物層であり得る。いくつかの実施形態において、キャップ層は、酸素化環境において薄膜に照射することによって形成される。いくつかの実施形態において、酸素化環境は空気であり得る。いくつかの実施形態において、酸素化環境は酸素のみであり得る。いくつかの実施形態において、基板は絶縁膜によって覆われたパターン化された金属膜であり得、エネルギー密度は薄膜の完全に溶解する閾値の１．３倍より大きい。一態様において、本開示は上記方法によって作られたボトムゲート型ＴＦＴに関し、パターン化された金属膜はボトムゲートであり得、絶縁膜はゲート誘電体であり得る。
この非周期的なシステムおよび方法は、高処理能力ＥＬＡおよび選択領域結晶化を可能にする。そのような処理は、アクティブマトリクス有機発光ダイオード（「ＡＭＯＬＥＤ」）ＴＶおよび超高画質液晶表示装置（「ＵＤ−ＬＣＤ」）に対して要望される。これらどちらの商品にとっても、非晶質シリコンは性能と安定性を欠き、一方、現在の低性能な低温ポリシリコン（「ＬＴＰＳ」）技術は要求されるパネルサイズ（例えば、Ｇｅｎ８、最大２．２＊２．５ｍ2）において費用競争力があるとは見なされない。
以下の記述は以下の図面を参照するとより容易に理解される。
ＥＬＡを用いて得られ得るランダム微細構造を例示する。 従来のＥＬＡ単一走査を表す。 図２Ａ−図２Ｃは本開示の一実施形態によるレーザパルスの例示的なエネルギープロファイルを表す。 ワンショット照射プラズマ促進化学蒸着（ＰＥＣＶＤ）非晶質シリコン膜を表す。 本開示の一実施形態による、非周期的なパルスＥＬＡシステムを表す。 本開示の一実施形態による、非周期的なパルスＥＬＡシステムで使われるサンプルを表す。 本開示の一実施形態による、ビームパルスの例示的なプロファイルを示す。 本開示の一実施形態による、非周期的なパルスＥＬＡ処理を表す。 本開示の実施形態による図５Ａにおける領域５９０の分解図である。 本開示の一実施形態による、非周期的なパルスＥＬＡ処理を表す。 本開示の一実施形態による、図５Ａに記載されたような第１の非周期的なパルス走査を表し、膜の逆方向での第２走査も含む。 図８Ａは本開示の一実施形態による、一照射後の膜の結晶構造を表す。図８Ｂは本開示の一実施形態による、図９Ａにおける結晶構造体の図である。図８Ｃは本開示の一実施形態による、より高いエネルギー密度での一照射後であるが、まだＰＭＣレジーム内の膜表面の原子間力顕微鏡（「ＡＦＭ」）走査を表す。図８Ｄは本開示の一実施形態による図８Ｃにおける結晶構造体の図である。図８Ｅは本開示の一実施形態による、未溶解種結晶から横方向結晶化に際して形成された円形領域を示す。 本開示の一実施形態による、薄膜の界面応答関数を表す。 図１０Ａは本開示の一実施形態による、真空中における、３００ｎｍ酸化物層を持つガラス基板上の１５０ｎｍ、ａ−Ｓｉに対するＦＴＲとＢＴＲを表す。図１０Ｂは本開示の一実施形態に従い、図１０Ｂは真空での結果を表していないこと以外は図１０Ａと同様である。 図１１Ａは本開示の一実施形態による、１．３２ＣＭＴの空気中および１．４ＣＭＴの真空中の３００ｎｍ酸化面層を持つ２００ｎｍ、ａ−Ｓｉ膜に対する、ナノ秒単位の時間（ｘ軸）と正規化反射率値（ｙ軸）のグラフを表す。図１１Ｂは空気環境で得られる微粒組織の画像である。図１１Ｃは真空環境で得られる微粒組織の画像である。
本開示は、均一な多結晶膜を形成するために部分溶解結晶化および完全溶解結晶化を組合せた、非周期的なパルスレーザ技術を用いるシステムおよび方法に関する。いくつかの実施形態において、非周期的なパルスＥＬＡが既存の微結晶を欠いた非晶質成膜直後Ｓｉ膜（例えば、低圧化学蒸着（ＬＰＣＶＤ）、プラズマ促進化学蒸着（ＰＥＣＶＤ）、スパッタリング、または電子ビーム蒸着によって得られる膜）から微細粒子均質結晶膜を生成するために使われる。いくつかの実施形態において、微細粒子均質結晶膜の生成または非周期的なパルス照射方法のための前駆体膜の生成のいずれにも、フラッド照射方法が使われ得る。フラッド照射方法は、いかなる既存の微結晶をも欠いた非晶質シリコン膜（例えば、ＰＥＣＶＤ膜）が膜厚を超えた平均横方向寸法の粒子（すなわち、小さな柱状粒子）を持つ微細粒子均質結晶膜に２ステップで変形される、ツーショット部分溶解処理であり得る。フラッド照射方法は、いかなる既存の微結晶をも欠いた非晶質シリコン膜（例えば、ＰＥＣＶＤ膜）が膜厚未満の平均横方向寸法の微細粒子均質結晶膜に変形される、延長継続時間ワンショット部分溶解処理でもあり得る。フラッド照射方法は、膜の上と底の両方に酸化物界面を持つあらゆる種類の非晶質シリコン膜が低欠陥の小さな等軸晶Ｓｉ膜に変形される、完全溶解処理でもあり得る。
レーザの位置制御された連続起動を用いる、非周期的なパルスＥＬＡ方法およびツールが説明される。システムは複数のレーザを使って結晶化プロセスにおける個別の非周期的なレーザパルスを生成するように実現され得、例えば、各レーザパルスは別々の部分的な溶解および凝固サイクルを生じる点で個別であり、パルス間の間隔が同じではない点で非周期的である。複数のレーザが協働するパルスシーケンスで使われ、単一の走査または複数の走査において膜の選択された領域を照射および結晶化する。複数の走査が、例えば緊密粒子サイズ分布を持つより均一な多結晶膜にをもたらすＥＬＡにおいて観測される複数の照射の累積効果からの利益を得るために、関心領域において、より多数の溶解および凝固サイクルに達することが望ましいだろう。
非周期的パルス
レーザパルスの例示的なシーケンスを図２Ａから図２Ｃに表す。ｙ軸はエネルギー密度を表し、ｘ軸は時間を表す。図２Ａは、従来のＥＬＡ処理において使われ得るレーザの周期的なパルス率を表す。周期的なレーザ反復率は、時間領域において均等に間隔を空けたレーザパルスパターンを結果としてもたらす。図２Ｂは、本明細書で開示される非周期的なパルス生成の例を示し、第２パルス１０５は第１パルス１０６と近接した時間関係で発生する。その後、第３パルス１０７が、第１パルス１０６と第２パルス１０５間の間隔より異なる時間間隔で発生する。図２Ｃは、レーザパルスのパルス率とレーザパワー（エネルギー密度）の両方が異なる場合の一実施形態を例示する。このように、照射された膜は、非周期的なパルス率と可変的な照射エネルギーを経る。第１パルス１０６と第２パルス１０５間の時間が比較的短いため、第１パルス１０６と第２パルス１０５によって照射される領域は重なりが増加する。
第１パルス１０６と第２パルス１０５間の時間遅れは、第１パルス１０６と第３パルス１０７間の時間間隔の半分未満になり得る。いくつかの実施形態において、第１パルス１０６と第２パルス１０５間の時間間隔は、第１パルス１０６と第３パルス１０７間の時間間隔の１０分の１未満、２０分の１未満、または１００分の１未満である。第１パルス１０６と第２パルス１０５間の時間遅れは、約３マイクロ秒から約１ミリ秒、約５マイクロ秒から約５００マイクロ秒、および約１０マイクロ秒から約１００マイクロ秒であり得る。
このように、図２Ｂおよび図２Ｃは、２つの近接配置または２つのレーザパルスの「列」を用いた非周期的なパルスパターンを表すが、３から５以上のレーザまたはレーザ空胴に対応する、より多数の近接配置されたパルス（例えば、３から５以上）が用いられてもよい。そのような実施形態において、異なるレーザ（例えば、２つの異なるレーザエネルギー源または同じレーザエネルギー源の２つの異なるレーザキャリアからのレーザビーム）からのより多くの近接配置されたパルスが使われると、対象領域は対応するより多くの回数だけ照射される。例えば、ｎ個のレーザ源からのｎパルスがレーザパルスの列を形成するために近接配置され得、単一の領域が単一の走査においてｎ回の照射を受ける。ビームは従来のＥＬＡ処理と同様の幅を持ってもよい。
パルス列中の２つの連続したパルスは同じエネルギー密度である必要はない。例えば、膜が第１パルスによりまだ熱い場合、第２パルスは第１パルスよりも低いエネルギー密度であり得る。同様に、より高いエネルギー密度が第１パルスに際しての光学性質の変化に対する補正のために使われてもよい（非晶質シリコンは結晶シリコンよりもわずかに良好にＵＶ光を吸収する）。従って、第２パルスのエネルギー密度に対して適切な選択をすることは、膜が同程度の溶解をするように、両方の効果と、可能性として他の要因を考慮し得る。ここで、溶解の度合いは溶解の詳細とは無関係で溶解を測定することで理解される。溶解の詳細は、前駆体の相（非晶質または結晶）、不均質性（例えば、一様に欠陥を有するか、またはより大きくより良好な粒子によって囲まれた欠陥のあるコアを持っているか）、および表面形状（滑らかか荒いか、例えば、光の波長と同様な周期性を持っている）に関数として大幅に変化し得る。同程度の溶解は、したがって、第２パルス間の溶解の広がりが第１パルスのそれ（例えば、膜の約８０パーセント）と同等である場合に達成される。より均一な多結晶膜をもたらす累積効果からの利益を目的とする複数の走査処理において、パルスのほとんどが、処理が最も効率的となるように、同程度の溶解をもたらすことが望まれる。
したがって、図２Ｃに示すように、第１レーザパルスと第２レーザパルスは異なるエネルギー密度を持ち得る。具体的には、図２Ｃは、第１レーザパルスが第２レーザパルスよりも小さいエネルギー密度を持つことを表す。しかしながら、いくつかの実施形態において、第２レーザパルスが第１レーザパルスよりも小さいエネルギー密度を持つ。更に、複数の走査処理において、第１パルスと第２パルスのエネルギー密度間のオフセットは異なる走査において異なる、または無くてもよい。例えば、第１走査における第１および第２パルス間のエネルギー密度のオフセットは、光学特性の変化に対する補正のために選択され得、一方、第２走査においてオフセットは温度に対する補正のために選択され得る。いくつかの実施形態において、２つのパルスは異なるエネルギー密度を持ち得るにもかかわらず、第２のより低いエネルギーパルスが膜において、膜内の第１パルスからの残留熱によって、第１のより高いエネルギーパルスと同量の溶解をもたらし得る。
一実施例において、本システムは、時間領域において近接配置された一連のパルスを生成するために、複数のレーザ源からの起動協調されたパルスを使うことで非周期的なレーザパルスを生成する（例えばチューブのような複数のレーザ空胴を持つ単一のレーザ源を使うことも可能である）。複数のレーザ源は、単一のレーザシステムに組み入れられてもよい。レーザシステムは、既定の方法で基板を照射する技術を制御するコンピュータを使うコンピュータ制御システムであり、例えば、コンピュータは、レーザの発射、台の移動、および１以上のレーザビームを生成するための１以上のレーザ空胴を制御する。各レーザビームは一つのレーザ源に対応する。各レーザビームは、単独のレーザまたは一つのレーザシステム内に格納された複数のレーザ空胴の一部であるレーザ空胴から生成され得る。
複数のレーザ空胴を持つツール（例えば、チューブ）は、米国特許第７，３６４，９５２号「薄膜処理システムおよび方法（Ｓｙｓｔｅｍｓ ａｎｄ Ｍｅｔｈｏｄｓ ｆｏｒ Ｐｒｏｃｅｓｓｉｎｇ Ｔｈｉｎ Ｆｉｌｍｓ）」（２００８年４月２９日発行）に記載されたように、（１）複数のパルスを同時に起動し後で組み合わせることによってパルスエネルギーを増やすこと、（２）様々なチューブの起動を遅れさせ、後でそれらを組み合わせることによってパルス継続時間を増やすこと、が以前に開示されている。すなわち、パルスは変更された単一の溶解および凝固サイクルを提供するために組み合わされる。非周期的なパルスＥＬＡは、別々の溶解／凝固サイクルにおいて様々なレーザのパルスを使う点で異なる。しかしながら、パルスは、時間領域において十分近接しているので、台が高速度で移動している間、それらが大幅な重なりを示す。
更に、非周期的なパルスＥＬＡ方法およびツールは、電子機器に形成される膜の領域のみを結晶化するために、膜の選択領域結晶化を行うためにも使われ得る。非周期的なパルスＥＬＡ方法およびツールは選択領域結晶化を提供し、膜の第１領域での結晶成長をもたらし、それに続くレーザの反復率によって決まる途切れ、そしてその後、２以上のレーザの第２パルス内の大幅な重なりを提供して、膜の第２領域での結晶成長をもたらす。レーザパルス間のタイミングは、以下に詳細に記載するように、照射された領域における非周期的なレーザパルスシーケンスと大幅な重なりを起こす。そのような方法およびシステムは、高処理能力のＥＬＡ処理で使用できる。
選択領域結晶化において、膜は、（本明細書では記載しないが、後の処理において）電子素子が作られる位置で結晶化する。しかしながら、すべての電子素子が等しく均一な、または一様に等しい導電材料を必要とする訳ではない。例えば、小型ＴＦＴは、結晶均一度に関して、大型ＴＦＴや大型コンデンサより更により多くを要求し得る。更に、電流駆動で使われるＴＦＴは、スイッチングで使われるＴＦＴより良い均一度を必要とし得る。したがって、結晶化される特定の領域の全領域のうち、一部分のみが高い結晶均一度と導電率の領域を得るため多数のレーザパルスを用いて結晶化することが必要になり得、一方、残部はより少ないパルスまたは単一のパルスで処理され得る。選択領域結晶化非周期的パルスＥＬＡは、膜の選択された領域を走査するための枠組みを提供し、それによって処理時間が減少する。
非周期的パルスＥＬＡ
非周期的なＥＬＡシステムは、以下の特徴の一以上を有する。つまり、複数のレーザまたはレーザチューブ、および短く連続するパルスを持つために後のパルスの起動を遅らせる手段のうち一以上を有する。システムは、レーザビームパルスが基板の特定の位置を照射するようにパルスの起動を位置制御することも有する。時間的に近接配置された２つのパルスのタイミングは、膜の照射された部分がパルス間で凝固されるようにすることが望ましく、一方、位置制御は、例えば、画素ＴＦＴや回路の列を作るために、照射された領域が基板上に適切に位置することを確実にする。レーザビームパルスは、パルスのシーケンスが選択された領域と重なるのに十分なビーム幅を持つトップハットビームプロファイルを持つことが更に望ましい。
レーザ源の数は、処理能力、レーザのパワー、パネルのサイズ、画面のサイズ、システム設計、およびツールメンテナンスのような様々な要因に基づいて選ばれ得る。レーザ数を増やすと、一般的に、結晶化率を高める結果になるが、光学要素の数を増やす必要もあり、より複雑で費用のかかるシステム設計をもたらすだろう。また、レーザ数を増やすと、例えば、チューブ交換等の作業がより頻繁に必要になるため、ツールの動作不能時間を増やすことにもなり得る。レーザの数に対する例示値は、３０、４０、５０インチ以上の大きさの直径を持つ画面を作るために、２ｍ2およびできれば５から７．５ｍ2の大きさより大きくなり得るガラスパネルを処理するためにそれぞれが約６００Ｗ以上の電力を持つ２から４以上のレーザであり得る。
非周期的なパルスＥＬＡツールは、従来のＥＬＡおよび／またはＵＧＳツールを超える以下の利点を有し得る。
１．予め選択された領域への効率的な電力伝達：位置制御の効果により、画素ＴＦＴ／回路間の領域が不必要に結晶化されることが無くなる。これはより高い有効結晶化率をもたらす。
２．ビーム端に関連するアーチファクトの除去：ビーム端は画素ＴＦＴ／回路領域に当たらないので、その中の結晶化領域がすべて全く同じパルスシーケンスを受ける。
３．パルスシーケンスの最適化：領域は、複数のレーザ源からのパルスシーケンスによって、および多数の走査の間照射され、そのことによりシーケンスが最適化され得る（例えば、パルスエネルギー、パルス継続時間、パルスの余熱）。
４．走査間に垂直方向の変位を行うことによって、長軸上のビームの不均一性を軽減すること（短軸上のビームの不均一性も、走査内、または走査間に効果的な並行変位によって軽減され得る。すなわち、関心領域に対するビームの横位置を移すことによって）。
複数の走査が、非周期的なパルスＥＬＡにおいて、満足な材料均一度を得るために通常は必要とされる。非周期的なパルスのＳＡＣ操作は、従来のＥＬＡより高い処理能力率をもたらす。更に、許容可能な均一の結晶構造体を得るために必要とされる非周期的なパルスＥＬＡでのパルス数は、従来のＥＬＡで要求される数よりも少なくなり得る。従来のＥＬＡにおいて、ビーム端が関心領域と重なり、走査方向に沿って照射される領域の結晶構造における変動をもたらす。結晶構造の変動については、例えば、ImとKimによる「Phase transformation mechanisms involved in excimer laser crystallization of amorphous silicon films, Appl. Phys. Lett. 63, (14)」（１９９３年１０月４日）で考察されており、粒子サイズの変動が部分的に溶解した低圧化学蒸着（「ＬＰＣＶＤ」）膜におけるエネルギー密度の関数として考察された。ＬＰＣＶＤ非晶質Ｓｉ膜は、エネルギー密度とともに増える粒子サイズを持つ膜にさせる結晶化を引き起こす小さな微結晶を含むと見られる、と説明されている。プラズマ促進化学蒸着（「ＰＥＣＶＤ」）膜において、溶解および凝固処理は、更に、そのような微結晶の欠如によって複雑にされる。したがって、結晶化に先立って、核形成処理を通じて結晶の形成が先行する。核形成密度が低い場合、例えば、これは、図２Ｄに示すワンショット（すなわち、１つのレーザパルス）照射ＰＥＣＶＤ非晶質Ｓｉ膜の縁で可視であるような円板状の結晶構造体をもたらすだろう。図２Ｄは、ワンショットＰＥＣＶＤ非晶質Ｓｉ膜の縁領域１２０を示す。この縁領域１２０は、非晶質Ｓｉ部分１２２と結晶Ｓｉ部分１２４の両方を持つ。しかしながら、非晶質Ｓｉと結晶Ｓｉ間の遷移領域１２６は鋭利な縁ではなく、結晶と非晶質材の混合物を含む不均質領域である。したがって、第１照射後の膜の不均一性は、粒子サイズの変動および／または円板状の結晶構造体があることによって影響される。そのような不均一性は、後の放射では容易に除外され得ない。従来のＥＬＡでは、１０以上もの数のパルスの後でさえ、第１パルスビーム端のエネルギー密度勾配の効果は、まだ可視であり得る。したがって、多数のパルスが、第１パルスビーム端の影響を消すために必要である。
本明細書で開示されるように、非周期的なパルスＥＬＡを用いるＳＡＣでは、等しく均一な結晶化膜を得るためのパルス数はより少なくなり得る。以下に更に詳しく記述するように、ラインビームの短軸中のエネルギープロファイルは、エネルギー密度が次第に変化する前縁および後縁および比較的一定のエネルギーの中央の平らな領域を含む。本明細書で使用される「ラインビーム」という語は、ビームの長さより大幅に短い幅を持つビームのことを言い、すなわち、ビームは大きなアスペクト比を持つ。従来のＥＬＡでは、ビーム端は、材料不均一度の重大な源である。非周期的なパルスＥＬＡでは、ビーム端は関心領域外に位置するため、関心領域が第１パルスのトップハット部分の部分で照射される。更に、ビームのエネルギー密度は、材料均一度を所望のレベルに達するために必要なパルスの数を減らすように、累積処理に対して最も均一な出発物質を生成するよう最適化され得る。
非周期的パルスＥＬＡを実行するシステム
図３Ａは、非周期的なパルスＥＬＡシステムを表す。システムは、例えば、３０８ｎｍ（ＸｅＣｌ）、２４８ｎｍまたは３５１ｎｍで動作する複数のレーザパルス源１１０、１１０’を含む。一連のミラー２０６、２０８、２１２は、ｙ方向に走査可能であるサンプル台１８０にレーザビームを向ける。ビームは、例えば、約３６０ｍｍ、約４７０ｍｍ、約７２０ｍｍまたは、１、２、またはそれ以上の走査におけるガラスパネルを処理するのに適切ないかなる長さを持つラインビームの形に形成される。システムは、レーザビームの空間プロファイルを制御するために使われ得るスリット１４０およびスリット１４０の反射を読み取るためのエネルギー密度測定器２１６のを含んでいてもよい。オプションのシャッター２２８は、サンプルが無い場合、または照射が必要でない場合に、ビームをブロックするために使われ得る。サンプル１７０は、処理のために台１８０上に配置され得る。更に、ホモジェナイザーが、より均一なトップハットビームプロファイルを提供するために使われ得る。減衰器が使われ得る。ビームエネルギーは、レーザを直接制御することによって制御される。台１８０は、線形移動台であり得、横方向に移動する機能を持ち得る。任意で、システムはパルスエクステンダー２１３およびミラー２１４を、延長継続時間パルスを生成するために含み得る。
サンプル移動台１８０は、好ましくは、平面ｙ方向に、ならびに任意でｘ方向およびｚ方向にサンプル１７０を移動させるコンピューティング構成によって制御される。このようにして、コンピューティング構成は、照射ビームパルスに対するサンプル１７０の相対的な位置を制御する。照射ビームパルスの反復とエネルギー密度も、コンピューティング構成によって制御される。当業者によって理解されるように、ビーム源１１０、１１０’（例えば、パルスエキシマレーザ）の代わりに、照射ビームパルスは、以下に記載される方法で、サンプル１７０の半導体（例えば、シリコン）薄膜の選択された領域を少なくとも部分的に溶解するのに（および、可能性としてそれらの全厚さを通して完全に溶解するのに）適切な短エネルギーパルスの他の既知な源によって生成され得る。そのような既知の源は、パルス個体状レーザ、断続連続波レーザ、パルス電子ビーム、およびパルスイオンビーム等であり得る。通常は、ビーム源１１０、１１０’によって生成される放射ビームパルスは、サンプルレベルにおいて４００ｍＪ／ｃｍ2から１Ｊ／ｃｍ2または１．５以上の範囲で、１０から３００ｎ秒の範囲内のパルス継続時間（ＦＷＨＭ）、および１０Ｈｚから３００Ｈｚから６００Ｈｚまたは１．２ｋＨｚ以上の範囲内のパルス反復率でビーム強度を提供する。
図３Ａの例示的なシステムは、以下に更に詳細に記載される方法で、サンプル１７０の半導体薄膜を処理するために使われ得る。マスク／スリットが、結果として得られるマスクされたビームパルス分布を定義するため、および、半導体薄膜の部分の隣接する部分および縁領域そのようなマスクされたビームパルスによって照射され、その後、結晶化される際に、それらの部分の不均一度を減らすために、本開示の例示的なシステムによって使われ得る。
例えば、非周期的なパルスＥＬＡ処理のラインビームは、約１００未満から３００ミクロンから、約４００から６００ミクロン以上の幅を持ち得る。ＥＬＡビームのフルエンスは、膜の完全な溶解を誘起しないよう選択される。従って、ＥＬＡビームは、所定の膜における完全な溶解を誘起するフルエンス値より、約５パーセントから３０パーセント以上だけ低いフルエンスを持つ必要がある。完全な溶解を誘起するフルエンス値は、膜の厚さ、およびパルスの継続時間に左右される。更に、ＥＬＡビームは、約３００Ｈｚから約６００Ｈｚの比較的低い反復率を持ち得る。開示されたハイパワーレーザは、パルスがその領域内で膜を溶解し得るように、パルス毎に、照射される領域の長さにわたって適切なエネルギー密度を提供するのに十分なエネルギーを提供する。
ＥＬＡラインビームは、JSW（株式会社日本製鋼所、日本、東京都品川区大崎一丁目１１番１号 ゲートシティ大崎ウエストタワー）から入手可能なシステムで使われるような、比較的低い周波数レーザ源から生成され得る。ＴＣＺから入手可能であるような高周波数レーザは、パルス反復率およびＴＦＴや回路のピッチによって決定される、必要とされる走査速度が非常に高くなるので、非周期的なＥＬＡ処理にあまり適さない。
図３Ｂに例示されるように、サンプル１７０の半導体薄膜１７５は、例えばガラス基板１７２上に直接配置され得、それらの間の１以上の中間層１７７上に含み得る。半導体薄膜１７５は、その少なくともある必要な領域が、それらの厚さ全体を通して少なくとも部分的に、または完全に溶解され得る限り、１００オングストロームから１０，０００オングストローム間の厚さを持ち得る。
本開示の例示的な実施形態において、半導体薄膜１７５は、シリコン（例えば、非晶質シリコン薄膜）、ゲルマニウム、シリコンゲルマニウム（ＳｉＧｅ）等で組成され得、それらすべては、低レベルの不純物を含むことが好ましい。半導体薄膜１７５のために他の元素や半導体材料を使用することも可能である。半導体薄膜１７５のすぐ下に配置される中間層１７７は、酸化シリコン（ＳｉＯ2）、窒化シリコン（Ｓｉ3Ｎ4）、および／または酸素、窒素、他の物質の混合物で組成され得る。
ビームパルス２００の例示的なプロファイルを図４に示す。それは、図３Ａに例示されたシステムの光学素子によっても形成され、および／またはマスクによっても生成され得る、この例示的な実施形態において、ビームパルス２００のエネルギー密度は、完全に溶解する閾値、すなわち、膜が完全に溶解するビームパルスのエネルギー密度より低いエネルギー密度のプロファイル２２０を持つ。特に、このプロファイル２２０は、上部２０５、前縁部分２１０、および後縁部分２１５を含む。この実施形態の上部２０５は、その中のエネルギー密度がほぼ一定である幅Ｃにわたって広がる。幅Ｃは、１００ミクロンから１ミリメートルの間になり得る。前縁部分２１０は、距離Ｄ１（例えば、５０ミクロンから１００ミクロン間）にわたって広がることができ、後縁部分２１５は、距離Ｄ２（５０マイクロメートルから１００マイクロメートル間）にわたって広がり得る。前縁部分２１０は、エネルギー密度がほぼ一定の場合の点から結晶化閾値のより低い点、すなわち、膜が結晶化するビームパルスのエネルギー密度まで広がるＤ１Ｐの長さを持つ部分を持つ。同様に、後縁部分２１５は、結晶化閾値の点からエネルギー密度がほぼ一定の場合のより高い点まで広がるＤ２Ｐの長さを持つ部分を持つ。上部２０５は、一般的に、ビームの「トップハット」と称される。
システムは、薄膜の複数の部分の同時走査を可能にする複数の投影レンズも含み得る。薄膜の複数の部分の同時走査が可能なシステムは、米国特許第７，３６４，９５２号「薄膜処理システムおよび方法（Ｓｙｓｔｅｍ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｐｒｏｃｅｓｓｉｎｇ Ｔｈｉｎ Ｆｉｌｍｓ）」に開示されている。上記方法およびシステムは二重のレーザ源を用いて記載されたが、追加のレーザも使われ得る。
非周期的なレーザパルスパターンは、好ましくは、同じ反復率の複数のレーザのオフセット発射によって得られる。上記のように、レーザは、コンピュータシステムによって制御され、図２Ｂから図２Ｃに表されたパルスエネルギープロファイルを生成し得る。上記のように、開示された実施形態において、２つのレーザチューブが描写されているが、３つ以上のレーザチューブを非周期的なパルスＥＬＡに用いることができる。例えば、それぞれが別々のレーザパルスを発する３、４、５、それ以上のレーザチューブが、各走査の間、膜の各部分上に３、４、５、それ以上におよぶ照射を提供するために使われ得る。
膜１７０は、非晶質または多結晶性半導体膜、例えば、シリコン膜であり得る。膜は、連続被膜、または不連続膜であり得る。例えば、膜が不連続膜である場合、リソグラフィーでパターン化された膜、または選択的に蒸着された膜であり得る。膜が選択的に蒸着された膜であるなら、例えば、化学気相蒸着、スパッタリング、またはシリコンに基づくインクのインクジェットプリント等の溶液処理された薄膜を介してなされる。
非周期的パルスＥＬＡ方法
図５Ａは、非周期的なパルスＥＬＡ処理を表す。図５Ａは、２つのレーザパルスの２組によって照射された膜の例示的な図を示す。図において、第１の２つのレーザパルスはある時間的に共に近接して発生し、遅延（その間基板が矢印９８０によって示される−ｙ方向に動き続ける）の後で、第２の２つのレーザパルスも時間的に共に近接して発生する。処理は少なくとも４つの照射ステップを含み、その照射ステップは、一次レーザからのパルスに対応する２つの照射ステップ（ステップ１と３）、および二次レーザからのパルスに対応する２つの照射ステップ（ステップ２と４）からなる。
図５Ａは、図３Ａのシステムの光学素子によって形成された、および／またはマスクによってパターン化されたライン型ビーム１６４のパルスに対するサンプル１７０の薄膜１７５の連続的な移動を例示する。図５Ｂは、図５Ａにおける領域５９０の分解図である。サンプル１７０上に提供される半導体薄膜１７５の照射のこの例示的な図において、サンプル１７０は、ライン型ビーム１６４の方向に対しマイナスｙ方向（矢印９８０）に移動する。サンプル１７０が、ライン型ビーム１６４によって薄膜１７５の第１行５１０に示されるような位置に、このような方法で移される場合、ビーム源１１０は、一次レーザ源１１０からの第１ライン型ビームパルス４１０によって、半導体薄膜１７５の第１行５１０で１以上の部分５１１から５１９を照射し、少なくとも部分的に溶解するために、コンピューティング構成によって発動される。図５に示す第１ライン型パルス４１０のプロファイルと長さは、図４に示すパルス２００のプロファイルと長さに実質的に対応する。第１パルス４１０のトップハット部分２０５の幅Ｃが、領域９１０内の部分５１１から５１９の全断面を照射し、部分的に溶解するのに十分広いことが好ましい。これらの部分は、それらが画素を確定するために使われ得るようにするため、その中のある構造（例えば、ＴＦＴ）に配置するよう指定され得る。部分的に溶解された再凝固部分は、小さな粒子領域を含む可能性が高いであろうが、その中は比較的均一な物質を含む。溶解した部分５１１から５１９は、再凝固し、結晶化し、それらがその中で均一な結晶粒成長をする。
次に、二次レーザ源１１０’からの第２ラインビームパルス４１０は、薄膜１７５に照射され、薄膜１７５の部分的な溶解を誘起する。第２ラインビームパルス４１０のトップハット部分は、薄膜１７５の第２領域９２０に照射され、部分５１１−５１９の全断面を部分的に溶解する。図５に示すように、領域９１０と領域９２０は、大幅な重なりを持ち、第１結晶化領域９６０を形成する。開示した非周期的なパルスＥＬＡ処理において、第１領域と第２領域間の重なりは、７０パーセント、８５パーセント、９０パーセント、９５パーセント、または９９パーセントよりも大きくなり得る。
上記のように第１行５１０がライン型パルス４１０と４１０’を使って照射され、部分的に溶解した後、サンプル１７０は、（コンピューティング構成の制御を介して）マイナスｙ方向に移され、ビーム１６４が、サンプル１７０上に提供される半導体薄膜１７５の第２行５２０に当たる。第１行５１０に関し、第２行５２０への到達に際し、一次レーザ源１１０が、第１行５１０の照射に関し、上記と実質的に同じ方法で、第２行５２０の領域９４０内の１以上の部分５２１−５２９を照射、および少なくとも部分的に、または完全に溶解する一次レーザから第３ライン型パルス４２０を生成するためにコンピューティング構成によって発動される。その後、二次レーザ源１１０’からの第４ラインビームパルス４２０が、薄膜１７５を照射し、部分５２１−５２９を含む薄膜１７５の部分的な溶解を誘起する。第４ラインビームパルス４２０のトップハット部分は、薄膜１７５の第４領域９５０を照射する。図５に示すように、第３領域９４０および第４領域９５０は、大幅な重なりを持ち、第２結晶化領域９７０を形成する。開示した非周期的なパルスＥＬＡ処理において、第１領域と第２領域間の重なりは、７０パーセント、８５パーセント、９０パーセント、９５パーセント、または９９パーセントよりも大きくなり得る。
サンプル１７０のこの移動は、（ライン型ビーム１６４の照射を、半導体薄膜１７５の第１行５１０から第２行５２０へ動かすために）距離Ｄにわたって行われる。距離Ｄを介したサンプル１７０の移動は、サンプル１７０の他の行の間で行われるので、距離Ｄは画素行周期、または画素ピッチと言うこともできる。
ビーム１６４によるその照射に関するサンプル１７０の移動は、連続的に（例えば、止まることなしに）行われ得る。コンピューティング構成がレーザ１１０、１１０’は制御し、既定の周波数に基づいて対応するパルス４１０、４１０’、４２０、４２０’を生成する。このようにして、薄膜１７５の各行５１０、５２０がパルスによって正確に照射されるように、ライン型パルス４１０’、４１０、４２０’、４２０による半導体薄膜１７５の照射に関し、サンプル１７０の連続移動の速度を確定することが可能である。例えば、サンプル１７０の移動速度Ｖは、次の通りに定義することができる。Ｖ＝Ｄ＊ｆlaser。ここで、ｆlaserは、各レーザの周波数である。したがって、距離Ｄが２００マイクロメートルでｆlaserが３００Ｈｚの場合、速度Ｖは約６ｃｍ／秒となり、一定速度となり得る。
ビーム１６４によるその照射に関し、サンプル１７０が連続的に移動する必要はないが、一次レーザ源１１０および二次レーザ源１１０’の起動は、移動台１８０によって提供される位置決め信号に基づいて制御され得る。この信号は、ライン型ビーム１６４によるその照射の位置に対するサンプル１７０の位置を指示し得る。そのような信号に関連づけられたデータに基づいて、コンピューティング構成は、レーザ源１１０、１１０’の起動、およびサンプル１７０への移動を指示し、半導体薄膜１７０の特定の部分（例えば、行）への効果的な照射を達成することができる。したがって、半導体薄膜１７５の少なくとも一部への位置制御された照射は、ライン型ビーム１６４を使って達成され得る。
４つの照射はすべて、領域を部分的に溶解し、その後、溶解した領域は、すぐに凝固して結晶化領域を形成する。第１領域９１０と第２領域９２０が重なる薄膜１７５の領域は、第１結晶化領域９６０を形成する。第３領域９４０と第４領域９５０が重なる薄膜１７５の領域は、第２結晶化領域９７０を形成する。
第１および第２レーザパルスの膜速度および反復率（周波数）により、膜上の後の結晶化領域の位置が決まる。１以上の実施形態において、第１および第２結晶化領域９６０、９７０も重なり、その場合、膜がｙ方向に走査されると、膜表面全体が結晶化され得る。
図５Ａに示すように、第１および第２結晶化領域９６０、９７０は重ならない。したがって、非周期的なパルスシーケンスを、ある関心領域（例えば、ディスプレイやセンサ配列のようなアクティブマトリクス装置内の画素ＴＦＴまたは回路５１１−５１９、およびＲＦＲまたは回路５２１−５２９）のみを選択積に結晶化するために使うことができる。このＳＡＣ実施形態において、第１および第２結晶化領域９６０、９７０間に重なりはない。重なりがないので、サンプルが保持される台はより速い速度で動くことができ、マトリクス型電子装置の周期を合わせるために、第１および第２結晶化領域９６０、９７０間のスペースを増やす。台速度のそのような増加により、全体的な処理能力が大きく増加し得る。例えば、ディスプレイの画素配列において、電子装置の密度はかなり低く、例えば、数百マイクロメートル以上か、例えば、１ミリより大きいかそれ以上の画素ピッチを持ち、処理能力の大きな増加は、それらの領域のみを結晶化することによって達成することができる。したがって、台は、与えられたレーザパルス率に対しより速いスピードで動くことができ、膜上の選択された領域の完全な結晶化を達成する。ＳＡＣ非周期的なパルスＥＬＡ処理システムの処理能力に対する例示値は、本出願の実施例部分で参照される。したがって、非周期的なパルスＳＡＣの処理能力向上は、大型テレビの製造で必要となるような大きなパネル、例えば、Ｇｅｎ８パネル（約２．２０＊２．５０ｍ2）に対してより競争力のある処理能力を可能にする。
図６は、第１第３ラインビームパルス１０００、１０１０が第２第４ラインビームパルス１０２０、１０３０よりも低いエネルギー密度を持つこと以外、図５Ａに示す走査と同様の走査を表す。この図は、図７Ｃに表されたエネルギー密度に対応する。エネルギー密度は、完全な溶解閾値の約２０パーセントから約７０パーセントの範囲になり得る。一般的に、非周期的なパルスＥＬＡにおいて、第１の溶解および凝固サイクルは、低欠陥密度を持つ十分な均一度の材料となるＥＬＡでの累積処理の利益を得るように、最も均一な結晶構造体を提供するように最適化され得る。例えば、第１パルスは、完全な溶解閾値より高いエネルギー密度になり得る。例えば、そのようなより高いエネルギー密度は、単一の溶解および凝固サイクルのみをもたらすために、２つの第１パルスを同時に発射することによって容易に達成され得る。同様に、２つの第１パルスは、特に、出発物質がＰＥＣＶＤ蒸着ａ−Ｓｉ膜である場合、さらに部分的に溶解した材料の均一度をもたらし得るより長いパルス継続時間を持つ組み合わせられたパルスを形成するように、小さな遅延を伴って引き起こされ得る。
図７は、図５Ａに記載したような第１非周期的なパルス走査を表し、膜１１００の逆方向への第２走査も含む。図７の第１走査において、領域１１１０、１１１２、１１１４、１１１６、および１１１８が、第１方向１１２０に走査が続くと照射される。図５Ａに関して説明したように、５つの領域１１１０、１１１２、１１１４、１１１６、および１１１８のそれぞれは、第１ラインビームパルス１１２２によって照射された領域、および第２ラインビームパルス１１２４によって照射された領域に対応する。各照射は、照射された領域の部分的な溶解と、その後、結晶化をもたらす。第１ラインビームパルス１１２２によって照射された領域、および第２ラインビームパルス１１２４によって照射された領域によって形成された重なり領域は、第１領域１１１０に対応する。膜の５つの領域すべてが第１走査で照射された後、膜はプラスｘ方向に移され、第２走査が第１走査と逆の方向、つまり矢印１１３０の方向に起こる。複数の走査を行う従来のＥＬＡ技術は、国際公開第２０１０／０５６９９０号「薄膜の結晶化システムおよび方法（Ｓｙｓｔｅｍｓ ａｎｄ Ｍｅｔｈｏｄｓ ｆｏｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ ｏｆ Ｔｈｉｎ Ｆｉｌｍｓ）」に開示されている。いくつかの実施形態において、膜は走査の前にｘ方向に移動しない、または、膜は第１および第２走査の間にマイナスｘ方向に移され得る。図７に示すように、第２走査は、照射された領域１１３２、１１３４、および１１３６等をもたらす。この複数のパス走査により、より高い品質の結晶膜を提供できる。膜は、１、２、３、４、５、またはそれ以上の回数、走査され得る。
このように、非周期的なパルスＥＬＡシステムは、複数の走査を実行し、所望の回数のパルスに達することを可能にし、例えば、４つのレーザチューブシステムは、５つの走査処理で使われ、膜の単位面積当たり計２０パルスに達することができる。本技術により膜の各部分に対するパルスエネルギーシーケンスの正確な制御が可能となる。例えば、非周期的なパルスＥＬＡにおいて、第１走査間のパルスの各列における第１パルスは、後の走査より低いフルエンスであり得る。いくつかの実施形態において、表面に当たる最後のパルスは、ＥＬＡ処理された膜の表面粗さを減少するために、表面の溶解を誘起するように、より低いエネルギー密度である得る。さらに、画素ＴＦＴまたは回路やそれらのあらゆる部分の各部分は、ビーム端によるそれらの照射を完全に避けることができるので、全く同じパルスエネルギー密度シーケンスを持ち得る。関心領域に当たるビーム端を避けることは、累積処理をより迅速に望ましい均一度を持つ材料に収束することができ、それにより、そのような材料に対する全パルス数は、従来のＥＬＡ処理に比較して少なくすることができるということを意味する。このように、本方法の利点は２つあり、それはつまり、選択領域結晶化の結果としてパルスの平均数を減らすこと、およびビームの端による照射を避けることにより第１パルス後の材料の初めの不均一度が少なくなるため、関心領域内のパルス数を減らすことである。
以前に述べられたＥＬＡ方法と比較して、非周期的なパルス選択領域結晶化ＥＬＡにおけるビーム幅は、しばしばより狭くすることができ、結晶化される領域の幅と同じ程度広いだけで十分である。したがって、余剰エネルギーが、ビーム長を増やすために使うために利用可能である。ビーム長をより長くすることは、より長い寸法の投影レンズ使うことで実現可能である。また、ビームパルスの走査間に膜内における複数の領域を同時に結晶化するように、ビームを別々の光パスに分けることができる。走査に際して処理された領域の長さを増やすことで、膜を完全に結晶化するよう要求される走査の全数を減らすことができる。
更に、選択領域結晶化非周期的パルスＥＬＡは、関心領域がビームの後縁によって照射されないようにビームのトップハット部分を精密に整列するために使うことができる。理想的には、関心領域の第１照射は、ビームのトップハット部分で行われるか、少なくとも、膜の結晶化閾値を超える同様の全エネルギー密度であるラインビームの一部で行われるべきである。このようにして、ビーム端が膜上の関心領域を照射しないように膜を選択的に照射することによって、膜内の要求された微粒組織および均一度を生成するために必要とされる走査の回数を減らすことができる。
いくつかの実施形態において、光学素子は、画素ＴＦＴまたは画素回路（または、少なくとも、後で画素ＴＦＴまたは回路が製造される位置）の別の列にそれぞれ向けられた２つ以上のラインビームにビームを分けるために使うことができる。このように行うことにより、単位面積当たりパルス数が２倍の２つのラインビームにビームを分けて使うことで、完全な結晶化に達するために必要な走査をより少なくすることを達成できる。多数の並列ラインビームを、画素ＴＦＴ／回路の隣接する列に当てるために使うことができ、または、隣接しない列に影響を及ぼすために使うことができる。多数のラインビームは、ビームを分割する周知の方法を使って生成でき、別々の光経路にそれらを向けることができる。分割されたビームは、光パスの一部を通って、ともに進むために再結合することもでき、例えば、投影レンズを通る場合、または分割後すぐにでも再結合することができる。分割されたビームは、互いに並列に、および／または、互いに対しわずかにオフセットした角度の下で、進むことができる。ビーム長を維持しながらビームを分割することは、約ｍ分の一の幅を持つビームをもたらす（ｍはラインビームの数である）。
非周期的なパルスＥＬＡ方法の特定のパラメータは、ビーム幅に左右され、次いでビーム幅は結晶化される領域の幅に左右され得る。例えば、アクティブマトリクス装置のサイズは、ある画素寸法を示唆することができる。その画素寸法により、非周期的なＥＬＡ処理能力の利点を活かす新しい画素レイアウトをもたらすことができる。例えば、６６０マイクロメートルの画素ピッチを持つ５５インチディスプレイは、３００マイクロメートル程の広さの結晶化領域を必要とし得る。非周期的なＥＬＡ処理結晶化スキームを用いてより適切なレイアウトになるように画素寸法を更に縮め、設計を最適化することで、例えば、１５０マイクロメートル以下にこの領域の寸法を減らすことができる。更に、最適化することは、２つの隣接する列内の画素に対して異なるレイアウトを有することができ、単一の照射内でそれらが重なることができるように、隣接する列のＴＦＴ／回路は互いにより近接して配置され得、その後、次に照射される領域に進む距離は更に長くなり得る。
画素ＴＦＴ以外に、例えば行および列ドライバを作るために、ＴＦＴはディスプレイの周辺部にあるのも望ましいだろう。行ドライバは、ビデオ信号を処理するためにより高い性能を持つ必要があるだろう。いくつかの実施形態において、ＳＡＣは、ディスプレイの周辺部に所望のドライバを統合するために、結晶化された材料の十分な領域を提供する。別の実施形態において、非周期的なパルスＥＬＡの後、別の結晶化ステップが続き、ディスプレイの周辺部をより完全に結晶化することができる。このことは、これらの領域において従来の走査によるＥＬＡを実行することによって、同じレーザおよび光パスを使って行うことができ得る。あるいは、このことは狭いラインビームの形状をした固体状レーザを使って、順次横方向結晶化（「ＳＬＳ」）またはＥＬＡを実行することができ得る。あるいは、２Ｄ投影放射ツールを使って、例えば、２ショットＳＬＳ（すなわち、米国特許出願第１２／０６３，８１４号「高周波レーザを用いた薄膜の均一な連続的横方向結晶化のためのシステムおよび方法（Ｓｙｓｔｅｍｓ ａｎｄ Ｍｅｔｈｏｄｓ ｆｏｒ Ｕｎｉｆｏｒｍ Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ ｏｆ Ｔｈｉｎ Ｆｉｌｍｓ Ｕｓｉｎｇ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ Ｌａｓｅｒｓ）」（２００８年１０月３１日出願）に示される、単位面積当たり２つのレーザパルス）、またはドットＳＬＳ（すなわち、米国特許第７，６４５，３３７号「結晶方位制御されたポリシリコン膜の生成システムおよび方法（Ｓｙｓｔｅｍｓ ａｎｄ Ｍｅｔｈｏｄｓ ｆｏｒ Ｃｒｅａｔｉｎｇ Ｃｒｙｓｔａｌｌｏｇｒａｐｈｉｃ−Ｏｒｉｅｎｔａｔｉｏｎ Ｃｏｎｔｒｏｌｌｅｄ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ Ｆｉｌｍｓ）」（２０１０年１月１２日発行）に示される、ドットパターンを持つマスクを用いるＳＬＳ）を実行することができる。それらは、精密ステージから利点を得るために同じツールに統合することができる。本明細書で使われる、ｘショット処理は、膜の各対象領域をｘ回照査することを意味する。
上記のように、選択領域結晶化は、例えば、行列型電子素子内等の関心領域のみを結晶化することを含む。したがって、結晶化領域の位置は、行列型電子素子または回路内のノードの位置に対して整列される必要がある。したがって、ＳＡＣを実現するために、サンプル整列が実施されるべきである。サンプル整列のステップは、様々な技術によって達成することができる。一つの技術において、サンプル配列は、電子素子を作る別の処理ステップでサンプル位置を再現することができるような方法で、サンプルを配置する機能を更に持つ結晶化システムを使って確立することができる。よく行われる方法の一つは、結晶化前、および結晶化プロセスが整列される前に検出された基準、または配列の印をパネルが備えることである。一般に、そのようなサンプル整列の方法は、一般に、薄膜トランジスタを作製するリソグラフィーの手順において用いられ、そこではそのような装置の様々な機能をオーバーレイするのはサブミクロン精度である。ＳＡＣのサンプル整列は、リソグラフィーほどの正確さは必要としない。例えば、結晶化領域は、どちら側でも数ミクロンまたは１０ミクロン以上関心領域よりも大きくすることができる。
別の技術において、サンプル整列は、電子素子を作る前に結晶化領域の位置を検出することによって確立される。その位置は、電子装置が配置される領域を検出することを通して得られる。その領域は、非晶質から結晶への変化が光学性質の変化に対する結果として微視的に見ることができるので、検出することが可能である。
サンプル配列のためのシステムは、基準を検出し、その基準に対して既知の位置にサンプルを整列する自動化システムを有することができる。例えば、システムは、膜上の基準を検出可能な光検出器の移動を制御し、その光検出器に応答するためのコンピューティング構成を有することができる。この光検出器は、例えば、ＣＣＤカメラであり得る。
ＰＥＣ ＶＰ非晶質Ｓｉ膜の均一な部分溶解結晶化
上記のように、部分溶解結晶化技術は、シリコン膜を結晶化するために１以上の照射を使うものであり、少なくとも最後のパルスが膜の完全な溶解を誘起しない。いくつかの実施形態において、部分的な溶解フラッド照射方法を、微細粒子均質結晶膜を生成するため、あるいは非周期的なパルス照射方法のための、前駆体膜を生成するために用いることができる。部分的な溶解フラッド照射方法は、ツーショットの部分的溶解処理であり得、そこで、いかなる既存の微結晶をも欠いた非晶質シリコン膜（例えば、ＰＥＣＶＤ膜）は、２ステップで、膜厚を超える平均横方向寸法を持つ粒子を有する微細粒子均質結晶膜に変形される。部分的な溶解フラッド照射方法は、延長継続時間ワンショット部分的溶解処理でもあり得、ここでは、いかなる既存の微結晶をも欠いた非晶質シリコン膜（例えば、ＰＥＣＶＤ膜）は、膜厚より短い平均横方向寸法を持つ粒子を有する微細粒子均質結晶膜に変形される。
James Im教授は研究で、超横方向成長（「ＳＬＧ」）が、「ほぼ完全な溶解」が起こり、低粒内欠陥密度を持つ粒子の横方向成長が結果として生じる（Im他、APL63、p1993 １９９３年）方法による完全な溶解閾値に近いエネルギー密度でのワンショット照射処理において、発生し得ることを示した。そのような材料は、１００ｃｍ2／Ｖｓを超える移動性を持つＴＦＴを生成するために使われ得る。しかしながら、本材料のＴＦＴ均一度は悪く、それは、粒子サイズが、（１）パルスエネルギー密度、（２）前駆体膜の不均一性、および（３）完全な非晶質膜が使われた場合の結晶核形成処理の確率論的な性質、に対し大きく依存するためである。しかしながら、このＳＬＧレジームにおける複数の照射は、より均一なサイズの粒子をもたらすことができる。これは、照射する光の波長と整合する膜の周期的な表面粗さの形成によって可能になり、自己安定化処理をもたらす。この手法は、ＥＬＡとして商業化されており、最も一般的にはラインビームを用いる。上記のように、ＥＬＡ処理は累積処理であり、ほぼ完全な溶解レジームにおける複数の放射に起因して、初めの不均一な多結晶膜をより均一な状態に収束する。しかしながら、ＥＬＡ処理は、初めの多結晶性状態が均一である場合、より効果的となり得る。
上記のように、より均一な多結晶膜は、関心領域はビームの端で照射されないＵＧＳシステム、または非周期的なパルスＥＬＡシステムを使うことで得ることができる。しかしながら、ビームのトップハット部分で最初に照射される領域でさえ、前駆体膜の不均一性により不均一度の影響を受け、完全な非晶質膜の場合、結晶核形成処理の確率論的な性質の影響を受け得る。本開示は、上記のＥＬＡ処理（従来のもの、および非周期的なパルスの両方）の効率を増すために有益になり得る、均一な初期の結晶化された多結晶膜を生成するために部分溶解結晶化を行う方法およびシステムに関する。別の実施形態において、高められた均一度を有する得られたＰＭＣ材料は、更なるＥＬＡ処理なしに薄膜電子素子を生成するために、それ自体を使うことができる。これは、より低い性能の薄膜装置（例えば、１００ｃｍ2／Ｖｓ、または１０ｃｍ2／Ｖｓ程低い）で十分だが、膜の均一度が依然として重要である状況において有益であり得る。
部分溶解結晶化（すなわち、完全溶解に近い閾値未満のエネルギー密度での結晶化）は、ImとKimによる「非晶質シリコン膜のエキシマレーザ結晶化に関する相数変換機構（Ｐｈａｓｅ ｔｒａｎｓｆｏｒｍａｔｉｏｎ ｍｅｃｈａｎｉｓｍｓ ｉｎｖｏｌｖｅｄ ｉｎ ｅｘｃｉｍｅｒ ｌａｓｅｒ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ ｏｆ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ ｆｉｌｍｓ）」（Appl. Phys. Lett. 63 １９９３年１０月４日）において、ＬＰＣＶＤを使って蒸着される非晶質Ｓｉ膜について述べられている。この研究は、ＬＰＣＶＤ Ｓｉ膜は完全な非晶質ではなく、結晶化の種結晶となる小さな微結晶が膜の中に存在することを示す。微結晶の高い密度のため、微結晶間の横方向の空間は極めて小さく、結晶成長は膜の平面に垂直な方向に主として発生する。非常に小さな大きさの粒子は、均一なＴＦＴを作るために、この材料を魅力あるものにする。ＬＰＣＶＤ膜のそのようなワンショット結晶化は、更にレーザパルスのステージに同期させた放射を可能にするフラッド照射ツールを用いて実施されるＵＧＳ方法と称されるものの一つである（二次源投影システムを使用する米国特許第２００６−００３０１６４ Ａｌ号「膜領域の縁領域および構造を最小化するための基板上の膜領域のレーザ結晶化プロセスのための処理および方法（Ｐｒｏｃｅｓｓ ａｎｄ ｓｙｓｔｅｍ ｆｏｒ ｌａｓｅｒ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ ｐｒｏｃｅｓｓｉｎｇ ｏｆ ｆｉｌｍ ｒｅｇｉｏｎｓ ｏｎ ａ ｓｕｂｓｔｒａｔｅ ｔｏ ｍｉｎｉｍｉｚｅ ｅｄｇｅ ａｒｅａｓ， ａｎｄ ａ ｓｔｒｕｃｔｕｒｅ ｏｆ ｓｕｃｈ ｆｉｌｍ ｒｅｇｉｏｎｓ）」、および、ラインビームＥＬＡシステムを使用する米国特許第２００７−００１０１０４ Ａｌ号「膜領域のライン型ビームおよび構造を用いた基板上の膜領域のレーザ結晶化プロセスのための処理およびシステム（Ｐｒｏｃｅｓｓｅｓ ａｎｄ ｓｙｓｔｅｍｓ ｆｏｒ ｌａｓｅｒ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ ｐｒｏｃｅｓｓｉｎｇ ｏｆ ｆｉｌｍ ｒｅｇｉｏｎｓ ｏｎ ａ ｓｕｂｓｔｒａｔｅ ｕｔｉｌｉｚｉｎｇ ａ ｌｉｎｅ−ｔｙｐｅ ｂｅａｍ， ａｎｄ ｓｔｒｕｃｔｕｒｅｓ ｏｆ ｓｕｃｈ ｆｉｌｍ ｒｅｇｉｏｎｓ）」参照）。可能性として、これは、非常に高い処理能力を持つＬＴＰＳ装置を作る方法となり得る。現在、そのような装置は、非晶質シリコンが不十分な性能レベル（ｎチャンネルＵＧＳ ＴＦＴに対して３０または更に５０ｃｍ2／Ｖｓまでに比べ、ｎチャンネルａ−Ｓｉ ＴＦＴに対して約１ｃｍ2／Ｖｓ）にあると判断されるＵＤ−ＬＣＤ ＴＶ商品（例えば、約２０００＊４０００画素、４８０Ｈｚ、および８０”）に対して考えられている。
非常に小さな柱状粒子を持つＰＭＣ材料の微粒組織は、この部分的な溶解エネルギー密度レジームでは一般的に決して達成されるものではない。研究により、現在理解されているような部分溶解結晶化は、小粒子の均一なＬＴＰＳ ＴＦＴの製造で再現的に使われ得ないことが示されている。Mariucci等（Thin Solid Films 427 (2003) 91-95）は、例えば、非常に不均質で部分的に非常に不完全な材料（横方向の成長を通してより大きくより良好な粒子によって囲まれた不完全なコア）が得られることを示した。
図８Ａは、ＰＭＣレジームの低端における一照射後の膜表面のＡＦＭ走査を表す。これは横方向の成長を示す大きな突起、および凝固に際してＳｉの膨張による対応する横方向のマスフローによって囲まれた円板状の構造を示す。図８Ｂは、図８Ａにおける結晶構造体の図である。８Ｂにおける結晶構造体は、不完全なコア８００を持つ。この構造は、横方向結晶化の種結晶を作り、円板状の構造によりもたらされる低密度の核形成現象の結果である。最初の成長状態は、均衡状態からかけ離れている。したがって、結晶は非常に不完全である。成長前面が互いに進むにつれて、十分な熱が発せられ、膜にかなりの再加熱を引き起こす。この再加熱は、より低い欠陥密度の横方向成長をもたらし得る。
図８Ｃは、より高いエネルギー密度での一照射後だが、まだＰＭＣレジーム内の膜表面のＡＦＭ走査を表す。図８Ｄは、図８Ｃの結晶体構造の図である。ここで、より高いエネルギー密度放射から導入された更なる熱は、相転移の最初のステージにおいて形成された不完全なコア領域の再溶解をもたらす。不完全なコア領域の溶解閾値は、低欠陥密度外環のものより低く、したがって、優先的に溶解する。それらエネルギー密度の再成長は、外環から種結晶を入れられ、内側へ向かうだろう。この種結晶を入れることで、凝固に際してのＳｉの膨張により、中央に小さな突起ができる。これら突起は、図８ＣのＡＦＭ走査において見ることができる。不完全なコア領域の再溶解は、より均一な膜をもたらし得る。図８Ｄは、膜のほぼ完全な溶解のために十分なエネルギー密度で得られる結晶体構造の図である。図８Ｅは、未溶解種結晶からの横方向結晶化に際して形成された円形領域を示す。
不完全なコア領域の二次溶解は、レーザパルスの時間的なプロファイルによって影響され得る。例えば、Coherent社（Santa Clara, CA）から入手可能なエキシマレーザは、強度のピークを示す時間的プロファイルを持つ傾向がある。第１ピークは、膜の最初の爆発的な結晶化を引き起こし得、一方、第２ピークは、最初のステージの間に形成された不完全なコア領域の選択的な再溶解をもたらし得る。レーザの時間的プロファイルは、時間とともに可変であることで知られ、特に、レーザガスの老化に伴う。最終的に、時間とともに、第３の強度ピークが発現し得る。このように、コアの再溶解後の材料がより均一になり得る一方、レーザツールからの多くのパルスに関して容易に再生可能にはならない。他のレーザは単一の強度ピークのみを持ち得、同じパルス内の再溶解の詳細は、おそらく異なるだろう。
この微粒組織の再現性を向上するための方法の一つは、膜を２度照射することである。第１パルスは不完全なコア材料を得るために最適化され得、一方、第２パルスは再溶解のために最適化され得、このように、コア領域を良好にするする。これは、２回の走査、またはステージを次の位置に進める前に、２つのパルスが各位置に照射されるステップおよび照射手順を使って行われ得る。
本開示は、より効率的な方法、つまり、単一の走査でのこのような２部分照射部分溶解結晶化プロセスを提供するシステムに関する。非周期的なパルスＥＬＡシステムは、２部分処理の第１レーザパルスを生成するために使われ、大きな粒子を持つが、膜全体の均一度が低い中間の微粒組織を得ることができ、一方、第２パルスは、中間の微粒組織を良好するために使われ、最終的な均一な膜を生成する。このように、本方法は第２パルスを遅延起動すること（および、可能性として第１または第２パルスのフルエンス制御）で、再溶解したコア領域の最適化されたエネルギー密度窓を得ることを教示する。遅延された起動は以前にも提案されているが、ここでは、パルス継続時間延長を模倣し、ミラーによる光損失を無くす。パルスを近接しており、重ねることができるので、これは、第２パルスの到達に際して、膜が完全には冷やされず、あるいは完全に凝固されることさえ無いことを意味し、エネルギー密度のより効率的な利用をもたらす。更に、第１および第２パルスのエネルギー密度は、同じであり得るか、または異なり得る。しかしながら、第２パルスの到達前に、膜は完全には冷やされ得ないので、膜は、第１パルスと比較して第２パルスからの異なる密度の溶解にみまわれ得る。
通常は、初めの膜は、厚さ約４０ｎｍから１００ｎｍ、または２００ｎｍまでのＳｉＯ2被覆ガラス、石英、または酸化Ｓｉウェハ上のＳｉ膜である。一般的に、膜が薄くなるほど蒸着時間が少なくなり、所望のレベルの溶解に達するために必要なエネルギー密度が低くなるので好ましい。パルスは、約３０ｎｓ ＦＷＨＭ以上、または例えば、３００ｎｓ ＦＷＨＭ以上までのパルス継続時間を持つことができる。一般的に、パルスがより短くなると、熱が少なくなるため下の基板への影響が少なくなり、より高い処理能力を確立できるため、Ｓｉ膜の溶解はより効率的になる。膜は、部分的な溶解エネルギー密度範囲全体にわたって照射され得る。
別の実施形態において、（ＰＥＣＶＤを使って得られるような）微結晶欠陥膜を使用しながら、円板状の領域が完全に回避される。円板状の領域は、核形成密度を増やすことによって避けることができる。核形成密度を高めることで、垂直の結晶化プロセスをもたらすことができ、横方向成長と横方向マスフローの減少が結果としてもたらされる。核形成密度を高めることは、パルス継続時間を長くすることで、非晶質Ｓｉ溶解はよりゆっくりと前に進むので、パルス継続時間をより長くするようシフトすることにより達成され得る。図９に示す界面応答関数（「ＩＲＦ」）で見られるように、（その温度に関し固体−液体界面の速度について述べている）このことは、それらの温度が結晶Ｓｉ溶解温度Ｔx mに関しより過冷却されることを意味する。図９のＩＲＦは、ｘ軸に温度を、ｙ軸に結晶前線の速度を示す。凝固領域はグラフのプラスｙ領域、溶解領域はグラフのマイナスｙ領域である。点線は非晶質シリコンに対応し、実線は結晶シリコンに対応する。
このように、遅い溶解性質を持つロングパルス９００に対し、核形成は迅速に始まり、非晶質Ｓｉ ＩＲＦカーブ上のポイント９０５によって示されるような深過冷却状態で始まる。古典的な核形成理論から、深過冷却がより高い核形成率をもたらすことが周知である。このように、多数の核が短時間に形成され、それら核が成長を始めるにつれて融合熱が放出されることにより、膜が再熱を始める前に形成される（再熱現象と称される現象である）。核形成のこの高密度により、核形成成長は垂直方向に発生するので、領域内の横方向成長が実質的に除去される。大幅な横方向成長は、低均質構造、および平らでない膜表面を生成し得る。このように、膜上の単位時間当たりのエネルギーを低くする継続時間の長いパルスを使うことによって、膜は、（いくつかの）ＬＰＣＶＤ膜を使って得られるものと同様に得られ、そこでは、高密度の微結晶が予め存在する。
ショートパルス９１０を使うと、溶解は迅速に前進し、過冷却は減らせる。この条件は、ＩＲＦ上の９１５に模式的に対応する。過冷却は、ロングパルスで照査された膜を使うよりも低くなるが、より低い率にあるにもかかわらず、核形成には依然としてまだ十分である。したがって、かなりの再熱現状が発生し別の核形成が止まる温度まで膜の更なる発熱をもたらす前の短い時間間隔で、より少ない核が形成される。核形成密度がより低くなるので、これらの種類の膜は、より多くの横方向成長にみまわれ、不均一な結晶成長をもたらす。
通常のエキシマレーザパルスは、ショートパルスシナリオを可能にするために十分短くなり得るが、（約３００ｎｓ ＦＷＨＭパルスを生成するために）８ｘパルスエクステンダーを使うと、パルスは、ロングパルスシナリオに移るために十分長く生成することができる。あるいは、長いパルスは、短いシーケンスでそれぞれが発射される複数のレーザチューブを使って生成され、単一の溶解および凝固サイクルを誘起することができる。
したがって、均一の結晶膜は、遅い溶解性質を持つロングパルスを使うことによる単一パルス部分溶解処理を通じて得ることが可能である。この膜は、従来の、または非周期的なパルスＥＬＡ処理に対する前駆体膜として使うことができる。
完全溶解結晶化
別の形態において、完全な溶解レジームにおける照射は、微細粒子均質結晶膜を生成するために、または後の累積ＥＬＡ処理を有利にする、最初に結晶化された多結晶膜を生成するために使われる。完全溶解結晶化（ＣＭＣ）は、ワンショット照射がＳｉ膜の完全な溶解に使われ、その後、その膜が核形成を通して結晶化する技術である（米国特許第１０／５２５，２８８号「実質的な均一度を提供するための基板上の膜領域のレーザ結晶化プロセスのための処理およびシステム、およびそのような膜領域の構造（Ｐｒｏｃｅｓｓ ａｎｄ ｓｙｓｔｅｍ ｆｏｒ ｌａｓｅｒ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ ｐｒｏｃｅｓｓｉｎｇ ｏｆ ｆｉｌｍ ｒｅｇｉｏｎｓ ｏｎ ａ ｓｕｂｓｔｒａｔｅ ｔｏ ｐｒｏｖｉｄｅ ｓｕｂｓｔａｎｔｉａｌ ｕｎｉｆｏｒｍｉｔｙ， ａｎｄ ａ ｓｔｒｕｃｔｕｒｅ ｏｆ ｓｕｃｈ ｆｉｌｍ ｒｅｇｉｏｎｓ）」参照）。ＣＭＣは、レーザパルスのステージ同期放射を更に可能にするフラッド照射ツールを用いて実行されるＵＧＳ方法と称されるものの一つである（２Ｄ投影システムを使用する、米国特許第１０／５２５，２９７号「縁領域を最小化するための基板上の膜領域のレーザ結晶化プロセスのための処理および方法、およびそのような膜領域の構造（Ｐｒｏｃｅｓｓ ａｎｄ ｓｙｓｔｅｍ ｆｏｒ ｌａｓｅｒ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ ｐｒｏｃｅｓｓｉｎｇ ｏｆ ｆｉｌｍ ｒｅｇｉｏｎｓ ｏｎ ａ ｓｕｂｓｔｒａｔｅ ｔｏ ｍｉｎｉｍｉｚｅ ｅｄｇｅ ａｒｅａｓ， ａｎｄ ａ ｓｔｒｕｃｔｕｒｅ ｏｆ ｓｕｃｈ ｆｉｌｍ ｒｅｇｉｏｎｓ）」、およびラインビームＥＬＡシステムを使用する、米国特許第１１／３７３，７７２号「ライン型ビームを用いる基板上の膜領域のレーザ結晶化プロセスのための処理およびシステム、およびそのような膜領域の構造（Ｐｒｏｃｅｓｓｅｓ ａｎｄ ｓｙｓｔｅｍｓ ｆｏｒ ｌａｓｅｒ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ ｐｒｏｃｅｓｓｉｎｇ ｏｆ ｆｉｌｍ ｒｅｇｉｏｎｓ ｏｎ ａ ｓｕｂｓｔｒａｔｅ ｕｔｉｌｉｚｉｎｇ ａ ｌｉｎｅ −ｔｙｐｅ ｂｅａｍ， ａｎｄ ｓｔｒｕｃｔｕｒｅｓ ｏｆ ｓｕｃｈ ｆｉｌｍ ｒｅｇｉｏｎｓ）」参照）。
本開示されたＣＭＣ方法は、薄膜における非均質核形成が低欠陥小等軸晶Ｓｉ膜の形成をもたらすことに焦点を当てる。システムは、例えば、膜の完全な溶解閾値よりも１．３から１．４倍大きい高エネルギー密度パルスを使用する。本処理は、大気中、または酸素を含むいかなる大気中でも実行され得る。本処理は、厚さ約５０ｎｍ未満の酸化表面層またはギャップ層を持つ膜を使って実行することができる。システムは、ＳｉＯ2ガラス、石英ウェハ上の（１００ｎｓから３００ｎｓの範囲の）比較的薄いＳｉ膜と合わせて、約８０ｎｓから約５００ｎｓ（例えば、２００ｎｓまたは４００ｎｓ）の比較的長いパルス継続時間を使用する。先行技術で教示される均質の核形成シナリオの代わりに、ある所望の非均質核形成シナリオを誘起する処理のパラメータを選択することによって、核形成は、膜と酸化表面層間の界面および膜と基板間の界面で達成することができる。上記のパラメータにより、低欠陥密度結晶を形成することができる。
本開示のＣＭＣ方法は、非常に高い処理能力を持つ低性能ＬＴＰＳ装置を作るために使うことができる。現在、そのような装置は、非晶質シリコンが不十分な性能レベル（ｎチャンネルＵＧＳ ＴＦＴに対して３０または更に５０ｃｍ2／Ｖｓまでに比べ、ｎチャンネルａ−Ｓｉ ＴＦＴに対して約１ｃｍ2／Ｖｓ）にあると考えられるＵＤ−ＬＣＤ ＴＶ商品（例えば、約２０００＊４０００画素、４８０Ｈｚ、８０インチ）に対して考えられている。
完全な溶解は、放射条件およびサンプル構成に応じて様々な核形成を誘起された微粒組織をもたらすことが知られており、処理の記述はS. Hazair等による「Nucleation-lnitiated Solidification of Thin Si Films」Mater. Res. Soc. Symp. Proc. Vol. 979 (2007)」で見出すことができる。これら微粒組織の多くは、大きな程度の不均一性（可変粒子サイズ、非常に不完全な領域）によって特徴づけられ、低い機器の均一度をもたらす。例えば、Hazairの論文のテーマは、不完全なコア領域が低欠陥密度「花弁形状粒子」の輪によって囲まれる花状粒子（ｆｉｇ−Ｓｉ）の形成である。
しかしながら、特にある微粒組織はこれに対する例外と考えられ、それはS.R. Stiffler、M.O. Thompson、およびP.S. PeercyによりPhys. Rev. Lett. 60, 2519 (1988)に初めに記載された。この微粒組織は、膜の厚さ全体に分散された均一な粒子から成り、非常に低い粒子内欠陥密度を持つ。そのような微粒組織は、良い素子均一度をもたらすことが期待され、程良い装置性能レベルを可能にし得る。これは、ボトムゲートＴＦＴに対して更に真であり、なぜなら、小粒子Ｓｉを作る他の多くの方法（析出技術を含む）と違い、底にある／底の近くにある結晶は、低欠陥密度でサイズがより大きい。しかしながら、この微粒組織の形成後のメカニズムについて、問題は残っているため、この再現性を得るための条件が必要とされる。
小さな等軸晶Ｓｉ（ｓｅｇ−Ｓｉ）は、Stifflerによって均質核形成、すなわち、界面のみではなく、液体の大部分全体における固体の核形成の結果として説明された。Stifflerは、前面反射および膜のコンダクタンスにおける同時降下を示す過度反射（「ＴＲ」）データおよび過度コンダクタンス（「ＴＣ」）データの組合せに基づいて結論づけた。これは、膜の大部分全体の核形成を示すものとして論じられた。２０年間、これは、膜の大部分内の（すなわち、表面、または底界面に面していない）粒子の存在を説明するために受け入れられたモデルであった。最近では、ＴＲ研究に基づいて、Stifflerのモデルが不正確であることが発見された。
代わりに本ＴＲ研究は、ｓｅｇ−Ｓｉが、不完全なコア領域の容積測定の再熱現象、再溶解、再凝固が続く非均質核形成（すなわち、界面において）の結果であると仮定したモデルを提供する。したがって、このシナリオの最初のステージは、ｆｉｇ−Ｓｉに至るものと同等であり、その違いは、不完全なコア領域が、再溶解し、低欠陥密度粒子で再凝固しｓｅｇ−Ｓｉを形成することである。
Stifflerのデータについて、微粒組織の特徴は、上面図平面ＳＥＭ ＴＥＭおよびＡＦＭ画像に基づいている。しかしながら、これは、ＴＲデータの全特徴を説明するには不十分であった。特に、Stifflerのモデルは、真空雰囲気において行われレーザ照射前の自然表面ＳｉＯ2層の除去を伴う実験で観察され得る前側ＴＲ（「ＦＴＲ」）における降下前の裏側ＴＲ（「ＢＴＲ」）における降下を説明できなかった。
現在、断面図のＴＥＭ微粒組織特徴と共に底面図平面に基づき、そのようなＴＲ降下は、上向きに成長するように見え、膜の上側でより大きくなる底領域近くのより小さな粒子を持つ微粒組織をもたらすことが結論づけられている。他方、ＢＴＲとＦＴＲ両方のほぼ同時の降下は、Stifflerによって最初に観測された（および、均一なＴＦＴを作るために最も最適であると更に考えられた）ようなｓｅｇ−Ｓｉの形成にとって必要（だが十分ではない）条件である。
一般的に、非均質核形成は、膜の底界面でのみ生じると理解されている。前側ＴＲにおける降下は、膜の上界面での（すなわち、表面での／表面近くでの）核形成の発現に対応する。それから、（前後ＴＲ両側でのＴＲ信号の同時降下によって立証されるように）膜の両側における核形成の同時発現は、膜に戻された潜熱のおよそ２倍の量をもたらすので、不完全なコア領域の更により効果的／広範な再溶解／再凝固をもたらす。表面における／表面近くでの核形成は、界面があることを必要とする。そのような界面は、例えば、（天然）酸化物を用いて成すことができる。そのような酸化膜は、照射前に存在することができる、または、酸素が存在する場合に放射の間に形成することができる。雰囲気に依存して、核形成のために適切な界面の形成を引き起こすことができる他の表面反応が起こることが可能である。更に、（例えば、天然酸化物の除去による）そのような最上層無しに、および（例えば、真空下での放射による）放射の間そのような最上層の形成能力無しには、実際に、表面核形成は起こらず、Stifflerによって観測された様なｓｅｇ−Ｓｉも形成されなかった、ということが発見された。最後に、比較的低いエネルギー密度において照射されたいくつかのサンプルにおいて、同時ＴＲ信号降下が観察されたが、Stifflerのｓｅｇ−Ｓｉは観察されなかった。これは、上界面での核形成を介して形成された固体の完全な再溶解の結果であり得ると、現在考えられている。更に、１００ｎｍより薄い膜でも同時ＴＲ降下を見ることができるが、しかしながら、膜の容積における潜熱の量は、不完全なコア領域の効果的／広範な再溶解／再凝固をもたらすために不十分であることが明らかである。
図１０Ａおよび図１０Ｂは、最近のＴＲ研究の結果を表す。図１０Ａは、真空における表面酸化物層のないガラス基板上の１５０ｎｍ ａ−Ｓｉに対するＦＴＲおよびＢＴＲを表す。グラフの最下ライン１４００は膜が受けた照射である。上のラインは、ＣＭＴの様々な値に対する反射値である。図１０Ａのｘ軸は、ナノ秒単位の時間であり、ｙ軸は、反射の正規化数である。図１０Ｂは図１０Ａと同様だが、図１０Ｂは空気内での結果を表す。図１０Ｂは、ＢＴＲ信号が、ＦＴＲ信号がＢＴＲと同時に降下を始めると思われる１．３８ＣＭＴのエネルギー密度下でＦＴＲにおける降下前に降下する（一連の信号はレーザ信号より上の、グラフ内の下側に配置した）ことを示す。このように、真空ではないシナリオにおいてでさえ、ｓｅｇ−Ｓｉ微粒組織を得るために、より高いエネルギーが必要となる。図１０Ａおよび図１０Ｂに示すように、固体と液体間での反射の違いはとても大きいので、ＴＲデータから、固体から液体への転移、およびその逆の開始を区別することができる。非均質核形成は、ＦＴＲとＢＴＲデータの両方、および結果として生じる微粒組織（図１１Ｂに示す）を考慮して推定し得る。図１１Ａは、１．３２ＣＭＴ１５００の空気内の２００ ｎｍ ａ−Ｓｉ膜、および１．４ＣＭＴ１５１０の真空での２００ｎｍ ａ−Ｓｉ膜に対するナノ秒単位の時間（ｘ軸）と正規化された反射値（ｙ軸）のグラフを表す。図１１Ｂは、空気環境において得られた微粒組織の画像である。図１１Ｃは、真空環境において得られた微粒組織の画像である。２つの図から理解できるように、図１１Ｂは、膜厚１５２０全体にわたるより大きな結晶を示す。図１１Ｃは、膜の表面近くで、品質の良い結晶を示すが、基板１５４０との界面近くは質の低い小さな結晶を示している。このように、真の３Ｄ ｓｅｇ−Ｓｉは、表面での反応が表面ならびに底界面で非均質核形成に対する酸化物層を形成するように起こり得る空気内で得られ、非均質核形成が底界面でのみ起こり得る真空内では得られないことが理解され得る。
本方法は、ボトムゲートＴＦＴの製造への特別な関心対象であり、というのも、小粒子Ｓｉ製造の他の多くの方法（析出技術を含む）と違い、底での／底近くでの結晶は低欠陥密度およびより大きなサイズを持つからである。このように、典型的なボトムゲートＬＴＰＳ ＴＦＴは、低移動性の影響を受け、おそらく、高漏洩電流の影響も受ける。ボトムゲートＴＦＴの製造は、Ｓｉ膜の下にあり、絶縁層（ゲート誘電体）によってそれから分けられたパターン化された金属膜（ゲート）の変形を必要とする。レーザ照射の間、そのような金属膜は、ヒートシンクとして動作し、局所的に完全な溶解閾値（ＣＭＴ）エネルギー密度の変化をもたらす。ｓｅｇ−Ｓｉ変形に達する条件は、ＣＭＴにおけるこの局所的な移動が考慮されるならば、同じままであることが分かる。例えば、１００ｎｍ厚酸化膜によりシリコン膜から分離した１００ｎｍ厚金属に対し、完全な溶解閾値内での変化は、通常は、１５パーセントから２０パーセント高くなるだろう。このように、ｓｅｇ−Ｓｉ変形のための一つの条件は、局所的ＣＭＴの１．３から１．４倍のエネルギー密度で照射することである。エネルギー密度を凝集や剥離の間にヒートシンクを持たない周りの膜に損傷を負わせるほど高くしすぎないことに注意しなければならない。例えば、１００ｎｍ金属ゲートの上部の１００ｎｍ厚酸化膜の上部にある１００ｎｍ厚の膜に対し、膜は、膜の損傷閾値未満である局所的完全溶解閾値の１．４倍、または完全溶解閾値の約１．６１から１．６８倍の間で照射され得る。
Stifflerが用いた実験条件は、本処理の条件とはいくらか明確に異なるものである。Stifflerはより短いレーザパルス（本開示の約８０ｎｓに対して３０ｎｓ）を使い、より熱伝導性のある基板（ＳＯＩ（Ｓｉ基板上の薄い２５０ｎｍ ＳｉＯ2上のＳｉ膜）またはサファイア上のＳｉ）も用いた。一般的に、均質核形成は、非常に迅速な急冷が必要となる。ガラス基板とより長いパルスを有する本開示処理の条件は、急冷はより遅くなるので、均質核形成の可能性を減らし、非均質核形成の可能性を増す。Stifflerが用いた酸化膜の厚さは、急速冷却を避けるために十分ではない。したがって、ガラス基板は、Stifflerの構成よりかなり遅い冷却をもたらす。このように、本方法は、Stifflerの材料が、何が起こるかについての正しい理解によって得られた有用で実用的な条件を実現する。
本開示の実施形態に関して作成されたサンプルは、ＳｉＯ2被覆ガラス、石英（または、酸化されたＳｉウェハ）上の１００から３００ｎｍＳｉ膜を含んだ。エキシマレーザに基づくシステム（３０８ｎｍ）を、様々なパルス継続時間（３０〜２５０ｎｓ ＦＷＨＭ）、およびエネルギー密度で照射するために用いた。その場で、前側と後側の過度反射測定を使って分析が行われた。照射される材料の特徴づけは、ＴＥＭを用いて行った。Ｙｉｋａｎｇの「Vacuum Experiment Update: Microstructure analysis」（２００９年９月２日）も参照すること。
大型ＴＶにとって、画素ピッチは６６０マイクロメートルになり得る。６００Ｈｚレーザを用いると、このように、走査速度は約４０ｃｍ／ｓになり得る。そのような条件は、６０パーセント光学効率と仮定する約６４０ｍＪ／ｃｍ2のパルスに対して１００μｍ＊７５ｃｍに形成された０．８Ｊパルスを用いて達成され得る。そこで、４チューブレーザをもちいると、５つの重なった走査が、完全な結晶化を達成するために必要とされる。２．２＊２．５ｍ2パネルに対して、結晶化時間は、（３つの並列走査）＊（２５０ｃｍ／４０ｃｍ／ｓ）＊（５つの重なった走査）＝９３．７５秒である。５秒の加減速時間、並列走査間の１０秒、および６０秒の取付けおよび取出し時間をとる。そうすると、総処理時間は、約９５＋５＊５＋２＊１０＋６０＝２００秒である。より控えめとしても、５分の処理時間が仮定され得る。すなわち、それは６０／５＊２４＊３０＝約８．５ｋパネル／月に等しい。
従来の２０ショット、すなわち、膜の単位面積当たり２０レーザパルスのＥＬＡ処理は、４００μｍ＊７５ｃｍビームを得るために、４つのレーザチューブの同時起動が必要となろう。そうすると、２０ショットに対し、走査速度は、１．２ｃｍ／秒となり、結晶化時間は、３＊（２５０／１．２）＝６２５秒となろう。総処理時間は、加減速時間を無視すると、ここで、６２５＋２＊１０＋６０＝７０５秒となる。より控えめとしても、１２．５分の処理時間が仮定され得、処理能力は、すなわち、約３．４ｋパネル／月である。
本発明の実施例が示され、記載されたが、本発明の範囲から逸脱することなしに様々な変更及び修正を行えることは当業者にとって実に明らかであろう。例として、選択した方向へ薄膜を進めることは、レーザビームの静止状態に維持し、膜をレーザ源に対して動かすことにより、ならびに膜が静止し、ビームが動く実施形態により実現され得ることが理解される。

Claims (49)

  1. 第１の選択された方向に薄膜を進める間、第１レーザパルスと第２レーザパルスを用いて前記薄膜の第１領域を照射し、各レーザパルスは成形ビームを供給し、前記薄膜を部分的に溶解するのに十分なフルエンスを持ち、前記第１領域が再凝固および結晶化して第１結晶化領域を形成すること；及び
    第３レーザパルスと第４レーザパルスを用いて前記薄膜の第２領域を照射し、各パルスは成形ビームを供給し、前記薄膜を部分的に溶解するのに十分なフルエンスを持ち、前記第２領域が再凝固および結晶化して第２結晶化領域を形成することを含み、
    前記第１レーザパルスと前記第２レーザパルス間の時間間隔は、前記第１レーザパルスと前記第３レーザパルス間の時間間隔の半分未満である、
    薄膜処理方法。
  2. 前記第１レーザパルスと前記第２レーザパルス間の前記時間間隔は、前記薄膜の単一の溶解および凝固サイクル間の時間間隔より長い、請求項１に記載の方法。
  3. 前記第１レーザパルスと前記第２レーザパルスのそれぞれは、同じエネルギー密度を持つ、請求項１に記載の方法。
  4. 前記第１レーザパルスと前記第２レーザパルスのそれぞれは、異なるエネルギー密度を持つ、請求項１に記載の方法。
  5. 前記第１レーザパルスと前記第２レーザパルスのそれぞれは、前記薄膜の同程度の溶解を達成する、請求項１に記載の方法。
  6. 前記第１レーザパルスと前記第２レーザパルスのそれぞれは、前記薄膜の異なる程度の溶解を達成する、
    請求項１に記載の方法。
  7. 前記薄膜は、既存の微結晶を欠いた非晶質シリコン膜を含む、請求項６に記載の方法。
  8. 前記第１レーザパルスは、前記非晶質シリコン膜を溶解し、不完全なコア領域を持つ結晶構造体を生成するのに十分なエネルギー密度を持つ、請求項７に記載の方法。
  9. 前記第２レーザパルスは、前記不完全なコア領域を再溶解し、均質微細粒子結晶膜を生成するのに十分なエネルギー密度を持つ、請求項８に記載の方法。
  10. 前記薄膜は、非晶質シリコン膜を含む、請求項１に記載の方法。
  11. 前記薄膜は、低圧化学蒸着、プラズマ促進化学蒸着、スパッタリング、および電子ビーム蒸着の一つを使って蒸着される、請求項１に記載の方法。
  12. 前記薄膜は、処理されたシリコン膜を含む、請求項１に記載の方法。
  13. 前記処理されたシリコン膜は、以下を含む方法により後で処理された既存の微結晶を欠いた非晶質シリコンである請求項１２に記載の方法：
    第２の選択された方向に前記非晶質シリコン膜を進める間、前記非晶質シリコン膜を部分的に溶解するのに十分なフルエンスを持つ広範囲のレーザパルスで前記非晶質シリコン膜を照射すること。
  14. 前記広範囲のレーザパルスは、多数のレーザ源からのレーザパルスの連続的な重なりによって生成され、パルス間の遅延は、単一の溶解および凝固サイクルを誘起するほど十分短い、請求項１３に記載の方法。
  15. 前記非晶質シリコン膜は、プラズマ促進化学蒸着を介して得られる、
    請求項１３に記載の方法。
  16. 前記広範囲のレーザパルスは、３００ｎｓ全幅半値より大きいパルス長を含む、請求項１３に記載の方法。
  17. 前記処理されたシリコン膜は、以下を含む方法により処理されたシリコン膜である請求項１２に記載の方法：
    第２の選択された方向に前記シリコン膜を進める間、前記シリコン膜を完全に溶解するのに十分なフルエンスを持つレーザパルスで前記シリコン膜を照射すること。
  18. 前記レーザパルスは、複数のレーザ源からのレーザパルスの重なりによって生成される、
    請求項１７に記載の方法。
  19. 第２の選択された方向に前記薄膜を進める間、第５レーザパルスと第６レーザパルスで前記薄膜の第３領域を照射し、各レーザパルスは、形成ビームを供給し、前記薄膜を部分的に溶解するのに十分なフルエンスを持ち、前記第３領域は再凝固および結晶化して第３の結晶化領域を形成すること、及び
    第７レーザパルスと第８レーザパルスで前記薄膜の第４領域を照射し、各パルスは、形成ビームを供給し、前記薄膜を部分的に溶解するのに十分なフルエンスを持ち、前記第４領域は再凝固および結晶化して第４の結晶化領域を形成することを含み、
    前記第５レーザパルスと前記第６レーザパルス間の時間間隔は、前記第５レーザパルスと前記第７レーザパルス間の時間間隔の半分未満である、
    請求項１に記載の方法。
  20. 前記第２の選択された方向は前記第１の選択された方向と逆であり、前記第３の領域は前記第２の領域と重なり、前記第４の領域は前記第１の領域と重なる、請求項１９に記載の方法。
  21. 前記第２の選択された方向は、前記第１の選択された方向と同じであり、前記第３の領域は前記第１の領域と重なり、前記第４の領域は前記第２の領域と重なる、請求項１９に記載の方法。
  22. 前記第２の選択された方向に前記薄膜を進める前に、前記第１の選択された方向と垂直な方向に前記薄膜を移動する、請求項１９に記載の方法。
  23. 各レーザパルスは、上部に均一なエネルギー密度を持つラインビームを含む、請求項１に記載の方法。
  24. 各レーザパルスは、フラッド照射パルスを含む、請求項１に記載の方法。
  25. 請求項１に記載の方法により処理された薄膜。
  26. 請求項１に記載の方法により処理された薄膜を含む装置であって、前記装置は、前記薄膜の複数の結晶化領域内に配置された複数の電子回路を含む装置。
  27. 前記装置は表示装置を含む、請求項２６に記載の装置。
  28. レーザパルスを生成するための一次および二次レーザ源と、
    基板上の薄膜を固定する作業台と、
    前記レーザパルスに対し前記薄膜を動かし、それにより前記薄膜の表面上の前記レーザビームパルスの伝搬方向を生成するための台と、
    前記一次レーザ源からの第１レーザパルスによって照射される前記可動台に載せられた薄膜の第１領域、前記二次レーザ源からの第２レーザパルスによって照射される前記薄膜の第２領域、および前記一次源からの第３レーザパルスによって照射される前記薄膜の第３領域を提供するために台に同期したレーザを発射するための処理命令を持つコンピュータを含み、
    処理命令は、前記第１、第２、および第３領域を照射するために、前記ビームパルスに対し、伝搬方向で前記膜を動かすために含まれ、
    前記第１領域の中央と前記第２領域の中央間の距離は、前記第１領域の前記中央と前記第３領域の中央間の距離の半分未満であり、
    前記第１、第２、および第３レーザパルスは、前記薄膜を部分的に溶解するのに十分なフルエンスを持つ、
    非周期的なレーザパルスを使用する薄膜処理システム。
  29. 前記台は一定速度で移動する、請求項２８に記載のシステム。
  30. 既存の微結晶を欠いた非晶質シリコン膜を細かい粒子から成る膜に変換する方法であり、前記方法は、
    前記非晶質シリコン膜を第１の選択された方向に進める間、前記非晶質シリコン膜を部分的に溶解するのに十分なフルエンスを持つ広範囲のレーザパルスで前記非晶質シリコン膜を照射し、
    前記細かい粒子から成る膜は前記膜の厚さより短い平均横方向寸法を持つ粒子を含む方法。
  31. 前記広範囲のレーザパルスは、３００ｎｓ全幅半値より大きいパルス長を含み、フラッド照射パルスである、請求項３０に記載の方法。
  32. 前記広範囲のレーザパルスは複数のレーザ源からのレーザパルスの遅延した重なりによって生成され、パルス間の前記遅延は単一の溶解および凝固サイクルを誘起するほど十分短い、請求項３０に記載の方法。
  33. 前記非晶質シリコン膜は、プラズマ促進化学蒸着を介して得られる、請求項３０に記載の方法。
  34. 基板上の半導体薄膜であって、前記薄膜は前記基板に隣接する底面に位置する底界面と、前記底面の反対側の上面を持つ半導体薄膜を提供すること；及び
    前記膜の完全な溶解閾値の１．３倍より大きいエネルギー密度を持つレーザビームで前記薄膜を照射することを含み、前記エネルギー密度は前記膜を完全に溶解するよう選択され、
    凝固の開始において、キャップ層が前記半導体膜の前記上面で表面界面を形成するために存在し、
    前記膜の照射および完全な溶解の後で、非均質核形成が前記上界面と前記底界面の両方で発生し、
    冷却に際して、前記非均質核形成は前記膜の前記底面で低欠陥シリコン粒子を形成する、
    薄膜処理方法。
  35. 前記レーザビームは、８０ｎｓより大きいパルス継続時間を持つ、請求項３４に記載の方法。
  36. 前記レーザビームは、２００ｎｓより大きいパルス継続時間を持つ、請求項３４に記載の方法。
  37. 前記レーザビームは、４００ｎｓより大きいパルス継続時間を持つ、請求項３４に記載の方法。
  38. 前記半導体薄膜は、厚さ約１００ｎｍから約３００ｎｍ間のシリコン膜を含む、請求項３４に記載の方法。
  39. 前記基板はガラスを含む、請求項３４に記載の方法。
  40. 前記基板は石英を含む、請求項３４に記載の方法。
  41. 前記粒子は小さな等軸晶を含む、請求項３４に記載の方法。
  42. 前記レーザビームの前記エネルギー密度は、前記局所的に完全に溶解する閾値の１．４倍である、請求項３４に記載の方法。
  43. 前記キャップ層は、照射前に前記薄膜の前記上面に薄膜を蒸着することによって形成される、請求項３４に記載の方法。
  44. 前記キャップ層は、５０ｎｍより薄い厚さの酸化物層を含む、請求項４３に記載の方法。
  45. 前記キャップ層は、酸素化環境において前記薄膜を照射することによって形成される、請求項３４に記載の方法。
  46. 前記酸素化環境は空気を含む、請求項４５に記載の方法。
  47. 前記酸素化環境は酸素のみを含む、請求項４５に記載の方法。
  48. 前記基板は絶縁膜によって覆われたパターン化された金属膜を含み、前記エネルギー密度は前記薄膜の前記完全な溶解閾値の１．３倍より大きい、請求項３４に記載の方法。
  49. 前記パターン化された金属膜はボトムゲートを含み、前記絶縁膜はゲート誘電体を含む、請求項４８の方法によって作られたボトムゲートＴＦＴ。
JP2015125513A 2009-11-03 2015-06-23 非周期的なパルスによる部分的溶解膜処理のシステムおよび方法 Pending JP2015188110A (ja)

Applications Claiming Priority (18)

Application Number Priority Date Filing Date Title
US25765009P 2009-11-03 2009-11-03
US25765709P 2009-11-03 2009-11-03
US61/257,657 2009-11-03
US61/257,650 2009-11-03
US26408209P 2009-11-24 2009-11-24
US61/264,082 2009-11-24
US28664309P 2009-12-15 2009-12-15
US61/286,643 2009-12-15
US29166309P 2009-12-31 2009-12-31
US29148809P 2009-12-31 2009-12-31
US61/291,488 2009-12-31
US61/291,663 2009-12-31
US29428810P 2010-01-12 2010-01-12
US61/294,288 2010-01-12
USPCT/US2010/033565 2010-04-05
PCT/US2010/033565 WO2011065992A1 (en) 2009-11-24 2010-05-04 Systems and methods for non-periodic pulse sequential lateral solidification
US12/776,756 US8440581B2 (en) 2009-11-24 2010-05-10 Systems and methods for non-periodic pulse sequential lateral solidification
US12/776,756 2010-05-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012537941A Division JP2013510443A (ja) 2009-11-03 2010-11-02 非周期的なパルスによる部分的溶解膜処理のシステムおよび方法

Publications (1)

Publication Number Publication Date
JP2015188110A true JP2015188110A (ja) 2015-10-29

Family

ID=46752051

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012537941A Pending JP2013510443A (ja) 2009-11-03 2010-11-02 非周期的なパルスによる部分的溶解膜処理のシステムおよび方法
JP2015125513A Pending JP2015188110A (ja) 2009-11-03 2015-06-23 非周期的なパルスによる部分的溶解膜処理のシステムおよび方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012537941A Pending JP2013510443A (ja) 2009-11-03 2010-11-02 非周期的なパルスによる部分的溶解膜処理のシステムおよび方法

Country Status (5)

Country Link
JP (2) JP2013510443A (ja)
CN (1) CN102770939B (ja)
MX (1) MX2012005204A (ja)
TW (1) TWI575571B (ja)
WO (1) WO2011056787A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020537357A (ja) * 2017-10-13 2020-12-17 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク スポットビーム及びラインビーム結晶化のためのシステムおよび方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI528418B (zh) * 2009-11-30 2016-04-01 應用材料股份有限公司 在半導體應用上的結晶處理
JP2015516694A (ja) * 2012-05-14 2015-06-11 ザ・トラスティーズ・オブ・コロンビア・ユニバーシティ・イン・ザ・シティ・オブ・ニューヨーク 薄膜の改良型エキシマレーザアニーリング
JP5788855B2 (ja) * 2012-11-20 2015-10-07 株式会社日本製鋼所 レーザ処理方法およびレーザ処理装置
KR101483759B1 (ko) * 2013-07-19 2015-01-19 에이피시스템 주식회사 멀티 레이저를 이용한 취성 기판 가공 장치 및 방법
KR101840520B1 (ko) * 2014-10-24 2018-03-20 주식회사 엘지화학 배터리용 분리막 커팅 방법 및 이에 의하여 제조된 배터리용 분리막
TWI577488B (zh) * 2014-11-17 2017-04-11 財團法人工業技術研究院 表面加工方法
CN107810448B (zh) * 2015-07-02 2020-03-24 应用材料公司 使用时间偏移曝光的非均匀图案校正
KR102631102B1 (ko) * 2016-01-08 2024-01-30 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 스폿 빔 결정화를 위한 방법 및 시스템
US9991122B2 (en) * 2016-08-31 2018-06-05 Micron Technology, Inc. Methods of forming semiconductor device structures including two-dimensional material structures

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256178A (ja) * 1997-03-07 1998-09-25 Toshiba Corp レーザ熱処理方法及びその装置
JP2003051448A (ja) * 2001-06-28 2003-02-21 Sharp Corp レーザ照射されたシリコン膜における横方向成長の調整システムおよび方法
JP2003068644A (ja) * 2001-08-28 2003-03-07 Sumitomo Heavy Ind Ltd シリコン結晶化方法とレーザアニール装置
JP2003109912A (ja) * 2001-10-01 2003-04-11 Matsushita Electric Ind Co Ltd レーザアニール装置
JP2003347208A (ja) * 2002-05-27 2003-12-05 Sumitomo Heavy Ind Ltd アモルファス材料の結晶化方法
US20050059265A1 (en) * 2003-09-16 2005-03-17 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
JP2006278746A (ja) * 2005-03-29 2006-10-12 Japan Steel Works Ltd:The 薄膜材料の結晶化方法及びその装置
US20070010104A1 (en) * 2003-09-16 2007-01-11 Im James S Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
JP2008041868A (ja) * 2006-08-04 2008-02-21 Sumitomo Heavy Ind Ltd 不純物活性化方法及びレーザ照射装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02181419A (ja) * 1989-01-06 1990-07-16 Hitachi Ltd レーザアニール方法
JPH04282869A (ja) * 1991-03-11 1992-10-07 G T C:Kk 薄膜半導体装置の製造方法及びこれを実施するための装置
JP3322440B2 (ja) * 1993-06-24 2002-09-09 三洋電機株式会社 薄膜多結晶シリコンの製造方法
JP3388042B2 (ja) * 1994-11-18 2003-03-17 三菱電機株式会社 レーザアニーリング方法
JP3343492B2 (ja) * 1997-04-02 2002-11-11 シャープ株式会社 薄膜半導体装置の製造方法
JP3201395B2 (ja) * 1999-11-15 2001-08-20 セイコーエプソン株式会社 半導体薄膜の製造方法
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
JP4353352B2 (ja) * 2001-05-15 2009-10-28 シャープ株式会社 半導体装置及びその製造方法
JP4566503B2 (ja) * 2001-07-30 2010-10-20 株式会社半導体エネルギー研究所 レーザー処理装置並びに半導体装置の作製方法
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4034165B2 (ja) * 2002-10-29 2008-01-16 住友重機械工業株式会社 レーザを用いた多結晶膜の製造方法
DE10301482A1 (de) * 2003-01-16 2004-07-29 Microlas Lasersystem Gmbh Vorrichtung und Verfahren zur Kristallisation amorpher Siliziumschichten
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
JP2005333117A (ja) * 2004-04-23 2005-12-02 Semiconductor Energy Lab Co Ltd レーザ照射装置及び半導体装置の作製方法
JP4577114B2 (ja) * 2005-06-23 2010-11-10 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
KR101132404B1 (ko) * 2005-08-19 2012-04-03 삼성전자주식회사 다결정 실리콘 박막의 제조 방법 및 이를 포함하는 박막트랜지스터의 제조 방법
DE102007025942A1 (de) * 2007-06-04 2008-12-11 Coherent Gmbh Verfahren zur selektiven thermischen Oberflächenbehandlung eines Flächensubstrates
US20090078940A1 (en) * 2007-09-26 2009-03-26 Sharp Laboratories Of America, Inc. Location-controlled crystal seeding
US7800081B2 (en) * 2007-11-08 2010-09-21 Applied Materials, Inc. Pulse train annealing method and apparatus
WO2009067687A1 (en) * 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparation of epitaxially textured thick films
US8012861B2 (en) * 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
KR101518091B1 (ko) * 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256178A (ja) * 1997-03-07 1998-09-25 Toshiba Corp レーザ熱処理方法及びその装置
JP2003051448A (ja) * 2001-06-28 2003-02-21 Sharp Corp レーザ照射されたシリコン膜における横方向成長の調整システムおよび方法
JP2003068644A (ja) * 2001-08-28 2003-03-07 Sumitomo Heavy Ind Ltd シリコン結晶化方法とレーザアニール装置
JP2003109912A (ja) * 2001-10-01 2003-04-11 Matsushita Electric Ind Co Ltd レーザアニール装置
JP2003347208A (ja) * 2002-05-27 2003-12-05 Sumitomo Heavy Ind Ltd アモルファス材料の結晶化方法
US20050059265A1 (en) * 2003-09-16 2005-03-17 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
US20070010104A1 (en) * 2003-09-16 2007-01-11 Im James S Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
JP2006278746A (ja) * 2005-03-29 2006-10-12 Japan Steel Works Ltd:The 薄膜材料の結晶化方法及びその装置
JP2008041868A (ja) * 2006-08-04 2008-02-21 Sumitomo Heavy Ind Ltd 不純物活性化方法及びレーザ照射装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020537357A (ja) * 2017-10-13 2020-12-17 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク スポットビーム及びラインビーム結晶化のためのシステムおよび方法
JP7335236B2 (ja) 2017-10-13 2023-08-29 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク スポットビーム及びラインビーム結晶化のためのシステムおよび方法

Also Published As

Publication number Publication date
CN102770939B (zh) 2015-12-02
WO2011056787A1 (en) 2011-05-12
TW201135807A (en) 2011-10-16
JP2013510443A (ja) 2013-03-21
MX2012005204A (es) 2012-09-21
CN102770939A (zh) 2012-11-07
TWI575571B (zh) 2017-03-21

Similar Documents

Publication Publication Date Title
JP2015188110A (ja) 非周期的なパルスによる部分的溶解膜処理のシステムおよび方法
US9087696B2 (en) Systems and methods for non-periodic pulse partial melt film processing
US6635932B2 (en) Thin film crystal growth by laser annealing
US7645337B2 (en) Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8802580B2 (en) Systems and methods for the crystallization of thin films
US6908835B2 (en) Method and system for providing a single-scan, continuous motion sequential lateral solidification
US8598588B2 (en) Systems and methods for processing a film, and thin films
US8440581B2 (en) Systems and methods for non-periodic pulse sequential lateral solidification
JP5068171B2 (ja) 結晶方位制御ポリシリコン膜を生成するためのシステム及び方法
US9646831B2 (en) Advanced excimer laser annealing for thin films
KR20150013731A (ko) 박막들을 위한 개선된 엑시머 레이저 어닐링
JP2006196539A (ja) 多結晶半導体薄膜の製造方法および製造装置
KR20120082022A (ko) 비-주기적 펄스 부분 용융 막가공을 위한 시스템 및 방법
TWI556284B (zh) 非週期性脈衝連續橫向結晶之系統及方法
JP2006086447A (ja) 半導体薄膜の製造方法および半導体薄膜の製造装置
EP2497105A1 (en) Systems and methods for non-periodic pulse partial melt film processing
JP2005340373A (ja) アニール方法、結晶化方法及び半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160622

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160923

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170227