KR20150013731A - 박막들을 위한 개선된 엑시머 레이저 어닐링 - Google Patents

박막들을 위한 개선된 엑시머 레이저 어닐링 Download PDF

Info

Publication number
KR20150013731A
KR20150013731A KR1020147034500A KR20147034500A KR20150013731A KR 20150013731 A KR20150013731 A KR 20150013731A KR 1020147034500 A KR1020147034500 A KR 1020147034500A KR 20147034500 A KR20147034500 A KR 20147034500A KR 20150013731 A KR20150013731 A KR 20150013731A
Authority
KR
South Korea
Prior art keywords
film
region
crystallization
regions
column
Prior art date
Application number
KR1020147034500A
Other languages
English (en)
Inventor
제임스 에스. 임
Original Assignee
더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 filed Critical 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕
Publication of KR20150013731A publication Critical patent/KR20150013731A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 개시는 급격하게 증가된 유효 결정화 레이트들로 대형 디스플레이들을 위한 Si 막들을 결정화할 수 있는 차세대 레이저-결정화 접근법들에 관한 것이다. 개시의 이러한 양상에 제공된 특정한 기법은 개선된 엑시머-레이저-어닐링(AELA) 방법으로서 불리우며, 그것은 다양한 이용 가능한 및 입증된 기술적 구성요소들을 사용하여 대형 OLED TV들을 제조하기 위해 쉽게 구성될 수 있다. ELA에서처럼, 그것은 그러나, 결국 동일한 레이저 소스를 이용한 종래의 ELA 기술의 것보다 결정화의 유효 레이트에서의 10배 더 큰 증가를 달성할 수 있는 부분-/근-완전-용해-체제-기반 결정화 접근법이다.

Description

박막들을 위한 개선된 엑시머 레이저 어닐링 {ADVANCED EXCIMER LASER ANNEALING FOR THIN FILMS}
관련 출원에 대한 교차-참조
본 출원은 35 U.S.C. 119(e) 하에서 2010년 1월 12일에 출원된, 미국 가 출원 번호 제61/294,288호; 2009년 12월 31일에 출원된, 미국 가 출원 번호 제61/291,663호; 2009년 12월 31일에 출원된, 미국 가 출원 번호 제61/291,488호; 2009년 12월 15일에 출원된, 미국 가 출원 번호 제61/286,643호; 2009년 11월 24일에 출원된, 미국 가 출원 번호 제61/264,082호; 2009년 11월 3일에 출원된, 미국 가 출원 번호 제61/257,657호; 및 2009년 11월 3일에 출원된 미국 가 출원 번호 제61/257,650호에 대한 이득을 주장하는, 2010년 11월 2일에 출원된, PCT/US10/55106의 371인, 2012년 12월 6일에 출원된 미국 특허 출원 번호 제13/505,961호의 일부 계속 출원이며, 35 U.S.C. 120 하에서 그에 대한 이득을 주장하고, 그 콘텐트들은 전체적으로 여기에 참조로서 통합된다.
본 출원은 또한 35 U.S.C. 119(e) 하에서, 2010년 1월 12일에 출원된 미국 가 출원 번호 제61/294,288호; 및 2009년 12월 31일에 출원된, 미국 가 출원 번호 제61/291,663호에 대한 이득을 주장하는, 2010년 5월 10일에 출원된 미국 특허 출원 번호 제12/776,756호의 일부 계속 출원이다.
본 출원은 또한 35 U.S.C. 119(e) 하에서, 2012년 8월 23일에 출원된 미국 가 출원 번호 제61/692,316호; 2012년 7월 20일에 출원된, 미국 가 출원 번호 제61/674,017호; 2012년 6월 14일에 출원된, 미국 가 출원 번호 제61/659,517호; 및 2012년 5월 14일에 출원된, 미국 가 출원 번호 제61/646,480호에 대한 이득을 주장하며, 그 콘텐트들을 전체적으로 여기에 참조로서 통합된다.
반도체 프로세싱의 분야에서, 다수의 기술들이 얇은 비정질 실리콘 막들을 다결정 막들로 변환하기 위해 설명되어왔다. 하나의 이러한 기술은 엑시머 레이저 어닐링(“ELA”)이다. ELA는 이에 제한되지 않지만, 열에 내성이 없는 기판들(예로서, 유리 및 플라스틱들) 상에 균일한 결정 입자들을 가진 다결정 막들을 생성할 수 있는 펄스-레이저 결정화 프로세스이다. ELA 시스템들 및 프로세스들의 예들은 공동-소유된 미국 특허 공개 번호들, 2009년 8월 20일에 출원된 “결정학적-방향 제어된 폴리-실리콘 막들을 생성하기 위한 시스템들 및 방법들”이라는 제목의, 20090309104호; 2009년 9월 9일에 출원된 “에지 면적들을 최소화하기 위해 기판 상에서의 막 영역들의 레이저 결정화 프로세싱을 위한 프로세스 및 시스템, 및 이러한 막 영역들의 구조”라는 제목의, 20100065853호, 및 2006년 3월 9일에 출원된, “라인-형 빔을 이용한 기판 상에서의 막 영역들의 레이저 결정화 프로세싱을 위한 프로세스들 및 시스템들, 및 이러한 막 영역들의 구조들”이라는 제목의, 20070010104호에 설명된다.
종래의 ELA 툴들은 단일 스캔에서 단위 면적당 다수의 펄스들을 수립하기 위해 펄스들 사이에서의 큰 중첩(예로서, 95%)을 갖고 샘플의 표면 위에 낮은 속도로 계속해서 스캐닝되는 단일 라인 빔을 사용한다. 따라서, ELA에서, 막의 영역은 엑시머 레이저에 의해 막을 부분적으로 용해시키기 위해 조사되며, 이것은 그 뒤에 결정화한다. 막의 반복적인 부분 용해는 소립 다결정 막들의 형성을 이끌 수 있지만; 방법은 종종 미세구조 비-균일성들을 겪으며, 이것은 펄스 대 펄스 에너지 변동들 및/또는 비-균일한 빔 강도 프로파일들에 의해 야기될 수 있다. 다수의 펄스들은 보다 균일한 입자 크기를 이끄는 누적 효과들을 유도하기 위해서 뿐만 아니라 단 축 빔 에지들의 효과들을 완화시키기 위해 또한 요구된다. 빔의 빔 에지 세그먼트들에서, 에너지는 점차 제로로 감소한다. 막에서의 위치에 의존하여, 초기 펄스 에너지 시퀀스에서의 위치-종속적 변화가 발생할 수 있다. 이러한 변화는 후속 ELA 프로세스에 의해 쉽게 제거되지 않으며 픽셀 밝기에서의 아티팩트들(즉, 무라)이 발생할 수 있다. 도 1a는 ELA를 갖고 획득될 수 있는 랜덤 미세구조를 예시한다. Si 막은 균일한 입자 크기를 갖고 랜덤 다결정 막을 생성하기 위해 다수 회 조사된다. 도 1b는 빔(101)이 막(104)을 스캔할 때 그것의 단 축 상에서 라인 빔(101)의 단면을 도시하는, 종래의 ELA 단일-스캔을 묘사한다. 빔(101)은 화살표(102)의 방향으로 전진되며 막(104)의 영역(103)은 빔(101)이 막(104)에 걸쳐 이동할 때 다수의 레이저 펄스들을 갖고 조사될 수 있다.
뿐만 아니라, 매우 높은 스루풋에서 균일한 입자 구조(“UGS”)를 획득하기 위해 사용될 수 있는 결정화 방법들 및 툴들이 보고되어왔다. 예를 들면, 이러한 시스템은 “라인-형 빔을 이용한 기판 상에서의 막 영역들의 레이저 결정화 프로세싱을 위한 프로세스들 및 시스템들, 및 이러한 막 영역들의 구조들” 이라는 제목의, 미국 출원 공개 번호 제20070010104호에 개시된다. UGS는 결정화되는 막의 완전-용해 결정화(“CMC”) 및/또는 부분-용해 결정화(“PMC”)를 수반할 수 있는 단일 펄스 조사 프로세스이다. UGS 프로세스의 부가적인 특징은 부분 또는 완전 용해가 픽셀 박막 트랜지스터들(“TFT들”)의 컬럼들/로우들이 존재하는 이들 영역들에서만 발생하도록 레이저 펄스들의 위치-제어 발화이다. 펄스들 사이에서의 스테핑 거리가 라인 빔의 폭을 초과할 때, 막의 조사되지 않은 영역들(예로서, 비정질 증착된 대로의 Si)은 이러한 컬럼들 사이에 남아있다. 이러한 선택적-영역 결정화(“SAC”) 프로세스는 따라서 단위 면적당 평균 수의 펄스들이 1보다 작을 수 있기 때문에 매우 높은 스루풋을 가질 수 있다.
그러나, 종래 툴들 중 어떤 것도 예를 들면, 낮은 밀도의 픽셀들을 가진 텔레비전들에서 사용된 바와 같이, 매우 큰 막들에 대한 ELA를 위해 특히 잘 최적화된다. 종래의 ELA는 시간 및 리소스들이 픽셀 위치들 사이에서의 Si 기판을 결정화하기 위해 낭비된다는 점에서, 이러한 기판들에 대한 비효율적인 프로세스이다. UGS 툴들은 하나가 이들 영역들을 건너뛰도록 허용하지만, 획득되는 재료는 통상적인 ELA 재료보다 상당히 더 결함이 있으며 또한 재료의 균일성은 통상적인 방사 조건들이 사용될 때 충분하지 않을 수 있다.
일 양상에서, 본 개시는 박막을 결정화하기 위한 방법에 관한 것이다. 몇몇 실시예들에서, 방법은 복수의 디바이스 형성 영역들을 가진 박막을 제공하는 단계; 제 1 방향으로 상기 박막을 계속해서 이동시키면서, 균일한 부분 및 두 개의 에지 부분들을 가진 라인 빔을 생성하는 단계, 상기 라인 빔의 상기 균일한 부분을 갖고 제 1 디바이스 형성 영역을 조사하는 단계; 및 상기 라인 빔의 상기 균일한 부분을 갖고, 상기 제 1 디바이스 형성 영역과 다른, 제 2 디바이스 형성 영역을 조사하는 단계를 포함할 수 있다. 몇몇 실시예들에서, 상기 제 1 디바이스 형성 영역은 상기 제 2 디바이스 형성 영역을 중첩시킨다. 몇몇 실시예들에서, 상기 방법은 각각의 디바이스 형성 영역이 적어도 한 번 조사될 때까지 계속해서 연속적인 디바이스 형성 영역들을 조사하는 단계를 포함할 수 있다. 몇몇 실시예들에서, 상기 방법은, 각각의 디바이스 형성 영역이 적어도 한 번 조사된 후, 연속적인 디바이스 형성 영역들을 조사하면서 상기 제 1 방향과 반대인, 제 2 방향으로 상기 막을 계속해서 이동시키는 단계를 포함할 수 있다. 몇몇 실시예들에서, 상기 방법은, 각각의 디바이스 형성 영역이 적어도 한 번 조사된 후, 상기 막을 시작 위치로 다시 이동시키는 단계 및 계속해서 상기 막을 상기 제 1 방향으로 이동시키고, 연속적인 디바이스 형성 영역들을 조사하는 단계를 포함할 수 있다. 몇몇 실시예들에서, 상기 방법은, 각각의 디바이스 형성 영역이 적어도 한 번 조사된 후, 상기 제 1 방향에 수직인 방향으로 상기 막을 시프트하는 단계를 포함할 수 있다. 몇몇 실시예들에서, 상기 방법은, 각각의 디바이스 형성 영역이 한 번 조사된 후, 상기 제 1 방향에 평행하는 방향으로 상기 막을 시프트하는 단계를 포함할 수 있다.
몇몇 실시예들에서, 상기 방법은 각각의 디바이스 형성 영역을 적어도 두 번 조사하는 단계를 포함할 수 있다. 몇몇 실시예들에서, 상기 방법은 각각의 디바이스 형성 영역을 적어도 4번 조사하는 단계를 포함할 수 있다. 몇몇 실시예들에서, 상기 방법은 각각의 디바이스 형성 영역을 적어도 6번 조사하는 단계를 포함할 수 있다.
몇몇 실시예들에서, 상기 디바이스 형성 영역은 픽셀이 형성될 영역을 포함할 수 있다. 몇몇 실시예들에서, 상기 디바이스 형성 영역은 박막 트랜지스터가 형성될 영역을 포함할 수 있다. 몇몇 실시예들에서, 상기 디바이스 형성 영역은 커패시터가 형성될 영역을 포함할 수 있다. 몇몇 실시예들에서, 상기 방법은 상기 제 1 디바이스 형성 영역에 인접한 커패시터 영역에 커패시터를 형성하는 단계를 포함할 수 있다. 몇몇 실시예들에서, 상기 디바이스 형성 영역은 박막 트랜지스터들의 컬럼이 형성될 영역을 포함할 수 있다. 몇몇 실시예들에서, 상기 디바이스 형성 영역은 디바이스들의 복수의 컬럼들이 형성될 영역을 포함할 수 있다. 몇몇 실시예들에서, 상기 디바이스 형성 영역은 디바이스들의 제 1 컬럼의 부분 및 디바이스들의 제 2 컬럼의 부분을 포함할 수 있으며, 상기 디바이스들의 제 1 컬럼의 부분은 디바이스들의 제 2 컬럼의 부분에 근접한다. 몇몇 실시예들에서, 상기 디바이스 형성 영역은 픽셀들의 제 1 컬럼에서의 영역 및 픽셀들의 제 2 컬럼에서의 영역을 포함할 수 있다.
몇몇 실시예들에서, 라인 빔은 상기 막을 부분적으로 용해시키기에 충분한 플루언스를 가질 수 있다. 몇몇 실시예들에서, 상기 라인 빔은 상기 막을 완전히 용해시키기에 충분한 플루언스를 가질 수 있다. 몇몇 실시예들에서, 상기 라인 빔은 상기 막을 거의 완전히 용해시키기에 충분한 플루언스를 가질 수 있다. 몇몇 실시예들에서, 상기 라인 빔은 부분 용해 임계 이하의 플루언스를 가질 수 있지만, 상기 박막의 구조를 수정하기에 충분하다. 몇몇 실시예들에서, 상기 막은 반도체 막일 수 있다.
일 양상에서, 본 개시는 박막을 결정화하기 위한 시스템에 관한 것이다. 몇몇 실시예들에서, 상기 시스템은 균일한 부분 및 두 개의 에지 부분들을 가진 라인 빔을 생성하기 위한 광학부; 및 컴퓨터 제어된 스테이지를 포함할 수 있으며, 상기 컴퓨터 제어된 스테이지는 복수의 디바이스 형성 영역들을 가진 박막을 유지하며 상기 빔이 상기 라인 빔의 균일한 부분을 갖고 제 1 디바이스 형성 영역을 조사하며; 상기 라인 빔의 균일한 부분을 갖고, 상기 제 1 디바이스 형성 영역과 다른, 제 2 디바이스 형성 영역을 조사하도록 제 1 방향으로 상기 스테이지를 계속해서 이동시키도록 프로그램된다.
또 다른 양상에서, 본 개시는 디바이스들의 형성을 위한 복수의 영역들을 포함한 박막에 관한 것이며, 여기에서 각각의 영역은 제 1 결정화 부분 및 제 2 결정화 부분을 포함하고, 상기 제 1 및 제 2 결정화 부분들 양쪽 모두는 균일한, 등방성 결정 입자들을 포함하며 상기 제 1 결정화 부분은 상기 제 2 결정화 부분보다 큰 결정 입자들을 가진다. 몇몇 실시예에서, 상기 복수의 영역들은 적어도 디바이스들의 형성을 위한 제 1 컬럼 및 디바이스들의 형성을 위한 영역들의 제 2 컬럼을 포함할 수 있다. 몇몇 실시예들에서, 상기 제 1 컬럼의 제 1 결정화 부분은 상기 제 2 컬럼의 제 1 결정화 부분에 근접하여 위치될 수 있다. 몇몇 실시예들에서, 상기 제 1 컬럼의 제 2 결정화 부분은 상기 제 2 컬럼의 제 2 결정화 부분에 근접하여 위치될 수 있다.
본 개시의 또 다른 양상은 박막을 결정화하기 위한 방법에 관한 것이며, 상기 방법은 복수의 컬럼들로 배열된 복수의 디바이스 형성 영역들을 가진 박막을 제공하는 단계; 제 1 방향으로 상기 박막을 계속해서 이동시키면서, 균일한 부분 및 두 개의 에지 부분들을 가진 라인 빔을 생성하고, 제 1 수의 빔 펄스들을 가진 상기 라인 빔의 균일한 부분을 갖고 디바이스 형성 영역들의 제 1 컬럼을 조사하는 단계; 제 2 수의 빔 펄스들을 갖고 상기 라인 빔의 균일한 부분을 가진 디바이스 형성 영역의 제 2 컬럼을 조사하는 단계; 및 제 2 수의 빔 펄스들을 갖고 상기 라인 빔의 균일한 부분을 가진 디바이스 형성 영역들의 제 3 컬럼을 조사하는 단계를 포함하며, 상기 제 1 컬럼은 상기 제 2 컬럼에 근접하며 상기 제 3 컬럼은 상기 제 2 컬럼으로부터 이격된다. 몇몇 실시예들에서, 상기 제 1 수의 빔 펄스들은 상기 제 2 수의 빔 펄스들보다 클 수 있다. 몇몇 실시예들에서, 상기 제 2 수의 빔 펄스들은 상기 제 1 수의 빔 펄스들보다 클 수 있다.
다음의 설명은 다음의 도면들을 참조하여 보다 쉽게 이해될 것이다:
도 1a는 ELA를 갖고 획득될 수 있는 랜덤 미세구조를 예시한다;
도 1b는 종래의 ELA 단일-스캔을 묘사한다;
도 2a 내지 도 2c는 본 개시의 실시예에 따른 레이저 펄스들의 대표적인 에너지 프로파일들을 묘사한다;
도 2d는 단일 샷 조사된 플라즈마 강화된 화학 기상 증착(PECVD) 비정질 실리콘 막을 묘사한다;
도 3a는 본 개시의 실시예에 따른, 비-주기적 펄스 ELA 시스템을 묘사한다;
도 3b는 본 개시의 실시예에 따른, 비-주기적 펄스 ELA 시스템에 사용된 샘플을 묘사한다;
도 4는 본 개시의 실시예에 따른, 빔 펄스의 대표적인 프로파일을 예시한다;
도 5a는 본 개시의 실시예에 따른, 비-주기적 펄스 ELA 프로세스를 묘사한다;
도 5b는 본 개시의 실시예에 따른 도 5a에서의 영역(590)의 확대도이다;
도 6은 본 개시의 실시예에 따른, 비-주기적 펄스 ELA 프로세스를 묘사한다;
도 7은 본 개시의 실시예에 따라, 도 5a에 설명된 바와 같은 제 1 비-주기적 펄스 스캔을 묘사하며, 또한, 막의 역방향에서의 제 2 스캔을 포함한다;
도 8a는 본 개시의 실시예에 따른, 일 조사 후 막의 결정학적 구조를 묘사한다;
도 8b는 본 개시의 실시예에 따른, 도 9a에서의 결정 구조의 예시이다;
도 8c는 본 개시의 실시예에 따른, 보다 높은 에너지 밀도에 있지만 여전히 PMC 체제에서의 일 조사 후 막의 표면의 원자력 현미경(“AFM”) 스캔을 묘사한다;
도 8d는 본 개시의 실시예에 따른 도 8c에서의 결정 구조의 예시이다;
도 8e는 본 개시의 실시예에 따른, 용해되지 않은 시드로부터의 측면 결정화 시 형성된 원형 영역을 도시한다;
도 9는 본 개시의 실시예에 따른, 박막의 계면 반응 함수를 묘사한다;
도 10a는 본 개시의 실시예에 따른, 진공에서의 300 nm 산화물 층을 가진 유리 기판 상에서의 150 nm a-Si에 대한 FTR 및 BTR을 묘사한다;
도 10b는 본 개시의 실시예에 따라, 10b가 진공에서의 결과들을 묘사한다는 것을 제외하고 10a와 유사하다;
도 11a는 본 개시의 실시예에 따라, 1.32 CMT에서의 공기에서 및 1.4 CMT에서의 진공에서 300 nm 산화물 표면 층을 가진 200 nm a-Si 막에 대한 나노초들에서의 시간(x-축) 대 정규화된 반사율 값들(y-축)의 그래프를 묘사한다;
도 11b는 공중 환경에서 획득된 미세구조의 이미지이다;
도 11c는 진공 환경에서 획득된 미세구조의 이미지이다;
도 12는 본 개시의 실시예들에 따른, 복수의 픽셀 컬럼들을 가진 박막의 개략도이다;
도 13은 엑시머 레이저 어닐링(ELA) 프로세싱된 막의 입자 구조의 예시이다;
도 14a는 본 개시의 실시예들에 따른, 컬럼들로 배열된, 복수의 픽셀들을 가진 막 위에서의 탑-햇-형 빔의 스캔의 예시이다;
도 14b는 본 개시의 실시예들에 따른, 박막에 걸친 빔의 이동을 예시한 개략도이다;
도 14c는 본 개시의 실시예들에 따른, 차등 결정화를 위해, 컬럼들로 배열된, 복수의 픽셀들을 가진 막 위에서의 탑-햇-형 빔의 스캔의 예시이다;
도 15는 본 개시의 실시예들에 따른, 개선된 액시머 레이저 어닐링(AELA) 프로세싱된 막의 입자 구조의 예시이다;
도 16은 본 개시의 실시예들에 따른, 컬럼들로 배열된, 복수의 픽셀들을 가진 막 위에서의 탑-햇-형 빔의 스캔의 예시이다;
도 17a는 본 개시의 실시예들에 따른, 차등 결정화를 위해, 컬럼들로 배열된, 복수의 픽셀들을 가진 막 위에서의 탑-햇-형 빔의 스캔의 예시이다;
도 17b는 본 개시의 실시예들에 따른, 차등 결정화를 위해, 컬럼들로 배열된, 복수의 픽셀들을 가진 막 위에서의 탑-햇-형 빔의 스캔의 예시이다;
도 18a는 본 개시의 실시예들에 따른, 차등 결정화를 위해, 컬럼들로 배열된, 복수의 픽셀들을 가진 막 위에서의 탑-햇-형 빔의 스캔의 예시이다;
도 18b는 본 개시의 실시예들에 따른, 차등 결정화를 위해, 컬럼들로 배열된, 복수의 픽셀들을 가진 막 위에서의 탑-햇-형 빔의 스캔의 예시이다;
도 19는 본 개시의 실시예들에 따른, 차등 결정화를 사용한 개선된 엑시머 레이저 어닐링(AELA) 프로세싱된 막의 입자 구조의 예시이다;
도 20은 본 개시의 실시예들에 따라, 차등 결정화를 위해, 컬럼들로 배열된, 복수의 픽셀들을 가진 막 위에서의 탑-햇-형 빔의 스캔의 예시이다;
도 21은 본 개시의 실시예들에 따른, 대표적인 AELA 시스템을 묘사한다;
도 22는 본 개시의 실시예들에 따른, 컬럼들로 배열된, 복수의 픽셀들을 가진 막 위에서의 탑-햇-형 빔의 스캔의 예시이다.
본 개시는 균일한 다결정 막들을 형성하기 위해 부분 용해 결정화 및 완전 용해 결정화 기술들을 조합하여 비 주기적인 펄스 레이저 기술들을 사용하기 위한 시스템들 및 방법들에 관한 것이다. 몇몇 실시예들에서, 비 주기적 펄스 ELA는 기존의 결정자들이 없는 비정질 증착된 대로의 Si 막들로부터의 미세립 균일 결정 막들, 예를 들면, 저압 화학 기상 증착(LPCVD), 플라즈마-강화 화학 기상 증착(PECVD), 스퍼터링, 또는 e-빔 증발에 의해 획득된 막들을 생성하기 위해 사용된다. 몇몇 실시예들에서, 플러드 조사 방법은 미세립 균일 결정 막을 생성하기 위해 또는 비-주기적 펄스 조사 방법을 위한 전구체 막을 생성하기 위해 사용될 수 있다. 플러드 조사 방법은 임의의 기존의 결정자들이 없는 비정질 실리콘 막(예로서, PECVD 막)이 두 개의 단계들에서 막 두께를 초과하는 평균 측면 치수들을 가진 입자들, 즉 작은 주형 입자들을 가진 미세립 균일 결정 막으로 변환되는 2 샷 부분 용해 프로세스일 수 있다. 플러드 조사 방법은 또한 임의의 기존의 결정자들이 없는 비정질 실리콘 막(예로서, PECVD 막)이 막 두께보다 작은 평균 측면 치수들을 가진 입자들을 갖는 미세립 균일 결정 막으로 변환되는 확장된 지속 기간 단일 샷 부분 용해 프로세스일 수 있다. 플러드 조사 방법은 또한 막의 최상부 및 최하부 양쪽 모두에서 산화물 계면들을 가진 임의의 종류의 비정질 실리콘 막이 저-결함 작은 등축 입자 Si 막으로 변환되는 완전 용해 프로세스일 수 있다.
비-주기적 펄스 ELA 방법 및 툴은 레이저들의 위치 제어된 순차적인 트리거링을 사용하여 설명된다. 시스템은 예로서 각각의 레이저 펄스가 분리된 부분 용해를 야기한다는 점에서 별개이며 펄스들 사이에서의 간격들이 동일하지 않다는 점에서 비-주기적인, 결정화 프로세스에서 별개의 비-주기적 레이저 펄스들을 생성하기 위해 다수의 레이저들을 사용하여 구현될 수 있다. 다수의 레이저들은 단일 스캔에서 또는 다중 스캔들에서 막의 선택된 영역들을 조사하며 결정화하기 위해 조정된 펄스 시퀀스에서 사용된다. 다중 스캔들은 예를 들면, 보다 엄격한 입자-크기 분포를 가진 보다 균일한 다결정 막들을 이끄는 ELA에서 관찰된 다중 조사들의 누적 효과들로부터 이득을 얻기 위해 관심 영역들에서 보다 큰 수의 용해 및 고체화 사이클들에 도달하는 것이 바람직할 수 있다.
비-주기적인 펄싱
레이저 펄스들 의 대표적인 시퀀스들이 도 2a 내지 도 2c에 묘사된다. Y 축은 에너지 밀도를 나타내며 x 축은 시간을 나타낸다. 도 2a는 종래의 ELA 프로세스를 위해 사용될 수 있는 레이저의 주기적인 펄스 레이트를 묘사한다. 주기적인 레이저 반복률은 시간 도메인에서 고르게 이격되는 레이저 펄스 패턴을 야기한다. 도 2b는 제 2 펄스(105)가 제 1 펄스(106)와 가까운 시간 관계에서 발화되는 여기에 개시된 비-주기적 펄싱의 일 예를 나타낸다. 그 후, 제 3 펄스(107)는 제 1 펄스(106) 및 제 2 펄스(105) 사이에서의 간격과 상이한 시간 간격에서 발화된다. 도 2c는 펄스 레이트 및 레이저 펄스들의 레이저 전력(에너지 밀도) 양쪽 모두가 상이한 실시예를 예시한다. 따라서, 조사된 막은 비-주기적 펄스 레이트 및 가변 조사 에너지를 경험한다. 제 1 펄스(106) 및 제 2 펄스(105) 사이에서의 비교적 짧은 시간 때문에, 제 1 펄스(106) 및 제 2 펄스(105)에 의해 조사된 영역들은 증가된 중첩을 경험한다.
제 1 펄스(106) 및 제 2 펄스(105) 사이에서의 시간 지연은 제 1 펄스(106) 및 제 3 펄스(107) 사이에서의 시간 간격의 절반보다 작을 수 있다. 몇몇 실시예들에서, 제 1 펄스(106) 및 제 2 펄스(105) 사이에서의 시간 간격은 제 1 펄스(106) 및 제 3 펄스(107) 사이에서의 시간 간격의 1/10 미만 또는 1/20 미만 또는 1/100 미만이다. 제 1 펄스(106) 및 제 2 펄스(105) 사이에서의 시간 지연은 약 3 마이크로초들 내지 약 1 밀리초, 약 5 마이크로초들 내지 약 500 마이크로초들, 및 약 10 마이크로초들 내지 약 100 마이크로초들일 수 있다.
따라서, 도 2b 및 도 2c는 두 개의 가깝게 이격된 또는 “트레인”의 두 개의 레이저 펄스들을 이용하는 비-주기적 펄스 패턴을 보여주지만; 3 내지 5 이상의 레이저들 또는 레이저 공동들에 대응하는, 보다 큰 수의 가깝게 이격된 펄스들, 예로서 3 내지 5 이상이 이용될 수 있다. 이러한 실시예들에서, 상이한 레이저들, 예로서 두 개의 상이한 레이저 에너지 소스들 또는 동일한 레이저 에너지 소스의 두 개의 상이한 레이저 캐리어들보다 높은 수의 가깝게 이격된 펄스들이 사용되는 경우, 타겟팅된 영역은 그에 대응하여 보다 많은 횟수들로 조사된다. 예를 들면, n 레이저 소스들로부터의 n 펄스들은 n 레이저 펄스들의 트레인을 형성하기 위해 가깝게 이격될 수 있으며 단일 영역은 단일 스캔에서의 n 조사들을 경험할 것이다. 빔은 종래의 ELA 프로세스에서와 유사한 폭들을 가질 수 있다.
펄스 트레인에서의 두 개의 연속된 펄스들은 동일한 에너지 밀도에 있을 필요는 없다. 예를 들면, 막이 여전히 제 1 펄스로부터 뜨거우면, 제 2 펄스는 제 1 펄스보다 낮은 에너지 밀도에 있을 수 있다. 마찬가지로, 보다 높은 에너지 밀도는 제 1 펄스 상에서 광학 속성들에서의 변화들을 보상하기 위해 사용될 수 있다(UV 광에 대한 결정질 실리콘보다 약간 양호한 비정질 실리콘 흡수). 제 2 펄스의 에너지 밀도에 대한 적절한 선택들은 따라서 막이 동일한 정도의 용해를 경험하도록 양쪽 효과들 및 가능하게는 다른 것들을 또한 고려할 수 있다. 여기에서, 용해의 정도는 용해의 세부사항들에 독립적인 용해의 측정치인 것으로 이해되며, 이것은 전구체 위상(비정질 또는 결정질), 이질성(예로서, 균일하게 결함이 있거나 또는 보다 크며 보다 깨끗한 입자들에 의해 둘러싸여진 결함이 있는 코어들을 가진), 및 표면 형태학(평활하거나 또는 거친, 예를 들면, 광의 파장에 유사한 주기성을 가진)의 함수로서 상당히 변할 수 있다. 동일한 정도의 용해는 따라서 제 2 펄스 동안 용해의 정도가 제 1 펄스의 것, 예를 들면 막의 약 80%와 같을 때 달성된다. 보다 균일한 다결정 막들을 이끄는 누적 효과들로 이득을 얻기 위한 목표를 지향하는 다중 스캔 프로세스에서, 펄스들의 대부분은 프로세스가 가장 효율적이도록 동일한 정도의 용해를 야기하는 것이 바람직하다.
따라서, 도 2c에 도시된 바와 같이, 제 1 레이저 펄스 및 제 2 레이저 펄스는 상이한 에너지 밀도들을 가질 수 있다. 구체적으로, 도 2c는 제 2 펄스보다 작은 에너지 밀도를 가진 제 1 레이저 펄스를 묘사한다. 그러나, 몇몇 실시예들에서, 제 2 레이저 펄스는 제 1 레이저 펄스보다 작은 에너지 밀도를 가진다. 뿐만 아니라, 다중 스캔 프로세스에서, 제 1 펄스 및 제 2 펄스의 에너지 밀도들 사이에서의 오프셋은 상이한 스캔들에서 상이하거나 또는 없을 수 있다. 예를 들면, 제 1 스캔에서 제 1 및 제 2 펄스들 사이에서의 에너지 밀도에서의 오프셋은 제 2 스캔에서, 오프셋이 온도를 보상하기 위해 선택될 수 있는 동안 광학적 속성들에서의 변화를 보상하기 위해 선택될 수 있다. 몇몇 실시예들에서, 두 개의 펄스들이 상이한 에너지 밀도들을 가질 수 있을지라도, 제 2 보다 낮은 에너지 펄스는 제 1 펄스로부터의 막에서의 잔여 열로 인해 제 1 보다 높은 에너지 펄스로서 막에서의 동일한 양의 용해를 야기할 수 있다.
일 실시예에서, 본 시스템은 시간 도메인에서 가깝게 이격된 일련의 펄스들을 생성하기 위해 복수의 레이저 소스들(또한 다수의 레이저 공동들, 예로서 튜브들을 가진 단일 레이저 소스를 사용하여 가능하다)로부터 펄스들의 조정된 트리거링을 사용함으로써 비-주기적인 레이저 펄스들을 생성한다. 복수의 레이저 소스들은 단일 레이저 시스템으로 통합될 수 있다. 레이저 시스템은 미리 결정된 방식으로 기판을 조사하기 위해 컴퓨터 제어된 기술들을 사용하는 컴퓨터 제어된 시스템이며, 예를 들면 컴퓨터는 하나 이상의 레이저 빔들을 생성하기 위해 레이저들의 발화 및 스테이지의 움직임, 및 하나 이상의 레이저 공동들을 제어한다. 각각의 레이저 빔은 하나의 레이저 소스에 대응한다. 각각의 레이저 빔은 독립형 레이저, 또는 하나의 레이저 시스템 내에 포함된 복수의 레이저 공동들의 일부인 레이저 공동으로부터 생성될 수 있다.
다수의 레이저 공동들, 예로서 튜브들을 가진 툴들은 2008년 4월 29일에 발행된, “박막들을 프로세싱하기 위한 시스템들 및 방법들”이라는 제목의, 미국 특허 번호 제7,364,952호에 논의된 바와 같이, (1) 동시에 트리거링하며 그 뒤에 다수의 펄스들을 조합함으로써 펄스 에너지를 증가시키며 (2) 다양한 튜브들의 지연된 트리거링 및 그 뒤에 그것들을 조합함으로써 펄스 지속 기간을 증가시키기 위해 이전에 개시되어 왔다. 다시 말해서, 펄스들은 수정된 단일 용해 및 고체화 사이클을 제공하기 위해 조합된다. 비-주기적 펄스 ELA는 그것이 별개의 용해/고체화 사이클들에서 다양한 레이저들의 펄스들을 사용한다는 점에서 상이하다. 그러나, 펄스들은 스테이지가 고속으로 이동하는 동안 그것들이 상당한 중첩을 보이는 시간 도메인에서 충분히 가깝다.
뿐만 아니라, 비-주기적 펄스 ELA 방법 및 툴은 또한 전자 장치로 형성될 막의 이들 영역들만을 결정화하도록 막의 선택적-영역 결정화를 수행하기 위해 사용될 수 있다. 비-주기적 펄스 ELA 방법 및 툴은 막의 제 1 영역에서의 결정 성장을 야기하는 선택적-영역 결정화, 그 뒤에 레이저들의 반복률에 의해 결정된 브레이크 및 그 후 막의 제 2 영역에서의 결정 성장을 야기하는 둘 이상의 레이저들의 제 2 펄스들에서의 상당한 중첩을 제공한다. 레이저 펄스들 사이에서의 타이밍은 비-주기적인 레이저 펄스 시퀀스들 및 조사된 영역들에서의 상당한 중첩이 생기게 하며, 이것은 이하에 상세히 논의된다. 이러한 방법들 및 시스템들은 높은 스루풋으로 ELA 프로세스들을 위해 사용될 수 있다.
선택적-영역 결정화에서, 막은 전자 디바이스들이 만들어지는 위치들에서 결정화된다(여기에 논의되지 않은 후속 프로세스에서). 그러나, 모든 전자 디바이스들이 동일하게 균일하거나 또는 매우 동일하게 도전성 재료일 필요는 없다. 예를 들면, 작은 TFT들은 큰 TFT들 또는 훨씬 큰 커패시터들보다 결정 균일성에 관하여 훨씬 더 요구가 많을 수 있다. 또한, 전류 구동을 위해 사용되는 TFT들은 스위칭을 위해 사용된 TFT들보다 더 양호한 균일성을 요구할 수 있다. 따라서, 결정화될 특정한 영역의 총 영역 중에서, 단지 일 부분만이 높은 결정 균일성 및 도전성의 영역을 획득하기 위해 다수의 레이저 펄스들을 갖고 결정화될 필요가 있을 수 있는 반면, 나머지는 보다 적은 펄스들 또는 심지어 단일 펄스를 갖고 프로세싱될 수 있다. 선택적 영역 결정화 비 주기적 펄스 ELA는 막의 선택적 영역들만을 스캐닝하기 위한 프레임워크를 제공하며, 그에 의해 프로세싱 시간을 감소시킨다.
비-주기적 펄스 ELA
비 주기적 ELA 시스템은 다음의 특징들 중 하나 이상을 포함한다: 다중 레이저들 또는 레이저 튜브들, 및 짧게 연속하여 펄스들을 갖도록 후속 펄스들의 지연된 트리거링을 위한 수단. 시스템은 또한 레이저 빔 펄스들이 기판 상에서의 특정 위치를 조사하도록 펄스들의 위치 제어된 트리거링을 포함할 수 있다. 시간적으로 가깝게 이격된 두 개의 펄스들의 타이밍은 막의 조사된 부분이 펄스들 사이에서 고체화하도록 허용되기 위한 것이어야 하는 반면, 위치 제어는 예를 들면, 픽셀 TFT들 또는 회로들의 컬럼을 생성하기 위해, 조사된 부분이 기판 상에 적절히 위치됨을 보장한다. 레이저 빔 펄스가 펄스 중첩 선택된 영역의 시퀀스를 갖기에 충분한 빔 폭을 가진 탑-햇 빔 프로파일을 갖는 것이 추가로 바람직하다.
레이저 소스들의 수는 스루풋, 레이저 전력, 패널 크기, 디스플레이 크기, 시스템 설계, 및 툴 유지와 같은 다양한 고려사항들에 기초하여 선택될 수 있다. 보다 많은 수의 레이저들이 일반적으로 보다 높은 결정화 레이트들을 야기하지만, 또한 보다 많은 수의 광학 소자들을 필요하게 만들며, 이것은 보다 복잡하며 값비싼 시스템 설계를 야기할 수 있다. 또한, 보다 많은 수의 레이저들은 서비스에 대한 보다 빈번한 요구, 예를 들면, 튜브 교체 때문에 툴의 증가된 다운시간을 야기할 수 있다. 레이저들의 수에 대한 대표적인 값들은 30, 40, 또는 50 인치들 이상만큼 큰 직경들을 가진 디스플레이들을 만들기 위해 각각이 2 m2 이상 및 가능하게는 5 또는 7.5 m2 만큼 클 수 있는 유리 패널들을 프로세싱하기 위해 약 600 W 이상의 전력을 갖는 2 내지 4개 이상의 레이저들일 수 있다.
비 주기적 펄스 ELA 툴들은 종종 종래의 ELA 및/또는 UGS 툴들에 비해 다음의 이득들을 제공할 수 있다:
1. 사전 선택된 영역들로의 효율적인 전력 전달: 위치 제어에 의해, 픽셀 TFT들/회로들 사이에서의 영역들은 불필요하게 결정화되지 않는다. 이것은 보다 높은 유효 결정화 레이트들을 이끈다.
2. 빔-에지 관련 아티팩트들의 제거: 빔 에지들은 그 안에서의 결정화된 영역들 모두가 펄스들의 정확하게 동일한 시퀀스를 경험하도록 픽셀 TFT/회로 영역들에 충돌하지 않는다.
3. 펄스 시퀀스의 최적화: 영역들은 다중 레이저 소스들로부터 및 다수의 스캔들 동안 펄스들의 시퀀스에 의해 조사되며 이와 같이 시퀀스가 최적화될 수 있다(예로서, 펄스 에너지, 펄스 지속 기간, 펄스 예열).
4. 스캔들 사이에서의 수직 변위를 구현함으로써 긴 축 상에서의 빔 비-균일성들을 완화시킴. (짧은 축 상에서의 빔 비-균일성들은 또한 스캔들 내에서 또는 그 사이에서 유효 병렬 변위에 의해, 즉 관심 영역들에 대하여 빔의 측면 변위를 시프트함으로써 완화될 수 있다).
다중 스캔들은 통상적으로 만족스러운 재료 균일성을 획득하기 위해 비 주기적 펄스 ELA에 요구된다. 비 주기적 펄스 ELA의 SAC 동작은 통상적으로 종래의 ELA보다 높은 스루풋 레이트들을 야기한다. 또한, 허용 가능하게 균일한 결정 구조를 획득하기 위해 요구된 비 주기적 펄스 ELA를 가진 펄스 수는 종래의 ELA를 갖고 요구된 것보다 적을 수 있다. 종래의 ELA에서, 빔 에지들은 스캔의 방향을 따라 조사 영역의 결정 구조들에서의 변화를 야기하는 관심 영역을 중첩시킨다. 결정 구조에서의 변화는 예를 들면, 1993년 10월 4일, Appl, Phys, Letter. 63, (14) Im 및 Kim의, 비정질 실리콘 막들의 엑시머 레이저 결정화에 수반된 위상 변환 메커니 즘들 물리학 레터 여기에서 부분적으로 용해된 저압 화학 기상 증착(“LPCVD”) 막들에서의 에너지 밀도의 함수로서 입자 크기의 변화가 논의되었고, LPCVD 비정질 Si 막들은 에너지 밀도에 따라 증가하는 입자 크기를 가진 막들을 이끄는 결정화를 트리거하는 작은 결정자들을 포함하는 것으로 여겨진다. 플라즈마 강화된 화학 기상 증착(“PECVD”) 막들에서, 용해 및 고체화 프로세스들은 이러한 결정자들의 부재에 의해 추가로 복잡해진다. 따라서, 결정화는 핵생성 프로세스를 통해 결정들의 형성에 의해 선행된다. 핵생성 밀도가 낮을 때, 이것은 예를 들면, 단일-샷, 즉 도 2d에 도시된 하나의 레이저 펄스, 조사된 PECVD 비정질 Si 막의 바로 그 에지에서 가시적인 것으로서, 디스크-형 결정 구조를 야기할 수 있다. 도 2d는 단일 샷 PECVD 비정질 Si 막의 에지 영역(120)을 도시한다. 이러한 에지 영역(120)은 비정질 Si 부분(122) 및 결정질 Si 부분(124) 양쪽 모두를 가진다. 그러나, 비정질 Si 및 결정질 Si 사이에서의 전이 영역(126)은 날카로운 에지가 아닌, 결정질 및 비정질 재료의 혼합물을 포함한 이종 영역이다. 제 1 조사 후 막의 비-균일성은 따라서 입자 크기 변화 및/또는 디스크-형 결정 구조들의 존재에 의해 영향을 받는다. 이러한 비 균일성들은 후속 방사들에서 쉽게 제거되지 않을 수 있다. 종래의 ELA에서, 10개의 펄스들 이상만큼의 후조차, 제 1 펄스 빔 에지의 에너지 밀도 경사의 효과는 여전히 가시적일 수 있다. 그러므로 큰 펄스 수가 제 1 펄스 빔 에지의 이력을 삭제하기 위해 요구된다.
여기에 개시된 바와 같이, 비-주기적 펄스 ELA를 사용하는 SAC는 동일하게 균일하게 결정화된 막을 달성하기 위해 보다 적은 펄스들을 요구할 수 있다. 이하에 보다 상세히 논의되는 바와 같이, 라인 빔의 단 축에 걸친 에너지 프로파일은 점차 변화하는 에너지 밀도의 리딩 및 트레일링 에지들 및 비교적 일정한 에너지의 중심 평탄 영역을 포함한다. 여기에 사용된 바와 같이, 용어(라인 빔)는 빔의 길이보다 상당히 더 작은 폭을 가진 빔을 나타내며, 즉 빔은 큰 종횡비를 가진다. 종래의 ELA에서, 빔 에지들은 재료 비-균일성의 중요한 소스이다. 비 주기적 펄스 ELA에서, 빔 에지들은 관심 영역이 제 1 펄스의 탑-햇 부분을 갖고 조사되도록 관심 영역의 밖에 위치된다. 뿐만 아니라, 빔의 에너지 밀도는 원하는 레벨의 재료 균일성에 도달하기 위해 요구된 펄스들의 수를 감소시키기 위해 누적 프로세스를 위한 가장 균일한 시재료를 생성하도록 최적화될 수 있다.
비-주기적 펄스 ELA를 수행하기 위한 시스템
도 3a는 비-주기적 펄스 ELA 시스템을 묘사한다. 시스템은 예를 들면 308 nm(XeCL) 또는 248 nm 또는 351 nm에서 동작하는 복수의 레이저 펄스 소스들(110, 110’)을 포함한다. 일련의 미러들(206, 208, 212)이 레이저 빔을, y-방향으로 스캐닝할 수 있는, 샘플 스테이지(180)로 향하게 한다. 빔은 예를 들면, 약 360 mm, 또는 약 470 mm, 또는 약 720 mm, 또는 1, 2 이상의 스캔들에서 유리 패널을 프로세싱하기에 적합한 임의의 길이를 가진 라인 빔으로 성형된다. 시스템은 또한 슬릿(140)의 반사를 판독하도록 레이저 빔 및 에너지 밀도 미터(216)의 공간 프로파일을 제어하기 위해 사용될 수 있는 슬릿(140)을 포함할 수 있다. 선택적 셔터(228)가 어떤 샘플도 존재하지 않거나 또는 어떤 조사도 요구되지 않을 때 빔을 차단하기 위해 사용될 수 있다. 샘플(170)은 프로세싱을 위해 스테이지(180) 상에 위치될 수 있다. 뿐만 아니라, 균질기들이 보다 균일한 탑 햇 빔 프로파일을 제공하기 위해 사용될 수 있다. 감쇠기가 사용될 수 있다. 빔 에너지는 레이저를 직접 제어함으로써 제어된다. 스테이지(180)는 선형 이동 스테이지일 수 있으며, 옆 이동들을 하기 위한 능력을 가질 수 있다. 선택적으로, 시스템은 확장된 지속 기간 펄스들을 생성하기 위해 펄스 확장기(213) 및 미러(214)를 포함할 수 있다.
샘플 이동 스테이지(180)는 바람직하게는 평면 Y 방향으로, 뿐만 아니라 선택적으로 x 방향 및 z 방향들로 샘플(170)의 이동들을 유발시키기 위해 컴퓨팅 장치에 의해 제어된다. 이러한 방식으로, 컴퓨팅 장치는 조사 빔 펄스에 대하여 샘플(170)의 상대적인 위치를 제어한다. 조사 빔 펄스의 반복 및 에너지 밀도가 또한 컴퓨팅 장치에 의해 제어된다. 빔 소스(110, 110’)(예로서, 펄스 엑시머 레이저) 대신에, 조사 빔 펄스는 이하에서 여기에 설명된 방식으로 샘플(170)의 반도체(예로서, 실리콘) 박막의 선택된 영역들을 적어도 부분적으로 용해시키기에(및 가능하게는 그것들의 전체 두께에 걸쳐 완전히 용해시키기에) 적합한 쇼트 에너지 펄스들의 또 다른 알려진 소스에 의해 생성될 수 있다는 것이 이 기술분야의 숙련자들에 의해 이해되어야 한다. 이러한 알려진 소스들은 펄스 고체 상태 레이저, 차단 연속파 레이저, 펄스 전자 및 및 펄스 이온 빔 등일 수 있다. 통상적으로, 빔 소스들(110, 110’)에 의해 생성된 방사 빔 펄스들은 400 mJ/cm2 내지 1 J/cm2 또는 1.5 이상의 범위에서의 샘플 레벨에서의 빔 강도, 10 내지 300 나노초의 범위에서의 펄스 지속 기간(FWHM), 및 10 Hz 내지 300 Hz 내지 600 Hz 또는 1.2 kHz 이상의 범위에서의 펄스 반복률을 제공한다.
도 3a의 대표적인 시스템은 이하에 추가로 상세히 설명된 방식으로 샘플(170)의 반도체 박막의 프로세싱을 실행하기 위해 사용될 수 있다. 마스크/슬릿은 결과적인 마스킹된 빔 펄스의 프로파일을 정의하기 위해, 및 이들 부분들이 이러한 마스킹된 빔 펄스에 의해 조사되고 그 후 결정화될 때 반도체 박막의 부분들의 인접한 부분들 및 에지 부분들의 비-균일성을 감소시키기 위해 본 개시의 대표적인 시스템에 의해 사용될 수 있다.
예를 들면, 비 주기적 펄스 ELA 프로세스를 위한 라인 빔은 약 100 이하 내지 300 마이크론들 내지 약 400 내지 600 이상의 마이크론들의 폭을 가질 수 있다. ELA 빔들의 플루언스들은 막의 완전한 용해를 유도하지 않도록 선택된다. 그러므로, ELA 빔은 주어진 막에서 완전한 용해를 유도하는 플루언스 값의 약 5% 내지 30% 이상만큼 더 낮은 플루언스를 가져야 한다. 완전한 용해를 유도하는 플루언스 값은 막의 두께 및 펄스의 지속 기간에 의존적이다. 뿐만 아니라, ELA 빔들은 약 300 Hz 내지 약 600 Hz의 비교적 낮은 반복률들을 가질 수 있다. 개시된 고 전력 레이저들은 펄스가 상기 영역 내에서 막을 용해시킬 수 있도록 조사된 영역의 길이에 걸쳐 적절한 에너지 밀도를 제공하도록 펄스 당 충분한 에너지를 제공한다.
ELA 라인 빔은 JSW(일본, 도쿄, 시나가와-구, 오사키 1-초메, 11-1, 게이트 시티 오사키-웨스트 타워에 위치된, Japanese Steel Works, Ltd)로부터 이용 가능한 특정 시스템들에서 사용된 바와 같은, 비교적 저 주파수 레이저 소스로부터 생성될 수 있다. TCZ로부터 이용 가능한 바와 같이, 고 주파수 레이저들은, TFT들 또는 회로들의 피치 및 펄스 반복률에 의해 구술되는, 요구된 스캔 속도가 매우 높아지기 때문에, 같은 비 주기적 펄스 ELA 프로세스에 잘 맞지 않는다.
도 3b에 예시된 바와 같이, 샘플(170)의 반도체 박막(175)은 예로서, 유리 기판(172) 상에 바로 위치될 수 있으며, 그 사이에서의 하나 이상의 중간 층들(177) 상에 제공될 수 있다. 반도체 박막(175)은 그것의 적어도 특정한 필요 영역들이 그것들의 두께 전체에 걸쳐 적어도 부분적으로 또는 완전히 용해될 수 있는 한 100Å및 10,000Å (1 마이크론) 사이에서의 두께를 가질 수 있다.
본 개시의 대표적인 실시예에 따르면, 반도체 박막(175)은 실리콘, (예로서, 비정질 실리콘 박막) 게르마늄, 실리콘 게르마늄(SiGe) 등으로 구성될 수 있으며, 그 모두는 바람직하게는 저 레벨들의 불순물들을 가진다. 반도체 박막(175)을 위한 다른 원소들 또는 반도체 재료들을 이용하는 것이 또한 가능하다. 반도체 박막(175) 바로 밑에 위치되는 중간 층(177)은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 및/또는 산화물, 질화물, 또는 다른 재료들의 혼합물들로 구성될 수 있다.
빔 펄스(200)의 대표적인 프로파일이 도 4에 예시되며, 이것은 또한 도 3a에 예시되며 및/또는 마스크에 의해 생성된 시스템의 광학에 의해 성형될 수 있다. 이러한 대표적인 실시예에서, 빔 펄스(200)의 에너지 밀도는 완전 용해 임계치 아래에 있는 에너지 밀도, 즉 막이 완전히 용해시키는 빔 펄스의 에너지 밀도를 갖는 프로파일(220)을 가진다. 특히, 이러한 프로파일(220)은 최상부 부분(205), 리딩 에지 부분(210) 및 트레일링 에지 부분(215)을 포함한다. 이 실시예의 최상부 부분(205)은 에너지 밀도가 대략 일정한 폭(C)에 대해 확장된다. 폭(C)은 100 마이크론들 내지 1 mm 사이에 있을 수 있다. 리딩 에지 부분(210)은 거리(D1)(예로서, 50 마이크론들 및 100 마이크론들 사이)에 대해 연장될 수 있으며, 트레일링 에지 부분(215)은 거리(D2)(예로서, 또한 50㎛ 및 100㎛ 사이)에 대해 확장될 수 있다. 리딩 에지 부분(210)은 D1P의 길이를 갖는 섹션을 가지며, 이것은 에너지 밀도가 결정화 임계치의 하부 포인트, 즉 막이 결정화하는 빔 펄스의 에너지 밀도에 대해 대략 일정할 때의 포인트로부터 확장된다. 유사하게, 트레일링 에지 부분(215)은 결정화 임계치의 포인트로부터 에너지 밀도가 대략 일정할 때의 상위 포인트로 확장되는 D2P의 길이를 갖는 섹션을 가진다. 최상부 부분(205)은 흔히 빔의 “탑 햇” 부분으로서 불리운다.
시스템은 또한 박막의 다중 섹션들의 동시 스캐닝을 가능하게 하기 위해 다수의 투사 렌즈들을 포함할 수 있다. 박막의 다중 섹션들의 동시 스캐닝을 허용하기 위한 시스템은 “박막들을 프로세싱하기 위한 시스템 및 방법”이라는 제목의 미국 특허 번호 제7,364,952호에 개시된다. 방법 및 시스템은 이중 레이저 소스를 사용하여 설명되지만, 부가적인 레이저들이 또한 사용될 수 있다.
비-주기적 레이저 펄스 패턴은 바람직하게는 동일한 반복률의 복수의 레이저들의 오프-셋 발화에 의해 획득된다. 상기 논의된 바와 같이, 레이저들은 도 2b 및 도 2c에 묘사된 펄스 에너지 프로파일들을 생성하기 위해 컴퓨터 시스템에 의해 제어될 수 있다. 상기 논의된 바와 같이, 개시된 실시예들에서, 두 개의 레이저 튜브들이 묘사되지만, 두 개 이상의 레이저 튜브들이 비-주기적 펄스 ELA를 위해 사용될 수 있다. 예를 들면, 각각이 별개의 레이저 펄스들을 방출하는, 3, 4, 5 이상의 레이저 튜브들은 각각의 스캔 동안 막의 각각의 부분으로 3, 4, 5 이상까지의 조사들을 제공하기 위해 사용될 수 있다.
막(170)은 비정질 또는 다결정 반도체 막, 예를 들면, 실리콘 막일 수 있다. 막은 연속 막 또는 비연속 막일 수 있다. 예를 들면, 막이 비연속 막이면, 그것은 리소그래픽으로 패터닝된 막 또는 선택적으로 증착된 막일 수 있다. 막이 선택적으로 증착된 막이라면, 그것은 화학 기상 증착을 통해 스퍼터링되거나 또는 용액 프로세싱된 박막, 예를 들면 실리콘 계 잉크들의 잉크-젯 프린팅일 수 있다.
비-주기적 펄스 ELA 방법
도 5a는 비-주기적 펄스 ELA 프로세스를 묘사한다. 도 5a는 두 세트들의 두 개의 레이저 펄스들에 의해 조사되어 온 막의 대표적인 예시를 도시하며, 여기에서 제 1 두 개의 레이저 펄스들은 시간적으로 함께 가깝게 발생하며, 지연(그 동안 기판이 화살표(980)에 의해 표시된 바와 같이 계속해서 y 방향으로 이동하는)으로 이어지며, 제 2 두 개의 레이저 펄스들이 또한 시간적으로 가깝게 발생한다. 프로세스는 1차 레이저로부터의 펄스들에 대응하는 두 개의 조사 단계들(단계 1 및 단계 3) 및 2차 레이저로부터의 펄스들에 대응하는 두 개의 조사 단계들(단계 2 및 단계 4)을 가진, 적어도 4개의 조사 단계들을 포함한다.
도 5a는 도 3a의 시스템의 광학에 의해 성형되고 및/또는 마스크에 의해 패터닝된 라인-형 빔(164)의 펄스들에 대하여 샘플(170)의 박막(175)의 순차적인 이동들을 예시한다. 도 5b는 도 5a에서의 영역(590)의 확대도이다. 샘플(170) 상에 제공된 반도체 박막(175)의 조사의 이러한 대표적인 예시에서, 샘플(170)은 라인-형 빔(164)의 방향에 대하여 음의 y-방향(화살표(980))으로 이동된다. 샘플(170)이, 라인-형 빔(164)이 박막(175)의 제 1 로우(510)를 가리키도록 하는 위치로 이러한 방식으로 이동될 때, 빔 소스(110)는 1차 레이저 소스(110)로부터의 제 1 라인-형 빔 펄스(410)가 조사하며 반도체 박막(175)의 제 1 로우(510)에서 하나 이상의 부분들(511 내지 519)을 적어도 부분적으로 용해시키도록 컴퓨팅 장치에 의해 구동된다. 도 5에 도시된 제 1 라인-형 펄스(410)의 프로파일 및 길이는 도 4에 예시된 펄스(200)의 프로파일 및 길이에 실질적으로 대응한다. 제 1 펄스(410)의 탑 햇 부분(205)의 폭(C)이 영역(910)에서의 부분들(511 내지 519)의 전체 단면들을 조사하고 부분적으로 용해시키기에 충분히 넓은 것이 바람직하다. 이들 부분들은 그것들이 픽셀들을 정의하기 위해 사용될 수 있도록 그 안에 특정한 구조들(예로서, TFT들)을 위치시키기 위해 지정될 수 있다. 부분적으로 용해되는 재-고체화된 부분들은 작은 입자 영역들을 소유할 가능성이 있지만, 비교적 균일한 재료를 그 안에 포함한다. 용해된 부분들(511 내지 519)은 그것들이 그 안에 균일한 결정 입자 성장을 갖도록 재-고체화하며 결정화한다.
두 번째로, 2차 레이저 소스(110’)로부터의 제 2 라인 빔 펄스(410′)는 박막(175)의 부분 용해를 유도하기 위해 박막(175)을 조사한다. 제 2 라인 빔 펄스(410′)의 탑 햇 부분은 부분들(511 내지 519)의 전체 단면들을 부분적으로 용해시키기 위해 박막(175)의 제 2 영역(920)을 조사한다. 도 5에 도시된 바와 같이, 영역(910) 및 영역(920) 상당한 중첩을 가지며 제 1 결정화 영역(960)을 형성한다. 개시된 비 주기적 펄스 ELA 프로세스에서, 제 1 영역 및 제 2 영역 사이에서의 중첩은 70% 이상, 85% 이상, 90% 이상, 95% 이상 또는 99% 이상일 수 있다.
제 1 로우(510)가 상기 설명된 바와 같이 라인-형 펄스들(410 및 410′)을 사용하여 조사되고 부분적으로 용해된 후, 샘플(170)은 빔(164)이 샘플(170) 상에 제공된 반도체 박막(175)의 제 2 로우(520)에 충돌하도록 컴퓨팅 장치의 제어를 통해 음의 y 방향으로 이동된다. 제 1 로우(510)에 대해서 및 제 2 로우(520)에 도달할 때, 1차 레이저 소스(110)는 제 1 로우(510)의 조사에 대하여 상기 설명된 바와 실질적으로 동일한 방식으로 제 2 로우(520)의 영역(940)에서의 하나 이상의 섹션들(521 내지 529)을 조사하며 적어도 부분적으로 또는 완전히 용해시키는 1차 레이저로부터 제 3 라인-형 펄스(420)를 생성하도록 컴퓨팅 장치에 의해 구동된다. 그 후, 2차 레이저 소스(110’)로부터의 제 4 라인 빔 펄스(420′)는 섹션들(521 내지 529)을 포함하는 박막(175)의 부분 용해를 유도하기 위해 박막(175)을 조사한다. 제 4 라인 빔 펄스(420)의 탑 햇 부분은 박막(175)의 제 4 영역(950)을 조사한다. 도 5에 도시된 바와 같이, 제 3 영역(940) 및 제 4 영역(950)은 제 2 결정화 영역(970)을 형성하기 위해 상당한 중첩을 가진다. 개시된 비 주기적 펄스 ELA 프로세스에서, 제 1 영역 및 제 2 영역 사이에서의 중첩은 70% 이상, 85% 이상, 90% 이상, 95% 이상 또는 99% 이상일 수 있다.
샘플(170)의 이러한 이동(라인-형 빔(164)의 충돌이 반도체 박막(175)의 제 1 로우(510)에서 제 2 로우(520)로 이동하도록)은 거리(D)에 대해 실행된다. 거리(D)는 거리(D)를 통한 샘플(170)의 이동이 샘플(170)의 다른 로우들에 대해 수행되기 때문에 픽셀 로우 주기성 또는 픽셀 피치로서 또한 불리울 수 있다.
빔(164)에 의해 그것의 충돌에 대하여 샘플(170)의 이동은 계속해서 수행될 수 있다(예로서, 정지 없이). 컴퓨팅 장치는 미리 정의된 주파수에 기초하여 대응하는 펄스들(410, 410′, 420, 420′)을 생성하도록 레이저들(110, 110′)을 제어할 수 있다. 이러한 방식으로, 박막(175)의 각각의 로우들(510, 520)이 펄스들에 의해 정확히 조사되도록 라인-형 펄스들(410′, 410, 420′, 420)에 의해 반도체 박막(175)의 충돌에 대하여 샘플(170)의 연속 이동의 속도(V)를 정의하는 것이 가능하다. 예를 들면, 샘플(170)의 이동의 이러한 속도(V)는 다음과 같이 정의될 수 있다: V=Dxf레이저 여기에서 f레이저 는 레이저들의 각각의 주파수이다. 따라서, 거리(D)가 200㎛이며 f레이저 가 300 Hz이면, 속도(V)는 대략 6 cm/초일 수 있고, 이것은 일정 속도일 수 있다.
샘플(170)이 빔(164)에 의해 그것의 충돌에 대하여 계속해서 이동되어야 할 필요는 없지만, 1차 레이저 소스(110) 및 2차 레이저 소스(110’)의 구동은 이동 스테이지(180)에 의해 제공된 위치 신호에 기초하여 제어될 수 있다. 이러한 신호는 라인-형 빔(164)에 의해 그것의 충돌의 위치에 대한 샘플(170)의 위치를 표시할 수 있다. 이러한 신호와 연관된 데이터에 기초하여, 컴퓨팅 장치는 반도체 박막(170)의 특정 부분들(예로서, 로우들)의 유효 조사를 달성하기 위해 레이저 소스들(110, 110’)의 구동 및 샘플(170)로의 이동을 지시할 수 있다. 따라서, 반도체 박막(175)의 적어도 부분들의 위치 제어된 조사는 라인-형 빔(164)을 사용하여 달성될 수 있다.
모든 4개의 조사들이 영역을 부분적으로 용해시키며 용해된 영역은 그 후 결정화된 영역을 형성하기 위해 빠르게 고체화한다. 제 1 영역(910) 및 제 2 영역(920)이 중첩하는 박막(175)의 영역은 제 1 결정화 영역(960)을 형성한다. 제 3 영역(940) 및 제 4 영역(950)이 중첩하는 박막(175)의 영역은 제 2 결정화 영역(970)을 형성한다.
제 1 및 제 2 레이저 펄스들의 막 속도 및 반복률(주파수)은 막 상에서의 후속 결정화 영역들의 위치를 결정한다. 하나 이상의 실시예들에서, 제 1 및 제 2 결정화 영역들(960, 970)은 또한 중첩할 수 있으며, 이 경우에, 막이 y 방향으로 스캐닝되기 때문에, 전체 막 표면이 결정화될 수 있다.
도 5a에 도시되는 바와 같이, 제 1 및 제 2 결정화 영역들(960, 970)은 중첩하지 않는다. 따라서, 비-주기적 펄스 시퀀스는 단지 특정한 관심 영역들, 예를 들면, 픽셀 TFT들 또는 회로들(511 내지 519) 및 디스플레이 또는 센서 어레이와 같은 능동-매트릭스 디바이스에서의 TFT들 또는 회로들(521 내지 529)을 선택적으로 결정화하기 위해 사용될 수 있다. 이러한 SAC 실시예에서, 제 1 및 제 2 결정화 영역들(960, 970) 사이에 어떤 중첩도 없다. 중첩의 부족 때문에, 샘플이 유지되는 스테이지들은 매트릭스 형 전자 장치의 주기성을 매칭시키기 위해 제 1 및 제 2 결정화 영역들(960, 970) 사이에서의 간격을 증가시키도록 보다 높은 속도로 이동할 수 있다. 스테이지 속도에서의 이러한 증가는 전체 프로세싱 스루풋에서의 상당한 증가를 야기할 수 있다. 예를 들면, 디스플레이의 픽셀 어레이에서, 전자 장치의 밀도는 비교적 낮으며, 예를 들면, 수백 ㎛ 이상, 예를 들면, 1 mm 이상의 픽셀 피치를 가지며, 스루풋에서의 상당한 증가는 단지 이들 영역들을 결정화함으로써 달성될 수 있다. 따라서, 스테이지는 막 상에서의 선택된 영역들의 전체 결정화를 성취하기 위해 주어진 레이저 펄스 레이트에 대해 보다 빠른 속도들로 이동될 수 있다. SAC 비-주기적 펄스 ELA 시스템을 위한 스루풋에 대한 대표적인 값들은 본 출원의 예시적인 섹션에서 언급된다. 따라서, 비-주기적 펄스 SAC의 스루풋 개선은 대형 텔레비전 제조를 위해 요구되는 바와 같이, 큰 패널들, 예로서 Gen8 패널들(~2.20×2.50 m2)을 위한 보다 경쟁력 있는 스루풋들을 가능하게 한다.
도 6은 제 1 및 제 3 라인 빔 펄스들(1000, 1010)이 제 2 및 제 4 라인 빔 펄스들(1020, 1030)보다 낮은 에너지 밀도를 가진다는 점을 제외하고, 도 5a에 도시된 스캔과 유사한 스캔을 묘사한다. 이러한 도면은 도 7c에 묘사된 에너지 밀도들에 대응한다. 에너지 밀도들은 범위가 완전한 용해 임계치의 약 20%에서 약 70%까지 이를 수 있다. 일반적으로, 비 주기적 펄스 ELA에서, 제 1 용해 및 고체화 사이클은 저 결함 밀도를 가진 충분한 균일성 재료를 야기하는 ELA에서 누적 프로세스를 유용하기 위해 가장 균일한 결정 구조를 제공하기 위해 최적화될 수 있다. 예를 들면, 제 1 펄스는 완전 용해 임계치보다 높은 에너지 밀도에 있을 수 있다. 이러한 보다 높은 에너지 밀도는 예를 들면 단지 단일 용해 및 고체화 사이클(즉, 개별적인 것이 아님)을 야기하기 위해 제 1 두 개의 펄스들을 동시에 발화시킴으로써 쉽게 달성될 수 있다. 마찬가지로, 제 1 두 개의 펄스들은 특히 시재료가 PECVD 증착된 a-Si 막일 때, 부분적으로 용해된 재료의 균일성을 더 추가로 유용할 수 있는 보다 긴 펄스 지속 기간을 가진 조합된 펄스를 형성하기 위해 작은 지연을 갖고 트리거링될 수 있다.
도 7은 도 5a에 설명된 바와 같은 제 1 비-주기적 펄스 스캔을 묘사하며 또한 막(1100)의 역 방향으로 제 2 스캔을 포함한다. 도 7의 제 1 스캔에서, 5개의 영역들(1110, 1112, 1114, 1116, 및 1118)은 제 1 방향(1120)으로 스캔이 진행됨에 따라 조시된다. 도 5a에 대하여 논의된 바와 같이, 5개의 영역들(1110, 1112, 1114, 1116, 및 1118)의 각각은 제 1 라인 빔 펄스(1122)에 의해 조사된 영역 및 제 2 라인 빔 펄스(1124)에 의해 조사된 영역에 대응한다. 각각의 조사는 조사된 영역의 부분 용해 및 후속 결정화를 야기한다. 제 1 라인 빔 펄스(1122)에 의해 조사된 영역 및 제 2 라인 빔 펄스(1124)에 의해 조사된 영역에 의해 형성된 중첩 영역은 제 1 영역(1110)에 대응한다. 막의 5개의 영역들 모두가 제 1 스캔에서 조사된 후, 막은 양의 x 방향으로 시프트되며 제 2 스캔은 제 1 스캔과 반대 방향으로, 화살표(1130)의 방향으로 발생한다. 다중 스캔 종래의 ELA 기술은 “박막들의 결정화를 위한 시스템들 및 방법들”이라는 제목의 WO 2010/056990에 개시된다. 몇몇 실시예들에서, 막은 스캔 전에 x 방향으로 시프트되지 않거나 또는 막은 제 1 및 제 2 스캔들 사이에서 음의 x-방향으로 시프트될 수 있다. 도 7에 도시된 바와 같이, 제 2 스캔은 조사된 영역들(1132, 1134, 및 1136 등)을 야기한다. 이러한 다중 패스 스캔은 보다 높은 품질 결정학적 막을 제공할 수 있다. 막은 1, 2, 3, 4, 5 이상의 횟수들로 스캐닝될 수 있다.
따라서, 비-주기적 펄스 ELA 시스템은 원하는 수의 펄스들에 도달하기 위해 다수의 스캔들을 실행할 수 있으며, 예로서 4개의 레이저 튜브 시스템이 막의 단위 면적 당 총 20개의 펄스들에 도달하기 위해 5 스캔 프로세스에 사용될 수 있다. 기술은 막의 각각의 세그먼트를 위한 펄스 에너지 시퀀스의 정확한 제어를 허용한다. 예를 들면, 비-주기적인 펄스 ELA에서, 제 1 스캔 동안 펄스들의 각각의 트레인에서의 제 1 펄스는 후속 스캔들보다 낮은 플루언스에 있을 수 있다. 몇몇 실시예들에서, 표면에 충돌하기 위한 마지막 펄스들은 ELA 프로세싱된 막들의 표면 거칠기를 감소시키도록 표면 용해를 유도하기 위해 보다 낮은 에너지 밀도에 있을 수 있다. 뿐만 아니라, 픽셀 TFT들 또는 회로들의 각각의 세그먼트 또는 그것의 임의의 부분은 빔 에지들을 가진 그것의 조사가 전체적으로 회피될 수 있을 때 정확하게 동일한 펄스 에너지 밀도 시퀀스를 가질 수 있다. 관심 영역들에 충돌하기 위한 빔 에지들의 회피는 누적 프로세스가 보다 빠르게 바람직한 균일성을 가진 재료로 집중될 수 있음을 의미하며, 이와 같이 이러한 재료에 대한 총 펄스 수는 종래의 ELA 프로세스와 비교하여 감소될 수 있다. 따라서, 방법의 이득들은 두 배이다: 선택적-영역 결정화의 결과로서 감소된 평균 수의 펄스들 및 빔의 에지들을 가진 조사를 회피한 결과로서 제 1 펄스 후 재료의 감소된 초기 비-균일성 때문에 관심 영역들에서의 감소된 수의 펄스들.
이전에 논의된 ELA 방법들에 비교할 때, 비-주기적 펄스 선택적-영역 결정화 ELA에서의 빔 폭은 종종 더 적을 수 있으며; 그것은 단지 결정화될 영역들의 폭만큼 넓을 필요가 있다. 그러므로, 빔 길이를 증가시키기 위해 사용될 수 있는 과잉 에너지가 이용 가능하다. 보다 긴 빔 길이는 보다 큰 치수 투사 렌즈들을 사용하여 실현될 수 있다. 또한, 빔은 빔 펄스들의 스캐닝 동안 막에서의 다수의 영역들을 동시에 결정화하기 위해 별개의 광학 경로들로 분리될 수 있다. 스캔 시 프로세싱된 영역의 길이를 증가시키는 것은 막을 완전히 결정화하기 위해 요구된 스캔들의 총 수를 감소시킬 수 있다.
부가적으로, 선택적-영역 결정화 비 주기적 펄스 ELA는 관심 영역이 빔의 트레일링 에지들에 의해 조사되지 않도록 빔의 탑 햇 부분을 정확히 정렬시키기 위해 사용될 수 있다. 이상적으로, 관심 영역의 제 1 조사는 빔의 탑 햇 부분과 함께이거나 또는 적어도 막의 결정화 임계치 이상의 유사한 에너지 밀도의 모두인 라인 빔의 일 부분과 함께이어야 한다. 이러한 방식으로, 밤 에지들이 막 상에서의 관심 영역을 조사하지 않도록 막을 선택적으로 조사함으로써, 막 내에서의 요구된 미세구조 및 균일성을 생성하기 위해 요구된 스캔들의 수는 감소될 수 있다.
몇몇 실시예들에서, 광학은 각각이 픽셀 TFT들 또는 픽셀 회로들의 또 다른 컬럼으로 향해지는 둘 이상의 라인 빔들(또는 적어도 나중에 픽셀 TFT들 또는 회로들이 제조되는 위치들)로 빔들을 분리하기 위해 사용될 수 있다. 이러한 방식으로, 단위 면적 당 펄스들의 수의 두 배인 두 개의 라인 빔들로 분리된 빔을 사용하는 것은 훨씬 더 적은 스캔들이 완전한 결정화에 도달하기 위해 필요하도록 달성될 수 있다. 다수의 병렬 라인 빔들이 픽셀 TFT들/회로들의 인접한 컬럼들에 충돌하기 위해 사용될 수 있거나 또는 비-인접한 컬럼들에 충돌하기 위해 사용될 수 있다. 다수의 라인 빔들은 빔들을 분리하며 별개의 광학 트랙들 상에서 그것들을 향하게 하는 알려진 방식들을 사용하여 생성될 수 있다. 분리된 빔들은 또한 광학 경로의 부분을 통해, 예를 들면 투사 렌즈들을 통해 또는 심지어 분리 바로 후에 공동으로 이동시키기 위해 다시 합류될 수 있다. 분리된 빔들은 서로에 평행하여 및/또는 서로에 대하여 약간 오프셋된 각도 하에서 이동할 수 있다. 빔 길이를 유지하면서 빔들을 분리하는 것은 대략 1/m 폭을 가진 빔들을 야기할 것이며, 여기에서 m은 라인 빔들의 수이다.
비 주기적 펄스 ELA 방법의 특정한 파라미터들은 빔 폭에 의존하며, 이것은 결과적으로 결정화될 영역의 폭에 의존할 수 있다. 예를 들면, 능동-매트릭스 디바이스의 크기는 특정한 픽셀 치수를 제안할 수 있다. 픽셀 치수들은 비 주기적 ELA 프로세싱 능력들을 이용하는 새로운 픽셀 레이아웃들이 생기게 할 수 있다. 예를 들면, 660㎛ 픽셀 피치를 가진 55 인치 디스플레이는 300㎛ 만큼 넓은 결정화 영역들을 요구할 수 있다. 픽셀 치수들의 추가 축소(예를 들면, 초-고 화질 디스플레이들을 위한) 및 비 주기적 ELA 결정화 기법들을 갖고 보다 적절한 레이아웃을 향한 설계의 최적화는 예를 들면, 150㎛ 이하로 이러한 영역의 치수를 감소시킬 수 있다. 최적화는 두 개의 인접한 컬럼들에서 픽셀들을 위한 상이한 레이아웃들을 갖는 것을 더 포함할 수 있다: 인접한 컬럼들에서의 TFT/회로들은 그것들이 단일 조사 내에 중첩될 수 있도록 서로에 더 가깝게 위치될 수 있으며, 그 후 조사될 다음 영역으로 이동된 거리는 훨씬 더 클 수 있다.
픽셀 TFT들을 제외하고, TFT들은 또한 예를 들면, 컬럼 및 로우 드라이버들을 만들기 위해, 디스플레이의 주변에서 바람직할 수 있다. 로우 드라이버들은 비디오 신호들을 프로세싱하기 위해 보다 높은 성능을 가질 필요가 있을 것이다. 몇몇 실시예들에서, SAC는 디스플레이의 주변에 원하는 드라이버들을 통합하기 위해 결정화된 재료의 충분한 면적을 제공한다. 다른 실시예들에서, 비 주기적 펄스 ELA는 디스플레이의 주변을 보다 완전히 결정화하기 위해 별개의 결정화 단계들로 이어질 수 있다. 이것은 이들 영역들에서 종래의 스캐닝된 ELA를 수행함으로써 동일한 레이저 및 광학 경로를 사용하여 행해질 수 있다. 대안적으로, 이것은 순차적 측면 고체화(“SLS”) 또는 ELA를 수행하기 위해 좁은 라인 빔에서 성형된 고체 상태 레이저를 사용하여 행해질 수 있다. 대안적으로, 예를 들면, 2-샷 SLS(즉, 2008년 10월 31일에 출원된, “고 주파수 레이저들을 사용한 박막들의 균일한 순차적 측면 고체화”라는 제목의 미국 특허 출원 일련 번호 제12/063,814호에 도시된 바와 같이 단위 면적 당 두 개의 레이저 펄스들) 또는 점 SLS(즉, 2010년 1월 12일에 발행된 “결정학적-방향 제어된 폴리-실리콘 막들을 생성하기 위한 시스템들 및 방법들”이라는 제목의 미국 특허 번호 제7,645,337호에 도시된 바와 같이 점 패턴을 가진 마스크를 사용한 SLS)를 수행하기 위한 2D 투사 방사 툴. 이러한 것은 정밀 스테이지들로부터 이득을 얻기 위해 동일한 투로 통합될 수 있다. 여기에 사용된 바와 같이, x-샷 프로세스는 막의 각각의 타겟팅된 영역을 x 회 조사하는 것을 나타낸다.
상기 설명된 바와 같이, 선택적-영역 결정화는 예를 들면 매트릭스-형 전자 디바이스 또는 회로에서 관심 영역들만을 결정화하는 것을 수반한다. 따라서, 결정화된 영역들의 위치들은 매트릭스-형 전자 디바이스 또는 회로에서 노드들의 위치들에 대하여 정렬될 필요가 있다. 따라서, SAC를 구현하기 위해, 샘플 정렬 기술들이 구현되어야 한다. 샘플 정렬의 단계는 다양한 기술들에 따라 달성될 수 있다. 일 기술에서, 샘플 정렬은 샘플 위치가 전자 디바이스들을 만들기 위한 추가 프로세싱 단계들에서 재생될 수 있도록 하는 방식으로 샘플을 위치시키기 위한 능력을 추가로 갖는 결정화 시스템을 사용하여 수립될 수 있다. 하나의 공통적인 방식은 패널이 결정화 이전에 검출되며 결정화 프로세스가 정렬되는 기준들 또는 정렬 마크들을 제공받을 때이다. 샘플 정렬의 이러한 방법들은 마이크론-미만의 정확도가 이러한 디바이스들의 다양한 특징들을 오버레이하는 박막 트랜지스터들을 만들기 위해 리소그래픽 절차들에서 흔히 사용된다. SAC에서의 샘플 정렬은 리소그래피에서에서만큼 정확할 필요는 없다. 예를 들면, 결정화 영역은 각각의 측면 상에서 수 마이크론들 또는 10 이상의 마이크론만큼 관심 영역보다 클 수 있다.
또 다른 기술에서, 샘플 정렬은 전자 디바이스들을 제조하기 전에 결정된 영역들의 위치를 검출함으로써 수립된다. 위치는 전자 장치가 위치되는 검출 영역들을 통해 달성될 수 있다. 영역들은 비정질에서 결정질로의 변화가 광학 속성들에서의 변화에 대한 결과로서 현미경으로 가시적일 수 있기 때문에 검출될 수 있다.
샘플 정렬을 위한 시스템은 기준들을 검출하며 상기 기준에 대하여 알려진 위치에 샘플을 정렬시키기 위한 자동화된 시스템을 포함할 수 있다. 예를 들면, 시스템은 움직임을 제어하며 막 상에서의 기준들을 검출할 수 있는 광학 검출기에 응답하기 위한 컴퓨팅 장치를 포함할 수 있다. 광학 검출기는 예를 들면 CCD 카메라일 수 있다.
PECVD 비정질 Si 막들의 균일한 부분 용해 결정화
상기 논의된 바와 같이, 부분 용해 결정화 기술들은 하나 이상의 조사들이 적어도 마지막 펄스가 막의 완전한 용해를 유도하지 않는 실리콘 막을 결정화하기 위해 사용되는 것들이다. 몇몇 실시예들에서, 부분 용해 플러드 조사 방법은 미세립 균일 결정화 막을 생성하거나 또는 비-주기적 펄스 조사 방법을 위한 전구체 막을 생성하기 위해 사용될 수 있다. 부분 용해 플러드 조사 방법은 임의의 기존의 결정자들이 없는 비정질 실리콘 막(예로서, PECVD 막)이 두 개의 단계들에서 막 두께를 초과하는 평균 측면 치수들을 가진 입자들을 가진 미세립 균일 결정질 막으로 변환되는 2 샷 부분 용해 프로세스일 수 있다. 부분 용해 플러드 조사 방법은 또한 임의의 기존의 결정자들이 없는 비정질 실리콘 막(예로서, PECVD 막)이 막 두께보다 작은 평균 측면 치수들을 가진 입자들을 갖는 미세립 균일 결정질 막으로 변환되는 확장된 지속 기간 단일 샷 부분 용해 프로세스일 수 있다.
교수 James Im의 작업은 낮은 입자내 결함 밀도를 가진 입자들의 측면 성장을 야기하는 “근-완전 용해”가 발생하는(Im 외, APL 63, 1993, p. 1969) 방식으로 완전한 용해 임계치에 가까운 에너지 밀도로 슈퍼 측면 성장(“SLG”)이 단일 샷 조사 프로세스들에서 발생할 수 있다는 것을 보여주었다. 이러한 재료는 100 cm2/Vs로부터 위쪽으로 이동도들을 갖는 TFT들을 생성하기 위해 사용될 수 있다. 그러나, 이러한 재료의 TFT 균일성은, 입자 크기가 (1) 펄스 에너지 밀도, (2) 전구체 막에서의 이질성들, 및 (3) 완전 비정질 막이 사용된다면, 결정 핵생성 프로세스의 스토캐스틱 특징에 매우 민감하기 때문에, 취약하다. 이러한 SLG 체제에서의 다수의 조사들은, 그러나 보다 균일하게 사이징된 입자들을 야기할 수 있다. 이것은 자기-안정화 프로세스를 야기하는, 조사 광의 파장에 비례한 막에서의 주기적 표면 거칠기의 형성에 의해 가능해진다. 이러한 접근법은 가장 흔히 라인 빔을 사용하여, ELA로서 상업화되어 왔다. 상기 논의된 바와 같이, ELA 프로세스는 처음에 비-균일 다결정 막이 근-완전 용해 체제에서 다수의 방사들로 인해 보다 균일한 상태로 집중되는 누적 프로세스이다. 그러나, ELA 프로세스는 초기 다결정 상태가 균일하다면 보다 효율적일 수 있다.
상기 논의된 바와 같이, 보다 균일한 다결정 막은 관심 영역들이 빔의 에지들을 갖고 조사되지 않는 비 주기적 펄스 ELA 시스템 또는 UGS 시스템을 사용하여 획득될 수 있다. 그러나, 빔의 탑 햇 부분을 갖고 처음에 조사된 고른 영역들은 전구체 막에서의 이질성들, 및 완전 비정질 막의 경우에, 결정 핵생성 프로세스의 스토캐스틱 특징의 결과로서 비 균일성을 겪을 수 있다. 본 개시는 상기 설명된 ELA 프로세스(종래의 및 비-주기적 펄스 양쪽 모두)의 효율성을 증가시키기 위해 유리할 수 있는 균일한 초기 결정화된 다결정 막을 생성하기 위해 부분 용해 결정화를 수행하기 위한 방법들 및 시스템들에 관한 것이다. 다른 실시예들에서, 강화된 균일성을 가진 획득된 PMC 재료는 자체가 추가 ELA 프로세싱 없이 박막 전자 디바이스들을 생성하기 위해 사용될 수 있다. 이것은 보다 낮은 성능 박막 디바이스(예로서, 100 cm2/Vs 미만 또는 10 cm2/Vs만큼 낮은)가 충분하지만 막의 균일성이 여전히 중대한 상황들에서 유리할 수 있다.
부분 용해 결정화(즉, 근-완전 용해 임계치 이하의 에너지 밀도들에서의 결정화)는 1993년, 10월 4일, Appl. Phys. Lett. 63, (14), Im 및 Kim의 비정질 실리콘 막들의 엑시머 레이저 결정화에 수반된 위상 변환 메커니즘에서 LPCVD를 사용하여 물리학 레터 이전에 설명되었다. 이러한 연구는 LPCVD Si 막들이 완전히 비정질이 아니며 작은 결정자들이 결정화를 시딩하는 막들에 존재한다는 것을 나타내었다. 결정자들의 고 밀도 때문에, 결정자들 사이에서의 측면 간격은 극히 작으며 결정 성장이 대개 막의 평면에 수직인 방향으로 발생한다. 입자들의 매우 작은 크기는 이러한 재료를 균일한 TFT들을 만들기 위해 매력적이게 만든다. LPCVD 막들의 이러한 단일-샷 결정화는 레이저 펄스들의 스테이지-동기화된 방사(2 차원 투사 시스템을 사용한 “에지 영역들을 최소화하기 위해 기판 상에서의 막 영역들, 및 이러한 막 영역들의 구조의 레이저 결정화 프로세싱을 위한 프로세스 및 시스템”이라는 제목의, 미국 특허 출원 공개 번호. 제2006-0030164 A1호 및 라인-빔 ELA 시스템을 사용한, “라인-형 빔을 이용한 기판 상에서의 막 영역들, 및 이러한 막 영역들의 구조들의 레이저 결정화 프로세싱을 위한 프로세스들 및 시스템들”이라는 제목의, 미국 특허 출원 공개 번호 제2007-0010104 A1호를 참조)가 추가로 가능한 플러드 조사 툴들을 갖고 수행되는 UGS 방법들로서 불리우는 것 중 하나이다. 잠재적으로, 이것은 매우 높은 스루풋을 가진 LTPS 디바이스들을 만들기 위한 방법일 수 있다. 이러한 디바이스들은 현재 비정질 실리콘이 불충분한 성능 레벨(n-채널 UGS TFT들에 대해 최대 30 또는 심지어 50 cm2/Vs에 비교하여 n-채널 a-Si TFT들에 대해 대략 1 cm2/Vs)이라고 결론지어진 UD-LCD TV 제품들(예로서, 대략 2000x4000 픽셀들, 480 Hz 및 80”)을 위해 고려된다.
매우 작은 주형 입자들을 가진 PMC 미세구조는 결코 일반적으로 이러한 부분적 용해 에너지 밀도 체제에서 달성되지 않는다. 연구들은 현재 이해된 바와 같이 부분 용해 결정화기 소립 균일 LTPS TFT들의 제조 시 재생 가능하게 사용될 수 없다는 것을 보여주었다. Mariucci 외(얇은 고체 막들 427 (2003) 91-95)는 예를 들면 매우 이질적이며 부분적으로 매우 결함 있는 재료들이 획득될 수 있다는 것을 보여준다(측면 성장을 통해 보다 크며 보다 깨끗한 입자들에 의해 둘러싸여진 결함 코어들).
도 8a는 PMC 체제의 저 단부에서 하나의 조사 후 막의 표면의 AFM 스캔을 묘사한다. 그것은 고체화 시 Si의 팽창의 결과로서 측면 성장 및 그에 부응하여 측면 질량 흐름을 표시하는 큰 돌출부들에 의해 둘러싸여진 디스크 형 구조들을 보여준다. 도 8b는 도 8a에서의 결정 구조의 예시이다. 8b에서 결정 구조는 결함이 있는 코어(800)를 가진다. 이러한 구조는 측면 결정화를 시딩하며 디스크 형 구조들을 야기하는 핵생성 이벤트들의 저 밀도의 결과이다. 초기 성장 상태들은 평형과 거리가 멀다. 이와 같이 결정들은 매우 결함이 있다. 성장 앞면들이 서로에 작용함에 따라, 충분한 열이 방출되며 막의 상당한 재가열을 이끈다. 재가열은 보다 낮은 결함 밀도 측면 성장을 야기할 수 있다.
도 8c는 보다 큰 에너지 밀도에 있지만 여전히 PMC 체제에 있는 하나의 조사 후 막의 표면의 AFM 스캔을 묘사한다. 도 8d는 도 8c에서의 결정 구조의 예시이다. 여기에서, 보다 큰 에너지 밀도 방사로부터 도입된 추가 열은 위상 변환의 초기 스테이지들에서 형성된 결함 있는 코어 영역들의 재-용해를 야기한다. 결함 있는 코어 영역의 용해 임계치는 저 결함 밀도 외부 링의 것보다 낮으며 이와 같이 우선적으로 용해시킬 것이다. 이들 에너지 밀도들에서의 재-성장은 외부 링으로부터 시딩될 것이며 안쪽으로 진행된다. 이러한 시딩은 고체화 시 Si의 팽창의 결과로서 중심에 작은 돌출부를 생성한다. 이들 돌출부들은 도 8c에서 AFM 스캔에 가시적이다. 결함 있는 코어 영역들의 재-용해는 보다 균일한 막들을 야기할 수 있다. 도 8d는 막의 근 완전 용해를 위해 충분한 에너지 밀도들로 획득된 결정 구조의 예시이다. 근 완전 용해는 고체인 채로 있는 작은 시드 영역들을 제외하고 전체 막이 용해되는 용해 기법을 나타낸다. 막의 고체화 시, 결정 입자들은 이들 용해되지 않은 입자들로부터 성장한다. 도 8e는 용해되지 않은 시드로부터 측면 결정화 시 형성된 원형 영역을 도시한다.
결함 있는 코어 영역들의 2차 용해는 레이저 펄스의 시간 프로파일에 의해 영향을 받을 수 있다. 예를 들면, Coherent, Inc. (캘리포니아 산타 클라라)로부터 이용 가능한 액시머 레이저들은 강도에서 피크들을 보여주는 시간 프로파일을 가지려는 경향이 있다. 제 1 피크는 막의 초기 폭발성 결정화를 이끌 수 있는 반면, 제 2 피크는 초기 스테이지들 동안 형성된 결함 있는 코어 영역들의 선택적 재-용해를 야기할 수 있다. 레이저의 시간 프로파일은 시간에 걸쳐, 특히 레이저 가스의 노화를 갖고, 가변적인 것으로 알려져 있다. 궁극적으로, 시간에 걸쳐, 제 3 강도 피크가 나타날 수 있다. 따라서, 코어 재-용해 후 재료가 보다 균일할 수 있지만, 그것은 레이저 툴로부터 많은 펄스들에 걸쳐 쉽게 재생 가능하지 않다. 다른 레이저들은 단지 단일 강도 피크를 가질 수 있으며 동일한 펄스 내에서의 재-용해의 세부사항들은 상이할 가능성이 있을 것이다.
이러한 미세구조의 재생 가능성을 개선하기 위한 하나의 방법은 막을 두 번 조사하는 것이다. 제 1 펄스는 결함 코어 재료를 획득하기 위해 최적화될 수 있는 반면, 제 2 펄스는 재-용해 및 그에 따라 코어 영역들을 세정하기 위해 최적화될 수 있다. 이것은 2개의 스캔들 또는 하나의 단계 및 두 개의 펄스들이 다음 위치로의 스테이지 단계들 전에 각각의 위치에서 조사되는 조사 절차를 사용하여 행해질 수 있다.
본 개시는 보다 효율적인 방식으로, 즉 단일 스캔으로 이러한 2 파트 조사 부분 용해 결정화 프로세스를 제공하기 위한 시스템에 관한 것이다. 비 주기적 펄스 ELA 시스템은 막에 걸쳐 큰 입자들 그러나 열악한 균일성을 가진 중간 미세구조를 획득하기 위해 2 파트 프로세스의 제 1 레이저 펄스를 생성하기 위해 사용될 수 있는 반면, 제 2 펄스는 최종 균일 막을 생성하기 위해 중간 미세구조를 세정하기 위해 사용된다. 본 방법은 따라서 재-용해된 코어 영역들에 대한 최적화된 에너지 밀도 윈도우를 달성하기 위해 제 2 펄스의 지연된 트리거링(및 가능하게는 제 1 또는 제 2 펄스의 플루언스 제어)을 교시한다. 지연된 트리거링은 미믹 펄스 지속 기간 전, 하지만 그것으로 및 미러들에 의한 광학 손실들 없이 제안되어 왔다. 펄스들이 가까우며 중첩할 수 있기 때문에, 이것은 제 2 펄스의 도착 시 막이 완전히 냉각되지 않거나 또는 가능하게는 심지어 완전히 고체화되지 않아서, 에너지 밀도의 보다 효율적인 사용을 야기한다는 것을 의미한다. 뿐만 아니라, 제 1 및 제 2 펄스들의 에너지 밀도들은 동일할 수 있거나 또는 상이할 수 있다. 그러나, 막이 제 2 펄스의 도달 전에 완전히 냉각되지 않을 수 있기 때문에, 막은 제 1 펄스에 비교하여 제 2 펄스로부터 상이한 정도의 용해를 경험할 수 있다.
시작 막들은 통상적으로 SiO2-코팅된 유리, 석영, 또는 산화된 Si 웨이퍼 상에서의 약 40 nm 내지 100 nm 두께 또는 심지어 최대 200 nm 두께 Si 막들이다. 보다 얇은 막들은 일반적으로 그것이 증착 시간을 감소시키며 그것이 원하는 레벨의 용해에 도달하기 위해 요구된 에너지 밀도를 낮추기 때문에 선호된다. 펄스들은 약 30 ns FWHM 이상 예를 들면 300 ns FWHM 이상까지 펄스 지속 기간들을 가질 수 있다. 일반적으로, 보다 짧은 펄스들은 보다 적은 열이 기초 기판으로 손실되며 보다 높은 스루풋이 수립될 수 있기 때문에 Si 막들을 용해시킬 때 보다 효율적이다. 막들은 전체 부분-용해 에너지-밀도 범위에 걸쳐 조사될 수 있다.
또 다른 실시예에서 디스크 형 영역들이 막들이 없는 미세결정(PECVD를 사용하여 획득된 것으로서)을 사용하면서 함께 회피된다. 디스크 형 영역들은 핵생성 밀도를 증가시킴으로써 회피될 수 있다. 보다 높은 핵생성 밀도는 보다 적은 측면 성장 및 보다 적은 측면 질량 흐름을 야기하는 보다 많은 수직 결정화 프로세스들을 이끌 수 있다. 보다 높은 핵생성 밀도는 긴 펄스 지속 기간들을 갖고 비정질 Si 용해 앞면이 보다 느리게 이동하기 때문에 보다 긴 펄스 지속 기간들로 시프트함으로써 달성될 수 있다. 도 9에 도시된 계면 반응 함수(“IRF”)에서 가시적이게 되기 때문에, (그것의 온도에 대하여 고체-액체 계면의 속도를 설명하는) 이것은 그 온도가 결정질 Si 용해 온도(Tx m)에 대하여 보다 과냉각된다는 것을 의미한다. 도 9에서의 IRF는 x 축 상에서의 온도 및 y 축 상에서의 결정 앞면의 속도를 도시한다. 고체화 영역은 그래프의 양의 y 영역이며 용해 영역은 그래프의 음의 y 영역이다. 실선이 결정질 실리콘에 대응하는 반면 점선은 비정질 실리콘에 대응한다.
따라서, 느린 용해 특성들을 가진 장 펄스(900)에 대해, 핵생성은 비정질 Si IRF 곡선 상에서 포인트(905)에 의해 표시된 바와 같이 빠르게 및 깊은 과냉각 상태들에서 시작한다. 전통적 핵생성 이론으로부터, 깊은 과냉각이 보다 높은 핵생성 레이트들을 야기한다는 것이 알려져 있다. 따라서, 많은 핵들이 짧은 시간 내에 및 막이 이들 핵들이 성장하기 시작할 때 융합의 열의 방출의 결과로서 재가열하기 시작하기 전에(재휘 현상으로서 불리우는 현상) 형성된다. 핵생성의 이러한 고 밀도는 핵생성 성장이 수직 방향으로 발생할 것이기 때문에 영역에서의 측면 성장을 상당히 제거한다. 상당한 측면 성장은 보다 적은 동질 구조 및 균일하지 않은 막 표면을 생성할 수 있다. 따라서, 막 상에서의 단위 시간 당 보다 적은 에너지를 부여하는, 긴 지속 기간 펄스들을 사용함으로써, 막은 (몇몇) LPCVD 막들을 갖고 획득된 것들과 유사하게 획득될 수 있으며, 여기에서 미세결정들의 고 밀도들은 이전부터 존재한다.
단 펄스(910)를 갖고, 다른 한편으로, 용해 앞면은 빠르게 이동하며 보다 덜 과냉각된다. 상태는 개략적으로 IRF 상에서 915에 대응한다. 과냉각이 장-펄스 조사된 막들을 가진 것보다 적지만, 그것은 보다 낮은 레이트일 지라도, 핵생성이 발생하는데 여전히 충분하다. 그러므로, 보다 적은 핵들이 상당한 재휘 형상이 발생하기 전에 짧은 시간 간격에서 형성되어, 추가 핵생성이 중단되는 온도들로 막의 추가 가열을 야기한다. 핵생성의 보다 낮은 밀도 때문에, 이들 유형들의 막들은 보다 많은 측면 성장을 경험할 것이며 이질적 결정 성장을 야기할 것이다.
규칙적 엑시머 레이저 펄스는 단 펄스 시나리오를 가능하게 하기에 충분히 짧을 수 있는 반면, 8배 펄스 확장기(대략 300 ns FWHM 펄스를 생성하기 위해)를 사용하여, 펄스들은 장 펄스 시나리오로 이동하게 충분히 길도록 생성될 수 있다. 대안적으로, 가늘고 긴 펄스는 각각 단일 용해 및 고체화 사이클을 유도하기 위해 짧은 시퀀스로 발화되는 다수의 레이저 튜브들을 사용하여 생성될 수 있다.
그러므로, 동질 결정질 막은 낮은 용해 특성들을 갖고 장 펄스들을 사용함으로써 단일 펄스 부분 용해 프로세스를 통해 획득될 수 있다. 이러한 막은 종래의 또는 비-주기적 펄스 ELA 프로세스를 위한 전구체 막으로서 사용될 수 있다.
완전 용해 결정화
또 다른 양상에서, 완전 용해 체제에서의 조사는 미세립 균일 결정질 막을 생성하기 위해 또는 후속 누적 ELA 프로세스를 유용할 초기 결정화된 다결정 막을 생성하기 위해 사용된다. 완전 용해 결정화(CMC)는 단일 샷 조사가 Si 막들을 완전히 용해시키기 위해 사용되며 그 후 막이 핵생성을 위해 결정화하는 기술이다(“상당한 균일성을 제공하기 위해 기판 상에서의 막 영역들의 레이저 결정화 프로세싱을 위한 프로세스 및 시스템, 및 이러한 막 영역들의 구조”라는 제목의 U.S.S.N. 10/525,288을 참조하자). CMC는 추가로 레이저 펄스들의 스테이지-동기화된 방사가 가능한 플러드 조사 툴들을 갖고 수행되는 UGS 방법들로서 불리우는 것 중 하나이다(2D 투사 시스템을 사용한 “에지 영역들을 최소화하기 위해 기판 상에서의 막 영역들의 레이저 결정화 프로세싱을 위한 프로세스 및 시스템, 및 이러한 막 영역들의 구조” 라는 제목의 U.S.S.N. 10/525,297 및 라인-빔 ELA 시스템을 사용한 ”라인-형 빔을 이용한 기판 상에서의 막 영역들의 레이저 결정화 프로세싱을 위한 프로세스들 및 시스템들, 및 이러한 막 영역들의 구조들”이라는 제목의 U.S.S.N. 11/373,772를 참조하자).
현재 개시된 CMC 방법은 저-결함 작은 등축 입자 Si 막들을 형성하기 위해 박막에 이질적 핵생성을 야기하는 것에 초점을 맞춘다. 시스템은 예를 들면 막의 완전 용해 임계치의 1.3 내지 1.4배보다 큰 높은 에너지 밀도 펄스들을 사용한다. 프로세싱은 주변 공기 또는 임의의 산소 함유 대기에서 수행된다. 프로세스는 두께가 약 50 nm 미만의 산화물 표면 층 또는 캡 층을 가진 막들을 사용하여 수행될 수 있다. 시스템은 SiO2 유리, 석영 웨이퍼들 상에서 비교적 얇은 Si 막(100 nm 내지 300 nm의 범위에서)과 조합하여 대략 80 nm 내지 약 500 ns(예를 들면, 200 ns 또는 400 ns)인, 비교적 긴 펄스 지속 기간들을 사용한다. 종래 기술에 교시된 동질 핵생성 대신에, 특정한 원하는 이질적 핵생성 시나리오를 유도하기 위해 프로세스의 파라미터들을 선택함으로써, 핵생성은 막 및 산화물 표면 층 및 막 및 기판 사이에서의 계면 양쪽 모두에서 달성될 수 있다. 상기 파라미터들의 결과로서, 저-결함 밀도 결정들이 형성될 수 있다.
개시된 CMC 방법은 매우 높은 스루풋을 가진 저-성능 LTPS 디바이스들을 만들기 위해 사용될 수 있다. 이러한 디바이스들은 현재 비정질 실리콘이 충분한 성능 레벨(n-채널 UGS TFT들에 대한 최대 30 또는 심지어 50 cm2/Vs에 비교하여 n-채널 a-Si TFT들에 대해 대략 1 cm2/Vs)인 것으로 결론지어지는 UD-LCD TV 제품들(예로서, 대략 2000x4000 픽셀들, 480 Hz, 80 인치들)에 대해 고려된다.
완전 용해는 방사 상태들 및 샘플 구성에 의존하여 다양한 핵생성-유도 미세구조들을 야기하는 것으로 알려져 있으며; 프로세스의 설명은 S에서 발견될 수 있다. Hazair 외, “얇은 Si 막들의 핵생성-개시 고체화”, 재료 연구 협회 심포지엄 회보. Vol. 979 (2007). 많은 이들 미세구조들은 높은 정도의 이질성(가변 입자 크기들, 매우 결함이 있는 영역들)에 의해 특성화되며, 이것은 열악한 디바이스 균일성을 야기할 것이다. 예를 들면, Hazair 논문의 토픽은 결함이 있는 코어 영역이 저-결함-밀도 “꽃잎(petal)”-형 입자들의 링에 의해 둘러싸여진 꽃-형 입자들(flg-Si)의 형성이다.
하나의 미세구조는 특히, 그러나 이것에 대한 제외인 것처럼 보이며 S.R. Stiffler, M.O. Thompson, 및 P.S. Peercy의 Phys. Rev. Lett. 60, 2519 (1988)에 처음 설명되었다. 이러한 미세구조는 막의 두께 전체에 걸쳐 및 매우 작은 입자 내 결함 밀도를 갖고 분포된 균일하게 작은 입자들로 이루어진다. 이러한 미세구조는 양호한 디바이스 균일성 및 가능하게는 합당한 디바이스 성능 레벨을 야기하는 것으로 예상된다. 이것은 소립 Si를 준비하는 많은 다른 방식들(증착 기술들을 포함하여)과 달리, 하부에서/가까이에서의 결정들이 저 결함 밀도 및 보다 큰 크기를 갖기 때문에 하부-게이트 TFT들에 대해서조차 참이다. 그러나, 이러한 미세구조의 형성 뒤에서의 메커니즘들에 대한 및 그러므로 이를 재생 가능하게 획득하기 위해 요구된 조건들에 대한 질문들이 남아있다.
작은 등축 입자 Si(seg-Si)는 동질적 핵생성, 즉 단지 인터페이스들에서와 대조적으로 액체의 부피 전체에 걸쳐 고체들의 핵생성의 결과인 것으로 Stiffler에 의해 설명되었다. Stiffler는 막의 프런트 사이드 반사율 및 전도도에서의 동시적인 저하를 보여주는 일시적 반사율(“TR”) 데이터 및 일시적 전도도(“TC”) 데이터의 조합에 그의 결론들에 기초한다. 이것은 막의 부피 전체에 걸쳐 핵생성을 표시하기 위해 주장된다. 20년들 동안, 이것은 막의 부피 내에서 입자들의 존재를 설명하기 위해 허용된 모델이었다(즉, 표면 또는 하부 인터페이스의 가장 자리를 이루지 않는). 최근에, TR 연구들에 기초하여, Stiffler의 모델이 부정확하다는 것이 발견되었다.
대신에 현재 TR 연구들은 seg-Si가 결함 있는 코어 구조들의 체적 재휘 현상, 재-용해 및 재-고체화로 이어지는 이질적 핵생성(즉, 인터페이스에서)의 결과임이 가정된 모델을 보여준다. 따라서, 이러한 시나리오의 초기 스테이지들은 결함 있는 코어 영역들이 seg-Si를 형성하기 위해 저-결함-밀도 입자들에서 재-용해 및 재-고체화하는 차이를 갖고, flg-Si를 이끄는 것에 맞먹는다.
Stiffler의 데이터에 대해, 미세구조 특성화가 상면도 평면 SEM TEM 및 AFM 이미지들에 기초하였다. 그러나, 이것은 TR 데이터에서의 특징들 모두를 설명하기에 불충분하였다. 구체적으로, Stiffler의 모델은 진공 대기에서 행해진 실험들로부터 관찰될 수 있는 프론트 사이드 TR(“FTR”)에서의 저하 전 및 및 레이저 조사 이전에 원래 표면 SiO2 층의 제거를 갖고 발생한 백 사이드 TR(“BTR”)에서의 저하를 설명할 수 없었다.
현재, 단면 TEM 미세구조 특성화뿐만 아니라 하부 뷰 평면에 기초하여, 이러한 TR 저하는 위로 성장하는 것처럼 보이며 막의 최상부에서 더 커지는 하부 영역 근처에서의 보다 작은 입자들을 가진 미세구조를 야기한다고 결정되었다. 다른 한편으로, BTR 및 FTR 양쪽 모두의 거의 동시적인 저하들이 그것이 Stiffler에 의해 처음 관찰된 것과 같이(및 균일한 TFT들을 만들기에 가장 최적인 것으로 추가로 예상되는) seg-Si 미세구조의 형성을 위해 필요한(충분하지 않지만) 조건이다.
보통, 이질적 핵생성은 막의 하부 인터페이스에서만 발생하는 것으로 이해된다. 프론트 사이드 TR에서의 저하는 막의 상부 인터페이스에서(즉, 표면에서/가까이에서) 핵생성의 시작에 대응한다. 그 후, 막의 양쪽 측면들 상에서의 핵생성의 동시 시작(프론트 및 백 사이드 TR 양쪽 모두에서의 TR 신호에서의 동시 저하에 의해 증명된 것처럼)은 막으로 다시 방출되는 잠열의 양을 대략 두 배로 및 그에 따라 결함 있는 코어 영역들의 훨씬 더 효과적인/광범위한 재-용해/재-고체화를 야기한다. 표면에서/가까이에서의 핵생성은 계면의 존재를 요구한다. 이러한 계면은 예를 들면 (자연) 산화물과 함께일 수 있다. 이러한 산화물 막은 조사 이전에 존재할 수 있거나 또는 산소가 존재할 때 방사 동안 형성될 수 있다. 대기에 의존하여, 핵생성을 위한 적절한 계면들의 형성을 이끌 수 있는 다른 표면 반응들이 발생하는 것이 가능하다. 더욱이, 이러한 최상부 층(예로서, 자연 산화물의 제거에 의해) 없이 및 조사 동안 이러한 최상부 층의 형성의 능력 없이(예로서, 진공 하에서 조사함으로써), 실제로 Stiffler에 의해 관찰된 바와 같이 발생된 어떤 표면 핵생성도 및 어떤 seg-Si도 형성되지 않는다는 것이 발견되었다. 마지막으로, 비교적 낮은 에너지 밀도에서 조사된 몇몇 샘플들에서, 동시 TR 신호 저하가 관찰되지만, 어떤 Stiffler seg-Si도 관찰되지 않았다. 이것은 최상부 계면에서 핵생성을 통해 형성된 고체들의 완전 재-용해의 결과일 수 있다고 현재 믿어지고 있다. 또한, 100 nm보다 얇은 막은 또한 동시 TR 저하를 볼 수 있지만, 막의 볼륨에서의 잠열의 양은 결함 있는 코어 영역들의 매우 효과적인/광범위한 재-용해/재-고체화를 야기하기에 불충분한 것으로 보인다.
도 10a 및 도 10b는 최근의 TR 연구들의 결과들을 묘사한다. 도 10a는 진공에서의 표면 산화물 층 없이 유리 기판 상에서 150 nm a-Si를 위한 FTR 및 BTR을 묘사한다. 그래프(1400)에서의 하부 라인은 막에 의해 경험된 조사이다. 상기 라인들은 CMT의 상이한 값들에 대한 반사율 값들이다. 도 10a의 x 축은 나노초들에서의 시간이며, y 축은 반사율의 정규화된 값이다. 도 10b는 10B가 공기에서의 결과들을 묘사한다는 점을 제외하고 10a와 유사하다. 도 10b는 FTR 신호가 BTR에 대해 동시에 저하되기 시작하는 것처럼 보이는 1.38 CMT의 에너지 밀도 하에서 FTR에서의 저하들 전에 BTR 신호가 드롭됨(레이저 신호 위의 그래프에서의 하부에 위치된 신호들의 시리즈)을 도시한다. 따라서, 무 진공 시나리오에서조차, 보다 높은 에너지가 seg-Si 미세구조를 획득하기 위해 요구된다. 도 10a 및 도 10b에 도시된 바와 같이, 고체 및 액체 사이에서의 반사율 차이가 너무 크기 때문에, 하나가 TR 데이터로부터, 고체에서 액체로 및 그 역으로의 변환의 시작을 구별할 수 있다. 이질적 핵생성은 FTR 및 BTR 데이터 및 결과적인 미세구조를 고려하여 추론될 수 있다(도 11b에 도시됨). 도 11a는 1.32 CMT 1500에서의 공기에서 및 1.4 CMT 1510에서의 진공에서 200 nm에 대한 나노초들에서의 시간(x-축) 대 정규화된 반사율 값들(y-축)의 그래프를 묘사한다. 도 11b는 공중 환경에서 획득된 미세구조의 이미지이다. 도 11c는 진공 환경에서 획득된 미세구조의 이미지이다. 두 개의 도면들에서 보여질 수 있는 바와 같이, 도 11b는 막의 두께(1520) 전체에 걸쳐 보다 큰 결정들을 보여준다. 도 11c는 막의 표면 가까이에서의 양호한 결정 품질, 그러나 기판(1540)과의 계면 가까이에서의 열악한, 작은 결정들을 도시한다. 따라서, 실제 3D seg-Si는 표면에서의 반응이, 표면에서의 반응이 하부 계면뿐만 아니라 표면에서의 이질적 핵생성을 위한 산화물 층을 형성하기 위해 발생할 수 있는 공기에서 획득되며, 이질적 핵생성이 단지 하부 계면에서만 발생할 수 있는 진공에서 획득되지 않는다는 것이 보여질 수 있다.
본 방법은 소립 Si를 준비하는 많은 다른 방식들(증착 기술들을 포함하여)가 달리, 하부에서/가까이에서의 결정들은 저 결함 밀도 및 보다 큰 크기를 갖기 때문에 하부-게이트 TFT들의 제조에 특별한 관심이 있다. 따라서, 통상적인 하부-게이트 LTPS TFT들은 낮은 이동도 및 아마도 또한 높은 누설 전류를 겪는다. 하부 게이트 TFT들의 제조는 Si 막 밑에 있으며 절연 층(게이트 유전체)에 의해 그로부터 분리된 패터닝된 금속 막(게이트)의 형성을 요구한다. 레이저 조사 동안, 이러한 금속 막은 열 싱크로서 동작할 것이며 국소적 완전 용해 임계(CMT) 에너지 밀도의 시프트를 야기할 것이다. 도달한 seg-Si 형성을 위한 조건은 CMT에서의 이러한 국소적 시프트가 고려되는 경우에만 동일한 채로 있다는 것이 발견되었다. 예를 들면, 100 nm 두께 산화물 막에 의해 실리콘 막으로부터 분리된 100 nm 두께 금속에 대해, 완전 용해 임계치에서의 시프트는 통상적으로 15% 내지 20% 이상일 수 있다. seg-Si 형성을 위한 하나의 조건은 따라서 국소적 CMT의 1.3 내지 1.4 배보다 큰 에너지 밀도에서 조사하는 것이다. 에너지 밀도는 응집 또는 삭마를 통해 열 싱크들을 갖지 않는 주변 막의 손상을 야기하기에 너무 높지 않다는 것이 주의되어야 한다. 예를 들면, 100 nm 금속 게이터의 최상부에서 100 nm 두께 산화물의 최상부에서의 100 nm 두께의 막에 대해, 막은 국소적 완전 용해 임계치의 1.4 배들에서, 또는 이하에서 막의 손상된 임계치인, 주변 막의 완전 용해 임계치의 대략 1.61 및 1.68 배 사이에서 조사될 수 있다.
Stiffler가 사용한 실험 조건들은 본 프로세스의 조건들과 다소 다르다. Stiffler는 보다 짧은 레이저 펄스(30 ns 대. 개시된 대략 80 ns)를 사용하였으며 또한 보다 열 도전성 기판들: SOI(Si 기판 사에서 얇은 250 nm SiO2 상에서의 Si 막)를 사용하였다. 일반적으로, 이질적 핵생성은 매우 빠른 담금질을 요구한다. 유리 기판 및 보다 긴 펄스들을 포함한 현재 개시된 프로세스의 조건들은 덜 빠른 담금질, 및 그에 따라 이질적 핵생성의 감소된 가능성 및 이질적 핵생성의 증가된 가능성을 야기한다. Stiffler가 사용한 산화물 두께는 빠른 냉각을 회피하기에 충분하지 않다. 그러므로, 유리 기판은 Stiffler의 구성보다 훨씬 더 느린 냉각을 제공한다. 따라서, 본 방법은 Stiffler 재료가 무엇이 일어나는지에 대한 정확한 이해에 의해 획득될 수 있는 유용한, 실현 가능한 조건들을 구현한다.
본 개시의 실시예들에 따라 생성된 샘플들은 SiO2-코팅된 유리, 석영, (또는 또한 산화된 Si 웨이퍼들) 상에서의 100 내지 300 nm Si 막들을 포함하였다. 엑시머-레이저-기반 시스템(308 nm)은 다양한 펄스 지속 기간들(30 ~ 250 나노초 FWHM) 및 에너지 밀도들에서 막들을 조사하기 위해 사용되었다. 인 시투 분석은 프론트-사이드 및 백사이드 일시적 반사율 측정치들을 사용하여 수행되었다. 조사된 재료들의 특성화는 TEM을 사용하여 행해졌다. YiKang “진공 실험 업데이트: 미세구조 분석”(2009년 9월 2일)을 또한 참조하자.
예들
큰-직경 TV들에 대해, 픽셀 피치는 660㎛일 수 있다. 600 Hz 레이저를 갖고, 스캔 속도는 따라서 ~40 cm/초일 수 있다. 이러한 조건은 60% 광 효율을 가정할 때 ~640 mJ/cm2 펄스에 대해 100 ㎛ × 75 cm로 성형된 0.8 J 펄스를 사용하여 달성될 수 있다. 그 후, 4-튜브 레이저를 사용하여, 5개의 중첩된 스캔들이 완전 결정화에 도달하기 위해 요구된다. 2.2×2.5 m2 패널에 대해, 결정화 시간은 그 후 3개의 병렬 스캔들 × (250 cm / 40 cm/s) × 5 중첩된 스캔들 = 93.75 s이다. 5 초 가속/감속 시간, 병렬 스캔들 사이에서의 10초 시간, 및 60초 로딩 및 언로딩 시간을 취하자. 총 프로세스 시간은 그 후 ~95+5×5+2×10+60=200초이다. 보다 보수적으로, 5분 프로세스 시간이 가정될 수 있다. 그 후, 상기는 60/5 × 24 × 30 = ~8.5k 패널들/월(panels/month)과 같다.
종래의 20 샷, 즉 막의 단위 면적 당 20 레이저 펄스들, ELA 프로세스는 400 ㎛ × 75 cm 빔을 얻기 위해 4개의 레이저 튜브들의 동시 트리거링을 요구할 것이다. 20 샷들을 위해, 스캔 속도는 따라서 1.2 cm/초일 것이며 결정화 시간은 3 × (250 / 1.2) = 625초일 것이다. 총 프로세스 시간은, 가속/감속 시간을 무시하면, 그 후 625+2×10+60=705초이다. 보다 보수적으로, 12.5 분 프로세스 시간이 가정될 수 있으며, 스루풋은 그 후 ~3.4k 패널들/월이다.
본 발명의 예들이 도시되고 설명되어 있지만, 다양한 변화들 및 수정들이 본 발명의 범위로부터 벗어나지 않고 그 안에서 이루어질 수 있다는 것이 이 기술분야의 숙련자들에게 쉽게 명백할 것이다. 예로서, 선택된 방향으로 박막을 전진시키는 것은 막이 정지되며 빔이 이동하는 실시예뿐만 아니라 레이저 빔을 정지된 채로 유지하며 레이저 소스에 대하여 막을 이동시킴으로써 달성될 수 있다는 것이 이해된다.
박막들을 위한 개선된 엑시머 레이저 어닐링
개시의 일 양상은 증가된 유효 결정화 레이트들로 대형 디스플레이들을 위한 Si 막들을 결정화할 수 있는 차세대 레이저-결정화 접근법들에 관한 것이다. 개시의 이러한 양상에 제공된 특정한 기법은 개선된 엑시머-레이저-어닐링(AELA) 방법으로서 불리우며, 그것은 대형 유기 발광 다이오드(OLED) TV들(예로서, 55 인치 TV들)을 제조하기 위해 쉽게 구성될 수 있다. ELA에서처럼, AELA는 주로 그러나, 결국 동일한 레이저 소스를 이용하는 종래의 ELA 기술의 것보다 결정화의 유효 레이트에서 10배 더 큰 증가를 달성할 수 있는 부분-/근-완전-용해-체제-기반 결정화 접근법이다. AELA는 관심 영역들, 예로서 픽셀 컬럼들이 다수의 스캔들에 걸쳐, 레이저 빔의 균일한 탑 햇 부분을 갖고, 즉 빔-에지 영역을 회피하는, 스캔 당 단일 샷으로 조사되는 선택적 영역 결정화 방법이다. 몇몇 실시예들에서, 다수의 픽셀 컬럼들이 스캔 당 1 샷으로 조사된다. 다른 실시예들에서, 단지 픽셀의 일 부분, 예로서, 박막 트랜지스터(TFT) 또는 커패시터만이 스캔에서 각각의 샷에 의해 조사된다.
설명된 AELA 방법은 동일한 레이저 소스를 사용하여 종래의 ELA 방법으로부터 예상될 수 있는 레이트들에 비교하여 결정화의 유효 레이트에서의 상당한 이득들을 전달할 수 있다. AELA는 주로 (1) 대개 빔-에지 영역을 회피함으로써, 및 부가적으로 개개의 펄스들의 샷-대-샷 최적화를 실행함으로써 달성되는, 막을 균일하게 결정화하기 위해 요구된 펄스들의 수에서의 잠재적으로 상당한 감소, (2) 단지 픽셀 영역의 일 부분만이 그것을 요구할 수 있는 바와 같이, 결정화의 영역에서의 잠재적인 감소, 및 (3) 레이저 펄스들을 발화하는 위치-제어 모드를 사용하여 일정- 및 고-속도-계 연속 스캔들을 통해 레이저 전력의 효율적인 전달의 결과로서 이를 달성할 수 있다.
OLED TV들은 평판 디스플레이 산업을 위한 새로운 제품들의 실질적인 카테고리를 표현한다. (D. K. Flattery, C. R. Fincher, D. L. LeCloux, M. B. O’Regan, 및 J. S. Richard의, 정보 디스플레이, 27 (2011) p. 8). 이러한 기회는, 마침, 또한 다양한 TFT 기술들을 재검사 및 평가하기 위해 호출한다. 오랫동안-수립된 및 우세 a-Si:H TFT들은 저 전계 이동도 값들 및 디바이스 안정성으로부터 기인하는 이슈들로 인해 전체적으로 애플리케이션에 적합하지 않은 것으로 보여지며, 그 결과, 보다 OLED-적합한 뒤판 기술이 애플리케이션을 위해 추구된다. 블랙판 기술은 평판 디스플레이를 위한 트랜지스터들 및 커패시터들을 만들기 위해 사용된 기술을 나타낸다.
특히 제조-우세 ELA 방법의 형태에서, 엑시머-레이저 결정화-기반 저온 다결정-Si(LTPS) TFT 기술이 태스크를 위한 분명한 후보로서 식별될 수 있다. (T. Sameshima 및 S. Usui의, MRS Symp. Proc. 71 (1986) p. 435; J. S. Im, H. J. Kim, 및 M. O. Thompson의, Appl. Phys. Lett. 63 (1993) p. 1969; S. D. Brotherton의, Semicond. Sci. Technol. 10 (1995) p. 721; S.Uchikoga 및 N. Ibaraki의, Thin Solid Films, 383 (2001) p. 19). 실제로, 종래의 ELA 방법은 일반적으로 OLED 디스플레이들, 및 특히 대형 OLED TV들에 부적당한 것으로서 수년들에 걸쳐 반복적으로 비난되고 묵살되어 왔다. 이를 위해, 금속-산화물 TFT들 및 고체-상-기반 결정화 기술들이 대안 및 유망한 “비-레이저” 뒤판 기술 후보들로서 (및 계속해서) 능동적으로 추구되어 왔다. (J. K. Jeong의, Semicon. Sci. Technol. 26 (2011) p. 034008; C. Spinella, S. Lombardo, F. Priolo의, J. Appl. Phys., 84 (1998) p. 5383; J. H. Choi, D. Y. Kim, S. J. Park, B. K. Choo, 및 J. Jang의, Thin Solid Films, 427 (2003) p. 289).
OLED 디스플레이들을 위한 ELA에 대해 이전에 지적되어 온 많은 기술적 이슈들 및 문제점들이 대체로 제거된 것으로 식별될 수 있다. 이것이 그렇다는 것은 부분적으로 이동 전화기들 및 태블릿들을 위한 고-분해능 OLED 스크린들의 고-수율 볼륨 제조에서의 ELA 기술의 입증된 성공으로부터 결론이 내려질 수 있다. ELA 기술에 대한 나머지 이슈는 결정화의 유효 레이트(적어도 대형 OLED TV 애플리케이션에 대해 요구된 것보다 훨씬 더 낮은)와 관련된다. 이것은 기판 패널의 단위 면적이 프로세싱되는 레이트이며, 그것은 결국 프로세스 스루풋, 시스템의 매월 용량, 및 방법을 사용하는 것과 연관된 투자 및 동작 비용들 기술의 제조 경쟁력을 결정할 때 상당히 중요한 모든 중대 인자들 -을 구술한다. 결정화의 “전력-당” 레이트에서의 상당한 증가는 접근법을 훨씬 더 강력하게 만드는 것에 관해 오래 지속될 것이다.
본 개시의 AELA 방법들 및 시스템들은 (1) OLED TV 애플리케이션과 연관되는 특정 기술적 요건들을 인식하고 이를 이용하고, (2) ELA 방법이 점차 및 매우 효율적이게 되는 것을 방지하는 ELA 문제점(즉, “에지” 문제점)을 식별 및 제거하며, (3) 상기 고려사항들을 만족시키는 방식으로 레이저 전력의 효율적인 전달을 허용하는 다양한 및 입증된 기술 요소들을 구성 및 구현함으로써 유효 결정화 레이트를 상당히 증가시킨다.
OLED TV들 및 ELA
대형 OLED TV들을 위해 최적화된 뒤판 기술을 개발할 때 명심할 하나의 일반적인 포인트는 일반적으로 TFT들의 유효-채널 이동도들이 고-분해능 이동 디스플레이들(종종 통합 드라이버 및 다른 회로들을 가진)을 만들기 위해 요구된 것들보다 훨씬 더 낮을 수 있다는 것이다. (J. S. Im 및 R. S. Sposili의, MRS Bull. 21, No. 3 (1996) p. 39). 보다 낮은 이동도 디바이스들은, 이들 TFT들의 주 목적이 OLED 픽셀 소자들을 균일하게 구동하기 위해 요구된 전류-관련 요건들을 만족시키는 것이기 때문에 OLED TV들에 대해 수용 가능하다.
감소된-이동도 TFT들에 대한 이러한 허용 오차는 ELA 방법의 유효 결정화 레이트를 증가시키기 위한 기회로서 보여져야 한다. (F. Simon, J. Brune, 및 L Herbst의, Appl. Surf. Sci. 252 (2006) p. 4402). 종래의 ELA 접근법(전체 기판 위에서의 면적을 프로세싱하기 위해 대략 20 샷들이 제공되는)의 비교적 낮은 결정화/전력 효율성을 위한 주요 이유들 중 하나는 이동 LTPS-기반 디스플레이들을 위해 요구된 고-이동도 TFT들의 제로를 가능하게 하도록, 이들 20개쯤의 샷들이 결과적인 입자들의 크기 및 품질 양쪽 모두를 증가시키기 위해 요구된다는 것이다. (F. Simon, J. Brune, 및 L Herbst의, Appl. Surf. Sci. 252 (2006) p. 4402). 이러한 요건이 OLED TV들에 대해 완화될 수 있기 때문에, 보다 낮은, 그러나 여전히 충분한 레벨의 성능으로 기능하는 TFT들을 만들기 위해 요구된 레이저 샷들의 수를 상당히 감소시키는 것이 가능하다.
대형 OLED TV들의 레이저 결정화를 위한 부가적인 기회가 결정화 처리를 요구하는 영역들(즉, 다결정 Si가 생성되어야 하는 면적들)과 연관된 기하학적 세부사항들에서 발견될 수 있다. 예를 들면, 도 12는 복수의 픽셀 컬럼들(1202, 1204, 1206 및 1208)을 가진, 박막(1200)을 묘사한다. 각각의 픽셀 컬럼은 복수의 픽셀들(1210), 예로서, 3을 포함한다. 이 대표적인 막에 도시된, 각각의 픽셀은 3개의 부분들, TFT 영역(1212), 커패시터 영역(1214) 및 LED 부분(1214)을 가진다. TFT 영역(1212)은 TFT들이 나중에 형성될 막(1200)의 영역이다. 이하에 보아 상세히 논의되는 바와 같이, TFT 영역(1214)은 가장 엄격한 결정학적 품질 요건들을 가진다. 커패시터 영역(1214)은 커패시터가 나중에 형성될 곳이다. 이하에 보다 상세히 논의되는 바와 같이, 커패시터 영역(1214)은 TFT 영역(1212)보다 덜 엄격한 결정학적 품질 요건들을 가진다. LED 부분(1214)은 LED가 형성될 것이며 전혀 결정화될 필요가 없는 픽셀의 영역이다. 도 12가 3개의 영역들을 가진 픽셀(1210)에서의 3개의 영역들을 도시하지만, 몇몇 픽셀 배열들은 단지 두 개의 영역들, TFT 영역 및 커패시터 영역만을 가진다. 이들 실시예들에서, LED는 TFT 및 커패시터 영역들의 최상부 상에 형성된다. 이하에 설명된 방법들은 어느 하나의 구성에 동일하게 적용한다. 막(1200)은 실리콘과 같은, 박막, 예로서 반도체 막들이 수 있다. 막(1200)은 일반적으로, 기판, 예로서 유리로 증착된다. 도 12는 커패시터 영역(1214)에 인접한 TFT 영역(1212)을 도시하지만, TFT 영역(1212)은 커패시터 영역(1214)에 인접할 필요는 없으며, 다만 약간 이격될 수 있다. 뿐만 아니라, 도 12는 픽셀들, TFT들 및 커패시터들에 대하여 설명되었지만, 임의의 디바이스가 막의 결정화된 디바이스 형성 영역들에서 형성될 수 있다.
도 12를 참조하면, 그 치수들이 함께 시작하기에 비교적 상당한, 단지 막의 일 부분 및 그 후 단지 픽셀(1210) 영역의 일 부분이 처리를 요구할 수 있다는 것을 주의할 수 있다. (이것은 하부- 또는 상부-방출 구조를 가진 OLED 디바이스들에 관계없이, 및 적색, 녹색, 청색(RGB)- 또는 백색-OLED-기반 구성을 사용하는 디스플레이들에 관계없이, 차세대 초고 밀도(UHD) 분해능에서조차 그 경우일 것이다). 이와 같이, 이러한 재주가 물리적으로 레이저 전력을 효율적으로 이용하는 방식으로 달성될 수 있는 경우에만(즉, 양쪽 모두가 제 1 장소에서 결정화의 레이트 및 효율성을 증가시키는 원래 목적을 무산시킬, 상당히 감소된 빈도들로 동작을 요구하지 않거나 또는 프로세스에서 많은 전력을 허비하고/낭비하는), 결정화를 요구하는 이들 영역들만을 결정화함으로써 많은 결정화 시간 및/또는 레이저 전력을 절약할 수 있다. 두 번째로, 뿐만 아니라 픽셀 내에서 결정화되어야 하는 총 영역의 일 부분만이 사실상 결국 TFT들을 제조하는데 사용하게 될 것이며, 그러므로 TFT-적합 재료로 구성될 필요가 있고; 그것이 요건들을 충족시킬 수 있음에 따라, 하위-품질 다결정 재료가 다른 영역들(커패시터들이 제조될)을 위해 충분할 수 있는 경우이다. 이러한 경우에, 보다 적은 샷들을 사용하여 이를 커패시터 영역들을 상이하게 및 훨씬 더 전력-효율적으로 결정화하는 확률을 고려할 수 있다.
불운하게도, 이하에 논의된 바와 같이, 대형 OLED TV들과 연관된 앞서 언급된 기회들은 종래의 ELA 방법의 프레임워크 내에서의 ELA에 의해 기술적으로 이용되며 포착될 수 있는 것들이 아니다. 이전에 방법을 잘 서비스한(부수적으로 항상 바람직하며 유리한) 장비- 및 프로세스-관련 진행 및 최적화의 종류는 대형-OLED-디스플레이 애플리케이션-특정 기회들을 완전히 레버리징하는 가능성을 가진 방법을 부여하지 않을 것이다.
ELA 빔의 리딩 에지에서의 결정화
느리게 스캐닝된 빔의 리딩 에지에서 나타내어진 결정화-관련 이슈들은 궁극적으로 그것의 효율성을 제한하는 종래의 ELA 프로세스의 본질적인 양상에 대응한다. 빔이 이동됨에 따라, 제 1 샷-결정화 영역은 (1) 가파른 경계가 비정질 및 결정화된 위상들(보다 높은 에너지 밀도들에서 발생하는 후속 조사 동안 상이하게 결정화할) 사이에서 존재하고, (2) 초-소형-입자 미세구조를 가진 면적이 획득되며(최저 가능한 에너지 밀도에서, 대개 용해-매개성 폭발성 결정화를 통해, 불가피하게 결정화된 면적이 있어야 한다), (3) 비-균일 미세구조 및 표면 형태학을 가진 결정화된 영역이, 선명도에 의해, 빔 에지 프로파일이 균일하지 않기 때문에, 존재하는(영역이 일련의 에너지 밀도들을 갖고 조사되기 때문에) 리딩 에지에서 생성된다. (J. S. Im, H. J. Kim, 및 M. O. Thompson의, Appl. Phys. Lett. 63 (1993) p. 1969; Q. Hu, C. S. Lee, T. Li, Y. Deng, U. J. Chung, A. B. Limanov, A. M. Chitu, M. O. Thompson, 및 J. S. Im의, MRS Symp. Proc. 1321 (2011) p. 197). 도 13a는 ELA를 통해 프로세싱된 박막의 예시이다. 예시된 바와 같이, ELA 막들은 주기적 비-균일성들을 가진다. 영역들(1300)은 균일한 입자 크기들, 예로서 308 nm를 가진 규칙적 입자들(1302)을 가진, 막의 매우 규칙적인 부분들을 나타낸다. 그러나, ELA 막들은 매우 규칙적인 영역들(1300) 사이에서 주기적 비-균일성들(1304)을 가진다.
앞서 언급된 인자들의 결과로서, 그에 부응하여 그것의 유효 결정화 레이트를 증가시키기 위해(샷들 사이에서의 스텝 거리를 증가시킴으로써) ELA 프로세스 샷 숫자를 간단히 감소시키는 확률은 완전히 이용될 수 없다. 샷 숫자를 감소시키는 것은 주어진 빔 프로파일에 대해, 주기적으로 나타내어질 점점 더 비-균일 영역들의 물리적으로 보다 큰 존재를 불가피하게 야기할 것이며; 그것은 샷 숫자를 간단히 감소시킴으로써 보다 작은 평균 입자 크기(여전히 충분한 평균 이동도 값을 가진 TFT들을 생성하기 위한)를 가진 재료를 획득하기 위해 사소한 운동일 것이지만, 그것은 궁극적으로 노력이 성공할 수 있는 정도를 제한할 리딩 에지에서 보다 심각하게 나타내어진 동반 미세구조 비-균일성 문제점(용해-매개성 결정화 역학들과 연관된 기초들의 결과로서)이다. (J. S. Im, H. J. Kim, 및 M. O. Thompson의, Appl. Phys. Lett. 63 (1993) p. 1969; Q. Hu, C. S. Lee, T. Li, Y. Deng, U. J. Chung, A. B. Limanov, A. M. Chitu, M. O. Thompson, 및 J. S. Im의, MRS Symp. Proc. 1321 (2011) p. 197).
에지 문제가 종래의 ELA 방법의 본질적인 및 회피할 수 없는 특징에 대응하는(및 사실상 그러므로 주로 레이저들에 의해 도입된 다양한 비-균일성들 및 열악한 특성들을 가진 빔들로부터 발생하는 종종 언급된 ELA 이슈들에 동일하지 않은) 정도를 인식하기 위한 하나의 방식은 “완전한” ELA 시스템을 사용하여 실행되는 프로세스를 상상하는 것이다. (1) 레이저 펄스-대-펄스 에너지 변동들을 가진 레이저, 및 (2) 완전히 균일하며 정확하게 성형된 공간 프로파일을 가진 입사 빔을 생성하는 광학 구성요소들로 이루어진 시스템을 고려하자; 이상적인 규격들의 세트를 가진 이러한 가상 시스템은 에지 이슈들을 제거할 수 없다. (에지 프로파일의 기울기를 감소시킴으로써 상황의 부분 해결책은 역동적으로 자유롭지 않으며, 상기 언급된 위상 경계 및 폭발성 결정화 인자들을 제거하지 않는다는 것을 주의하자.) 종래의 ELA 방법은 본질적으로 전체 디스플레이 면적을 “블랭킷”하도록 구성되며 개발되기 때문에, 픽셀-서브-픽셀 레벨에서 선택적 및 감소된-면적 결정화를 구현하는 임의의 가능성은 간단히 종래의 ELA 방법에 의해 고려될 수 있는 옵션이 아니다.
개선된 ELA 방법: 기술적 요소들
상기 논의된 바와 같이, 종래의 ELA 방법은 막에 대하여 막들 위에서 낮은 속도로 길이에 수직인, 긴 및 좁은 탑 햇 형 빔, 즉 높은 종횡비를 가진 빔에 의해 a-Si 막들을 결정화한다. 빔은 그것이 빔에 의해 스캐닝된 기판의 전체 면적을 완전히 결정화하기 위해 (프로세스에서 ~20 샷들을 전달하는) 빔의 폭의 균일한 탑-햇 부분의 대략 95%를 중첩시키도록 느리게 스캐닝된다. (높은 정도의 미세구조 균일성(예로서, OLED 디스플레이들)을 요구하는 요구 애플리케이션들은 종종 훨씬 더 높은-샷-숫자들을 요구할 수 있다.) AELA 방법을 갖고, 방법을 구별하는 다음의 기술적 기초들이 픽셀들 내에서의 사전-선택된 영역들의 다중-펄스 조사를 가능하게 하면서 디스플레이의 중대하지 않은 부분으로 빔의 에지 면적을 에너지- 및 시간-효율적으로 격하시키기 위해 통합되고 이용된다.
위치-제어된 조사
AELA 방법의 기초 기술적 요소들 중 하나는 막들의 위치-제어된 결정화에 대응한다. 도 14a는 본 개시의 실시예들에 따라, 각각의 픽셀이 결정화될 면적(1426 내지 1436)을 갖는, 컬럼들(1420 내지 1424)로 배열된, 복수의 픽셀들(1404 내지 1418)을 가진 막(1402) 위에서의 탑-햇-형 빔(1400)의 예시이다. 도 14a에 도시된 바와 같이, 여기에서의 기본 아이디어는 에지 면적들이 배치의 중대하지 않은 부분들에 위치되면서 탑-햇-빔의 균일한 부분을 사용하여 픽셀들의 컬럼의 중대한 면적들을 프로세싱하기에 충분히 좁은 에지들을 가진 적절히 탑-햇 형 빔을 사용하는 것이다. 다이어그램은 탑-햇 형 빔(1400)(상기 논의된 바와 같이)의 균일한 부분이 어떻게 픽셀들(1422)의 컬럼을 “플러드” 조사하기 위해 사용되는지를 예시한다. 빔(1400)은 일정한 높은 속도로 이동하면서 픽셀들(1404 내지 1418) 내에서 결정화될 면적들(1426 내지 1436)을 조사한다. 다음 샷(1446)은 결정화될 다음 컬럼(1424)과 동시에 일어나며 이를 조사하기 위해 위치 제어된 방식으로 트리거링된다. 위치 제어는 또한 탑 햇 형 빔(1400)의 에지 영역들이 관심 면적들(1426 내지 1436)의 외부에 있으며, 즉 관심 영역들(1426 내지 1436)은 단지 탑 햇 빔(1400)의 균일한 부분에 의해서만 조사된다는 것을 보장할 수 있다. 뿐만 아니라, 각각의 관심 영역(1426 내지 1436)은 스캔 당 한 번, 즉 1 샷 스캔이 조사된다. 여기에 사용된 바와 같이, “샷”은 막을 가진 영역의 조사를 나타낸다. “스캔”은 막의 관심 영역들의 연속 “샷들”의 시퀀스를 통해 전체 막을 프로세싱하는 것을 나타낸다.
탑-햇 형 빔(Top-hat shaped beam)(1400)은 레이저를 사용하여 생성된, 라인 빔일 수 있다. 빔(1400)은 막의 픽셀 피치(픽셀들의 간격) 및 결정화될 면적(1426 내지 1436)의 폭에 의존하여, 약 5 마이크론들 내지 약 100 마이크론들의 폭을 가질 수 있다. 몇몇 실시예들에서, 빔의 폭은 원하는 조사 기법에 의존하여, 1개의 픽셀 폭보다 작은(예로서, TFT 또는 커패시터의 폭); 하나의 픽셀 폭보다 크며 두 개의 픽셀들보다 작은; 또는 두 개의 픽셀들의 폭보다 크게 사이징될 수 있다. 빔은 에지 영역을 최소화하며 균일한 탑 햇 부분을 최대화하기 위해 광학의 사용을 통해 트리밍될 수 있다. 도 14c에 보여지는 바와 같이(상기 도 5b에 비교하여), 이 기술분야의 숙련자들에게 알려진 빔 트리밍 기술들을 사용하여, 빔(1450)은 균일한 영역(1452)이 최대화되며 에지 영역들(1454, 1456)이 최소화되도록 트리밍될 수 있다. 이러한 트리밍은 또한 막의 결정화 임계치(1458) 이상인 에지 영역의 폭을 감소시킴으로써, 결정화를 야기하는 에지 영역들을 감소시킬 수 있다. 따라서, 단지 막의 작은 부분만이 빔의 비-균일한 에지 영역들에서 용해되고 결정화한다.
결정화될 면적(1426 내지 1436)은 전체 픽셀, 픽셀 내에서의 TFT, 픽셀 내에서의 커패시터, 픽셀 및 픽셀 내에서의 커패시터 양쪽 모두, 또는 복수의 픽셀 컬럼들(이하에 논의된)일 수 있다.
도 14b는 본 개시의 실시예들에 따라, 박막(1402)에 걸쳐 빔(1400)의 이동을 예시한 개략도이다. 다수의 펄스들이 관심 면적들을 선택적으로 결정화하기 위해 요구되며 막의 각각의 스캔은 단지 각각의 관심 면적으로 단일 샷을 전달하기 때문에, 다수의 앞뒤 스캔들이 관심 면적들을 선택적으로 결정화하기 위해 요구된다. 따라서, 도 14b에 도시된 바와 같이, 제 1 스캔(1405)은 하나의 방향으로 수행된다. 하나의 제 1 스캔(1405)이 완료되고, 막의 움직임의 방향은 역전되며 제 2 스캔(1460)이 반대 방향으로 수행된다. 이러한 방법은, 요구된 품질에 의존하여, 각각의 관심 영역이 필요한 횟수들, 예로서 2 내지 10 회 프로세싱될 때까지 반복된다. 예를 들면, TFT들에 대해, TFT에 대한 관심 면적은 4 내지 10회 프로세싱될 수 있다. 커패시터들에 대해, 관심 면적은 2 내지 4회 프로세싱될 수 있다. 몇몇 실시예들에서, 스캔의 완료 후, 막은 그것의 시작 위치로 리턴되며 막은 반대 방향 대신에, 제 1 스캔과 동일한 방향으로 다시 스캔된다.
일정한 고속으로의 연속 스캔
위치-제어된 방식으로, 서로 물리적으로 이격될 수 있는 조사 영역들은 빔을 정확히 배치하고, 영역을 조사하며, 그 후 조사될 다음 영역으로 들어서며, 사이클을 반복함으로써 가장 간단히 실행될 수 있다. 이러한 해결책은, 그러나 단지 펄스들 사이에서의 빔/스테이지를 가속하며 감속하는 것에 낭비되는 막대하며 허용 가능하지 않은 시간의 양을 초래한다. 제 2 AELA 요소는 매우 높은 이동 속도(조사될 인접 영역들의 기하학적 구조 및 레이저 펄스 주파수에 의해 구술된 바와 같이)로 계속해서 및 일정하게 빔 또는 샘플을 이동시키면서 결정화-요구 영역들을 조사하며, 요구된 레벨의 공간 정확도를 갖고 빔을 전달하기 위한 스테이지-위치-제어된 레이저-펄스 발화 능력을 사용함으로써 이러한 상황을 회피하는 것과 관련되며; 샘플 이동 속도에서의 임의의 변화가 회피된다.
다중 스캔을 통한 다중 샷 프로세싱
만족스러운 레벨의 성능을 제공할 다결정 Si 막들을 생성하기 위해, 다수의 샷들을 갖고 결정화된 영역을 플러드 조사하는 것이 필요할 가능성이 가장 높다. (이것은 적어도 처음에 그 경우여야 하며; 결국 및 궁극적으로 그것은 심지어 완전-용해 결정화(CMC) (Y. Deng, Q. Hu, U. J. Chung, A. M. Chitu, A. B. Limanov, 및 J. S. Im의, MRS Symp. Proc. 1245 (2010) p. 257), 또는 일시적으로 수정된/스트레칭된 펄스를 사용한 부분-용해 결정화(PMC). (Q. Hu, C. S. Lee, T. Li, Y. Deng, U. J. Chung, A. B. Limanov, A. M. Chitu, M. O. Thompson, 및 J. S. Im의, MRS Symp. Proc. 1321 (2011) p. 197)와 같은 단일 샷-기반 결정화 기술을 이용하는 확률을 상상할 수 있다). 적어도 대형 OLED TV들에 대한, AELA 방법의 제 3 요소는 필요한 수의 샷들이 사전-선택된 영역들로 전달될 때까지, 상기 기술적 요소들을 구현하면서 영역들의 다중 스캐닝을 통해 이러한 다중-샷 요건을 주의한다(도 14b 참조). 공간적으로 균일하지 않은 빔을 사용하여 프로세싱된 결정화된 재료의 균일성을 개선하기 위해 구현될 수 있는, 하나의 유용한 결정화 옵션은, 영역이 빔 내에서의 핫(또는 콜드) 스폿을 갖고 반복적으로 조사되는 것을 방지하기 위해, 도 7에 도시된 라인-빔 평행 방향으로(빔이 스캔들 사이에서의 디스플레이 면적 밖에 있는 동안), 및 수직 방향으로(픽셀 컬럼들의 조사 동안) 빔의 제한된 이동/재배치를 의도적으로 도입하는 것에 대응한다.
AELA 막들
도 15a는 개선된 엑시머 레이저 어닐링(AELA) 프로세싱된 막의 입자 구조의 예시이다. ALEA 프로세싱된 막들(1500)은, 결정 입자들(1502)의 랜덤하지만, 균일한 미세구조를 가진다. AELA 프로세싱된 막들은 예시 및 이미지 양쪽 모두에서 도시된 바와 같이, 규칙적인, 균일한, 등축, 등방성 입자 패턴들을 가진다. 등축 결정들은 대략 동일한 길이의 축들을 가진 결정들을 나타낸다. 동일한 축 길이의 결정들은 미끄러지며 따라서 보다 높은 세기 및 연성을 가진 보다 많은 방안들을 가진다.
순차적 발화(firing)를 통한 스캔 당 다중 샷들
상기 논의된 바와 같이, 다수의 튜브들이 사용되는 이들 고-전력 레이저들에 대해, 하나는 잠재적으로, 레이저에서의 튜브들의 수까지, 각각의 스캔 동안 다중 샷들을 관리할 수 있다. 스캔 동안 다중-샷-조사된 영역으로 발화된 수는, 각각의 튜브가 충분히 길고 넓은 빔을 생성하기에 충분한 에너지를 갖고 펄스를 생성할 수 있는 경우에, 시스템에서의 레이저 튜브들의 수만큼 높을 수 있다. 이것은 빔이 샘플에 대하여 빠르게 이동됨에 따라 비-동시적으로 튜브들을 순차적으로 및 빠르게 발화시킴으로써 간단히 행해질 수 있고; 펄스들 사이에서의 짧고 정확하게 제어된 간격(수십 마이크로초들의 범위에서)은 이들 순차적인 샷들 사이에서의 꽤 사소한 이동이 발생하고, 그에 의해 매우 높은 AELA 이동 속도들에서조차, 조사된 면적의 다중-샷 프로세싱을 초래한다는 것을 의미한다. 막/기판의 배경 온도에서의 극미한 감소로부터 발생하는 임의의 잠재적인 이슈들은 후속 펄스의 에너지 밀도를 적절히 조정함으로써 처리될 수 있다. 선택적으로 구현될 때, 이러한 순차적인-발화 옵션은 (1) 다중-튜브-기반 레이저 시스템들로부터 발생되는 엄청난 양들의 전력의 효율적인 이용을 허용하고, (2) 요구된 수의 스캔들을 감소시킴으로써 전체 프로세스 시간을 감소시키며 (및 그에 의해 각각의 스캔 후 스테이지를 감속 및 가속하는 것과 연관된 “낭비된” 시간의 총 양을 감소시킴으로써), (3) 샘플 이동 속도를 증가시켜서, 정확한-모션-제어 태스크를 훨씬 더 관리 가능하게 만들 수 있다. 펄스들 사이에서 정확하게 제어된 시간 간격을 갖고 다수의 레이저 튜브들을 순차적으로 발화시키기 위한 능력은 또한 서로로부터 등거리에 있지 않을 수 있는 별개의 및 반복적인 영역들의 단일-샷 조사(스캔 동안)에서 유용할 수 있다. 이하에 논의된 바와 같이, 순차적인 발화는 차등 결정화를 달성하기 위해 사용될 수 있다.
다중 픽셀들의 조사
디스플레이- 및 AELA-시스템-관련 인자들의 특정 조합에 의존하여, 각각의 샷당 픽셀들의 둘 이상의 컬럼들을 프로세싱하는 것이 유리할 수 있다. 이것은 특히, 전적으로는 아니지만, 픽셀의 치수들이 빔의 폭에 비교하여 작을 때의 경우이다. 여기에서, 다수의 픽셀 영역들이 각각의 샷을 갖고 프로세싱될 수 있으며 이동 속도들은 그것이 샷 당 1-픽셀 거리를 움직이거나, 또는 비례적으로 보다 높은 속도들로 각각의 샷 당 다수의 픽셀 거리를 움직이도록 제어될 수 있다.
도 16은 본 개시의 실시예들에 따라, 막(1600)의 각각의 조사가 하나 이상의 픽셀 컬럼을 커버하는, 컬럼들(1602 내지 1606)로 배열된, 복수의 픽셀들(1608 내지 1630)을 가진 막(1600)을 통해 탑-햇-형 빔(1601)의 스캔의 예시를 묘사한다. 예를 들면, 빔(1601)은 대략 하나의 샷(1632)에서 2개의 픽셀 컬럼들(1602, 1604)을 조사하도록 사이징된다. 스캔(1634)의 제 2 샷은 다음 두 개의 픽셀 컬럼들(1605, 1606)을 조사한다. 도 16은 두 개의 전체 픽셀 컬럼들의 조사를 도시하지만, 위치 제어된 빔(1601)이 사이징되고 배치될 수 있으며 막(1600)은 각각의 컬럼에서 전체 픽셀 대신에, 다수의 픽셀 컬럼들의 부분들을 조사하도록 이러한 방식으로 이동될 수 있거나, 또는 하나의 샷에서 3, 4, 5 이상의 픽셀 컬럼들을 조사할 수 있다. 결정화될 면적들의 기하학적 세부사항들에 따라 선택적으로 성형되며 배치되는 다수의 빔들을 사용하여 동시에 다수의 픽셀들을 전력-효율적으로 조사하는 것을 고려하는 것이 또한 가능하다.
AELA 방법의 이득들
상기 설명된 AELA의 기술적 요소들은 종래의 ELA 기법으로부터 방법을 긍정적으로 및 유연하게 구별하기 위해 이용될 수 있다. 그 일부가 이하에 열거되는, 이들 새로운 능력들 및 이득들을 레버리징하며 최적화하는 것은 궁극적으로 동일한 레이저 소스를 사용하여 종래의 ELA 방법의 것과 비교하여 전체 결정화 레이트에서의 상당한 증가를 이끌 수 있다.
샷 숫자 감소
AELA 방법과 연관된 주요 이득들 중 하나는, 그것의 위치-제어된 조사 능력을 갖고, 디바이스들이 그것들을 디스플레이의 이용되지 않거나 또는 덜 디바이스-중대 면적들로 간단히 격하시킴으로써 문제가 있는 에지 영역들을 완전히 회피할 수 있다는 것이다. 이러한 해결책은 “하위-이동도” 기회를 이용하기 위해 종래의 ELA 방법을 방지하는 성능-균일성 상관도를 완전히 분리한다. AELA를 갖고, 상당히 감소된 샷 숫자들을 사용하여 작은(뿐만 아니라 큰) 입자 및 균일한 다결정 막들을 획득하는 것이 가능하다. 레이저- 및 빔-관련 특성들을 개선하는 한계에서, 단일-샷-기반 PMC(F. Simon, J. Brune, 및 L Herbst의, Appl. Surf. Sci. 252 (2006) p. 4402) 또는 2-샷 AELA 기술들을 구현하는 것이 가능할 수 있다.
부가적으로, AELA 프로세스의 에너지-밀도 시퀀스(즉, 에너지 밀도 대 샷 숫자)는 빔의 공간 프로파일 및 이동 스텝 거리에 의해 더 이상 제한되고 구술되지 않는다. 대신에, 조사 파라미터들(예로서, 에너지 밀도, 펄스 지속 기간 등)의 샷-대-샷 조정을 고려하는 것이 이제 가능하다. 이러한 능력은 일반적으로, 프로세스를 최적화하기 위해, 및 특히 샷들의 수를 감소시키기 위해 이전에 액세스 가능하지 않은 레벨의 유연성을 준다. 여기에서, 제 1 펄스는 가장 중대한 샷인 것으로 식별될 수 있다. 그것은 사실상 비정질 막을 결정화하는 샷이며, 그것은 Si의 모든 3개의 응축상들을 수반하는 복잡한 용해 및 고체화 시퀀스들이 접하게 되는 경우이다; 전이들의 세부사항들은 결과적으로, 막의 후속 진화에 영향을 미치는 결과적인 다결정 미세구조 및 표면 형태학을 결정한다. 특히 높은 값들에서를 포함하여 임의의 입사 에너지 밀도에서 막을 제 1 샷 조사하는 것이 이제 가능하며; 이것은 리딩 에지에서의 영역이 항상 가장 낮은 가능한 결정화 값에서 불가피하게 제 1 샷 결정화되는 ELA 방법과 대조적이고, 여기에서 용해-매개성 폭발성 결정화가 매우 결함 있는 미세립 재료의 생성을 이끈다는 것이 특히 중요하다. 다결정 막들의 부분 용해를 처리하는, 부가적인 및 후속 샷들은 또한 최소 수의 펄스들을 사용하여 충분한 이동도, 안정성, 및 누설 전류 특성들을 갖고 균일한 TFT들을 생성할 막들의 급속 생성을 허용하도록 추가로 조정될 수 있다.
차등 결정화
AELA를 갖고, 하나가 또한 픽셀 면적 내에서 상이한 영역들을 상이하게 결정화하는 가능성을 고려할 수 있으며, 그에 의해 기판을 프로세싱하기 위해(및 프로세스에서 결정화의 유효 레이트를 증가시키기 위해) 요구된 전력의 총 양을 추가로 감소시킬 수 있다. 예를 들면, 도 12에 도시된 바와 같이, 통상적인 픽셀 구조는 그 것 내에 TFT들이 위치되는, 통상적으로 더 작은, 커패시터 및 영역에 의해 점유된 영역으로 이루어진다. 커패시터를 위해 요구된 결정화된 Si의 미세구조 품질은 일반적으로 TFT들을 만들기 위해 요구된 것보다 낮기 때문에, 다양한 기술적 요소들이 적절히 구성된다면 및 구성될 때, 하나가 이러한 면적을 처리하기 위한 샷들의 수를 실질적으로 추가로 감소시키는 것으로부터 이득을 얻을 수 있으며 결정화의 유효 레이트를 상응하여 증가시키는 것으로부터 이득을 얻을 수 있다.
도 17a는 본 개시의 실시예들에 따라, 막(1700)의 각각의 조사가 픽셀 컬럼(1734 내지 1756)의 제 1 부분을 커버하는, 컬럼들(1702 내지 1708)로 배열된, 복수의 픽셀들(1710 내지 1732)을 가진 막(1700) 위에서의 탑-햇-형 빔(1701)의 스캔의 예시를 묘사한다. 예를 들면, 빔(1701)은 하나의 샷(1760)에서 픽셀 컬럼(1702)의 단지 제 1 부분(1734 내지 1738)만을 조사하도록 적절히 사이징된다. 스캔(1762)의 제 2 샷은 제 2 픽셀 컬럼(1762)의 다음 제 1 부분들(1740 내지 1744)을 조사한다. 픽셀 컬럼들의 전체가 조사될 때까지, 제 3 샷(1764)은 제 3 픽셀 컬럼(1706)의 다음 제 1 부분들(1746 내지 1750)을 조사하며 제 4 샷(1706)은 제 4 컬럼(1708)의 다음 제 1 부분들(1752 내지 1756)을 조사한다. 제 1 부분들(1734 내지 1756)은 제 1 부분들(1734 내지 1756)의 원하는 수의 조사들이 발생할 때까지 후속 스캔들에서 조사될 수 있다.
도 17b는 본 개시의 실시예들에 따라, 막(1700)의 각각의 조사가 픽셀 컬럼(1768 내지 1790)의 제 2 부분을 커버하는, 컬럼들(1702 내지 1708)로 배열된 복수의 픽셀들(1710 내지 1732)을 가진 막(1700) 위에서의 탑-햇-형 빔(1701)의 스캔의 예시를 묘사한다. 예를 들면, 빔(1792)은 하나의 샷(1793)에서 픽셀 컬럼(1702)의 단지 제 2 부분(1768 내지 1772)만을 조사하도록 적절히 사이징된다. 스캔(1794)의 제 2 샷은 제 2 픽셀 컬럼(1704)의 다음 제 2 부분들(1774 내지 1778)을 조사한다. 픽셀 컬럼들의 전체가 조사될 때까지, 제 3 샷(1795)은 제 3 픽셀 컬럼(1706)의 다음 제 2 부분들(1780 내지 1784)을 조사하며 제 4 샷(1796)은 제 4 컬럼(1708)의 다음 부분들(1786 내지 1790)을 조사한다. 제 2 부분들(1768 내지 1790)은 제 2 부분들(1768 내지 1790)의 원하는 수의 조사들이 발생할 때까지 후속 스캔들에서 조사될 수 있다.
일 실시예에서, 제 1 부분들(1734 내지 1756)은 TFT들이 나중에 형성될 영역들에 대응한다. 이러한 경우에, 제 1 부분들(1734 내지 1756)은 제 1 부분들(1734 내지 1756)에서 원하는 결정학적 구조를 생성하기 위해 약 4회 내지 약 10회 사이에서 조사된다. 제 2 부분들은 커패시터들이 형성될 영역들에 대응할 수 있다. 이러한 경우에, 제 2 부분들(1768 내지 1790)은 원하는 결정학적 구조를 달성하기 위해 1 내지 4회 조사될 수 있다.
도 18a는 본 개시의 실시예들에 따라, 막(1800)의 각각의 조사가 제 1 픽셀 컬럼(1834 내지 1838)의 제 1 부분 및 제 2 픽셀 컬럼(1840 내지 1844)의 제 1 부분을 커버하는, 컬럼들(1802 내지 1808)로 배열되며, 다수의 픽셀 컬럼 및 차등 결정화를 조합하는, 복수의 픽셀들(1810 내지 1832)을 가진 막(1800) 위에서의 탑-햇-형 빔(1801)의 스캔의 예시를 묘사한다. 예를 들면, 빔(1801)은 제 1 샷(1802)에서 제 1 픽셀 컬럼(1884 내지 1844)의 제 1 부분 및 제 2 픽셀 컬럼(1840 내지 1844)의 제 1 부분 및 제 2 샷(1863)에서 제 3 픽셀 컬럼(1846 내지 1850) 및 제 4 픽셀 컬럼(1852 내지 1856)의 제 1 부분을 조사하도록 적절히 사이징된다. 제 1 부분들(1834 내지 1856)은 제 1 부분들(1834 내지 1856)의 원하는 수의 조사들이 발생할 때까지 후속 스캔들에서 조사될 수 있다.
도 18b는 본 개시의 실시예들에 따라, 막(1800)의 각각의 조사가 제 1 픽셀 컬럼(1864 내지 1868)의 제 2 부분 및 제 2 픽셀 컬럼(1870 내지 1874)의 제 1 부분을 커버하는, 컬럼들(1802 내지 1808)로 배열되며, 다수의 픽셀 컬럼 및 차등 결정화를 조합하는, 복수의 픽셀들(1810 내지 1832)을 가진 막(1800) 위에서의 탑-햇-형 빔(1876)의 스캔의 예시를 묘사한다. 예를 들면, 빔(1876)은 제 1 픽셀 컬럼(1864 내지 1868)의 제 2 부분 및 제 2 픽셀 컬럼(1870 내지 1874)의 제 1 부분으로 적절히 사이징된다. 제 2 부분들(1864 내지 1868)은 제 1 부분들(1864 내지 1868)의 원하는 수의 조사들이 발생할 때까지 후속 스캔들에서 조사될 수 있다. 부가적으로, 제 2 부분들의 나머지들이 샷들(1878 및 1880)을 통해 결정화된다.
일 실시예에서, 제 1 부분들은 TFT들이 나중에 형성될 영역들에 대응할 수 있다. 이러한 경우에, 제 1 부분들은 제 1 부분들에서 원하는 결정학적 구조를 생성하기 위해 약 4회 내지 약 10회 사이에서 조사될 수 있다. 제 2 부분들은 커패시터들이 형성될 영역들에 대응할 수 있다. 이러한 경우에, 제 2 부분들은 원하는 결정학적 구조를 달성하기 위해 1 내지 4회 조사될 수 있다.
도 19a는 본 개시의 실시예들에 따라, 차등 결정화를 사용하여 개선된 엑시머 레이저 어닐링(AELA) 프로세싱된 막의 입자 구조의 예시이다. 도 19a는 나중 디바이스 형성(1902, 1904)을 위해, 복수의 결정화된 영역들을 가진 막(1900)을 묘사한다. 각각의 결정화된 영역(1902, 1904)은 두 개의 서브 영역들: 큰 입자 영역(1908, 1912) 및 작은 입자 영역(1906, 1910)을 포함한다. 양쪽 영역들 모두는 균일한, 규칙적, 등축, 등방성 입자 패턴들을 가진다. 그러나, 큰 입자 영역들(1908, 1912)은 작은 입자 영역(1906, 1910)보다 더 많은 횟수들로 조사되기 때문에, 큰 입자 영역들(1908, 1912)은 작은 입자 영역들(1906, 1910)보다 큰 입자들을 가진다. 따라서, TFT들은 보다 큰 입자 영역들(1908, 1912)에서 형성될 가능성이 있으며 커패시터들은 작은 입자 영역들(1906, 1910)에서 형성될 것이다.
도 20은 본 개시의 실시예들에 따라, 차등 결정화를 위해, 컬럼들로 배열된, 복수의 픽셀들을 가진 막 위에서의 탑-햇-형 빔의 스캔의 예시이다. 도 10의 방법에서, 막(2000)은 디바이스 영역들(2004 내지 2014)을 포함한다. 각각의 디바이스 영역은 픽셀, 트랜지스터, 및/또는 커패시터와 같은 나중 디바이스가 형성될 결정화될 영역에 대응한다. 각각의 디바이스 영역(2004 내지 2014)은 두 개의 서브-영역들(2016 내지 2038)을 포함한다. 제 1 펄스(2002)에서, 빔은 영역(2040)에서 막(2000)을 조사하며, 이것은 서브-영역들(2020 내지 2030)을 조사한다. 제 2 펄스(2042)에서, 빔은 서브-영역들(2028 내지 2038)에서 막(2000)을 조사한다. 따라서, 두 개의 펄스들 후, 몇몇 서브-영역들(2028, 2030)은 두 번 조사되지만, 다른 서브-영역들(2020 내지 2026 및 2032 내지 2038)은 단 지 한 번 조사된다. 따라서, 하나가 전체 막을 이러한 방식으로 스캔한다면, 하나의 스캔 후, 막은 한 번 조사된 몇몇 영역들(커패시터 형성을 위한 작은 입자 영역들) 및 두 번 조사된 몇몇 영역들(TFT 형성을 위한 큰 입자 영역들)을 포함할 것이다. 뿐만 아니라, 막의 두 개의 스캔들이 수행된다면, 몇몇 영역들은 두 번 조사될 것이며 몇몇 영역들은 4회 조사될 것이다.
차등 결정화는 다수의 레이저들/튜브들을 사용한 순차적인 발화 기술들을 갖고 또는 하나의 레이저를 사용하여 달성될 수 있다. 막의 이동 속도 및 레이저의 에너지를 제어함으로써, 순차적인 발화가 별개의 또는 중첩하는 영역들을 생성하기 위해 사용될 수 있으며, 여기에서 각각의 영역은 상이한 결정질 특성들을 가진다. 따라서, 순차적 발화는 상이한 결정질 속성들을 가진 분리된, 별개의 영역들로 생성하기 위해 사용될 수 있거나, 또는 상이한 결정질 속성들을 가진 다수의 중첩 영역들을 생성하기 위해 사용될 수 있다. 예를 들면, 순차적 발화를 사용하며 제 1 레이저/튜브로부터의 제 1 펄스가 제 2 레이저/튜브로부터의 제 2 펄스와 중첩할 때, 결과적인 막은 제 1 펄스에 대응하는 제 1 결정질 영역, 제 2 펄스에 대응하는 제 2 결정질 영역, 및 제 1 및 제 2 펄스들 사이에서의 중첩에 대응하는 제 3 결정질 영역을 가질 것이다. 제 1 및 제 2 펄스들/샷들 사이에서의 중첩은 범위가 최소로부터 거의 완전한 중첩까지 이를 수 있다. 뿐만 아니라, 다수의 스캔들이 면적 당 요구된 샷들을 달성하기 위해 사용될 수 있다.
감소된-면적 결정화
AELA를 사용하여 막의 감소된 면적 부분을 결정화하기 위한 옵션 및 기회는 결정화의 유효 레이트를 증가시키기 위해 루트를 하나에 제공한다. 이전에 암시된 바와 같이, 이것은 (1) 픽셀들이 각각의 주기적 방식으로 공간적으로 배열되고, (2) 대형 OLED TV들에 대한 픽셀 치수들이 더 이상 극소가 아니고, (3) 픽셀 면적의 일 부분만을 균일하게 결정화하는 것이 실현 가능하고 충분할 수 있으며, (4) 레이저 전력이 높은 전력 레벨들에서 동작하는 동안 무시해도 될 정도의 양의 전력 손실을 갖고 이들 선택된 면적들에만 AELA에서 분배되기 때문에 가능하다.
상기 열거된 이득들로부터 추론될 수 있는 바와 같이, 종래의 ELA 방법의 잘-수립된 및 오랫동안-개선된 공식들을 깸으로써, 적어도 OLED TV들의 경우에, 많은 것이 얻어질 수 있다. AELA 방법은 균일하게 결정화될 필요가 있는 이들 위치들에만 최소 수의 균일하게 성형되고 정확하게 맞춰진 빔 펄스들을 전달하는 것에 관한 것이다. ELA의 것에 비해 AELA 방법의 주요 기여는 그것의 우수한 생산성에 대하여 분류될 수 있으며; 그것은 이상적인 레이저를 가진 ELA를 사용하여 달성될 수 있는 상위 레벨의 생산성을 전달할 수 있다.
AELA 시스템들
AELA 방법의 일 양상은 그것이 구현될 수 있는 방식들, 및 접근법 및 디스플레이 기술이 추가로 진화하며 공진화할 수 있는 다양한 잠재적인 방식들과 관계가 있다. AELA를 구현하기 위해 요구되는, 많은 기술적 요소들 및 능력들이 다양한 LTPS 제조 환경들에서 이미 개발되고 검사되어왔다. (F. Simon, J. Brune, 및 L Herbst의, Appl. Surf. Sci. 252 (2006) p. 4402; J.S. Im, A.B. Limanov, P.C. van der Wilt, U.J. Chung, A.M. Chitu의, Information Dispaly, 9 (2007) p.14). 이러한 배경을 고려해볼 때, 1-세대 AELA 시스템은 종래의 ELA 시스템들(길이가 ~75 cm이고 폭이 수백 마이크론들인 탑-햇-형 빔들을 가진)에서 이용된 레이저 및 광학 구성요소들, 및 4세대 제조 순차적-측면 고체화(SLS) 시스템들에서 이용되는 고-속 모션-제어 기술을 사용하여 구성 및 개발될 수 있다. 정확한 고속 이동이 가능한 SLS 시스템들에서 사용된 공기-베어링 선형-모터 스테이지들은 다른 애플리케이션들을 위한 보다 큰 기판들을 핸들링하기 위해 개발되어 왔으며, 8세대 기판들을 위해 이미 이용 가능하다. 중요한 부가적인 인자는 AELA 시스템이 완전히 역 호환 가능하다는 것이며; ELA를 실행하기 위해 AELA 시스템을 사용하는 것은 간단하다(기판 내에서 선택적으로, 또는 전체 기판을 프로세싱하기 위해). 이러한 역 호환성은 이러한 새로운 접근법을 채택하는 것과 연관된 위험들을 크게 감소시켜야 한다. 이들 인자들은 본질적으로 장기적인 초기 개발/평가 기간을 제거해야 하며 AELA로 하여금 새로운 제조 방법으로서 쉽게 수용될 수 있게 한다. 마지막으로, AELA는 ~100 내지 200 cm2/Vsec의 범위에서 고-이동도 TFT들을 만들기 위해 균일한 큰-입자 다결정 막들을 또한 제공하도록 대개 보다 높은 에너지 밀도들에서 막들을 조사함으로써 최적화될 수 있다는 것이 주의되어야 한다; 이전에 언급된 이유들의 결과로서, ELA와 비교하여 보다 높은 유효 결정화 레이트들/감소된 샷 숫자들로 이를 달성하는 것이 가능해야 한다. AELA를 통한 이러한 고-성능 TFT들의 이용 가능성은 이러한 고-이동도 TFT들(예로서, 고-선명, 고-분해능, 및 고-재생율 LCD들 및 OLED 디스플레이들)의 이용 가능성을 요구하거나 또는 그로부터 이득을 얻을 임의의 가능한 제품 및 제조 로드맵 시나리오들에 대해, AELA에 의해 완전히 처리될 수 있으며; 현재 상태 그대로, 금속-산화물 TFT들, 직접 증착, 또는 고체-상-결정화 기술들을 이용하는 것들을 포함하여, 기본적으로 모든 다른 “비-레이저” 접근법들이 아마 그렇게 쉽게 이들 고-이동도-TFT-요구 로드맵 시나리오들을 수용할 수 있다는 것을 의미한다. 대체로, 상기 열거된 다양한 인자들은 본질적으로 장기적인 초기 개발/평가 기간을 제거하도록 도와야 하며, AELA가 새로운 제조 방법으로서 쉽게 구현될 수 있게 한다.
예를 들면, 도 21은 대표적인 AELA 시스템을 묘사한다. 도 21은 단지 하나의 엑시머 레이저(110)가 사용된다는 점을 제외하고, 도 3a에 도시된 비-주기적 펄스 ELA를 위해 사용된 것과 실질적으로 유사한 시스템을 도시한다. 몇몇 실시예들에서, 스테이지(180)는 고속 모션-제어된 SLS 스테이지이다.
일반적으로, 막 자체는 결정화 동안 이동하도록 요구되지 않으며; 레이저 빔 또는 레이저 빔 형태를 정의하는 마스크는 조사된 영역 및 막의 상대적인 모션을 제공하기 위해 대신에 막에 걸쳐 스캐닝될 수 있다. 그러나, 레이저 빔에 대하여 막을 이동시키는 것은 각각의 후속 조사 이벤트 동안 레이저 빔의 개선된 균일성을 제공할 수 있다.
이미 이용 가능한 것을 레버리징함으로써 개시된다면, AELA 방법은 추가로 달성될 수 있는 것을 레버리징함으로써 진행의 운동량을 유지할 수 있어야 한다. 이것은 AELA- 및 디스플레이-관련 상세들의 다양한 양상들을 최적화하는 것을 수반할 수 있다. 여기에서, (1) 결정화된 미세구조/TFT 성능, (2) 디바이스, 회로, 및 픽셀 배치, 및 (3) 레이저- 및 빔-관련 상세들이 어떻게 모두 AELA 방법의 생산성에서의 계속된 증가를 유지하기 위해 최적화될 수 있는지를 상상할 수 있다. 이들 인자들이 AELA에 의해 제공된 기본 이점들 및 유연성을 완전히 레버리징하도록 최적으로 설계될 때, 유효 결정화의 레이트에서의 10배 이상의 증가가 달성될 수 있는(이상적인 레이저 소스에 기초하여 종래의 ELA 방법을 사용함으로써 달성되는 것에 비교할 때) 실현 가능한 파라미터들의 세트를 사용하여 추정하는 것이 가능하다. 유효 결정화 레이트가 증가함에 따라, 결정화 시스템 스루풋은 그것이 기판들을 로딩 및 언로딩하는데 걸리는 시간과 같이 다른 인자들에 의해 점점 더 부담이 된다. AELA를 갖고, 결정화 시간은 상황을 개선하기 위해 다중-챔버/단일-레이저 구성된 시스템을 보장하도록 충분히 감소할 수 있다.
AELA는 매우 유연하며, 대형 OLED TV들을 맞들기 위해 틀림없이 잘 매칭되지만, 방법이 보다 높은 픽셀 밀도들로 보다 작은 디스플레이들을 위해 사용될 수 있는 정도는 명확하지 않은 채로 있다. AELA는 고-분해능 태블릿/노트북 LCD/OLED 스크린들을 제조하기 위한 실행 가능한 방법이다. (그것은, 현재 이들 디스플레이들을 생산하기 위한 가장 볼륨-제조-호환 가능한 옵션인 것으로서 많이 고려되는, 종래의 ELA 방법보다 적어도 더 효과적이어야 한다.) 이들 제품들을 위해, 선명하게 정의된 에지들을 가진 많은-픽셀-넓은 빔을 사용한 다중-픽셀 프로세싱은 AELA의 몇몇 요소들을 적어도 부분적으로 구현하며, 이로부터 상응하여 부분적으로 이득을 얻기 위한 하나의 방식일 수 있다. 대안적으로, 상황은 감소된 펄스-단위 에너지들로 높은 주파수들을 가진 고 전력 레이저들을 이용하는 얇은-빔 엑시머 레이저 결정화 시스템들을 사용하여 AELA를 구현하기에 잘 맞을 수 있다. (얇은-빔-기반 및 투사-기반 엑시머 레이저 결정화 방법들 양쪽 모두가 단지 선택된 영역들의 감소된-면적 결정화를 수행함으로써 스루풋을 신장시키도록 또한 구성될 수 있다는 것이 주의되어야 한다.) (D. S. Knowles, J. Y. Park, C. Im, P. Das, T. Hoffman, B. Burfeindt, H. Muenz, A. Herkommer, P. C. van der Wilt, A. B. Limanov, 및 J. S. Im의, Proc. SID 36, (2005) p. 503; R. S. Sposili 및 J. S. Im의, Appl. Phys. A. A67 (1998) p. 273; R. S. Sposili 및 J. S. Im의, Appl. Phys. Lett. 69 (1996) p. 2864; J.S. Im, M. A. Crowder, R. S. Sposili, J. P. Leonard, H. J. Kim, J. H. Yoon, V. V. Gupta, H. J. Song, 및 H. S. Cho의, Phys. Stat. Solidi A, 166, 603 (1998)).
비록 그것이 리딩 에지로서 영향력 있으며 중요한 것으로서가 아닐 수 있지만, 빔의 트레일링 에지는, 그것이 미세구조 및/또는 표면-형태학-관련 비균일성들의 정도를 부가적으로 도입할 수 있기 때문에, 우려가 될 수 있으며; AELA를 갖고, 이들 이슈들이 사소하게 및 우선적으로 처리된다. 다중-컬럼-넓은 빔들에 대해, 트레일링 에지는 빔 및 에지의 폭들을 적절히 조정함으로써 관리될 수 있다.
마지막으로, AELA 시스템에 의해 제공되는 이점들 및 능력들은 결정화에 국한될 필요가 없다. 시스템의 본질은 조사될 필요가 있는 이들 영역에서, 및 이들 영역에서만 잘-정의된 양들의 전력을 효율적으로 전달하기 위한 그것의 능력에 있다. 이와 같이, 다른 잠재적인 프로세스들 및 애플리케이션들(예로서, 레이저 도핑 및 활성화, 레이저 패터닝 및 삭마 등)에 대한 시스템들의 사용을 고려하는 것이 가능할 수 있다.
위치 제어된 ELA 기술들
소형 스크린 애플리케이션들, 예를 들면, 태블릿들 또는 전화기들에 대해, 픽셀 피치는 더 작으며, AELA를 사용한 선택적 면적 결정화를 더 어렵게 만든다. 따라서, 이들 애플리케이션들에 대해, 일반적으로 전체 막을 결정화하는 것이 선호된다. 그러나, 기존의 ELA 기술들을 갖고, 결과적인 막은 열악한 품질 디스플레이들을 야기할 수 있는, 도 13a 및 도 13b에 도시된 바와 같이, 주기적 비-균일성들을 가질 수 있다. 따라서, 새로운 ELA 방법, ELA+는 ELA가 가진 비-균일성 이슈들을 제거하며 막에 대한 샷들의 수를 감소시키기 위해 개발되어 왔다. ELA+는 전체 막에 걸쳐 위치 제어된 ELA를 행하기 위해, 도 14c에 도시된 바와 같이, 선명하게 정의된 빔을 사용한다. ELA+는 ELA가 제어되지 않은 비균일성들을 야기하는 동안, ELA+에서, 비균일성들이 전략적으로 위치될 수 있으며, 따라서 나중 형성된 픽셀들이 막의 비-균일 영역들에 위치되지 않을 것이기 때문에 위치 제어된다. 이것은 두 개의 형성 영역들의 폭보다 큰, 예를 들면, 2, 3, 4, 또는 10개의 디바이스 형성 영역들의 폭까지 사이징된 빔을 사용함으로써, 및 빔의 제 1 조사 및 빔의 제 2 조사 사이에서 중첩의 영역들을 신중하게 제어함으로써 달성될 수 있다.
도 22는 본 개시의 실시예들에 따라, 컬럼들(2202 내지 2214)로 배열된, 복수의 픽셀들을 가진 막(2200) 위에서의 탑-햇-형 빔의 스캔의 예시이다. 빔(2216)은 하나의 샷(2222)에서, 3개의 픽셀 컬럼들(2202 내지 2206)이 조사되도록 사이징된다. 그 후, 빔은 전진되며(막(2200) 또는 빔 자체의 움직임을 통해) 제 2 펄스(2218)에서, 다음 3개의 픽셀 컬럼들(2208 내지 222)이 조사된다. 제 3 샷(2220)은 전체 막이 조사될 때까지 컬럼(2214) 및 다음 두 개의 컬럼들 등을 조사한다. 막의 픽셀 피치로 빔을 사이징함으로써, 픽셀들을 포함한 영역들은 균일하게 조사되며 비-균일한 영역들이 샷들/펄스들(2224, 2226) 사이에 위치된다.
상기 설명된 막은 레이저 조사 프로세싱을 처리할 수 있는 임의의 유형의 반도체 또는 산화물 막일 수 있다. 예를 들면, 막은 실리콘, 게르마늄, 산화물들, 또는 복합 반도체들(예로서, 갈륨 비소)로 구성될 수 있다. 대표적인 산화물 막들은 티타늄 산화물 및 아연 산화물 막들을 포함하며, 여기에서 아연 산화물 막들은 갈륨 인듐 아연 산화물을 포함할 수 있다. 몇몇 실시예들에서, 산화물 막의 조사는 산화물 막의 용해 및 고체화의 파라미터들을 조정하기 위해 또는 막의 용해 없이 고체 상태 어닐링 프로세스를 야기하기 위해 수정될 수 있다.
본 발명의 예들이 도시되고 설명되었지만, 다양한 변화들 및 수정들이 본 발명의 범위로부터 벗어나지 않고 그 안에서 이루어질 수 있다는 것이 이 기술분야의 숙련자들에게 쉽게 명백할 것이다. 이 기술분야의 숙련자는 단지 정례적인 실험을 사용하여, 여기에 설명된 특정 조성들 및 절차들에 대한 다수의 등가물들을 인식하거나, 또는 이를 알아낼 수 있을 것이다. 이러한 등가물들은 본 발명의 범위 내에 있는 것으로 고려되며, 다음의 청구항들에 의해 커버된다.

Claims (31)

  1. 박막을 결정화하기 위한 방법에 있어서,
    복수의 디바이스 형성 영역들을 가진 박막을 제공하는 단계;
    균일한 부분 및 두 개의 에지 부분들을 가진 라인 빔을 생성하는 단계;
    제 1 방향으로 상기 박막을 계속해서 이동시키면서,
    상기 라인 빔의 상기 균일한 부분을 갖고 제 1 디바이스 형성 영역을 조사하는 단계; 및
    상기 라인 빔의 상기 균일한 부분을 갖고, 상기 제 1 디바이스 형성 영역과 다른, 제 2 디바이스 형성 영역을 조사하는 단계를 포함하는, 박막을 결정화하기 위한 방법.
  2. 청구항 1에 있어서, 상기 제 1 디바이스 형성 영역은 상기 제 2 디바이스 형성 영역에 중첩하는, 박막을 결정화하기 위한 방법.
  3. 청구항 1 또는 청구항 2에 있어서, 각각의 디바이스 형성 영역이 적어도 한 번 조사될 때까지 연속적인 디바이스 형성 영역들을 계속해서 조사하는 단계를 포함하는, 박막을 결정화하기 위한 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서, 각각의 디바이스 형성 영역이 적어도 한 번 조사된 후, 연속적인 디바이스 형성 영역들을 조사하면서 제 1 방향과 반대의, 제 2 방향으로 상기 막을 계속해서 이동시키는 단계를 포함하는, 박막을 결정화하기 위한 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서, 각각의 디바이스 형성 영역이 적어도 한 번 조사된 후, 상기 막을 다시 시작 위치로 이동시키며 상기 제 1 방향으로 상기 막을 계속해서 이동시키고, 연속적인 디바이스 형성 영역들을 조사하는 단계를 포함하는, 박막을 결정화하기 위한 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서, 각각의 디바이스 형성 영역이 적어도 한 번 조사된 후, 상기 제 1 방향에 수직인 방향으로 상기 막을 시프트하는 단계를 포함하는, 박막을 결정화하기 위한 방법.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서, 각각의 디바이스 형성 영역이 한 번 조사된 후, 상기 제 1 방향에 평행인 방향으로 상기 막을 시프트하는 단계를 포함하는, 박막을 결정화하기 위한 방법.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서, 각각의 디바이스 형성 영역을 적어도 두 번 조사하는 단계를 포함하는, 박막을 결정화하기 위한 방법.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서, 각각의 디바이스 형성 영역을 적어도 4회 조사하는 단계를 포함하는, 박막을 결정화하기 위한 방법.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서, 각각의 디바이스 형성 영역을 적어도 6회 조사하는 단계를 포함하는, 박막을 결정화하기 위한 방법.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 있어서, 상기 디바이스 형성 영역은 픽셀이 형성될 영역을 포함하는, 박막을 결정화하기 위한 방법.
  12. 청구항 1 내지 청구항 11 중 어느 한 항에 있어서, 상기 디바이스 형성 영역은 박막 트랜지스터가 형성될 영역을 포함하는, 박막을 결정화하기 위한 방법.
  13. 청구항 1 내지 청구항 12 중 어느 한 항에 있어서, 상기 디바이스 형성 영역은 커패시터가 형성될 영역을 포함하는, 박막을 결정화하기 위한 방법.
  14. 청구항 1 내지 청구항 13 중 어느 한 항에 있어서, 상기 제 1 디바이스 형성 영역에 인접한 커패시터 영역에 커패시터를 형성하는 단계를 포함하는, 박막을 결정화하기 위한 방법.
  15. 청구항 1 내지 청구항 14 중 어느 한 항에 있어서, 상기 디바이스 형성 영역은 박막 트랜지스터들의 컬럼이 형성될 영역을 포함하는, 박막을 결정화하기 위한 방법.
  16. 청구항 1 내지 청구항 15 중 어느 한 항에 있어서, 상기 디바이스 형성 영역은 디바이스들의 복수의 컬럼들이 형성될 영역을 포함하는, 박막을 결정화하기 위한 방법.
  17. 청구항 1 내지 청구항 16 중 어느 한 항에 있어서, 상기 디바이스 형성 영역은 디바이스들의 제 1 컬럼의 부분 및 디바이스들의 제 2 컬럼의 부분을 포함하며, 상기 디바이스들의 제 1 컬럼의 부분은 상기 디바이스들의 제 2 컬럼의 부분에 근접한, 박막을 결정화하기 위한 방법.
  18. 청구항 1 내지 청구항 17 중 어느 한 항에 있어서, 상기 디바이스 형성 영역은 픽셀들의 제 1 컬럼에서의 영역 및 픽셀들의 제 2 컬럼에서의 영역을 포함하는, 박막을 결정화하기 위한 방법.
  19. 청구항 1 내지 청구항 18 중 어느 한 항에 있어서, 상기 라인 빔은 상기 막을 부분적으로 용해시키기에 충분한 플루언스를 갖는, 박막을 결정화하기 위한 방법.
  20. 청구항 1 내지 청구항 19 중 어느 한 항에 있어서, 상기 라인 빔은 상기 막을 완전히 용해시키기에 충분한 플루언스를 갖는, 박막을 결정화하기 위한 방법.
  21. 청구항 1 내지 청구항 20 중 어느 한 항에 있어서, 상기 라인 빔은 상기 막을 거의 완전히 용해시키기에 충분한 플루언스를 갖는, 박막을 결정화하기 위한 방법.
  22. 청구항 1 내지 청구항 21 중 어느 한 항에 있어서, 상기 라인 빔은 상기 부분 용해 임계치 아래이지만, 상기 박막의 상기 구조를 수정하기에 충분한 플루언스를 갖는, 박막을 결정화하기 위한 방법.
  23. 청구항 1 내지 청구항 22 중 어느 한 항에 있어서, 상기 막은 반도체 막을 포함하는, 박막을 결정화하기 위한 방법.
  24. 박막을 결정화하기 위한 시스템에 있어서,
    균일한 부분 및 두 개의 에지 부분들을 가진 라인 빔을 생성하기 위한 광학부; 및
    컴퓨터 제어된 스테이지로서, 상기 컴퓨터 제어된 스테이지는 복수의 디바이스 형성 영역들을 가진 박막을 유지하며 상기 빔이 상기 라인 빔의 상기 균일한 부분을 갖고 제 1 디바이스 형성 영역을 조사하고; 상기 라인 빔의 상기 균일한 부분을 갖고, 상기 제 1 디바이스 형성 영역과 다른, 제 2 디바이스 형성 영역을 조사하기 위해 제 1 방향으로 상기 스테이지를 계속해서 이동시키도록 프로그램되는, 상기 컴퓨터 제어된 스테이지를 포함하는, 박막을 결정화하기 위한 시스템.
  25. 박막에 있어서,
    디바이스들의 형성을 위한 복수의 영역들로서, 각각의 영역은 제 1 결정화 부분 및 제 2 결정화 부분을 포함하고, 상기 제 1 및 제 2 결정화 부분들 양쪽 모두는 균일한, 등방성 결정 입자들을 포함하며 상기 제 1 결정화 부분은 상기 제 2 결정화 부분보다 큰 결정 입자들을 가진, 상기 디바이스들의 형성을 위한 복수의 영역들을 포함하는, 박막.
  26. 청구항 1 내지 청구항 25 중 어느 한 항에 있어서, 상기 복수의 영역들은 적어도 디바이스들의 형성을 위한 영역들의 제 1 컬럼 및 디바이스들의 형성을 위한 영역들의 제 2 컬럼을 포함하는, 박막.
  27. 청구항 1 내지 청구항 26 중 어느 한 항에 있어서, 상기 제 1 컬럼의 제 1 결정화 부분은 상기 제 2 컬럼의 제 1 결정화 부분에 근접하여 위치되는, 박막.
  28. 청구항 1 내지 청구항 27 중 어느 한 항에 있어서, 상기 제 1 컬럼의 제 2 결정화 부분은 상기 제 2 컬럼의 제 2 결정화 부분에 근접하여 위치되는, 박막.
  29. 박막을 결정화하기 위한 방법에 있어서,
    복수의 컬럼들로 배열된 복수의 디바이스 형성 영역들을 가진 박막을 제공하는 단계;
    균일한 부분 및 두 개의 에지 부분들을 가진 라인 빔을 생성하는 단계;
    제 1 방향으로 상기 박막을 계속해서 이동시키면서,
    제 1 수의 빔 펄스들을 가진 상기 라인 빔의 상기 균일한 부분을 갖고 디바이스 형성 영역들의 제 1 컬럼을 조사하는 단계;
    제 2 수의 빔 펄스들을 가진 상기 라인 빔의 상기 균일한 부분을 갖고 디바이스 형성 영역의 제 2 컬럼을 조사하는 단계; 및
    제 2 수의 빔 펄스들을 가진 상기 라인 빔의 상기 균일한 부분을 갖고 디바이스 형성 영역들의 제 3 컬럼을 조사하는 단계를 포함하며,
    상기 제 1 컬럼은 상기 제 2 컬럼에 근접하며 상기 제 3 컬럼은 상기 제 2 컬럼으로부터 이격되는, 박막을 결정화하기 위한 방법.
  30. 청구항 1 내지 청구항 29 중 어느 한 항에 있어서, 상기 제 1 수의 빔 펄스들은 상기 제 2 수의 빔 펄스보다 큰, 박막을 결정화하기 위한 방법.
  31. 청구항 1 내지 청구항 30 중 어느 한 항에 있어서, 상기 제 2 수의 빔 펄스들은 상기 제 1 수의 빔 펄스보다 큰, 박막을 결정화하기 위한 방법.
KR1020147034500A 2012-05-14 2013-03-14 박막들을 위한 개선된 엑시머 레이저 어닐링 KR20150013731A (ko)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US201261646480P 2012-05-14 2012-05-14
US61/646,480 2012-05-14
US201261659517P 2012-06-14 2012-06-14
US61/659,517 2012-06-14
US201261674017P 2012-07-20 2012-07-20
US61/674,017 2012-07-20
US201261692316P 2012-08-23 2012-08-23
US61/692,316 2012-08-23
US201213505961A 2012-12-06 2012-12-06
US13/505,961 2012-12-06
PCT/US2013/031732 WO2013172965A1 (en) 2012-05-14 2013-03-14 Advanced excimer laser annealing for thin films

Publications (1)

Publication Number Publication Date
KR20150013731A true KR20150013731A (ko) 2015-02-05

Family

ID=49584138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147034500A KR20150013731A (ko) 2012-05-14 2013-03-14 박막들을 위한 개선된 엑시머 레이저 어닐링

Country Status (5)

Country Link
JP (1) JP2015516694A (ko)
KR (1) KR20150013731A (ko)
CN (1) CN104379820A (ko)
TW (1) TW201346993A (ko)
WO (1) WO2013172965A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180031032A (ko) 2015-07-22 2018-03-27 미쓰비시덴키 가부시키가이샤 엘리베이터 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013120936A (ja) 2011-12-07 2013-06-17 Ultratech Inc パターン効果を低減したＧａＮＬＥＤのレーザーアニール
JP6471379B2 (ja) * 2014-11-25 2019-02-20 株式会社ブイ・テクノロジー 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置
CN104966981B (zh) 2015-07-14 2018-03-13 京东方科技集团股份有限公司 激光器
GB201614342D0 (en) * 2016-08-22 2016-10-05 M-Solv Ltd An apparatus for annealing a layer of amorphous silicon, a method of annealing a layer of amorphous silicon, and a flat panel display

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP3903761B2 (ja) * 2001-10-10 2007-04-11 株式会社日立製作所 レ−ザアニ−ル方法およびレ−ザアニ−ル装置
TWI378307B (en) * 2002-08-19 2012-12-01 Univ Columbia Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
KR100490552B1 (ko) * 2003-03-13 2005-05-17 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
TWI359441B (en) * 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
CN1315163C (zh) * 2004-03-08 2007-05-09 友达光电股份有限公司 激光退火装置及其激光退火方法
JP2009505432A (ja) * 2005-08-16 2009-02-05 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄膜のハイ・スループット結晶化
US8598588B2 (en) * 2005-12-05 2013-12-03 The Trustees Of Columbia University In The City Of New York Systems and methods for processing a film, and thin films
JP5034360B2 (ja) * 2006-08-08 2012-09-26 ソニー株式会社 表示装置の製造方法
US8802580B2 (en) * 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US8440581B2 (en) * 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
CN102770939B (zh) * 2009-11-03 2015-12-02 纽约市哥伦比亚大学理事会 用于非周期性脉冲部分熔融膜处理的系统和方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180031032A (ko) 2015-07-22 2018-03-27 미쓰비시덴키 가부시키가이샤 엘리베이터 장치

Also Published As

Publication number Publication date
CN104379820A (zh) 2015-02-25
TW201346993A (zh) 2013-11-16
WO2013172965A1 (en) 2013-11-21
JP2015516694A (ja) 2015-06-11

Similar Documents

Publication Publication Date Title
US9087696B2 (en) Systems and methods for non-periodic pulse partial melt film processing
TWI575571B (zh) 部分熔融膜之非週期性脈衝處理系統及方法
US6635932B2 (en) Thin film crystal growth by laser annealing
US9646831B2 (en) Advanced excimer laser annealing for thin films
US6495405B2 (en) Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films
US8598588B2 (en) Systems and methods for processing a film, and thin films
US7645337B2 (en) Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8802580B2 (en) Systems and methods for the crystallization of thin films
US8889569B2 (en) Systems and methods for non-periodic pulse sequential lateral soldification
JP5068171B2 (ja) 結晶方位制御ポリシリコン膜を生成するためのシステム及び方法
JP2004311935A (ja) 単結晶シリコン膜の製造方法
KR20070119725A (ko) 박막의 라인 스캔 순차적 횡방향 고형화
EP1927127A2 (en) High throughput crystallization of thin films
KR20150013731A (ko) 박막들을 위한 개선된 엑시머 레이저 어닐링
JP2002261016A (ja) 横方向に結晶化した多結晶ｓｉ膜の品質の均一性を向上させるマスクパターン設計
US20030148566A1 (en) Production method for flat panel display
KR20120082022A (ko) 비-주기적 펄스 부분 용융 막가공을 위한 시스템 및 방법
EP2497105A1 (en) Systems and methods for non-periodic pulse partial melt film processing
Choi et al. 3.4 L: Late‐News Paper: Advanced ELA for Large‐Sized AMOLED Displays
JP2010114472A (ja) 結晶化方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application