JP2005340373A - アニール方法、結晶化方法及び半導体装置 - Google Patents
アニール方法、結晶化方法及び半導体装置 Download PDFInfo
- Publication number
- JP2005340373A JP2005340373A JP2004154939A JP2004154939A JP2005340373A JP 2005340373 A JP2005340373 A JP 2005340373A JP 2004154939 A JP2004154939 A JP 2004154939A JP 2004154939 A JP2004154939 A JP 2004154939A JP 2005340373 A JP2005340373 A JP 2005340373A
- Authority
- JP
- Japan
- Prior art keywords
- film
- cap
- crystal semiconductor
- cap film
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Abstract
【課題】低パワーかつ低温で大粒径の結晶粒をち密に形成することができる結晶化方法を提供する。
【解決手段】少なくとも位相変調レーザ光の特性、キャップ膜の物性と膜厚、結晶化対象膜の物性と膜厚を含む初期データと実験とに基づいて、照射後の非単結晶半導体膜の状態変化に対する変調レーザ光の入射光のフルエンスとキャップ膜の膜厚との相関データを作成し、相関データに基づいてキャップ膜の膜厚をそれぞれ選択し、選択した入射光のフルエンスをもつレーザ光を選択した膜厚のキャップ膜側から非単結晶半導体膜に照射し、該非単結晶半導体膜を溶融させ、結晶化させ、その結晶粒をラテラル成長させる。
【選択図】 図9
【解決手段】少なくとも位相変調レーザ光の特性、キャップ膜の物性と膜厚、結晶化対象膜の物性と膜厚を含む初期データと実験とに基づいて、照射後の非単結晶半導体膜の状態変化に対する変調レーザ光の入射光のフルエンスとキャップ膜の膜厚との相関データを作成し、相関データに基づいてキャップ膜の膜厚をそれぞれ選択し、選択した入射光のフルエンスをもつレーザ光を選択した膜厚のキャップ膜側から非単結晶半導体膜に照射し、該非単結晶半導体膜を溶融させ、結晶化させ、その結晶粒をラテラル成長させる。
【選択図】 図9
Description
本発明は、液晶、有機EL等の表示装置の製造に用いて好適なアニール方法、結晶化方法およびそれを用いて製造される半導体装置に関する。
液晶表示装置などの表示装置の駆動回路は、ガラス基板上に形成された非晶質半導体膜に形成されていた。IT市場の拡大により取り扱う情報は、デジタル化され、高速化されるため表示装置も高画質化が要求されている。この要求を満足する手段としては、例えば各画素を切換えるスイッチングトランジスタのチャネル領域を単結晶領域に形成することによりスイッチング速度が高速化され、高画質化が可能となる。
ガラス基板上に形成された非晶質シリコン層を結晶化する手段としては、エキシマレーザアニール法(ELA法)が知られている。しかしながら、このELA法により得られた結晶化された領域の粒径は、0.1μm程度であり、この結晶化された領域に薄膜トランジスタ(TFT)を形成した場合、1個の薄膜トランジスタのチャネル領域に多数の結晶粒界が存在することになり、移動度が200cm2/Vs、オン・オフ電流比が107程度と、単結晶Siに形成したMOSトランジスタと比較すると大幅に劣る。さらに、他の結晶化領域に形成される薄膜トランジスタのチャネル領域に形成される結晶粒界数が異なるため各薄膜トランジスタの特性のばらつきが大きくなる。従って、特に、表示装置の画素選択用スイッチング回路においては、一表示面における薄膜トランジスタ特性の均一化が要求されている。この要求を満足する手段としては、少なくとも各薄膜トランジスタのチャネル領域に相当する面積の単結晶化領域が予め定められた画素選択領域に形成できる結晶化技術が要求されている。
本発明者等は、非晶質シリコン層にレーザ光を照射することにより少なくとも1個の薄膜トランジスタを形成できる程度の大きな結晶粒を形成する技術を開発している。単一の結晶粒内にTFTを形成することにより結晶粒界の悪影響がなく、TFT特性が大幅に改善され、プロセッサ、メモリ、センサなどの機能素子を形成することができる。このような結晶化方法として、例えば非特許文献1および非特許文献2に記載された方法がある。
非特許文献1には、SiON/SiO2キャップ層やSiO2キャップ層を介して非晶質シリコン膜にフルエンスが1J/cm2の位相変調したレーザ光を照射することにより、ラテラル成長した大粒径結晶粒アレイを形成する非晶質シリコン膜の結晶化方法が記載されている。
非特許文献2には、基板加熱下でSiO2キャップ層を介して非晶質シリコン膜にホモジナイズされ位相変調されたレーザ光を照射することにより、非晶質シリコン膜をラテラル(水平)方向に結晶成長させる方法が記載されている。
W.Yeh and M.Matsumura Jpn.Appl.Phys.Vol.41(2002)1909. 2002年秋季第63回応用物理学会学術講演会予稿集2,p779, 26a−G−2.平松雅人他
W.Yeh and M.Matsumura Jpn.Appl.Phys.Vol.41(2002)1909. 2002年秋季第63回応用物理学会学術講演会予稿集2,p779, 26a−G−2.平松雅人他
非特許文献1及び2に記載された方法では、結晶粒を大粒径化させるために、基板を高温域に加熱する。さらに、いずれの方法も結晶化するために約1J/cm2程度の大きなパワーを供給するものである。
このように高いエネルギ密度を達成するためには、同一のエネルギ源を使用した場合、要求されたエネルギ密度に応じてレーザ光の照射面積を小さくしなければならないため、結晶化処理のスループットが低下する。そこで、限られた出力特性をもつエネルギ源を利用するという制約下で、スループットを向上させるためには、できるだけ低いエネルギ密度で結晶粒をラテラル成長させる技術が必要になる。
本発明は上記の課題を解決するためになされたものであり、室温近傍の低い温度領域において低いエネルギ密度で大粒径の結晶粒を形成することができるアニール方法、結晶化方法およびそれを用いて製造された半導体装置を提供することを目的とする。
本発明者等は、大粒径の結晶粒を形成すること、および大粒径の結晶粒を形成するために必要となるエネルギ密度に対応するレーザ光パワーを小さくすることを課題として鋭意研究開発した。その結果、本発明者等は、周期的なV字型の光強度分布を形成する位相シフタを用いて結晶化実験を行い、ラテラル成長距離のキャップ膜厚依存性を評価した結果、キャップ膜厚を選択することによって粒径が十分に大きい大粒径のSi結晶粒が得られることを見出した。
さらに、本発明者等は、キャップ膜の膜厚として、前記レーザ光の前記キャップ膜層における多重反射の効果により決まる反射光の割合が最も小さくなる値を選択することにより、より低パワーのレーザ光照射で大粒径の結晶粒を形成できることを見出したものである。この結果、同一照射エネルギ源を使用した場合、エネルギの照射面積をより大きくすることができ、スループットを向上させることができる。すなわち、キャップ膜の多重反射現象による非単結晶半導体膜への実効照射光量が多くなる領域をキャップ膜厚として採用することにより、低いエネルギ密度においても単結晶か又はそれに近い大粒径の結晶粒を得ることができる。本発明はかかる知見に基づいてなされたものであり、以下の構成を有する。
本発明のアニール方法は、キャップ膜を表面に有する非単結晶半導体膜上の前記キャップ膜側からレーザ光を入射させることにより前記非単結晶半導体膜をアニールする方法であって、前記キャップ膜の膜厚は、前記レーザ光の前記キャップ膜層における多重反射の効果により決まる反射光の割合が最も小さくなるように決められた値であることを特徴とする。
本発明の結晶化方法は、非単結晶半導体膜上に設けられたキャップ膜に光強度変調されたレーザ光を入射させることにより前記非単結晶半導体膜を結晶化する方法であって、前記キャップ膜の膜厚は、前記レーザ光の入射により前記非単結晶半導体膜のレーザ光照射部の状態変化と入射フルエンスとの関係から求めた厚さであることを特徴とする。
本発明の結晶化方法は、非単結晶半導体膜上に設けられたキャップ膜に光強度変調されたレーザ光を入射させることにより前記非単結晶半導体膜を結晶化する方法であって、
前記キャップ膜の膜厚は、大きなラテラル成長結晶粒が得られるキャップ膜厚範囲のうち、前記非単結晶半導体膜やキャップ膜の光学特性からの計算により、前記レーザ光の前記キャップ膜層における多重反射の効果により決まる反射光の割合が最も小さくなるように求めた値であることを特徴とする。
前記キャップ膜の膜厚は、大きなラテラル成長結晶粒が得られるキャップ膜厚範囲のうち、前記非単結晶半導体膜やキャップ膜の光学特性からの計算により、前記レーザ光の前記キャップ膜層における多重反射の効果により決まる反射光の割合が最も小さくなるように求めた値であることを特徴とする。
本発明の結晶化方法は、非単結晶半導体膜上に設けられたキャップ膜に光強度変調されたレーザ光を入射させることにより前記非単結晶半導体膜を結晶化する方法であって、
前記キャップ膜の膜厚は、大きなラテラル成長結晶粒が得られるキャップ膜厚範囲のうち、前記非単結晶半導体膜が状態変化(溶融)しない低パワーの照射による光学特性評価に基づき、前記レーザ光の前記キャップ膜層における多重反射の効果により決まる反射光の割合が最も小さくなるように求めた値であることを特徴とする。
前記キャップ膜の膜厚は、大きなラテラル成長結晶粒が得られるキャップ膜厚範囲のうち、前記非単結晶半導体膜が状態変化(溶融)しない低パワーの照射による光学特性評価に基づき、前記レーザ光の前記キャップ膜層における多重反射の効果により決まる反射光の割合が最も小さくなるように求めた値であることを特徴とする。
本発明の結晶化方法は、ホモジナイズされたパルスレーザ光を位相シフタにより位相変調して所定の光強度勾配をもつビームプロファイルとし、前記位相変調されたパルスレーザ光を非単結晶半導体膜上にキャップ膜が設けられた被処理基板の前記キャップ膜を介して前記非単結晶半導体膜に照射し、前記非単結晶半導体膜の溶融、冷却過程において、その結晶粒をラテラル成長させる結晶化方法であって、
(a)少なくとも前記位相変調されたレーザ光の特性、前記キャップ膜の物性と膜厚、前記非単結晶半導体膜の物性と膜厚を含む初期データに基づいて相関データを作成し、
(b)前記相関データに基づいて前記キャップ膜の膜厚を選択し、
(c)前記選択した膜厚に対して結晶化に十分なフルエンスをもつレーザ光を、前記キャップ膜を介して前記非単結晶半導体膜に照射し、該非単結晶半導体膜の溶融、冷却過程において、その結晶粒をラテラル成長させることを特徴とする。
(a)少なくとも前記位相変調されたレーザ光の特性、前記キャップ膜の物性と膜厚、前記非単結晶半導体膜の物性と膜厚を含む初期データに基づいて相関データを作成し、
(b)前記相関データに基づいて前記キャップ膜の膜厚を選択し、
(c)前記選択した膜厚に対して結晶化に十分なフルエンスをもつレーザ光を、前記キャップ膜を介して前記非単結晶半導体膜に照射し、該非単結晶半導体膜の溶融、冷却過程において、その結晶粒をラテラル成長させることを特徴とする。
本明細書において使用する用語は次の通りに定義する。
「アニール」とは、半導体製造技術分野において非単結晶半導体薄膜を結晶化させるための加熱処理、および半導体薄膜中の不純物を熱拡散させるための加熱処理を包含する加熱処理などを総称して定義するものとする。また、「アニール装置」とは、プロジェクション型のエキシマレーザアニール装置ばかりでなく、プロキシミティ型のエキシマレーザアニール装置も含むものである。なお、本発明による照射光の低パワー化は、半導体膜の結晶化のみの用途に限定されるものではなく、半導体膜中の不純物を熱拡散する工程にも利用することができ、同様に本発明を用いて不純物を熱拡散するための照射光の低パワー化ができる。
「アニール」とは、半導体製造技術分野において非単結晶半導体薄膜を結晶化させるための加熱処理、および半導体薄膜中の不純物を熱拡散させるための加熱処理を包含する加熱処理などを総称して定義するものとする。また、「アニール装置」とは、プロジェクション型のエキシマレーザアニール装置ばかりでなく、プロキシミティ型のエキシマレーザアニール装置も含むものである。なお、本発明による照射光の低パワー化は、半導体膜の結晶化のみの用途に限定されるものではなく、半導体膜中の不純物を熱拡散する工程にも利用することができ、同様に本発明を用いて不純物を熱拡散するための照射光の低パワー化ができる。
「キャップ膜」とは、結晶化対象膜の入射面側に直接または間接に設けられ、結晶化に必要なエネルギを持つレーザ光を透過させ且つ蓄熱効果を有する膜で結晶化の過程において光学的影響および熱力学的影響を与える膜をいう。蓄熱効果とは、非単結晶半導体膜が結晶化用レーザ光を受光して高温になったときの熱を保温する機能である。
「非単結晶半導体膜」とは、非晶質半導体(例えば非晶質シリコン膜)、多結晶半導体(例えばポリシリコン膜)およびこれらの混合組織など結晶化の対象となる薄膜をいう。
「レーザフルエンス」とは、レーザ光のエネルギ密度を表わす尺度であり、単位面積当たりのエネルギ量を時間積分したものをいい、具体的には光源または照射領域(照射野)において計測されるレーザ光の平均光強度のことをいう。なお、「照射フルエンス」とは位相シフタで変調される前のホモジナイズレーザ光のフルエンスをいうものとし、「入射フルエンス(incident fluence)」とは、位相シフタで変調された後のレーザ光のフルエンスであり、被処理基板の入射面に照射されるレーザ光のレーザフルエンスをいうものとする。
「ビームプロファイル」とは、被処理基板表面に照射されるレーザ光の二次元の光強度分布をいう。
「結晶化開始フルエンス」とは、結晶化対象膜が結晶化を開始するために必要な熱的な駆動力を与える入射フルエンスのことをいう。図12により結晶化開始フルエンスについて具体的に説明する。図12は本発明の方法により結晶化したときの結晶形態と入射フルエンスの関係を模式的に示したものである。「結晶化開始フルエンス」とは、図12(a)に示す結晶開始点の位置(アモルファスシリコン(a-Si)とポリシリコン(polySi)との境界)に対応する図12(b)に示すビームプロファイルにおける入射フルエンス、具体的にはf1のことをいう。
「ラテラル成長」とは、結晶化対象膜が溶融し、その融液が凝固する過程において、結晶粒が法線方向ではなく膜面方向すなわち横方向に成長することをいう。
「ラテラル成長開始フルエンス」とは、結晶化対象膜の融液中に初期発生した結晶核がラテラル成長を開始するために必要となる熱的な駆動力を与える入射フルエンスのことをいう。具体的には図12(b)に示すf2がラテラル成長開始フルエンスに該当する。
「膜破壊」とは、広義には膜を構成する規則的な構造(膜構造)が壊れることをいい、狭義には結晶粒がラテラル成長するときに生じる応力によりキャップ膜が壊されること、あるいはラテラル成長時の発生応力により結晶化対象膜が壊されること、あるいはキャップ膜や結晶化対象膜のなかに含まれる水素に起因して結晶粒内または結晶粒界に割れなどの欠陥を生じることをいうものと定義する。
「膜破壊フルエンス」とは、結晶化対象膜が膜破壊するときの入射フルエンスのことをいう。
「ホモジナイズする」とは、ビーム光を複数の小さいビーム光に分割し、これらの分割ビーム光を集束することにより、ビーム断面における光強度を均一化することをいう。また、「ホモジナイザ」とは、入射光を複数に分割し、これら分割光を収束させて、特定の面で光強度を均一化する光学素子のことをいう。
「位相シフタ」とは、光の位相を変調するための空間強度変調光学素子のことをいい、フォトリソグラフィプロセスの露光工程で使用される位相シフトマスクとは区別されるものをいう。
「実効フルエンス(effective fluence)」とは、結晶化対象膜中で熱エネルギに変換される光エネルギ成分のことをいい、入射光のフルエンスから損失フルエンスを差し引いた残りをいう。この実効フルエンスは、最終的には結晶化対象膜に吸収されるものであり、実際に結晶化対象膜に対して熱的な影響を及ぼすエネルギ成分である。ここで「損失フルエンス」とは、キャップ膜の入射面で反射または散乱されるか、あるいはキャップ膜と結晶化対象膜との境界面で反射または散乱され、熱エネルギに変換されることなく光エネルギの形態のままで外部に失われるエネルギ成分をいう。熱伝導によりキャップ膜および下地保護膜を介して失われる熱エネルギ成分は、損失フルエンスに含まれるものではなく、実効フルエンスに含まれる。結晶化に直接的に寄与しないエネルギ成分であっても、結晶化対象膜内で光エネルギから熱エネルギに一旦変換されているので、結晶化対象膜の周辺領域を昇温させ、間接的に結晶化に寄与するからである。
本発明の結晶化方法によれば、低エネルギのレーザ光で大粒径の結晶粒アレイ結晶化半導体薄膜を広いプロセスマージンで形成することができ、品質の良い薄膜トランジスタおよび、半導体装置を作製することができる。
以下、添付の図面を参照して本発明の好ましい実施の形態について説明する。この実施の形態は、本発明の結晶化方法を薄膜トランジスタ(TFT)用シリコン結晶の結晶化に適用した例であり、図1はプロジェクション型レーザアニール装置を模式的に示す概略構成図である。
アニール装置1は、光源として例えばKrFエキシマレーザ装置2から出射されたパルスレーザ光3を、ビームエキスパンダ4,5、ホモジナイザ6、空間強度変調光学素子としての位相シフタ7、結像光学系8を介して載置台9上の被処理基板10に照射するものである。載置台9はX,Y,Z,θステージ11上にX,Y,Z,θ方向に移動可能に支持されている。載置台9上の被処理基板10は、XYZθステージ11によって光学系に対して位置合せされる。
アニール装置1は、KrFエキシマレーザ装置2およびXYZθステージ11などの動作を制御するため予め記憶されたプログラムを有する内部コントローラ12を内蔵している。内部コントローラ12の出力部はKrFエキシマレーザ装置2の電源回路に接続されている。
外部コントローラ13は、パソコン等のデータ処理装置からなるものであり、アニール装置1の外部に設けられている。この外部コントローラ13は、結晶化処理に必要な各種レシピ、初期設定データおよび過去の実績データなどをデータベースとして有し、内部コントローラ12を外部からバックアップするものである。外部コントローラ13は内部コントローラ12に指令信号を送り、それに従って、内部コントローラ12は、パルスレーザ光3の発振タイミング(出射タイミング)、パルス間隔、出力の大きさなどを制御するようになっている。
本実施形態の装置の光学系は、光源側から順に同一光軸上に配置されたビームエキスパンダ4,5、ホモジナイザ6、位相シフタ7、結像光学系8を備えている。光源側のビームエキスパンダ4は例えば凹レンズであり、他方のビームエキスパンダ5は例えば凸レンズである。
次に、図2を参照してレーザアニール装置の光学系について具体的に説明する。なお、図2において図1と重複する部分には同一符合を付与し、その詳細な説明は省略する。
本実施形態の装置の光学系は、パルスレーザ光源として例えば248nm波長のエキシマパルスレーザ光を出射するKrFエキシマレーザ装置2を備えている。なお、光源としては、XeClエキシマレーザ光源やYAGレーザ光源のような他の光源を用いることもできる。光源2から出射されたレーザ光は、ビームエキスパンダとして作用する凹レンズ4、凸レンズ5を介して拡大された後に、ホモジナイザ6に入射する。
ホモジナイザ6は、照射領域における入射するパルスレーザ光3を平準化(均一化)する機能を備えている。すなわち、ホモジナイザ6を通過したパルスレーザ光3は入射角度と光強度がホモジナイズ(均一化)される。即ち、ホモジナイザ6は、パルスレーザ光3を入射角度と光強度とに関してホモジナイズ(均一化)するための光学素子である。第1フライアイレンズ20および第1コンデンサ光学系21は第1のホモジナイザを構成し、この第1のホモジナイザにより位相シフタ7上での入射角度に関する均一化が図られる。
また、第2フライアイレンズ22および第2コンデンサ光学系23は第2のホモジナイザを構成し、この第2のホモジナイザにより位相シフタ7上での面内各位置での光強度(レーザフルエンス)に関する均一化が図られる。このようにして照明系は、実質的に均一な光強度分布(光強度分布)を有する光を位相シフタ7に照射する。
さらに、ホモジナイズされたパルスレーザ光3は、位相シフタ7により位相変調されるようになっている。図3を参照して位相シフタについて具体的に説明する。
位相シフタ7は、例えば透明体としての石英基材に所定の段差7aが形成されたものである。前記段差7aは、例えばフォトリソグラフィプロセスとエッチングプロセスとを利用して形成される。位相シフタ7の段差7aは、例えば所定波長のレーザ光を例えば180度位相変調するサイズに形成される。段差7aによりパルスレーザ光3に位相差を生じさせる。位相シフタ7は、上記位相差によりパルスレーザ光3にフレネル回折を生じさせ、パルスレーザ光3を光強度変調する。その結果、図3(b)に示すように単調増加と単調減少を交互に繰り返す繰り返しパターンの光強度分布BPが形成される。
プロジェクション型レーザアニール装置1は、位相シフタ7と被処理基板10との間に結像光学系8を有する。結像光学系8は、被処理基板10の被結晶化処理膜に入射するエネルギが、この被結晶化処理膜を溶融させるためのエネルギ密度(フルエンス)となるように倍率が選択される。この倍率は、縮小、等倍、拡大などである。
載置台9は、XYZθステージ11の上に搭載され、水平面内でX軸,Y軸方向にそれぞれ可動で、かつ水平面に直交するZ軸方向に可動であるとともに、Z軸まわりにθ回転可能である。XYZθステージ11の電源回路は、コントローラ12の出力部と接続されている。XYZθステージ11にはX軸駆動機構、Y軸駆動機構、Z軸駆動機構、θ回転駆動機構が設けられ、XYZθステージ11がそれぞれX,Y,Z,θ方向に駆動制御されるようになっている。
被処理基板10は、図3(c)に示すように、基板15の上に下地保護膜16、結晶化対象膜17、キャップ膜18を順次積層したものである。上記基板は、シリコン基板の他に、ガラス基板、石英基板、プラスチック基板などの絶縁基板、あるいは表面に絶縁被膜が形成された金属基板、半導体基板、あるいはセラミック基板などを用いることが可能である。ガラス基板は、例えばコーニング社の#1737基板に代表されるような、低アルカリガラス基板を用いることが望ましい。このようなガラス基板は液晶表示装置に用いられる。
下地保護膜16は、基板15からの不純物が結晶化対象膜17へ拡散するのを防止する効果と、結晶化対象膜17が溶融温度に加熱されたとき、熱伝導により結晶化対象膜17から伝わる熱エネルギを予め定められた時定数で蓄熱する蓄熱効果を有する材料であることが好ましい。下地保護膜16は、例えばシリコン基板上に熱酸化法により膜厚例えば1000nmに成膜された酸化シリコン膜である。この下地保護膜16は、シリコン基板の表面に例えば酸化シリコンおよび窒化シリコンのうち少なくとも一方を主成分として含む絶縁膜であり、さらにシリコン基板の表面に密接に形成されていることが好ましい。
結晶化対象膜17は、非単結晶半導体膜であり、例えば下地保護膜16の上にプラズマCVD法により例えば膜厚200nmに成膜された非晶質シリコン膜である。なお、結晶化対象膜17において非晶質シリコン中に少量の微結晶粒が混在する場合もある。
キャップ膜18は、結晶化対象膜17の上に例えばSiH4とN2Oとのガスのプラズマ化学気相成長法によって膜厚例えば200nmに成膜された酸化シリコン膜である。キャップ膜18は、結晶化対象膜17が溶融温度に加熱されたとき、熱伝導により結晶化対象膜17から伝わる熱エネルギを予め定められた時定数で蓄熱する機能を有するとともに、多重反射により結晶化対象膜17への入射光の入射効率を高める効果を有する膜である。換言すれば、低フルエンスで大粒径の結晶を得るための膜厚としては、多重反射の効果により反射光の割合が最も小さくなる膜厚であることが望ましい。このキャップ膜18、例えばSiO2キャップ膜の蓄熱効果と多重反射効果とによって、低照射パワーで、大粒径の結晶粒を得るための結晶化方法が実現される。
図4を用いてキャップ膜18の多重反射によるエネルギ低減効果について説明する。多重反射は、光の波長程度の厚さで薄膜を形成した場合に、その薄膜の上下界面からの光(反射光)が互いに干渉することによって生じる現象である。以下では結晶化対象膜17は消衰係数が十分に大きく、また膜厚は十分に厚いものとして、結晶化対象膜の底面33から光が反射(ボトム反射)されないものと仮定する。本実施例の場合、キャップ膜の形成により、平行な界面31と32が新たに生じ、これらによって多重反射が生じる。その結果、全媒質系からは振幅と位相の異なる多くの平行光束である反射光エネルギ成分R1,L1,L2,・・・が反射され、また、透過光エネルギ成分T2,T3,・・・が透過することとなる。
図4において、反射光エネルギ成分R1,L1,L2,L3,…Lnは、外部に失われる損失エネルギであり、結晶化対象膜17の状態変化に寄与しない。一方、透過光エネルギ成分T2,T3,T4,…Tnは結晶化対象膜17内に入っていき、結晶化対象膜17内で熱エネルギに変換される。つまり、これらの熱エネルギに変換される透過光エネルギ成分T2+T3+T4…+Tnの総和が結晶化対象膜17の状態変化即ち、溶融に寄与することとなる。
換言すれば、一定の実効フルエンスを得るためには、多重反射による損失エネルギの最も小さくなる膜厚を選択することでそのときの照射フルエンスの低減ができる。
図5、6は、SiO2キャップ膜厚と反射率(%)との関係を示す特性図である。図5では、横軸にSiO2キャップ膜の厚さ(nm)をとり、縦軸に波長248nmの光に対する反射率を示した。図中の実線は、空気の屈折率を1、SiO2キャップ膜の屈折率を1.5、消衰係数を0、a−Si膜の屈折率を1.3、消衰係数を3として、SiO2キャップ膜単層の多重反射を仮定して、計算により求めた反射率の結果である。キャップ膜の形成により、多重反射現象が生じており、反射率はおよそ82nmの振幅周期で同期して変化していることがわかる。なお、図中の黒丸は分光器(日立分光光度計:U−4000)による実サンプルの測定結果であり、計算結果とよく一致していた。
図6は、結晶化対象膜17としてSi膜厚の異なる様々なサンプルに対して反射率とSiO2キャップ膜厚との関係を調べた特性図である。Si膜厚が30nmから300nmと変化しても反射率のキャップ膜厚依存性に変化は見られなかったことから、多重反射現象に対して結晶化対象膜の膜厚の影響がほとんどないこと、つまり結晶化対象膜の底面33からの光の反射(ボトム反射)がほとんどないことを確認した。
多重反射の効果はサンプル構造や照射光の波長などのパラメータによって異なるが、初期データの設定により、反射光の割合が最も小さくなる最適値を選択することができる。初期データは、結晶化対象膜となる非晶質シリコン膜の膜厚と物性(屈折率、消衰係数、光吸収率など)、キャップ膜の膜厚と物性(屈折率、消衰係数、光吸収率など)、レーザ光の特性(波長、ビーム指向性など)、およびパルス照射時間などを含むものである。
上記実施形態では、キャップ膜18について、SiO2キャップ膜の例について説明したが、蓄熱する機能を有する膜であればよい。例えばSiON膜、SiOC膜、SiOx(x=1〜2)膜、SiN膜あるいはその積層構造であってもよい。
[実証試験]
図7〜図10を用いて所定のSiO2キャップ膜および結晶化対象膜(非晶質シリコン膜)を有する被処理基板に対して所定フルエンスの変調レーザ光を実際に照射して結晶粒をラテラル成長させた実証試験の結果について説明する。
図7〜図10を用いて所定のSiO2キャップ膜および結晶化対象膜(非晶質シリコン膜)を有する被処理基板に対して所定フルエンスの変調レーザ光を実際に照射して結晶粒をラテラル成長させた実証試験の結果について説明する。
図7(a)は、同一の位相シフタに対して異なる照射フルエンスを照射することにより結晶化した実証試験サンプルの走査型電子顕微鏡(SEM)像、図7(b)は図7(a)の実証試験サンプルにそれぞれ用いた変調レーザ光のビームプロファイルを示す特性図である。図内左はレーザ光の照射フルエンスが低い場合の結果であり、右になるほどフルエンスが高いときの結果である。
図7(b)から、照射フルエンスが高くなるほどビームプロファイルBP1,BP2,BP3の光強度勾配を大きくなっている。これらの図と対応する図7(a)から非晶質Siの結晶化の開始線と入射フルエンスとの関係を調べた結果、それぞれビームプロファイルBP1,BP2,BP3と(X1(s-C),P1(s-C)),(X2(s-C),P2(s-C))(X3(s-C),P3(s-C))座標で交差する。結晶化開始位置はX1(s-C)>X2(s-C)>X3(s-C)の関係にあるが、このときの各結晶開始位置に対応する入射フルエンスは等しくなった(P1(s-C)=P2(s-C)=P3(s-C))。これらの入射フルエンスP1(s-C),P2(s-C),P3(s-C)は結晶化開始フルエンスに相当するものである。
同様に、図7(b)と対応する図7(a)からSi結晶粒のラテラル成長の開始線とビームプロファイルとの関係を調べてみると、それぞれビームプロファイルBP1,BP2,BP3と(X1(s-L),P1(s-L)),(X2(s-L),P2(s-L)),(X3(s-L),P3(s-L))座標で交差する。ラテラル成長の開始位置はX1(s-L)>X2(s-L)>X3(s-L)の関係にあるが、このときの各ラテラル成長開始位置に対応する入射フルエンスは等しくなった(P1(s-L)=P2(s-L)=P3(s-L))。これらの入射フルエンスP1(s-L),P2(s-L),P3(s-L)はラテラル開始フルエンスに相当するものである。
図8は、横軸に入射光のフルエンスの最大値(mJ/cm2)をとり、縦軸に実証試験により求めた入射フルエンスを示した。図中にて黒丸はラテラル成長開始フルエンスの結果を、白丸は結晶化開始フルエンスの結果を示す。その結果各入射フルエンスとも、照射フルエンスによらず一定値を示すことを確認した。これは、物性値が固有の値を持つことに起因する。
図9は、横軸にSiO2キャップ膜厚(nm)をとり、縦軸に入射フルエンス(mJ/cm2)をとって、キャップ膜厚と結晶化開始フルエンス、ラテラル成長開始フルエンスとの関係について調べた結果を示す特性図である。図中の黒四角プロットはキャップ膜無しサンプルにおける結晶化開始フルエンスを、白四角プロットは各種膜厚のキャップ膜を有するサンプルにおける結晶化開始フルエンスを、黒丸プロットはキャップ膜無しサンプルにおけるラテラル成長開始フルエンスを、白丸プロットは各種膜厚のキャップ膜を有するサンプルにおけるラテラル成長開始フルエンスをそれぞれ示した。
図9から結晶化開始フルエンスおよびラテラル成長開始フルエンスは、それぞれ周期的かつ同期的に変化することが判明した。結晶化開始フルエンス、ラテラル成長開始フルエンスが膜厚に対して一定値となっていないのは、入射フルエンスが多重反射による損失エネルギを含んでいるからである。各フルエンスは、例えば、200nm付近で極小値、150nmと240nm付近で極大値を取ることがわかった。すなわち、結晶化開始フルエンス、ラテラル成長開始フルエンスが最小となるキャップ膜18としてのSiO2キャップ膜の膜厚は、キャップ膜厚が150nmから240nmの範囲では200nm前後であった。さらに、この膜厚の酸化シリコン膜をキャップ膜18として非晶質シリコン膜17上に形成することにより、KrFエキシマレーザ装置2から出射されるレーザパワーを効率よく非晶質シリコン膜17に供給できる。このフルエンスの最小値を示すキャップ膜厚は、その周期性から80ないし90nm周期で見られると考えられる。
図10は、図9の縦軸を、反射率を考慮して計算により求めた実効フルエンスとし、横軸にSiO2キャップ膜厚とした結果である。縦軸は、各フルエンスに1−Rを乗することにより算出した。ここで、Rは反射率である。多重反射を考慮することにより、各実効フルエンスはキャップ膜厚によらずほぼ一定値を示すことを確認した。
図11は、横軸にSiO2キャップ膜厚(nm)をとり、縦軸に入射フルエンス(mJ/cm2)をとって、結晶化対象膜が膜破壊を生じるときのキャップ膜厚と膜破壊フルエンスとの関係について調べた結果を示す特性図である。図中の黒三角はキャップ膜が無いサンプルにおいて非晶質シリコン膜が膜破壊した結果を、白三角はキャップ膜が有るサンプルにおいて非晶質シリコン膜が膜破壊した結果をそれぞれ示した。
図11から膜破壊フルエンスも同様の周期性を示していることが確認できる。前述の図7と対比してみると明らかなように、これら3つの入射フルエンスは、結晶化対象膜17が膜破壊するときの臨界的な入射光のフルエンスは、結晶化対象膜17が結晶化を開始するときの臨界的な入射光のフルエンスの約5倍であった。また、結晶粒がラテラル成長を開始するときの臨界的な入射光のフルエンスの約2倍であり、同期して変化していることがわかる。このことから、膜破壊フルエンスもまた多重反射を評価する指標として用いることが可能であることがわかった。ただし、膜厚の薄い領域では、キャップ膜が十分な強度を維持できない可能性があり、膜破壊フルエンスを多重反射の指標として用いる場合には注意が必要となる。
次に、本発明の結晶化方法を用いて液晶表示装置の回路に組み込む薄膜トランジスタ(TFT)のソース/チャネル/ドレイン領域に所望のシリコン結晶を形成する場合について具体的に説明する。
先ず、初期データを設定する。初期データは、結晶化対象膜となる非晶質シリコン膜の膜厚と物性(屈折率、消衰係数、光吸収率など)、キャップ膜の膜厚と物性(屈折率、消衰係数、光吸収率など)、レーザ光の特性(波長、ビーム指向性など)、およびパルス照射時間などを含むものである。設定された初期データは図1の外部コントローラ13に入力され、ラベルを付けてメモリに保存される。
図1に示した結晶化装置1を用いて複数のサンプルを実際にアニール処理し、データ取得用の複数のサンプルを得た。これらのサンプルのSEM像観察(図7(a))を行い、図3の結晶化対象膜17の状態変化の結果に基づいて図5〜9、11に示す相関データを作成した。これらの相関データは、図5〜9、11に示したものはほんの一例にすぎないが、少なくとも結晶化開始フルエンス、ラテラル成長開始フルエンス、膜破壊フルエンスとキャップ膜厚との相関やラテラル成長距離とキャップ膜厚との関係などを含むものである。その他にも非溶融状態での光学的な測定結果や、シミュレーションの結果によっても膜厚を選択することができる。ただし、このように、シミュレーションや非溶融状態での光学測定を用いることは、非破壊で評価でき、また評価時間の短縮もできる点で有利であるが、この場合にはラテラル成長の最大成長を得る膜厚領域を別途評価しておく必要がある。
このようにして作成した相関データを外部コントローラ13のメモリにラベルを付けてデータベースとして保存した。なお、一旦作成した相関データは、随時読み出して繰り返し利用することができる。
次いで、上記相関データを用いて、キャップ膜18の膜厚を選択した。具体的には、キャップ膜18の膜厚は、大きな結晶粒が得られ、かつ、図9に示す図中にてラテラル成長開始フルエンスが小さくなるところで選択した(例えば200nmの膜厚)。なお、キャップ膜18の膜厚は、実証実験によるキャップ膜18の膜厚の選択以外にも、結晶化対象膜17の状態変化をともなわないフルエンスでの反射率測定の結果を用いてもよいし、初期データからシミュレーションによって求めたものであってもよい。
選択したキャップ膜厚を有する図3に示す被処理基板10を作製した。被処理基板10は図2(c)に示した基板15および各膜16〜18を有するものとした。基板15および各膜16〜18の材質と厚みは上記したものと同様である。
被処理基板10は、積層後、最終的に脱水素処理され、薄膜16〜18中に含まれる微量の水素が除去され、膜質の安定化が図られている。この脱水素処理工程は、例えば窒素雰囲気中において温度570℃で2時間の加熱処理である。
次に、基板ステージ11を用いて被処理基板10の入射面31をアニールしたい位置に移動させ、光源側のレーザ光軸と位置合せした。さらに、ハイトセンサ(図示せず)を用いて基板ステージ11の高さレベル位置を検出し、その検出結果に基づいて被処理基板10の入射面31を光学系に対して位置合せした。
次いで、KrFエキシマレーザ装置2の出射光路に設けられているアッテネータ(図示せず)の角度を変えて、入射光のフルエンスを繰り返し調整した。前記工程がYES判定になったところで、選択入射光のフルエンスと光強度分布をもつレーザ光を被処理基板10に照射し、結晶化対象膜としての非晶質シリコン膜17をアニールした。
次にアニール工程について詳しく説明する。
図1、図2のKrFエキシマレーザ装置2からパルス幅例えば30nsec、光強度例えば700mJ/cm2のパルスレーザ光3を出射した。このパルスレーザ光3は、凹レンズ4、凸レンズ5により発散収束してホモジナイザ6に入射させる。ホモジナイザ6は、入射したパルスレーザ光3の入射角度と光強度をホモジナイズ(均一化)する。
図1、図2のKrFエキシマレーザ装置2からパルス幅例えば30nsec、光強度例えば700mJ/cm2のパルスレーザ光3を出射した。このパルスレーザ光3は、凹レンズ4、凸レンズ5により発散収束してホモジナイザ6に入射させる。ホモジナイザ6は、入射したパルスレーザ光3の入射角度と光強度をホモジナイズ(均一化)する。
ホモジナイザ6は、均一化されたパルスレーザ光3を位相シフタ7に入射させる。位相シフタ7は、図3(b)に示す周期的なV字型のパターンの光強度分布BPを有する変調パルスレーザ光を出射する。このときの断面逆三角形状逆ピークパターンの最大最小値は、非単結晶半導体膜の種類や膜厚によって規定される値に設計されている。断面逆三角形状逆ピークパターンの光強度分布BPを有する均一化パルスレーザ光は、結晶化対象膜としての非晶質シリコン膜17に入射し、その照射部を溶融し結晶化させる。溶融した非晶質シリコン膜17は、フルエンスが最小となる逆ピーク点付近を起点として凝固(結晶化)が開始し、ラテラル方向(非晶質シリコン膜17の膜厚方向(法線方向)に直交する方向)に結晶粒が成長する。上記溶融時の溶融温度がキャップ膜18及び下地絶縁膜16に伝熱するものの、蓄熱効果により降温速度が緩和されるため、結晶粒のラテラル方向の成長は促進され、最終凝固後の結晶粒のサイズが大きくなる。即ち、位相シフタ7による周期的なV字型のパターンの光強度分布BPをもつ照射光と、キャップ膜18による蓄熱効果により非晶質シリコン膜17は、大粒径の結晶粒に成長する。
この結果、図7(a)にそれぞれ示すようにレーザ光軸(写真中央)から片側4〜5μmの範囲にラテラル成長して大結晶粒化したSi結晶が生成されていることを確認できた。また、ラテラル成長したSi単結晶粒は、結晶核を起点として横方向に非常に良く伸び出しており、かつち密に並んでいることを確認できた。
このような結晶化工程は、非晶質シリコン膜17の予め定められた全面にわたって行われる。全面にわたって結晶化工程を行う手段は、XYZθステージ11とKrFエキシマレーザ装置2による照射位置とを相対的に移動により、照射領域をずらしてアニールを繰り返す。すなわち、パルスレーザ光を1ショット照射後に、基板を所定ピッチ距離だけ平行移動させ、次のショットのパルスレーザ光を基板に照射した。
前回の照射領域が最後であったか否かを判定し、その判定結果が不良(NO)の場合は、アニール工程、X−Yステップ移動工程を繰り返し実施した。このような工程を自動的に繰り返すことにより広範囲に渉って均一に単結晶化領域を形成した。判定結果がYESの場合は、載置台9と共に基板ステージ11をホーム位置に戻し、結晶化処理を終了する。
上記実施形態では、プロジェクション型結晶化装置の例について説明したが、プロキシミティ型結晶化装置でも同様な効果が得られている。プロキシミティ型結晶化装置は、図1に示すプロジェクション型結晶化装置とは異なり、位相シフタ7と被処理基板10とが近接した構成である。上記実施形態では、結晶化装置に適用した実施形態について具体的に説明したが、被処理基板に照射光を照射して被処理基板を加熱する方法であれば、溶融しないプロセス例えば焼成工程など結晶化方法であれば、いずれのプロセスに適用してもよい。
上記実施形態によれば、室温処理で大粒径のSi結晶粒を形成することができ、低パワー処理の要求を満たすことができるので、省エネルギの効果が高い。
また、多重反射光の生じる極値近傍のキャップ膜18の膜厚を利用する為、キャップ膜厚のばらつきに対するマージンが広い。
また、膜全体にわたり大粒径のち密な結晶粒を並べて形成することができるので、動作が速く、かつ、しきい電圧のばらつきが少ないTFT例えば大画面LCD用TFTを製造することが可能となる。
次に、TFTおよびこのTFTを用いた表示装置の実施形態を説明する。即ち、図13を参照して本発明の薄膜トランジスタ(TFT)の実施例の構成およびその製造方法について説明する。図1乃至図12と同一部分には、同一符号を付与し、その詳細な説明は、重複するので省略する。
上述の結晶化方法により大結晶粒化した図7に示すような半導体膜をもつ基板を利用して薄膜トランジスタを作製した。図3で説明したように基板15上に、下地膜として酸化シリコン膜16を設け、この酸化シリコン膜16上に非晶質シリコン膜17を形成する。本実施例では、基板としてガラス基板を用いた。酸化シリコン膜16は、ガラス基板15から非晶質シリコン膜17に不純物が拡散しないように阻止する作用をする膜である。非晶質シリコン膜17上にキャップ層として酸化シリコンのキャップ膜18を形成する。
上記した結晶化工程により前記非晶質シリコン膜17から結晶性シリコン膜52を得た。次に、結晶性シリコン膜52上のキャップ膜18をエッチングにより除去する。次に、活性領域の形状を規定するためにフォトリソグラフィを用いてパターニングし、平面視野内でチャネル領域52aに略対応する所定パターンのSiアイランドを形成した。このとき、TFTのチャネル領域52aは、キャップ膜18を介して非晶質シリコン膜17にホモジナイズされたパルスレーザ光を位相変調した光50を到達させ、非晶質シリコン膜17をラテラル方向に結晶成長させた領域に形成される。
次に、結晶性シリコン膜52上にゲート絶縁膜53を形成する。ゲート絶縁膜53は、酸化シリコン(SiO2)あるいは酸窒化シリコン(SiON)を主成分とする材料で、厚さ30〜120nmの酸化シリコン膜を形成する。この酸化シリコン膜は、例えば、プラズマCVD法で、SiH4とN2Oを原料とした酸化シリコン膜を50nmの厚さで形成してゲート絶縁膜53とした。
次に、ゲート絶縁層53上にゲート電極54を形成するための導電層を形成した。導電層は、Ta、Ti、W、Mo、Al等の元素を主成分とする材料を用い、スパッタ法や真空蒸着法などの公知の成膜法を用いて形成した。例えばAl−Ti合金とした。フォトリソグラフィを用いてゲート電極用金属層をパターニングし、所定パターンのゲート電極54を形成した。
次に、ゲート電極54をマスクとして不純物を注入することによりソース領域52bおよびドレイン領域52cを形成した。ソース領域52b及びドレイン領域52cは、例えば、Pチャネル型TFTを形成する場合、イオン注入法を用いて例えばボロンイオン等のP型不純物の注入を行う。この領域のボロン濃度は、例えば1.5×1020〜3×1021となるようにした。このようにしてPチャネル型TFTのソース領域52bおよびドレイン領域52cを構成する高濃度p型不純物領域を形成した。このとき、不純物の注入は、n型不純物の注入を行えばnチャネル型TFTが形成されることはいうまでもない。
次いで、イオン注入法により注入した不純物元素を活性化するために熱処理工程を行った。この工程は、ファーネス結晶化法、レーザ結晶化法、ラピッドサーマル結晶化法などの方法で行うことができる。本実施の形態では、ファーネス結晶化法で活性化工程を行った。この活性化工程の加熱処理は、窒素雰囲気中において300〜650℃、例えば500℃で4時間の熱処理を行った。
次に、ゲート電極54上を含むゲート絶縁膜53上に層間絶縁膜55を形成した。層間絶縁膜55は、例えば窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜が望ましい。また、層間絶縁膜55の膜厚は200〜600nmとすれば良く、本実施例では400nmとした。
次に、層間絶縁膜55における予め定められた所定の位置にソース、ドレイン、ゲートなどの電極とコンタクトを得るためのコンタクトホールを開口した。そして、コンタクトホールの内部および層間絶縁層55の表面上に導電層を形成し、所定の形状にパターニングする。本実施例ではこのソース・ドレイン電極56,57を、Ti膜を100nm、Tiを含むアルミニウム膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜とした。
このようにして図13に示す薄膜トランジスタ58を製造した。
次に、上述の実施形態で得られるような薄膜トランジスタ58を実際に表示装置例えばアクティブマトリクス型液晶表示装置に適用した例について説明する。
図14は薄膜トランジスタ58を用いたアクティブマトリクス型表示装置の一例を説明するための図である。表示装置70は一対の絶縁基板71,72と両者の間に保持された電気光学物質73とを備えたパネル構造を有する。電気光学物質73としては液晶材料が広く用いられている。下側の絶縁基板71例えばガラス基板上には、画素アレイ部74と駆動回路部とが集積形成されている。駆動回路部は垂直駆動回路75と水平駆動回路76とに分かれ、画素アレイ部74の周辺部に集積されている。即ち、一枚のガラス基板上に直接画素アレイ部74と駆動回路部を形成することが可能となる。
また、絶縁基板71の周辺部上端には外部接続用の端子部77が形成されている。端子部77は配線78を介して垂直駆動回路75及び水平駆動回路76に接続している。画素アレイ部74には行状のゲート配線79と列状の信号配線80が形成されている。両配線の交差部には画素電極81とこれを駆動する薄膜トランジスタ58が形成されている。薄膜トランジスタ58のゲート電極54は、対応するゲート配線79に接続され、ソース電極57は対応する信号配線80に接続され、ドレイン電極58は対応する画素電極81に接続されている。ゲート配線79は垂直駆動回路75に接続する一方、信号配線80は水平駆動回路76に接続している。
画素電極81をスイッチング駆動する薄膜トランジスタ58及び垂直駆動回路75と水平駆動回路76に含まれる薄膜トランジスタは、本発明に従って作製されたものであり、従来に比較して移動度が高くなっている。従って、駆動回路ばかりでなく更に高性能な処理回路を集積形成することも可能である。
本発明は、液晶表示装置ばかりでなく有機エレクトロルミネッセンス表示装置にも適用することが可能である。
1…レーザアニール装置
2…光源
3…レーザ光
4,5…ビームエキスパンダ(光学レンズ)
6…ホモジナイザ(照明系)
7…位相シフタ(空間強度変調光学素子)
8…縮小光学系
9…載置台
10…被処理基板
11…X,Y,Z,θステージ
12…内部コントローラ(内蔵コンピュータ)
13…外部コントローラ(パソコン)
15…シリコン基板
16…下地保護膜
17…結晶化対象膜(非晶質シリコン膜、非単結晶半導体膜)
18…キャップ膜
20,22…フライアイレンズ
21,23…コンデンサレンズ
31…入射面
32…界面(キャップ膜/結晶化対象膜の境界面)
33…ボトム面
2…光源
3…レーザ光
4,5…ビームエキスパンダ(光学レンズ)
6…ホモジナイザ(照明系)
7…位相シフタ(空間強度変調光学素子)
8…縮小光学系
9…載置台
10…被処理基板
11…X,Y,Z,θステージ
12…内部コントローラ(内蔵コンピュータ)
13…外部コントローラ(パソコン)
15…シリコン基板
16…下地保護膜
17…結晶化対象膜(非晶質シリコン膜、非単結晶半導体膜)
18…キャップ膜
20,22…フライアイレンズ
21,23…コンデンサレンズ
31…入射面
32…界面(キャップ膜/結晶化対象膜の境界面)
33…ボトム面
Claims (10)
- キャップ膜を表面に有する非単結晶半導体膜上の前記キャップ膜側からレーザ光を入射させることにより前記非単結晶半導体膜をアニールする方法であって、前記キャップ膜の膜厚は、前記レーザ光の前記キャップ膜層における多重反射の効果により決まる反射光の割合が最も小さくなるように決められた値であることを特徴とするアニール方法。
- 非単結晶半導体膜上に設けられたキャップ膜に光強度変調されたレーザ光を入射させることにより前記非単結晶半導体膜を結晶化する方法であって、
前記キャップ膜の膜厚は、前記レーザ光の入射により前記非単結晶半導体膜のレーザ光照射部の状態変化と入射フルエンスとの関係から求めた厚さであることを特徴とする結晶化方法。 - 非単結晶半導体膜上に設けられたキャップ膜に光強度変調されたレーザ光を入射させることにより前記非単結晶半導体膜を結晶化する方法であって、
前記キャップ膜の膜厚は、大きなラテラル成長結晶粒が得られるキャップ膜厚範囲のうち、前記非単結晶半導体膜やキャップ膜の光学特性からの計算により、前記レーザ光の前記キャップ膜層における多重反射の効果により決まる反射光の割合が最も小さくなるように求めた値であることを特徴とする結晶化方法。 - 非単結晶半導体膜上に設けられたキャップ膜に光強度変調されたレーザ光を入射させることにより前記非単結晶半導体膜を結晶化する方法であって、
前記キャップ膜の膜厚は、大きなラテラル成長結晶粒が得られるキャップ膜厚範囲のうち、前記非単結晶半導体膜が状態変化(溶融)しない低パワーの照射による光学特性評価に基づき、前記レーザ光の前記キャップ膜層における多重反射の効果により決まる反射光の割合が最も小さくなるように求めた値であることを特徴とする結晶化方法。 - 前記光強度変調されたレーザ光は、ホモジナイズされたレーザ光であることを特徴とする請求項2乃至4のいずれか1項に記載の結晶化方法。
- ホモジナイズされたパルスレーザ光を位相シフタにより位相変調して所定の光強度勾配をもつビームプロファイルとし、前記位相変調されたパルスレーザ光を非単結晶半導体膜上にキャップ膜が設けられた被処理基板の前記キャップ膜を介して前記非単結晶半導体膜に照射し、前記非単結晶半導体膜の溶融、冷却過程において、その結晶粒をラテラル成長させる結晶化方法であって、
(a)少なくとも前記位相変調されたレーザ光の特性、前記キャップ膜の物性と膜厚、前記非単結晶半導体膜の物性と膜厚を含む初期データに基づいて相関データを作成し、
(b)前記相関データに基づいて前記キャップ膜の膜厚を選択し、
(c)前記選択した膜厚に対して結晶化に十分なフルエンスをもつレーザ光を、前記キャップ膜を介して前記非単結晶半導体膜に照射し、該非単結晶半導体膜の溶融、冷却過程において、その結晶粒をラテラル成長させることを特徴とする結晶化方法。 - 前記位相変調されたレーザ光のビームプロファイルは、光強度勾配が単調増加および単調減少を繰り返すことを特徴とする請求項5又は6のいずれか1項に記載の結晶化方法。
- 前記キャップ膜は、絶縁膜であることを特徴とする請求項5乃至7のいずれか1項に記載の結晶化方法。
- 前記キャップ膜の厚さを50nm以上400nm以下の範囲から選択することを特徴とする請求項1乃至8のいずれか1項に記載の方法。
- 請求項2乃至9のいずれか1項に記載の結晶化方法を用いて結晶化された半導体膜を含む薄膜トランジスタを有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004154939A JP2005340373A (ja) | 2004-05-25 | 2004-05-25 | アニール方法、結晶化方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004154939A JP2005340373A (ja) | 2004-05-25 | 2004-05-25 | アニール方法、結晶化方法及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005340373A true JP2005340373A (ja) | 2005-12-08 |
Family
ID=35493612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004154939A Abandoned JP2005340373A (ja) | 2004-05-25 | 2004-05-25 | アニール方法、結晶化方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005340373A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111053A (ja) * | 2007-10-29 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | 半導体装置、およびその作製方法 |
-
2004
- 2004-05-25 JP JP2004154939A patent/JP2005340373A/ja not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111053A (ja) * | 2007-10-29 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | 半導体装置、およびその作製方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8114217B2 (en) | Crystallization method, crystallization apparatus, processed substrate, thin film transistor and display apparatus | |
US7943936B2 (en) | Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device | |
KR20070094527A (ko) | 결정화방법, 박막트랜지스터의 제조방법, 박막 트랜지스터,표시장치, 반도체장치 | |
JP2015188110A (ja) | 非周期的なパルスによる部分的溶解膜処理のシステムおよび方法 | |
US7335910B2 (en) | Thin film transistor, semiconductor device, display, crystallization method, and method of manufacturing thin film transistor | |
US7897946B2 (en) | Crystallization apparatus, crystallization method, device, and light modulation element | |
JP4769491B2 (ja) | 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置 | |
JP2005340373A (ja) | アニール方法、結晶化方法及び半導体装置 | |
JP2006344844A (ja) | レーザ処理装置 | |
JP4524413B2 (ja) | 結晶化方法 | |
JP2010114472A (ja) | 結晶化方法 | |
JP2007116113A (ja) | 結晶化方法、レーザ結晶化装置および表示装置 | |
US20060033104A1 (en) | Thin film transistor, method of manufacturing thin film transistor, and display device | |
JP5520436B2 (ja) | 半導体膜の結晶化方法 | |
JP2008243843A (ja) | 結晶化方法、薄膜トランジスタの製造方法、レーザ結晶化用基板、薄膜トランジスタおよび表示装置 | |
CN1901231A (zh) | 薄膜晶体管、制造薄膜晶体管的方法、以及使用薄膜晶体管的显示器 | |
JP2005123262A (ja) | 半導体デバイスおよびその製造方法 | |
JP2007059695A (ja) | 結晶化方法、薄膜トランジスタの製造方法、被結晶化基板、薄膜トランジスタおよび表示装置 | |
JP2006165176A (ja) | 光強度分布の測定方法、測定装置、光強度分布の可視化方法、光強度分布の可視化装置、結晶化装置および結晶化方法 | |
JP4147492B2 (ja) | 結晶質半導体材料の製造方法および半導体装置の製造方法 | |
JP2005039259A (ja) | 結晶化方法、結晶化装置、薄膜トランジスタおよび表示装置 | |
JP2008098310A (ja) | 結晶化方法、被結晶化基板、薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置 | |
JP2005217301A (ja) | 半導体デバイス、その前駆体および半導体デバイスの製造方法 | |
JP2005005448A (ja) | 多結晶半導体薄膜の製造方法 | |
JP2005150438A (ja) | 半導体デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070216 |
|
A762 | Written abandonment of application |
Effective date: 20090408 Free format text: JAPANESE INTERMEDIATE CODE: A762 |