CN1901231A - 薄膜晶体管、制造薄膜晶体管的方法、以及使用薄膜晶体管的显示器 - Google Patents

薄膜晶体管、制造薄膜晶体管的方法、以及使用薄膜晶体管的显示器 Download PDF

Info

Publication number
CN1901231A
CN1901231A CNA2006101515015A CN200610151501A CN1901231A CN 1901231 A CN1901231 A CN 1901231A CN A2006101515015 A CNA2006101515015 A CN A2006101515015A CN 200610151501 A CN200610151501 A CN 200610151501A CN 1901231 A CN1901231 A CN 1901231A
Authority
CN
China
Prior art keywords
thin
crystal
region
film transistor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101515015A
Other languages
English (en)
Inventor
中崎能彰
河内玄士朗
蕨迫光纪
松村正清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liguid Crystal Advanced Technology Development Center K K
Advanced LCD Technologies Development Center Co Ltd
Original Assignee
Liguid Crystal Advanced Technology Development Center K K
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Liguid Crystal Advanced Technology Development Center K K filed Critical Liguid Crystal Advanced Technology Development Center K K
Publication of CN1901231A publication Critical patent/CN1901231A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供呈现出更高电子或空穴迁移率的薄膜晶体管(TFT)、用于制造该薄膜晶体管的方法以及使用该薄膜晶体管的显示器。因此，本发明提供一种薄膜晶体管，其在半导体薄膜(4a)中具有源极区(S)、沟道区(C)和漏极区(D)，该半导体薄膜(4a)具有沿水平方向生长晶体的结晶区，该薄膜晶体管在沟道区(C)上具有栅绝缘膜(11)和栅电极(12)，其中，将与沟道区(C)相邻的漏极区(D)的漏极边缘(10)形成在晶体生长结束位置(8)附近。

Description

薄膜晶体管、制造薄膜晶体管的方法、以及 使用薄膜晶体管的显示器
发明背景
本发明涉及薄膜晶体管、用于制造薄膜晶体管的方法以及使用该薄膜晶体管的显示器。
非晶硅薄膜和多晶硅薄膜已经被用作半导体薄膜，该薄膜用于形成例如用作控制施加到液晶显示器(LCD)中的像素的电压的开关元件的薄膜晶体管(TFT)或者用于液晶显示器的控制电路的薄膜晶体管。
在使用多晶硅薄膜作为半导体薄膜的TFT中，迁移穿过沟道区的电子或空穴的迁移率通常高于使用非晶硅薄膜作为半导体薄膜的TFT中的迁移率。因此，与使用非晶硅薄膜的晶体管相比，使用多晶硅薄膜的晶体管具有更高的开关速度，因此可以操作更快。这使得将用于形成LCD像素选择电路和外围驱动电路的TFT能够形成在相同的衬底上，在该衬底上，形成像素控制薄膜晶体管；外围驱动电路驱动LCD。此外，可以有利地增加其它部分的设计余量。通过将诸如驱动电路或DAC等外围驱动电路合并到包括像素控制薄膜晶体管的显示部分中，还可以实现成本和尺寸的减小以及提高的清晰度。
本申请人已经开发出用于在形成于绝缘衬底上的非单晶半导体薄膜中稳定制造大晶粒尺寸的结晶区的工业化技术。作为用于形成大晶粒尺寸的结晶区的方法，例如在Masakiyo MATSUMURA，SurfaceScience，Vol.21，No.5，pp.278至287，2000中的“Method for FormingGiant Crystal Grain Si Film Using Excimer Laser”中和MasakiyoMATSUMURA，Applied Physics，Vol.71，No.5，pp.543至547，2000中的“Method for Forming Giant Crystal Grain Si Film UsingExcimer Laser Light Irradiation”中已经提出了该结晶方法。大晶粒尺寸的结晶区的成功产业化不仅使液晶显示器部分和用于像素的开关晶体管，还使诸如DRAM或者SRAM等存储电路、运算和逻辑电路等形成在玻璃衬底上。这使整个液晶显示器所需要的功率量以及其尺寸减小。
本发明者等人已经开发出用于形成更高性能的TFT的制造技术，该TFT提供实用且最优化的晶体管特性。例如，具有通过在非晶硅薄膜上执行热处理而生长的大晶粒尺寸的晶体的单晶硅的表面与通过对由常规的剥离法(lift-off method)形成的单晶棒进行切片而形成的单晶硅晶片的表面不同。特别地，在显微镜下，前一种单晶硅具有不平坦的薄膜，并且其具有在晶体生长期间产生的复杂晶界。因此，已经发现仅通过在结晶区的任意部分处形成TFT不能获得理想的晶体管特性。
发明内容
本发明的目的是提供一种呈现出最优化的晶体管特性的薄膜晶体管结构、用于制造该薄膜晶体管的方法以及使用该薄膜晶体管的显示器。
根据本发明的实施例中描述的薄膜晶体管在半导体薄膜中具有源极区、沟道区和漏极区，该半导体薄膜具有沿水平方向生长晶体的结晶区，该薄膜晶体管具有位于沟道区上方的栅绝缘膜和栅电极，且其特征在于：漏极或源极区的沟道区侧边缘设置在除晶体生长起始位置或垂直方向生长起始位置附近之外的结晶区中。
-根据本发明的实施例中描述的薄膜晶体管在半导体薄膜中具有源极区、沟道区和漏极区，该半导体薄膜具有沿水平方向生长晶体的结晶区，该薄膜晶体管具有位于沟道区上方的栅绝缘膜和栅电极，且其特征在于：漏极或源极区的沟道区侧边缘设置在离垂直方向生长起始位置至少1.0μm的结晶区中。
根据本发明的实施例中描述的薄膜晶体管在半导体薄膜中具有源极区、沟道区和漏极区，该半导体薄膜具有沿水平方向生长晶体的结晶区，该结晶区具有朝向晶体生长末端升高的倾斜面。该薄膜晶体管具有位于沟道区上方的栅绝缘膜和栅电极，且其特征在于：漏极或源极区的沟道区侧边缘设置在离垂直方向生长起始位置至少1.0μm的结晶区中。
薄膜晶体管中的结晶区是通过使用脉冲激光对非单晶半导体薄膜进行辐射而形成的单晶区域。在这种情况下，脉冲激光经由均化器和移相器得到以具有反向峰状光强度分布。
根据本发明实施例的用于制造薄膜晶体管的方法，其特征在于包含：使用具有反向峰状光强度分布的激光辐射非单晶半导体膜以使被辐射的区域结晶以形成结晶区的步骤；以及通过将与沟道区相邻的漏极或源极区的侧边缘设置在离结晶区中的晶体生长起始位置或者垂直生长起始位置至少1.0μm的结晶区中来形成薄膜晶体管的步骤。
具有上述构造或如上所述制造的薄膜晶体管可以形成在结晶区中以便具有比常规TFT更高的电子或空穴迁移率。
根据本发明实施例的显示器具有设置在外围电路部分中的上述薄膜晶体管，该外围电路部分包括信号和扫描线驱动电路且其需要在高速下操作。使用上述薄膜晶体管可以实现系统显示器，在该系统显示器中，在同一衬底上形成诸如外围电路部分和存储电路部分等有源元件。
附图说明
图1是说明根据本发明的薄膜晶体管的结构的部分剖面视图；
图2是按照步骤顺序说明制造图1所示TFT的工艺的工艺图；
图3是示出在图1所示的n-沟道型薄膜晶体管中的迁移率特性和截止电流特性与漏极边缘位置之间的关系的特性图；
图4是示出在图1所示的n-沟道型薄膜晶体管中的Vth特性和S值特性与漏极边缘位置之间的关系的特性图；
图5是示出在根据与图1所示的不同的实施例的p-沟道型薄膜晶体管中的迁移率特性和截止电流特性与漏极边缘位置之间的关系的特性图；
图6是示出在根据与图1所示的不同的实施例的p-沟道型薄膜晶体管中的Vth特性和S值特性与漏极边缘位置之间的关系的特性图；
图7是说明图2所示的结晶工艺的结晶设备的结构的图；
图8是进一步详细地说明图7所示照明光学系统的图；
图9是说明其中通过图2所示的结晶工艺来进行结晶的衬底结构以及被结晶的半导体薄膜的形状的图；
图10是按照步骤顺序说明图2所示的TFT制造工艺的实例的截面图；
图11是按照步骤顺序说明图10所示的TFT制造工艺的后处理的截面图；
图12是图13的截面照片；
图13是从上面观察到的图12的照片；
图14是示出通过图6和7所示工艺获得的大量TFT的迁移率特性比较的特性图；
图15是说明其中将图1中的薄膜晶体管应用到液晶显示器的实例的电路图；
图16是n-沟道型TFT的特性图，其示出：对于与图3所示不同的薄膜晶体管，薄膜晶体管的迁移率特性取决于其漏极边缘形成位置；
图17是p-沟道型TFT的特性图，其示出：对于与图5所示不同的薄膜晶体管，薄膜晶体管的迁移率特性取决于其漏极边缘形成位置；
图18是示出在与图1所示的不同的薄膜晶体管中的漏电流与栅电压之间的关系的特性图，其中，在薄膜晶体管的形成中，漏极边缘形成位置是变化的；
图19是示出在图1中的n-沟道型薄膜晶体管中，Vth特性和S值特性与漏极边缘位置之间的关系的另一实施例的特性图；和
图20是示出通过图6和7所示工艺获得的大量TFT的迁移率特性比较的另一实施例的特性图。
优选实施例详述
下面将参考附图来说明本发明的实施例。下面的说明涉及本发明的一个实施例，其旨在说明本发明的一般原理。因此，该说明不是要将本发明限于该实施例部分或者限制为附图具体所示的结构。在下述详细说明和附图中，用相似的参考标记表示相似的元件。
本发明人已经开发并申请了关于通过将漏极或源极端与晶体生长结束位置的附近对准来作为向沿水平方向上生长晶体的结晶区提供最优化的晶体管特性的方法的制造TFT的技术的专利。为了在沿水平方向上生长晶体的大晶粒尺寸结晶区内尽可能多地形成TFT，本发明人专心致力于研究在晶体生长起始位置附近的结晶区的晶体管特性。结果，本发明人已经发现呈现最优化的晶体管特性的区域。
在下述实施例中，TFT形成在沿水平方向上生长晶体的结晶区内。在该TFT中，漏极或源极区的沟道区侧边缘形成在结晶区中的不与晶体生长起始位置或垂直生长起始位置的附近相应的位置处。例如，TFT形成在结晶区中离晶体生长起始位置或垂直生长起始位置至少1.0μm处。这种方法使得可以提供最佳的特性。
参考图1，将说明根据本发明的薄膜晶体管的实施例。图1是示出其中形成薄膜晶体管的区域的放大的截面图。该实施例具有下列特性。
在非单晶半导体层的激光辐射区中，在预定生长条件下，通过沿水平方向生长晶体来形成结晶区5。具体地，对结晶区5(7-S-C-D-8)进行成形以便使晶体生长从晶体生长起始位置7开始沿水平方向进行，在晶体生长结束位置8处，晶体升高到最大。使用光对非单晶半导体层，例如非晶硅膜进行辐射以使晶体在结晶区5中沿水平方向上生长，以结晶结晶区5。因此，结晶区5通常具有倾斜的表面，该表面具有的膜厚度从晶体生长起始位置7增加到晶体生长结束位置8。在该结晶区5中，电子或空穴的迁移率(μmax)沿晶体生长方向增加且其在晶体生长结束位置附近显著增加。
本发明人已经发现在晶体生长起始位置7附近处分布了大量的精细晶粒。因此不期望通过将TFT的漏极边缘与晶体生长起始位置7的附近对准来形成TFT。换句话说，通过将其漏极边缘与晶体生长起始位置7的附近对准来形成TFT，会产生不期望的晶体管特性，例如，迁移率特性、Vth特性和截止电流特性。根据本实施例的TFT有效地利用上述的迁移率增加区域。
通过在水平方向上结晶非单晶半导体层的光辐射区域而形成的结晶区是具有倾斜表面的半导体薄膜，该倾斜表面是由于晶体生长从晶体生长起始位置7开始沿水平方向进行且其朝向晶体生长结束位置8升高而引起的。虽然原因不明，但是激光对升起部分的边缘具有显著的影响，其中从图1的右侧生长的结晶区5的末端与从图1的左侧生长的结晶区5的末端相碰撞。这导致在该区域中产生高的膜应力和磨损，因此降低了诸如迁移率等特性。因此，漏极或源极区的沟道区侧边缘理想地位于结晶区中的不与晶体生长起始位置7的附近相应的位置处。
此外，具有在水平方向上被结晶的非单晶半导体层的结晶区是具有倾斜表面的半导体薄膜，其膜厚度从晶体生长起始位置开始沿水平方向单调增加。在晶体生长结束位置处，漏极或源极区的沟道区侧边缘位于具有单调增加的膜厚度的倾斜表面的峰值附近。例如，非单晶半导体膜是诸如Si等多晶膜或者非晶膜。
现在，参考图1说明驱动液晶显示器的TFT的具体结构的实例。图1中的TFT 1具有顶栅型薄膜晶体管结构。衬底2是绝缘衬底，但是其可以是在其表面形成有绝缘膜的半导体衬底或金属衬底。在例如玻璃衬底2等绝缘衬底上设置例如氧化硅膜3等的绝缘膜。例如，氧化硅膜3是CVD膜或热氧化物膜且具有例如1μm的厚度。
为了形成结晶区，在整个氧化硅膜3上设置非单晶半导体膜，例如非晶硅膜4(未示出)。非晶硅膜4具有30至300nm的厚度，更为具体地，例如200nm。例如通过等离子CVD来沉积非晶硅膜。
使用激光对整个非晶硅膜4或其预定区域进行辐射以形成图1所示的结晶区5。结晶区5具有如图9(b)中的L处所示的类似反向峰图案的光强度分布。通过基于使用具有足够熔化非晶硅膜4的能量的激光光束，例如KrF受激准分子激光的辐射的结晶来形成结晶区5。
在由具有如反向峰图案的多个光强度分布的激光所结晶的结晶区5中，进行晶体生长，且膜厚度从晶体生长起始位置7开始沿水平方向连续增加。在晶体生长结束位置8附近，结晶区5具有与被结晶和升起的单晶硅膜相对应的横截面形状。在由具有如反向峰图案的多个光强度分布的激光所结晶的结晶区5中，结晶的晶体生长结束位置8在相邻的正向峰部分彼此碰撞。这产生了与升起的硅膜相对应的角形截面形状。在本说明书中，其预定位置被结晶的半导体薄膜被定义为半导体薄膜4a。通过图9(b)中的反向峰状的光强度分布的脉冲宽度来确定晶体生长起始位置7与晶体生长结束位置8之间的长度。
在图1所示的实施例中，通过在结晶区5中将TFT 1的沟道区C的漏极或源极边缘放置在不与晶体生长起始位置7附近相对应的位置处来形成TFT 1。例如，通过在结晶区中将TFT 1的沟道区C的漏极边缘10(侧端10)放置在离晶体生长起始位置7至少1.0μm的位置处来形成TFT 1。沟道区C形成在漏极区D的附近，源极区S和沟道区C相邻。
将诸如氧化硅膜等栅绝缘膜11设置在沟道区C上，以便与其对准。氧化硅膜可以是通过基于在300至400℃，例如350℃下的微波加热CVD的直接氧化低温工艺而形成的氧化膜。
栅电极12设置在栅绝缘膜11上，以便其与沟道区C对准。由此制造TFT 1。在本说明书中，TFT是具有TFT结构的元件且不仅可以用作晶体管还可以用于存储器、电容器或电阻器。
现在，参考图2的工艺图，说明用于制造TFT 1的方法的实例。与图1中那些元件相同的元件由相同的参考标记表示。省略其详细说明以避免重复。
首先，制造结晶衬底。例如，将石英衬底或由非碱性玻璃组成的玻璃衬底2传送到等离子体CVD设备。将玻璃衬底2放置并安装于等离子体CVD设备中的预定位置处(步骤-1)。通过等离子体CVD在气相中生长下层绝缘膜，例如氧化硅膜3(步骤-2)。例如，可以在500℃的衬底温度和40分钟的沉积时间下执行等离子体CVD。然后，通过等离子体CVD在气相中生长将要被结晶的由非晶硅或多晶硅组成的非单晶半导体膜(步骤-3)；非单晶半导体膜是膜厚度为30至300nm(例如大约200nm)的非晶硅膜4。
例如通过LP-CVD(低压CVD)在氧化硅膜3上沉积非晶硅膜4。非晶硅膜4(a-Si)具有例如200nm的厚度。例如在包括150sccm的流速、8Pa的压力、450℃的衬底温度和35分钟的沉积时间的条件下，在Si2H6气氛下执行LP-CVD工艺。在这种情况下，使用LP-CVD工艺，但是也可以使用例如PE-CVD(低温等离子体CVD)工艺来代替。
非单晶半导体薄膜不限于非晶硅膜4(Si)。例如，可以使用诸如Ge或者SiGe等薄膜。此外，非单晶半导体薄膜的沉积不限于CVD工艺。例如，可以使用溅射设备来执行沉积。
然后，通过等离子体CVD，在非晶硅膜4上沉积膜厚为10至100nm(例如10nm)的可以透射入射光的覆盖膜，例如氧化硅膜。覆盖膜在形成大晶粒尺寸的结晶区上是有效的。例如通过LP-CVD工艺，在500℃的衬底温度和10分钟的沉积时间下，在非晶硅膜4上沉积氧化硅膜。覆盖膜由绝缘膜组成并且发挥热存储作用。在随后的步骤中，当使用激光进行结晶时，覆盖膜减小了非单晶半导体膜2的温度的降低速率。由此制造结晶的覆盖膜(步骤-4)。
然后执行结晶步骤5和6。结晶衬底位于并安装在结晶设备中的预定位置处。使用具有如图9(b)所示的反向峰图案的光强度分布的脉冲状受激准分子激光来辐射传送到结晶设备的结晶衬底中的结晶位置。加热被辐射区域以熔化非单晶半导体薄膜(步骤-5)。
这种温度分布使热量存储在覆盖膜中。阻挡受激准分子激光以降低温度同时保持温度梯度与诸如图9(b)所示的光强度分布相对应。使用该温度降低工艺，由于覆盖膜的热存储作用，温度缓慢降低。因此，晶体生长沿温度梯度发生，以形成大晶粒尺寸的结晶区(步骤-6)。
受激准分子激光例如可以是KrF受激准分子激光且其可以具有例如350mJ/cm2的能量密度。将结晶的位置信息预存储在计算机中。在计算机的控制下自动执行下述工艺：将衬底顺序移动并放置在结晶衬底中的结晶位置处，然后使用用于结晶的激光辐射衬底以完成结晶步骤5和6。
结晶步骤5和6使用后面详细说明的相位调制受激准分子激光结晶法。使用具有反向峰状光强度分布R(见图9(b))的受激准分子激光辐射覆盖膜的表面。脉冲激光辐射使已经被激光辐射的非晶硅膜4的该区域熔化。阻挡脉冲激光降低了熔化区的温度。已经达到凝固点的凝固位置在水平方向上移动。由此发生结晶生长，以形成结晶区5。
在结晶区5中，晶体生长从图1所示的晶体生长起始位置7开始沿水平方向进行到晶体生长结束位置8。晶体的宽度例如为2.5μm。结果，非晶硅膜4被转化为部分或全部结晶的半导体薄膜4a。可以执行一次或多次脉冲激光辐射。或者，可以将脉冲激光辐射与闪光灯的光辐射相结合。
因此，通常将形成的结晶区5进行整形，以便于晶体生长从晶体生长起始位置7开始沿水平方向前进，并且晶体向晶体生长结束位置8升高，如图1所示。
然后，为了在大晶粒尺寸的结晶区中形成TFT 1，从所沉积的覆盖膜除去氧化硅膜(步骤-7)。可以通过干法蚀刻工艺除去氧化硅膜。例如，可以使用BCl3或CH4作为干法蚀刻工艺的蚀刻气体。
然后，使用其上已经完成结晶工艺的玻璃衬底2执行TFT制造工艺。本实施例的特征在于：TFT形成在通过上述工艺所结晶的结晶区中的预定位置。如此形成TFT以便于将其漏极或源极区的沟道区侧边缘放置在结晶区中离结晶区中的晶体生长起始位置或垂直生长起始位置至少1.0μm的位置。
在本说明书中，“晶体生长起始位置”或“垂直生长起始位置”是结晶的单晶区中开始晶体生长的位置，如图9(c)所示。换句话说，“晶体生长起始位置”7是不与精细晶粒部分相对应的单晶区中的生长起始位置，该精细晶粒部分总是产生在晶体生长起始部分且其中聚集了精细的晶粒。TFT的漏极或源极区的“沟道区侧端”是沟道区和与沟道区相接触的漏极或源极区之间的边界位置。
首先，将玻璃衬底2传送到等离子体CVD设备中的预定位置并放置和安装在该位置。通过等离子体CVD，在从传送的衬底暴露的结晶半导体薄膜的表面上沉积氧化硅膜，以便于形成栅绝缘膜11(步骤-8)。
然后，将其上已经形成栅绝缘膜11的玻璃衬底2传送到溅射设备中，该溅射设备沉积形成栅电极的导体膜。随后沉积铝(Al)作为栅电极(步骤-9)。然后将衬底传送到等离子体蚀刻设备，在那里，其经受等离子体蚀刻以形成栅电极12，同时只留下预定部分(步骤-9)。
为了形成源极和漏极区，将形成的栅电极12用作掩模以将高浓度杂质离子注入结晶区中。例如，杂质离子是用于N-沟道晶体管的磷离子和用于P-沟道晶体管的硼离子。随后在氮气氛中执行退火工艺(例如在600℃下持续1小时)，以激活杂质。由此在结晶区中形成源极区S和漏极区D，如图1所示。导致在源极区S与漏极区D之间产生沟道区C，在该沟道区中载流子迁移(步骤-10)。
在栅绝缘层11和栅电极12上形成层间绝缘层(未示出)。然后在层间绝缘层中形成接触孔(未示出)以将源和漏电极分别连接于源极区S和漏极区D。
然后，将构成栅电极、源和漏电极的金属层，例如铝，填充到接触孔中并沉积于层间绝缘层(未示出)上。使用光刻技术将沉积于层间绝缘层上的金属层蚀刻成预定图案。这形成源和漏电极以制造n-沟道型薄膜晶体管(步骤-11)。TFT 1具有例如1μm的栅极长度。
从上述制造工艺中可以显而易见地看出，如此形成TFT，以便于将与沟道区C相邻的源极区S或漏极区D的侧边缘放置在结晶区中不与晶体生长起始位置7相对应的位置处。因此该位置是由作为离子注入掩模的栅电极12确定的。由此将栅电极12放置并安装于结晶区中远离晶体生长起始位置7的部分中。
参考图3至6，说明由此制造的TFT的晶体管特性的测量。
图3是特性曲线图，其示出当如上所述在结晶区5中形成每个TFT 1时所观察到的n-沟道TFT 1中的迁移率μFE[cm2/Vs]和截止电流[A]与漏极边缘位置之间的关系。图3示出了迁移率和截止电流特性，其中源-漏电极电压Vds＝0.1V，源-栅电极电压Vgs＝-5V。
迁移率μmax特性
该特性曲线图示出：以使漏极边缘形成在(在结晶区中)远离晶体生长起始位置7大约1.7至2.7μm或大约4.0至5.1μm的位置处的方式所制造的n沟道型TFT 1呈现适当的迁移率特性。以使漏极边缘形成在(在结晶区中)距离晶体生长起始位置7大约1.7μm的范围内或者远离晶体生长起始位置7大约2.9至3.7μm的位置处所制造的n沟道型TFT 1呈现不适当的迁移率特性。
另一实施例示出：以使漏极边缘形成在(在结晶区中)远离晶体生长起始位置7大约0.8至2.2μm或大约3.6至4.5μm的位置处的方式所制造的n沟道型TFT 1呈现适当的迁移率特性。以使漏极边缘形成在(在结晶区中)距离晶体生长起始位置7大约0.7μm的范围内或者远离晶体生长起始位置7大约2.3至3.6μm的距离处的方式所制造的n沟道型TFT 1呈现不适当的迁移率特性。
截止电流Ioff特性
以使漏极边缘形成在(在结晶区中)远离晶体生长起始位置7大约1.7至2.4μm或大约4.1至4.9μm的位置处的方式所制造的n沟道型TFT 1呈现较大的截止电流，即不适当的截止电流特性。另一方面，以使漏极边缘形成在(在结晶区中)距离晶体生长起始位置7大约0.7μm的范围内或者远离晶体生长起始位置7大约3.0至3.8μm或者4.6至5.0μm的位置处的方式所制造的n沟道型TFT 1呈现较小的截止电流，即适当的截止电流特性。
在另一实施例中，以使漏极边缘形成在(在结晶区中)远离晶体生长起始位置7大约1.2至1.7μm或大约4.1至4.8μm的位置处的方式所制造的n沟道型TFT 1呈现较大的截止电流，即不适当的截止电流特性。另一方面，以使漏极边缘形成在(在结晶区中)距离晶体生长起始位置7大约1.2μm的范围内或者远离晶体生长起始位置7大约2.0至4.0μm或者4.7至5.0μm的位置处的方式所制造的n沟道型TFT 1呈现较小的截止电流，即适当的截止电流特性。
迁移率特性和截止电流特性
以使漏极边缘形成在(在结晶区中)远离晶体生长起始位置7大约0.8至1.3μm或大约1.8至2.3μm或大约3.6至4.2μm的位置处的方式所制造的TFT 1呈现适当的迁移率和截止电流特性。然而，以使漏极边缘形成在(在结晶区中)距离晶体生长起始位置7大约0.8μm的范围内或者远离晶体生长起始位置7大约1.3至1.7μm或大约2.3至3.6μm或大约4.2至5.0μm的位置处的方式所制造的TFT 1呈现不适当的迁移率和截止电流特性；这些区域难以利用。
在另一实施例中，以使漏极边缘形成在(在结晶区中)远离晶体生长起始位置7大约0.8至1.2μm或大约1.8至2.2μm或大约3.6至4.2μm的位置处的方式所制造的TFT 1呈现适当的迁移率和截止电流特性。然而，以使漏极边缘形成在(在结晶区中)距离晶体生长起始位置7大约0.8μm的范围内或者远离晶体生长起始位置7大约1.3至1.7μm或大约2.3至3.6μm或大约4.2至5.0μm的位置处的方式所制造的TFT 1呈现不适当的迁移率和截止电流特性；这些区域难以利用。
图4和图19是特性曲线图，其示出当在结晶区中形成TFT 1时所观察到的n-沟道TFT 1中的阈值电压Vth[V]和S值[V/dec]与漏极边缘之间的关系；S值是开关移位区的倾斜值。Vth是TFT 1的切换电压(阈值电压)。S值是将漏电流改变一个数量级而同时保持漏电压恒定的栅电压。
该实施例，在图1所示的TFT中，晶体生长起始位置7与晶体生长结束位置8之间(结晶区)的长度为2.5μm。根据反向峰状光强度分布的脉冲宽度来限定结晶区。例如，已经建立了一种能够实现批量生产5μm尺寸的结晶区的技术。
阈值电压Vth
如图4所示，以使漏极边缘形成在(在结晶区中)远离晶体生长起始位置7大约2.4至3.3μm或大约3.5至4.3μm的位置处的方式所制造的n沟道型TFT 1呈现相对稳定的阈值电压Vth，即最优特性。
在另一个实施例中，如图19所示，以使漏极边缘形成在(在结晶区中)远离晶体生长起始位置7大约1.8至2.6μm或大约3.0至3.8μm的位置处的方式所制造的n沟道型TFT 1呈现相对稳定的阈值电压Vth，即最优特性。
S值
如图4所示，以使漏极边缘形成在(在结晶区中)远离晶体生长起始位置7大约1.7至3.0μm或大约3.7至5.0μm的位置处的方式所制造的n沟道型TFT 1呈现最小S值，即最优特性。
在另一实施例中，如图19所示，以使漏极边缘形成在(在结晶区中)远离晶体生长起始位置7大约1.2至2.6μm或大约3.0至4.5μm的位置处的方式所制造的n沟道型TFT 1呈现最小S值，即最优特性。
Vth和S值的特性
上述结果表示：为了稳定5μm尺寸的结晶区中的阈值电压Vth以及S值，以使漏极边缘形成在(在结晶区中)远离晶体生长起始位置7大约2.4至3.3μm或大约3.0至4.0μm的位置处的方式所制造的TFT 1呈现适当的特性。此外，以使漏极边缘形成在距离晶体生长起始位置7大约1.5μm的范围内或远离晶体生长起始位置7大约3.2至3.7μm或大约5.0至5.5μm的位置处的方式所制造的TFT 1的S值过大；不能使用这些TFT 1。
在另一实施例中，上述结果表示：为了稳定5μm尺寸的结晶区中的阈值电压Vth以及S值，以使漏极边缘形成在(在结晶区中)远离晶体生长起始位置7大约1.8至2.6μm或大约3.0至3.8μm的位置处的方式所制造的TFT 1呈现适当的特性。此外，以使漏极边缘形成在距离晶体生长起始位置7大约1.5μm的范围内或远离晶体生长起始位置7大约2.6至3.2μm或大约4.5至5.6μm的位置处的方式所制造的TFT 1的S值过大；不能使用这些TFT 1。
图5是特性曲线图，其示出当如上所述在结晶区5中形成每个TFT 1时所观察到的p-沟道TFT 1中的迁移率和截止电流与漏极边缘位置之间的关系。图5示出了迁移率μmax和截止电流Ioff特性，其中源-漏电极电压Vds＝0.1V，源-栅电极电压Vgs＝-5V。
迁移率特性
以使漏极边缘形成在(在结晶区中)远离晶体生长起始位置7大约0.7至2.6μm或大约3.1至4.5μm的位置处的方式所制造的p沟道型TFT 1呈现适当的迁移率特性。
偏移特性
以使漏极边缘形成在(在结晶区中)远离晶体生长起始位置7大约0.7至2.5μm或大约3.2至4.7μm的位置处的方式所制造的p沟道型TFT 1显示出最小、适当范围的截止电流。
以使漏极边缘形成在(在结晶区中)距离晶体生长起始位置7大约0.5μm的范围内或远离晶体生长起始位置7大约2.6至3.1μm的位置处的方式所制造的TFT 1显示出较大的截止电流；这些区域难以利用。
图6是特性曲线图，其示出当如上所述在被结晶的结晶区中形成每个TFT 1时所观察到的p-沟道TFT 1中的阈值电压Vth和S值与漏极边缘位置之间的关系。
阈值电压Vth
以使漏极边缘形成在结晶区中远离晶体生长起始位置7大约1.0至2.5μm或大约3.5至4.7μm的位置处的方式所制造的p沟道型TFT 1呈现出相对稳定的-1.5V的阈值电压Vth，即最优特性。
另一方面，以使漏极边缘形成在结晶区中距离晶体生长起始位置7大约1.0μm的范围内或远离晶体生长起始位置7大约2.6至3.2μm或大约4.6至5.0μm的位置处的方式所制造的p沟道型TFT 1的阈值电压从-1.6V降低到-2.7V；在这些区域中，难以形成漏极边缘。
S值
以使漏极边缘形成在(在结晶区中)远离晶体生长起始位置7大约1.0至2.5μm或大约3.0至4.7μm的位置处的方式所制造的TFT1呈现最小S值，即最优特性。
Vth和S值的特性
上述结果表示：为了稳定5μm尺寸的结晶区中的阈值电压Vth以及S值，以使漏极边缘形成在远离晶体生长起始位置7大约1.0至2.5μm或大约3.0至4.7μm的位置处的方式所制造的薄膜晶体管呈现适当的Vth和S值特性。另一方面，在以使漏极边缘形成在(在结晶区中)距离晶体生长起始位置7大约0.6μm的范围内或远离晶体生长起始位置7大约4.8至5.0μm的位置处的方式所制造的TFT 1中，观察到减小的阈值电压Vth和急剧增加的S值；这些区域难以利用。上述结果表示：为了稳定5μm尺寸的结晶区中的阈值电压Vth以及S值，远离晶体生长起始位置7大约1.0至2.5μm或大约3.0至4.5μm有效地生产TFT。
现在参考图7至9说明结晶设备的实例。该结晶设备形成如此形状以便使晶体生长在从存在大量精细晶粒的晶体生长起始位置7开始沿水平方向上前进，且晶体朝着晶体生长结束位置8升高。结晶设备由照明系统15、设置在照明系统15的光轴上的相位调制元件16、设置在相位调制元件16的光轴上的图像形成光学系统17以及支撑设置在图像形成光学系统17的光轴上的结晶衬底18的台架19组成。
照明系统15是图8所示的光学系统，且例如由光源21和均化器22组成。光源21可以是KrF受激准分子激光光源21，其提供波长例如为248nm的光。或者，光源21可以是发射波长为308nm的脉冲光的XeCl受激准分子激光光源、发射波长为248nm的脉冲光的KrF受激准分子激光器或者发射波长为193nm的脉冲光的ArF受激准分子激光器。或者，光源21可以是YAG激光光源。或者，光源21可以是输出能量足以熔化非单晶半导体薄膜、例如非晶硅膜4的另一种适当光源。均化器22设置在由光源21发射的激光的光轴上。
均化器22使由光源21发射的激光的光强度以及到相位调制元件16的光的入射角在光通量的横截面中均化。均化器22例如具有光束扩展器23、第一复眼透镜24、第一聚光器光学系统25、第二复眼透镜26和第二聚光器光学系统27，将上述所有元件设置在来自光源的激光的光轴上。
来自光源21的激光入射到照明系统15，然后经由光束扩展器23放大。然后，该光入射到第一复眼透镜24上。在第一复眼透镜24的后焦平面上形成多个光源。来自多个光源的光通量以重叠方式照射第二复眼透镜26的入射表面。结果，在第二复眼透镜26的后焦平面上形成了比在第一复眼透镜24的后焦平面上更多的光源。将来自形成于第二复眼透镜26的后焦平面上的大量光源的光通量经由第二聚光器光学系统27入射到相位调制元件16。由此光通量以重叠方式照射相位调制元件16。
结果，均化器22中的第一复眼透镜24和第一聚光器光学系统25构成第一均化器，其均化入射在相位调制元件16上的激光的入射角。第二复眼透镜26和第二聚光器光学系统27构成第二均化器，其在相位调制元件16的表面的每个位置均化来自第一均化器的激光的光强度，光的入射角已经被均化。照明系统22由此形成具有几乎均匀的光强度分布的激光。使用该激光辐射相位调制元件16。
相位调制元件16，即，移相器，调制均化器22发射的光的相位。也就是说，相位调制元件16是发射具有诸如图9(b)所示的反向峰状最小光强度分布的激光束的光学元件，图9(b)是反向峰状最小光强度分布的部分放大视图。在该附图中，横坐标轴表示位置(辐射表面上的位置)，而纵坐标轴表示光强度(能量)。
用作相位调制元件的移相器16可以通过在例如石英基底材料等透明元件中制作台阶来形成。移相器16使激光束在台阶之间的边界衍射以便于它们相互干涉，从而将周期性空间分布施加到激光强度上。在与台阶部分x＝0相对应的边界周围，移相器具有180°的横向相位差。通常，当激光的波长定义为λ且在透明基底材料上形成折射率为n的透明介质时，为了获得180°的相位差所需要的在透明介质与透明基底材料之间的膜厚度差t由t＝λ/2(n-1)给出。当石英基底材料具有1.46的折射率时，由于XeCl受激准分子激光具有308nm的波长，所以需要334.8nm大小的台阶来实现180°的相位差。例如，可通过选择性蚀刻来形成该台阶。
或者，可以通过使用SiNx膜作为透明介质并通过PECVD、LPCVD等将其沉积来形成台阶部分。在该情况下，当该SiNx膜具有2.0的折射率时，可以将其在石英基底材料上沉积至154nm的厚度且然后对其蚀刻以形成台阶。已经穿过具有180°相位差的移相器的激光强度显示出周期性变化的图案。
在本实施例中，周期性相位掩模具有重复和周期性形成的台阶。在本实施例中，相移图案的宽度与图案之间的距离例如都是3μm。相位差不需要一定是180°，而是仅必须适当地改变用于结晶的激光强度。
如图7所示，相位被相位调制元件16调制的激光经由图像形成光学系统17入射到诸如非晶硅膜的结晶衬底18上。如此放置图像形成光学系统17以便使相位调制元件16的图案表面与结晶衬底18光学共轭。换句话说，校正台架19的高度位置以便于将结晶衬底18设置在与相位调制元件16的图案表面光学共轭的表面上(图像形成光学系统17的图像表面)。图像形成光学系统17包括在正透镜组31与正透镜组32之间的孔径光阑33。图像形成光学系统17可以是光学透镜，其将来自相位调制元件16的图像投影到结晶衬底18上，而不改变其比例，或其将比例减小到例如五分之一。
孔径光阑33具有多个包括具有不同尺寸的孔径部分(透光部分)的孔径光阑。这些孔径光阑33关于光学路径可以相互替换。或者，多个孔径光阑33中的每一个可以具有能够连续改变孔径部分的可变阑(iris stop)。在任何情况下，将孔径光阑33中的孔径尺寸(或者图像形成光学系统4的图像侧的数值孔径NA)如此设定以便于在结晶衬底18上的半导体膜上产生需要的光强度分布。图像形成光学系统可以是折射或反射光学系统或者兼反射折射光学系统。
如图9(a)所示，结晶衬底18由作为下层绝缘膜的氧化硅膜3、非晶硅膜4和覆盖膜35构成，通过化学气相沉积工艺(CVD工艺)在例如用于液晶显示器的玻璃衬底2上顺序形成这些膜。下层绝缘膜例如由SiO2形成，且具有500至1000nm的膜厚度。下层绝缘膜3防止非晶硅膜4直接与玻璃衬底2接触以免将从玻璃衬底2沉积的诸如Na等杂质混合到非晶硅膜4中。下层绝缘膜3还防止在非晶硅膜4结晶期间将熔解热量直接传输到玻璃衬底2。下层绝缘膜3有效地存储熔解热以避免温度快速降低，由此有助于形成大晶粒尺寸的晶体。
非晶硅膜4将要被结晶并且具有例如30至250nm的膜厚度。覆盖膜35存储在结晶工艺期间非晶硅膜4熔化时产生的热量。该热存储效应有助于形成大晶粒尺寸的结晶区。覆盖膜35是绝缘膜，例如氧化硅膜(SiO2)，且可以具有100至400nm，例如300nm的膜厚。
结晶衬底18被自动传送到如图7所示的结晶设备的台架19上。然后将结晶衬底18放置在预定位置并由真空或静电卡盘夹持。
现在，参照图8至11说明结晶工艺。由图8所示的激光光源21发射的脉冲激光入射到均化器22上，该均化器22均化激光的强度和到相位调制元件16的光的入射角。换句话说，均化器22将来自光源21的激光束在水平方向上传播以获得线性激光束(其具有例如200mm的线性长度)。均化器22还对光强度分布进行均化。例如，将多个X方向的柱面透镜设置在Y方向上以形成多个设置在Y方向上的光通量，使用其它X方向的柱面透镜重新分布光通量。相似地，将多个Y方向的柱面透镜设置在X方向上以形成多个设置在X方向上的光通量，使用其它Y方向的柱面透镜重新分布光通量。
激光可以例如是具有308nm波长的XeCl受激准分子激光。单触发(one shot)脉冲的持续时间例如为20至200ns。在这些条件下，使用脉冲激光辐射相位调制元件16。进入周期性形成的相位调制元件16的脉冲激光束在台阶部分被衍射以便彼此干涉。相位调制元件16由此产生如图9(b)所示的反向峰图案的周期性变化的光强度分布。
在反向峰图案状光强度分布中，在最小光强度部分L与最大光强度部分P之间，期望输出足以熔化非晶硅膜4的激光强度。将已经穿过相位调制元件16的脉冲激光入射到非晶硅膜4上，同时通过图像形成光学系统17将其聚焦到结晶衬底18的表面上。
入射脉冲激光几乎透射过覆盖膜35并由非晶硅膜4吸收。结果，非晶硅膜4的被辐射区域被加热并且熔化。通过覆盖膜35和氧化硅膜3的存在来存储熔化热量。
当阻挡使用脉冲激光的辐射时，被辐射区域的温度降低。在这种情况下，存储在覆盖膜35和氧化硅膜3中的热量用以使温度非常缓慢地降低。被辐射区的温度按照由相位调制元件16产生的反向峰图案状的光强度分布降低。这使晶体生长沿水平方向从最小光强度部分L到最大光强度部分P连续进行。
换句话说，被辐射区中的熔化区中的凝固位置连续地从低温侧向高温侧移动。也就是说，如图9(c)和9(d)所示，晶体生长从晶体生长起始位置7进行到晶体生长结束位置8。如图9(d)所示，晶体在被辐射区中的晶体生长结束位置8的附近稍微升高。图9(c)是说明覆盖膜35被剥离后得到的非晶硅膜4中的结晶区5的形状的平面图。图9(c)示出了晶体生长沿水平方向从晶体生长起始位置7进行到晶体生长末端位置8的形式。
图9(d)是图9(c)的截面图。如图9(d)所示，半导体薄膜4a的膜厚度从晶体生长起始位置7向晶体生长结束位置8增加。晶体具有倾斜表面，其在晶体生长结束位置8处有一峰值。因此，图9(d)示出了角形晶体的截面。图9(d)还示出如图9(b)所示的多个反向峰状光强度分布。单个反向峰状光强度分布图案导致具有一对角形变化以及仅一对升高部分的膜厚度分布。
由此完成了使用脉冲激光的结晶工艺。经过晶体生长的结晶区足够大以容纳一个或多个功能元件。图9(b)、9(c)和9(d)使用虚线示出了它们的相互关系。特别地，在图9(b)、9(c)和9(d)中，在反向峰状光强度分布的反向峰部分L(晶体生长起始位置7)处开始晶体生长。晶体生长结束于正向峰部分P(晶体生长结束位置8)。图9(d)示出单晶硅的膜厚度从晶体生长起始位置7连续增加到晶体生长结束位置8，晶体在结束位置8附近升高。
根据预存储在控制器(未示出)中的程序来控制图7所示的结晶设备20。具体地，如此控制结晶设备20以便于使用脉冲激光自动辐射非晶硅膜4中的结晶区。为了移动到下一个结晶区，例如可以移动台架19来选择被辐射位置。当然，可以通过使结晶衬底18和光源21相对于彼此移动来选择结晶位置。
一旦选择了结晶区并完成了对准，则发射下一个脉冲激光。重复这种激光发射使结晶衬底18在宽的范围内被结晶。由此在整个衬底上执行结晶工艺。如图9(d)所示的其中形成结晶区的非晶硅膜4称为半导体薄膜4a。
现在，参考图10和11，说明图2所示的步骤-8后的TFT制造工艺的一部分的实例，在结晶的衬底上执行该部分工艺。与图1至9中相同的部件由相同的参考标记表示，并省略了它们的详细说明。
已经在结晶衬底的表面上沉积了SiO2膜、覆盖膜35。SiO2膜还可以用作TFT的栅绝缘膜。然而，如果在结晶工艺期间由于磨损将来自非晶硅膜4的杂质混入SiO2膜中，则优选蚀刻掉SiO2膜。在本实例中，除去了SiO2。
如图10(a)所示，将栅绝缘膜11，例如SiO2膜沉积在半导体薄膜4a上，其位于已经除去了覆盖膜35的衬底表面上。例如通过LP-CVD工艺形成栅绝缘膜11。在半导体薄膜4a上沉积厚度为80nm的氧化硅膜。在下面的条件下进行LP-CVD，例如衬底温度为500℃，沉积时间为45分钟。
然后形成栅电极12。特别地，如图10(b)中所示，在栅绝缘膜11上沉积栅电极层，例如铝层40。通过例如溅射在栅绝缘膜11的氧化硅膜(SiO2膜)上沉积例如100nm厚的铝层40。溅射条件包含例如100℃的衬底温度和10分钟的沉积时间。
选择性地蚀刻铝层40以在预定位置处形成栅电极12。为了实现该目的，通过将抗蚀剂膜涂敷到铝层40来在该铝层40上形成抗蚀剂图案41。使用光掩模以选择性地曝光抗蚀剂膜。除去抗蚀剂膜，并留下用于栅电极的掩模区以形成抗蚀剂图案41，如图10(c)所示。在该情况下，用于形成栅电极12的抗蚀剂图案41的位置很重要。抗蚀剂图案41形成在结晶区中不与晶体生长起始位置7的附近相对应的位置处。
然后使用抗蚀剂图案41作为掩模来除去铝层40。例如，执行干法蚀刻工艺以形成栅电极12，如图10(d)所示。干法蚀刻工艺例如使用BCl3或CH4作为蚀刻气体。随后，如图11(e)所示，除去栅电极12上的抗蚀剂图案41。
然后，如图11(f)中所示，使用栅电极12作为掩模将杂质掺杂到半导体薄膜4a中。如果本发明的TFT 1为n-沟道型，则将磷离子作为杂质注入到半导体薄膜4a中。如果本发明的TFT 1为p-沟道型，则将硼离子注入到半导体薄膜4a中。例如，诸如CMOS倒相器等逻辑电路由n-沟道型TFT和p-沟道型TFT的组合构成。因此执行用于形成n和p沟道型TFT的其中之一的离子注入，且使用诸如禁止不需要的离子注入的抗蚀剂等掩模来覆盖其它TFT中的半导体薄膜4a。
在将离子注入到n和p沟道型TFT后，执行退火工艺以激活已经注入到半导体薄膜4a中的杂质，例如磷或硼。在氮气环境中，在例如600℃的衬底温度下进行3小时的热处理以执行退火工艺。结果，如图11(g)所示，在半导体薄膜4a中在栅电极12的相对侧上形成具有高浓度杂质的源极S和漏极D区。
结果，源极S或漏极D区的侧边缘10形成在晶体生长结束位置8的附近，如图1所示。然后在栅绝缘膜11和栅电极12上形成层间绝缘膜(未示出)。通过形成在层间绝缘膜中的通孔(未示出)，使用公知的工艺来形成源电极、漏电极和栅电极(未示出)等。可以使用这种方法形成TFT 1。
图12示出如上所述制造的TFT 1的截面结构的显微镜照片。将漏极区D的侧边缘10设置在结晶区中的晶体生长结束位置8的附近。侧边缘10与形成在栅电极12下方的沟道区C接触。图12还示出：叠层缺陷S1和D1已经出现在TFT中的源极S和漏极D区中并且其从半导体薄膜4a的较深部分延伸到较浅部分。图12还示出栅电极12是倾斜的。
图13是图12的平面视图。图13示出与沟道区C相邻的漏极区D的侧边缘10设置在晶体生长结束位置8的附近。
图14和图20示出形成在玻璃衬底上的n-型TFT的漏极侧边缘10关于晶体生长结束位置8的位置与n型TFT中的电子和空穴的迁移率之间的关系。漏极侧边缘10形成在晶体生长结束位置8的附近。
如图14中所示，TFT 1显示出150cm2/v.s的迁移率，在该TFT 1中，在距离晶体生长结束位置81.5μm的范围内形成临近沟道区C的漏极区D的边缘10。特别地，其中在距离晶体生长结束位置8在0.05至0.2μm内形成与沟道区C相邻的漏极区D的边缘10的TFT 1呈现出300cm2/v.s的高迁移率。
图14是大量n-型TFT的迁移率特性的绘图。由其中在距离晶体生长结束位置81.5μm范围内形成漏极边缘(漏极区D的沟道区侧边缘)的n-型TFT来呈现出这些迁移率特性。用矩形绘制的特性表示其中在距离晶体生长结束位置81.5μm的范围内形成源极边缘(源极区S的沟道区侧边缘)的n-型TFT的迁移率特性。由显示栅极电压(横坐标轴)对漏极电流(纵坐标轴)的特性曲线图确定迁移率特性。当TFT中的边缘形成在距离晶体生长结束位置81.5μm的范围内时，无论该边缘是属于漏极区还是源极区，其所呈现的特性几乎相同。
在图14中，远离晶体生长结束位置8的绘制数据(在下一结晶区结束位置8的附近)表示其中横跨晶体生长结束位置8形成沟道区的TFT的特性。n-型TFT呈现图14所示的特性，但从p-型TFT也可以获得上述特性。此外，在本实例的TFT 1中，电流平行于晶体生长的方向，即水平方向流动。在晶体生长方向通过电流是最优的。
现在，参考图15，说明其中将根据本发明的TFT应用于例如液晶显示器等显示器中的晶体管电路的实例。与图1至14中那些相同的元件由相同的参考标记表示并省略其说明。
图15示出一个有源矩阵型液晶显示器50的显示器部分的实例，该显示器50包括透明衬底52、像素电极53、扫描线54、信号线55、反电极56、TFT 1、扫描线驱动电路57、信号线驱动电路58以及液晶控制器59。
上述薄膜晶体管构成包括扫描线驱动电路57和信号线驱动电路58的外围电路部分，其必须在高速下操作。该显示器可以实现包括用于外围电路部分、存储电路部分等的有源元件的系统显示器。
形成根据本发明的TFT 1以使其具有如参考图1所述的这种结构并构成必须以高速操作的外围电路部分，其包括扫描线驱动电路57和信号线驱动电路58。包括扫描线驱动电路57和信号线驱动电路58的外围电路部分期望由TFT组成，在该TFT中，源极区S的源极边缘或者漏极区D的漏极边缘形成在距离晶体生长结束位置80.05至0.2μm的范围内。形成这种TFT可使外围电路由具有优良特性的TFT构成，包括至少300cm2/v.s的迁移率(μmax)。
由此制造的显示器可以实现包括用于外围电路部分、存储电路部分等的有源元件的系统显示器。该显示器在减小尺寸和重量上也是有效的。
现在，参照图16至18说明TFT的另一个实例。图16是示出以与沟道区相连的漏极区的部分的位置(漏极边缘位置)在晶体生长起始位置和晶体生长结束位置之间变化的方式所制造的大量n-沟道型TFT的迁移率特性的图。这些TFT具有与图1所示的TFT相同的结构。然而，使用厚度为625μm的P-型硅晶片衬底取代玻璃衬底2。沟道区的膜厚度为200nm。
对于图16所示的n-沟道型TFT，当漏极边缘位于远离晶体生长起始位置大约0.8μm时，迁移率开始增加，且当漏极边缘位于距离晶体生长起始位置的0.8与2.3μm之间时，迁移率连续增加。特别地，其中远离晶体生长起始位置大约1.6μm形成漏极边缘的TFT显示出760cm2/v.s的迁移率。当图9所示的晶体生长起始位置7与晶体生长结束位置8之间的长度为2.5μm时，呈现出这些特性。由图9(b)中的反向峰状的光强度分布的脉冲宽度确定晶体生长起始位置7与晶体生长结束位置8之间的长度。关于晶体生长起始位置7与晶体生长结束位置8之间的长度，已经建立了例如能够大批量生产5μm尺寸的结晶区的技术。
已经证实：当晶体生长起始位置7与晶体生长结束位置8之间的长度为5μm时，对应于最优迁移率的漏极边缘位置的值是图16所示数据中那些值的两倍。具体地，对于这种n-沟道型TFT，当漏极边缘位于远离晶体生长起始位置大约1.6μm时，迁移率开始增加，且当漏极边缘位于距离晶体生长起始位置的1.6与4.6μm之间时，迁移率连续增加。
图17示出p-沟道型TFT中的迁移率特性相对漏极边缘位置的实例。如该附图所示，当漏极边缘位于远离晶体生长起始位置大约1μm时，迁移率开始增加，且当漏极边缘位于距离晶体生长起始位置的1与2.3μm之间时，迁移率连续增加。如图16的情况，当晶体生长起始位置7与晶体生长结束位置8之间的长度为2.5μm时，呈现出这些特性。
图18示出TFT中的漏极电流相对栅电压的特性曲线图，其中漏极边缘形成在(1)晶体生长起始位置的附近、(2)在对于迁移率的最优位置或者(3)在晶体生长结束位置附近。如图18所示，在对于迁移率的最优位置处(2)呈现出最优特性。图16至18共有在晶体生长起始位置附近的位置(1)和对于迁移率的最优位置处的位置(2)以及在晶体生长结束位置附近的位置(3)之间的关系。
图1所示的薄膜晶体管可以根据需要构成每个电路中的薄膜晶体管1和由薄膜晶体管组成的存储器、电容器、电阻器等。换句话说，在本说明书中，术语“薄膜晶体管”包括可以由图1所示的薄膜晶体管构成的元件，除了其功能之外。
由此制造的薄膜晶体管26可以应用于液晶显示器或EL(电致发光)显示器的驱动电路、或者用于每个像素电路中的存储器(SRAM或DRAM)或CPU的集成电路。
如上所述，上述实施例提供具有高电子或空穴迁移率的TFT。显示出这种高迁移率的TFT可应用于包含扫描线驱动电路57和信号线驱动电路58的外围电路部分。
本发明提供呈现最优晶体管特性的TFT、用于制造该TFT的方法以及使用该TFT的显示器。
已经说明并描述了本发明的几个实施例。在本说明书中所述的本发明的实施例仅为示例性的并显然可以在不脱离本发明的范围的情况下进行改变。

Claims (10)

1、一种薄膜晶体管，其在半导体薄膜中具有源极区、沟道区和漏极区，该半导体薄膜具有晶体沿水平方向生长的结晶区，该薄膜晶体管在该沟道区上具有栅绝缘膜和栅电极，
其特征在于：该漏极或源极区的沟道区侧边缘设置在该结晶区中不与晶体生长起始位置或垂直方向生长起始位置相对应的位置处。
2、一种薄膜晶体管，其在半导体薄膜中具有源极区、沟道区和漏极区，该半导体薄膜具有晶体沿水平方向生长的结晶区，该薄膜晶体管在该沟道区上具有栅绝缘膜和栅电极，
其特征在于：该漏极或源极区的沟道区侧边缘设置在该结晶区中远离垂直方向生长起始位置至少1.0μm。
3、一种薄膜晶体管，其在半导体薄膜中具有源极区、沟道区和漏极区，该半导体薄膜具有晶体沿水平方向生长的结晶区，该结晶区具有朝向晶体生长末端升高的倾斜表面，该薄膜晶体管在该沟道区上具有栅绝缘膜和栅电极，
其特征在于：该漏极或源极区的沟道区侧边缘设置在该结晶区中远离垂直方向生长起始位置至少1.0μm。
4、根据权利要求1所述的薄膜晶体管，其特征在于：该结晶区为通过使用与脉冲激光相对应的激光辐射非单晶半导体膜而形成的单晶区，该脉冲激光通过移相器经由均化器制得以具有反向峰状光强度分布。
5、根据权利要求2所述的薄膜晶体管，其特征在于：该结晶区为通过使用与脉冲激光相对应的激光辐射非单晶半导体膜而形成的单晶区，该脉冲激光通过移相器经由均化器制得以具有反向峰状光强度分布。
6、根据权利要求3所述的薄膜晶体管，其特征在于：该结晶区为通过使用与脉冲激光相对应的激光辐射非单晶半导体膜而形成的单晶区，该脉冲激光通过移相器经由均化器制得以具有反向峰状光强度分布。
7、一种用于制造薄膜晶体管的方法，该方法的特征在于包含：
使用具有反向峰状光强度分布的激光辐射非单晶半导体膜以使被辐射的区域结晶以形成结晶区的步骤；以及
通过将与沟道区相邻的漏极或源极区的侧边缘设置在结晶区中至少远离该结晶区中的晶体生长起始位置或者垂直生长起始位置1.0μm来形成薄膜晶体管的步骤。
8、一种显示器，其具有根据权利要求1所述的薄膜晶体管，该薄膜晶体管设置在包括信号和扫描线驱动电路且需要在高速下操作的外围电路部分中。
9、一种显示器，其具有根据权利要求2所述的薄膜晶体管，该薄膜晶体管设置在包括信号和扫描线驱动电路且需要在高速下操作的外围电路部分中。
10、一种显示器，其具有根据权利要求3所述的薄膜晶体管，该薄膜晶体管设置在包括信号和扫描线驱动电路且需要在高速下操作的外围电路部分中。
CNA2006101515015A 2005-07-05 2006-07-05 薄膜晶体管、制造薄膜晶体管的方法、以及使用薄膜晶体管的显示器 Pending CN1901231A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005196858 2005-07-05
JP196858/2005 2005-07-05

Publications (1)

Publication Number Publication Date
CN1901231A true CN1901231A (zh) 2007-01-24

Family

ID=37657035

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101515015A Pending CN1901231A (zh) 2005-07-05 2006-07-05 薄膜晶体管、制造薄膜晶体管的方法、以及使用薄膜晶体管的显示器

Country Status (4)

Country Link
US (1) US20070023757A1 (zh)
KR (1) KR20070005497A (zh)
CN (1) CN1901231A (zh)
TW (1) TW200703668A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598666B2 (en) 2011-09-07 2013-12-03 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor structure and method for manufacturing the same
WO2017133094A1 (zh) * 2016-02-01 2017-08-10 武汉华星光电技术有限公司 一种阵列基板的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6746942B2 (en) * 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598666B2 (en) 2011-09-07 2013-12-03 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor structure and method for manufacturing the same
WO2017133094A1 (zh) * 2016-02-01 2017-08-10 武汉华星光电技术有限公司 一种阵列基板的制造方法

Also Published As

Publication number Publication date
TW200703668A (en) 2007-01-16
KR20070005497A (ko) 2007-01-10
US20070023757A1 (en) 2007-02-01

Similar Documents

Publication Publication Date Title
CN1249779C (zh) 制造晶体半导体材料的方法和制作半导体器件的方法
CN101184871B (zh) 薄膜的线扫描顺序横向固化
CN1457103A (zh) 薄膜晶体管及其制造方法
CN1601579A (zh) 显示屏的制造方法及显示屏
CN1480982A (zh) 晶化装置、用于晶化装置的光学部件和晶化方法
CN1550863A (zh) 半导体薄膜、薄膜晶体管、及其制造方法和制造设备
CN1310284C (zh) 薄膜晶体管用非晶硅的结晶方法
CN1574216A (zh) 形成结晶半导体层的方法和装置，以及制造半导体装置的方法
TW201205680A (en) Apparatus to form low temperature polysilicon film and method thereof
CN1691275A (zh) 结晶设备、结晶方法、器件、光学调制元件和显示装置
CN1649083A (zh) 结晶设备和方法、电子器件的制造方法、电子器件以及光学调制元件
CN1955786A (zh) 相位调制元件及其制造方法、结晶化装置及结晶化方法
CN1637596A (zh) 激光掩模以及利用其结晶的方法
CN101038867A (zh) 结晶半导体薄膜的方法
US7723167B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
CN1716071A (zh) 结晶方法、薄膜晶体管制造方法、薄膜晶体管及显示装置
CN101038868A (zh) 结晶半导体薄膜的方法
CN101038937A (zh) 薄膜半导体器件及其制造方法
CN1901231A (zh) 薄膜晶体管、制造薄膜晶体管的方法、以及使用薄膜晶体管的显示器
CN1739187A (zh) 结晶半导体元件及其制造方法以及结晶装置
CN1848365A (zh) 多晶硅薄膜制造方法和具有其的薄膜晶体管的制造方法
CN1901230A (zh) 薄膜晶体管及其制造方法、以及使用薄膜晶体管的显示器
CN108550583B (zh) 一种显示基板、显示装置及显示基板的制作方法
KR20030056248A (ko) 레이저를 이용한 실리콘 박막의 결정화 방법
US20060033104A1 (en) Thin film transistor, method of manufacturing thin film transistor, and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070124