JP2015185748A - ヒューズ素子およびヒューズ素子の切断方法 - Google Patents

ヒューズ素子およびヒューズ素子の切断方法 Download PDF

Info

Publication number
JP2015185748A
JP2015185748A JP2014061924A JP2014061924A JP2015185748A JP 2015185748 A JP2015185748 A JP 2015185748A JP 2014061924 A JP2014061924 A JP 2014061924A JP 2014061924 A JP2014061924 A JP 2014061924A JP 2015185748 A JP2015185748 A JP 2015185748A
Authority
JP
Japan
Prior art keywords
electrode
fuse element
electrode portion
voltage
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014061924A
Other languages
English (en)
Other versions
JP6266398B2 (ja
Inventor
孝英 臼井
Takahide Usui
孝英 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2014061924A priority Critical patent/JP6266398B2/ja
Publication of JP2015185748A publication Critical patent/JP2015185748A/ja
Application granted granted Critical
Publication of JP6266398B2 publication Critical patent/JP6266398B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】従来の切断方法とは異なる方法でヒューズ素子を切断することができるヒューズ素子およびヒューズ素子の切断方法を提供する。【解決手段】所定の間隔のエアギャップ5を介して形成されたヒューズ線を構成する可動電極9,10と固定電極6と、それぞれに接続する電圧印加電極11と、先端が絶縁性で先端近傍が導電性の突起を備えた構造とする。電圧印加電極に所定の電圧を印加することで、クーロン力により可動電極と固定電極が接触し、空中放電によりヒューズ線が切断される。【選択図】図1

Description

この発明はヒューズ素子およびヒューズ素子の切断方法に関し、特にMEMS構造のヒューズ素子およびヒューズ素子の切断方法に関する。
DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)等の半導体記憶装置では、メモリセルアレイ内のメモリセルに欠陥が検出された場合、この欠陥を冗長メモリセルアレイ内のメモリセルにより置換し、製品の歩留まりを向上させる冗長回路方式が採用されている。
冗長回路方式では、メモリセルのサブブロック内の所定の和のワード線、あるいは所定の和のビット線が救済のための単位(救済単位)とされ、欠陥を含むサブブロックの救済単位が、同じ大きさの冗長メモリセルアレイ内の冗長単位に置換され、製品の欠陥が解消される。
欠陥を持つ救済単位のアドレス情報の記憶のため、ヒューズラッチ回路が用いられるのが一般的である。具体的には、アドレス情報は、複数ビットで構成されるため、それに対応した複数のヒューズ素子を含むヒューズセットがリダンシングの単位となり、ヒューズラッチ回路から、複数本のヒューズ素子の切断/非切断状態に応じて記憶された複数ビットの1/0論理値のデータがアドレス情報として出力される。
ところで、ヒューズ素子の切断は、導電性膜で形成されたヒューズ線に対して外部からレーザー光線を照射したり、許容電流密度以上の電流を流して溶断する方法が一般的である。
またMEMS構造のヒューズ素子の一例は、例えば特許文献1に記載されている。図4は、特許文献1に開示されているMEMS構造のヒューズ素子の説明図である。半導体記憶装置等が形成されたシリコン基板1上に絶縁膜2を介して犠牲層3とヒューズ素子を構成する導電性膜からなるヒューズ線4が形成され(図4a)、犠牲層3を除去することで、中空構造5が形成される(図4b)。ヒューズ線4に所定の電流が印加されると、ヒューズ線4が溶融して切断状態となる。図4に示すように、エアギャップ5によって、溶融後のヒューズ線4は、シリコン基板1に接触することがない構造となっている。
特表2006−514786号公報
従来のヒューズ素子の切断方法では、ヒューズ線に外部からレーザー光線を照射したり、許容電流密度以上の電流を流して溶断する方法が一般的である。これはMEMS構造のヒューズ素子においても同様であった。そのため、レーザー光を照射するためにヒューズ線が露出させる必要があった。また切断の際、ヒューズ線の一部が飛散する領域には、半導体装置を形成することができず、半導体装置の小型化の妨げとなっていた。
本発明は、従来の切断方法とは異なる方法でヒューズ素子を切断することができるヒューズ素子およびヒューズ素子の切断方法を提供することを目的とする。
本発明は上記目的を達成するために、本願請求項1に係る発明は、可動電極となる第1の電極部と、エアギャップを介して配置された固定電極となる第2の電極部と、前記第1の電極部および前記第2の電極部それぞれに接続する電圧印加電極とを備え、前記第1の電極部あるいは前記第2の電極部の少なくともいずれか一方がヒューズ線として切断されるヒューズ素子であって、前記第1の電極部あるいは前記第2の電極部の少なくともいずれか一方の前記エアギャップ側表面に突起部を備えており、該突起部は、先端部が絶縁性材料からなるとともに、前記先端部近傍が前記電圧印加電極に接続する導電性材料からなり、前記第1の電極部が前記第2の電極部側に移動して前記第2の電極部に接触する際、前記先端部の絶縁性材料により対向する電極に接触し、前記先端部近傍の導電性材料は前記対向する電極に非接触状態となる形状であり、前記第1の電極部あるいは前記第2の電極部の少なくともいずれか一方は、前記電圧印加電極に電圧が印加されて前記突起部が対向する電極に接触あるいは近接することで切断可能な形状であることを特徴とする。
本願請求項2に係る発明は、可動電極となる第1の電極部と、エアギャップを介して配置された固定電極となる第2の電極部と、前記第1の電極部および前記第2の電極部それぞれに接続する電圧印加電極とを備え、前記第1の電極部あるいは前記第2の電極部の少なくともいずれか一方がヒューズ線として切断されるヒューズ素子であって、前記第1の電極部あるいは前記第2の電極部の少なくともいずれか一方の前記エアギャップ側表面に突起部を備えており、該突起部は、先端部が絶縁性材料からなるとともに、前記先端部近傍が前記電圧印加電極に接続する導電性材料からなり、前記第1の電極部が前記第2の電極部側に移動して前記第2の電極部に接触する際、前記先端部の絶縁性材料により対向する電極に接触し、前記先端部近傍の導電性材料は前記対向する電極に非接触状態となる形状であり、前記第1の電極部あるいは前記第2の電極部の少なくともいずれか一方は、前記電圧印加電極に電圧が印加されて前記突起部が対向する電極に接触あるいは近接することで切断可能な形状であるヒューズ素子の切断方法において、前記電圧印加電極に、前記第1の電極部が前記第2の電極部側に移動して、前記突起部が対向する電極に接触あるいは近接する電圧を印加し、前記突起部が対向する前記第2の電極部あるいは前記第1の電極部に接触あるいは近接させることで、前記第1の電極部あるいは前記第2の電極部の少なくともいずれか一方を切断することを特徴とする。
本願請求項3に係る発明は、請求項2記載のヒューズ素子の切断方法において、前記切断後、前記第1の電極部と前記第2の電極部は、エアギャップを介して対向する位置に戻ることを特徴とする。
本発明のヒューズ素子およびヒューズ素子の切断方法によれば、ヒューズ線となる可動電極、固定電極に電圧を印加することで、可動電極と固定電極が接触あるいは近接させ、さらに突起部の先端近傍にエネルギーが集中する構造となっているため、ヒューズ線を確実に切断することができるとともに、切断後はエアギャップを介して可動電極と固定電極が離間した構造となり、不要な接続が残らない構造とすることができる。
また、ヒューズ素子を構成する導電性膜からなるヒューズ線に電圧を印加することで切断できるため、外部からレーザー光線を照射するためにヒューズ線を露出する開口が不要となり、その製造工程を削減できるという利点がある。電圧印加のみによりヒューズ線を切断するため、許容電流密度以上の電流を流すための大電力が不要になるという利点もある。
さらに、切断時にヒューズ線の一部が飛散する範囲は、エアギャップが形成された領域内にとどまるため、周辺に形成される半導体素子との間に飛散を想定した余分な空間を設ける必要もないので、半導体装置の小型化を実現できるという利点がある。
さらにまた、本発明のヒューズ素子の形成工程は、通常の半導体装置の製造プロセスにエアギャップの形成工程と突起部の形成工程を追加するのみとなり、例えば半導体記憶装置の製造工程と同時に、簡便に形成できるという利点がある。
本発明のヒューズ素子の第1の実施例の説明図である。 本発明のヒューズ素子の第1の実施例の説明図である。 本発明のヒューズ素子の第1の実施例の説明図である。 従来のMEMS構造のヒューズ素子の説明図である。
本発明のヒューズ素子は、所定の間隔のエアギャップを介して形成されたヒューズ線を構成する可動電極と固定電極とを備え、これらの電極間に電圧を印加することができる電圧印加電極を備えており、さらに先端が絶縁性材料からなる突起を備えた構造となっている。本発明のヒューズ素子の切断方法は、電圧印加電極に所定の電圧を印加することで、クーロン力により可動電極が対向する固定電極方向に移動し、2つの電極が接触あるいは近接し、可動電極あるいは固定電極の少なくともいずれか一方が切断される構成となっている。本発明のヒューズ素子およびヒューズ素子の切断方法によれば、固定電極と可動電極とが接触あるいは近接した際、切断のためのエネルギーが先端近傍部に集中する構造となるとともに、切断後はエアギャップを介して固定電極と可動電極が離間した構造となり、不要な接続が残らない構造とすることができる。
以下、本発明を実施例について詳細に説明する。
図1は本発明のヒューズ素子の第1の実施例の説明図で、図1(a)は突起部が形成された部分の断面図であり、図1に楕円で囲んだ部分の拡大図を図1(b)に示し、図1(c)は、ヒューズ素子の切断時の説明図である。また図2は可動電極の一部平面図であり、突起部8を通る図面上下方向の断面図が図1となる。なお図2では、図1に示す電圧印加電極11は図示を省略している。
図1(a)に示すように、半導体記憶装置等が形成されたシリコン基板1上のヒューズ素子形成予定領域に、絶縁膜2を介して固定電極6が形成されている。固定電極6はポリシリコン膜等の導電性材料からなるヒューズ線であり、後述する方法により切断可能な形状、例えば図2に示す可動電極の導電膜9と対向するほぼ同一形状の長方形とすることができる。
絶縁膜からなるスペーサ膜7の一部が除去されて形成されたエアーギャップ5を介して可動電極が形成されている。図1(a)に示すように可動電極には、突起部8が形成されている。図1において楕円で囲む突起部8の拡大図を図1(b)に示す。図1(b)に示すように、突起部8の先端部は可動電極の絶縁性膜10が突出した形状であり、先端近傍部に可動電極の導電性膜9が配置する形状となっている。固定電極6と可動電極の導電性膜9には、切断工程で電圧を印加するための電圧印加電極11が、図示しない領域でそれぞれ接続形成されている。
この突起部8が固定電極6に接触した状態を図1(c)に示す。導電性膜からなる固定電極6に直接接触する突起部8は、可動電極の絶縁性膜10から構成され、可動電極の導電性膜9は所定の間隔をもって固定電極6に近接する構造とするのが好ましい。これは、後述する切断方法により、固定電極6と可動電極の導電性膜9が直接接触して固定電極6が切断する構造とすると、切断により飛散した固定電極6の一部が可動電極の導電性膜9と一体となり、固定電極6と可動電極の導電性膜9とが固着してしまい、不要な接続が形成されて不完全な切断となることを防止するためである。
図1(c)に示す固定電極6の切断は、模式的に示したものであり、固定電極6の短手方向に複数の突起部8を配列することにより、ヒューズ線となる固定電極6の長手方向の導電経路を切断することができる。
なお、図2に示す12は可動電極の導電性膜9および可動電極の絶縁性膜10の一部を除去して形成した開口部であり、後述する製造工程においてエアギャップ5を形成するためスペーサ層7の一部を除去する際に、この開口部12を介してエッチングが行われる。
次に本実施例のヒューズ素子の製造方法について、図3を用いて詳細に説明する。まず、シリコン基板1を用意し、シリコン基板1表面に酸化膜からなる絶縁膜2を形成する。さらに絶縁膜2上に、例えばCVD法により導電性膜としてポリシリコン膜を積層形成し、通常のフォトリソグラフ法によりパターニングを行い、固定電極6を形成する(図3a)。この固定電極6は、低抵抗であることが好ましく、このシリコン基板1上に形成される半導体記憶装置で形成されるゲートポリシリコン膜を使えば、半導体プロセス工程を増やすことなく、固定電極6を形成することができる。
固定電極6および絶縁膜2上に、スペーサ層となる絶縁膜13を積層形成する。その後、通常のフォトリソグラフ法により絶縁膜13表面の一部をエッチング除去し、突起部を形成するための凹部14を形成する(図3b)。一例として絶縁膜13の厚さは、2μm程度とし、凹部14の大きさは、直径2μm、深さ0.5μm程度とする。
可動電極を形成するため、凹部14を形成した絶縁膜13上に導電性膜としてポリシリコン膜を形成し、通常のフォトリソグラフ法により所望のパターニングを行う。ここで、凹部14表面を覆うポリシリコン膜は、凹部14の底部から所定の間隔離間するようにエッチング除去して可動電極の導電性膜9を形成する。このように凹部14の底部から所定の間隔離間させることで、突起部が形成された際、突起先端部に導電性膜となるポリシリコン膜が形成されない構造とすることができる。さらに可動電極を形成するため、凹部14内を充填する絶縁性膜を形成し、可動電極の絶縁性膜10を形成する。この可動電極の絶縁性膜10は、突起部8の先端部を構成するとともに可動電極の導電性膜9を支持する膜となる。ここでさらに、先に形成した固定電極6と可動電極の導電膜膜9に、それぞれ接続する電圧印加電極11を形成する(図3c)。
その後、図2で説明した開口部12を形成するため、可動電極の導電性膜10および可動電極の絶縁性膜9の一部をエッチング除去し、絶縁膜13を露出させる。開口部から絶縁膜13の一部をエッチング除去することでエアギャップ5が形成される。その結果、図3(d)に示すように、突起部8が固定電極6のエアギャップ5側に突出する構造を形成することができる。
次に、本発明のヒューズ素子の切断方法について説明する。固定電極6に接続する電圧印加電極11あるいは可動電極の導電性膜に接続する電圧印加電極11のいずれかあるいは両方の電圧印加電極11に電圧を印加すると、クーロン力により可動電極の導電性膜9および可動電極の絶縁性膜10が固定電極6側に移動する。所定の電圧を印加されると、可動電極に形成された突起部8の先端部に位置する可動電極の絶縁性膜10が固定電極6に接触する。図1(c)に示すように、可動電極の導電性膜9と固定電極6の間に高電界が発生すると空中放電が起こり、局所的に固定電極6を破壊して、固定電極6を飛散させ、ヒューズ線を構成する固定電極6をオープン状態にすることができる。あるいはこの空中放電により、局所的に可動電極の導電性膜9を破壊し、ヒューズ線を構成する可動電極をオープン状態にすることができる。
ここで、ヒューズ線の破壊は、空中放電により起こり、可動電極の導電性膜9と固定電極6は直接接触しない構造となっているため、この破壊により、両電極が再び固着して導通状態となることはない。また、空中放電により周囲に飛散する電極材料は、エアギャップ5内に留まり、周辺の半導体装置の形成領域に飛散することもない。
電圧印加電極11に電圧を印加する場合には、一方を接地電位として、他方に所望の電圧を印加しても良い。また、空中放電によりヒューズ線が破壊された後、固定電極6と可動電極の絶縁性膜10は、それぞれの膜に蓄積した電荷が放電されるため、離れてエアギャップ5を構成することになるが、電荷が完全に放出されず膜が接着した状態となったままの場合は、電圧印加電極から電荷を放出することも可能である。
エアギャップ5の高さ(絶縁膜13の厚さ)、可動電極の導電性膜9および可動電極の絶縁性膜10の応力、開口部12の和や配置等を適宜調整することで、電圧印加電極11に電圧を印加することにより、突起部8と固定電極6が確実に接触させることができる。
上記第1の実施例では、突起部8を可動電極に形成した場合について説明したが、突起部8を固定電極6に形成したり、可動電極と固定電極の両方に形成してもよい。固定電極6に突起を形成する場合、一例として、図3で説明した固定電極6上に別の絶縁膜を積層形成し、この別の絶縁膜を突起部8に相当する形状にドット状に残すとともに、可動電極は導電性膜のみの形成することで、突起が可動電極に接触する場合に、接触する先端部が絶縁性膜からなり、先端部近傍には導電性膜が配置される構造を形成することができる。
以上本発明の実施例について説明したが、本発明は上記実施例に限定されるものではなく、ヒューズ線の太さ、厚さ等に応じて、突起の和や配置を種々変更することが可能である。
1:シリコン基板、2:絶縁膜、3:犠牲層、4:ヒューズ線、5:エアギャップ、6:固定電極、7:スペーサ層、8:突起部、9:可動電極の導電性膜、10:可動電極の絶縁性膜、11:電圧印加電極、12:開口部、13:絶縁膜、14:凹部

Claims (3)

  1. 可動電極となる第1の電極部と、エアギャップを介して配置された固定電極となる第2の電極部と、前記第1の電極部および前記第2の電極部それぞれに接続する電圧印加電極とを備え、前記第1の電極部あるいは前記第2の電極部の少なくともいずれか一方がヒューズ線として切断されるヒューズ素子であって、
    前記第1の電極部あるいは前記第2の電極部の少なくともいずれか一方の前記エアギャップ側表面に突起部を備えており、
    該突起部は、先端部が絶縁性材料からなるとともに、前記先端部近傍が前記電圧印加電極に接続する導電性材料からなり、前記第1の電極部が前記第2の電極部側に移動して前記第2の電極部に接触する際、前記先端部の絶縁性材料により対向する電極に接触し、前記先端部近傍の導電性材料は前記対向する電極に非接触状態となる形状であり、
    前記第1の電極部あるいは前記第2の電極部の少なくともいずれか一方は、前記電圧印加電極に電圧が印加されて前記突起部が対向する電極に接触あるいは近接することで切断可能な形状であることを特徴とするヒューズ素子。
  2. 可動電極となる第1の電極部と、エアギャップを介して配置された固定電極となる第2の電極部と、前記第1の電極部および前記第2の電極部それぞれに接続する電圧印加電極とを備え、前記第1の電極部あるいは前記第2の電極部の少なくともいずれか一方がヒューズ線として切断されるヒューズ素子であって、
    前記第1の電極部あるいは前記第2の電極部の少なくともいずれか一方の前記エアギャップ側表面に突起部を備えており、
    該突起部は、先端部が絶縁性材料からなるとともに、前記先端部近傍が前記電圧印加電極に接続する導電性材料からなり、前記第1の電極部が前記第2の電極部側に移動して前記第2の電極部に接触する際、前記先端部の絶縁性材料により対向する電極に接触し、前記先端部近傍の導電性材料は前記対向する電極に非接触状態となる形状であり、
    前記第1の電極部あるいは前記第2の電極部の少なくともいずれか一方は、前記電圧印加電極に電圧が印加されて前記突起部が対向する電極に接触あるいは近接することで切断可能な形状であるヒューズ素子の切断方法において、
    前記電圧印加電極に、前記第1の電極部が前記第2の電極部側に移動して、前記突起部が対向する電極に接触あるいは近接する電圧を印加し、前記突起部が対向する前記第2の電極部あるいは前記第1の電極部に接触あるいは近接させることで、前記第1の電極部あるいは前記第2の電極部の少なくともいずれか一方を切断することを特徴とするヒューズ素子の切断方法。
  3. 請求項2記載のヒューズ素子の切断方法において、
    前記切断後、前記第1の電極部と前記第2の電極部は、エアギャップを介して対向する位置に戻ることを特徴とするヒューズ素子の切断方法。
JP2014061924A 2014-03-25 2014-03-25 ヒューズ素子およびヒューズ素子の切断方法 Active JP6266398B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014061924A JP6266398B2 (ja) 2014-03-25 2014-03-25 ヒューズ素子およびヒューズ素子の切断方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014061924A JP6266398B2 (ja) 2014-03-25 2014-03-25 ヒューズ素子およびヒューズ素子の切断方法

Publications (2)

Publication Number Publication Date
JP2015185748A true JP2015185748A (ja) 2015-10-22
JP6266398B2 JP6266398B2 (ja) 2018-01-24

Family

ID=54351946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014061924A Active JP6266398B2 (ja) 2014-03-25 2014-03-25 ヒューズ素子およびヒューズ素子の切断方法

Country Status (1)

Country Link
JP (1) JP6266398B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS589295A (ja) * 1981-07-06 1983-01-19 Mitsubishi Electric Corp プログラマブルリ−ドオンリ−メモリ
JPH02501017A (ja) * 1986-11-13 1990-04-05 アイシー・センサーズ トリミング可能な超小型力感応スイッチ
WO2004105064A1 (ja) * 2003-05-20 2004-12-02 Fujitsu Limited 電気接点装置
JP2006196361A (ja) * 2005-01-14 2006-07-27 Matsushita Electric Works Ltd ラッチ式リレー
JP2007035290A (ja) * 2005-07-22 2007-02-08 Hitachi Ltd スイッチ、半導体装置およびその製造方法
JP2011218462A (ja) * 2010-04-06 2011-11-04 Seiko Epson Corp Mems装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS589295A (ja) * 1981-07-06 1983-01-19 Mitsubishi Electric Corp プログラマブルリ−ドオンリ−メモリ
JPH02501017A (ja) * 1986-11-13 1990-04-05 アイシー・センサーズ トリミング可能な超小型力感応スイッチ
WO2004105064A1 (ja) * 2003-05-20 2004-12-02 Fujitsu Limited 電気接点装置
JP2006196361A (ja) * 2005-01-14 2006-07-27 Matsushita Electric Works Ltd ラッチ式リレー
JP2007035290A (ja) * 2005-07-22 2007-02-08 Hitachi Ltd スイッチ、半導体装置およびその製造方法
JP2011218462A (ja) * 2010-04-06 2011-11-04 Seiko Epson Corp Mems装置

Also Published As

Publication number Publication date
JP6266398B2 (ja) 2018-01-24

Similar Documents

Publication Publication Date Title
US7256446B2 (en) One time programmable memory cell
KR101966278B1 (ko) 반도체 소자의 안티 퓨즈 어레이 및 그 제조 방법
CN101009265B (zh) 半导体器件及其制造方法
US20140306353A1 (en) 3d memory array
KR102086466B1 (ko) 반도체 장치 및 그 제조 방법
KR100297222B1 (ko) 반도체장치및그제조방법
JP2021040002A (ja) 半導体記憶装置および半導体記憶装置の製造方法
TW409390B (en) Anti-fuse for programming redundancy cell, repair circuit having programming apparatus, and fabrication method of anti-fuse
JP5430879B2 (ja) 電気ヒューズ、半導体装置、および電気ヒューズの切断方法
KR20150087540A (ko) 안티 퓨즈 어레이 구조
JP3737448B2 (ja) 半導体装置
JP6266398B2 (ja) ヒューズ素子およびヒューズ素子の切断方法
US10418418B2 (en) Storage device and production method thereof
JPH1187646A (ja) 半導体集積回路およびその製造方法
TWI759092B (zh) 半導體裝置及半導體裝置製造方法
KR100578224B1 (ko) 반도체 메모리 장치의 제조방법
KR100853460B1 (ko) 반도체 장치 제조방법
KR20090015560A (ko) 반도체 소자의 퓨즈 박스 및 그 제조 방법과 그 리페어방법
JP2019165171A (ja) 半導体装置およびその製造方法
US20220310505A1 (en) Semiconductor memory device
KR101079285B1 (ko) 반도체 장치의 전기적 퓨즈 및 그 구동방법
JP6508679B2 (ja) 電子デバイス
CN115810658A (zh) 能够电控制阈值电压的晶体管和包括该晶体管的半导体器件
KR20120131502A (ko) 반도체 소자의 안티퓨즈 및 그의 형성 방법
KR20110012473A (ko) 반도체 소자의 퓨즈 및 그 컷팅 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171212

R150 Certificate of patent or registration of utility model

Ref document number: 6266398

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250