JP2015164177A - 電子デバイスおよびその製造方法 - Google Patents

電子デバイスおよびその製造方法 Download PDF

Info

Publication number
JP2015164177A
JP2015164177A JP2015001011A JP2015001011A JP2015164177A JP 2015164177 A JP2015164177 A JP 2015164177A JP 2015001011 A JP2015001011 A JP 2015001011A JP 2015001011 A JP2015001011 A JP 2015001011A JP 2015164177 A JP2015164177 A JP 2015164177A
Authority
JP
Japan
Prior art keywords
electronic
conductive elastic
elastic member
electronic device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015001011A
Other languages
English (en)
Other versions
JP6350991B2 (ja
Inventor
佳宏 冨田
Yoshihiro Tomita
佳宏 冨田
笠原　光弘
Mitsuhiro Kasahara
光弘 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2015001011A priority Critical patent/JP6350991B2/ja
Publication of JP2015164177A publication Critical patent/JP2015164177A/ja
Application granted granted Critical
Publication of JP6350991B2 publication Critical patent/JP6350991B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0283—Stretchable printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48092—Helix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0311—Metallic part with specific elastic properties, e.g. bent piece of metal as electrical contact
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0314—Elastomeric connector or conductor, e.g. rubber with metallic filler
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10265—Metallic coils or springs, e.g. as part of a connection element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1028—Thin metal strips as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146—By vapour deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】接続信頼性が向上した電子デバイスを提供する。
【解決手段】電子デバイス１００は、複数の電子素子１０、電子素子の主面の一部に接続された電極引出し膜２０並びに相互に隣接する電子素子の間に設けられた導電性伸縮部材３０、電子素子の主面及び導電性伸縮部材の面が露出するように電子素子及び導電性伸縮部材を包囲する封止部材４０を有している。電子デバイス１００では、電子素子の露出した主面Ａ、導電性伸縮部材の露出した面Ｂ、電子素子と導電性伸縮部材との間に位置する封止部材の面Ｃが相互に面一になっている。電極引出し膜２０が、電子素子の露出した主面Ａ、導電性伸縮部材の露出した面Ｂ、電子素子と導電性伸縮部材との間に位置する封止部材の面Ｃの３面に対して膜状に張り付いた状態となっており、電極引出し膜を介して電子素子と導電性伸縮部材との間が相互に電気的に接続されている。
【選択図】図１

Description

本開示は、電子デバイスおよびその製造方法に関する。より詳細には、本開示は複数の電子素子を備えた電子デバイスおよびその製造方法に関する。
電子機器の進展に伴い、エレクトロニクス分野では様々な電子デバイスが開発されている。かかる電子デバイスの形態としては「回路基板を用いた形態」および「リードフレームを用いた形態」などが存在する。
「回路基板を用いた形態」は、回路基板上に電子素子が実装されている（図１８（ａ）参照）。かかるデバイス形態としては「ワイヤボンディング型（Ｗ／Ｂ型）」と「フリップチップ型（Ｆ／Ｃ型）」とが一般に存在する。一方、「リードフレームを用いた形態」は、リードやダイパッドなどから形成されるリードフレームを含んだ形態を有している（図１８（ｂ）参照）。回路基板を用いた形態、リードフレーム・タイプの形態ともに、各種の電子素子がはんだ付けなどでボンディングされている。
米国特許第７９２７９２２号公報 米国特許第７２０２１０７号公報 特表２００８−５２２３９６号公報 特開昭５８−１３０３７５号公報
従来技術の電子デバイスは、接続信頼性が十分ではない。
本開示に係る一態様の複数の電子素子を備えた電子デバイスは、
複数の電子素子、
電子素子の主面の一部に接続された電極引出し膜、
相互に隣接する電子素子の間に設けられた導電性伸縮部材、ならびに
電子素子の主面および導電性伸縮部材の面が露出するように電子素子および導電性伸縮部材を包囲する封止部材
を有し、
電子素子の露出した主面、導電性伸縮部材の露出した面、および、電子素子と導電性伸縮部材との間に位置する封止部材の面が相互に面一になっており、また、
電極引出し膜が、電子素子の露出した主面、導電性伸縮部材の露出した面、および、電子素子と導電性伸縮部材との間に位置する封止部材の面の３面に対して膜状に張り付いた状態となっており、それによって、電極引出し膜を介して電子素子と導電性伸縮部材との間が相互に電気的に接続されている。
電子デバイスの接続信頼性が向上する。
図１は、本開示の電子デバイスの構成を模式的に示した断面図である。 図２は、本開示の電子デバイスの特徴的構成を説明するための模式的断面図である。 図３は、本開示の電子デバイスの伸縮可能特性・曲げ可能特性を説明するための断面図である。 図４は、本開示の電子デバイスの構成（電子素子として発光素子を有する電子デバイスの構成）を模式的に示した断面図である。 図５は、本開示の電子デバイスの構成を模式的に示した透過斜視図である（電子デバイスの各種要素が見えるように封止部材を“透明”で表した斜視図）。 図６は、導電性伸縮部材の具体例を模式的に示した斜視図（図６（ａ）：蛇腹形状部材、図６（ｂ）：螺旋形状部材、図６（ｃ）：導電性フィラーを含有したゴム状部材） 図７は、本開示の電子デバイスの構成（“蛇腹形状の金属製部材”を備えた電子デバイスの構成）を模式的に示した断面図である。 図８は、本開示の電子デバイスの構成（電極引出し膜が乾式めっき層および湿式めっき層の２層構造を有する電子デバイスの構成）を模式的に示した断面図である。 図９は、第１方向および第２方向にそれぞれ沿って電子素子、導電性伸縮部材および電極引出し膜が配列された態様を示した模式図。 図１０は、本開示の電子デバイスの構成（“補強膜”を付加的に備えた電子デバイスの構成）を模式的に示した断面図および透過斜視図である。 図１１は、本開示の電子デバイスの構成（“絶縁膜”を付加的に備えた電子デバイスの構成）を模式的に示した断面図である。 図１２は、本開示の電子デバイスの構成（導電性伸縮部材が凹形状を成している電子デバイスの構成）を模式的に示した断面図である。 図１３は、本開示の製造方法を模式的に示した工程断面図である。 図１４Ａは「粘着シート剥離後」の態様を示した電子デバイス前駆体の透過斜視図である。 図１４Ｂは「電極引出し膜形成後」の態様を示した電子デバイスの透過斜視図である。 図１５は、本開示の製造方法（補強膜を付加的に設ける態様）を模式的に示した工程断面図である。 図１６は、本開示の製造方法（絶縁膜を付加的に設ける態様）を模式的に示した工程断面図である。 図１７は、本開示の製造方法（ダミー部材を設けて“凹形状を成す導電性伸縮部材”を形成する態様）を模式的に示した工程断面図である。 図１８は、従来技術の電子デバイス形態を模式的に示した断面図である。
（本開示の基礎となった知見）
本開示者らは、電子デバイスに関してフレキシブル性・伸縮性に関連した事項についても鋭意検討し、本開示を完成させた経緯を有する。従って、先ずそれについて触れておく。
電子デバイスは、その用途の広がりに伴って、より好適なフレキシブル性が要求されることが考えられる。例えば、従来のディスプレイは矩形のガラス基板に形成された平面形状ディスプレイであったが、スマートフォンのフォルムに合わせた曲面形状に配置できるディスプレイや、サイネージとして円柱曲面に配置できるディスプレイに対するニーズが考えられる。更には、自由曲面に設置できる程のフレキシブル性が要求されるディスプレイが考えられ、あるいは、ウェアラブル機器に搭載できるような伸縮性が求められるディスプレイも考えられる。また更にいえば、センサや周辺回路など種々の電子デバイスに対しても伸縮性なる特性が今後要求されてくると考えられる。
フレキシブルな電子デバイスとしては、例えば、複数の表面実装パッケージのＬＥＤをフレキシブル基板上にはんだで実装することによって構成したフレキシブル・ディスプレイがある。また、ＬＥＤ素子を直接フレキシブル基板に実装し、素子の電極を金属リードの接続やワイヤボンディングによって引き出したＬＥＤディスプレイなるものもある。
ここで開示者らは、上記のような電子デバイスが以下の事項を伴うものであることを見出した。
●フレキシブル・ディスプレイは、いずれもフレキシブル基板に実装していて、そのフレキシブル基板の材料としてポリイミドなどの樹脂シートを用いて柔軟に曲げることができる。しかしながら、樹脂シートの平面方向への伸縮性は乏しいため、フレキシブルなデバイスは実現できても実用的な伸縮性を有するデバイスの実現は困難である。
●フレキシブルな表面実装パッケージのＬＥＤ実装品の場合、パッケージ外形が大きく、さらにＬＥＤをはんだ接続するパッド面積を広く取る必要があることから、ＬＥＤアレイを高密度に配置することが困難である。つまり、フレキシブルであってもディスプレイとしての高精細化が図れない。
●ＬＥＤ素子を直接フレキシブル基板に搭載した場合、ＬＥＤの搭載面積を抑えることができ、ディスプレイの高精細化が可能である。しかしながら、ＬＥＤ素子の電極を引き出すために金属リードや金属ワイヤーを素子電極に直接接合する必要がある。このようなフレキシブル基板が屈曲や伸縮に付されると、かかる電極引き出し部が断線や破断するという問題が生じ得る。つまり、太い金属リードでの接続の場合は、金属リードとＬＥＤ素子の接合点に応力が集中しやすく接合点での破断が生じる一方、細い金属ワイヤーの場合は、ワイヤー自体が屈曲や伸縮力に負けて断線が生じる。
上記の如く見出した事項に対して開示者らは鋭意検討を重ねた。つまり、このような経緯を伴っているので、“接続信頼性の向上を実現する電子デバイスの提供”は、従来技術の延長線上で対応したのではなく新たな方向でなされている。換言すれば、“フレキシブル性”・“伸縮性”に関連した事項についても向上を図ることができる電子デバイスにつき開示者らが鋭意検討した結果、本開示の各態様を想到するに至った。
（本開示の電子デバイス）
以下にて、本開示の一態様に係る電子デバイスを、図面を参照しながら説明する。なお、図面に示す各種の要素は、本開示の理解のために模式的に示したにすぎず、寸法比や外観などは実物と異なり得ることに留意されたい。
図１に、本開示の電子デバイスを模式的に示す。本開示の電子デバイス１００は、複数の電子素子１０を有している。図示されるように、本開示の電子デバイス１００では、電子素子１０の他、電極引出し膜２０、導電性伸縮部材３０および封止部材４０が少なくとも設けられている。
複数の電子素子１０は、電子デバイスの厚み方向に対して直交する方向（即ち“平面方向”）に沿って配置されている。電極引出し膜２０は、かかる電子素子の主面の一部に接続されるように設けられており、導電性伸縮部材３０は、相互に隣接する電子素子１０の間に設けられている。封止部材４０は、電子素子１０および導電性伸縮部材３０を包囲するように設けられている。
特に封止部材４０は、電子素子１０および導電性伸縮部材３０のそれぞれの面が露出するように包囲している。具体的には、図１に示されるように、電子素子１０の主面Ａおよび導電性伸縮部材３０の面Ｂが封止部材４０から露出するように封止部材４０が電子素子１０および導電性伸縮部材３０を包囲している。
本開示の電子デバイス１００では“面一形態の３面”が好適に実現されている。具体的には、電子素子１０、導電性伸縮部材３０および封止部材４０のそれぞれ面が相互に面一となっている。より具体的には、図１の拡大図に示されるように、「封止部材から露出した電子素子の主面Ａ」と「封止部材から露出した導電性伸縮部材３０の面Ｂ」と「電子素子と導電性伸縮部材との間に位置する封止部材４０の面Ｃ（特に、電子素子および導電性伸縮部材の露出面が存在する側の封止部材面）」とが相互に面一となっている。尚、ここでいう「面一」とは、あくまでも“実質的に面一”ことを意味しており、必ずしも厳密なものを指すものではない。この点について具体的に説明しておくと、主面Ａと面Ｂと面Ｃとの互いのレベル差が±０〜１０μｍの範囲に入る態様が本開示にいう「面一」に含まれる。
電極引出し膜２０は“面一形態の３面”に対して張り付いた状態で設けられている。つまり、図１の拡大図に示されるように、電極引出し膜２０は「電子素子１０の露出した主面Ａ」と「導電性伸縮部材３０の露出した面Ｂ」と「電子素子と導電性伸縮部材との間に位置する封止部材４０の面Ｃ」に対して張り付いた状態となっている。特に電極引出し膜２０は、“膜状”ゆえ、幅広かつ広範にかかる３面（主面Ａ、面Ｂおよび面Ｃ）に張り付いた形態を有している。
尚、本明細書における“膜状に張り付いた”という表現は、膜形態を有する相対的に薄い部材（本開示でいうと、デバイスを全体として捉えた場合に“薄い”部材）が、上記３面に対して幅広かつ広範に密接している形態を指している。分かりやすい身近な例でいうと、包装用フィルムのような薄膜形態を有する部材が“３面”に対して二次元平面状に大きく広がって密着している形態が本開示にいう“膜状に張り付いた”の態様に相当し得る。
このように、電極引出し膜２０は「電子素子１０の露出した主面Ａ」および「導電性伸縮部材３０の露出した面Ｂ」に対して接合されているので、電極引出し膜２０を介して電子素子１０と導電性伸縮部材３０との間が相互に電気的に接続されている。
本開示のデバイスは、封止部材４０に覆われる導電性伸縮部材３０を有している。より具体的には、複数の導電性伸縮部材３０が相互に隣接する電子素子１０の間の領域に位置付けられている。本開示でいう『導電性伸縮部材』とは、その名称から示唆されるように、“導電性”と“伸縮性”とを兼ね備える部材のことを意味している。特に「導電性」は、それに接続された部材間に導通をもたらす程度の電気伝導特性を意味しており、「伸縮性」は、特に電子デバイスの厚み方向に直交する方向（即ち、図１に示す“平面方向”）における伸び縮みの特性を意味している。
図３に示される態様から分かるように、導電性伸縮部材３０は、相互に隣接する電子素子１０にそれぞれ接続された２つの電極引出し膜２０の間を橋渡しするように設けられている。かかる導電性伸縮部材３０に起因して、電子デバイス１００が全体として伸縮可能となっている。つまり、本開示の好適な態様では、伸縮自在な電子デバイスが供されている。特にここでいう「伸縮可能」／「伸縮自在」といった用語は、外力に起因して電子デバイスがその厚み方向と直交する方向に伸び縮み（即ち“平面方向”に伸び縮み）できることを意味している（図３参照）。より具体的な態様でいうと、伸縮自在な本開示の電子デバイスは、“平面方向”に沿って引き延ばす外力を加えるとその方向に沿って伸び、かかる外力を除くと元の形態へと戻るように縮むことが可能となっている。尚、特に好ましい態様では、伸縮自在な電子デバイスは、そのように伸ばせるだけでなく、可撓性をも兼ね備えるので、湾曲させるように伸ばすこともできる。つまり、簡易的にいえば本開示の好適な態様に係る電子デバイスは“伸ばすこと”も“曲げること”も可能である。
本開示の電子デバイスでは、接続信頼性の向上が好適に図られている。具体的には、本開示の電子デバイスにおける電極引出し膜２０は、上述の如く二次元平面状に大きく広がって設けられているので、「従来の細い金属ワイヤーを用いた場合のように伸縮時にてワイヤーが断線する」といった不都合が好適に回避されている。つまり、引き出し電極が面状形態ゆえその幅寸法などを広く取ることができ、結果として、破断・断線が生じにくくなっている。また、本開示の電子デバイスにおける電極引出し膜２０は、“面一形態の３面”に対して均一に接合しているので、「従来の金属リードを接合した場合のような伸縮時の応力が接合部に集中する」といった不都合も回避されている。また、そもそも電極引出し膜自体も面一状に均一形態で設けられているので、電極引出し膜において応力が過度に集中する箇所がなく、伸縮・曲げなどに対して破断・断線が生じにくい構造となっている。
更には、本開示の電子デバイスでは、図示する態様から分かるように、“表面実装パッケージ”を用いずに電子素子そのものが配置されたような形態となっているので、電子素子の高密度配置が実現されている。特に、電子素子そのものが複数配置されているといえども、相互に隣接する電子素子の間には導電性部材が設けられているので、デバイス全体として無駄スペースが少なく効率的なデバイス構成となっている。
本開示の電子デバイスの特徴的構成について説明しておく。本開示では“同一平面上”に各種構成要素が好適に配置された構成となっている。図２に示すように、本開示の電子デバイスにおいては仮想平面Ｐに対して“電子素子１０”、“導電性伸縮部材３０”および“電極引出し膜２０”が設けられている。より具体的には、封止部材４０に包囲された複数の電子素子１０と複数の導電性伸縮部材３０とが相互に同一平面上（即ち、仮想平面Ｐ上）に位置付けられている（図２の括弧内の上側図参照）。一方、封止部材４０に包囲されていない複数の電極引出し膜２０は、電子素子１０および導電性伸縮部材３０と対向するように上記の同一平面上（即ち、仮想平面Ｐ上）に位置付けられている（図２の括弧内の下側図参照）。つまり、“電子素子１０”および“導電性伸縮部材３０”は、仮想平面Ｐ上にて封止部材の内部側に設けられている一方、“電極引出し膜２０”は仮想平面Ｐ上にて封止部材の外部側に設けられている。換言すれば、このような特徴的構成であるからこそ、本開示の電子デバイスは、向上した接続信頼性を呈するともいえる。
本開示の各種の構成要件について個別に詳述していく。本開示の電子デバイスにおける「電子素子１０」は、封止部材４０の内部に設けられているものの、その主面Ａは、封止部材４０の表面から面一状態で露出している。かかる電子素子１０は単一個ではなく、複数個で設けられている。特に、複数の電子素子１０がデバイスの厚み方向と直交する方向（即ち“平面方向”）に沿って配列されている。
電子素子１０は、エレクトロニクス実装分野で用いられる回路部品・回路素子などであれば、いずれの種類のものであってもよい。あくまでも例示にすぎないが、かかる電子素子１０の具体的な種類としては、発光素子、ＩＣ（例えばコントロールＩＣ）、インダクタ、半導体素子（例えば、ＭＯＳ（金属酸化物半導体））、コンデンサ、パワー素子、チップ抵抗、チップコンデンサ、チップバリスタ、チップサーミスタ、その他チップ状の積層フィルター、接続端子などを挙げることができる。
電子素子１０が発光素子（例えばＬＥＤ）の場合、「電子素子１０の露出した主面Ａ」は“発光素子のアクティブ面”に相当し得る。つまり、電子素子１０として発光素子を有する場合、発光素子のアクティブ面が封止部材から面一状態で露出しており、かかるアクティブ面の一部に対して電極引出し膜２０が接続されている。このような態様では、「発光素子の露出したアクティブ面」と「導電性伸縮部材の露出した面」と「発光素子と導電性伸縮部材との間に位置する封止部材の面」とが相互に面一になっていると共に、そのような“面一形態の３面”に対して電極引出し膜が膜状に張り付いた状態で接合しているといえる。
電子素子１０として発光素子を有する場合、アクティブ面には素子電極が含まれる。従って、ある好適な態様では、図４に示されるように、電子素子１０の素子電極１５の表面が封止部材の表面から“面一状態”で露出しており、かかる露出した素子電極１５に電極引出し膜２０が接続されている。更にいえば、かかる態様では、素子電極１５の表面が「導電性伸縮部材３０の露出した面」および「発光素子と導電性伸縮部材との間に位置する封止部材４０の面」と相互に面一になっており、そのような“面一形態の３面”に対して電極引出し膜２０が膜状に張り付いた状態で接合している。後述の説明で使用する図５も併せて参照のこと。
本開示の電子デバイスにおける「導電性伸縮部材３０」は、電子素子１０と同様、封止部材４０の内部に設けられているものの、その面Ｂは、封止部材の表面から面一状態で露出している。例えば導電性伸縮部材が広範な主面を有する場合では、かかる導電性伸縮部材の主面が封止部材から面一状態で露出する一方、導電性伸縮部材が広範な主面を有さない場合では、導電性伸縮部材が有する面の一部が封止部材から面一状態で露出する。「導電性伸縮部材３０」も単一個ではなく、複数個で設けられている。特に、複数の導電性伸縮部材３０は、デバイスの厚み方向と直交する方向（即ち“平面方向”）に沿って配列されているが、相互に隣接する電子素子の間の領域に設けられている。
本開示における導電性伸縮部材３０は、その部材材質または含有する導電性材料に起因して電気伝導性を呈すると共に、その有する三次元的形態および部材材質の少なくとも一方に起因して伸縮性を呈するものであることが好ましい。
例えば、導電性伸縮部材は“蛇腹形状”または“螺旋形状”を有した金属製部材であってよい（図６（ａ）および図６（ｂ）参照）。かかる場合、“金属製”といった部材材質に起因して電気伝導性が供されると共に、“蛇腹形状”または“螺旋形状”といった三次元的形態に起因して伸縮性が供されることになる。導電性伸縮部材の具体的な金属材質としては、例えば、銅、銀、パラジウム、白金およびニッケルから選択される少なくとも１種の金属を挙げることができる。図７には、導電性伸縮部材３０として“蛇腹形状の金属製部材”、即ち、いわゆる“板バネ状”の導電性伸縮部材を備えた電子デバイス１００の構成態様を模式的に示す。
また、導電性伸縮部材３０は導電性フィラーを有しているゴム状部材であってもよい（図６（ｃ）参照）。かかる場合、“導電性フィラー”といった“含有する導電性材料”に起因して電気伝導性が供されると共に、“ゴム状部材”といった部材材質に起因して伸縮性が供される。“ゴム状部材”の母材はゴム材質から形成されることが好ましい。ゴム材質としては天然ゴム材、合成ゴム材またはそれらの混合材を挙げることができる。あくまでも例示にすぎないが、ゴム材質は、イソプレンゴム、ブタジエンゴム、クロロプレンゴム、スチレン／ブダジエンゴム、アクリロニトリル／ブダジエンゴムを含んでいる材質であってよい。また、ゴム状部材の母材は、ゴムとプラスチックとの双方の性質をあわせもつ“熱可塑性エラストマー”であってもよい。一方、“導電性フィラー”は、ゴム状部材に導電特性を付与すべく添加されるあらゆる充填材を意味している。例えば、“導電性フィラー”は、導電性を有する粒状充填材、フレーク状充填材または繊維状充填材であってよい。
更なるある好適な態様でいえば、導電性伸縮部材３０は導電性ポリマーから形成されるものであってもよい。
導電性伸縮部材自体は、ある方向に沿って伸縮可能な特性を有していることが好ましい。より具体的には、封止部材内に設けられた導電性伸縮部材は、かかる封止部材の厚み方向に対して直交する方向に伸縮可能となっていることが好ましい。導電性伸縮部材の寸法についていえば、封止部材の厚さよりも小さい厚み寸法を有し、かつ、相互に隣接する電子素子の間の領域に収まる平面方向寸法を有するものであれば、特に制限はない。
本開示の電子デバイスにおける「封止部材４０」は、電子素子１０および導電性伸縮部材３０のそれぞれの面が露出するように包囲している部材である。封止部材４０は、例えば、樹脂材質から形成されるものであってよい。例えば、封止部材４０の樹脂材質としては、エポキシ系樹脂、シリコーン系樹脂、ポリイミド樹脂、アクリル樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリフェニレンサルファイド樹脂、ポリフェニレンエーテル樹脂、ＰＴＦＥなどのフッ素系樹脂、液晶ポリマー、それらの複合物等を挙げることができる。更にいえば、封止部材４０の樹脂材質は、ポリシロキサンなどを含有する有機無機ハイブリッド材質であってもよい。
封止部材４０の厚さは、特に制限はないものの、好ましくは０．５ｍｍ〜５．０ｍｍ程度、より好ましくは１．２ｍｍ〜１．８ｍｍ程度である。
上述したように、本開示の電子デバイスにおける「電極引出し膜２０」は「電子素子１０の露出した主面Ａ」と「導電性伸縮部材３０の露出した面Ｂ」と「電子素子と導電性伸縮部材との間に位置する封止部材４０の面Ｃ」に対して張り付いた状態で設けられている。電極引出し膜２０の設置形態については図１および図５などを併せて参照されたい。
電極引出し膜２０は、３面に対して“膜状に張り付いた形態”を有しているので、図５に示す態様から良く分かるように、好ましくは電子素子１０の外周部（即ち、周縁部）の大部分を横切るように延在している。具体的には、電子素子１０の外周部の１辺に注目して捉えるならば，電極引出し膜２０は，その１辺の寸法の少なくとも５０％以上、好ましくは６０％以上、更に好ましくは７０％以上を横切るように幅広に延在している。
尚、電極引出し膜２０の形態は“膜状”ゆえ、その厚さは比較的薄く、例えば、好ましくは１〜５００μｍ程度、より好ましくは５〜２５０μｍ程度、更に好ましくは２０〜１００μｍ程度である。また、同様に“膜状”ゆえ、電極引出し膜の幅寸法および延在寸法が比較的大きい。これにつき１つ例示しておくと、例えば図５に示す電極引出し膜の幅寸法Ｗは好ましくは０．０５〜１０ｍｍ程度、より好ましくは０．１〜１ｍｍ程度であると共に、図５に示す電極引出し膜の延在寸法Ｌは好ましくは２５〜１０００μｍ程度、より好ましくは５０〜３００μｍ程度である。
電極引出し膜２０の材質は、主たる成分が金属であるなら特に制限はない。例えば、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）およびニッケル（Ｎｉ）から選択される少なくとも１種の金属材料を電極引出し膜の主たる材質として用いることができる。本開示の電子デバイスでは、電極引出し膜を放熱部材として機能させることも可能である。特に、電極引出し膜２０は、二次元平面状に大きく広がった形状を有するので、その点で効率的な放熱に特に適しているといえる。放熱部材としての電極引出し膜２０の場合、電子素子１０で発生した熱の少なくとも一部は電極引出し膜２０を介して放熱されることになる。
このような“放熱特性”を特に重視する場合、電極引出し膜は、例えばはんだ材よりも高い熱伝導率を呈する金属材質から形成されることが好ましい。つまり、はんだ材の熱伝導率が約４５〜約８５Ｗ／ｍＫ程度である場合、それよりも高い熱伝導率を呈する金属を電極引出し膜の材質として用いることが好ましい。このような高い熱伝導率を呈する金属材を１つ例示すると、銅（Ｃｕ）であり、それゆえ、銅から電極引出し膜が構成されていることが好ましい。
ある好適な態様では、本開示における電極引出し膜２０は「乾式めっき層」および「湿式めっき層」の２層構造を有している。より具体的には、図８に示すように、電子素子１０の一部に直接的に接続されるように「乾式めっき層２０ａ」が設けられていると共に、その乾式めっき層上に「湿式めっき層２０ｂ」が設けられている。換言すれば、電子素子１０または導電性伸縮部材３０により近位側に乾式めっき層２０ａが設けられている一方、電子素子１０または導電性伸縮部材３０により遠位側に湿式めっき層２０ｂが設けられている。
「乾式めっき層」は、乾式めっき法によって形成される層である。具体的な乾式めっき法としては、真空めっき法（ＰＶＤ法）と化学気相めっき法（ＣＶＤ法）とを挙げることができ、真空めっき法（ＰＶＤ法）としては真空蒸着、スパッタリングおよびイオンプレーディングなどを更に挙げることができる。一方、「湿式めっき層」は、湿式めっき法によって形成される層である。具体的な湿式めっき法としては電気めっき法（例えば電解めっき）を挙げることができる。乾式めっき層２０ａは、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）およびＮｉ（ニッケル）から選択される少なくとも１種類の金属材料を含んでいることが好ましい。乾式めっき層２０ａの厚さは、例えば１００ｎｍ〜５００ｎｍである。一方、湿式めっき層２０ｂは、Ｃｕ（銅）またはＡｌ（アルミニウム）から選択される少なくとも１種類の金属材料を含んでいることが好ましい。湿式めっき層２０ｂの厚さは、例えば１０μｍ〜５００μｍである。このように乾式めっき層２０ａは非常に薄いのに対して、湿式めっき層２０ｂは厚いことが好ましい。尚、乾式めっき層は、単一層に限らず、複数の層としてもよい。例えば、乾式めっき層としては、Ｔｉ薄膜層とＣｕ薄膜層とから構成されるものであってもよい。
以下では、本開示の電子デバイスのより具体的な態様または変更態様について説明する。
（第１実施態様）
図５には、本開示の電子デバイス１００のより具体的な態様が示されている。かかる態様では、複数の電子素子１０がアレイ状に配置されている。つまり、複数の電子素子１０が二次元平面方向において規則正しく配置されている。ここでいう「アレイ状に配置」といった用語は、複数の電子素子１０が一定の間隔で規則性をもって二次元平面方向に配置されている態様を意味している。換言すれば、「複数の電子素子がアレイ状に配置されている」とは、複数の電子素子が二次元平面状に規則正しく配置されていることを実質的に意味しており、より好適な態様ではそれら複数の電子素子が同一平面上にて同一レベルとなるように規則正しく配置されている。
複数の電子素子１０がアレイ状に配置されている場合、相互に隣接する電子素子間に配置されている「導電性伸縮部材３０」も同様にアレイ状に配置されていることが好ましい。つまり、図５に示される態様から分かるように、好ましくは導電性伸縮部材３０も一定の間隔で規則性をもって二次元平面方向に配置されている。更にいえば、電極引出し膜２０はこのような電子素子１０と導電性伸縮部材３０とに接合しているので、「電極引出し膜２０」もまた同様に好ましくはアレイ状に配置されている。つまり、同様にして電極引出し膜２０も一定の間隔で規則性をもって二次元平面方向に配置されている。
このように本開示の好適な態様では、複数の「電子素子」、「導電性伸縮部材」および「電極引出し膜」がそれぞれ一定の間隔で規則性をもって平面方向に配置されている。導電性伸縮部材の平面方向の配置は、二方向に独立した配線引き出しが可能となることを意味しており、結果としてマトリックス配線が可能となる。更にいえば、“縦横”の２方向に加えて斜め方向などにも導電性伸縮部材が配置されると（かかる場合、例えば電子素子は“六角形状”にアレイ配置されることになる）、３方向に独立した配線引き出しも可能となる（このような配線引き出しは、例えば、電源ラインの供給に供することができる）。また更にいえば、電子素子が“八角形状”にアレイ配置されると、第４方向にも独立した配線引き出しが可能となる。
ここで図５に示すような態様の場合について詳述しておくと、ある方向に沿って設けられた導電性伸縮部材と、それとは別の方向に沿って設けられた別の導電性伸縮部材とが直接電気的に接続されていないことが好ましい。より具体的にいえば、図９に示すように、第１方向および第２方向に沿って複数の電子素子１０が配列されており、第１方向に沿って相互に隣接する電子素子１０とそれらの間に配置された導電性伸縮部材３０とが当該第１方向に沿って設けられた電極引出し膜２０によって電気的に接続されている一方、第２方向沿って相互に隣接する電子素子１０とそれらの間に配置された導電性伸縮部材３０とが当該第２方向に沿って設けられた電極引出し膜によって電気的に接続されている場合、「第１方向に沿って設けられた導電性伸縮部材３０」と「第２方向に沿って設けられた導電性伸縮部材３０」とが直接電気的に接続されていないことが好ましい。かかる態様では、第１方向に沿った電子素子１０と第２方向に沿った電子素子１０とを相互に独立に制御することが可能となり、より設計自由の高い電子デバイスが実現される。ちなみに“第１方向”と“第２方向”とは二次元平面方向において相互に４５°〜９０°の角度を成すものであり、例えば、図示する態様では“第１方向”と“第２方向”とが略９０°の角度を成している。
（第２実施態様）
図１０（ａ）および（ｂ）には、本開示の電子デバイス１００のある好適な変更態様例を示す。かかる態様では、補強膜６０が付加的に設けられている。より具体的には、「電子素子１０の露出した主面Ａ」および「電極引出し膜２０」を全体的に覆うように補強膜６０が設けられている。つまり、図示する形態から分かるように、好ましくは「電子素子１０の露出した主面Ａ」および「電極引出し膜」が補強膜によって遮蔽されるように補強膜６０が二次元平面状に大きく広がって設けられている（特に図１０（ａ）および１０（ｂ）を併せて参照されたい）。このような補強膜６０が設けられることによって、電極引出し膜２０が直接的に補強されると共に、電極引出し膜２０の接続部も同様に補強されることになり、電極引出し膜に伴う断線・破断などがより好適に防止される。
尚、本明細書における「補強膜」にいう“補強”とは、電極引出し膜およびその接続が破断などを引き起こさないように構造的にサポートする態様に鑑みて使用している。
補強膜６０の厚さ（電極引出し膜が存在していない部分の厚さ）は、好ましくは５〜５００μｍ程度、より好ましくは２５〜２５０μｍ程度である。また、補強膜の材質は、上記の如くの補強に資するものであれば特に制限はない。例えば樹脂材から形成される補強膜が考えられる。特に伸縮自在な電子デバイスである点に鑑みると、伸縮性ないしはフレキシブル性の少なくとも一方の特性を呈する樹脂材から形成される補強膜が好ましい（あくまでも例示にすぎないが、補強膜は例えばポリイミドから形成されるフィルム部材であってよい）。
（第３実施態様）
図１１に、本開示の電子デバイス１００の別のある好適な変更態様例を示す。かかる態様では、絶縁膜７０が付加的に設けられている。より具体的には、絶縁膜７０は、電極引出し膜２０の内側ないしは内部側に位置付けられていると共に、「電子素子１０の露出した主面Ａ」、「導電性伸縮部材３０の露出した面Ｂ」および「電子素子と導電性伸縮部材との間に位置する封止部材４０の面Ｃ」の３面に対して接するように設けられている。つまり、図示する態様から分かるように、電極引出し膜が接合されている箇所における電子素子エッジ部および導電性伸縮部材エッジ部を局所的に橋渡しする形態で絶縁膜７０が設けられることが好ましい。
このような絶縁膜７０が設けられると、エッジ・ショートが懸念される箇所においてショート発生の防止を効果的に図ることができる。また、絶縁膜７０の設置形態から分かるように、かかる絶縁膜もまた、上記“補強膜６０”と同様に電極引出し膜を補強する役割を付加的に供し得る。絶縁膜の厚さの分だけ電極引出し膜に段差が生じ得るものの、絶縁膜と電極引き出し膜との一体化物が、電子素子、封止部材および導電性伸縮部材の“面一形態の３面”に形成された形態となるので、デバイス伸縮時の応力集中は抑制されることになる。
例えば、絶縁膜７０の厚さは、好ましくは１〜５０μｍ程度、より好ましくは２〜１０μｍ程度である。また、絶縁膜の材質は、絶縁性を呈するものであれば特に制限はない。例えば絶縁膜の材質が樹脂であってよい。例示すると、エポキシ系樹脂やシリコーン系樹脂であってよい。更にいえば、絶縁膜の材質は、耐光性や耐熱性などに鑑みると、有機無機のハイブリッド材料や無機材料であってもよい。あくまでも１つの例示にすぎないが、絶縁膜７０はシリコン酸化膜やシリコン窒化膜であってもよい。
（第４実施態様）
図１２に、本開示の電子デバイス１００の別のある好適な変更態様例を示す。かかる態様では、導電性伸縮部材３０が全体として凹形状を成している。より具体的には、導電性伸縮部材３０が凹形状を成しており、かかる凹形状によって形成された“導電性伸縮部材の凹面”が封止部材から露出していることが好ましい。つまり、導電性伸縮部材３０の露出側面が、封止部材４０の内部側に向かって凹下した形態を有していることが好ましい。かかる態様では、導電性伸縮部材３０の端部が「封止部材の面」と面一となり、かかる面一形態の導電性伸縮部材の端部に対して電極引出し膜が接合されていることが好ましい。
導電性伸縮部材３０がこのように凹形態を有すると、電子デバイスにより好適な伸縮特性を供することができる。例えば、本開示の電子デバイスに対して湾曲させるように伸ばす特性をより持たせやすくなる。
（本開示の電子デバイスの製造方法）
次に本開示の電子デバイスの製造方法について説明する。図１３に本開示の製造プロセスを模式的に示している。本開示の製造方法の実施に際しては、まず、工程（ｉ）として、複数の電子素子１０および相互に隣接する電子素子の間に位置付けられる導電性伸縮部材３０を粘着シート８０上に設ける。つまり、粘着シート８０に対して貼り付けられるように電子素子１０および導電性伸縮部材３０を二次元平面的に配置する（図１３（ａ）参照）。
粘着シート８０は、例えば、基材と粘着層とから構成されたキャリアシートであってよい。つまり、図１３（ａ）に示すように、支持基材８４上に粘着層８６が設けられた２層構造のキャリアシートを用いてよい。後刻で好適な剥離処理を行う点でいえば、支持基材８４は可撓性を有していることが好ましい。
支持基材８４としては、後刻に行われる“電子素子および導電性伸縮部材の配置”や“封止部材の形成”などのプロセスに支障をきたすものでなければ、いずれのシート状部材であってもよい。例えば、支持基材８４の材質は、樹脂、金属および／またはセラミックなどであってよい。支持基材８４の樹脂としては、例えば、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエステル樹脂、ポリメタクリル酸メチルなどのアクリル樹脂、ポリシクロオレフィン樹脂、ポリカーボネートなどを挙げることができる。支持基材８４の金属としては、例えば、鉄、銅、アルミニウムもしくはそれらの合金などを挙げることができる（１つ例示すると、ＳＵＳなどのステンレス材であってよい）。支持基材８４のセラミックスとしては、例えば、アパタイト、アルミナ、シリカ、炭化ケイ素、窒化ケイ素、炭化ホウ素等を挙げることができる。支持基材自体の厚さは、“シート状”ゆえ、好ましくは０．１ｍｍ〜２．０ｍｍ、より好ましくは０．２ｍｍ〜１．０ｍｍ（例えば、０．２ｍｍ）である。
一方、粘着層８６は、電子素子および導電性伸縮部材に対して粘着性を有するものであれば特に制限はない。例えば、粘着層自体は、アクリル樹脂系接着剤、ウレタン樹脂系接着剤、シリコーン樹脂系粘着剤およびエポキシ樹脂系接着剤から選択される少なくとも１種以上の接着性材料を含んでいるものであってよい。粘着層８６の厚さは、好ましくは２μｍ〜５０μｍ、より好ましくは５μｍ〜２０μｍ（例えば約１０μｍ）である。尚、粘着層８６としては、粘着両面テープを用いてもよい（例えばＰＥＴフィルムなどの樹脂薄層の両主面に対して接着剤層が形成されたテープを用いてもよい）。
電子素子および導電性伸縮部材との配置についていえば、例えば、複数の電子素子１０を粘着シート８０上に設けた後、相互に隣接する電子素子１０の間の領域に導電性伸縮部材３０を設けてよい。あるいはその逆で、複数の導電性伸縮部材３０を粘着シート８０上に設けた後、導電性伸縮部材３０の各々を挟み込むような位置に複数の電子素子１０を設けてもよい。
工程（ｉ）にて粘着シート上に設ける導電性伸縮部材３０としては、その部材材質または含有する導電性材料に起因して電気伝導性を呈すると共に、三次元的形態および材質の少なくとも一方に起因して伸縮性を呈する部材を用いることが好ましい。例えば、導電性伸縮部材としては“蛇腹形状”または“螺旋形状”を有した金属製部材を用いてよい（図６（ａ）および図６（ｂ）参照）。あるいは、導電性伸縮部材として導電性フィラーを有しているゴム状部材を用いてもよい（図６（ｃ）参照）。尚、導電性伸縮部材は、特に引き伸ばされるような外力が加わった状態で設けるのではなく、かかる外力が除された状態で粘着シート８０上に設けることが好ましい。
工程（ｉ）に引き続いて工程（ｉｉ）を実施する。つまり、図１３（ｂ）に示すように、電子素子１０および導電性伸縮部材３０を覆うように粘着シート８０上に封止部材４０を形成し、電子デバイス前駆体１００’を得る。
封止部材４０は、樹脂原料をスピンコート法やドクターブレード法などにより粘着シート８０の粘着面に塗布した後で熱処理や光照射などに付すことによって設けることができる（即ち、塗布した樹脂原料を熱硬化または光硬化させることによって封止部材４０を設けることができる）。あるいは、別法にて粘着シート８０の粘着面に対して樹脂フィルムなどを貼り合わせることによって封止部材４０を設けてもよい。さらには、未硬化状態の粉体状もしくは液状の封止樹脂を金型に充填し、加熱硬化により封止部材４０を設けてもよい。
封止部材４０の材質は、絶縁性を供するものであればいずれの種類の材質であってもよく、例えば、エポキシ系樹脂、シリコーン系樹脂、ポリイミド樹脂、アクリル樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリフェニレンサルファイド樹脂、ポリフェニレンエーテル樹脂、ＰＴＦＥなどのフッ素系樹脂、液晶ポリマー、それらの複合物等などであってよい。封止部材４０の厚さは、好ましくは０．５ｍｍ〜５．０ｍｍ程度、より好ましくは１．２ｍｍ〜１．８ｍｍ程度である。
工程（ｉｉ）に引き続いて工程（ｉｉｉ）を実施する。つまり、図１３（ｃ）に示すように、電子デバイス前駆体１００’から粘着シート８０を剥離し、それによって、封止部材４０の表面から電子素子１０の主面および導電性伸縮部材３０の面を露出させる。
かかる工程（ｉｉｉ）では、「封止部材４０から露出した電子素子１０の主面Ａ」と「封止部材４０から露出した導電性伸縮部材３０の面Ｂ」と「電子素子１０と導電性伸縮部材３０との間に位置する封止部材４０の面Ｃ」とが相互に面一となる（図１３（ｃ）の拡大図参照）。つまり、工程（ｉｉｉ）における粘着シート８０を剥離によって、“面一形態の３面”を得ることができる。
工程（ｉｉｉ）に引き続いて工程（ｉｖ）を実施する。具体的には、図１３（ｄ）に示すように、電子素子１０の主面の一部と接続されるように引出し電極膜２０を形成する。
かかる工程（ｉｖ）では、「電子素子１０の露出した主面Ａ」、「導電性伸縮部材３０の露出した面Ｂ」および「電子素子と導電性伸縮部材との間に位置する封止部材の面Ｃ」の３面に対して膜状に張り付いた状態となるように引出し電極膜２０を形成する。
かかる引出し電極膜２０は金属めっき処理によって形成することが好ましい。つまり、「電子素子１０の露出した主面Ａ」、「導電性伸縮部材３０の露出した面Ｂ」および「電子素子と導電性伸縮部材との間に位置する封止部材の面Ｃ」に対して金属めっき処理を施すことによって引出し電極膜２０を得ることが好ましい。
ある好適な態様では、“面一形態の３面”が存在する面に対して乾式めっき法を実施した後、湿式めっき法を実施することによって引出し電極膜２０を形成する。
かかる金属めっき処理は、「“面一形態の３面”に対してダイレクトに引出し電極膜を形成する」といったプロセス的特徴を有している。特に引出し電極膜２０は必要に応じて厚く設けることも可能であり、それゆえ、その引出し電極膜２０を「放熱部材」などとして好適に用いることができる。特に製造プロセスの点に着目してみると、乾式めっき法を実施するからこそ、後刻の湿式めっき法でめっき層を比較的厚くかつ密着力良く形成できるといえる。
乾式めっき法は、真空めっき法（ＰＶＤ法）と化学気相めっき法（ＣＶＤ法）とを含んでおり、真空めっき法（ＰＶＤ法）が更にスパッタリング、真空蒸着およびイオンプレーディングなどを含んでいる。一方、湿式めっき法は、電気めっき法（例えば電解めっき）、化学めっき法および溶融めっき法などを含んでいる。ある好適な一態様として、本開示の製造方法では、乾式めっき法としてスパッタリングで形成し、湿式めっき法として電気めっき法（例えば電解めっき）で形成してよい。
好ましくは、乾式めっき法を実施して１００ｎｍ〜５００ｎｍ厚さの乾式めっき層２０ａを形成し、湿式めっき法を実施して１０μｍ〜５００μｍ厚さの湿式めっき層２０ｂを乾式めっき層上に形成する（図１３（ｄ）拡大図参照）。つまり、乾式めっき層２０ａは非常に薄いのに対して、湿式めっき層２０ｂは相対的に厚く設けることができる。
乾式めっき法によって形成される乾式めっき層２０ａは、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）およびＮｉ（ニッケル）から選択される少なくとも１種類の金属材料を含んでいることが好ましい。一方、湿式めっき法によって形成される湿式めっき層２０ｂは、Ｃｕ（銅）、Ｎｉ（ニッケル）およびＡｌ（アルミニウム）から選択される少なくとも１種類の金属材料を含んでいることが好ましい。
尚、あくまでも一例にすぎないが、乾式めっき層２０ａは、単一層として形成することに限らず、複数の層として形成してもよい。例えば、乾式めっき層２０ａとしては、スパッタリングによりＴｉ薄膜層とＣｕ薄膜層とを形成してよい（より具体的には、Ｔｉ薄膜層を形成した後にＣｕ薄膜層を形成してよい）。この場合、かかる２層構造のスパッタ層上に湿式めっき層２０ｂとして厚いＣｕめっき層を電解めっきにより形成することが好ましい。
乾式めっき法および湿式めっき法などの金属めっき処理で形成されためっき層は所望の二次元平面形状が得られるようにパターニング処理に付すことが好ましい。具体的には、めっき処理によって得られた金属めっき層をパターニング処理することによって、「電子素子１０の露出した主面Ａ」、「導電性伸縮部材３０の露出した面Ｂ」および「電子素子と導電性伸縮部材との間に位置する封止部材４０の面Ｃ」の３面に対して好適に接合した形態の引出し電極膜２０を得ることができる。換言すれば、パターンニング処理によって所望形態の引出し電極膜２０を得ることができる。かかるパターンニング処理自体は、エレクトロニクス実装分野で用いられている処理であれば特に制限はない。例えば、レジスト形成〜露光・現像〜エッチングなどを実施するフォトリソグラフィーを利用することによって所望のパターニング処理を実施してよい。
以上のような工程を経ることによって、最終的には図１３（ｄ）に示すような電子デバイス１００を得ることができる。
尚、例えば電子素子１０として発光素子（例えばＬＥＤ）を用いる場合について説明しておく。かかる場合、工程（ｉ）における電子素子の配置は、そのアクティブ面（より具体的には素子電極）が粘着シートと接するように行うことが好ましい。これによって、工程（ｉｉｉ）の粘着シートの剥離によって発光素子のアクティブ面（より具体的には発光素子の素子電極）を封止部材から露出させることができる。従って、工程（ｉｖ）ではかかる発光素子のアクティブ面の一部である素子電極（例えばカソード電極またはアノード電極）と接続されるように引出し電極膜を形成することが好ましい。
本開示の製造方法は、種々のプロセス態様で実施することができる。以下それについて説明する。
（第５実施態様）
本実施態様は、上記第１実施態様の電子デバイスを製造するための方法に相当する。
かかる実施形態では、工程（ｉ）において、アレイ状に配列されるように複数の電子素子１０を粘着シート８０上に設ける。つまり、粘着シート８０に貼り付けられるように複数の電子素子１０を一定の間隔を空けて規則性をもって二次元平面方向に配置する。これは、複数の電子素子１０を二次元平面方向に規則正しく粘着シート上に貼り付ける態様を実質的に意味している。
工程（ｉ）で複数の電子素子１０をアレイ状に配置する場合、相互に隣接する電子素子間に配置される「導電性伸縮部材３０」もまた同様にアレイ状に配置することが好ましい。つまり、工程（ｉ）では、粘着シート８０に貼り付けられるように導電性伸縮部材３０も２次元平面的に規則正しく配置することが好ましい。
このようにアレイ状に電子素子１０および導電性伸縮部材３０を粘着シート８０上に配置すると、工程（ｉｉｉ）の粘着シートの剥離によって、「電子素子１０の主面Ａ」および「導電性伸縮部材３０の面Ｂ」も同様に絶縁部材４０からアレイ状に露出することになる（図１４Ａ参照）。
以上のようなプロセスを経ることによって最終的には、複数の電子素子１０がアレイ状に配置され、好ましくは複数の導電性伸縮部材３０もアレイ状に配置された電子デバイスを得ることができる（図１４Ｂ参照）。
尚、電子素子がアレイ状に配置された電子デバイスを得る際、工程（ｉｖ）では第１方向および第２方向にそれぞれ沿った電極引出し膜２０が形成されることが好ましい。具体的には、第１方向に沿って相互に隣接する電子素子１０とそれらの間に配置された導電性伸縮部材３０とが相互に電気的に接続されるように電極引出し膜２０を第１方向に沿って設ける一方、第２方向に沿って相互に隣接する電子素子１０とそれらの間に配置された導電性伸縮部材３０とが相互に電気的に接続されるように電極引出し膜２０を第２方向に沿って設けることが好ましい（図９参照）。かかる態様では、第１方向に沿って設けられた導電性伸縮部材３０と、第２方向に沿って設けられた導電性伸縮部材３０とが直接的に電気的に接続されていないので、それらの導電性伸縮部材を相互に接続するための処理は敢えて行わなくてもよい。
（第６実施態様）
本実施態様は、上記第２実施態様の電子デバイスを製造するための方法に相当する。図１５（ａ）〜１５（ｅ）に本開示の製造方法に関連したプロセスを模式的に示している。
かかる実施形態の製造方法は、補強膜６０を付加的に形成する工程を更に有している。具体的には、工程（ｉｖ）の後において「電子素子の露出した主面および電極引出し膜」を全体的に覆うように補強膜６０を形成する。特に図１５（ｄ）および（ｅ）を参照されたい。
補強膜６０としては、例えば「電子素子の露出した主面および電極引出し膜」を全体的に覆うことができる広範なサイズを有するシートを用いてよく、かかるシートを貼り付けることによって補強膜６０を設けることができる。補強膜の材質は、電極引出し膜を補強できるものであれば何れの材質であってもよい。例えば、補強膜自体が屈曲方向へのフレキシブル性と、面内への伸縮に対してある程度の剛性とを備え、それにより、電極引出し膜の好適な補強に資することになる補強膜材質が好ましいといえる。尚、補強膜６０として“シート”を利用する場合、樹脂シートを用いてよく、例えばポリイミドフィルムなどを用いてよい。
（第７実施態様）
本実施態様は、上記第３実施態様の電子デバイスを製造するための方法に相当する。図１６（ａ）〜１６（ｅ）に本開示の製造方法に関連したプロセスを模式的に示している。
かかる実施形態の製造方法は、絶縁膜７０を付加的に形成する工程を更に有している。具体的には、工程（ｉｉｉ）と工程（ｉｖ）との間において、「電子素子の露出した主面」、「導電性伸縮部材の露出した面」および「電子素子と導電性伸縮部材との間に位置する封止部材の面」の３面に接するように絶縁膜７０を形成する工程を含んでおり（図１６（ｄ）参照）、工程（ｉｖ）ではかかる絶縁膜７０を覆うように電極引出し膜２０を形成する（図１６（ｅ）参照）。
絶縁膜の形成方法は、エレクトロニクス実装分野で用いられている処理であれば特に制限はない。例えば、絶縁膜原料をスピンコートまたはドクターブレードなどによって全面塗布した後、パターン形成処理を施すことによって絶縁膜を設けることができる。また、絶縁層フィルムなどを貼り合わせた後でパターン形成処理を施すことによっても絶縁膜を設けることができる。
（第８実施態様）
本実施態様は、上記第４実施態様の電子デバイスを製造するための方法に相当する。図１７（ａ）〜１７（ｆ）に本開示の製造方法に関連したプロセスを模式的に示している。
かかる実施形態の製造方法は、ダミー部材９０を付加的に設け、後刻にてそのダミー部材９０を除去する工程を更に有している。具体的には、工程（ｉ）において導電性伸縮部材を粘着シート上に設けるに際しては、ダミー部材９０をまず粘着シート８０上に設けた後（図１７（ａ）参照）、かかるダミー部材９０を包み込むように導電性伸縮部材３０を粘着シート８０上に設ける（図１７（ｂ）参照）。そして、工程（ｉｉｉ）〜工程（ｉｖ）のいずれかの後において、ダミー部材９０を電子デバイス前駆体１００’から除去する（図１７（ｅ）参照）。
以上のようなプロセスを経ることによって最終的には、凹形状を成した導電性伸縮部材を得ると共に、その凹形状によって形成された導電性伸縮部材の凹面を封止部材から露出させることができる。
尚、本開示にいう「ダミー部材」とは、製造過程ではデバイス構成要素になるものの（例えば、電子デバイス前駆体の構成要素になるものの）、最終的なデバイスにおいて構成要素とならない部材のことを意味している。ダミー部材９０としては、例えば、酸やアルカリなどで溶解する金属材質から形成される部材を用いてよい。あくまでも例示にすぎないが、工程（ｉ）ではアルミニウム材をダミー部材９０として用い、工程（ｉｉｉ）〜工程（ｉｖ）のいずれかの後において、アルミニウム製のダミー材９０を酸やアルカリなどで溶解除去することを行ってよい。
以上、本開示の実施形態について説明してきたが、あくまでも典型例を例示したに過ぎない。従って、本開示はこれに限定されず、種々の態様が考えられることを当業者は容易に理解されよう。
例えば、本開示における導電性伸縮部材は、電子デバイス全体の伸縮特性に寄与する部材として用いることがならず、ヒートシンクとして機能させてもよい。つまり、導電性伸縮部材を放熱部材として用い、電子素子からの熱を効率的に放散させてもよい。
また、本開示において導電性伸縮部材は、光反射部材ないしは光散乱部材として用いてもよい。特に電子素子として発光素子を用いる場合では、発光素子からの光を導電性伸縮部材によって好適に反射または散乱させることができる。
最後に、本開示の効果である“接続信頼性の向上”に関連した開示者らの見解につき付言しておく。
電子デバイスに伸縮性を持たせることを前提とすると、伸縮したときの断線や破壊、特に異種材料の接着・接合界面での剥がれ・破損が問題となる。従来のワイヤーボンドでは、例えば２５ミクロン径の金ワイヤーで接続している場合、配線が細いため伸縮した時にワイヤー断線が発生しやすい。また、電子素子とワイヤーボンドする素子電極のパッドも約１００ミクロン径などと極めて小さく、ワイヤーが引っ張られた時にパッド部で接合が剥がれることがある。更には、素子電極パッドも厚くて数ミクロン程度の厚さの薄膜電極のため、ワイヤーが引っ張られた時に素子電極パッドが剥がれるという不具合も発生する。
この点、本開示の構成によれば、引出し電極の幅を電子素子の外周の一辺に近い幅で形成でき（例えば１００ミクロン以上の幅とすることができ）、引出し電極の厚さも５０ミクロン以上とすることができるため、従来の細線ワイヤーに比べて、伸縮に対する強度が格段向上する。
また、素子電極パッドとの接続においても、引き出し電極がパッド面に当接して面方向に引き出すことから、伸縮しても電極パッドの接合部には何ら応力が加わることがなく、接合剥がれやパッド剥離などの不具合は発生しない。
更には、本開示に従えば、電子素子のアクティブ面と封止部材の主面と導電性伸縮部材の主面とが面一になって、その面を介して引き出し電極で接続が行われていることになり、電子素子と封止部材と導電性伸縮部材との異種接着界面における伸縮時での破壊が抑えられ、結果として信頼性の高い電子デバイスが実現できる。通常、伸縮の際には、異種材料の接合面や段差ができた部分に応力が集中しやすく、応力集中点をきっかけにして剥離や破壊が進行する。この点、本開示の構成では、“面一”になっていて段差が無いため応力集中が抑えられ、また、異種材料との接着界面の表面では引出し電極で覆われているため、異種材料の接着界面を引出し電極が補強する形になり、伸縮に対する強度向上を大きく図ることができる。
本開示は以下の各態様を含む。
本開示の一態様は、
複数の電子素子、
前記電子素子の主面の一部に接続された電極引出し膜、
相互に隣接する前記電子素子の間に設けられた導電性伸縮部材、ならびに
前記電子素子の前記主面および前記導電性伸縮部材の面が露出するように該電子素子および該導電性伸縮部材を包囲する封止部材
を有し、
前記電子素子の露出した前記主面、前記導電性伸縮部材の露出した前記面、および、該電子素子と該導電性伸縮部材との間に位置する前記封止部材の面が相互に面一になっており、また、
前記電極引出し膜が、前記電子素子の露出した前記主面、前記導電性伸縮部材の露出した前記面、および、該電子素子と該導電性伸縮部材との間に位置する前記封止部材の前記面の３面に対して膜状に張り付いた状態となっており、それによって、該電極引出し膜を介して該電子素子と該導電性伸縮部材との間が相互に電気的に接続されている電子デバイスである。
本開示においては、引出し電極膜自体が幅広な“膜形態”を有することに起因して、また、かかる引出し電極膜が“面一形態の３面”に対して設けられていることに起因して、電子デバイスの接続信頼性が向上するという格別の効果が得られる。
例えば、上記一態様の電子デバイスにおいて、
前記封止部材に包囲された前記電子素子と前記導電性伸縮部材とが相互に同一平面上に位置付けられていると共に、該封止部材に包囲されていない前記電極引出し膜が該電子素子および該導電性伸縮部材と対向するように該同一平面上に位置付けられていてもよい。
例えば、上記一態様の電子デバイスにおいて、
前記導電性伸縮部材に起因して前記電子デバイスが全体として伸縮可能であってもよい。
例えば、上記一態様の電子デバイスにおいて、
前記複数の電子素子がアレイ状に配置されていてもよい。
例えば、上記一態様の電子デバイスにおいて、
前記導電性伸縮部材は、部材材質または含有する導電性材料に起因して電気伝導性を呈すると共に、三次元的形態および部材材質の少なくとも一方に起因して伸縮性を呈してもよい。
例えば、上記一態様の電子デバイスにおいて、
前記導電性伸縮部材が、蛇腹形状または螺旋形状を有した金属製部材であってもよい。
例えば、上記一態様の電子デバイスにおいて、
前記導電性伸縮部材が、導電性フィラーを有しているゴム状部材であってもよい。
例えば、上記一態様の電子デバイスにおいて、
前記電子素子が発光素子であって、該電子素子の前記主面が該発光素子のアクティブ面であってもよい。
例えば、上記一態様の電子デバイスにおいて、
前記電子素子の露出した前記主面、および、前記電極引出し膜を全体的に覆うように設けられた補強膜を更に有して成ってもよい。
例えば、上記一態様の電子デバイスにおいて、
前記電極引出し膜の内部に位置付けられた絶縁膜であって、前記電子素子の露出した前記主面、前記導電性伸縮部材の露出した前記面、および、該電子素子と該導電性伸縮部材との間に位置する前記封止部材の前記面の３面に接した該絶縁膜を更に有して成ってもよい。
例えば、上記一態様の電子デバイスにおいて、
前記導電性伸縮部材が凹形状を成しており、該凹形状によって形成された該導電性伸縮部材の凹面が前記封止部材から露出していてもよい。
例えば、上記一態様の電子デバイスにおいて、
第１方向および第２方向に沿って複数の電子素子が配列されており、
前記第１方向に沿って相互に隣接する前記電子素子とそれらの間に配置された前記導電性伸縮部材とが該第１方向に沿って設けられた前記電極引出し膜によって電気的に接続されている一方、前記第２方向沿って相互に隣接する前記電子素子とそれらの間に配置された前記導電性伸縮部材とが該第２方向に沿って設けられた前記電極引出し膜によって電気的に接続されており、
前記第１方向に沿って設けられた前記導電性伸縮部材と、前記第２方向に沿って設けられた前記導電性伸縮部材とが直接的に接続されていなくてもよい。
例えば、上記一態様の複数の電子素子を備えた電子デバイスにおいて、
前記電極引出し膜が、乾式めっき層および湿式めっき層の２層構造を有していてもよい。
また、本開示の他の態様に係る電子デバイスの製造方法は
（ｉ）複数の電子素子および相互に隣接する該電子素子の間に位置付けられる導電性伸縮部材を粘着シート上に設ける工程、
（ｉｉ）前記電子素子および前記導電性伸縮部材を覆うように前記粘着シート上に封止部材を形成し、電子デバイス前駆体を得る工程、
（ｉｉｉ）前記電子デバイス前駆体から前記粘着シートを剥離し、それによって、前記封止部材の表面から前記電子素子の主面および導電性伸縮部材の面を露出させる工程、ならびに
（ｉｖ）前記電子素子の前記主面の一部と接続されるように引出し電極膜を形成する工程
を含んで成り、
工程（ｉｉｉ）では、前記封止部材から露出した前記電子素子の前記主面、該封止部材から露出した前記導電性伸縮部材の前記面、および、該電子素子と該導電性伸縮部材との間に位置する前記封止部材の面とが相互に面一となり、また
前記工程（ｉｖ）では、前記電子素子の露出した前記主面、前記導電性伸縮部材の露出した前記面、および、該電子素子と該導電性伸縮部材との間に位置する前記封止部材の前記面の３面に対して膜状に張り付いた状態となるように前記引出し電極膜を形成することができる。
例えば、上記本開示の他の態様に係る電子デバイスの製造方法において、
前記工程（ｉ）にて、前記複数の電子素子がアレイ状に配列されるように該複数の電子素子を前記粘着シート上に設けてもよい。
例えば、上記本開示の他の態様に係る電子デバイスの製造方法において、
前記工程（ｉ）にて前記粘着シート上に設ける前記導電性伸縮部材として、部材材質または含有する導電性材料に起因して電気伝導性を呈すると共に、三次元的形態および部材材質の少なくとも一方に起因して伸縮性を呈する部材を用いてもよい。
例えば、上記本開示の他の態様に係る電子デバイスの製造方法において、
前記工程（ｉｖ）では、乾式めっき法を実施した後で湿式めっき法を実施することによって前記電極引出し膜を形成してもよい。
例えば、上記本開示の他の態様に係る複数の電子素子を備えた電子デバイスの製造方法において、
前記工程（ｉ）で用いる前記電子素子として発光素子を用い、前記工程（ｉｉｉ）では該発光素子のアクティブ面を前記封止部材から露出させ、前記工程（ｉｖ）では該発光素子の該アクティブ面の一部と接続されるように前記引出し電極膜を形成してもよい。
例えば、上記本開示の他の態様に係る電子デバイスの製造方法において、
前記工程（ｉｖ）の後において、前記電子素子の露出した前記主面および前記電極引出し膜を全体的に覆う補強膜を形成する工程を更に含んで成ってもよい。
例えば、上記本開示の他の態様に係る複数の電子素子を備えた電子デバイスの製造方法において、
工程（ｉｉｉ）と工程（ｉｖ）との間において、前記電子素子の露出した前記主面、前記導電性伸縮部材の露出した前記面、および、該電子素子と該導電性伸縮部材との間に位置する前記封止部材の前記面の３面に接するように絶縁膜を形成する工程を含んで成り、
工程（ｉｖ）では、前記絶縁膜を覆うように前記電極引出し膜を形成してもよい。
例えば、上記本開示の他の態様に係る電子デバイスの製造方法において、
前記工程（ｉ）にて前記導電性伸縮部材を設けるに際しては、ダミー部材を該粘着シート上に設けた後、該ダミー部材を包み込むように該導電性伸縮部材を該粘着シート上に設け、
工程（ｉｉｉ）〜工程（ｉｖ）のいずれかの後において、前記ダミー部材を前記電子デバイス前駆体から除去し、それによって、凹形状を成した前記導電性伸縮部材を得ると共に、該凹形状によって形成された該導電性伸縮部材の凹面を前記封止部材から露出させてもよい。
例えば、上記本開示の他の態様に係る電子デバイスの製造方法において、
第１方向および第２方向に沿って複数の電子素子が配列された電子デバイスの製造を行っており、
工程（ｉｖ）では、第１方向に沿って相互に隣接する前記電子素子とそれらの間に配置された前記導電性伸縮部材とが相互に電気的に接続されるように前記電極引出し膜を該第１方向に沿って設ける一方、第２方向に沿って相互に隣接する前記電子素子とそれらの間に配置された前記導電性伸縮部材とが相互に電気的に接続されるように前記電極引出し膜を該第２方向に沿って設けてもよい。
なお、本開示の電子デバイスおよびその製造方法は、上述の各態様に限定されるものではなく、各態様の組み合わせや、種々の改変も本開示の範囲に含む。
本開示の電子デバイスは、例えば、自由曲面配置が可能な広告媒体などの表示装置、ウェアラブル機器の表示装置およびセンシング装置などの幅広い用途に好適に用いることができる。
１０ 電子素子
１５ 素子電極
２０ 電極引出し膜
２０ａ 電極引出し膜の乾式めっき層
２０ｂ 電極引出し膜の湿式めっき層
３０ 導電性伸縮部材
４０ 封止部材
６０ 補強膜
７０ 絶縁膜
８０ 粘着シート
８４ 粘着シートの支持基材
８６ 粘着シートの粘着層
９０ ダミー部材
１００’ 電子デバイス前駆体
１００ 電子デバイス

Claims (22)

  1. 複数の電子素子を備えた電子デバイスであって、
    複数の電子素子、
    前記電子素子の主面の一部に接続された電極引出し膜、
    相互に隣接する前記電子素子の間に設けられた導電性伸縮部材、ならびに
    前記電子素子の前記主面および前記導電性伸縮部材の面が露出するように該電子素子および該導電性伸縮部材を包囲する封止部材
    を有し、
    前記電子素子の露出した前記主面、前記導電性伸縮部材の露出した前記面、および、該電子素子と該導電性伸縮部材との間に位置する前記封止部材の面が相互に面一になっており、また、
    前記電極引出し膜が、前記電子素子の露出した前記主面、前記導電性伸縮部材の露出した前記面、および、該電子素子と該導電性伸縮部材との間に位置する前記封止部材の前記面の３面に対して膜状に張り付いた状態となっており、それによって、該電極引出し膜を介して該電子素子と該導電性伸縮部材との間が相互に電気的に接続されている、電子デバイス。
  2. 前記封止部材に包囲された前記電子素子と前記導電性伸縮部材とが相互に同一平面上に位置付けられていると共に、該封止部材に包囲されていない前記電極引出し膜が該電子素子および該導電性伸縮部材と対向するように該同一平面上に位置付けられている、請求項１に記載の電子デバイス。
  3. 前記導電性伸縮部材に起因して前記電子デバイスが全体として伸縮可能である、請求項１または２に記載の電子デバイス。
  4. 前記複数の電子素子がアレイ状に配置されている、請求項１〜３のいずれかに記載の電子デバイス。
  5. 前記導電性伸縮部材は、部材材質または含有する導電性材料に起因して電気伝導性を呈すると共に、三次元的形態および部材材質の少なくとも一方に起因して伸縮性を呈する、請求項１〜４のいずれかに記載の電子デバイス。
  6. 前記導電性伸縮部材が、蛇腹形状または螺旋形状を有した金属製部材である、請求項５に記載の電子デバイス。
  7. 前記導電性伸縮部材が、導電性フィラーを有しているゴム状部材である、請求項５に記載の電子デバイス。
  8. 前記電子素子が発光素子であって、該電子素子の前記主面が該発光素子のアクティブ面である、請求項１〜７のいずれかに記載の電子デバイス。
  9. 前記電子素子の露出した前記主面、および、前記電極引出し膜を全体的に覆うように設けられた補強膜を更に有している、請求項１〜８のいずれかに記載の電子デイバス。
  10. 前記電極引出し膜の内側に位置付けられた絶縁膜であって、前記電子素子の露出した前記主面、前記導電性伸縮部材の露出した前記面、および、該電子素子と該導電性伸縮部材との間に位置する前記封止部材の前記面の３面に接した該絶縁膜を更に有している、請求項１〜９のいずれかに記載の電子デバイス。
  11. 前記導電性伸縮部材が凹形状を成しており、該凹形状によって形成された該導電性伸縮部材の凹面が前記封止部材から露出している、請求項１〜１０のいずれかに記載の電子デバイス。
  12. 第１方向および第２方向に沿って複数の電子素子が配列されており、
    前記第１方向に沿って相互に隣接する前記電子素子とそれらの間に配置された前記導電性伸縮部材とが該第１方向に沿って設けられた前記電極引出し膜によって電気的に接続されている一方、前記第２方向沿って相互に隣接する前記電子素子とそれらの間に配置された前記導電性伸縮部材とが該第２方向に沿って設けられた前記電極引出し膜によって電気的に接続されており、
    前記第１方向に沿って設けられた前記導電性伸縮部材と、前記第２方向に沿って設けられた前記導電性伸縮部材とが直接的に接続されていない、請求項１〜１１のいずれかに記載の電子デバイス。
  13. 前記電極引出し膜が、乾式めっき層および湿式めっき層の２層構造を有している、請求項１〜１２のいずれかに記載の電子デバイス。
  14. 複数の電子素子を備えた電子デバイスを製造するための方法であって、
    （ｉ）複数の電子素子および相互に隣接する該電子素子の間に位置付けられる導電性伸縮部材を粘着シート上に設ける工程、
    （ｉｉ）前記電子素子および前記導電性伸縮部材を覆うように前記粘着シート上に封止部材を形成し、電子デバイス前駆体を得る工程、
    （ｉｉｉ）前記電子デバイス前駆体から前記粘着シートを剥離し、それによって、前記封止部材の表面から前記電子素子の主面および導電性伸縮部材の面を露出させる工程、ならびに、
    （ｉｖ）前記電子素子の前記主面の一部と接続されるように引出し電極膜を形成する工程を含んで成り、
    工程（ｉｉｉ）では、前記封止部材から露出した前記電子素子の前記主面、該封止部材から露出した前記導電性伸縮部材の前記面、および、該電子素子と該導電性伸縮部材との間に位置する前記封止部材の面とが相互に面一となり、また、
    前記工程（ｉｖ）では、前記電子素子の露出した前記主面、前記導電性伸縮部材の露出した前記面、および、該電子素子と該導電性伸縮部材との間に位置する前記封止部材の前記面の３面に対して膜状に張り付いた状態となるように前記引出し電極膜を形成することを特徴とする、電子デバイスの製造方法。
  15. 前記工程（ｉ）にて、前記複数の電子素子がアレイ状に配列されるように該複数の電子素子を前記粘着シート上に設けることを特徴とする、請求項１４に記載の電子デバイスの製造方法。
  16. 前記工程（ｉ）にて前記粘着シート上に設ける前記導電性伸縮部材として、部材材質または含有する導電性材料に起因して電気伝導性を呈すると共に、三次元的形態および部材材質の少なくとも一方に起因して伸縮性を呈する部材を用いる、請求項１４または１５に記載の電子デバイスの製造方法。
  17. 前記工程（ｉｖ）では、乾式めっき法を実施した後で湿式めっき法を実施することによって前記電極引出し膜を形成する、請求項１４〜１６のいずれかに記載の電子デバイスの製造方法。
  18. 前記工程（ｉ）で用いる前記電子素子として発光素子を用い、前記工程（ｉｉｉ）では該発光素子のアクティブ面を前記封止部材から露出させ、前記工程（ｉｖ）では該発光素子の該アクティブ面の一部と接続されるように前記引出し電極膜を形成する、請求項１４〜１７のいずれかに記載の電子デバイスの製造方法。
  19. 前記工程（ｉｖ）の後において、前記電子素子の露出した前記主面および前記電極引出し膜を全体的に覆う補強膜を形成する工程を更に含んでいる、請求項１４〜１８のいずれかに記載の電子デバイスの製造方法。
  20. 工程（ｉｉｉ）と工程（ｉｖ）との間において、前記電子素子の露出した前記主面、前記導電性伸縮部材の露出した前記面、および、該電子素子と該導電性伸縮部材との間に位置する前記封止部材の前記面の３面に接するように絶縁膜を形成する工程を含んで成り、
    工程（ｉｖ）では、前記絶縁膜を覆うように前記電極引出し膜を形成する、請求項１４〜１９のいずれかに記載の電子デバイスの製造方法。
  21. 前記工程（ｉ）にて前記導電性伸縮部材を設けるに際しては、ダミー部材を該粘着シート上に設けた後、該ダミー部材を包み込むように該導電性伸縮部材を該粘着シート上に設け、
    工程（ｉｉｉ）〜工程（ｉｖ）のいずれかの後において、前記ダミー部材を前記電子デバイス前駆体から除去し、それによって、凹形状を成した前記導電性伸縮部材を得ると共に、該凹形状によって形成された該導電性伸縮部材の凹面を前記封止部材から露出させる、請求項１４〜２０のいずれかに記載の電子デバイスの製造方法。
  22. 第１方向および第２方向に沿って複数の電子素子が配列された電子デバイスの製造を行っており、
    工程（ｉｖ）では、第１方向に沿って相互に隣接する前記電子素子とそれらの間に配置された前記導電性伸縮部材とが相互に電気的に接続されるように前記電極引出し膜を該第１方向に沿って設ける一方、第２方向に沿って相互に隣接する前記電子素子とそれらの間に配置された前記導電性伸縮部材とが相互に電気的に接続されるように前記電極引出し膜を該第２方向に沿って設ける、請求項１４〜２１のいずれかに記載の電子デバイスの製造方法。
JP2015001011A 2014-01-28 2015-01-06 電子デバイスおよびその製造方法 Active JP6350991B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015001011A JP6350991B2 (ja) 2014-01-28 2015-01-06 電子デバイスおよびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014013548 2014-01-28
JP2014013548 2014-01-28
JP2015001011A JP6350991B2 (ja) 2014-01-28 2015-01-06 電子デバイスおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2015164177A true JP2015164177A (ja) 2015-09-10
JP6350991B2 JP6350991B2 (ja) 2018-07-04

Family

ID=53680477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015001011A Active JP6350991B2 (ja) 2014-01-28 2015-01-06 電子デバイスおよびその製造方法

Country Status (2)

Country Link
US (1) US9380697B2 (ja)
JP (1) JP6350991B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016076705A (ja) * 2014-10-07 2016-05-12 晶元光電股▲ふん▼有限公司 Ｌｅｄデバイスにｍｅｍｓ製造を組み込んだ実装方法およびアセンブリ
JP2017111200A (ja) * 2015-12-14 2017-06-22 パナソニックＩｐマネジメント株式会社 映像表示装置
JP2017139413A (ja) * 2016-02-05 2017-08-10 日立化成株式会社 半導体装置の製造方法
US9844133B2 (en) 2015-12-21 2017-12-12 Panasonic Intellectual Property Management Co., Ltd. Flexible substrate including stretchable sheet
WO2018138979A1 (ja) * 2017-01-26 2018-08-02 オムロン株式会社 樹脂構造体およびその製造方法
JP2020031099A (ja) * 2018-08-21 2020-02-27 エルジー ディスプレイ カンパニー リミテッド 電子部品及び表示装置
JP2020071484A (ja) * 2018-10-31 2020-05-07 エルジー ディスプレイ カンパニー リミテッド 表示装置
US10790424B2 (en) 2017-06-13 2020-09-29 Nichia Corporation Method of manufacturing light-emitting device, and light-emitting device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017052567A1 (en) * 2015-09-24 2017-03-30 Aleksandar Aleksov Stretchable electronic assembly
US10648629B2 (en) * 2017-10-16 2020-05-12 Wintergreen Corporation Expandable net light for decorative illumination
US20190355277A1 (en) 2018-05-18 2019-11-21 Aidmics Biotechnology (Hk) Co., Limited Hand-made circuit board
WO2020149796A1 (en) * 2019-01-16 2020-07-23 National University Of Singapore A stretchable interconnect structure and method of fabricating the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209226A (ja) * 1997-01-23 1998-08-07 Mitsubishi Electric Corp 半導体部材、及び半導体チップ
US20070212813A1 (en) * 2006-03-10 2007-09-13 Fay Owen R Perforated embedded plane package and method
JP2007260866A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 半導体装置およびその製造方法
US20090160043A1 (en) * 2007-12-20 2009-06-25 Geng-Shin Shen Dice Rearrangement Package Structure Using Layout Process to Form a Compliant Configuration
JP2012015216A (ja) * 2010-06-29 2012-01-19 Fujitsu Ltd 半導体装置の製造方法
JP2012062372A (ja) * 2010-09-14 2012-03-29 Nitto Denko Corp 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
JP2012508984A (ja) * 2008-11-12 2012-04-12 エムシー１０ インコーポレイテッド 高度に伸縮可能な電子部品
WO2013112691A2 (en) * 2012-01-24 2013-08-01 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
WO2013178469A1 (de) * 2012-06-01 2013-12-05 Osram Opto Semiconductors Gmbh Optoelektronisches modul und verfahren zur herstellung eines optoelektronischen moduls
JP2015144254A (ja) * 2013-12-24 2015-08-06 パナソニックＩｐマネジメント株式会社 発光デバイス、表示装置及び発光デバイスの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3195720B2 (ja) 1994-12-20 2001-08-06 シャープ株式会社 多色ｌｅｄ素子およびその多色ｌｅｄ素子を用いたｌｅｄ表示装置、並びに多色ｌｅｄ素子の製造方法
JP2003216072A (ja) 2002-01-17 2003-07-30 Sony Corp 画像表示装置及びその製造方法
JP3996045B2 (ja) * 2002-11-29 2007-10-24 株式会社ルネサステクノロジ 半導体装置
DE10334576B4 (de) 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
FI117369B (fi) 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FR2903811B1 (fr) 2006-07-12 2008-08-29 Commissariat Energie Atomique Dispositif electronique comprenant des composants electroniques relies a un substrat et mutuellement connectes et procede de fabrication d'un tel dispositif
US8525335B2 (en) * 2009-07-03 2013-09-03 Teramikros, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
US9054235B2 (en) * 2013-01-22 2015-06-09 Micron Technology, Inc. Solid-state transducer devices with optically-transmissive carrier substrates and related systems, methods, and devices

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209226A (ja) * 1997-01-23 1998-08-07 Mitsubishi Electric Corp 半導体部材、及び半導体チップ
US20070212813A1 (en) * 2006-03-10 2007-09-13 Fay Owen R Perforated embedded plane package and method
JP2007260866A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 半導体装置およびその製造方法
US20090160043A1 (en) * 2007-12-20 2009-06-25 Geng-Shin Shen Dice Rearrangement Package Structure Using Layout Process to Form a Compliant Configuration
JP2012508984A (ja) * 2008-11-12 2012-04-12 エムシー１０ インコーポレイテッド 高度に伸縮可能な電子部品
JP2012015216A (ja) * 2010-06-29 2012-01-19 Fujitsu Ltd 半導体装置の製造方法
JP2012062372A (ja) * 2010-09-14 2012-03-29 Nitto Denko Corp 半導体装置製造用耐熱性粘着テープ及びそのテープを用いた半導体装置の製造方法。
WO2013112691A2 (en) * 2012-01-24 2013-08-01 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
WO2013178469A1 (de) * 2012-06-01 2013-12-05 Osram Opto Semiconductors Gmbh Optoelektronisches modul und verfahren zur herstellung eines optoelektronischen moduls
JP2015144254A (ja) * 2013-12-24 2015-08-06 パナソニックＩｐマネジメント株式会社 発光デバイス、表示装置及び発光デバイスの製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016076705A (ja) * 2014-10-07 2016-05-12 晶元光電股▲ふん▼有限公司 Ｌｅｄデバイスにｍｅｍｓ製造を組み込んだ実装方法およびアセンブリ
JP2017111200A (ja) * 2015-12-14 2017-06-22 パナソニックＩｐマネジメント株式会社 映像表示装置
US9844133B2 (en) 2015-12-21 2017-12-12 Panasonic Intellectual Property Management Co., Ltd. Flexible substrate including stretchable sheet
JP2017139413A (ja) * 2016-02-05 2017-08-10 日立化成株式会社 半導体装置の製造方法
WO2018138979A1 (ja) * 2017-01-26 2018-08-02 オムロン株式会社 樹脂構造体およびその製造方法
JP2018120989A (ja) * 2017-01-26 2018-08-02 オムロン株式会社 樹脂構造体およびその製造方法
US10790424B2 (en) 2017-06-13 2020-09-29 Nichia Corporation Method of manufacturing light-emitting device, and light-emitting device
JP2020031099A (ja) * 2018-08-21 2020-02-27 エルジー ディスプレイ カンパニー リミテッド 電子部品及び表示装置
JP7245011B2 (ja) 2018-08-21 2023-03-23 エルジー ディスプレイ カンパニー リミテッド 電子部品及び表示装置
JP2020071484A (ja) * 2018-10-31 2020-05-07 エルジー ディスプレイ カンパニー リミテッド 表示装置
US10928859B2 (en) 2018-10-31 2021-02-23 Lg Display Co., Ltd. Stretchable display device

Also Published As

Publication number Publication date
US9380697B2 (en) 2016-06-28
JP6350991B2 (ja) 2018-07-04
US20150216037A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
JP6350991B2 (ja) 電子デバイスおよびその製造方法
JP5521130B1 (ja) 電子部品パッケージおよびその製造方法
TWI452661B (zh) 線路直接連接晶片之封裝結構
JP4833683B2 (ja) 光源モジュールの製造方法及び液晶表示装置の製造方法
WO2013190884A1 (ja) タッチパネル、タッチパネルの製造方法
US9373762B2 (en) Electronic part package
JP2009016626A (ja) 半導体モジュール装置および半導体モジュール装置の製造方法ならびにフラットパネル型表示装置，プラズマディスプレイパネル
TWI618205B (zh) 薄膜覆晶封裝體及其散熱方法
JP2009010309A (ja) 半導体装置およびその製造方法、ならびにディスプレイ装置およびその製造方法
TW201250957A (en) Reinforced fan-out wafer-level package
JP2019080063A (ja) 電子装置及びその製造方法
JP5624696B1 (ja) 電子部品パッケージおよびその製造方法
KR100944274B1 (ko) 연성 회로 기판 및 그 제조 방법, 상기 연성 회로 기판을 포함하는 반도체 패키지 및 그 제조 방법
US9549458B2 (en) Radiant heat circuit board, heat generating device package having the same, and backlight unit
JP2012015225A (ja) 半導体装置
CN104952741A (zh) 柔性基板上的电气电路
JP2016076669A (ja) 半導体素子実装パッケージおよびその製造方法、ならびに当該パッケージ製造のための基板プレート
JP2018010974A (ja) 熱伝導コネクタおよびそれを備えた電子機器
JP6868455B2 (ja) 電子部品パッケージおよびその製造方法
JP2013004775A (ja) 配線体及び配線体の製造方法
JP6111284B2 (ja) 中空パッケージの製造方法、固体撮像素子の製造方法、中空パッケージおよび固体撮像素子
TW201007901A (en) Base plate structure of high heat conduction
JP2006173434A (ja) 配線基板、半導体装置及びその製造方法
JP2011029518A (ja) フレキシブルプリント配線板、半導体装置及びその製造方法
JP2006173435A (ja) 配線基板、半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180528

R151 Written notification of patent or utility model registration

Ref document number: 6350991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151