JP2012508984A - 高度に伸縮可能な電子部品 - Google Patents

Abstract

複数の実施形態では、本発明は、２つ以上の分離した電子部品をエラストマー基板に取り付けてよく、部品の間に牛耕式のパターンに電気的な相互接続部を配置して、２つ以上の分離した電子部品を電気的な相互接続部で相互接続してよい。エラストマー基板は、次いで、部品が互いに対し分離するように伸張されてよく、電気的な相互接続部は、伸張時、ほぼ同一の電気性能特性を維持し、伸張によって電気部品の間の分離距離を非伸張時の距離の数倍まで拡張し得る。

Description

本発明は、伸張可能または伸縮可能な集積回路を利用するシステム、装置、および方法に関し、より詳細には、高度に伸縮可能な集積回路に関する。

伸縮可能な電子機器の分野は、高性能の需要のため、また将来の機械的に拘束されない用途のために、成長を続けている。しかしながら、伸縮可能な電子機器の伸縮性は、これまでの所、限定されたものである。このため、より高度な伸縮性を必要とする用途に伸縮可能な電子機器が適合する性能は制限されている。

したがって、高度に伸縮可能な電子機器の必要が存在する。

本発明は、高度に伸縮可能な電気的な相互接続部と、その製造方法とのためのものである。複数の実施形態では、本発明は、伸縮可能な電子機器を製造する方法を含む。その一部の実施形態では、通常は硬質である高品質の単結晶半導体材料または他の半導体材料を使用しないことが可能である、例えば、単結晶半導体材料は脆く、通常、約±２％を超える変形に耐えることが不可能である。本発明では、大きな平行移動の変形（＋１００，０００％〜−１００，０００％の範囲など）および／または大きな回転変形（１８０°を超える程度までなど）に耐え、その歪みのない状態において見出される電気性能を維持しつつ、伸張および収縮の可能な電子機器の方法について記載する。

複数の実施形態では、伸張および収縮は、薄膜単結晶半導体から「相互接続部」によって機械的および電気的に接続される「島（ｉｓｌａｎｄ）」を形成する集積回路（ＩＣ）を製造し、伸展および収縮の可能なエラストマー基板上にそのＩＣを移すことによって行われる。島（アイランド）は伸張可能／収縮可能でないＩＣの領域である一方、相互接続部は、高度に伸張可能／収縮可能であるように形成される材料の領域である。下に位置するエラストマー基板はアイランドより十分に弾性的であるので、アイランドには最小限の歪みしか移らず、大部分の歪みは相互接続部（電気的な接続のみを含みＩＣは含まない）に移る。各相互接続部は１つのアイランドを別のアイランドに取り付けており、１つのアイランドの別のアイランドに対する平行移動、回転、または平行移動と回転との組み合わせを含む、それらの２つのアイランドの間の歪みを収容することが可能である。相互接続部は、硬質材料から形成される場合であっても、硬質な板または梁ではなく弱いばねのように作用する。この構成によって、高度に伸縮可能な電子機器の製造が可能となる。

伸張させる前における、一体に形成された高度に伸縮可能な相互接続部によって縁同士が接続されている２つのデバイスアイランドを示す、本発明の一実施形態の平面図。 ２つの高度に伸縮可能な相互接続部によって縁同士が接続されている２つのデバイスアイランドを示す、本発明の一実施形態の平面図。 ３つの高度に伸縮可能な相互接続部によって縁同士が接続されている２つのデバイスアイランドを示す、本発明の一実施形態の平面図。この場合、相互接続部の長棒が９０°だけ回転することによって、それらが回転しない場合より長くなることが可能となる。 本発明の一実施形態における正方形のマトリクスに配置された４つのデバイスアイランドを示す図。各縁は、高度に伸縮可能な相互接続部によって、その最も近い近傍のアイランドの縁に接続されており、相互接続部はアイランドまたは相互接続部に用いられるチップ面積を最大化するように形成されている。 図１において、短棒がそれらの位置において追加の機械強度のために広げられている場合を示す図。 本発明の実施形態を示す図。エラストマー基板上に移されたデバイスアイランドおよび高度に伸縮可能な相互接続部の側面図である。この場合、基板はデバイスアイランドと同じ面積の柱を有するようにモールド成形されている（なお、複数の実施形態では、それらの柱はデバイスアイランドより小さくても大きくてもよい）。モールド成形された柱の領域の高さ「ｈ」は約１〜１０００μｍの範囲であってよいが、それに限定されない。示すように、それらの領域の間に相互接続部が位置する。 本発明の実施形態を示す図６Ａの側面図。同様の形状のエラストマー上基板は直接的な機械的接触からデバイスを保護する封止層として働く。 上層の自立した相互接続部に付けられたシリコンデバイスアイランドと、基板を通じた伸張を増加させる下層ＰＤＭＳにおける方形波リプルとを含む、本発明の一実施形態における２層ＰＤＭＳ基板の側面図。 本発明の一実施形態を示す、図７に記載の２層ＰＤＭＳ基板を製造するために用いられる２層の硬化させたフォトレジスト（ＳＵ−８ ５０およびＳＵ−８ ２００２）の側面図。 基板を通じた伸張を増加させるＰＤＭＳの下層における正弦波部を含む、本発明の一実施形態を示す２層ＰＤＭＳ基板の側面図。

本発明は、シリコンからなる分離したアイランド１０２上に電子機器を形成することによって、高度に伸縮可能な電子機器を得る。
本発明に関連して、用語「伸縮可能な」や、その基体および派生語は、回路またはその構成要素を修飾して用いられるときには、剥離または破壊することなく、より長くまたは広くなることの可能な軟性または弾性を有する構成要素を含む回路を含む意味であり、また、伸縮可能、膨張可能、その他、拡張可能な表面に適用されるときに適合して機能を保つように構成されている構成要素を有する回路（構成要素は自体は上述のように個別に伸縮可能であってもなくてもよい）を含む意味である。用語「拡張可能な」や、その基体および派生語は、回路またはその構成要素を修飾して用いられるときには、やはり上述の意味を有する。したがって、「伸張」および「拡張」や、それらの派生語はすべて、本発明を参照するときには区別せずに用いられる場合がある。

複数の実施形態では、上述の分離したアイランドは別々に動作し（複数の実施形態では「デバイスアイランド」構成に配置され）、それら自身、本明細書に記載の機能またはその一部を実行可能である。複数の実施形態では、そうした動作デバイスの機能部分には、集積回路、物理センサ（例えば、温度、ｐＨ、光、放射線などの）、生物学および／または化学センサ、増幅器、Ａ／ＤおよびＤ／Ａ変換器、光収集器、電気機械トランスデューサ、圧電アクチュエータ、光放出電子機器（ＬＥＤを含む）、ならびにそれらの組み合わせが含まれる。標準的なＩＣ（複数の実施形態では単結晶シリコン上のＣＭＯＳ）を用いる目的および利点は、高品質、高性能および高機能であり、また知られているプロセスによって既に一般的に大量生産されている回路部品を得て使用することである。これによって、一定の範囲の機能や、受動手段によって生成されるものよりはるかに優れたデータの生成が提供される。

一実施例では、分離したアイランド１０２は、次に限定されないが、端部上で測定される寸法において、または直径によって約１０〜１００μｍの範囲であってよく、それらの
アイランド１０２Ａ〜Ｂは１つ以上の高度に伸縮可能な相互接続部１０４に接続されている。相互接続部１０４は、その新規な形状のため、極めて弾性的である。各相互接続部１０４は、比較可能な寸法（それらの比が約１０倍または１０分の１を超えないなど）であってよく、好適には等しい寸法である幅および厚みの寸法をその構造形態が有するようにパターン形成およびエッチングされる。複数の実施形態では、この寸法は約５μｍ以下である（例えば、両寸法は約１μｍ以下である場合）。相互接続部１０４は、図１に示すように長棒１０８および短棒１１０を有効に含むような牛耕式の（ｂｏｕｓｔｒｏｐｈｅｄｏｎｉｃ）型で形成されてよい。この独特な形状によって、ワイヤの有効形態を有し、他の２つの寸法を大きく超える１つの寸法を有する（例えば、板）相互接続部の形態因子とは非常に異なる挙動を示すので、後に伸張されるときに相互接続部１０４に生じる応力が最小化される。板型の構造は、主として座屈により１つの軸についてのみ応力を軽減し、クラック発生の前にわずかな大きさの剪断応力にしか耐えられない。本発明は、剪断その他の応力も含め、３つの軸すべてについての応力を軽減することができる。

加えて、相互接続部１０４は、硬質材料から形成されている場合があるので、伸張された後、復元力を有する場合があり、これによって、伸張されていない状態に再収縮するとき、そのワイヤ様形態が絡むことや結び目ができることの防止が支援される。牛耕式の形状の別の利点は、アイランド１０２Ａ〜Ｂの間の初期の分離距離を最小化することである。このことを図１に示す。１つ以上の相互接続部１０４は、図２〜４に示すように様々にして形成され得る。相互接続部１０４において伸張時に大部分の応力が蓄積される部分は、短いリンク棒であり得る。この際のクラック発生を最小化するため、図５に示すように、短いリンク棒１１０Ａは、より長い棒１０８より数マイクロメートルだけ幅が広く形成される。

複数の実施形態では、デバイスアイランド１０２に対する相互接続部１０４の接続点は、デバイスアイランドの縁に沿った任意の場所であってよく、デバイスアイランド１０２の表面上の点であってもよい（その場合、相互接続部がデバイスアイランドの平面の直上に位置し得る）。

複数の実施形態では、ＩＣを含む基板の上部膜層が基板の大部分から解放され、エラストマー基板上にトランスファ印刷される限り、デバイスアイランド１０２は任意の適切な材料基板上に形成されてよい。

本発明では、相互接続部１０４（本明細書に記載するように）は一体に形成されてもよく（すなわち、デバイスアイランドと同じ半導体材料から）、別の材料から形成されてもよい。非限定的な例示の一実施形態では、伸縮可能な電子機器は、厚さ１μｍの上部シリコン層と、厚さ１μｍの埋め込み酸化物層とを有するシリコン・オン・インシュレータ（ＳＯＩ）ウエハ上に製造される。デバイスは上部のシリコンウエハ上に形成され、図４に示す一般的な形態の正方形パターンのアイランド１０２Ａ〜Ｄと相互接続部１０４とに配置される。ここで、アイランド１０２は縁部において１００μｍであり、相互接続部１０４は幅１μｍであり、各長棒の間の間隔は１μｍであり、相互接続部１０４は１０本の長棒１０８（全て長さ約１００μｍ）を含む。アイランド１０２および相互接続部１０４は、余分なシリコンを除去するエッチング工程により形成される。アイランド１０２および相互接続部１０４は、アイランド１０２および相互接続部１０４のみを覆うようにパターン形成されているポリイミドの１μｍの層でコーティングされている。次に、アイランド１０２および相互接続部１０４は、下に位置する埋め込み酸化物の下部のアンダーカットを行うＨＦエッチングにより解放される。乾燥後、アイランド１０２および相互接続部１０４は、ポリジメチルシロキサン（ＰＤＭＳ）のスタンプを用いてエラストマー基板６０２上にトランスファ印刷される。トランスファスタンプによってピックアップされた後、かつ、エラストマー基板６０２上に配置される前、アイランド１０２の後面は、相互接続
部１０２に沿ってではなく、それらの位置におけるエラストマー基板６０２に対する付着を改良するため、ポリイミドの層（アイランド１０２および相互接続部１０４のみを覆うようにパターン形成される）と、蒸着される３ｎｍのクロムの追加の層と、アイランド領域の上の選択的な３０ｎｍの二酸化シリコンとでコーティングされてよい。エラストマー基板６０２は、ＰＤＭＳまたは別の非常に弾性な材料であってよい。エラストマー基板６０２は、これに加えて、相互接続部領域ではなくデバイスアイランド領域における選択的な付着をさらに増加させるために、またデバイスアイランド１０２へ移されるエラストマー基板６０２における材料歪みの量を減少させるために、図６Ａ〜Ｂに示す形状へモールド成形またはエッチングされてよい。この例では、相互接続部は、デバイスアイランドを約８００μｍ以下だけ離して伸張させてもよい。加えて、この例の相互接続部１０４は、約８００μｍの側方の剪断変位に適合可能であってよい。一般に、それらは、互いのほぼ８００μｍ以内にそれらが残るように、２つのアイランドの任意の相対変位に適合可能である。加えて、相互接続部１０４は、３つの回転軸のうちのいずれについても、１つのアイランドの別のアイランドに対するコークスクリュー型の回転に適合してよい。この特徴は相互接続部が互いの内で縺れることによってのみ限定される。任意の実際の用途において、完成した伸縮可能なデバイスは、それほど大きくは回転せず、相互接続部は容易に１８０°までの回転に適合する。なお、相互接続部１０４において用いられる長棒１０８の数を増やすことによって、または長棒１０８の長さを大きくすることによって、相互接続部がさらに大きな変位歪みを収容することもできる。複数の実施形態では、本発明によって可能とされる変位の量に事実上の上限は存在しない。

別の実施形態では、エラストマー基板６０２は、一定の高さによって分離された２つの層を含む。上部「接点」層は、図６に示す実施形態におけるようにデバイスアイランド１０２と接触する。加えて、図７には、下層７０２が、エラストマー組立中に基板６０２へモールド成形されリプルまたは方形波を含む「波状の」層である場合を示す。エラストマー６０２にパターンモールド成形される範囲が波の振幅および波長に応じて拡張するこれらの方形波部によって、追加の伸縮が可能となる。図７には、相互接続部１０４およびデバイスアイランド１０２Ａ〜Ｂの位置に対するエラストマー基板６０２の１つの非限定的なレイアウトおよびトポロジーを示す。一例では、２層モールド成形基板は、２つの種類のネガ型フォトレジストからなる２工程製法を用いて製造可能である（ＳＵ−８ ５０およびＳＵ−８ ２００２；Ｍｉｃｒｏｃｈｅｍ Ｃｏｒｐｏｒａｔｉｏｎ）。ネガ型レジストはトランスファシリコンウエハ上に３０００ｒｐｍの回転速度でスピンコーティングされることが可能である。ＳＵ−８ ５０の層がウエハ上にスピンコートされ、続いて、ＵＶ放射によって硬化されることが可能である。ＳＵ−８ ５０層が硬化されると、ＳＵ−８ ２００２がスピンコートされ、フォトマスクおよびアライメントツールを用いて硬化されることが可能である。この例では、ＳＵ−８ ５０およびＳＵ−８ ２００２の層は、それぞれ４０〜５０μｍの７０８と２〜１０μｍの７０４とである。ＳＵ−８ ５０の厚さ４０〜５０μｍの領域は、その表面にＳＵ−８ ２００２のリプル７０２（この例では、方形波形）を含む。ＳＵ−８ ２００２の層が硬化すると、図８に示すように、ＳＵ−８のモールド８０２の形状の基板を形成するために、液体ＰＤＭＳがＳＵ−８のパターンの上に注がれる。ＳＵ−８のモールド８０２におけるリプルの振幅は、ＳＵ−８ ２００２の薄い層をスピンコートするために用いられる回転速度を変化させることによって変更可能である。この構成では、相互接続部１０４は自立している。基板−デバイスの構成全体を未硬化のエラストマー（流体層）中に浸漬させ、続いてＰＤＭＳの硬化した層によって流体およびデバイスを封止することが可能である。

別の実施形態では、下層のＰＤＭＳは、周期的なシヌソイドのリプル７０２Ｂの設計であってもよい。複数の実施形態では、このリプル構成は、一様な平行なパターンにおける予歪みＰＤＭＳの表面にＳｉナノリボンを結合することによって達成され得る。ＰＤＭＳ基板における予歪みの解放によって、この薄いＳｉナノリボンに沿って（座屈によって）
、またＰＤＭＳ基板の表面に沿って、正弦波が発生する。これらの波７０２Ｂの振幅および波長は、ＰＤＭＳに対して働く単軸の予歪みの程度と、Ｓｉ−ナノリボンの機械的性質とに応じて異なり得る。ＰＤＭＳの上の波状の表面は、トランスファモールドとして用いられてもよい。２部分の液体プラスチック溶液を波状のＰＤＭＳ基板の上に注ぎ、時間を通じて（〜２時間）室温において硬化させることが可能である。プラスチックが硬化すると、プラスチック基板はＰＤＭＳから剥ぎ取られることが可能である。波状の表面構造を有するこの新たなプラスチックトランスファ基板は、波構造を含むより多くのＰＤＭＳ基板を製造するために用いられることが可能である。波状のＰＤＭＳは、先の実施形態におけるようなＰＤＭＳの下層として働いてもよい。２層のＰＤＭＳ構造を製造するために、ＰＤＭＳの上層は酸素プラズマ表面活性化を用いてＰＤＭＳのこの下層にプラズマ接合されて、図９に示す基板を形成する。

別の実施形態では、ＰＤＭＳトランスファスタンプは、アイランド１０２Ａ〜Ｂおよび相互接続部１０４がピックアップされた後に伸張される。続く別のエラストマー基板６０２に対するトランスファによって、予め伸張させたデバイスを、新たなエラストマー基板を収縮させる構成に配置する。相互接続部が予め伸張されるので、デバイスはその収縮を収容することができる。

別の実施形態では、相互接続部１０４はデバイスアイランド１０２と同じ材料から形成されない。この場合、アイランド１０２Ａ〜Ｂはエッチングによって互いから完全に絶縁され、間に相互接続部はない。一例では、次いで、ポリイミドの層が堆積され、デバイスアイランド１０２の表面の様々な位置に接点ビアがエッチングされ、次いで金属相互接続部１０４が堆積されて牛耕式のパターンへパターン形成され、続いてポリイミドの別の層によってパターン形成される。ここでは、相互接続部１０４の周囲に小さな境界を残すように両方のポリイミドの層がパターン形成され、エッチングされる（それによって完全に相互接続部を封止する）。これらの相互接続部には、それらが既にポリイミドにより完全に封止されており、エラストマー基板にデバイスアイランドが付着するほどには付着しないという利点が有る。他の利点は、これらの相互接続部が、アイランドの縁部に沿ってのみ接続されるようには限定されないことである。接点ビアは、中心付近を含むアイランド１０２の表面の任意の場所にエッチングされてよこれによって、デバイスに対する接続がより容易となり、縁部に沿ってのみよりも多くの接続が可能となり、歪み復元性が大きくなり、接点ビアにおける歪みが小さくなり、またポリマーのパッシベーション層によってそれらの間に相互接続部の複数の層が形成されて、より多くの相互接続部が可能となる、または１つのデバイスアイランド１０２Ａを近傍にないデバイスアイランド１０２Ｂに接続することが可能となる。

本発明の別の実施形態では、デバイスアイランド１０２が製造され、エラストマー基板６０２、またはポリマーのリリース層およびポリマーの非リリース層を含む基板上にトランスファ印刷される。トランスファ印刷の後、相互接続部１０４が上述のように形成され（これは高温加工を必要としないので可能である）、次いで後者の場合、リリース層がエッチングされ、非リリース層上にあるデバイスは別のエラストマー基板６０２上にトランスファ印刷される。前者の場合、アイランド１０２はピックアンドプレース技術を用いてエラストマー基板上に移されるので、最初に互いの極めて近くに製造されているアイランド１０２は、トランスファ印刷されるときに別々に広げられる。これによって、相互接続部１０４が、その伸張された構成に類似した（所望の場合）パターンで製造され収縮を可能とすることが可能となる。

複数の実施形態では、本発明は、２つの電気接点１０２Ａ〜Ｂ（例えば、デバイスアイランド１０２Ａ〜Ｂ）を接続するための電気相互接続部１０４を含む伸縮可能な電気相互接続部１０４を含んでよい。電気相互接続部１０４は、接点１０２Ａ〜Ｂの間に桟１０８
（すなわち、長棒１０８）を形成するように牛耕式に配置されてよく、桟１０８は互いに対しほぼ平行であり、桟１０８のうちの複数は、その長さおよびそれらの間の変位がほぼ同じである。加えて、複数の桟１０８の長さと、それらの複数の桟１０８の間の変位との比は、１０：１以上、１００：１以上、１０００：１以上などである。電気相互接続部１０４の電気的な完全性は、１０００％、１００００％、１０００００％などまで増加する変位など、伸縮時に伸張されるように維持される。複数の実施形態では、桟１０８は接点１０２Ａ〜Ｂにほぼ垂直であってよく、相互接続部１０４のトレース幅および／または桟間の間隔は、０．１〜１０マイクロメートルの範囲である。複数の実施形態では、２つの電気接点１０２Ａ〜Ｂはエラストマー基板６０２上に配置されてもよく、電気接点１０２Ａ〜Ｂは基板６０２に結合され、相互接続部１０４が基板６０２に結合されなくてもよく、電気接点１０２Ａ〜Ｂが半導体回路、金属接点などであってもよい。

複数の実施形態では、本発明は、２つの電気接点１０２Ａ〜Ｂを接続するための電気相互接続部１０４を含む伸縮可能な電気相互接続部１０４を含んでよい。電気相互接続部１０４は、接点１０２Ａ〜Ｂの間に桟１０８を形成するように牛耕式に配置され、相互接続部１０４は、接点１０２Ａ〜Ｂの間の変位が増加する（１０００％、１００００％、１０００００％などだけ）とき、電気伝導率および電気的な完全性を維持する。

複数の実施形態では、本発明は、伸縮可能な相互接続部１０４を用いて２つの電気接点１０２Ａ〜Ｂを電気的に相互接続し、伸縮可能な相互接続部１０４は相互接続部１０４の電気的な完全性を維持しつつ、２つの電気接点１０２Ａ〜Ｂの間において約１８０度以内で捻れる性能を有する。

複数の実施形態では、本発明は、伸縮可能な表面を有する本体部（例えば、エラストマー基板６０２）と、伸縮可能な電子回路とを備えるデバイスであってよく、該電子回路は、（ｉ）第１の個別の動作デバイス１０２Ａと、（ｉｉ）第２の個別の動作デバイス１０２Ｂと、（ｉｉｉ）第１の個別の動作デバイス１０２Ａを第２の個別の動作デバイス１０２Ｂに接続する伸縮可能な相互接続部１０４と、を備える。相互接続部１０４は、ほぼ牛耕式のパターンを有するとともに、伸張時（１０００％以内、１００００％以内、１０００００％以内など）に電気伝導率を維持する性能を有してよい。伸縮可能な電子回路は本体部の伸縮可能な表面に付けられていてよい。複数の実施形態では、接続は半導体デバイスなどに対する金属接点であってよい。第１の個別の動作デバイス１０２Ａと、第２の個別の動作デバイス１０２Ｂと、伸縮可能な相互接続部１０４とはすべて、同じ材料から製造されてよく、それらの材料は半導体材料であってよい。

複数の実施形態では、本発明は、２つ以上の分離した電子部品（複数の実施形態では分離した動作デバイスであってよい）１０２Ａ〜Ｂをエラストマー基板６０２に取り付けてよく、部品１０２Ａ〜Ｂの間に牛耕式のパターンに電気的な相互接続部１０４を配置して、２つ以上の分離した電子部品１０２Ａ〜Ｂを電気的な相互接続部１０４で相互接続してよい。エラストマー基板６０２は、次いで、部品１０２Ａ〜Ｂが互いに対し分離するように伸張されてよく、電気的な相互接続部１０４は、電気的な相互接続部１０４が予伸張形態において有するのとほぼ同一の電気性能特性を維持する。複数の実施形態では、伸縮は平行移動による伸縮であってよく、分離した電子部品１０２Ａ〜Ｂの間の間隔は、伸張の結果として一定の割合（１０％、１００％、１０００％、１００００％、１０００００％など）だけ増加する。伸縮は回転による伸縮であってよく、この回転は一定の回転角（９０°、１８０°、２７０°、３６０°など）より大きくてよい。伸縮は３つの軸全てにおける伸縮であってよい。複数の実施形態では、電気的な相互接続部１０４は半導体材料から形成されてよい。電気的な相互接続部１０４は分離した電子部品１０２Ａ〜Ｂと同じ半導体材料から形成されてよく、分離した電子部品１０２Ａ〜Ｂと同時に製造されてもよい。半導体材料は単結晶半導体材料であってよい。電気的な相互接続部１０４は、金属など
、分離した電子部品１０２Ａ〜Ｂとは異なる材料から形成されてよい。複数の実施形態では、相互接続部材料１０４は、エラストマー基板６０２に緩く結合されてもよく、全く接続されなくてもよく、エラストマー基板６０２の表面より上に持ち上げられてもよい。複数の実施形態では、２つ以上の分離された半導体回路は、エラストマー基板６０２の下面６０８とは分離したエラストマー基板６０２の上面６０４上に製造されてよく、電気的な相互接続部１０４は、エラストマー基板６０２の上面６０４の高さにおいて製造されてよい。この場合、電気的な相互接続部１０４は下の高さ６０８と直接の接点を有しないでもよく、これによって、伸張時に下の高さ６０８に対する付着からほぼ自由であってよい。加えて、エラストマー基板６０２の下面６０８は波形部７０２を備えてもよく、波形部７０４は、伸張時にエラストマー基板６０２が拡張することを可能としてもよい。

Claims (39)

1. 伸縮可能な電気相互接続部において、
   ２つの電気接点を接続するための電気相互接続部であって、前記電気相互接続部は前記接点間に桟を形成するように牛耕式に配置されており、前記桟は互いに対しほぼ平行であり、前記桟のうちの複数の桟は、その長さおよびそれらの間の変位がほぼ同じであり、前記複数の桟の長さと、それらの複数の桟の間の前記変位との比は、１０：１以上である、伸縮可能な電気相互接続部。
2. 前記桟は前記接点に対しほぼ垂直である、請求項１に記載の伸縮可能な電気相互接続部。
3. 前記比は１００：１以上である、請求項１に記載の伸縮可能な電気相互接続部。
4. 前記相互接続部は伸縮時に電気的な完全性を維持する、請求項１に記載の伸縮可能な電気相互接続部。
5. 前記接点間の変位が１０００％増加するとき、前記相互接続部は電気的な完全性を維持する、請求項４に記載の伸縮可能な電気相互接続部。
6. 前記接点間の変位が１００００％増加するとき、前記相互接続部は電気的な完全性を維持する、請求項４に記載の伸縮可能な電気相互接続部。
7. 前記接点間の変位が１０００００％増加するとき、前記相互接続部は電気的な完全性を維持する、請求項４に記載の伸縮可能な電気相互接続部。
8. 相互接続部のトレース幅は、０．１〜１０マイクロメートルの範囲である、請求項１に記載の伸縮可能な電気相互接続部。
9. ２つの電気接点をエラストマー基板上に配置することをさらに含む、請求項１に記載の伸縮可能な電気相互接続部。
10. 電気接点は基板に結合されており、相互接続部は基板に結合されていない、請求項９に記載の伸縮可能な電気相互接続部。
11. 電気接点は半導体回路である、請求項９に記載の伸縮可能な電気相互接続部。
12. 電気接点は金属接点である、請求項９に記載の伸縮可能な電気相互接続部。
13. 伸縮可能な電気相互接続部において、
    ２つの電気接点を接続するための電気相互接続部であって、前記電気相互接続部は前記接点間に桟を形成するように牛耕式に配置されており、前記相互接続部は電気伝導率を維持し、前記接点間の変位が１０００％増加するとき、前記相互接続部は電気的な完全性を維持する、伸縮可能な電気相互接続部。
14. 伸縮可能な相互接続部を用いて２つの電気接点を電気的に相互接続する工程であって、前記相互接続部は前記伸縮可能な相互接続部の電気的な完全性を維持しつつ、前記２つの電気接点間において約１８０度以内で捻れる性能を有する、前記工程を含む方法。
15. 伸縮可能な表面を有する本体部と、
    伸縮可能な電子回路とを備え、該電子回路は、
    （ｉ）第１の個別の動作デバイスと、
    （ｉｉ）第２の個別の動作デバイスと、
    （ｉｉｉ）第１の個別の動作デバイスを第２の個別の動作デバイスに接続する伸縮可能な相互接続部と、を備え、前記相互接続部は、ほぼ牛耕式のパターンを有するとともに、１０００％以内の伸張時に電気伝導率を維持する性能を有し、
    前記伸縮可能な電子回路は前記本体部の伸縮可能な表面に付けられている、デバイス。
16. 前記接続は金属接点に対する接続である、請求項１５に記載のデバイス。
17. 前記接続は半導体デバイスに対する接続である、請求項１５に記載のデバイス。
18. 第１の個別の動作デバイスと、第２の個別の動作デバイスと、伸縮可能な相互接続部とはすべて、同じ材料から製造されている、請求項１５に記載のデバイス。
19. 前記材料は半導体材料である、請求項１８に記載のデバイス。
20. ２つ以上の分離した電子部品をエラストマー基板に取り付ける工程と、
    前記部品の間に牛耕式のパターンに電気的な相互接続部を配置する工程と、
    前記２つ以上の分離した電子部品を前記電気的な相互接続部で相互接続する工程と、
    部品が互いに対し分離するようにエラストマー基板を伸張させる工程と、
    前記電気的な相互接続部は、前記電気的な相互接続部が伸張前の形態において有するのとほぼ同一の電気性能特性を維持する、方法。
21. 伸縮は平行移動による伸縮である、請求項２０に記載の方法。
22. 前記分離した電子部品の間の間隔は、伸張の結果として一定の割合だけ増加する、請求項２１に記載の方法。
23. 前記割合は１０％である、請求項２２に記載の方法。
24. 前記割合は１００％である、請求項２２に記載の方法。
25. 前記割合は１，０００％である、請求項２２に記載の方法。
26. 前記割合は１０，０００％である、請求項２２に記載の方法。
27. 前記割合は１００，０００％である、請求項２２に記載の方法。
28. 伸縮は回転による伸縮である、請求項２０に記載の方法。
29. 前記回転は１８０度以上である、請求項２８に記載の方法。
30. 伸縮は３つの軸全てにおける伸縮である、請求項２０に記載の方法。
31. 前記電気的な相互接続部は半導体材料から形成される、請求項２０に記載の方法。
32. 前記電気的な相互接続部は分離した電子部品と同じ半導体材料から形成される、請求項２０に記載の方法。
33. 前記電気的な相互接続部は、分離した電子部品と同時に製造される、請求項３２に記載の方法。
34. 前記半導体材料は単結晶半導体材料である、請求項３２に記載の方法。
35. 前記電気的な相互接続部は、分離した電子部品とは異なる材料から形成される、請求項２０に記載の方法。
36. 前記異なる材料は金属である、請求項３５に記載の方法。
37. 前記異なる材料は、エラストマー基板に緩く結合される、請求項３５に記載の方法。
38. ２つ以上の分離された半導体回路は、エラストマー基板の下面とは分離したエラストマー基板の上面上に製造され、前記電気的な相互接続部は、エラストマー基板の上面の高さにおいて製造される、請求項２０に記載の方法。
39. エラストマー基板の下面は波形部を含む、請求項３８に記載の方法。

Images