JP2015159168A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2015159168A JP2015159168A JP2014032738A JP2014032738A JP2015159168A JP 2015159168 A JP2015159168 A JP 2015159168A JP 2014032738 A JP2014032738 A JP 2014032738A JP 2014032738 A JP2014032738 A JP 2014032738A JP 2015159168 A JP2015159168 A JP 2015159168A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- region
- semiconductor
- channel
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
はじめに、本発明の実施の形態1について図1A〜図1Fを用いて説明する。図1A〜図1Fは、本発明の実施の形態1における半導体装置の製造方法を説明する途中の工程の状態を示す断面図(a)および平面図(b)である。
次に、本発明の実施の形態2について、図3A〜図3Hを用いて説明する。図3A〜図3Hは、本発明の実施の形態2における半導体装置の製造方法を説明する途中の工程の状態を示す断面図(a)および平面図(b)である。
次に、本発明の実施の形態3について、図4A〜図4Hを用いて説明する。図4A〜図4Hは、本発明の実施の形態3における半導体装置の製造方法を説明する途中の工程の状態を示す断面図(a)および平面図(b)である。
次に、本発明の実施の形態4について、図5A〜図5Eを用いて説明する。図5A〜図5Eは、本発明の実施の形態4における半導体装置の製造方法を説明する途中の工程の状態を示す断面図(a)および平面図(b)である。
次に、本発明の実施の形態5について、図6A〜図6Gを用いて説明する。図6A〜図6Gは、本発明の実施の形態5における半導体装置の製造方法を説明する途中の工程の状態を示す断面図(a)および平面図(b)である。
次に、本発明の実施の形態6について、図7A〜図7Gを用いて説明する。図7A〜図7Gは、本発明の実施の形態6における半導体装置の製造方法を説明する途中の工程の状態を示す断面図(a)および平面図(b)である。
Claims (17)
- 窒化物半導体からなる第1半導体層の上に、一部の前記第1半導体層表面が露出した状態で絶縁層を形成する絶縁層形成工程と、
前記絶縁層を選択成長マスクとした選択横方向成長により、一部の前記第1半導体層表面が露出した領域より窒化物半導体をエピタキシャル成長して前記絶縁層の上にチャネルとなる第2半導体層を形成するチャネル形成工程と、
前記絶縁層の下に配置されるゲート電極を形成するゲート電極形成工程と、
前記第2半導体層の上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と
を備えることを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第1半導体層は、n型の窒化物半導体から構成し、
前記第2半導体層は、p型の窒化物半導体から構成し、
前記第2半導体層の前記チャネルとなる領域に、所定の距離離間させ、n型の不純物を導入したソース領域およびドレイン領域を形成するソース・ドレイン領域形成工程を備え、
前記絶縁層形成工程では、一部の前記絶縁層を除去して一部の前記第1半導体層表面が露出した状態とし、
前記チャネル形成工程では、前記絶縁層を覆う状態に前記第2半導体層を形成し、前記チャネルとなる領域以外の前記第2半導体層を除去し、
前記ソース・ドレイン電極形成工程では、前記ソース領域および前記ドレイン領域の各々にオーミック性電極を形成して前記ソース電極および前記ドレイン電極を形成し、
前記ゲート電極形成工程では、前記第1半導体層に接続するオーミック性電極配線を形成し、前記チャネルとなる領域の下の前記第1半導体層をゲート電極とする
ことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第1半導体層は、絶縁性を有する窒化物半導体から構成し、
前記ゲート電極形成工程では、チャネルとなる領域内の一部の前記第1半導体層にn型の不純物を導入することで前記ゲート電極を形成し、
前記絶縁層形成工程では、一部の前記絶縁層を除去して一部の前記第1半導体層表面が露出した状態とし、
前記チャネル形成工程では、前記絶縁層を覆う状態に前記第2半導体層を形成し、前記チャネルとなる領域以外の前記第2半導体層を除去し、
前記第2半導体層の前記チャネルとなる領域に、ゲート電極形成領域を挟んで所定の距離離間させ、n型の不純物を導入したソース領域およびドレイン領域を形成するソース・ドレイン領域形成工程を備え、
前記ソース・ドレイン電極形成工程では、前記ソース領域および前記ドレイン領域の各々にオーミック性電極を形成して前記ソース電極および前記ドレイン電極を形成する
ことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第2半導体層の前記チャネルとなる領域に、所定の距離離間させ、n型の不純物を導入したソース領域およびドレイン領域を形成するソース・ドレイン領域形成工程を備え、
前記第2半導体層は、p型の窒化物半導体から構成し、
前記絶縁層形成工程では、一部の前記絶縁層を除去して一部の前記第1半導体層表面が露出した状態とし、
前記チャネル形成工程では、前記絶縁層を覆う状態に前記第2半導体層を形成し、前記チャネルとなる領域以外の前記第2半導体層を除去し、
前記ソース・ドレイン電極形成工程では、前記ソース領域および前記ドレイン領域の各々にオーミック性電極を形成して前記ソース電極および前記ドレイン電極を形成し、
前記ゲート電極形成工程では、チャネルとなる領域内のソース領域およびドレイン領域に挟まれた領域において、前記絶縁層を形成する前に前記第1半導体層の上に金属から構成された前記ゲート電極を形成し、
前記絶縁層形成工程では、前記ゲート電極の存在により形成される前記絶縁層の表面の凹凸を平坦化する
ことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第1半導体層は、n型の窒化物半導体から構成し、
前記第2半導体層は、アンドープの窒化物半導体から構成し、
前記絶縁層形成工程では、一部の前記絶縁層を除去して一部の前記第1半導体層表面が露出した状態とし、
前記チャネル形成工程では、前記絶縁層を覆う状態に前記第2半導体層を形成するとともに、前記第2半導体層の上に、前記第2半導体層に2次元電子ガスを生成させるための窒化物半導体から構成された第3半導体層を形成し、この後、前記チャネルとなる領域以外の前記第2半導体層および前記第3半導体層を除去し、
前記ソース・ドレイン電極形成工程では、前記チャネルとなる領域における前記第3半導体層のソース領域およびドレイン領域の各々にオーミック性電極を形成して前記ソース電極および前記ドレイン電極を形成し、
前記ゲート電極形成工程では、前記第1半導体層に接続するオーミック性電極配線を形成し、前記チャネルとなる領域の下の前記第1半導体層をゲート電極とする
ことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第1半導体層は、絶縁性を有する窒化物半導体から構成し、
前記第2半導体層は、アンドープの窒化物半導体から構成し、
前記ゲート電極形成工程では、チャネルとなる領域内の一部の前記第1半導体層にn型の不純物を導入することで前記ゲート電極を形成し、
前記絶縁層形成工程では、一部の前記絶縁層を除去して一部の前記第1半導体層表面が露出した状態とし、
前記チャネル形成工程では、前記絶縁層を覆う状態に前記第2半導体層を形成するとともに、前記第2半導体層の上に、前記第2半導体層に2次元電子ガスを生成させるための窒化物半導体から構成された第3半導体層を形成し、この後、前記チャネルとなる領域以外の前記第2半導体層および前記第3半導体層を除去し、
前記ソース・ドレイン電極形成工程では、前記チャネルとなる領域における前記第3半導体層の上に、ゲート電極形成領域を挟んで所定の距離離間させたソース領域およびドレイン領域の各々にオーミック性電極を形成して前記ソース電極および前記ドレイン電極を形成する
ことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第2半導体層は、アンドープの窒化物半導体から構成し、
前記絶縁層形成工程では、一部の前記絶縁層を除去して一部の前記第1半導体層表面が露出した状態とし、
前記チャネル形成工程では、前記絶縁層を覆う状態に前記第2半導体層を形成するとともに、前記第2半導体層の上に、前記第2半導体層に2次元電子ガスを生成させるための窒化物半導体から構成された第3半導体層を形成し、この後、前記チャネルとなる領域以外の前記第2半導体層および前記第3半導体層を除去し、
前記ソース・ドレイン電極形成工程では、前記チャネルとなる領域における前記第3半導体層の上に、所定の距離離間させたソース領域およびドレイン領域の各々にオーミック性電極を形成して前記ソース電極および前記ドレイン電極を形成し、
前記ゲート電極形成工程では、チャネルとなる領域内のソース領域およびドレイン領域に挟まれた領域において、前記絶縁層を形成する前に前記第1半導体層の上に金属から構成された前記ゲート電極を形成し、
前記絶縁層形成工程では、前記ゲート電極の存在により形成される前記絶縁層の表面の凹凸を平坦化する
ことを特徴とする半導体装置の製造方法。 - 請求項1〜7のいずれか1項に記載の半導体装置の製造方法において、
前記第1半導体層および前記第2半導体層は、同じ窒化物半導体から構成することを特徴とする半導体装置の製造方法。 - 窒化物半導体からなる第1半導体層と、
一部の前記第1半導体層表面が露出した状態で、前記第1半導体層の上に形成された絶縁層と、
前記絶縁層を選択成長マスクとした選択横方向成長により一部の前記第1半導体層表面が露出した領域よりエピタキシャル成長した窒化物半導体よりなる第2半導体層より構成され、前記絶縁層の上に形成されたチャネルと、
前記絶縁層の下に配置されるゲート電極と、
前記チャネルの上に形成されたソース電極およびドレイン電極と
を備えることを特徴とする半導体装置。 - 請求項9記載の半導体装置において、
前記第1半導体層は、n型の窒化物半導体から構成され、
前記第2半導体層は、p型の窒化物半導体から構成され、
前記チャネルに形成されて所定の距離離間して配置され、n型の不純物が導入されたソース領域およびドレイン領域と、
前記第1半導体層に接続するオーミック性電極配線と
を備え、
前記ソース電極および前記ドレイン電極は、前記ソース領域および前記ドレイン領域の各々に接続するオーミック性電極であり、
前記チャネルの下の前記第1半導体層をゲート電極とする
ことを特徴とする半導体装置。 - 請求項9記載の半導体装置において、
前記第1半導体層は、絶縁性を有する窒化物半導体から構成され、
前記ゲート電極は、チャネルの領域内の一部の前記第1半導体層にn型の不純物を導入することで形成され、
前記チャネルに形成されて所定の距離離間して配置され、n型の不純物が導入されたソース領域およびドレイン領域を備え、
前記ソース電極および前記ドレイン電極は、前記ソース領域および前記ドレイン領域の各々に接続するオーミック性電極である
ことを特徴とする半導体装置。 - 請求項9記載の半導体装置において、
前記第2半導体層は、p型の窒化物半導体から構成され、
前記チャネルに形成されて所定の距離離間して配置され、n型の不純物が導入されたソース領域およびドレイン領域を備え、
前記ソース電極および前記ドレイン電極は、前記ソース領域および前記ドレイン領域の各々に接続するオーミック性電極であり、
前記ゲート電極は、チャネルとなる領域内のソース領域およびドレイン領域に挟まれた領域において、前記絶縁層の下の前記第1半導体層の上に形成された金属のパターンから構成され、
前記絶縁層の表面は、前記ゲート電極の存在により形成される表面の凹凸が平坦化されている
ことを特徴とする半導体装置。 - 請求項9記載の半導体装置において、
前記第1半導体層は、n型の窒化物半導体から構成され、
前記第2半導体層は、アンドープの窒化物半導体から構成され、
前記チャネルの上に、前記チャネルに2次元電子ガスを生成させるための窒化物半導体から構成された第3半導体層と、
前記第1半導体層に接続するオーミック性電極配線と
を備え、
前記ソース電極および前記ドレイン電極は、前記チャネルの領域における前記第3半導体層のソース領域およびドレイン領域の各々に形成されたオーミック性電極であり、
前記チャネルの下の前記第1半導体層をゲート電極とする
ことを特徴とする半導体装置。 - 請求項9記載の半導体装置において、
前記第1半導体層は、絶縁性を有する窒化物半導体から構成され、
前記第2半導体層は、アンドープの窒化物半導体から構成され、
前記ゲート電極は、前記チャネルの領域の一部の前記第1半導体層にn型の不純物を導入することで形成され、
前記チャネルの上に、前記チャネルに2次元電子ガスを生成させるための窒化物半導体から構成された第3半導体層を備え、
前記ソース電極および前記ドレイン電極は、前記チャネルの領域における前記第3半導体層のソース領域およびドレイン領域の各々に形成されたオーミック性電極である
ことを特徴とする半導体装置。 - 請求項9記載の半導体装置において、
前記第2半導体層は、アンドープの窒化物半導体から構成され、
前記チャネルの上に、前記チャネルに2次元電子ガスを生成させるための窒化物半導体から構成された第3半導体層を備え、
前記ソース電極および前記ドレイン電極は、前記チャネルの領域における前記第3半導体層のソース領域およびドレイン領域の各々に形成されたオーミック性電極であり、
前記ゲート電極は、チャネルとなる領域内のソース領域およびドレイン領域に挟まれた領域において、前記絶縁層の下の前記第1半導体層の上に形成された金属のパターンから構成され、
前記絶縁層の表面は、前記ゲート電極の存在により形成される表面の凹凸が平坦化されている
ことを特徴とする半導体装置。 - 請求項13〜15のいずれか1項に記載の半導体装置において、
前記第3半導体層は、In1-x-yAlxGayN(0≦x≦1、0≦y≦1、0≦x+y≦1)で表される窒化物半導体から構成されていることを特徴とする半導体装置。 - 請求項9〜16のいずれか1項に記載の半導体装置において、
前記第1半導体層および前記第2半導体層は、In1-x-yAlxGayN(0≦x≦1、0≦y≦1、0≦x+y≦1)で表される窒化物半導体から構成されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014032738A JP6073825B2 (ja) | 2014-02-24 | 2014-02-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014032738A JP6073825B2 (ja) | 2014-02-24 | 2014-02-24 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015159168A true JP2015159168A (ja) | 2015-09-03 |
JP6073825B2 JP6073825B2 (ja) | 2017-02-01 |
Family
ID=54182973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014032738A Active JP6073825B2 (ja) | 2014-02-24 | 2014-02-24 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6073825B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0432264A (ja) * | 1990-05-29 | 1992-02-04 | Hitachi Ltd | 半導体装置及びその製造方法 |
JPH07211913A (ja) * | 1994-01-27 | 1995-08-11 | Hitachi Ltd | 半導体装置及びその製造方法 |
JPH08148589A (ja) * | 1994-11-25 | 1996-06-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH08293607A (ja) * | 1995-04-21 | 1996-11-05 | Citizen Watch Co Ltd | 半導体集積回路装置およびその製造方法 |
JP2000036602A (ja) * | 1998-07-17 | 2000-02-02 | Sony Corp | 薄膜トランジスタ及びその製造方法と表示装置 |
JP2004023023A (ja) * | 2002-06-20 | 2004-01-22 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体素子 |
JP2005244204A (ja) * | 2004-01-26 | 2005-09-08 | Semiconductor Energy Lab Co Ltd | 電子機器、半導体装置およびその作製方法 |
-
2014
- 2014-02-24 JP JP2014032738A patent/JP6073825B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0432264A (ja) * | 1990-05-29 | 1992-02-04 | Hitachi Ltd | 半導体装置及びその製造方法 |
JPH07211913A (ja) * | 1994-01-27 | 1995-08-11 | Hitachi Ltd | 半導体装置及びその製造方法 |
JPH08148589A (ja) * | 1994-11-25 | 1996-06-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH08293607A (ja) * | 1995-04-21 | 1996-11-05 | Citizen Watch Co Ltd | 半導体集積回路装置およびその製造方法 |
JP2000036602A (ja) * | 1998-07-17 | 2000-02-02 | Sony Corp | 薄膜トランジスタ及びその製造方法と表示装置 |
JP2004023023A (ja) * | 2002-06-20 | 2004-01-22 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体素子 |
JP2005244204A (ja) * | 2004-01-26 | 2005-09-08 | Semiconductor Energy Lab Co Ltd | 電子機器、半導体装置およびその作製方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6073825B2 (ja) | 2017-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7498618B2 (en) | Nitride semiconductor device | |
US9035353B2 (en) | Compound semiconductor device comprising electrode above compound semiconductor layer and method of manufacturing the same | |
US9171946B2 (en) | Nitride semiconductor device and method of manufacturing the same | |
JP5825017B2 (ja) | 化合物半導体装置及びその製造方法 | |
US7465968B2 (en) | Semiconductor device and method for fabricating the same | |
WO2009110254A1 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2009016655A (ja) | 電界効果半導体装置及びその製造方法 | |
KR20130048688A (ko) | 화합물 반도체 장치 및 그 제조 방법 | |
JP2010103425A (ja) | 窒化物半導体装置 | |
JP5655424B2 (ja) | 化合物半導体装置 | |
JP2015065241A (ja) | 半導体装置の製造方法および半導体装置 | |
JP6343807B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
US10600901B2 (en) | Compound semiconductor device and manufacturing method thereof | |
JP2008210936A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
JP2016054215A (ja) | 化合物半導体装置及びその製造方法 | |
WO2018181237A1 (ja) | 半導体装置 | |
JP6236919B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2008159842A (ja) | 半導体装置及びその製造方法 | |
JP2019114581A (ja) | 化合物半導体装置及びその製造方法 | |
JP2010153748A (ja) | 電界効果半導体装置の製造方法 | |
JP6073825B2 (ja) | 半導体装置およびその製造方法 | |
JP5857409B2 (ja) | 化合物半導体装置及びその製造方法 | |
WO2021243603A1 (zh) | 半导体结构及其制作方法 | |
JP7100241B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2017034019A (ja) | 電界効果トランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6073825 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |