JP2004023023A - 窒化物半導体素子 - Google Patents
窒化物半導体素子 Download PDFInfo
- Publication number
- JP2004023023A JP2004023023A JP2002179474A JP2002179474A JP2004023023A JP 2004023023 A JP2004023023 A JP 2004023023A JP 2002179474 A JP2002179474 A JP 2002179474A JP 2002179474 A JP2002179474 A JP 2002179474A JP 2004023023 A JP2004023023 A JP 2004023023A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- nitride
- layer
- semiconductor layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】従来の酸化シリコン膜、窒化シリコン膜と同等の優れた絶縁性を持ち、その上に成長される窒化物半導体層の横方向の選択成長速度が速いという特性を持つアルミナ膜を用い、素子の作製工程が容易で、かつ高性能の窒化物半導体素子を実現する。
【解決手段】基板1上に作製した窒化物半導体層(例えばGaN層2)と、窒化物半導体層上に形成したアルミナマスク(アルミナ膜)3aと、窒化物半導体層およびアルミナマスク3a上に形成した窒化物半導体層を有する窒化物半導体素子とする。基板1は、サファイア、炭化ケイ素、シリコン、または窒化ガリウムのうちのいずれか1種を用い、窒化物半導体層は窒化ガリウム、窒化アルミニウム、または窒化インジウムのうちより選択される1種以上を含む窒化物半導体層よりなる構成の窒化物半導体素子とする。
【選択図】図1
【解決手段】基板1上に作製した窒化物半導体層(例えばGaN層2)と、窒化物半導体層上に形成したアルミナマスク(アルミナ膜)3aと、窒化物半導体層およびアルミナマスク3a上に形成した窒化物半導体層を有する窒化物半導体素子とする。基板1は、サファイア、炭化ケイ素、シリコン、または窒化ガリウムのうちのいずれか1種を用い、窒化物半導体層は窒化ガリウム、窒化アルミニウム、または窒化インジウムのうちより選択される1種以上を含む窒化物半導体層よりなる構成の窒化物半導体素子とする。
【選択図】図1
Description
【0001】
【発明の属する技術分野】
本発明はアルミナ膜を絶縁膜として導入した窒化物半導体素子に関する。
【0002】
【従来の技術】
窒化物半導体素子は、近年急激な進歩を遂げている。青色発光ダイオード、青紫色レーザーはすでに量産化されており、電界効果トランジスタも実用化に間近なところまで研究・開発が進んでいる。しかし、窒化物半導体素子の特性は、現在のところ、材料特性に大きく依存したものであり、今後の素子特性の向上には、その加工等により、素子構造を工夫する必要がある。そのような素子構造の工夫として、レーザー素子での電流狭窄構造、電界効果トランジスタでの絶縁層の導入など、素子内の電流制御技術が挙げられる。
【0003】
電流狭窄レーザーは、横方向においてもキャリアと光を閉じ込めることができ、また素子稼動に必要な電流を低減できるため、発振しきい電流密度の低下、低消費電力化などのレーザーの特性向上に繋がる。電界効果トランジスタにおいての絶縁層の導入は、基板近傍の高密度の欠陥領域をチャネル部から電気的に遮断させること、下地のGaN層を通じた素子間の漏れ電流を防ぐことで、高速化、低消費電力化が期待できる。それらの素子構造の作製のため、以下のような試みがなされている。
【0004】
(1)埋め込み電流狭窄構造
電流狭窄構造は通常、絶縁部を逆バイアスが掛かるようなドーピング制御により作製する。まず、結晶成長でレーザー構造を作製し、その後ウェットエッチング、あるいはドライエッチングにより活性層部を残した後、周囲を削り、その後、削られた領域を埋め込み再成長して絶縁部を形成するという製造法をとる。
【0005】
(2)選択成長による電流狭窄構造
酸化シリコンまたは窒化シリコンにより絶縁膜を形成する手法も考えられる。製造法としては横方向の選択成長を用いる。すなわち、下地となるGaN(窒化ガリウム)層上に、酸化シリコン膜または窒化シリコン膜よりなる絶縁膜に、ストライプ状のマスク部と窓部のパターンを形成し、選択成長により、窓部からマスク上へ横方向に成長させることで、電流狭窄構造を形成する製造法である。
【0006】
(3)HFET(ヘテロ接合電界効果トランジスタ)構造への絶縁膜の形成
窒化物半導体であるHFETへの絶縁層の形成には、従来では低圧MOVPE(有機金属気相エピタキシー)成長によりGaNを形成するという手法がとられている。サファイアあるいはSiC(炭化ケイ素)基板上のGaN層上に、76Torr(≒10132Pa)程度の減圧にしてGaN層を成長する。この層は結晶晶質が低く、高抵抗となるため絶縁層となる。その後、チャネルが形成されるGaN層を成膜し、その上にSiをドープしたA1GaN層を形成するという製造法をとる。
【0007】
【発明が解決しようとする課題】
以下に述べる、従来のようなドーピング制御、低圧力でのGaN層の成長という窒化物半導体層を用いた絶縁層の形成では、窒化物半導体層の結晶欠陥、高いバックグラウンドキャリア濃度のため、十分な絶縁層の形成が困難であるという課題がある。十分な絶縁性を得るためには絶縁膜を用いる必要がある。また、酸化シリコン膜、または窒化シリコン膜は十分な絶縁性を持つものの、横方向の選択成長速度が遅く、素子設計に課題がある。
【0008】
(1)埋め込み電流狭窄構造
窒化物半導体での結晶成長は、コスト等の実用上の問題から、サファイア、SiC基板が用いられる。そのため、これらの基板との格子不整合、熱膨張係数差から高密度の転位が発生する。高密度の転位は、窒化物半導体の特性の劣化を招く。ドーピング制御により絶縁層の形成を試みるとき、この高密度の転位により少なからずリーク電流が発生する。そのため、絶縁部にも若干電流が流れてしまうという問題がある。また、窒化物半導体のエッチングでは、適当なエッチャントが無く、ウェットエッチングが困難であるため、ドライエッチングが適用されるが、そのためのエッチングダメージによりレーザー素子の劣化を招くことも問題である。
【0009】
(2)酸化シリコン(窒化シリコン)絶縁膜上の選択成長による電流狭窄構造この手法においては、酸化シリコン(または窒化シリコン)を絶縁マスク材料として用いた場合に、横方向の選択成長速度が遅いという課題がある。縦方向の選択成長速度との比で、最大1:5程度である。そのため、広い領域で絶縁領域を形成することが困難であり、素子設計上の課題が生じる。
【0010】
(3)HFET構造への絶縁膜の形成
従来の低圧力でのGaN成長では、結晶晶質の劣化による低移動度化が期待できる。しかし、結晶の劣化はバックグラウンドキャリア濃度の増加を招くことになる。また、GaN膜では、酸化シリコン、窒化シリコン、アルミナ膜等と比較した場合に、十分に電流を遮断させることができないという課題がある。
【0011】
以上、述べたように従来のドーピング制御、低圧力でのGaN成長という窒化物半導体を用いた絶縁層の形成では、窒化物半導体の結晶欠陥、高いバックグラウンドキャリア濃度のため、十分な絶縁層の形成が困難であるという課題がある。十分な絶縁性を得るためには、絶縁膜を用いる必要がある。また、酸化シリコン、窒化シリコンは十分な絶縁性を持つものの、横方向の選択成長速度が遅く、素子設計に課題がある。
【0012】
本発明の目的は、上記従来技術における問題点を解消し、従来の酸化シリコン膜、窒化シリコン膜と同等あるいはそれ以上の優れた絶縁性を持ち、その上に成長される窒化物半導体層の横方向の選択成長速度が速いという特性を有するアルミナ膜を用い、素子の作製工程が容易で、かつ高性能の窒化物半導体素子を実現することにある。
【0013】
【課題を解決するための手段】
上記目的を達成するために、本発明は特許請求の範囲に記載のような構成とするものである。すなわち、
請求項1に記載のように、基板上に作製した窒化物半導体層と、上記窒化物半導体層上に形成したアルミナ(Al2O3)膜と、上記の窒化物半導体層およびアルミナ膜上に形成した窒化物半導体層を有する窒化物半導体素子とするものである。
【0014】
また、請求項2に記載のように、請求項1において、上記基板はサファイア、炭化ケイ素(SiC)、シリコン(Si)、または窒化ガリウム(GaN)のうちのいずれか1種よりなる窒化物半導体素子とするものである。
【0015】
また、請求項3に記載のように、請求項1または請求項2において、上記窒化物半導体層は窒化ガリウム(GaN)、窒化アルミニウム(AlN)、または窒化インジウム(InN)のうちより選択される1種以上を含む窒化物半導体素子とするものである。
【0016】
また、請求項4に記載のように、請求項1または請求項2において、上記窒化物半導体層は窒化ガリウム(GaN)、窒化アルミニウム(AlN)、または窒化インジウム(InN)のうちより選択される1種以上を含む3元混晶層もしくは4元混晶層よりなる窒化物半導体素子とするものである。
【0017】
また、請求項5に記載のように、請求項1または請求項2において、上記窒化物半導体層は窒化ガリウム(GaN)、窒化アルミニウム(AlN)、または窒化インジウム(InN)のうちより選択される1種以上を含む3元混晶層もしくは4元混晶層を複数層堆積してなる窒化物半導体素子とするものである。
【0018】
また、請求項6に記載のように、請求項1ないし請求項5のいずれか1項において、上記窒化物半導体素子は、アルミナ膜を用いた電流狭窄構造を有する発光素子である窒化物半導体素子とするものである。
【0019】
また、請求項7に記載のように、請求項1ないし請求項5のいずれか1項において、上記窒化物半導体素子は、上記基板上の窒化物半導体層と、上記窒化物半導体素子間を、アルミナ膜を用いることにより電気的に遮断された構造を有する窒化物半導体素子とするものである。
【0020】
本発明は、アルミナ膜が窒化物半導体以上の絶縁性を持つこと、およびアルミナ膜をマスクとし、その上に成長される窒化物半導体層の横方向の選択成長速度が、酸化シリコン膜や窒化シリコン膜をマスクとした場合よりも数倍速いという特性を利用するものである。すなわち、アルミナ膜をマスク材として用いたときに、その上に成長される窒化物半導体層(例えばGaN層等)の横方向の選択成長速度が、酸化シリコン膜や窒化シリコン膜をマスク材として用いた場合の横方向の選択成長速度よりも数倍速いという特性を有するアルミナ膜を用いることにより、窒化物半導体素子を作製する場合において、その作製工程が容易となり、かつ高い絶縁性を有する高性能の窒化物半導体素子を実現することができる。その結果、例えば電流狭窄レーザー等の発光素子の発振しきい電流密度の低下、低消費電力化、電界効果トランジスタ等における高周波特性、低消費電力化などの素子特性を向上できる効果がある。
【0021】
【発明の実施の形態】
次に、本発明の実施の形態を挙げ、図面を用いてさらに詳細に説明する。
まず、アルミナ膜の絶縁破壊電界について述べる。アルミナ膜の成膜装置としてAFTEX−6000を用い、種々の厚さのアルミナ膜を絶縁基板上に形成し、その絶縁破壊電界を調べた。絶縁破壊電界は、アルミナ膜の膜厚が3nmで約1V、10nmで約10V、40nmで約30V程度である。
【0022】
図1(a)、(b)に、アルミナマスク(アルミナ膜)3aと、酸化シリコン(または窒化シリコン)膜3bをマスクとして用いたときの、マスク上の窓5部に成長させたGaN再成長層4の横方向成長速度の比較を示す。それぞれのマスク部の幅は30μmで、窓5部は1μmのストライプ状のパターンを、基板1のGaN層2上に形成し、その上にGaNを再成長させてGaN再成長層4を形成し、その縦横比を測定した。
【0023】
酸化シリコン(窒化シリコン)膜3bをマスクとして用いた場合には、最大でも縦方向の選択成長の厚さ1μmに対し、横方向の選択成長の度合、すなわち、酸化シリコン(窒化シリコン)膜3bの絶縁膜上に広がった長さは5μm程度に留まったのに対し、アルミナマスク(アルミナ膜)3aを用いた場合には10μmまで伸びており、アルミナ膜3aでの横方向の選択成長速度の速さを確認することができた。
【0024】
〈実施の形態1〉
(1)電流狭窄構造の作製
図2に、レーザー素子等の発光素子にアルミナ膜を用いた場合の電流狭窄構造を示す。図において、10は基板(サファイアまたはSiC基板)、11はn−AlGaN層、12はn−GaN層、13はアルミナマスク(ストライプパターン)、14はn−GaN再成長層、15は活性層、16はp−GaN層、17はp−AlGaN層、18は電極、19は窓を示す。
【0025】
サファイアあるいはSiC基板10上に、MOVPE法により、n型A1GaN層11、n型GaN層12を成膜し、一度、反応炉の外に取り出し、ストライプパターンを有するアルミナ膜13を形成する。パターン形成はリフトオフ法で行った。その後、再び反応炉に挿入し、n型GaNを再成長させて、n型GaN再成長膜14を形成し、ストライプパターンのアルミナマスク13を埋め込む。その後、活性層15、p型GaN層16、p型A1GaN層17を成長し、電極18を形成して、図2に示すような電流狭窄構造を作製する。
【0026】
〈実施の形態2〉
(2)絶縁膜中間層の作製
図3に、レーザー素子等の窒化物半導体素子に、アルミナ膜を絶縁膜中間層として用いた場合の電流狭窄構造を示す。図において、20はサファイア(またはSiC)基板、21はi−GaN層、22はi−GaN再成長層、23は2次元電子ガス、24はn−AlGaN層、25はアルミナマスク、26はゲート電極、27はソース電極、28はドレイン電極を示す。
【0027】
サファイアあるいはSiC基板20上に、MOVPE法によりGaNを成長させi−GaN層21を形成した後、上記実施の形態1の電流狭窄構造の場合と同様にして、リフトオフ法により、ストライプパターンのアルミナマスク25を形成する。下地のi−GaN層21との絶縁効果を高めるため、ストライプパターンの窓の幅を1μm、アルミナマスク25の幅を20μmとする。
【0028】
再び、反応炉に試料を挿入し、GaNを再成長させ、i−GaN再成長層22を形成し、横方向の選択成長でアルミナマスク25上を埋め込む。i−GaN再成長層22は、厚さが1μm堆積時点でアルミナマスク25は埋め込まれる。その上に、Al組成15%のSiドープn−AlGaN層24を30nm堆積する。次いで、ソース電極27、ゲート電極26、ドレイン電極28を形成して、HFET等の窒化物半導体素子を作製する。
【0029】
【発明の効果】
本発明は、窒化物半導体素子における絶縁膜形成において、絶縁性が高いアルミナ膜をマスク材として用いたときに、GaN等の窒化物半導体層の横方向の選択成長速度が速いというアルミナ膜の特徴を利用することで、従来技術より高い絶縁性を持つ絶縁膜を、より容易に作製することができる。その結果、電流狭窄レーザー等の発光素子の発振しきい電流密度の低下、低消費電力化、電界効果トランジスタ等の窒化物半導体素子における高周波特性、低消費電力化などの素子の特性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態で例示したアルミナ膜〔図1(a)〕と、酸化シリコン膜(窒化シリコン膜)〔図1(b)〕とを、マスクとして用いた場合の各々マスク上に成長される窒化物半導体層の横方向の選択成長速度を比較して示す図。
【図2】本発明の実施の形態で例示し窒化物半導体素子にアルミナ膜を用いた場合の電流狭窄構造を示す模式図。
【図3】本発明の実施の形態で例示した窒化物半導体素子にアルミナ膜を絶縁膜中間層として用いた場合の電流狭窄構造を示す模式図。
【符号の説明】
1…基板
2…GaN層(窒化物半導体層)
3a…アルミナマスク(アルミナ膜)
3b…酸化シリコン膜(または窒化シリコン膜)
4…GaN再成長層
5…窓
10…基板(サファイアまたはSiC基板)
11…n−AlGaN層
12…n−GaN層
13…アルミナマスク(ストライプパターン)
14…n−GaN再成長層
15…活性層
16…p−GaN層
17…p−AlGaN層
18…電極
19…窓
20…サファイア(またはSiC)基板
21…i−GaN層
22…i−GaN再成長層
23…2次元電子ガス
24…n−AlGaN層
25…アルミナマスク
26…ゲート電極
27…ソース電極
28…ドレイン電極
【発明の属する技術分野】
本発明はアルミナ膜を絶縁膜として導入した窒化物半導体素子に関する。
【0002】
【従来の技術】
窒化物半導体素子は、近年急激な進歩を遂げている。青色発光ダイオード、青紫色レーザーはすでに量産化されており、電界効果トランジスタも実用化に間近なところまで研究・開発が進んでいる。しかし、窒化物半導体素子の特性は、現在のところ、材料特性に大きく依存したものであり、今後の素子特性の向上には、その加工等により、素子構造を工夫する必要がある。そのような素子構造の工夫として、レーザー素子での電流狭窄構造、電界効果トランジスタでの絶縁層の導入など、素子内の電流制御技術が挙げられる。
【0003】
電流狭窄レーザーは、横方向においてもキャリアと光を閉じ込めることができ、また素子稼動に必要な電流を低減できるため、発振しきい電流密度の低下、低消費電力化などのレーザーの特性向上に繋がる。電界効果トランジスタにおいての絶縁層の導入は、基板近傍の高密度の欠陥領域をチャネル部から電気的に遮断させること、下地のGaN層を通じた素子間の漏れ電流を防ぐことで、高速化、低消費電力化が期待できる。それらの素子構造の作製のため、以下のような試みがなされている。
【0004】
(1)埋め込み電流狭窄構造
電流狭窄構造は通常、絶縁部を逆バイアスが掛かるようなドーピング制御により作製する。まず、結晶成長でレーザー構造を作製し、その後ウェットエッチング、あるいはドライエッチングにより活性層部を残した後、周囲を削り、その後、削られた領域を埋め込み再成長して絶縁部を形成するという製造法をとる。
【0005】
(2)選択成長による電流狭窄構造
酸化シリコンまたは窒化シリコンにより絶縁膜を形成する手法も考えられる。製造法としては横方向の選択成長を用いる。すなわち、下地となるGaN(窒化ガリウム)層上に、酸化シリコン膜または窒化シリコン膜よりなる絶縁膜に、ストライプ状のマスク部と窓部のパターンを形成し、選択成長により、窓部からマスク上へ横方向に成長させることで、電流狭窄構造を形成する製造法である。
【0006】
(3)HFET(ヘテロ接合電界効果トランジスタ)構造への絶縁膜の形成
窒化物半導体であるHFETへの絶縁層の形成には、従来では低圧MOVPE(有機金属気相エピタキシー)成長によりGaNを形成するという手法がとられている。サファイアあるいはSiC(炭化ケイ素)基板上のGaN層上に、76Torr(≒10132Pa)程度の減圧にしてGaN層を成長する。この層は結晶晶質が低く、高抵抗となるため絶縁層となる。その後、チャネルが形成されるGaN層を成膜し、その上にSiをドープしたA1GaN層を形成するという製造法をとる。
【0007】
【発明が解決しようとする課題】
以下に述べる、従来のようなドーピング制御、低圧力でのGaN層の成長という窒化物半導体層を用いた絶縁層の形成では、窒化物半導体層の結晶欠陥、高いバックグラウンドキャリア濃度のため、十分な絶縁層の形成が困難であるという課題がある。十分な絶縁性を得るためには絶縁膜を用いる必要がある。また、酸化シリコン膜、または窒化シリコン膜は十分な絶縁性を持つものの、横方向の選択成長速度が遅く、素子設計に課題がある。
【0008】
(1)埋め込み電流狭窄構造
窒化物半導体での結晶成長は、コスト等の実用上の問題から、サファイア、SiC基板が用いられる。そのため、これらの基板との格子不整合、熱膨張係数差から高密度の転位が発生する。高密度の転位は、窒化物半導体の特性の劣化を招く。ドーピング制御により絶縁層の形成を試みるとき、この高密度の転位により少なからずリーク電流が発生する。そのため、絶縁部にも若干電流が流れてしまうという問題がある。また、窒化物半導体のエッチングでは、適当なエッチャントが無く、ウェットエッチングが困難であるため、ドライエッチングが適用されるが、そのためのエッチングダメージによりレーザー素子の劣化を招くことも問題である。
【0009】
(2)酸化シリコン(窒化シリコン)絶縁膜上の選択成長による電流狭窄構造この手法においては、酸化シリコン(または窒化シリコン)を絶縁マスク材料として用いた場合に、横方向の選択成長速度が遅いという課題がある。縦方向の選択成長速度との比で、最大1:5程度である。そのため、広い領域で絶縁領域を形成することが困難であり、素子設計上の課題が生じる。
【0010】
(3)HFET構造への絶縁膜の形成
従来の低圧力でのGaN成長では、結晶晶質の劣化による低移動度化が期待できる。しかし、結晶の劣化はバックグラウンドキャリア濃度の増加を招くことになる。また、GaN膜では、酸化シリコン、窒化シリコン、アルミナ膜等と比較した場合に、十分に電流を遮断させることができないという課題がある。
【0011】
以上、述べたように従来のドーピング制御、低圧力でのGaN成長という窒化物半導体を用いた絶縁層の形成では、窒化物半導体の結晶欠陥、高いバックグラウンドキャリア濃度のため、十分な絶縁層の形成が困難であるという課題がある。十分な絶縁性を得るためには、絶縁膜を用いる必要がある。また、酸化シリコン、窒化シリコンは十分な絶縁性を持つものの、横方向の選択成長速度が遅く、素子設計に課題がある。
【0012】
本発明の目的は、上記従来技術における問題点を解消し、従来の酸化シリコン膜、窒化シリコン膜と同等あるいはそれ以上の優れた絶縁性を持ち、その上に成長される窒化物半導体層の横方向の選択成長速度が速いという特性を有するアルミナ膜を用い、素子の作製工程が容易で、かつ高性能の窒化物半導体素子を実現することにある。
【0013】
【課題を解決するための手段】
上記目的を達成するために、本発明は特許請求の範囲に記載のような構成とするものである。すなわち、
請求項1に記載のように、基板上に作製した窒化物半導体層と、上記窒化物半導体層上に形成したアルミナ(Al2O3)膜と、上記の窒化物半導体層およびアルミナ膜上に形成した窒化物半導体層を有する窒化物半導体素子とするものである。
【0014】
また、請求項2に記載のように、請求項1において、上記基板はサファイア、炭化ケイ素(SiC)、シリコン(Si)、または窒化ガリウム(GaN)のうちのいずれか1種よりなる窒化物半導体素子とするものである。
【0015】
また、請求項3に記載のように、請求項1または請求項2において、上記窒化物半導体層は窒化ガリウム(GaN)、窒化アルミニウム(AlN)、または窒化インジウム(InN)のうちより選択される1種以上を含む窒化物半導体素子とするものである。
【0016】
また、請求項4に記載のように、請求項1または請求項2において、上記窒化物半導体層は窒化ガリウム(GaN)、窒化アルミニウム(AlN)、または窒化インジウム(InN)のうちより選択される1種以上を含む3元混晶層もしくは4元混晶層よりなる窒化物半導体素子とするものである。
【0017】
また、請求項5に記載のように、請求項1または請求項2において、上記窒化物半導体層は窒化ガリウム(GaN)、窒化アルミニウム(AlN)、または窒化インジウム(InN)のうちより選択される1種以上を含む3元混晶層もしくは4元混晶層を複数層堆積してなる窒化物半導体素子とするものである。
【0018】
また、請求項6に記載のように、請求項1ないし請求項5のいずれか1項において、上記窒化物半導体素子は、アルミナ膜を用いた電流狭窄構造を有する発光素子である窒化物半導体素子とするものである。
【0019】
また、請求項7に記載のように、請求項1ないし請求項5のいずれか1項において、上記窒化物半導体素子は、上記基板上の窒化物半導体層と、上記窒化物半導体素子間を、アルミナ膜を用いることにより電気的に遮断された構造を有する窒化物半導体素子とするものである。
【0020】
本発明は、アルミナ膜が窒化物半導体以上の絶縁性を持つこと、およびアルミナ膜をマスクとし、その上に成長される窒化物半導体層の横方向の選択成長速度が、酸化シリコン膜や窒化シリコン膜をマスクとした場合よりも数倍速いという特性を利用するものである。すなわち、アルミナ膜をマスク材として用いたときに、その上に成長される窒化物半導体層(例えばGaN層等)の横方向の選択成長速度が、酸化シリコン膜や窒化シリコン膜をマスク材として用いた場合の横方向の選択成長速度よりも数倍速いという特性を有するアルミナ膜を用いることにより、窒化物半導体素子を作製する場合において、その作製工程が容易となり、かつ高い絶縁性を有する高性能の窒化物半導体素子を実現することができる。その結果、例えば電流狭窄レーザー等の発光素子の発振しきい電流密度の低下、低消費電力化、電界効果トランジスタ等における高周波特性、低消費電力化などの素子特性を向上できる効果がある。
【0021】
【発明の実施の形態】
次に、本発明の実施の形態を挙げ、図面を用いてさらに詳細に説明する。
まず、アルミナ膜の絶縁破壊電界について述べる。アルミナ膜の成膜装置としてAFTEX−6000を用い、種々の厚さのアルミナ膜を絶縁基板上に形成し、その絶縁破壊電界を調べた。絶縁破壊電界は、アルミナ膜の膜厚が3nmで約1V、10nmで約10V、40nmで約30V程度である。
【0022】
図1(a)、(b)に、アルミナマスク(アルミナ膜)3aと、酸化シリコン(または窒化シリコン)膜3bをマスクとして用いたときの、マスク上の窓5部に成長させたGaN再成長層4の横方向成長速度の比較を示す。それぞれのマスク部の幅は30μmで、窓5部は1μmのストライプ状のパターンを、基板1のGaN層2上に形成し、その上にGaNを再成長させてGaN再成長層4を形成し、その縦横比を測定した。
【0023】
酸化シリコン(窒化シリコン)膜3bをマスクとして用いた場合には、最大でも縦方向の選択成長の厚さ1μmに対し、横方向の選択成長の度合、すなわち、酸化シリコン(窒化シリコン)膜3bの絶縁膜上に広がった長さは5μm程度に留まったのに対し、アルミナマスク(アルミナ膜)3aを用いた場合には10μmまで伸びており、アルミナ膜3aでの横方向の選択成長速度の速さを確認することができた。
【0024】
〈実施の形態1〉
(1)電流狭窄構造の作製
図2に、レーザー素子等の発光素子にアルミナ膜を用いた場合の電流狭窄構造を示す。図において、10は基板(サファイアまたはSiC基板)、11はn−AlGaN層、12はn−GaN層、13はアルミナマスク(ストライプパターン)、14はn−GaN再成長層、15は活性層、16はp−GaN層、17はp−AlGaN層、18は電極、19は窓を示す。
【0025】
サファイアあるいはSiC基板10上に、MOVPE法により、n型A1GaN層11、n型GaN層12を成膜し、一度、反応炉の外に取り出し、ストライプパターンを有するアルミナ膜13を形成する。パターン形成はリフトオフ法で行った。その後、再び反応炉に挿入し、n型GaNを再成長させて、n型GaN再成長膜14を形成し、ストライプパターンのアルミナマスク13を埋め込む。その後、活性層15、p型GaN層16、p型A1GaN層17を成長し、電極18を形成して、図2に示すような電流狭窄構造を作製する。
【0026】
〈実施の形態2〉
(2)絶縁膜中間層の作製
図3に、レーザー素子等の窒化物半導体素子に、アルミナ膜を絶縁膜中間層として用いた場合の電流狭窄構造を示す。図において、20はサファイア(またはSiC)基板、21はi−GaN層、22はi−GaN再成長層、23は2次元電子ガス、24はn−AlGaN層、25はアルミナマスク、26はゲート電極、27はソース電極、28はドレイン電極を示す。
【0027】
サファイアあるいはSiC基板20上に、MOVPE法によりGaNを成長させi−GaN層21を形成した後、上記実施の形態1の電流狭窄構造の場合と同様にして、リフトオフ法により、ストライプパターンのアルミナマスク25を形成する。下地のi−GaN層21との絶縁効果を高めるため、ストライプパターンの窓の幅を1μm、アルミナマスク25の幅を20μmとする。
【0028】
再び、反応炉に試料を挿入し、GaNを再成長させ、i−GaN再成長層22を形成し、横方向の選択成長でアルミナマスク25上を埋め込む。i−GaN再成長層22は、厚さが1μm堆積時点でアルミナマスク25は埋め込まれる。その上に、Al組成15%のSiドープn−AlGaN層24を30nm堆積する。次いで、ソース電極27、ゲート電極26、ドレイン電極28を形成して、HFET等の窒化物半導体素子を作製する。
【0029】
【発明の効果】
本発明は、窒化物半導体素子における絶縁膜形成において、絶縁性が高いアルミナ膜をマスク材として用いたときに、GaN等の窒化物半導体層の横方向の選択成長速度が速いというアルミナ膜の特徴を利用することで、従来技術より高い絶縁性を持つ絶縁膜を、より容易に作製することができる。その結果、電流狭窄レーザー等の発光素子の発振しきい電流密度の低下、低消費電力化、電界効果トランジスタ等の窒化物半導体素子における高周波特性、低消費電力化などの素子の特性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態で例示したアルミナ膜〔図1(a)〕と、酸化シリコン膜(窒化シリコン膜)〔図1(b)〕とを、マスクとして用いた場合の各々マスク上に成長される窒化物半導体層の横方向の選択成長速度を比較して示す図。
【図2】本発明の実施の形態で例示し窒化物半導体素子にアルミナ膜を用いた場合の電流狭窄構造を示す模式図。
【図3】本発明の実施の形態で例示した窒化物半導体素子にアルミナ膜を絶縁膜中間層として用いた場合の電流狭窄構造を示す模式図。
【符号の説明】
1…基板
2…GaN層(窒化物半導体層)
3a…アルミナマスク(アルミナ膜)
3b…酸化シリコン膜(または窒化シリコン膜)
4…GaN再成長層
5…窓
10…基板(サファイアまたはSiC基板)
11…n−AlGaN層
12…n−GaN層
13…アルミナマスク(ストライプパターン)
14…n−GaN再成長層
15…活性層
16…p−GaN層
17…p−AlGaN層
18…電極
19…窓
20…サファイア(またはSiC)基板
21…i−GaN層
22…i−GaN再成長層
23…2次元電子ガス
24…n−AlGaN層
25…アルミナマスク
26…ゲート電極
27…ソース電極
28…ドレイン電極
Claims (7)
- 基板上に作製した窒化物半導体層と、上記窒化物半導体層上に形成したアルミナ膜と、上記の窒化物半導体層およびアルミナ膜上に形成した窒化物半導体層を有することを特徴とする窒化物半導体素子。
- 請求項1において、上記基板はサファイア、炭化ケイ素、シリコン、または窒化ガリウムのうちのいずれか1種よりなることを特徴とする窒化物半導体素子。
- 請求項1または請求項2において、上記窒化物半導体層は窒化ガリウム、窒化アルミニウム、または窒化インジウムのうちより選択される1種以上を含むことを特徴とする窒化物半導体素子。
- 請求項1または請求項2において、上記窒化物半導体層は窒化ガリウム、窒化アルミニウム、または窒化インジウムのうちより選択される1種以上を含む3元混晶層もしくは4元混晶層よりなることを特徴とする窒化物半導体素子。
- 請求項1または請求項2において、上記窒化物半導体層は窒化ガリウム、窒化アルミニウム、または窒化インジウムのうちより選択される1種以上を含む3元混晶層もしくは4元混晶層を複数層堆積してなることを特徴とする窒化物半導体素子。
- 請求項1ないし請求項5のいずれか1項において、上記窒化物半導体素子は、アルミナ膜を用いた電流狭窄構造を有する発光素子であることを特徴とする窒化物半導体素子。
- 請求項1ないし請求項5のいずれか1項において、上記窒化物半導体素子は、上記基板上の窒化物半導体層と、上記窒化物半導体素子間を、アルミナ膜を用いることにより電気的に遮断された構造を有することを特徴とする窒化物半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002179474A JP2004023023A (ja) | 2002-06-20 | 2002-06-20 | 窒化物半導体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002179474A JP2004023023A (ja) | 2002-06-20 | 2002-06-20 | 窒化物半導体素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004023023A true JP2004023023A (ja) | 2004-01-22 |
Family
ID=31176861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002179474A Pending JP2004023023A (ja) | 2002-06-20 | 2002-06-20 | 窒化物半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004023023A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015159168A (ja) * | 2014-02-24 | 2015-09-03 | 日本電信電話株式会社 | 半導体装置およびその製造方法 |
CN114846589A (zh) * | 2019-12-26 | 2022-08-02 | 京瓷株式会社 | 半导体元件的制造方法以及半导体装置 |
-
2002
- 2002-06-20 JP JP2002179474A patent/JP2004023023A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015159168A (ja) * | 2014-02-24 | 2015-09-03 | 日本電信電話株式会社 | 半導体装置およびその製造方法 |
CN114846589A (zh) * | 2019-12-26 | 2022-08-02 | 京瓷株式会社 | 半导体元件的制造方法以及半导体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6841410B2 (en) | Method for forming group-III nitride semiconductor layer and group-III nitride semiconductor device | |
JP4990496B2 (ja) | 窒化物ベースのトランジスタ及びその製造方法 | |
US7834366B2 (en) | Semiconductor device having a group III nitride semiconductor layer | |
EP1975984B1 (en) | Compound semiconductor device including AlN layer of controlled skewness | |
US6534801B2 (en) | GaN-based high electron mobility transistor | |
US20080176366A1 (en) | Method for fabricating AIGaN/GaN-HEMT using selective regrowth | |
JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
US20100301393A1 (en) | Field effect transistor and manufacturing method therefor | |
JP2001230407A (ja) | 半導体装置 | |
JP3449116B2 (ja) | 半導体装置 | |
JP3478005B2 (ja) | 窒化物系化合物半導体のエッチング方法および半導体装置の製造方法 | |
JP2006210472A (ja) | 半導体装置及びその製造方法 | |
JP3900196B2 (ja) | Iii族窒化物半導体光素子 | |
KR101688965B1 (ko) | 반도체 소자 제조방법 | |
JP3812452B2 (ja) | ドライエッチング方法 | |
KR102077674B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
JP2005268507A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP3546634B2 (ja) | 窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法 | |
JP2009246307A (ja) | 半導体装置及びその製造方法 | |
JP2004023023A (ja) | 窒化物半導体素子 | |
JP2003229412A (ja) | ドライエッチング方法および半導体素子 | |
KR102091516B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
JP5367637B2 (ja) | 半導体素子 | |
KR101670238B1 (ko) | 반도체 소자 제조방법 | |
JP2003197645A (ja) | ヘテロ接合電界効果トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070416 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070424 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20070918 Free format text: JAPANESE INTERMEDIATE CODE: A02 |