JP2015156367A - ナノ構造材料積層体転移方法及びデバイス - Google Patents

ナノ構造材料積層体転移方法及びデバイス Download PDF

Info

Publication number
JP2015156367A
JP2015156367A JP2014257002A JP2014257002A JP2015156367A JP 2015156367 A JP2015156367 A JP 2015156367A JP 2014257002 A JP2014257002 A JP 2014257002A JP 2014257002 A JP2014257002 A JP 2014257002A JP 2015156367 A JP2015156367 A JP 2015156367A
Authority
JP
Japan
Prior art keywords
layer
nanostructured material
composite
substrate
stamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2014257002A
Other languages
English (en)
Inventor
ムーンサブ・シム
Shim Moonsub
ヌリ・オー
Oh Nuri
ユー・ザイ
Zai Yu
スージ・ナム
Nam Sooji
ジョン・エイ．ロジャーズ
A Rogers John
ボン・フーン・キム
Bong Hun Kim
サン・ユーン・ヤン
Sang Yun Yang
ピーター・トレフォナス・ザ・サード
Trefonas Peter Iii
キショリ・ケイ．デッシュパンデ
K Deshpande Kishori
ジェボム・ジュ
Jaebum Joo
チチェン・ジェイ．チャン
J Zhang Jieqian
ジョングン・パク
Jong Keun Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boston University
University of Illinois
Dow Global Technologies LLC
Rohm and Haas Electronic Materials LLC
Original Assignee
Boston University
University of Illinois
Dow Global Technologies LLC
Rohm and Haas Electronic Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boston University, University of Illinois, Dow Global Technologies LLC, Rohm and Haas Electronic Materials LLC filed Critical Boston University
Publication of JP2015156367A publication Critical patent/JP2015156367A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

【課題】量子ドットを含む新規なナノ構造材料複合体の製造方法、及びそのような方法で製造されるデバイスを提供する。【解決手段】（ａ）１）ナノ構造材料層１６及び２）ナノ構造材料層とは異なる１以上の追加の層１８、２０、２２を含む多層複合体１６’を、第１の基体１０上に提供し、（ｂ）多層複合体を第２の基体３０に移すことを含むナノ構造材料複合体を製造する方法。【選択図】図１

Description

一面において、ナノ構造材料複合体の複数の層の製造方法、及びそのような方法によって製造されるデバイスが提供される。もう一つの面では、ナノ構造材料層の転移を容易にすることができるオーバーコートフッ素含有層の使用を含む方法、及びそのような方法で製造されるデバイスが提供される。
量子ドット（ＱＤ）システムを含むナノ構造材料は、発光デバイス、太陽電池、オプトエレクトロニクスデバイス、トランジスタ、ディスプレイデバイスその他をはじめとする多数の用途に用いられてきた。量子ドットを含むナノ構造材料は、ナノ結晶構造を有する半導体材料であって、かつ量子力学的特性を示すのに十分に小さい。米国特許出願公開第２０１３／００５６７０５号及び米国特許第８０３９８４７号を参照されたい。
米国特許出願公開第２０１３／００５６７０５号明細書 米国特許第８０３９８４７号明細書
量子ドットデバイスを製造するための特定の方法が報告されている。量子ドットを含む、より複雑なデバイスを製造することをはじめとする様々な用途のために、改良された製造方法についての必要性が存在している。
我々は、ここで、ナノ構造材料システムを製造するための改善された方法及びそのような方法によって製造されたデバイスを提供する。本明細書において論じられる場合、ナノ構造材料という用語は、ヘテロ接合ナノロッドのような１以上のヘテロ接合を含むナノ結晶質ナノ粒子（ナノ粒子）だけでなく、量子ドット材料も包含する。
より詳しくは、第１の態様において、ナノ構造材料複合体又は積層体を製造する方法が提供され、この方法は、
（ａ）１）ナノ構造材料層及び２）前記ナノ構造材料層とは異なる１以上の追加の機能層を含む多層複合体を第１の基体上に提供し、
（ｂ）前記多層複合体を第２の基体上に移すことを含む。
多層複合体は様々な方法によって移されてよく、スタンプ転移が多くの場合好ましい。一実施形態では、スタンプが多層複合体の上面に接触し、その多層複合体を第１の基体から取り外し、その多層複合体を第２の基体に付着させる。その後、このスタンプはその複合体から回収されうる。
多層複合体は、好適には、電子輸送層、正孔輸送層、１以上の犠牲層、電極（例えば、カソード層）その他のような１以上の機能層と共にナノ構造材料層（例えば、量子ドット層又はヘテロ接合ナノ材料層）を含む。
更なる態様において、ナノ構造材料複合体又は積層体を製造する方法が提供され、この方法は、
（ａ）オーバーコートフッ素含有層と共にナノ構造材料を含む層状複合体を第１の基体上に提供し、
（ｂ）その層状複合体をスタンプと接触させ、
（ｃ）その層状複合体を第２の基体に移すことを含む。
好ましい方法では、スタンプがオーバーコート又は最上部のフッ素含有層に接触する。フッ素含有層は、レシーバー（第２の基体）へのナノ構造材料層複合体の放出を容易にすることができる。フッ素含有層は、フッ素含有低分子量非ポリマー系化合物、フッ素化オリゴマー及びフッ素化ポリマーのような種々のフッ素含有材料を含んでいてもよく、フッ素化ポリマーが多くの場合好ましい。第２の基体への複合体の転移後、このフッ素含有層は、好適には、例えば溶媒洗浄によって除去されうる。
本発明の上記態様の双方を利用する方法も提供される。したがって、ナノ構造材料複合体を製造する方法が提供され、その方法は、
（ａ）１）ナノ構造材料層、２）前記ナノ構造材料層とは異なる１以上の追加の機能層、及び３）オーバーコートフッ素含有層を含む多層複合体を第１の基体上に提供し、
（ｂ）前記多層複合体を第２の基体に移すことを含む。
これらの方法では、このフッ素含有層は上記したものであってよく、フッ素化ポリマーが多くの場合好ましい。第２の基体への複合体の転移後、フッ素含有層は、好適には、例えば溶媒洗浄によって除去されうる。
上記の方法では、複合体の転移は好適には単一段階で完了する、すなわち、多層複合体全体が第１の基体（ドナー基体）から第２の基体（レシーバー基体）に単一の又は一体のユニットとして移される。
好ましい方法では、複数の複合体が第２の基体に移されてもよい。例えば、赤色発光ナノ構造材料層を含む第１の複合体及び緑色発光ナノ構造材料層を含む第２の複合体が第１の（ドナー）基体から第２の（レシーバー）基体に移されてもよい。
本発明は、様々な発光デバイス、光検出器、化学センサ、光起電力デバイス（例えば、太陽電池）、トランジスタ及びダイオード、並びに本明細書に開示されるシステムを含む生物学的に活性な表面をはじめとする、本明細書に開示される方法によって得られる又は得ることができるデバイスも提供する。
本発明のその他の態様は後述する。
図１（図１Ａから１Ｅを含む）は本発明の好ましい方法を概略的に示す。 図２は本発明の更なる好ましい方法を概略的に示す。 図３Ａは構造化された表面を備える転移スタンプを示す。図３Ｂは回収後のドナー基体を示す。図３Ｃは被覆ガラス上の量子ドット（ＱＤ）パターンを示す。
我々は、ここで、単一段階での多層ナノ構造材料積層体の転移プリント（ｔｒａｎｓｆｅｒ ｐｒｉｎｔｉｎｇ）を実証した。
とりわけ、我々は、例えば、ナノ構造材料層及び電子輸送層（２層積層体）を含む積層体の有効な転移、ナノ構造材料層、電子輸送層及び電極層（３層積層体）を含む積層体の転移、並びに正孔輸送層、ナノ構造材料層、電子輸送層及び電極層（４層積層体）を含む積層体の転移など、２、３又は４層を有するナノ構造材料層積層体をはじめとする、２以上の層を有するナノ構造材料積層体の転移プリントを実証した。
我々は、多くの性能利点を提供できる本転移プリント方法を見出した。
具体的には、我々は、スピンキャストで製造された同等のデバイスにおける同等のナノ構造材料層と比べて、ナノ構造材料層の秩序化（ｏｒｄｅｒｉｎｇ）を増大させることができることを見出した。理論に束縛されないが、ナノ構造材料層のそのように増大した秩序化は、本プリント方法に伴って加えられる圧力に少なくとも部分的に起因して起こり得ると考えられる。
さらに、本積層体転移プリント方法によって、各スタック層における材料及び各層の厚さが、それぞれ、容易に最適化されうる。その上、製造されるナノ構造材料ＬＥＤデバイスのエネルギー帯図が最適化されうる。したがって、転移プリントは、基体を覆う正孔輸送層上にナノ構造材料層、電子輸送層及びカソード層を含む多層積層体に関して実証され、ここで、各層は、製造されるＲＧＢナノ構造材料−ＬＥＤの性能を最大にするように個々に最適化されることが可能である。したがって、１つの好ましい特定のシステムでは、赤色又は緑色の量子ドット／ＺｎＯ又はＴｉＯ２／アルミニウムの積層体がＰＥＤＯＴ：ＰＳＳ／インジウムスズ酸化物基体を覆うポリ［９，９−ジオクチルフルオレニル−２，７−ジイル］−コ−（４，４’−ｓｅｃ−ブチルフェニル）ジフェニルアミン）］（ＴＦＢ）上に移されることが可能である。
本明細書において言及される場合、ナノ構造材料複合体の複数の層（例えば、第１の層及び第２の層）は、第１の層の少なくとも２０、３０、４０、５０、６０、７０又は８０重量パーセントが第２の層中に存在しない１以上の材料から構成される場合に明確に異なるであろう。
ナノ構造材料複合体の層の断面寸法は、大きく異なっていてよく、好適には、例えば、１０００μｍ以下×１０００μｍ以下、並びに典型的にはより小さい、例えば、５００μｍ以下×５００μｍ以下、又は２００μｍ以下×２００μｍ以下、又はさらに１５０μｍ以下×１５０μｍ以下、又はさらに１００μｍ以下×１００μｍ以下であってもよい。
ナノ構造材料複合体の層の厚さも大きく異なっていて良く、例えば、好適には、厚さが５ｎｍ〜１００ｎｍ、より典型的には、厚さが１０ｎｍ〜２０ｎｍ又は５０ｎｍであってよい。
ここで、図面を参照すると、図１は本発明の好ましい方法を概略的に示す。
図１Ａに示されるように、シリコンウエハであってもよいドナー基体１０は、場合によっては、シラン材料、例えば、オクタデシルトリクロロシランなどでコーティングされて、好ましくは、自己組織化単分子膜（ｓｅｌｆ−ａｓｓｅｍｂｌｅｄ ｍｏｎｏｌａｙｅｒ：ＳＡＭ）層１２を提供する。このシラン材料は、好適には、ディップコーティングなどによって適用されうる。ウエハ１０上にシラン網目構造層１２を形成するように、過剰なシラン材料は、例えば、熱処理後の超音波処理によって取り除かれうる。熱処理は、利用されるシラン試薬に応じて、例えば、１００℃以上で１５〜６０分間であってよい。層１２を形成するのに適する他の材料には、例えば、オクチルトリクロロシラン及びトリクロロ（１Ｈ，１Ｈ，２Ｈ，２Ｈ−パーフルオロオクチル）シランなどのような他のシラン材料、並びにフッ素化材料が挙げられる。
必要に応じて、犠牲層１４がＳＡＭ層１２上に形成されてもよい。層１４は、好適には、例えば、約３０℃〜１４０℃の温度で容易に取り除くことができる１種以上のポリマーを含んでいてもよい。層１４のための典型的な材料には、犠牲層において単独又は組み合わせのいずれかで使用される、例えば、ポリエチレンオキシド、ポリビニルアルコール、ポリアミド酸、ポリビニルピロリドン及びポリビニルメチルエーテルが挙げられうる。層１４は、図１Ｂで示されるように、転移プロセス中のドナー基体からのナノ構造材料層１６の離脱を容易にすることができる。
転移されるであろう複合体の第１の層がナノ構造材料層ではなく、ＯＤＴＳ処理された基体上に効果的にスピンコートされるのが困難である場合がある相対的に極性の成分を含む電荷輸送層のような別の層である場合には、そのような犠牲層１４が特に好ましい場合がある。そのような好ましい実施形態では、犠牲層１４は、ＯＤＴＳ又は下にあるドナー基体の他の表面材料よりも高い表面エネルギーを有するが、依然として、その後の処理中のドナー基体からの複合体の良好な脱離を確保するために、次に適用される複合体層（例えば、電荷輸送層）と充分に異なる表面エネルギーを有する１種以上の材料を含んでいてもよい。
ナノ構造材料層１６は、例えば、スピンコーティング、スプレーコーティング、ディップコーティングなどによって、下にある層（単一もしくは複数）の上に溶液として適用されてもよい。ナノ構造材料層は、適用されたナノ構造材料が二次元配列で配列されている単分子層（ｍｏｎｏｌａｙｅｒ）として適用されてもよい。また、三次元配列を提供するようにナノ構造材料が適用されることも好ましい場合がある。
適用されたナノ構造材料層は、本明細書中の用語である、ナノ構造材料、ナノ構造材料層その他の類似する用語に包含されることになると理解されるであろう種々の材料を含むことができる。
したがって、前述の通り、本明細書中に用いられている場合のナノ構造材料という用語は、量子ドット材料、及びヘテロ接合ナノロッドのような１以上のヘテロ接合を含むナノ結晶質ナノ粒子（ナノ粒子）の両方を包含する。
適用される量子ドットは、好適には、ＩＩ−ＶＩ族材料、ＩＩＩ−Ｖ族材料、Ｖ族材料、又はそれらの組み合わせであってもよい。量子ドットは、好適には、例えば、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＨｇＳ、ＨｇＳｅ、ＨｇＴｅ、ＧａＮ、ＧａＰ、ＧａＡｓ、ＩｎＰ及びＩｎＡｓから選択される少なくとも１種を含んでいてもよい。異なる状況下では、量子ドットが２種以上の上記材料を含む化合物を含んでいてもよい。例えば、この化合物は、単なる混合状態で存在するか、２種以上の化合物の結晶が同じ結晶内で部分的に分かれている混合結晶で、例えば、コアシェル構造又は勾配構造を有する結晶で存在するか、または２種以上のナノ結晶を含む化合物で存在する２以上の量子ドットを含んでいてもよい。例えば、量子ドットは、貫通孔を備えるコア構造、又はコアとそのコアを包むシェルとを備える包み込まれた構造を有していてもよい。そのような実施形態では、コアは、例えば、ＣｄＳｅ、ＣｄＳ、ＺｎＳ、ＺｎＳｅ、ＣｄＴｅ、ＣｄＳｅＴｅ、ＣｄＺｎＳ、ＰｂＳｅ、ＡｇＩｎＺｎＳ及びＺｎＯの中の１種以上の材料を含んでいてもよい。シェルは、例えば、ＣｄＳｅ、ＺｎＳｅ、ＺｎＳ、ＺｎＴｅ、ＣｄＴｅ、ＰｂＳ、ＴｉＯ、ＳｒＳｅ及びＨｇＳｅから選択される１種以上の材料を含んでいてもよい。
複数のヘテロ接合を含む不動能化されたナノ結晶質ナノ粒子（ナノ粒子）は、デバイスとして用いられる場合には、発光を強める電荷キャリアインジェクションプロセスを好適に容易にする。また、そのようなナノ粒子は、半導体ナノ粒子と称されることもあり、かつ一次元ナノ粒子に接触する単一のエンドキャップ又は複数のエンドキャップが各末端に配置されている一次元ナノ粒子を含んでいてもよい。また、エンドキャップは、互いに接触していてもよく、一次元ナノ粒子を不動能化するように機能しうる。ナノ粒子は、少なくとも１軸の周囲で対称又は非対称であってもよい。ナノ粒子は、組成において、幾何構造及び電子構造において、又は組成及び構造の両方において非対称であってもよい。ヘテロ接合という用語は、別の半導体材料の結晶格子上に成長した１つの半導体材料を有する構造の意味である。一次元ナノ粒子という用語は、ナノ粒子の質量が、ナノ粒子の特徴的寸法（例えば、長さ）の一乗と共に変動する物体を含む。これは、次式（１）：ＭαＬｄ（式中、Ｍは粒子の質量、Ｌは粒子の長さ及びｄは粒子の次元を決定する指数である）に示される。したがって、例えば、ｄ＝１の場合、粒子の質量は粒子の長さに正比例し、その粒子は一次元ナノ粒子と称される。ｄ＝２の場合、粒子はプレートのような二次元物体であり、他方、ｄ＝３はシリンダー又は球体のような三次元物体を規定する。一次元ナノ粒子（ｄ＝１の粒子）には、ナノロッド、ナノチューブ、ナノワイヤ、ナノウィスカー、ナノリボンその他が挙げられる。一実施形態では、一次元ナノ粒子は、硬化した又は（蛇のように）波打つ場合があり、言い換えれば、１〜１．５の間にあるｄの値を有しうる。
典型的な好ましい材料が米国特許出願第１３／８３４，３２５号及び第１３／８３４，３６３号に記載されており、両方とも参照によって本明細書に組み込まれる。また、典型的な好ましい材料に関して従う実施例８も参照されたい。
一次元ナノ粒子は、好適には、直径約１ｎｍ〜１００００ナノメートル（ｎｍ）、好ましくは２ｎｍ〜５０ｎｍ、より好ましくは５ｎｍ〜２０ｎｍ（例えば、約６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９又は２０ｎｍなど）の特徴的な厚さ寸法（例えば、円形の断面積の直径、または正方形もしくは長方形の断面積の四角についての対角線）又は断面積を有する。ナノロッドは、好適には、特徴的な寸法が前記範囲内にある円形の断面積を有する剛性ロッドである。ナノワイヤ又はナノウィスカーは、曲線であり、異形状の又はぜん虫状（ｖｅｒｍｉｃｕｌａｒ）の形状を有する。ナノリボンは、４つ又は５つの線形側面による境界を有する断面積を有する。そのような断面積の例は、正方形、長方形、平行六面体、菱面体などである。ナノチューブは、ナノチューブの全長にわたる実質的に同心の穴を有し、それによりそれが管状になっている。これらの一次元ナノ粒子のアスペクト比は、２以上、好ましくは５以上、より好ましくは１０以上である。
一次元ナノ粒子は、ＩＩ−ＶＩ族材料（ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＴｅ、ＨｇＳ、ＨｇＳｅ、ＨｇＴｅなど）、ＩＩＩ−Ｖ族材料（ＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＮ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＡｌＡｓ、ＡｌＰ、ＡｌＳｂなど）、ＩＶ族材料（Ｇｅ、Ｓｉ、Ｐｂなど）、それらの合金、又はそれらの混合物を適宜に含む半導体を含む。
量子ドット材料を含むナノ構造材料は、市販されているが、例えば、金属前駆体を用いる標準的な化学的湿式法によって、並びに有機溶液の中に金属前駆体を注入し、その金属前駆体を成長させることによって製造されてもよい。量子ドットを含むナノ構造材料のサイズは、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の波長の光を吸収又は放射するように調整することができる。
電子輸送層１８が、ナノ構造材料層１６の上に形成されうる。例えば、層１８は、赤色ナノ構造材料層のためにＺｎＯを、及び緑色ナノ構造材料層のためにＴｉＯ２を含んでいてもよい。ＺｎＯ又はＴｉＯ２は、好適には、スピンコーティングされるゾル−ゲル溶液として適用されることができ、その後、適用された層１８の熱処理、例えば、８０℃〜１５０℃で１５〜６０分間の真空下でのアニーリングが行われうる。電極２０はその後に適用されうる。例えば、マイクロパターン形成されたＡｌ電極が、マスク及び電子ビーム蒸発器を用いて製造されうる。
図１Ｂに示されるように、フッ素含有層２２は、最上層として適用されてもよく、接合及びその後の転移スタンプ２４からの離脱を容易にするであろう。層２２はフッ素置換を有する種々の材料を含んでいてもよく、１種以上のフッ素化ポリマーが一般的に好ましい。好適な材料には、テフロン（登録商標）ＡＦ（デュポンによって販売されるフルオロポリマー）及び芳香族ニトロエステルフルオロポリマーが挙げられる。
次いで、スタンプ２４が、層１６’のナノ構造材料複合積層体に、特に電極２０に又は存在する場合にはオーバーコート層２２に接触する。図１Ｂに示されるように、スタンプ２４は取り外され、ＳＡＭ層１２及びドナー基体１０からナノ構造材料層１６を分離させる。ナノ構造材料層積層体１６’への言及は、例えば図１Ａから１Ｅで示された層１８、２０及び２２の１以上のような１以上の追加の層と一緒になった図示されたナノ構造材料層１６を示すと理解されるべきである。
種々のスタンププロセスが利用されてもよい。例えば、単一のスタンプが単一の複合体を移すために用いられてもよく、又は複数のスタンプが単一の又は統合されたプロセスで複数の複合体を移すために用いられてもよい。例えば、ローラが複数のスタンプユニットを含むローラ式プロセスが用いられてもよく、又は複数のスタンプユニットを含む転移シートが用いられるシート転移プロセスが利用されてもよい。
適切には、スタンプ２４は、種々の材料、例えば、エラストマー系ポリマー、エポキシ系材料、又はポリジメチルシロキサン（ＰＤＭＳ）材料のようなポリシロキサンなどで形成されうる。また、ナノ構造材料層複合体に対する付着性を高めるために、スタンプ２４が好ましくはパターン形成されうる。スタンプのパターン形成は、マイクロリソグラフィなどによる型のエッチングによって達成されることができ、かつエラストマースタンプは、エッチングされパターン形成された型から製造されうる。
図１Ｂ及び１Ｃに示されるように、スタンプ２４に付着した複数の層のナノ構造材料層積層体１６’は、図示された層３２，３４及び３６等の１以上の機能層を含み得る第２の基体（レシーバー基体）３０に移すために、第１の基体から取り外される。ナノ構造材料積層体転移プリントプロセスを容易にするために、ナノ構造材料層積層体の転移の前にレシーバー基体３０が４０℃〜９０℃で加熱されてもよい。
好ましくは、スタンプ２４がナノ構造材料層積層体１６’に接触するときに圧力が加えられる。ナノ構造材料膜層１６の無視できるほどの残留物しかドナー基体にとり残されないので、ナノ構造材料積層体の回収の間にスタンプ２４を介して圧力を加えることは、回収効率を高めることを可能にすることが見出された。また、スタンプ２４を介して圧力が加えられた場合に、ナノ構造材料膜における回収された領域の破断エッジがより明瞭であったことが見出された。さらに、圧力を適用されてナノ構造材料層積層体１６’に接触しているスタンプから移されたナノ構造材料層は、共形接触だけのものよりも高密度であったことが見出された。
使用される場合には、犠牲層１４は、好適には、ドナー基体１０からナノ構造材料層積層体１６’を取り外した後に、取り除かれてもよい。層１４の除去は、層１４のための溶媒を用いた処理をはじめとする種々の方法によって達成されうる。
スタンプ２４に付着したナノ構造材料層積層体１６’は、その後、例えば、図１Ｃ、１Ｄ及び１Ｅに示されるような層３２、３４及び３６等の１以上の追加の層を含み得る第２の基体３０に移されうる。
種々の多層ナノ構造材料複合体又は積層体は、本方法に従って転移プリントされることが可能である。１つの好ましい転移プリントされた複合体は、正孔注入層／正孔輸送層／電子ブロック（ｂｌｏｃｋａｇｅ）層＋ナノ構造材料＋正孔ブロック層／電子輸送層／電子注入層＋カソードの別個の層を含むことがある。
基体３０は、好適には、剛性（例えば、ガラス）又は可撓性（例えば、プラスチック）の材料であってもよい。層３２、３４及び３６は、１以上の機能層を含んでいてもよい。例えば、層３２はアノードであってもよく、層３４は正孔注入層であってもよく、層３６は正孔輸送層であってもよい。
図１Ｄに示されるように、スタンプ２４は、ナノ構造材料層積層体から分離される。スタンプ２４とナノ構造材料層積層体の分離は、例えば、超音波にさらすことによって促進されうる。
次いで、フッ素含有層２２も、例えば、層２２のフッ素含有材料のための溶媒での処理によって、取り除かれうる。
図１Ｅを参照して前述したように、ナノ構造材料複合体の層の断面寸法及び厚さは、好適には、かなり広く変動してもよい。例えば、図１Ｅに示されるように、層厚さｔは、好適には、５ｎｍ〜１００ｎｍ、より典型的には１０ｎｍ〜５０ｎｍであってもよい。図１Ｅに示されるように、断面寸法ｄ×ｄ’は、好適には、例えば、１０００μｍ以下×１０００μｍ以下であってもよく、又は前述のようにより小さくてもよい。
図２は、単一の基体上への複数のナノ構造材料層積層体の転移プリントを示す。したがって、インジウムスズ酸化物（ＩＴＯ）被覆ガラスであってもよいレシーバー基体５０は、その上にコーティングされた層６０、６２、６４を有していてもよく、それらは好適には、アノード層６０、正孔注入層６２及び正孔輸送層６４であってもよい。ナノ構造材料層６６、電子輸送層６８及びカソード７０を含む多層ナノ構造材料複合体６６’は、コーティングされたレシーバー基体５０の上に転移プリントされうる。第２の転移では、レシーバー基体５０は、その上にコーティングされた層８０、８２及び８４を有していてもよく、それらは好適には、アノード層８０、正孔注入層８２及び正孔輸送層８４であってもよい。ナノ構造材料層８６、電子輸送層８８及びカソード９０を含む多層ナノ構造材料複合体８６’は、コーティングされたレシーバー基体５０の上に転移プリントされうる。
図２で示されるように移される複数の多層ナノ構造材料複合体（６６’、８６’）は、好適には、区別可能である。したがって、電子輸送層６８は酸化亜鉛（ＺｎＯ）を含んでいてもよく、ナノ構造材料層６６は赤色発光量子ドットの配列を含んでいてもよい一方で、電子輸送層８８は酸化チタン（ＴｉＯ２）を含んでいてもよく、ナノ構造材料層８６は緑色発光量子ドットの配列を含んでいてもよい。
ディスプレイ、及び光検出器をはじめとする他のオプトエレクトロニクスデバイスなどの種々のデバイスが本発明の方法を利用して製造されうる。
例えば、好ましいオプトエレクトロニクスデバイスは、インジウムスズ酸化物被覆ガラスのような剛体であり得る基体、又はナノ構造材料層、電源に接続される複数の電極（特にアノード及びカソード）を含み、前述のように基体に移されるナノ構造材料層積層体の構成を含む可撓性プラスチックを含んでいてもよい。第１の電荷輸送層は、ナノ構造材料層と第１の電極との間に配置されることが可能であり、第２の電荷輸送層は、ナノ構造材料アクティブ層と第２の電極との間に配置されることが可能である。デバイスは、例えば、正孔注入層など、本明細書に記載されるように追加の層を含んでいてもよい。
より詳しくは、デバイスの第１のアノード層は、インジウムスズ酸化物又は他の好適な酸化物からガラス又は可撓性基体の上に形成されうる。次いで、正孔輸送層がアノード層の上に形成される。例えば、ポリ（３，４−エチレンジオキシチオフェン）（ＰＥＤＯＴ）、ポリ（スチレンスルホナート）（ＰＳＳ）及びそれらの混合物などのような種々の材料が正孔輸送層を形成するために使用されてもよい。
次いで、ナノ構造材料層が正孔輸送層の上に形成されうる。好適には、ナノ構造材料は、所望の色、すなわち、赤色、緑色又は青色を放射又は吸収するようなサイズ及び構成を有しうる。例えば、適するナノ構造材料には、１ｎｍ〜５０ｎｍの直径、より典型的には１ｎｍ〜１０ｎｍ又は２０ｎｍの直径を有するものが挙げられうる。
ナノ構造材料層とカソード層との間に電子輸送層（ＥＴＬ）が配置されうる。電子輸送層を形成するのに適する材料には、ＴｉＯ２、ＺｒＯ２、ＨｆＯ２、ＭｏＯ３、ＣｒＯ３、Ｖ２Ｏ５、ＷＯ３、ＮｉＯ、Ｃｒ２Ｏ３、Ｃｏ３Ｏ４、ＭｏＯ２、ＣｕＯ、Ｔａ２Ｏ５、Ｃｕ２Ｏ、ＣｏＯのような金属酸化物、及びＳｉ３Ｎ４のような他の無機材料が挙げられる。多くの用途のために、ＴｉＯ２が好ましい場合がある。カソードは、好適には、Ｍｇ、Ｋ、Ｔｉ、Ｌｉなど、及びそれらの合金又はそれらの材料の層状構造のような種々の材料から形成されうる。
デバイスの使用のために、電圧がアノード及びカソードを介して印加されることが可能であり、このことは、結果的に、ナノ構造材料層から放射される光をもたらすであろう。
以下の実施例は本発明の例示である。
第１部 ドナー及びレシーバー基体の作成
ドナー基体からの量子ドットの薄膜の回収を容易にするために、基体と量子ドット膜との間の接着が最小化されるべきである。その目的を達成するため、Ｓｉウエハ基体が用いられ、オクタデシルトリクロロシラン（ＯＤＴＳ）で処理されて、量子ドットに対して弱い付着性の自己組織化単分子膜（ＳＡＭ）を形成した。このプロセスは、Ｓｉ（又はＳｉＯ２）チップがピラニア（ｐｉｒａｎｈａ）溶液中で３０分間洗浄化され、次いでヘキサン中のＯＤＴＳ溶液（１０ｍＭ）に６０分間浸されたことを含んでいた。これらチップは、ＯＤＴＳ溶液から取り出され、次いで、過剰なＯＤＴＳを取り除くためにクロロホルム中で３分間にわたって超音波処理された。ＯＤＴＳ ＳＡＭで修飾され、得られたＳｉ基体は、基体全体にシロキサン網目構造を形成するために、１２０℃で２０分間ベークされた。
市販されている量子ドット溶液（ＣｄＳｅ／ＺｎＳ、アルドリッチ、トルエン中に分散している、発光波長６１０ｎｍ）が量子ドット薄膜を形成するために用いられた。スピンコーティングの前に、量子ドット溶液は、貯蔵寿命を改善するために典型的に添加されている過剰な脂肪族アミンを取り除くように清浄化された。清浄化に関して、希釈のために０．５ｍｌの無水トルエンが量子ドット溶液に添加され、その後、量子ドット固体の沈殿のために４ｍｌのメタノールが添加された。遠心分離し、次いで、トルエン／メタノールを取り除くことによって、量子ドット固体がチューブの底で得られた。この固体をシクロヘキサン中で分散させることによって、清浄化されたコロイド状の量子ドット溶液が調製された。ＯＤＴＳ処理されたＳｉウエハ上に、この清浄化されたコロイド状の量子ドット溶液をスピンコーティングすることによって、量子ドット薄膜が形成された。量子ドット膜が前述の清浄化手順で１度清浄化されたコロイド状の溶液から形成された場合には、量子ドット薄膜がスタンプで効果的に回収されたことが認められた（２回清浄化された溶液から形成された量子ドット膜は回収されなかったことと比較されたい）。
レシーバー基体は、キシレン中のポリ［（９，９−ジオクチルフルオレニル）−２，７−ジイル）−コ−（４，４’−（Ｎ−（４−ｓｅｃ−ブチルフェニル））ジフェニルアミン）］（ＴＦＢ）溶液（１重量％）をガラス基体上にスピンコーティングし、そしてそれを１８０℃で３０分間ベークすることによって作成された。
第２部 ＰＤＭＳスタンプの作成
プリントのための代表的な構造化された表面を含むエラストマーのスタンプを作成するために、１００μｍのレリーフ及び２００μｍのリセスの繰り返しパターンを有する型が光パターン形成可能なエポキシ（ＳＵ−８）を用いて製造された。ＰＤＭＳプレポリマー及び硬化剤（重量で１０：１）の混合物が製造された型に注がれ、７０℃で１時間硬化させた。（図３Ａで示されるように）得られたＰＤＭＳスタンプは、硬化後、型から剥離された。ここで留意すべきは、製造された型が、型からの取り外しを容易にするために、ＰＤＭＳスタンプ作成の前に、真空乾燥器の中で６０分間（トリデカフルオロ−１，２，２−テトラヒドロオクチル）−１−トリクロロシランを用いて処理されたことである。
第３部 制御された後退速度の自動プリンターを用いる転移プリント
後退速度の精密制御による転移プリントを実行するために、自動プリンターが使用された。量子ドット膜の回収のために、ＰＤＭＳスタンプが、量子ドット膜の表面へのスタンプの接触後に、８０ｍｍ／秒の速い後退速度で後退した。スタンプの上に回収された量子ドット膜は、１ｕｍ／秒の遅い後退速度でレシーバー基体上にプリントされた。図３Ｂ及び３Ｃは、それぞれ、ドナー基体上の量子ドット膜の回収された領域及びＴＦＢ被覆ガラス上のプリントされた量子ドットパターンを示す。
量子ドット膜の回収の効率に対する、スタンプとドナー基体との間に接触中に加えられる圧力の影響を確認するために、回収前に共形接触する場合と圧力を加えて接触する場合での、回収後のドナー基体の表面がＡＦＭを用いて調査された。回収の際に圧力を加えることは、結果的に、無視できるほどの量子ドット膜の残留物しかドナー基体上に残らず、より効率的な回収をもたらした。また、圧力が加えられた場合に、量子ドット膜の回収された領域の破断エッジがより明瞭であった。プリントされた膜に関して、圧力を加えてインクを付けられたスタンプからプリントされた量子ドット膜は、同様に、エラストマーのＰＤＭＳスタンプのポアソン効果によって、共形接触のみよりも高密度であったことが観察された。
量子ドットＬＥＤの製造
第１部 標準的なＱＤ−ＬＥＤ試験デバイスの開発
量子ドット−ＬＥＤ試験構造は、デバイスの複数層のそれぞれに対する最適材料の組み合わせを用いて開発された。このデバイス設計では、アノード及びカソードの両方がパターン化され、且つアノードとカソードとの重複領域は１０ｍｍ２の発光領域を備える単一画素である。１つのデバイスは６つの画素を含む。さらに、溶液処理可能な材料が、電荷注入／輸送層、ＩＴＯ（アノード、アルドリッチからのＩＴＯガラス、表面抵抗率１５〜２５ｏｈｍ／ｓｑ）を含むＬＥＤデバイス、ＰＥＤＯＴ：ＰＳＳ（正孔注入層、Ｃｌｅｖｉｏｓ Ｐ ＶＰ ＡＩ４０８３）、ＴＦＢ（正孔輸送層）、量子ドット（放射層、転移プリント試験で用いられるものと同じ材料）、ＺｎＯナノ粒子（電子輸送層、ブタノール中３０ｍｇ／ｍｌ、Ｓｈｉｍ ｇｒｏｕｐで合成された）及びＡｌ（カソード）のすべてに使用された。デバイスの製造は、ＩＴＯのパターニングから始められ、パターン形成されたＩＴＯ上に、各層の逐次的なスピンコーティングが実施された。電子ビーム蒸発でのシャドウマスクを介したＡｌ電極の析出は、デバイスの製造を完了させた。加工段階には、ＵＶ／オゾン処理後のＩＴＯのパターニング（フォトリソグラフィ及びエッチング）が含まれていた。グローブボックス内での１８０℃で１０分間のベーキング後、ＰＥＤＯＴ−ＰＳＳがクリーンルーム環境でスピンコーティングされた。その後、グローブボックス内での１８０℃で３０分間のベーキングの後で、ＴＦＢ（ｍ−キシレン中１重量％）がスピンコーティングされた。その後、グローブボックス内で８０℃で３０分間のベーキング後、量子ドット組成物（シクロヘキサン中に分散している）がスピンコーティングされた。その後、ＺｎＯ（ブタノール中３０ｍｇ／ｍｌ）が、グローブボックス内での１０℃で３分間のベーキングの後、スピンコーティングされた。その後、Ａｌ層が、シャドウマスクを介して堆積させられた。このように製造された量子ドット−ＬＥＤは、１０Ｖの電圧を印加した状態で光を放射した。
第２部 量子ドット／ＥＴＬ／カソード積層体の転移プリントによる量子ドット−ＬＥＤの製造
ＱＤ／ＥＴＬ／カソード積層体の製造は、実施例１の第１部で前述した通り、ＳｉチップのＯＤＴＳ処理及び量子ドット膜の形成で始まった。量子ドット膜上に、ＺｎＯナノ粒子（ブタノール中３０ｍｇ／ｍｌ）がスピンコーティングされ、且つその後に、Ａｌパターンを形成するために、Ａｌがシャドウマスクを介して堆積された。
製造された積層体が平坦なＰＤＭＳスタンプで容易に回収可能であったことが認められた。しかしながら、ＰＤＭＳスタンプからのＡｌの剥離のための亀裂がその界面で起こらず、代わりに、ＱＤ及びＴＦＢ層間の界面で亀裂が常に起こり、且つ伝播して、結果的にプリントの失敗をもたらしたため、回収された積層体は、レシーバー基体（ＴＦＢ被覆ガラス）上にプリントされなかった。
次いで、ＰＤＭＳスタンプへの低減された付着性を提供するために、フルオロポリマー層がＡｌ層上に含まれた。フルオロポリマー溶液の製造に用いられるフルオロエーテル溶媒は、有機電子材料の物理的又は電気的性質に影響を及ぼさない。したがって、積層体上へのフルオロポリマー膜の適用が、物理的及び電気的に両方とも完全な量子ドット及びＺｎＯ層を残すことが期待できる。
フルオロポリマー層の適用（２０００ｒｐｍで３０秒間スピンコーティングされ、９５℃で６０秒間ベークされた）の結果として、回収された積層体は、ＩＴＯ／ＰＥＤＯＴ：ＰＳＳ／ＴＦＢレシーバー基体上に良好にプリントされた。レシーバー基体は、プリントプロセスを容易にするために、５０℃で加熱された。製造されたＱＤ−ＬＥＤは、電圧が印加されたときに（およそ７Ｖ）、光を放射した。
第１部 ドナー基体の作成
シリコンウエハは、ピラニア溶液中に３０分間浸漬された後、ヘキサン中のオクタデシルトリクロロシラン（ＯＤＴＳ）（１０ｍＭ）溶液中に６０分間浸された。その後、過剰なＯＤＴＳを取り除くために、それはクロロホルム中で３分間超音波処理された。ＯＤＴＳ ＳＡＭで修飾されて得られたこのＳｉ基体は１２０℃で２０分間ベークされて、基体全体の上にシロキサン網目構造を形成した。市販されているＱＤ溶液（ＣｄＳｅ／ＺｎＳ、アルドリッチ、トルエン中に分散されている）が量子ドット薄膜を形成するために用いられた。スピンコーティングの前に、貯蔵寿命を改善するために典型的に添加されている過剰な脂肪族アミンを取り除くために、量子ドット溶液が清浄化された。その後、ＺｎＯ（ブタノール中３０ｍｇ／ｍｌ）又はＴｉＯ２（ＴＹＺＯＲ（登録商標）１３１有機チタナート）ゾル−ゲル溶液が量子ドット薄膜上にスピンコーティングされ、そして真空中で熱アニールされた（１００℃、３０分）。マイクロパターン形成されたＡｌ電極は、シャドウマスク及び電子ビーム蒸発器を用いて製造された。
第２部 レシーバー基体の作成
ＩＴＯ基体（アルドリッチ、表面抵抗率１５〜２５ｏｈｍ／ｓｑ）がアセトンスピン洗浄によって清浄化された。その後、ＰＥＤＯＴ：ＰＳＳ（正孔注入層、Ｃｌｅｖｉｏｓ ＰＶＰ ＡＩ４０８３）及びポリ［（９，９−ジオクチルフルオレニル）−２，７−ジイル）−コ−（４，４’−（Ｎ−（４−ｓｅｃ−ブチルフェニル））ジフェニルアミン）］（ＴＦＢ、キシレン中の溶液（１重量％））がＩＴＯ基体上にスピンコーティングされ、１８０℃で３０分間ベークされた。
第３部 積層体転移プリントプロセス
ＰＤＭＳプレポリマーと硬化剤とを混合し（重量で１０：１）、次いでこれを７０℃で１時間硬化させることによって、ＰＤＭＳスタンプが構築された。フルオロポリマー層（ＯＳＣｏＲ ２３１２ フォトレジスト溶液）が２０００ｒｐｍで３０秒間スピンコーティングされ、９５℃で６０秒間ベークされた。その後、積層体転移プリントプロセスを容易にするために、レシーバー基体が５０℃で加熱された。
第４部 量子ドット−ＬＥＤデバイスの光学的特性評価
このデバイス設計では、アノード及びカソードの両方がパターン形成された。アノードとカソードとの重複領域は、１０ｍｍ２の発光領域を備える単一画素である。輝度−電流−電圧特性は、ＰＲ−６５５分光放射計及びＫｅｉｔｈｅｌｅｙ ２６３５ソースメータを組み入れたシステムを用いて測定が可能である。デバイスの相対電界発光は、Ｓｉフォトダイオードを用いて測定された。
ヘテロ接合ナノロッド
第１部 ドナー基体の作成
シリコンウエハは、ピラニア溶液中で３０分間浸漬された後、ヘキサン中のオクタデシルトリクロロシラン（ＯＤＴＳ）溶液（１０ｍＭ）に６０分間浸された。その後、それは、過剰なＯＤＴＳを取り除くために、クロロホルム中で３分間超音波処理された。ＯＤＴＳ ＳＡＭで修飾されたこの得られたＳｉ基体は１２０℃で２０分間ベークされて、基体全体の上にシロキサン網目構造を形成した。ナノロッド薄膜を形成するために、ヘテロ接合ナノロッド溶液（ＣｄＳ／ＣｄＳｅ／ＺｎＳｅダブルヘテロ接合ナノロッド（ＤＨＮＲｓ））が用いられた。スピンコーティングの前に、貯蔵寿命を改善するために典型的に添加されている過剰な脂肪族アミンを取り除くために、このナノロッド溶液が清浄化された。その後、ＺｎＯ（ブタノール中３０ｍｇ／ｍｌ）又はＴｉＯ２（ＴＹＺＯＲ（登録商標）１３１有機チタナート）ゾル−ゲル溶液がこのナノロッド薄膜上にスピンコーティングされ、真空中で熱アニールされた（１００℃、３０分）。マイクロパターン形成されたＡｌ電極は、シャドウマスク及び電子ビーム蒸発器を用いて製造された。
第２部 レシーバー基体の作成
ＩＴＯ基体（アルドリッチ、表面抵抗率１５〜２５ｏｈｍ／ｓｑ）がアセトンスピン洗浄によって清浄化された。その後、ＰＥＤＯＴ：ＰＳＳ（正孔注入層、Ｃｌｅｖｉｏｓ ＰＶＰ ＡＩ４０８３）及びポリ［（９，９−ジオクチルフルオレニル）−２，７−ジイル）−コ−（４，４’−（Ｎ−（４−ｓｅｃ−ブチルフェニル））ジフェニルアミン）］（ＴＦＢ、キシレン中の溶液（１重量％））がＩＴＯ基体上にスピンコーティングされ、１８０℃で３０分間ベークされた。
第３部 積層体転移プリントプロセス
ＰＤＭＳプレポリマーと硬化剤とを混合し（重量で１０：１）、その後それを７０℃で１時間硬化させることによって、ＰＤＭＳスタンプが構築された。フルオロポリマー層（ＯＳＣｏＲ ２３１２ フォトレジスト溶液）が２０００ｒｐｍで３０秒間スピンコーティングされ、９５℃で６０秒間ベークされた。その後、積層体転移プリントプロセスを容易にするために、レシーバー基体が５０℃で加熱された。
第４部 量子ドット−ＬＥＤデバイスの光学的特性評価
このデバイス設計では、アノード及びカソードの両方がパターン形成された。アノードとカソードの重複領域は、１０ｍｍ２の発光領域を備える単一画素である。輝度−電流−電圧特性は、ＰＲ−６５５分光放射計及びＫｅｉｔｈｅｌｅｙ ２６３５ソースメータを組み入れたシステムを用いて測定が可能である。デバイスの相対電界発光は、Ｓｉフォトダイオードを用いて測定された。
可撓性量子ドットＬＥＤディスプレイのための積層体転移プリント
可撓性量子ドットＬＥＤディスプレイが本明細書に開示された積層体転移プリント方法を用いて製造された。したがって、ＩＴＯ被覆ポリエチレンテレフタレート（ＰＥＴ）膜のレシーバー基体が作成された。ＰＥＤＯＴ：ＰＳＳ層は、ＴＦＢ層でキャップされたＩＴＯ被覆ＰＥＴ膜の上に適用された。赤色量子ドット層、ＺｎＯ層、Ａｌ電極（１００ｎｍ）及びフルオロポリマー層（１．４ｕｍ）を順序通り含んだ量子ドット層複合体が、量子ドット層複合体のフルオロポリマー最上層に付着したエッチングされたＰＤＭＳスタンプを用いて、コーティングされた可撓性レシーバー基体の上に移された。スタンプが取り外され、デバイスが上記実施例に記載されたように処理された。製造された可撓性量子ドットＬＥＤディスプレイは、電圧が印加されたときに光を放射した。
２層量子ドット複合体の転移
量子ドット組成物（ＣｄＳｅ／ＺｎＳ、アルドリッチ、トルエン中に分散されている）がＯＤＴＳ被覆シリコンウエハ基体の上にスピンコーティングされ（２０００ｒｐｍ）、熱アニールされる（９０℃、２０分）。次に、ＺｎＯ溶液（ゾル−ゲル）がスピンコーティングされ（３０００ｒｐｍ）、真空中で熱アニールされる（１００℃、３０分）。その後、フルオロポリマー溶液がこの積層体（ＯＤＴＳ／ＱＤ／ＺｎＯ）上にスピンコーティングされ（４０００ｒｐｍ）、少しベークされる（１００℃、３分）。このようにして構築された複合体は、実施例３及び４の第３部で前述したように、スタンプを用いて移されうる。
４層量子ドット複合体の転移
ＴＦＢがＯＤＴＳ被覆シリコンウエハ上にスピンコーティングされ（３０００ｒｐｍ）、熱アニールされる（１８０℃、３０分）。次に、量子ドット組成物（ＣｄＳｅ／ＺｎＳ、アルドリッチ、トルエン中に分散されている）がＴＦＢ層の上にスピンコーティングされ（２０００ｒｐｍ）、熱アニールされる（９０℃、２０分）。その後、ＺｎＯ溶液（ゾル−ゲル）がスピンコーティングされ（３０００ｒｐｍ）、真空中で熱アニールされた（１００℃、３０分）。その後、Ａｌがｅ−ビーム蒸発器によって堆積される。その後、フルオロポリマー溶液がこの積層体（ＯＤＴＳ／ＴＦＢ／ＱＤ／ＺｎＯ／金属）上にスピンコーティングされ（４０００ｒｐｍ）、少しベークされる（１００℃、３分）。このようにして構築された複合体は、実施例３及び４の第３部で前述したように、スタンプを用いて移されうる。
この実施例は、本明細書に開示されるように量子ドット層において用いられることが可能である不動能化されたナノ粒子を製造することを実証する。反応は、Ｎ２雰囲気下の標準的なシュレンクライン内で実施された。テクニカルグレードのトリオクチルホスフィンオキシド（ＴＯＰＯ）（９０％）、テクニカルグレードのトリオクチルホスフィン（ＴＯＰ）（９０％）、テクニカルグレードのオクチルアミン（ＯＡ）（９０％）、テクニカルグレードのオクタデセン（ＯＤＥ）（９０％）、ＣｄＯ（９９．５％）、酢酸Ｚｎ（９９．９９％）、Ｓ粉末（９９．９９８％）、及びＳｅ粉末（９９．９９％）は、シグマアルドリッチから入手した。Ｎ−オクタデシルホスホン酸（ＯＤＰＡ）は、ＰＣＩシンセシスから入手した。ＡＣＳ等級のクロロホルム、及びメタノールは、フィッシャーサイエンティフィックから入手した。材料は入手したままで使用された。
一次元ナノ粒子−ＣｄＳナノロッドの作成
最初に、２．０グラム（ｇ）（５．２ミリモル（ｍｍｏｌ））のＴＯＰＯ、０．６７ｇ（２．０ｍｍｏｌ）のＯＤＰＡ及び０．１３ｇ（２．０ｍｍｏｌ）のＣｄＯが５０ｍｌの三つ口丸底フラスコ中に準備された。この混合物は、真空下で、１５０℃で３０分間脱気され、その後、攪拌下で３５０℃に加熱された。３５０℃でＣｄ−ＯＤＰＡ錯体が形成されたので、フラスコの中の褐色の溶液は、約１時間後に光学的に透明且つ無色になった。その後、その溶液は、Ｏ２及びＨ２Ｏを含む錯体形成の副生成物を取り除くために、１５０℃で１０分間脱気された。脱気後、その溶液は、Ｎ２雰囲気下で３５０℃に加熱された。１．５ミリリットル（ｍｌ）のＴＯＰに溶解した１６ミリグラム（ｍｇ）（０．５ｍｍｏｌ）のＳを含む硫黄（Ｓ）前駆体が注射器でフラスコの中に素早く注入された。その結果として、反応混合物が３３０℃に冷却され、ここで、ＣｄＳの成長が実施された。１５分後、ＣｄＳナノロッドの成長が２５０℃までの冷却によって停止させられ、ここで、ＣｄＳナノロッド上でのＣｄＳｅの成長が実施された。分析のために、ＣｄＳナノロッドの一定部分が取り出され、メタノール及びブタノールによる沈殿で清浄化された。ＣｄＳ／ＣｄＳｅヘテロ構造が、前述のようにＮ２雰囲気の下に保たれた同じ反応フラスコにＳｅ前駆体を添加することによって形成された。
第１エンドキャップ−ＣｄＳ／ＣｄＳｅナノロッドヘテロ構造によるナノロッドの不動能化
ＣｄＳナノロッドの形成の後で、１．０ｍｌのＴＯＰに溶解した２０ｍｇ（０．２５ｍｍｏｌ）のＳｅを含むＳｅ前駆体が２５０℃で、シリンジポンプで１時間当たり４ミリリトル（ｍｌ／ｈ）の割合で、ゆっくり注入された（総注入時間〜１５分）。その後、その反応混合物は、反応フラスコがエアジェットによって急速に冷やされる前に、２５０℃で追加の５分間老化された。分析のために、ＣｄＳ／ＣｄＳｅナノロッドヘテロ構造の一定部分が取り出され、メタノール及びブタノールによる沈殿で清浄化された。最終溶液がクロロホルムに溶解され、２０００回転／分（ｒｐｍ）で遠心分離された。その沈殿物がクロロホルムに再溶解され、溶液として貯蔵された。ＣｄＳバンド端吸収ピークは、溶液が１０倍に希釈される場合に、０．７５に相当する。
第２エンドキャップ−ＣｄＳ／ＣｄＳｅ／ＺｎＳｅダブルヘテロ接合ナノロッドの形成
ＣｄＳ／ＣｄＳｅ／ＺｎＳｅダブルヘテロ接合ナノロッドがＣｄＳ／ＣｄＳｅナノロッドヘテロ構造上にＺｎＳｅが成長することによって合成された。Ｚｎ前駆体のために、６ｍｌのＯＤＥ、２ｍｌのＯＡ及び０．１８ｇ（１．０ｍｍｏｌ）の酢酸Ｚｎが１００℃で３０分間脱気された。その混合物は、Ｎ２雰囲気下で２５０℃に加熱され、その結果として、オレイン酸Ｚｎが１時間後に形成された。５０℃に冷却後、２ｍｌの予め作成されたＣｄＳ／ＣｄＳｅ溶液がオレイン酸Ｚｎ溶液に注入された。混合物中のクロロホルムは、真空下で３０分間蒸発させられた。ＺｎＳｅの成長は、２５０℃での、１．０ｍｌのＴＯＰに溶解した２０ｍｇ（０．２５ｍｍｏｌ）のＳｅを含むＳｅ前駆体のゆっくりとした注入によって開始された。ＣｄＳ／ＣｄＳｅナノロッドヘテロ構造上のＺｎＳｅの厚さは、注入されるＳｅの量によって制御された。ＺｎＳｅの成長は、所望の量のＳｅ前駆体を注入後、加熱マントルを取り除くことによって停止させられた。清浄化手順は、ＣｄＳナノロッドに対する記述と同じであった。
第２エンドキャップ−ＣｄＳ／ＣｄＳｅ／ＺｎＳｅダブルヘテロ接合ナノロッドを形成するための代替方法
ＴＯＡ等の配位性溶媒は、ＺｎＳｅを成長させるために代わりに用いることができる。５ｍｌのＴＯＡ、１．２ｍｌのＯＡ及び０．１８ｇ（１．０ｍｍｏｌ）の酢酸Ｚｎが１００℃で３０分間脱気された。その混合物がＮ２雰囲気下で２５０℃に加熱され、その結果として、オレイン酸Ｚｎが１時間後に形成された。２ｍｌの予め作成されたＣｄＳ／ＣｄＳｅ溶液が、５０℃に冷却後、オレイン酸Ｚｎ溶液に注入された。混合物中のクロロホルムが真空下で３０分間蒸発させられた。ＺｎＳｅの成長は、２５０℃での、１．０ｍｌのＴＯＰに溶解した２０ｍｇ（０．２５ｍｍｏｌ）のＳｅを含むＳｅ前駆体のゆっくりとした注入によって開始された。ＣｄＳ／ＣｄＳｅナノロッドヘテロ構造上のＺｎＳｅの厚さは、注入されるＳｅの量によって制御された。ＺｎＳｅの成長は、所望の量のＳｅ前駆体を注入後、加熱マントルを取り除くことによって停止させられた。清浄化手順は、ＣｄＳナノロッドに対する記述と同じである。
１０ ドナー基体
１２ 自己組織化単分子膜（ＳＡＭ）層
１４ 犠牲層
１６ ナノ構造材料層
１６’ナノ構造材料層積層体
１８ 電子輸送層
２０ 電極
２２ フッ素含有層
２４ 転移スタンプ
３０ 第２の基体（レシーバー基体）
３２、３４、３６ 機能層
５０ レシーバー基体
６０ アノード層
６２ 正孔注入層
６４ 正孔輸送層
６６ ナノ構造材料層
６６’多層ナノ構造材料複合体
６８ 電子輸送層
７０ カソード
８０ アノード層
８２ 正孔注入層
８４ 正孔輸送層
８６ ナノ構造材料層
８６’多層ナノ構造材料複合体
８８ 電子輸送層
９０ カソード

Claims (16)

  1. （ａ）１）ナノ構造材料層及び２）前記ナノ構造材料層とは異なる１以上の追加の層を含む多層複合体を、第１の基体上に提供し、
    （ｂ）前記多層複合体を第２の基体に移す
    ことを含むナノ構造材料複合体を製造する方法。
  2. 前記多層複合体がスタンプと接触させられ、及び
    前記多層複合体が前記スタンプから前記第２の基体の上に付着させられる
    請求項１に記載の方法。
  3. 前記１以上の追加の機能層が電荷輸送層、電荷注入層、及び／又は電極層の１以上を含む請求項１又は２に記載の方法。
  4. 前記多層複合体がオーバーコートフッ素含有層をさらに含む請求項１〜３のいずれか１項に記載の方法。
  5. （ａ）オーバーコートフッ素含有層と共にナノ構造材料層を含む層状複合体を第１の基体上に提供し、
    （ｂ）前記層状複合体をスタンプと接触させ、
    （ｃ）前記層状複合体を前記スタンプから第２の基体上に付着させる
    ことを含むナノ構造材料複合体を製造する方法。
  6. 前記スタンプが前記フッ素含有層に接触する請求項４又は５に記載の方法。
  7. 前記フッ素含有層がフッ素化ポリマーを含む請求項４〜６のいずれか１項に記載の方法。
  8. 前記複合体を付着させた後、前記フッ素含有層を取り除くことをさらに含む請求項４〜７のいずれか１項に記載の方法。
  9. 複数の層状複合体が第２の基体上に付着させられる請求項１〜８のいずれか１項に記載の方法。
  10. 少なくとも１つの層状複合体が赤色発光ナノ構造材料層を含み、及び／又は少なくとも１つの層状複合体が緑色発光ナノ構造材料層を含み、及び／又は少なくとも１つの層状複合体が青色発光ナノ構造材料層を含む請求項９に記載の方法。
  11. 第２の基体がアノード層を含む請求項１〜１０のいずれか１項に記載の方法。
  12. 前記層状複合体の付着物が発光デバイス、光検出デバイス、化学センサ、光起電力デバイス、ダイオード、トランジスタ又は生物学的に活性な表面を提供する請求項９〜１１のいずれか１項に記載の方法。
  13. 前記ナノ構造材料複合体が２００μｍ×２００μｍ以下の寸法を有する請求項１〜１２のいずれか１項に記載の方法。
  14. 前記ナノ構造材料がナノ粒子を含み、当該ナノ粒子が１以上のヘテロ接合を含む請求項１〜１３のいずれか１項に記載の方法。
  15. 前記ナノ構造材料が量子ドットを含む請求項１〜１３のいずれか１項に記載の方法。
  16. オーバーコートフッ素含有層と共にナノ構造材料層を含む複合体を含むデバイス。
JP2014257002A 2013-12-27 2014-12-19 ナノ構造材料積層体転移方法及びデバイス Ceased JP2015156367A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361921362P 2013-12-27 2013-12-27
US61/921,362 2013-12-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019231637A Division JP2020047604A (ja) 2013-12-27 2019-12-23 ナノ構造材料積層体転移方法及びデバイス

Publications (1)

Publication Number Publication Date
JP2015156367A true JP2015156367A (ja) 2015-08-27

Family

ID=53790084

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014257002A Ceased JP2015156367A (ja) 2013-12-27 2014-12-19 ナノ構造材料積層体転移方法及びデバイス
JP2019231637A Withdrawn JP2020047604A (ja) 2013-12-27 2019-12-23 ナノ構造材料積層体転移方法及びデバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019231637A Withdrawn JP2020047604A (ja) 2013-12-27 2019-12-23 ナノ構造材料積層体転移方法及びデバイス

Country Status (5)

Country Link
US (1) US20160365478A1 (ja)
JP (2) JP2015156367A (ja)
KR (1) KR101775549B1 (ja)
CN (1) CN104952698B (ja)
TW (1) TWI688115B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020077610A (ja) * 2018-09-07 2020-05-21 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 電界発光素子およびこれを含む表示装置
EP3730290A1 (en) 2015-08-06 2020-10-28 Fujimori Kogyo Co., Ltd. Hot-melt adhesive resin film and production method thereof
WO2021176987A1 (ja) * 2020-03-03 2021-09-10 シャープ株式会社 発光素子及びその製造方法
JP2021162636A (ja) * 2020-03-31 2021-10-11 住友金属鉱山株式会社 赤外線遮蔽膜およびコアシェル微粒子分散液

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106006546B (zh) * 2016-07-01 2017-07-11 吉林大学 一种转移和控制纳米结构的方法
CN107492587B (zh) * 2017-08-10 2019-12-31 青岛海信电器股份有限公司 一种qled显示器件、制备方法及应用
US10516132B2 (en) * 2017-08-24 2019-12-24 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Inverted quantum dot light-emitting diode and manufacturing method thereof
CN108676182B (zh) * 2018-02-27 2021-01-26 北京理工大学 一种聚合物基功能薄膜及其制备方法
US11152536B2 (en) * 2018-09-17 2021-10-19 The Board Of Trustees Of The University Of Illinois Photoresist contact patterning of quantum dot films
KR102181145B1 (ko) * 2019-05-09 2020-11-20 한양대학교 산학협력단 접착력 차이를 이용한 층상자기조립박막의 전사적 적층 방법 및, 이를 이용하여 제조된 광반사 다중적층박막

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151779A (ja) * 2001-11-15 2003-05-23 Sharp Corp 有機ｌｅｄ素子、転写用ドナー基板及び有機ｌｅｄ素子の製造方法
JP2005251462A (ja) * 2004-03-02 2005-09-15 Seiko Epson Corp 電気光学装置及びその製造方法
US20100326506A1 (en) * 2007-12-13 2010-12-30 Merck Patent Gmbh Photovoltaic Cells Comprising Group IV-VI Semiconductor Core-Shell Nanocrystals
US20130056705A1 (en) * 2011-09-06 2013-03-07 Samsung Electronics Co., Ltd. Method of manufacturing quantum dot layer and quantum dot optoelectronic device including the quantum dot layer
JP2013511157A (ja) * 2009-11-16 2013-03-28 エモリー ユニバーシティ 格子不整合コア・シェル量子ドット
JP2013077521A (ja) * 2011-09-30 2013-04-25 Dainippon Printing Co Ltd 電磁波剥離性フレキシブルデバイス用基板およびそれを用いた電子素子の製造方法
WO2013096841A1 (en) * 2011-12-22 2013-06-27 The Trustees Of Columbia University In The City Of New York Assisted transfer of graphene

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060018583A (ko) 2004-08-25 2006-03-02 삼성전자주식회사 반도체 나노결정을 함유하는 백색 발광 유·무기하이브리드 전기 발광 소자
US10225906B2 (en) * 2004-10-22 2019-03-05 Massachusetts Institute Of Technology Light emitting device including semiconductor nanocrystals
WO2007143197A2 (en) * 2006-06-02 2007-12-13 Qd Vision, Inc. Light-emitting devices and displays with improved performance
TWI403457B (zh) * 2008-05-28 2013-08-01 Univ Nat Taiwan One - dimensional micro - nanometer structure transplantation method
KR101501599B1 (ko) * 2008-10-27 2015-03-11 삼성전자주식회사 그라펜 시트로부터 탄소화 촉매를 제거하는 방법 및 그라펜시트의 전사 방법
TWI368574B (en) * 2009-06-23 2012-07-21 Hon Hai Prec Ind Co Ltd Nano-imprint stemplate and mthod for manufacturing the same
US8193010B2 (en) * 2009-06-29 2012-06-05 Board Of Regents, The University Of Texas System Uniform transfer of luminescent quantum dots onto a substrate
JP5582638B2 (ja) * 2010-02-25 2014-09-03 独立行政法人産業技術総合研究所 太陽電池
CN103000813B (zh) * 2012-10-23 2015-09-09 京东方科技集团股份有限公司 发光二极管及其制备方法
CN103412436B (zh) * 2013-07-24 2015-09-30 北京京东方光电科技有限公司 一种彩膜基板、液晶显示屏及单色量子点的分散方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151779A (ja) * 2001-11-15 2003-05-23 Sharp Corp 有機ｌｅｄ素子、転写用ドナー基板及び有機ｌｅｄ素子の製造方法
JP2005251462A (ja) * 2004-03-02 2005-09-15 Seiko Epson Corp 電気光学装置及びその製造方法
US20100326506A1 (en) * 2007-12-13 2010-12-30 Merck Patent Gmbh Photovoltaic Cells Comprising Group IV-VI Semiconductor Core-Shell Nanocrystals
JP2011518421A (ja) * 2007-12-13 2011-06-23 テクニオン・リサーチ・アンド・ディベロップメント・ファウンデーション・リミテッド Ｉｖ−ｖｉ族の半導体コア−シェルナノ結晶を備える光起電力セル
CN102308393A (zh) * 2007-12-13 2012-01-04 泰克尼昂研究开发基金有限公司 包含第ⅳ-ⅵ族半导体核-壳纳米晶的光伏电池
JP2013511157A (ja) * 2009-11-16 2013-03-28 エモリー ユニバーシティ 格子不整合コア・シェル量子ドット
US20130056705A1 (en) * 2011-09-06 2013-03-07 Samsung Electronics Co., Ltd. Method of manufacturing quantum dot layer and quantum dot optoelectronic device including the quantum dot layer
CN102983230A (zh) * 2011-09-06 2013-03-20 三星电子株式会社 量子点层的制造方法和转移方法以及量子点光电器件
JP2013056412A (ja) * 2011-09-06 2013-03-28 Samsung Electronics Co Ltd 量子ドット層製造方法及び量子ドット層を含む量子ドット光電子素子
JP2013077521A (ja) * 2011-09-30 2013-04-25 Dainippon Printing Co Ltd 電磁波剥離性フレキシブルデバイス用基板およびそれを用いた電子素子の製造方法
WO2013096841A1 (en) * 2011-12-22 2013-06-27 The Trustees Of Columbia University In The City Of New York Assisted transfer of graphene

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3730290A1 (en) 2015-08-06 2020-10-28 Fujimori Kogyo Co., Ltd. Hot-melt adhesive resin film and production method thereof
JP2020077610A (ja) * 2018-09-07 2020-05-21 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 電界発光素子およびこれを含む表示装置
JP7398904B2 (ja) 2018-09-07 2023-12-15 三星電子株式会社 電界発光素子およびこれを含む表示装置
US11957046B2 (en) 2018-09-07 2024-04-09 Samsung Electronics Co., Ltd. Electroluminescent device, and display device comprising thereof
WO2021176987A1 (ja) * 2020-03-03 2021-09-10 シャープ株式会社 発光素子及びその製造方法
WO2021176543A1 (ja) * 2020-03-03 2021-09-10 シャープ株式会社 発光素子及びその製造方法
JP2021162636A (ja) * 2020-03-31 2021-10-11 住友金属鉱山株式会社 赤外線遮蔽膜およびコアシェル微粒子分散液
JP7443888B2 (ja) 2020-03-31 2024-03-06 住友金属鉱山株式会社 コアシェル微粒子分散液

Also Published As

Publication number Publication date
US20160365478A1 (en) 2016-12-15
KR20150077345A (ko) 2015-07-07
CN104952698A (zh) 2015-09-30
TW201543712A (zh) 2015-11-16
TWI688115B (zh) 2020-03-11
JP2020047604A (ja) 2020-03-26
CN104952698B (zh) 2019-01-22
KR101775549B1 (ko) 2017-09-19

Similar Documents

Publication Publication Date Title
JP2020047604A (ja) ナノ構造材料積層体転移方法及びデバイス
KR101822500B1 (ko) 양자점층 제조 방법 및 양자점층을 포함한 양자점 광전자소자
Yang et al. Designed assembly and integration of colloidal nanocrystals for device applications
US20090133751A1 (en) Nanostructured Organic Solar Cells
TW201139266A (en) Deposition of nanoparticles
US20110168976A1 (en) Micro- and nano-structured led and oled devices
US20110030770A1 (en) Nanostructured organic solar cells
TW201108311A (en) Process for aligning nanoparticles
KR101353888B1 (ko) 나노 패턴이 형성된 정공 추출층을 포함한 플렉서블 유기태양전지 제조방법 및 이에 의해 제조된 플렉서블 유기태양전지
KR101491749B1 (ko) 유기태양전지 및 그의 제조방법
Yu et al. Intaglio-type random silver networks as the cathodes for efficient full-solution processed flexible quantum-dot light-emitting diodes
CN105467749A (zh) 纳米结构材料叠层转移方法和装置
US11152536B2 (en) Photoresist contact patterning of quantum dot films
KR101960525B1 (ko) 광전자 소자의 제조 방법
CN113937230B (zh) 一步法转印制备高性能的超高分辨qled
JP6083191B2 (ja) 半導体デバイスの製造方法
CN117693229A (zh) 薄膜封装结构及其制备方法及光电器件
Li et al. CdSe/ZnS Quantum Dot Patterned Arrays for Full-Color Light-Emitting Diodes in Active-Matrix QLED Display
CN113748532A (zh) 柔性电致发光装置
Rogers et al. Medium scale carbon nanotube thin film integrated circuits on flexible plastic substrates
JP2011151315A (ja) 有機薄膜太陽電池およびインプリント型母材の製造方法（２）
JP2011151314A (ja) 有機薄膜太陽電池およびインプリント型母材の製造方法（１）

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191223

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200420

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20200827