KR20150077345A - 나노구조 물질 스택-전달 방법 및 장치 - Google Patents

나노구조 물질 스택-전달 방법 및 장치 Download PDF

Info

Publication number
KR20150077345A
KR20150077345A KR1020140187879A KR20140187879A KR20150077345A KR 20150077345 A KR20150077345 A KR 20150077345A KR 1020140187879 A KR1020140187879 A KR 1020140187879A KR 20140187879 A KR20140187879 A KR 20140187879A KR 20150077345 A KR20150077345 A KR 20150077345A
Authority
KR
South Korea
Prior art keywords
layer
composite
nanostructured material
substrate
stamp
Prior art date
Application number
KR1020140187879A
Other languages
English (en)
Other versions
KR101775549B1 (ko
Inventor
문섭 심
누리 오
유 자이
수지 남
존 에이. 로저스
봉훈 김
상윤 양
피터 트레포나스
키쇼리 데쉬판데
재범 주
지에치엔 제이. 장
종근 박
Original Assignee
더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈
다우 글로벌 테크놀로지스 엘엘씨
롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈, 다우 글로벌 테크놀로지스 엘엘씨, 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 filed Critical 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈
Publication of KR20150077345A publication Critical patent/KR20150077345A/ko
Application granted granted Critical
Publication of KR101775549B1 publication Critical patent/KR101775549B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)
  • Laminated Bodies (AREA)
  • Photovoltaic Devices (AREA)

Abstract

일 측면에서, 나노구조 물질 복합재의 다중 층의 제작을 위한 방법 및 그러한 방법에 의해 제조된 장치가 제공된다. 다른 측면에서, 나노구조 물질 층의 전달을 용이하게 할 수 있는 오버코팅 불소-함유 층의 사용을 포함하는 방법 및 그러한 방법에 의해 제조된 장치가 제공된다.

Description

나노구조 물질 스택-전달 방법 및 장치{NANOSTRUCTURE MATERIAL STACK-TRANSFER METHODS AND DEVICES}
일 측면에서, 나노구조 물질 복합재(nanostructure material composite)의 다중 층의 제작을 위한 방법 및 그러한 방법에 의해 제조된 장치가 제공된다. 다른 측면에서, 나노구조 물질 층의 전달을 용이하게 할 수 있는 오버코팅 불소-함유 층의 사용을 포함하는 방법 및 그러한 방법에 의해 제조된 장치가 제공된다.
퀀텀 도트(quantum dot, QD) 시스템을 포함하는 나노구조 물질은, 발광 장치, 태양 전지(solar cell), 광전자(optoelectronic) 장치, 트랜지스터, 디스플레이 장치 등을 포함하는 무수한 용도에서 사용되어 왔다. 퀀텀 도트를 포함하는 나노구조 물질은, 나노결정 구조를 갖고 양자 역학적 성질을 보여주기에 충분히 작은 반도체 물질이다(참조: 미국공개특허 2013/0056705호 및 미국특허 8039847호).
퀀텀 도트 장치를 만들기 위한 몇몇 방법들이 보고되어 왔다. 퀀텀 도트를 포함하는 보다 복잡한 장치를 제조하는 것을 비롯한 다양한 용도에서, 개선된 제작 방법에 대한 요구가 존재한다.
본 발명은 나노구조 물질 시스템을 제조하기 위한 개선된 방법 및 그러한 방법에 의해 제조된 장치를 제공한다. 본 명세서에서 논의된 바와 같이, 용어 "나노구조 물질"은 퀀텀 도트 물질, 및 이질 접합(heterojunction) 나노로드(nanorod)와 같은 하나 이상의 이질 접합을 포함하는 나노결정성 나노입자(나노입자라고도 함)를 포함한다.
보다 상세하게, 제1 측면에서, (a) 1) 나노구조 물질 층 및 2) 상기 나노구조 물질 층과 구별되는 하나 이상의 부가 기능성 층을 포함하는 다중-층 복합재(multiple-layer composite)를 제1 기판상에 제공하는 단계; 및 (b) 상기 다중-층 복합재를 제2 기판 상으로 전달(transferring)하는 단계;를 포함하는, 나노구조 물질 복합재 또는 스택(stack)의 제조 방법이 제공된다.
다중-층 복합재는 다양한 방법에 의해 전달될 수 있으며, 스탬프(stamp)를 사용한 전달이 종종 선호된다. 일 구체예에서, 스탬프는 다중-층 복합재의 상단(top) 표면에 접촉하고, 제1 기판으로부터 다중-층 복합재를 제거하며, 그 다중-층 복합재를 제2 기판상에 적층(deposit)한다. 그 후, 스탬프는 복합재로부터 철수(withdraw)될 수 있다.
다중-층 복합재는 나노구조 물질 층(예컨대, 퀀텀 도트 층 또는 이질 접합 나노물질 층)과 함께 하나 이상의 기능성 층, 예컨대 전자 수송층, 정공 수송층, 하나 이상의 희생층(sacrificial layer), 전극(예컨대, 양극층(cathode layer)) 등을 적절히 포함한다.
추가의 측면에서, (a) 오버코팅 불소-함유 층을 갖는 나노구조 물질을 포함하는 층상 복합재(layered composite)를 제1 기판상에 제공하는 단계; (b) 층상 복합재를 스탬프와 접촉시키는 단계; 및 (c) 층상 복합재를 제2 기판으로 전달하는 단계;를 포함하는, 나노구조 물질 복합재 또는 스택의 제조 방법이 제공된다.
바람직한 방법에서, 스탬프는 오버코팅 또는 상단 불소-함유 층과 접촉한다. 불소-함유 층은 나노구조 물질 층 복합재가 리시버(제2 기판)로 릴리스(release)하는 것이 용이하도록 할 수 있다. 불소-함유 층은 다양한 불소-함유 물질, 예컨대 불소-함유 저분자량 비-중합체성 화합물, 불소화 올리고머 및 불소화 폴리머를 포함할 수 있으며, 불소화 폴리머가 종종 선호된다. 조성물을 제2 기판으로 전달한 후, 불소-함유 층은 적절히, 예컨대 용매 세척에 의해, 제거될 수 있다.
본 발명의 상기한 양 측면 모두를 활용하는 방법이 또한 제공된다. 따라서, (a) 1) 나노구조 물질 층, 2) 상기 나노구조 물질 층과 구별되는 하나 이상의 부가 기능성 층, 및 3) 오버코팅 불소-함유 층을 포함하는 다중-층 복합재를 제1 기판상에 제공하는 단계; 및 (b) 상기 다중-층 복합재를 제2 기판으로 전달하는 단계;를 포함하는, 나노구조 물질 복합재의 제조 방법이 제공된다.
이 방법에서, 불소-함유 층은 상기한 바와 같을 수 있으며, 불소화 폴리머가 종종 선호된다. 조성물을 제2 기판으로 전달한 후, 불소-함유 층은 적절히, 예컨대 용매 세척에 의해, 제거될 수 있다.
상기 방법에서, 복합재의 전달은 단일 단계 내에서 적절히 완료된다. 즉, 전체 다중-층 복합재가 단일 또는 일체(integral) 단위로서 제1 기판(도너(donor) 기판)에서 제2 기판(리시버(receiver) 기판)으로 전달된다.
바람직한 방법에서, 복수의 복합재가 제2 기판으로 전달될 수 있다. 예를 들어, 적색 발광 나노구조 물질 층을 포함하는 제1 복합재와 녹색 발광 나노구조 물질 층을 포함하는 제2 복합재가 제1 기판(도너 기판)에서 제2 기판(리시버 기판)으로 전달될 수 있다.
본 발명은 또한 본 명세서에 개시된 방법에 의해 얻어지거나 얻어질 수 있는 장치를 제공하며, 여기에는, 다양한 발광 장치, 광검출기(photodetector) 장치, 화학 센서(chemical sensor), 광전지 장치(photovoltaic device)(예: 태양 전지), 트랜지스터 및 다이오드, 또한 생물학적 활성 표면(biologically active surfaces)이 포함된다.
본 발명의 다른 측면들은 아래에 개시된다.
본 발명자들은 다층 나노구조 물질 스택의 단일 단계 전달 프린팅을 예증하였다.
그외 여러 가지 중에서, 본 발명자들은, 2, 3 또는 4개 층을 갖는 나노구조 물질 층 스택을 포함하여, 2층 이상을 갖는 나노구조 물질 스택의 전달 프린팅, 예컨대, 나노구조 물질 층 및 전자 수송층을 포함하는 스택(2층 스택)의 효과적인 전달; 나노구조 물질 층, 전자 수송층 및 전극층을 포함하는 스택(3층 스택)의 전달; 및 정공 수송층, 나노구조 물질 층, 전자 수송층 및 전극층을 포함하는 스택(4층 스택)의 전달을 예증하였다.
본 발명자들은, 본 발명의 전달 프린팅 방법이 많은 성능 이점을 제공할 수 있음을 알아내었다.
특히, 본 발명자들은, 비교가능한 스핀 캐스트-제조된 장치에서의 비교가능한 나노구조 물질 층에 대하여 상대적으로 나노구조 물질 층의 차수(ordering)가 증가될 수 있음을 알아내었다. 이론에 결부됨이 없이, 나노구조 물질 층의 그러한 증가된 차수는 적어도 부분적으로는 본 발명의 프린팅 방법과 관련된 인가 압력으로 인한 결과일 수 있다고 믿어진다.
추가적으로, 본 발명의 스택 전달 프린팅 방법에 의하여 각 스택 층 내의 물질들 및 각 층의 두께가 용이하게 최적화될 수 있다. 또한, 제조된 나노구조 물질 LED 장치의 에너지 밴드 다이어그램이 최적화될 수 있다. 따라서, 정공 수송층 코팅된 기판상에 나노구조 물질 층, 전자 수송층 및 전극층을 포함하는 다중 층 스택을 위한 전달 프린팅이 예증되었으며, 여기서 각 층은, 제조된 RGB 나노구조 물질-LED의 성능을 최대화하도록 개별적으로 최적화될 수 있다. 따라서, 바람직한 일 특정 시스템에 있어서, 적색 또는 녹색 퀀텀 도트/ZnO 또는 TiO2/알루미늄의 스택이 폴리[9,9-디옥틸플루오레닐-2,7-디일]-코-(4,4'-sec-부틸페닐)디페닐아민)](TFB) 코팅된 PEDOT:PSS/인듐 틴 옥사이드 기판상으로 전달될 수 있다.
도 1(도 1A 내지 도 1E 포함)은 본 발명의 바람직한 방법을 개략적으로 나타낸 것이다.
도 2는 본 발명의 더욱 바람직한 방법을 개략적으로 나타낸 것이다.
도 3A는 구조화된(structured) 표면을 갖는 전달 스탬프(transfer stamp)를 나타낸 것이다. 도 3B는 회수(retrieval) 후 도너 기판을 나타낸 것이다. 도 3C는 코팅된 유리 상의 퀀텀 도트(QD) 패턴을 나타낸 것이다.
본 명세서에서 언급된 나노구조 물질 복합재의 층들(예: 제1층 및 제2층)은, 제1층의 최소 20, 30, 40, 50, 60, 70 또는 80 중량%가 제2층에는 존재하지 않는 하나 이상의 물질로 구성되는 경우에, 구별될 것이다.
나노구조 물질 복합재의 층들의 단면(cross-sectional) 치수단위(dimension)는 폭넓게 다양할 수 있으며, 적절하게는, 예컨대 1000μm 이하 X 1000μm 이하일 수 있고, 전형적으로는, 500μm 이하 X 500μm 이하, 또는 200μm 이하 X 200μm 이하, 또는 심지어 150μm 이하 X 150μm 이하, 또는 심지어 100μm 이하 X 100μm 이하와 같이 더 작을 수 있다.
나노구조 물질 복합재의 층들의 두께 또한 폭넓게 다양할 수 있으며, 예컨대 적절하게는 5 nm 내지 100 nm 두께, 보다 전형적으로는 10 nm 내지 20 nm 또는 50 nm 두께일 수 있다.
이하, 도면을 참조한다. 도 1은 본 발명의 바람직한 방법을 개략적으로 묘사한다.
도 1A에 나타낸 바와 같이, 도너 기판(10)은, 바람직하게는 자기-조립된 단층(self-assembled monolayer, SAM)의 층(12)을 제공하도록 실란 물질(예컨대, 옥타데실트리클로로실란)과 같은 것으로 임의로 코팅된 실리콘 웨이퍼일 수 있다. 실란 물질은 적절히, 예컨대 딥 코팅에 의해, 도포될 수 있다. 과량의 실란 물질은, 실란 네트워크된 층(12)을 웨이퍼(10) 위에 형성하기 위하여, 예컨대 초음파 처리 및 후속 열처리에 의해 제거될 수 있다. 열처리는, 예컨대 100℃ 이상에서 15 내지 60분간 수행될 수 있으며, 사용되는 실란제에 의존한다. 층(12)를 형성하기에 적합한 다른 물질들은, 예컨대 불소화 물질들은 물론 옥틸트리클로로실란 및 트리클로로(1H,1H,2H,2H-퍼플루오로옥틸)실란과 같은 다른 실란 물질들을 포함한다.
원한다면, 희생층(sacrificial layer)(14)이 SAM 층(12) 위에 형성될 수 있다. 층(14)는, 예컨대 약 30℃ 내지 140℃의 온도에서 쉽게 제거될 수 있는 하나 이상의 폴리머를 적절하게 포함할 수 있다. 층(14)를 위한 예시적인 물질들은, 예컨대 폴리에틸렌 옥사이드, 폴리비닐 알콜, 폴리아믹 산, 폴리비닐피롤리돈 및 폴리비닐메틸에테르를 포함할 수 있으며, 이들은 단독으로 또는 조합되어 희생층에 사용된다. 층(14)는, 도 1B에 예시된 전달 공정 동안 도너 기판으로부터 나노구조 물질 층(16)의 분리를 용이하게 할 수 있다.
이러한 희생층(14)은, 전달될 복합재의 제1층이 나노구조 물질 층이 아니고 다른 층, 예컨대 ODTS 처리된 기판상에 효과적으로 스핀 코팅되기 어려울 수 있는 상대적으로 극성인 성분들을 포함하는 전하 수송층인 경우에, 특히 바람직할 수 있다. 그러한 바람직한 구체예에서 희생층(14)은, ODTS 또는 하부 도너 기판의 다른 표면 물질보다는 높은 표면 에너지이면서 그 다음으로 적용되는 복합재 층(예: 전하 수송층)과는 충분히 구별되는 표면 에너지를 가져 후속 공정 동안 도너 기판으로부터 복합재의 성공적인 릴리스(release)를 보장하는, 하나 이상의 물질을 포함할 수 있다.
나노구조 물질 층(16)은 용액으로서 하부 층(들) 상에, 예컨대 스핀 코팅, 스프레이 코팅, 딥 코팅 등에 의해 적용될 수 있다. 나노구조 물질 층은 단층(monolayer)으로서 적용될 수 있으며, 여기서 적용된 나노구조 물질은 2차원 어레이(two-dimensional array)로 배열된다. 나노구조 물질이 3차원 어레이를 제공하도록 적용되는 것이 또한 바람직할 수 있다.
적용된 나노구조 물질 층은, 용어 나노구조 물질, 본 명세서에서의 다른 유사한 용어의 나노구조 물질 층에 의해 포괄되는 것으로 이해될 다양한 물질을 포함할 수 있다.
따라서, 상기 논의된 바와 같이, 본 명세서에서 사용된 용어, 나노구조 물질은 퀀텀 도트 물질 및 이질 접합 나노로드와 같은 하나 이상의 이질 접합을 포함하는 나노결정성 나노입자(나노입자라고도 함) 둘 다를 포함한다.
적용된 퀀텀 도트는 적절하게는 II-VI족 물질, III-V족 물질, V족 물질 또는 이들의 조합일 수 있다. 퀀텀 도트는 적절하게는, 예컨대, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, HgS, HgSe, HgTe, GaN, GaP, GaAs, InP 및 InAs로부터 선택되는 적어도 하나를 포함할 수 있다. 다른 조건하에서, 퀀텀 도트는 상기 물질의 둘 이상을 포함하는 화합물을 포함할 수 있다. 예를 들어, 화합물은, 단순 혼합된 상태로, 둘 이상의 화합물 결정이 부분적으로 동일한 결정 내에서 나누어진 혼합 결정, 예컨대 코어-셸 구조 또는 구배 구조를 갖는 결정 내, 또는 둘 이상의 나노결정을 포함하는 화합물 내에 존재하는 둘 이상의 퀀텀 도트를 포함할 수 있다. 예컨대, 퀀텀 도트는 관통 홀(through hole)이 있는 코어 구조, 또는 코어 및 코어를 둘러싼 셸을 가진 케이스화(encased) 구조를 가질 수 있다. 이러한 구체예에서 코어는, 예컨대 CdSe, CdS, ZnS, ZnSe, CdTe, CdSeTe, CdZnS, PbSe, AgInZnS, 및 ZnO의 하나 이상의 물질을 포함할 수 있다. 셸은, 예컨대 CdSe, ZnSe, ZnS, ZnTe, CdTe, PbS, TiO, SrSe, 및 HgSe로부터 선택되는 하나 이상의 물질을 포함할 수 있다.
복수의 이질 접합을 포함하는 부동태화된(passivated) 나노결정성 나노입자가, 장치로서 사용시 발광을 촉진하는 전하 캐리어 주입 공정을 적절히 용이하게 할 수 있다. 그러한 나노입자는 반도체성(semiconducting) 나노입자라고도 지칭될 수 있으며, 각 말단에 1차원 나노입자와 접촉하는 단일 말단캡(endcap) 또는 복수의 말단캡을 배치한, 1차원 나노입자를 포함할 수 있다. 말단캡은 또한 서로 접촉할 수 있으며, 1차원 나노입자를 부동태화하는 역할을 할 수 있다. 나노입자는 적어도 하나의 축에 대하여 대칭이거나 비대칭일 수 있다. 나노입자는 조성의 측면에서, 기하 구조 및 전자 구조의 측면에서, 또는 조성 및 구조의 양 측면 모두에서 비대칭일 수 있다. 용어, 이질 접합(heterojunction)은 하나의 반도체 물질의 결정 격자 상에 성장된 다른 반도체 물질을 갖는 구조를 의미한다. 용어, 1차원 나노입자(one-dimensional nanoparticle)는, 나노입자의 질량이 나노입자의 특정 치수(dimension)(예: 길이)를 따라 단승적으로(to the first power) 변화하는 물체(object)를 의미한다. 이는 다음 식 (1)로 표시된다: M∝Ld (1), 여기서, M은 입자의 질량이고, L은 입자의 길이이며, d는 입자의 차원(dimensionality)을 결정하는 지수(exponent)이다. 따라서, 예컨대 d = 1인 경우, 입자의 질량은 입자의 길이에 직접적으로 비례하며, 그러한 입자를 1차원 나노입자라 칭한다. d = 2인 경우, 입자는 2차원 물체, 예컨대 판(plate)이고, d = 3은 3차원 물체, 예컨대 실린더 또는 구(sphere)를 정의한다. 1차원 나노입자(d = 1인 경우의 입자)는 나노로드(nanorod), 나노튜브, 나노와이어, 나노휘스커(nanowhisker), 나노리본 등을 포함한다. 일 구체예에서, 1차원 나노입자는 구부러지거나 파형(wavy)(사문형(serpentine))으로, 즉, 1 내지 1.5 사이의 d 값을 가질 수 있다.
예시적인 바람직한 물질들은 미국특허출원 13/834,325호 및 13/834,363호에 개시되어 있으며, 이들은 둘 다 본 명세서에 참조로서 도입된다. 또한, 하기 실시예 8은 예시적인 바람직한 물질에 대한 것이다.
1차원 나노입자는 적절하게는, 약 1 nm 내지 10000 나노미터(nm), 바람직하게는 2 nm 내지 50 nm, 더 바람직하게는 5 nm 내지 20 nm(예컨대 약 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19 또는 20 nm) 직경의, 단면(cross-sectional area) 또는 특징 두께 치수(예컨대 원형 단면의 직경, 또는 정사각 또는 직사각 단면의 대각선)를 가진다. 나노로드는 적절하게는, 원형 단면을 가지며 그 특징 치수(characteristic dimension)는 상기한 범위 내인, 강성 로드(rigid rod)이다. 나노와이어 또는 나노휘스커는 곡선형(curvaceous)이며, 디퍼런트(different) 또는 연충형(vermicular) 형태를 갖는다. 나노리본은 4 또는 5개의 선형 변(linear side) 경계가 있는 단면을 갖는다. 이러한 단면의 예에는 정사각형, 직사각형, 평행사변형(parallelopiped), 마름모형(rhombohedral) 등이 있다. 나노튜브는, 나노튜브의 전체 길이를 관통하는 실질적인 동심원 홀(concentric hole)을 가지며, 이에 의하여 튜브형(tube-like)이 된다. 이들 1차원 나노입자의 종횡비(aspect ratio)는 2 이상, 바람직하게 5 이상, 더 바람직하게 10 이상이다.
1차원 나노입자는 반도체를 포함하며, 이는 적절하게는 II-VI족(ZnS, ZnSe, ZnTe, CdS, CdTe, HgS, HgSe, HgTe, 등), III-V족(GaN, GaP, GaAs, GaSb, InN, InP, InAs, InSb, AlAs, AlP, AlSb, 등), IV족(Ge, Si, Pb 등) 물질의 것들, 이들의 합금, 또는 이들의 혼합물을 포함한다.
퀀텀 도트 물질을 포함하는 나노구조 물질은 상업적으로 입수 가능하며, 또한, 예컨대 금속성 전구체를 사용하는 표준 화학적 습식법, 및 금속성 전구체를 유기 용액 내에 주입하고 금속성 전구체를 성장시키는 것에 의해 제조될 수 있다. 퀀텀 도트를 포함하는 나노구조 물질의 크기는 적색(R), 녹색(G), 및 청색(B) 파장의 빛을 흡수하거나 방출하도록 조절될 수 있다.
전자 수송층(18)은 나노구조 물질 층(16) 위에 형성될 수 있다. 예를 들어, 층(18)은 적색 나노구조 물질 층을 위한 ZnO 및 녹색 나노구조 물질 층을 위한 TiO2를 포함할 수 있다. ZnO 또는 TiO2는 스핀-코팅된 졸-겔 용액으로서 적절히 도포될 수 있으며, 그 후 도포된 층(18)을 열처리, 예컨대, 진공하에서 80℃ 내지 150℃에서 15 내지 60분간 어닐링될 수 있다. 전극(20)이 다음으로 적용될 수 있다. 예를 들어, 마이크로-패턴화된 Al 전극이 마스크 및 전자 빔 증발기를 사용하여 생성될 수 있다.
도 1B에 나타난 바와 같이, 불소-함유 층(22)은 상단 층으로서 적용될 수 있으며, 전달 스탬프(24)와의 맞춤(mating) 및 그로부터의 후속 분리를 용이하게 할 것이다. 층(22)는 불소 치환을 갖는 다양한 물질을 함유할 수 있으며, 하나 이상의 불소화 폴리머가 일반적으로 선호된다. 적절한 물질은 Teflon AF(불소폴리머, DuPont) 및 방향족 니트로에스테르 불소폴리머를 포함한다.
스탬프(24)는 이어서 층(16'), 특히 전극(20), 또는 (존재한다면) 오버코팅층(22)의 나노구조 물질 복합재 스택과 접촉한다. 도 1B에 나타난 바와 같이, 스탬프(24)는 철수되어(withdrawn), 나노구조 물질 층(16)을 SAM 층(12) 및 도너 기판(10)으로부터 분리한다. 나노구조 물질 층 스택(16')에 대한 지칭(reference)은 묘사된 물질 층(16) 및 하나 이상의 부가 층, 예컨대 도 1A 내지 1E에 걸쳐 묘사된 층(18), (20) 및 (22)의 하나 이상을 함께 지시하는 것으로 이해되어야 한다.
다양한 스탬핑 공정이 활용가능하다. 예를 들어, 단일 복합재를 전달하기 위하여 단일 스탬프가 사용될 수 있으며, 또는 복수의 복합재를 전달하기 위한 단일 또는 공동(coordinated) 공정에서 복수의 스탬프가 사용될 수 있다. 예를 들어, 롤러형 공정이 적용될 수 있으며, 여기서 롤러는 다중 스탬프 유닛을 포함한다. 또는, 시트 전달 공정이 적용될 수 있으며, 여기서 사용되는 전달 시트는 다중 스탬프 유닛을 포함한다.
스탬프(24)는 다양한 물질들, 예컨대 탄성체 폴리머, 에폭시계 물질, 또는 폴리디메틸실록산(PDMS) 물질과 같은 폴리실록산에 대하여 적절히 형성될 수 있다. 스탬프(24)는 또한, 나노구조 물질 층 복합재에 대한 부착을 향상시키기 위하여 바람직하게 패턴화될 수 있다. 스탬프의 패턴화는, 예컨대 마이크로리소그래피에 의한 것과 같은 몰드의 에칭 및 에칭된 패턴화 몰드로부터 제작된 탄성체 스탬프에 의해 달성될 수 있다.
도 1B 및 1C에 나타난 바와 같이, 스탬프(24)에 가해져 부착된 다중-층 나노구조 물질 층 스택(16')은, 하나 이상의 기능성 층들, 예컨대 묘사된 층(32), (34) 및 (36)을 포함할 수 있는 제2 기판(리시버 기판)(30)에 전달되기 위하여, 제1 기판(10)으로부터 제거된다. 나노구조 물질 층 스택의 전달 이전에, 리시버 기판(30)은, 나노구조 물질 스택 전달 프린팅 공정을 용이하게 하기 위하여, 예컨대 40℃ 내지 90℃로 가열될 수 있다.
바람직하게, 스탬프(24)가 나노구조 물질 층 스택(16')에 접촉할 때, 압력이 가해진다. 나노구조 물질 스택의 회수(retrieval) 동안 스탬프(24)를 통해 압력을 가하는 것은 회수 효율을 향상시키며, 도너 기판상에 남겨지는 나노구조 물질 필름 층(16)의 잔류물을 무시할 수 있게 하는 것으로 밝혀졌다. 또한, 나노구조 물질 필름 내의 회수된 영역의 분절된 모서리(fractured edge)는 스탬프(24)를 통해 압력이 가해질 때 더욱 선명한 것으로 밝혀졌다. 나아가, 나노구조 물질 층 스택(16')에 접촉하는 스탬프로부터 전달된 나노구조 물질 층은, 단지 등형(conformal) 접촉일 때보다 압력이 가해졌을 때가 더 조밀하였음이 밝혀졌다.
희생층(14)이 채택되었다면, 이는 나노구조 물질 층 스택(16')을 도너 기판(10)으로부터 철수시킨 후에 적절히 제거될 수 있다. 층(14)의 제거는, 층(14)를 용매로 처리하는 것을 포함하는 다양한 방법으로 수행될 수 있다.
그 후, 스탬프(24)에 부가 부착된 나노구조 물질 층 스택(16')은, 하나 이상의 부가 층들, 예컨대 도 1C, 1D 및 1E에 묘사된 층(32), (34) 및 (36)을 포함할 수 있는 제2 기판(30)에 전달될 수 있다.
다양한 다중-층 나노구조 물질 복합재 또는 스택이 본 발명의 방법에 따라 전달 프린팅될 수 있다. 하나의 바람직한 전달 프린트된 복합재는 정공 주입층/정공 수송층/전자 차단(blockage) 층 + 나노구조 물질 + 정공 차단층/전자 수송층/전자 주입층 + 양극(cathode)의 구별되는 층들을 포함할 것이다.
기판(30)은 적절하게는, 강성(예: 유리) 또는 연성(예: 플라스틱) 재료일 수 있다. 층(32), (34) 및 (36)은 하나 이상의 기능성 층들을 포함할 수 있다. 예컨대, 층(32)는 음극(anode)일 수 있고, 층(34)는 정공 주입층일 수 있으며, 층(36)은 정공 수송층일 수 있다.
도 1D에 묘사된 바와 같이, 스탬프(24)는 나노구조 물질 층 스택으로부터 분리된다. 스탬프(24) 및 나노구조 물질 층 스택의 분리는, 예컨대 초음파에의 노출에 의하여 도움받을 수 있다.
그 후, 예컨대 층(22)의 불소-함유 물질에 대한 용매로 처리하는 것에 의해, 불소-함유 층(22)이 또한 제거될 수 있다.
상기 논의한 바와 같이, 또한 도 1E를 참고하여, 적절하게는 나노구조 물질 복합재의 층의 단면 치수 및 두께가 상당히 폭넓게 다양할 수 있다. 예를 들어, 도 1E에 묘사된 층 두께 t는 5 nm 내지 100 nm, 보다 전형적으로는 10 nm 내지 50 nm로 다양할 수 있다. 적절하게는, 도 1E에 묘사된 단면 치수(dimension) d X d'는, 예컨대 1000μm 이하 X 1000μm 이하, 또는 상기한 것보다 더 작을 수 있다.
도 2는 단일 기판상에 복수의 나노구조 물질 층 스택의 전달 프린팅을 보여준다. 따라서, 인듐 틴 옥사이드(ITO) 코팅된 유리일 수 있는 리시버 기판(50)은 그 위에 코팅된 층(60), (62), (64)를 가질 수 있으며, 이들은 적절하게는 음극층(60), 정공 주입층(62) 및 정공 수송층(64)일 수 있다. 나노구조 물질 층(66), 전자 수송층(68) 및 양극(70)을 포함하는 다중 층 나노구조 물질 복합재(66')가, 코팅된 리시버 기판(50) 상으로 전달 프린팅될 수 있다. 두번째 전달에서, 리시버 기판(50)은 그 위에 코팅된 층(80), (82) 및 (84)를 가질 수 있으며, 이들은 적절하게는 음극층(80), 정공 주입층(82) 및 정공 수송층(84)일 수 있다. 나노구조 물질 층(86), 전자 수송층(88) 및 양극(90)을 포함하는 다중 층 나노구조 물질 복합재(86')가, 코팅된 리시버 기판(50) 상으로 전달 프린팅될 수 있다.
도 2에 묘사된 바와 같이 전달되는 복수의 다중 층 나노구조 물질 복합재(66', 86')는 적절하게 구별된다. 따라서, 전자 수송층(68)은 아연 옥사이드(ZnO)를 포함할 수 있고, 나노구조 물질 층(66)은 적색-발광 퀀텀 도트의 어레이를 포함할 수 있는 한편, 전자 수송층(88)은 티타늄 옥사이드(TiO2)를 포함할 수 있고, 나노구조 물질 층(86)은 녹색-발광 퀀텀 도트의 어레이를 포함할 수 있다.
본 발명의 방법을 활용하여 다양한 장치들이 제작될 수 있으며, 여기에는 디스플레이 및 그 밖에 광 검출기를 비롯한 광전자 장치들이 포함된다.
예를 들어, 바람직한 광전자 장치는, 상술한 바와 같이 기판에 전달된 나노구조 물질 층 스택의 배치(configuration)를 포함하고 또한 나노구조 물질 층, 전원에 연결된 다중 전극(특히, 음극 및 양극)을 포함하며, 인듐 틴 옥사이드 코팅된 유리와 같이 강성이거나 연성 플라스틱일 수 있는, 기판을 포함할 수 있다. 제1 전하 수송층은 나노구조 물질 층과 제1 전극 사이에 위치할 수 있으며, 제2 전하 수송층은 나노구조 물질 활성층과 제2 전극 사이에 위치할 수 있다. 장치는 본 명세서에 개시된 부가층, 예컨대 정공 주입층을 포함할 수 있다.
보다 특정적으로, 장치의 제1 음극층은 인듐 틴 옥사이드 또는 다른 적절한 옥사이드로부터 유리 또는 연성 기판상에 형성될 수 있다. 정공 수송층이 이어서 음극층 위에 형성된다. 다양한 물질들, 예컨대 폴리(3,4-에틸렌디옥시티오펜)(PEDOT), 폴리(스티렌설포네이트)(PSS) 및 이들의 혼합물이 정공 수송층의 형성에 사용될 수 있다.
이어서 나노구조 물질 층이 정공 수송층 위에 형성될 수 있다. 적절하게는, 나노구조 물질이 원하는 색상, 즉, 적색, 녹색 또는 청색을 방출 또는 흡수하도록 하는 크기 및 배치(configuration)를 가질 수 있다. 예를 들어, 적절한 나노구조 물질은 1 nm 내지 50 nm의 직경, 보다 전형적으로는 1 nm 내지 10 nm 또는 20 nm의 직경을 갖는 것들을 포함할 수 있다.
전자 수송층(ETL)은 나노구조 물질 층과 양극층 사이에 위치할 수 있다. 전자 수송층을 형성하기에 적절한 물질은 금속 옥사이드, 예컨대 TiO2, ZrO2, HfO2, MoO3, CrO3, V2O5, WO3, NiO, Cr2O3, Co3O4, MoO2, CuO, Ta2O5, Cu2O, CoO, 및 다른 무기 물질, 예컨대 Si3N4를 포함한다. TiO2가 많은 용도를 위하여 바람직할 수 있다. 양극은 다양한 물질, 예컨대 Mg, K, Ti, Li 등, 및 이들의 합금, 또는 이 물질들의 층상 구조로부터 적절히 형성될 수 있다.
장치의 사용을 위하여, 전압이 음극 및 양극을 통하여 인가될 수 있으며, 그 결과, 나노구조 물질 층으로부터 빛이 방출될 것이다.
이하의 실시예는 본 발명의 예시이다.
실시예 1
Part 1. 도너 및 리시버 기판의 제조
도너 기판으로부터 퀀텀 도트의 박막의 회수를 용이하게 하기 위해서는, 기판과 퀀텀 도트 필름 간의 부착이 최소화되어야 한다. 이 목표를 실현하기 위하여 Si 기판이 사용되었으며, 이는, 퀀텀 도트에 대하여 낮은 부착력을 갖는 자기-조립된 단층(SAMs)을 형성하기 위하여 옥타데실트리클로로실란(ODTS)으로 처리되었다. 공정은, Si(또는 SiO2) 칩을 피라나(piranha) 용액 내에서 30분간 세정하고, 그 후 헥산 중의 ODTS 용액(10 mM) 내에 60분간 침지시키는 것과 관련되었다. 칩을 ODTS 용액으로부터 제거하고, 이어서 클로로포름 내에서 3분간 초음파 처리하여 과량의 ODTS를 제거하였다. ODTS SAM으로 개질된 결과 Si 기판을 120℃에서 20분간 베이킹하여 전체 기판 위에 실록산 네트워크를 형성하였다.
상업적으로 입수 가능한 퀀텀 도트 용액(CdSe/ZnS, Aldrich, 톨루엔 중에 분산, 방출 파장 610 nm)을 사용하여 퀀텀 도트 박막을 형성하였다. 스핀 코팅 전에, 퀀텀 도트 용액을 세정하여, 보관수명을 개선하기 위해 전형적으로 첨가되는 과량의 지방족 아민을 제거하였다. 세정을 위하여, 0.5 ml의 무수 톨루엔을 퀀텀 도트 용액에 가하여 희석하고, 이어서 퀀텀 도트 고체의 침전을 위하여 4 ml의 메탄올을 가하였다. 원심 분리 및 후속 톨루엔/메탄올의 제거에 의해, 퀀텀 도트 고체가 튜브 바닥에서 얻어졌다. 이 고체를 시클로헥산 내에 분산시킴으로써, 세정된 콜로이드성 퀀텀 도트 용액을 제조하였다. 세정된 콜로이드성 퀀텀 도트 용액을 ODTS 처리된 Si 웨이퍼 상에 스핀 코팅하여 퀀텀 도트 박막을 형성하였다. 퀀텀 도트 필름이 상술한 세정 절차로 한 번 세정된 콜로이드성 용액으로부터 형성된 경우에, 퀀텀 도트 박막이 스탬프를 사용하여 효율적으로 회수됨을 알아내었다(반면, 두 번 세정된 용액으로부터 형성된 퀀텀 도트 필름은 회수되지 않았다).
크실렌 중의 폴리[(9,9-디옥틸플루오레닐-2,7-디일)-코-(4,4'-(N-(4-sec-부틸페닐))디페닐아민)](TFB) 용액을 유리 기판상에 스핀 코팅하고 180℃에서 30분간 베이킹하여 리시버 기판을 제조하였다.
Part 2. PDMS 스탬프의 제조
프린팅을 위하여 대표적으로 구조화된 표면을 갖는 탄성 스탬프를 제조하기 위하여, 100 um 릴리프(relief) 및 200 um 리세스(recess)의 반복된 패턴을 갖는 몰드를 광-패턴화성 에폭시(SU-8)로 제작하였다. PDMS 예비폴리머 및 경화제의 혼합물(10:1 중량비)을 제작된 몰드 상에 붓고, 70℃에서 1시간 동안 경화하였다. 결과 PDMS 스탬프(도 3A에 나타냄)를 경화 후에 몰드로부터 벗겨내었다. 몰드의 제거를 용이하게 하기 위하여, PDMS 스탬프의 제조 전에, 제작된 몰드를 진공 데시케이터 내에서 60분간 (트리데카플루오로-1,2,2-테트라히드로옥틸)-1-트리클로로실란으로 처리하였다.
Part 3. 조절된 래트랙션 속도를 가진 자동화 프린터를 사용한 전달 프린팅
리트랙션 속도(retraction speed)를 정확하게 조절하는 전달 프린팅을 실행하고자 자동화 프린터를 사용하였다. 퀀텀 도트 필름의 회수를 위하여, 스탬프를 퀀텀 도트 필름의 표면에 접촉시킨 후, 80 mm/sec의 높은 리트랙션 속도로 PDMS 스탬프를 리트랙션시켰다. 스탬프 상으로 회수된 퀀텀 도트 필름을 리시버 기판상에 1 um/sec의 낮은 리트랙션 속도로 프린팅하였다. 도 3B 및 3C는 각각, 도너 기판상의 퀀텀 도트 필름의 회수된 영역 및 TFB 코팅된 유리상의 프린팅된 퀀텀 도트 패턴을 나타낸다.
스탬프와 도너 기판 간의 접촉시 인가된 압력의 퀀텀 도트 필름 회수 효율에 대한 효과를 체크하고자, 회수 후 도너 기판의 표면을, 등형(conformal) 접촉인 경우 및 회수 전에 압력을 가한 접촉인 경우의 AFM으로 조사하였다. 회수 동안 압력을 가한 결과, 보다 효율적으로 회수되었으며, 도너 기판상에 남겨진 퀀텀 도트 필름의 잔류물은 무시할 만하였다. 또한, 퀀텀 도트 필름 내의 회수된 영역의 분절된 모서리는, 압력이 가해졌을 때 더욱 선명하였다. 프린트된 필름에 있어서, 인가된 압력으로 잉크된 스탬프로부터 프린트된 퀀텀 도트 필름은 단지 등형 접촉인 경우보다 더 조밀하였으며, 이는 탄성 PDMS 스탬프의 프와송(Poisson) 효과에 기인한 것 같다.
실시예 2: 퀀텀 도트 LED 의 제작
Part 1. 표준 QD - LED 테스트 장치의 개발
퀀텀 도트-LED 테스트 구조가 장치 내의 각 층들에 내한 최적 물질 조합으로 개발되었다. 이 장치 디자인에서, 음극 및 양극 모두는 패턴화되며, 음극과 양극 사이에 중첩되는 영역은 10 mm2의 발광 영역을 갖는 단일 픽셀이다. 하나의 장치는 6개의 픽셀을 함유한다. 또한, 용액 처리가능한 물질들이 모든 전하 주입/수송층들에 사용되었다: LED 장치는 ITO(음극, ITO 유리, Aldrich, 표면 저항성 15~25 ohm/sq), PEDOT:PSS(정공 주입층, Clevios P VP AI4083), TFB(정공 수송층), 퀀텀 도트(발광층, 전달 프린팅 테스트에서 사용된 것과 동일한 물질), ZnO 나노입자(전자 수송층, 부탄올 내 30 mg/ml, Shim group에서 합성됨) 및 Al(양극)을 포함하였다. 장치 제작은 ITO의 패턴화로 시작하였으며, 각 층의 후속 스핀 코팅이 패턴화된 ITO 상에서 수행되었다. 섀도우 마스크를 통한 전자 빔 증발에 의한 Al 전극의 침착으로 장치 제작이 완료되었다. 처리 단계들은 이하를 포함하였다: ITO의 패턴화(포토리소그래피 및 에칭) 및 이어지는 UV/오존 처리. PEDOT-PSS가 클린룸 환경에서 스핀코팅 되었으며, 이어서 글로브 박스에서 180℃에서 10분간 베이킹되었다. 그 후, TFB(m-크실렌 내 1 wt %)가 스핀코팅되고, 글로브 박스에서 180℃에서 30분간 베이킹되었다. 이어서 퀀텀 도트 조성물(시클로헥산 중에 분산됨)이 스핀코팅되고, 글로브 박스에서 80℃에서 30분간 베이킹되었다. 그 후, ZnO(부탄올 중 30 mg/ml)을 스핀코팅하고, 글로브 박스에서 10℃에서 3분간 베이킹하였다. 이어서 Al 층을 섀도우 마스크를 통해 침착하였다. 이렇게 제조된 퀀텀 도트-LED는 10V의 인가된 전압 하에서 빛을 방출하였다.
Part 2. 퀀텀 도트 / ETL /양극 스택의 전달 프린팅을 통한 퀀텀 도트 - LED 의 제작
QD/ETL/양극 스택의 제작은, 상기 Part 1의 실시예 1에 기술된 Si 칩의 ODTS 처리 및 퀀텀 도트 필름의 형성으로 시작하였다. 퀀텀 도트 필름상에, ZnO 나노입자(부탄올 중 30 mg/ml)를 스핀 코팅하고, 이어서 섀도우 마스크를 통해 Al을 침착시켜 Al 패턴을 형성하였다.
제작된 스택은 플랫(flat) PDMS 스탬프로 손쉽게 회수될 수 있음을 알아내었다. 하지만, 회수된 스택은 리시버 기판(TFB 코팅된 유리)상에 프린트되지 않았는데, 이는 Al을 PDMS 스탬프로부터 탈착(delamination)시키기 위한 크랙(crack)이 그 계면에서 시작되지 않았기 때문이며; 그 대신 크랙이 항상 QD 및 TFB 층들 간의 경계면에서 시작 및 진행되었고, 그 결과, 프린팅의 실패를 낳았다.
이어서 불소폴리머(fluoropolymer) 층은 Al 층상에 포함되어 PDMS 스탬프에 대한 감소된 부착력을 제공하였다. 불소폴리머 용액의 제조에 사용된 불소에테르 용매는 유기 전기적 물질의 물리적 또는 전기적 물성에 영향을 미치지 않는다. 따라서, 스택 상에 불소폴리머 필름을 적용하는 것은 퀀텀 도트 및 ZnO 층을 물리적 및 전기적으로 손상되지 않게 남겨 두리라고 기대할 수 있다.
불소폴리머 층의 적용(2000 rpm에서 30초간 스핀 코팅되고, 95℃에서 60초간 베이킹됨)의 결과, 회수된 스택은 ITO/PEDOT:PSS/TFB 리시버 기판상에 성공적으로 프린트되었다. 리시버 기판은 50℃로 가열되어 프린팅 공정을 용이하게 하였다. 제조된 QD-LED는 전압(약 7 V)이 인가되었을 때 빛을 방출하였다.
실시예 3
Part 1. 도너 기판의 제조
실리콘 웨이퍼를 피라나 용액에 30분간 침지시키고, 이어서 헥산 중의 옥타데실트리클로로실란(ODTS) 용액(10 mM)에 60분간 담갔다. 그 후, 클로로포름 내에서 3분간 초음파 처리하여 과량의 ODTS를 제거하였다. ODTS SAM으로 개질된 결과 Si 기판을 120℃에서 20분간 베이킹하여 전체 기판 위에 실록산 네트워크를 형성하였다. 상업적으로 입수 가능한 QD 용액(CdSe/ZnS, Aldrich, 톨루엔 중에 분산)을 사용하여 퀀텀 도트 박막을 형성하였다. 스핀 코팅 전에, 퀀텀 도트 용액을 세정하여, 보관수명을 개선하기 위해 전형적으로 첨가되는 과량의 지방족 아민을 제거하였다. 이어서, ZnO(30 mg/ml, 부탄올 중) 또는 TiO2(TYZOR® 131 유기 티타네이트) 졸-겔 용액을 퀀텀 도트 박막 상에 스핀-코팅하고, 진공에서 열적으로 어닐링하였다(100℃, 30분). 섀도우 마스크 및 전자 빔 증발기를 사용하여 마이크로-패턴화된 Al 전극을 제작하였다.
Part 2. 리시버 기판의 제조
ITO 기판(Aldrich, 표면 저항 15~25 ohm/sq)을 아세톤 스핀-세척으로 세정하였다. 그 후, PEDOT:PSS(정공 주입층, Clevios PVP AI4083) 및 폴리[(9,9-디옥틸플루오레닐-2,7-디일)-코-(4,4'-(N-(4-sec-부틸페닐))디페닐아민)](TFB, 크실렌 중의 용액(1 wt%))을 ITO 기판상에 스핀-코팅하고, 180℃에서 30분간 베이킹하였다.
Part 3. 스택 전달 프린팅 공정
PDMS 예비폴리머를 경화제와 혼합(10:1 중량비)한 후 70℃에서 1시간 동안 경화시켜 PDMS 스탬프를 구성하였다. 불소폴리머 층(OSCoR 2312 포토레지스트 용액)을 2000 rpm에서 30초간 스핀-코팅하고, 95℃에서 60초간 베이킹하였다. 그 후, 스택 전달 프린팅 공정을 용이하게 하고자, 리시버 기판을 50℃로 가열하였다.
Part 4. 퀀텀 도트 - LED 장치의 광학적 특성화
본 장치 디자인에서는, 음극 및 양극 모두 패턴화된다. 음극 및 양극 사이에 중첩된 영역은 10mm2의 발광 영역을 갖는 단일 픽셀(single pixel)이다. 휘도(luminance)-전류-전압 특성은 PR-655 분광복사기(spectroradiometer) 및 Keitheley 2635 소스 미터(source meter)를 도입한 시스템을 사용하여 측정될 수 있다. 장치의 상대적 전기발광은 Si 광다이오드를 사용하여 측정되었다.
실시예 4: 이질 접합 나노로드
Part 1. 도너 기판의 제조
실리콘 웨이퍼를 피라나 용액에 30분간 침지시키고, 이어서 헥산 중의 옥타데실트리클로로실란(ODTS) 용액(10 mM)에 60분간 담갔다. 그 후, 클로로포름 내에서 3분간 초음파 처리하여 과량의 ODTS를 제거하였다. ODTS SAM으로 개질된 결과 Si 기판을 120℃에서 20분간 베이킹하여 전체 기판 위에 실록산 네트워크를 형성하였다. 이질 접합 나노로드 용액(CdS/CdSe/ZnSe 이중 이질 접합 나노로드(DHNRs))을 사용하여 나노로드 박막을 형성하였다. 스핀 코팅 전에, 나노로드 용액을 세정하여, 보관수명을 개선하기 위해 전형적으로 첨가되는 과량의 지방족 아민을 제거하였다. 이어서, ZnO(30 mg/ml, 부탄올 중) 또는 TiO2(TYZOR® 131 유기 티타네이트) 졸-겔 용액을 나노로드 박막 상에 스핀-코팅하고, 진공에서 열적으로 어닐링하였다(100℃, 30분). 섀도우 마스크 및 전자 빔 증발기를 사용하여 마이크로-패턴화된 Al 전극을 제작하였다.
Part 2. 리시버 기판의 제조
ITO 기판(Aldrich, 표면 저항 15~25 ohm/sq)을 아세톤 스핀-세척으로 세정하였다. 그 후, PEDOT:PSS(정공 주입층, Clevios PVP AI4083) 및 폴리[(9,9-디옥틸플루오레닐-2,7-디일)-코-(4,4'-(N-(4-sec-부틸페닐))디페닐아민)](TFB, 크실렌 중의 용액(1 wt%))을 ITO 기판상에 스핀-코팅하고, 180℃에서 30분간 베이킹하였다.
Part 3. 스택 전달 프린팅 공정
PDMS 예비폴리머를 경화제와 혼합(10:1 중량비)한 후 70℃에서 1시간 동안 경화시켜 PDMS 스탬프를 구성하였다. 불소폴리머 층(OSCoR 2312 포토레지스트 용액)을 2000 rpm에서 30초간 스핀-코팅하고, 95℃에서 60초간 베이킹하였다. 그 후, 스택 전달 프린팅 공정을 용이하게 하고자, 리시버 기판을 50℃로 가열하였다.
Part 4. 퀀텀 도트 - LED 장치의 광학적 특성화
본 장치 디자인에서는, 음극 및 양극 모두 패턴화된다. 음극 및 양극 사이에 중첩된 영역은 10mm2의 발광 영역을 갖는 단일 픽셀이다. 휘도-전류-전압 특성은 PR-655 분광복사기 및 Keitheley 2635 소스 미터를 도입한 시스템을 사용하여 측정될 수 있다. 장치의 상대적 전기발광은 Si 광다이오드를 사용하여 측정되었다.
실시예 5: 연성 퀀텀 도트 LED 디스플레이를 위한 스택 전달 프린팅
본 명세서에 개시된 스택 전달 프린팅 방법을 사용하여 연성 퀀텀 도트 LED 디스플레이를 제조하였다. 따라서, ITO-코팅된 폴리에틸렌 테레프탈레이트(PET) 필름의 리시버 기판을 준비하였다. TFB 층으로 캡핑된, ITO-코팅된 PET 필름 위에 PEDOT:PSS 층을 적용하였다. 적색 퀀텀 도트 층, ZnO 층, Al 전극(100 nm) 및 불소폴리머 층(1.4 um)을 순서대로 포함하는 퀀텀 도트 층 복합재를, 퀀텀 도트 층 복합재의 상단 불소폴리머 층에 부착된 에칭된 PDMS 스탬프를 사용하여, 상기 코팅된 연성 리시버 기판상으로 전달하였다. 스탬프를 제거하고, 장치를 상기 실시예에 개시된 대로 처리하였다. 제조된 연성 퀀텀 도트 LED 디스플레이는 전압이 인가되었을 때 빛을 방출하였다.
실시예 6: 2층 퀀텀 도트 복합재의 전달
퀀텀 도트 조성물(CdSe/ZnS, Aldrich, 톨루엔 중에 분산)을 ODTS-코팅된 실리콘 웨이퍼상에 스핀-코팅하고(2000rpm), 열적으로 어닐링하였다(90℃, 20분). 다음으로, ZnO 용액(졸-겔)을 스핀-코팅하고(3000rpm), 진공에서 열적으로 어닐링하였다(100℃, 30분). 이어서, 이 스택(ODTS/QD/ZnO) 상에 불소폴리머 용액을 스핀-코팅하고(4000rpm), 살짝 베이킹하였다(100℃, 3분). 이렇게 구성된 복합재는 상기 실시예 3 및 4의 Part 3에 기술된 바와 같이 스탬프를 사용하여 전달될 수 있다.
실시예 7: 4층 퀀텀 도트 복합재의 전달
TFB를 ODTS-코팅된 실리콘 웨이퍼 상에 스핀-코팅하고(3000rpm), 열적으로 어닐링하였다(180℃, 30분). 다음으로, 퀀텀 도트 조성물(CdSe/ZnS, Aldrich, 톨루엔 중에 분산)을 TFB 층상에 스핀-코팅하고(2000rpm), 열적으로 어닐링하였다(90℃, 20분). 이어서, ZnO 용액(졸-겔)을 스핀-코팅하고(3000rpm), 진공에서 열적으로 어닐링하였다(100℃, 30분). 그 후, Al을 e-빔 증발기에 의해 침착시켰다. 이어서, 이 스택(ODTS/TFB/QD/ZnO/금속) 상에 불소폴리머 용액을 스핀-코팅하고(4000rpm), 살짝 베이킹하였다(100℃, 3분). 이렇게 구성된 복합재는 상기 실시예 3 및 4의 Part 3에 기술된 바와 같이 스탬프를 사용하여 전달될 수 있다.
실시예 8
본 실시예는, 본 명세서에 개시된 바와 같은 퀀텀 도트 층에 사용될 수 있는, 부동태화된 나노입자의 제조를 예증한다. N2 분위기 하에 표준 Schlenk 라인 내에서 반응이 수행되었다. 기술 등급의 트리옥틸포스핀 옥사이드(TOPO)(90%), 기술 등급의 트리옥틸포스핀(TOP)(90%), 기술 등급의 옥틸아민(OA)(90%), 기술 등급의 옥타데센(ODE)(90%), CdO(99.5%), Zn 아세테이트(99.99%), S 분말(99.998%), 및 Se 분말(99.99%)을 Sigma Aldrich로부터 입수하였다. N-옥타데실 포스폰산(ODPA)을 PCI Synthesis로부터 입수하였다. ACS 등급의 클로로포름, 및 메탄올을 Fischer Scientific으로부터 입수하였다. 물질들은 입수한 그대로 사용되었다.
1차원 나노입자 - CdS 나노로드의 제조
먼저, 2.0 그램(g)(5.2 밀리몰(mmol))의 TOPO, 0.67 g(2.0 mmol)의 ODPA 및 0.13 g(2.0 mmol)의 CdO를 50 ml 3구 둥근 바닥 플라스크 내에 준비하였다. 혼합물을 150℃에서 30분(min)간 진공하에 탈기시키고, 이어서 교반하에 350℃로 가열하였다. Cd-ODPA 착체가 350℃에서 형성될수록, 플라스크 내의 갈색 용액은 광학적으로 투명해졌고, 약 1시간 후에 무색이 되었다. 그 후, 용액을 150℃에서 10분간 탈기시켜, O2 및 H2O를 포함하는 착물화의 부산물을 제거하였다. 탈기 후, 용액을 N2 분위기 하에서 350℃로 가열하였다. 1.5 밀리리터(ml)의 TOP에 용해된 16 밀리그램(mg)(0.5mmol)의 황(S)을 함유하는 황 전구체를, 주사기를 사용하여 플라스크 내로 신속히 주입하였다. 그리하여 반응 혼합물을 330℃로 켄칭하였으며, 여기서 CdS 성장이 수행되었다. 15분 후, 250℃로 냉각하여 CdS 나노로드 성장을 종결시켰으며, 여기서 CdS 나노로드 상에서의 CdSe 성장이 수행되었다. 분석을 위하여, CdS 나노로드의 분획(aliquot)을 취하고 메탄올 및 부탄올로 침전시켜 세정하였다. 동일한 반응 플라스크에 Se 전구체를 가함으로써 CdS/CdSe 이질구조(heterostructure)가 형성되었으며, 이하 기술된 바와 같이 N2 분위기 하에 유지되었다.
1차 말단캡에 의한 나노로드의 부동태화 - CdS / CdSe 나노로드 이질구조
CdS 나노로드의 형성에 이어서, 1.0 ml의 TOP에 용해된 20 mg(0.25mmol)의 Se를 함유하는 Se 전구체를, 250℃에서 시간당 4 밀리리터(ml/h)의 속도로 주사기 펌프를 통하여 천천히 주입하였다(총 주입 시간 ~ 15분). 이어서, 반응 혼합물을 250℃에서 추가 5분간 숙성시킨 후, 반응 플라스크를 에어 제트로 빠르게 냉각시켰다. 분석을 위하여, CdS/CdSe 나노로드 이질구조의 분획을 취하고 메탄올 및 부탄올로 침전시켜 세정하였다. 최종 용액을 클로로포름에 용해시키고, 분당 2000 회전수(rpm)로 원심분리하였다. 침전물을 클로로포름에 재용해시키고, 용액으로서 저장하였다. 용액을 10배 희석시, CdS 밴드-에지(band-edge) 흡수 피크는 0.75에 대응한다.
2차 말단캡의 형성 - CdS / CdSe / ZnSe 2중 이질 접합 나노로드
CdS/CdSe 나노로드 이질구조상에 ZnSe를 성장시킴으로써 CdS/CdSe/ZnSe 2중 이질 접합 나노로드를 합성하였다. Zn 전구체를 위하여, 6 ml의 ODE, 2ml의 OA 및 0.18 g(1.0 mmol)의 Zn 아세테이트를 100℃에서 30분간 탈기시켰다. 혼합물을 N2 분위기 하에서 250℃로 가열하였고, 그 결과 Zn 올레이트(oleate)가 1시간 후에 형성되었다. 50℃로 냉각시킨 후, Zn 올레이트 용액에 미리 준비된 CdS/CdSe 용액 2 ml를 주입하였다. 진공 하에서 혼합물 내의 클로로포름이 30분간 증발되도록 하였다. 1.0 ml의 TOP에 용해된 20 mg(0. 25 mmol)의 Se를 함유하는 Se 전구체를 250℃에서 서서히 주입함으로써 ZnSe 성장을 개시하였다. CdS/CdSe 나노로드 이질구조상의 ZnSe의 두께는 주입되는 Se의 양에 의해 조절되었다. 원하는 양의 Se 전구체를 주입한 후, 히팅 맨틀을 제거함으로써 ZnSe 성장을 종결시켰다. 세정 절차는 CdS 나노로드에 대하여 기술한 것과 동일하였다.
2차 말단캡의 형성을 위한 다른 방법 - CdS / CdSe / ZnSe 2중 이질 접합 나노로드
TOA와 같은 코디네이팅(coordinating) 용매가 ZnSe의 성장을 위하여 대안으로 사용될 수 있다. 5 ml의 TOA, 1.2ml의 OA 및 0.18 g(1.0 mmol)의 Zn 아세테이트를 100℃에서 30분간 탈기시켰다. 혼합물을 N2 분위기 하에서 250℃로 가열하였고, 그 결과 Zn 올레이트가 1시간 후에 형성되었다. 50℃로 냉각시킨 후, Zn 올레이트 용액에 미리 준비된 CdS/CdSe 용액 2 ml를 주입하였다. 진공 하에서 혼합물 내의 클로로포름이 30분간 증발되도록 하였다. 1.0 ml의 TOP에 용해된 20 mg(0. 25 mmol)의 Se를 함유하는 Se 전구체를 250℃에서 서서히 주입함으로써 ZnSe 성장을 개시하였다. CdS/CdSe 나노로드 이질구조상의 ZnSe의 두께는 주입되는 Se의 양에 의해 조절되었다. 원하는 양의 Se 전구체를 주입한 후, 히팅 맨틀을 제거함으로써 ZnSe 성장을 종결시켰다. 세정 절차는 CdS 나노로드에 대하여 기술한 것과 동일하였다.

Claims (16)

  1. (a) 1) 나노구조 물질 층 및 2) 상기 나노구조 물질 층과 구별되는 하나 이상의 부가 층을 포함하는 다중-층 복합재를 제1 기판상에 제공하는 단계; 및
    (b) 상기 다중-층 복합재를 제2 기판으로 전달하는 단계;를 포함하는,
    나노구조 물질 복합재의 제조 방법.
  2. 제1항에 있어서, 다중-층 복합재가 스탬프와 접촉하고, 다중-층 복합재가 상기 스탬프로부터 제2 기판상으로 적층되는 것을 특징으로 하는 방법.
  3. 제1항 또는 제2항에 있어서, 하나 이상의 부가 기능성 층이 전하 수송층, 전하 주입층 및/또는 전극층의 하나 이상을 포함하는 것을 특징으로 하는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 다중-층 복합재가 오버코팅 불소-함유 층을 추가로 포함하는 것을 특징으로 하는 방법.
  5. (a) 오버코팅 불소-함유 층을 갖는 나노구조 물질 층을 포함하는 층상 복합재를 제1 기판상에 제공하는 단계;
    (b) 상기 층상 복합재를 스탬프와 접촉시키는 단계; 및
    (c) 상기 스탬프로부터 상기 층상 복합재를 제2 기판상에 적층하는 단계;를 포함하는,
    나노구조 물질 복합재의 제조 방법.
  6. 제4항 또는 제5항에 있어서, 스탬프가 불소-함유 층과 접촉하는 것을 특징으로 하는 방법.
  7. 제4항 내지 제6항 중 어느 한 항에 있어서, 불소-함유 층이 불소화 폴리머를 포함하는 것을 특징으로 하는 방법.
  8. 제4항 내지 제7항 중 어느 한 항에 있어서, 복합재를 적층한 후에 불소-함유 층을 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 복수의 층상 복합재가 제2 기판상에 적층되는 것을 특징으로 하는 방법.
  10. 제9항에 있어서, 적어도 하나의 층상 복합재가 적색 발광 나노구조 물질 층을 포함하고; 그리고/또는 적어도 하나의 층상 복합재가 녹색 발광 나노구조 물질 층을 포함하고; 그리고/또는 적어도 하나의 층상 복합재가 청색 발광 나노구조 물질 층을 포함하는 것을 특징으로 하는 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 제2 기판이 음극층을 포함하는 것을 특징으로 하는 방법.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서, 층상 복합재의 적층이 발광 장치, 광검출기 장치, 화학 센서, 광전지 장치, 다이오드, 트랜지스터 또는 생물학적 활성 표면을 제공하는 것을 특징으로 하는 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 나노구조 물질 복합재가 200μm X 200μm 이하의 치수단위를 갖는 것을 특징으로 하는 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서, 나노구조 물질이, 하나 이상의 이질 접합을 포함하는 나노입자들을 포함하는 것을 특징으로 하는 방법.
  15. 제1항 내지 제13항 중 어느 한 항에 있어서, 나노구조 물질이 퀀텀 도트들을 포함하는 것을 특징으로 하는 방법.
  16. 오버코팅 불소-함유 층을 갖는 나노구조 물질 층을 포함하는 복합재를 포함하는 장치.
KR1020140187879A 2013-12-27 2014-12-24 나노구조 물질 스택-전달 방법 및 장치 KR101775549B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361921362P 2013-12-27 2013-12-27
US61/921,362 2013-12-27

Publications (2)

Publication Number Publication Date
KR20150077345A true KR20150077345A (ko) 2015-07-07
KR101775549B1 KR101775549B1 (ko) 2017-09-19

Family

ID=53790084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140187879A KR101775549B1 (ko) 2013-12-27 2014-12-24 나노구조 물질 스택-전달 방법 및 장치

Country Status (5)

Country Link
US (1) US20160365478A1 (ko)
JP (2) JP2015156367A (ko)
KR (1) KR101775549B1 (ko)
CN (1) CN104952698B (ko)
TW (1) TWI688115B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200129667A (ko) * 2019-05-09 2020-11-18 한양대학교 산학협력단 접착력 차이를 이용한 층상자기조립박막의 전사적 적층 방법 및, 이를 이용하여 제조된 광반사 다중적층박막

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6621262B2 (ja) 2015-08-06 2019-12-18 藤森工業株式会社 ホットメルト接着性樹脂フィルムおよびその製造方法
CN106006546B (zh) * 2016-07-01 2017-07-11 吉林大学 一种转移和控制纳米结构的方法
CN107492587B (zh) * 2017-08-10 2019-12-31 青岛海信电器股份有限公司 一种qled显示器件、制备方法及应用
US10516132B2 (en) * 2017-08-24 2019-12-24 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Inverted quantum dot light-emitting diode and manufacturing method thereof
CN108676182B (zh) * 2018-02-27 2021-01-26 北京理工大学 一种聚合物基功能薄膜及其制备方法
KR20200028657A (ko) * 2018-09-07 2020-03-17 삼성전자주식회사 전계 발광 소자 및 이를 포함하는 표시 장치
US11152536B2 (en) * 2018-09-17 2021-10-19 The Board Of Trustees Of The University Of Illinois Photoresist contact patterning of quantum dot films
US11993844B2 (en) * 2019-04-24 2024-05-28 The Regents Of The University Of California Passivation of silicon dioxide defects for atomic layer deposition
WO2021176543A1 (ja) * 2020-03-03 2021-09-10 シャープ株式会社 発光素子及びその製造方法
JP7443888B2 (ja) * 2020-03-31 2024-03-06 住友金属鉱山株式会社 コアシェル微粒子分散液

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151779A (ja) * 2001-11-15 2003-05-23 Sharp Corp 有機ｌｅｄ素子、転写用ドナー基板及び有機ｌｅｄ素子の製造方法
JP2005251462A (ja) * 2004-03-02 2005-09-15 Seiko Epson Corp 電気光学装置及びその製造方法
KR20060018583A (ko) 2004-08-25 2006-03-02 삼성전자주식회사 반도체 나노결정을 함유하는 백색 발광 유·무기하이브리드 전기 발광 소자
US20060196375A1 (en) * 2004-10-22 2006-09-07 Seth Coe-Sullivan Method and system for transferring a patterned material
WO2007143197A2 (en) * 2006-06-02 2007-12-13 Qd Vision, Inc. Light-emitting devices and displays with improved performance
EP2232574A2 (en) * 2007-12-13 2010-09-29 Technion Research and Development Foundation, Ltd. Photovoltaic cells comprising group iv-vi semiconductor core-shell nanocrystals
TWI403457B (zh) * 2008-05-28 2013-08-01 Univ Nat Taiwan One - dimensional micro - nanometer structure transplantation method
KR101501599B1 (ko) * 2008-10-27 2015-03-11 삼성전자주식회사 그라펜 시트로부터 탄소화 촉매를 제거하는 방법 및 그라펜시트의 전사 방법
TWI368574B (en) * 2009-06-23 2012-07-21 Hon Hai Prec Ind Co Ltd Nano-imprint stemplate and mthod for manufacturing the same
US8193010B2 (en) * 2009-06-29 2012-06-05 Board Of Regents, The University Of Texas System Uniform transfer of luminescent quantum dots onto a substrate
CN102762690A (zh) * 2009-11-16 2012-10-31 爱默蕾大学 晶格失配的核壳型量子点
JP5582638B2 (ja) * 2010-02-25 2014-09-03 独立行政法人産業技術総合研究所 太陽電池
KR101822500B1 (ko) * 2011-09-06 2018-01-29 삼성전자주식회사 양자점층 제조 방법 및 양자점층을 포함한 양자점 광전자소자
JP2013077521A (ja) * 2011-09-30 2013-04-25 Dainippon Printing Co Ltd 電磁波剥離性フレキシブルデバイス用基板およびそれを用いた電子素子の製造方法
WO2013096841A1 (en) * 2011-12-22 2013-06-27 The Trustees Of Columbia University In The City Of New York Assisted transfer of graphene
CN103000813B (zh) * 2012-10-23 2015-09-09 京东方科技集团股份有限公司 发光二极管及其制备方法
CN103412436B (zh) * 2013-07-24 2015-09-30 北京京东方光电科技有限公司 一种彩膜基板、液晶显示屏及单色量子点的分散方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200129667A (ko) * 2019-05-09 2020-11-18 한양대학교 산학협력단 접착력 차이를 이용한 층상자기조립박막의 전사적 적층 방법 및, 이를 이용하여 제조된 광반사 다중적층박막

Also Published As

Publication number Publication date
CN104952698A (zh) 2015-09-30
TW201543712A (zh) 2015-11-16
JP2020047604A (ja) 2020-03-26
KR101775549B1 (ko) 2017-09-19
US20160365478A1 (en) 2016-12-15
JP2015156367A (ja) 2015-08-27
TWI688115B (zh) 2020-03-11
CN104952698B (zh) 2019-01-22

Similar Documents

Publication Publication Date Title
KR101775549B1 (ko) 나노구조 물질 스택-전달 방법 및 장치
KR101822500B1 (ko) 양자점층 제조 방법 및 양자점층을 포함한 양자점 광전자소자
Yang et al. Designed assembly and integration of colloidal nanocrystals for device applications
KR101820327B1 (ko) 표면 매립 첨가제를 가진 디바이스 콤포넌트 및 이와 관련된 제조 방법
KR101140309B1 (ko) 양자점 다층 박막을 포함한 전기발광소자
US20090215208A1 (en) Composition including material, methods of depositing material, articles including same and systems for depositing material
Seo et al. Low dimensional freestanding semiconductors for flexible optoelectronics: materials, synthesis, process, and applications
US20110168976A1 (en) Micro- and nano-structured led and oled devices
CN106784186B (zh) 一种lb量子点薄膜、发光二极管及制备方法
CN110364559B (zh) Qled显示屏及制备方法
US20110277822A1 (en) Composite electron conductor for use in photovoltaic devices
Tatebayashi et al. Optical characteristics of GaInP/GaP double-heterostructure core-shell nanowires embedded in polydimethylsiloxane membranes
KR101478879B1 (ko) 미세 패턴의 전하 생성층을 포함하는 소자의 제조방법
Panzer et al. Contact printing of colloidal nanocrystal thin films for hybrid organic/quantum dot optoelectronic devices
CN113937230B (zh) 一步法转印制备高性能的超高分辨qled
Yu et al. Intaglio-type random silver networks as the cathodes for efficient full-solution processed flexible quantum-dot light-emitting diodes
CN105467749A (zh) 纳米结构材料叠层转移方法和装置
US11152536B2 (en) Photoresist contact patterning of quantum dot films
Li et al. CdSe/ZnS Quantum Dot Patterned Arrays for Full-Color Light-Emitting Diodes in Active-Matrix QLED Display
CN117693229A (zh) 薄膜封装结构及其制备方法及光电器件
Guan et al. Flexible Light‐Emitting Diodes Based on Inorganic Semiconductor Nanostructures: From Thin Films to Nanowires
CN116685159A (zh) 表面等离子共振增强超高分辨qled器件及其制备方法
JP2014086604A (ja) 半導体デバイスの製造方法、および、半導体デバイス
CN117835769A (zh) 一种利用全喷墨印刷制备高密度全彩qled器件的方法
CN116981282A (zh) 空穴传输薄膜、光电器件和光电器件的制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right