JP2015146460A - トランジスタ - Google Patents
トランジスタ Download PDFInfo
- Publication number
- JP2015146460A JP2015146460A JP2015090049A JP2015090049A JP2015146460A JP 2015146460 A JP2015146460 A JP 2015146460A JP 2015090049 A JP2015090049 A JP 2015090049A JP 2015090049 A JP2015090049 A JP 2015090049A JP 2015146460 A JP2015146460 A JP 2015146460A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- semiconductor layer
- wiring layer
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 190
- 238000005530 etching Methods 0.000 abstract description 140
- 238000000034 method Methods 0.000 abstract description 50
- 230000002349 favourable effect Effects 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 447
- 239000010408 film Substances 0.000 description 89
- 239000000758 substrate Substances 0.000 description 47
- 230000015572 biosynthetic process Effects 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 19
- 229910007541 Zn O Inorganic materials 0.000 description 18
- 239000000463 material Substances 0.000 description 17
- 239000007789 gas Substances 0.000 description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 11
- 239000012298 atmosphere Substances 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 229910052733 gallium Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000011701 zinc Substances 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000001678 elastic recoil detection analysis Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910019092 Mg-O Inorganic materials 0.000 description 3
- 229910019395 Mg—O Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 3
- 238000000851 scanning transmission electron micrograph Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 108010083687 Ion Pumps Proteins 0.000 description 1
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【解決手段】例えば、ボトムゲートトップコンタクト構造のトランジスタを作製するに際
して、第1の配線層を形成し、該第1の配線層を覆って第1の絶縁膜を形成し、該第1の
絶縁膜上に半導体層を形成し、該半導体層上に導電膜を形成し、該導電膜に少なくとも2
段階のエッチングを行って第2の配線層を離間させて形成し、前記2段階のエッチングが
、少なくとも前記導電膜に対するエッチングレートが前記半導体層に対するエッチングレ
ートより高い条件により行う第1のエッチング工程と、前記導電膜及び前記半導体層に対
するエッチングレートが、前記第1のエッチング工程よりも高い条件により行う第2のエ
ッチング工程と、を有する方法によりトランジスタを作製する。
【選択図】図1
Description
。半導体特性を示す金属酸化物は、トランジスタに適用することができる(特許文献1及
び特許文献2)。
関係により、ボトムゲート型構造とトップゲート型構造に分類される。チャネル形成領域
と基板の間にゲートが配されたトランジスタ構造はボトムゲート型構造と呼ばれる。一方
で、ゲートと基板の間にチャネル形成領域が配されたトランジスタ構造はトップゲート型
構造と呼ばれる。
コンタクト型とトップコンタクト型に分類される。ソース及びドレインと、チャネルを形
成する半導体層の接続箇所が、基板側に配される構造はボトムコンタクト構造と呼ばれる
。ソース及びドレインと、チャネルを形成する半導体層の接続箇所が、基板とは逆に配さ
れる構造はトップコンタクト構造と呼ばれる。
ボトムゲートトップコンタクト)構造、TGTC(トップゲートトップコンタクト)構造
、TGBC(トップゲートボトムコンタクト)構造のいずれかに分類される。
提供することを課題とする。オン電流が十分に大きく、オフ電流が十分に小さいトランジ
スタはスイッチング特性を良好なものとすることができる。
有することが好ましい。
、BT試験と呼ぶ。)がある。BT試験は加速試験の一種であり、長期間の使用によって
起こるトランジスタの特性変化を、短時間で評価することができる。特に、BT試験前後
におけるトランジスタのしきい値電圧の変化量は、信頼性を調べるための重要な指標とな
る。BT試験前後において、しきい値電圧の変化量が小さいほど信頼性が高い。
のソースとドレインを同電位とし、ゲートにはソース及びドレインとは異なる電位を一定
時間与える。基板の温度は、試験目的に応じて適宜設定すればよい。なお、「+BT試験
」では、ゲートに与える電位がソース及びドレインの同電位よりも高く、「−BT試験」
では、ゲートに与える電位がソース及びドレインの同電位よりも低い。
間により決定することができる。ゲート絶縁層中の電界強度は、ゲート、ソース及びドレ
イン間の電位差をゲート絶縁層の厚さで除して決定される。例えば、厚さが100nmの
ゲート絶縁層中の電界強度を2MV/cmとする場合には、該電位差を20Vとすればよ
い。
るしきい値電圧の変化が確認される。
、信頼性の高いトランジスタを提供することを課題とする。
が高いトランジスタを提供することを課題とする。
のとすることで得ることができる。トランジスタに設けられる各層の被覆性を高めるため
に、特に、配線層のテーパ角を小さくする。
エッチング方法である。第1のエッチングには、「エッチングされる膜」に対するエッチ
ングレートが「該エッチングされる膜の下に接して設けられている層」に対するエッチン
グレートより高く、且つ該エッチングを、マスクを後退させつつ行うことができるエッチ
ング方法を採用する。第2のエッチングには、「該エッチングされる膜の下に接して設け
られている層」に対するエッチングレート、及び「該エッチングされる膜」に対するエッ
チングレートが第1のエッチングよりも高い方法を採用することが好ましい。
あることが好ましい。
きる。特に、「エッチングされる膜」が導電膜である場合に、本発明の一態様であるエッ
チング方法を適用することが好ましい。
導電膜であり、「該エッチングされる膜の下に接して設けられている層」が半導体層であ
る場合に、本発明の一態様であるエッチング方法を用いることが好ましい。
導電膜であり、「該エッチングされる膜の下に接して設けられている層」がゲート絶縁層
である場合に、本発明の一態様であるエッチング方法を用いることが好ましい。
なる導電膜のエッチングに際して、本発明の一態様であるエッチング方法を適用してもよ
い。このとき、「該エッチングされる膜の下に接して設けられている層」は基板である。
導電膜であり、「該エッチングされる膜の下に接して設けられている層」が半導体層であ
る場合に、本発明の一態様であるエッチング方法を用いることが好ましい。
導電膜であり、「該エッチングされる膜の下に接して設けられている層」が下地層である
場合に、本発明の一態様であるエッチング方法を用いることが好ましい。
となる導電膜のエッチングに際して、本発明の一態様であるエッチング方法を適用しても
よい。このとき、「該エッチングされる膜の下に接して設けられている層」はゲート絶縁
層である。
る膜」がTi、W、Mo若しくはTa、またはこれらの窒化物膜であり、且つ「該エッチ
ングされる膜の下に接して設けられている層」が酸化物半導体層である場合には、第1の
エッチングはSF6を用いて行い、第2のエッチングはBCl3とCl2の混合ガスによ
り行うことが好ましい。
、0°より大きく180°より小さい。
てトランジスタを得ることができる。
なトランジスタを得ることができる。
フ電流を十分に小さくすることができる。更には、エッチングに起因する基板面内におけ
る半導体層の厚さのばらつきを防ぎ、特性のばらつきをも抑制することができる。
ジスタを得ることができる。
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発
明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面
を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通し
て用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さな
いことがある。
、その数を限定するものではない。
本実施の形態は、本発明の一態様であるトランジスタ及びその作製方法について説明す
る。
線層102を形成し、第1の配線層102を覆って第1の絶縁層104を形成し、第1の
絶縁層104上に半導体層105を形成し、半導体層105上に導電膜107を形成し、
導電膜107に少なくとも2段階のエッチングを行って第2の配線層108を離間させて
形成し、該2段階のエッチングが、少なくとも導電膜107に対するエッチングレートが
半導体層105に対するエッチングレートより高い条件により行う第1のエッチング工程
と、導電膜107及び半導体層105に対するエッチングレートが、第1のエッチング工
程よりも高い条件により行う第2のエッチング工程と、を有することを特徴とする。
って第1の絶縁層104を形成し、第1の絶縁層104上に半導体層105を選択的に形
成する(図1(A))。
板、表面に絶縁層が設けられた半導体基板、または表面に絶縁層が設けられたステンレス
基板を用いればよい。
層102は、導電性材料により形成すればよい。
縁層104は、酸化シリコン、窒化シリコン、酸化窒化シリコンなどにより形成すればよ
いが、スパッタリング法により形成することが好ましい。半導体層105に接する第1の
絶縁層104からは、水分及び水素を極力除去しておくことが好ましいからである。
のであって、好ましくは、ラザフォード後方散乱法(RBS:Rutherford B
ackscattering Spectrometry)及び水素前方散乱法(HFS
:Hydrogen Forward Scattering)を用いて測定した場合に
、組成範囲として酸素が50〜70原子%、窒素が0.5〜15原子%、シリコンが25
〜35原子%、水素が0.1〜10原子%の範囲で含まれるものをいう。
のであって、好ましくは、RBS及びHFSを用いて測定した場合に、組成範囲として酸
素が5〜30原子%、窒素が20〜55原子%、シリコンが25〜35原子%、水素が1
0〜30原子%の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化
シリコンを構成する原子の合計を100原子%としたとき、窒素、酸素、シリコン及び水
素の含有比率が上記の範囲内に含まれるものとする。
主成分以外のキャリア供与体となる不純物が極力含まれないように高純度化することによ
り真性(I型)化または実質的に真性(I型)化された酸化物半導体を用いる。
ア濃度は1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ま
しくは1×1011/cm3未満である。
スタのオフ電流を少なくすることができる。オフ電流は小さければ小さいほど好ましい。
るため、第1の絶縁層104と半導体層105の界面は重要である。そのため高純度化さ
れた酸化物半導体に接する第1の絶縁層104は、高品質であることが好ましい。
プラズマCVDにより形成されることで、緻密で絶縁耐圧を高くできるため好ましい。高
純度化された酸化物半導体と高品質なゲート絶縁層が密接するように形成されることによ
り、界面準位を低減し、界面特性を良好なものとすることができるからである。
タリング法やプラズマCVD法など他の成膜方法を適用してもよい。
−Ga−Zn−O系酸化物半導体や、三元系金属酸化物であるIn−Ga−Zn−O系酸
化物半導体、In−Sn−Zn−O系酸化物半導体、In−Al−Zn−O系酸化物半導
体、Sn−Ga−Zn−O系酸化物半導体、Al−Ga−Zn−O系酸化物半導体、Sn
−Al−Zn−O系酸化物半導体や、二元系金属酸化物であるIn−Zn−O系酸化物半
導体、Sn−Zn−O系酸化物半導体、Al−Zn−O系酸化物半導体、Zn−Mg−O
系酸化物半導体、Sn−Mg−O系酸化物半導体、In−Mg−O系酸化物半導体や、I
n−O系酸化物半導体、Sn−O系酸化物半導体、Zn−O系酸化物半導体などを用いる
ことができる。また、当該酸化物半導体がSiO2を含んでもよい。ここで、例えば、I
n−Ga−Zn−O系酸化物半導体とは、In、GaまたはZnを有する酸化物膜という
意味であり、その化学量論比はとくに問わない。また、InとGaとZn以外の元素を含
んでもよい。
)で表記されるものを用いることができる。ここで、Mは、Ga、Al、Mn及びCoか
ら選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga
及びMn、またはGa及びCoなどがある。また、上記酸化物半導体がSiO2を含んで
もよい。
めのターゲットとしては、例えば、組成比として、In2O3:Ga2O3:ZnO=1
:1:1[mol数比]の酸化物ターゲットを用い、In−Ga−Zn−O膜を成膜する
。また、このターゲットの材料及び組成に限定されず、例えば、In2O3:Ga2O3
:ZnO=1:1:2[mol数比]の酸化物ターゲットを用いてもよい。なお、ここで
、例えば、In−Ga−Zn−O膜とは、インジウム(In)、ガリウム(Ga)、亜鉛
(Zn)を有する酸化物膜、という意味であり、その化学量論比はとくに問わない。
トを用いてスパッタリング法により成膜する。また、半導体層105は、希ガス(例えば
アルゴン)雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下においてスパッ
タリング法により形成することができる。
酸化物膜、という意味であり、その化学量論比はとくに問わない。
組成比は、原子数比で、In:Zn=50:1〜1:2(モル数比に換算するとIn2O
3:ZnO=25:1〜1:4)、好ましくはIn:Zn=20:1〜1:1(モル数比
に換算するとIn2O3:ZnO=10:1〜1:2)、さらに好ましくはIn:Zn=
15:1〜1.5:1(モル数比に換算するとIn2O3:ZnO=15:2〜3:4)
とする。例えば、In−Zn−O系酸化物半導体の形成に用いるターゲットは、原子数比
がIn:Zn:O=X:Y:Zのとき、Z>1.5X+Yとする。
9.9%である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化
物半導体膜は緻密な膜とすることができる。
導体層の脱水化または脱水素化を行うことができる。第1の加熱処理の温度は、400℃
以上750℃以下、または400℃以上基板の歪み点未満とする。本実施の形態では、酸
化物半導体層に対して窒素雰囲気下450℃において1時間の加熱処理を行った後酸化物
半導体層を得る。なお、第1の加熱処理は酸化物半導体層の形成後であればよく、このタ
イミングに限定されない。更には、第1の加熱処理を行う雰囲気は、窒素雰囲気に限定さ
れず、酸素と窒素の混合雰囲気でもよいし、酸素雰囲気でもよいし、水分が十分に除去さ
れた空気(Dry Air)でもよい。第1の加熱処理後は、大気曝露を避けるなどして
、酸化物半導体層への水や水素の再混入を防ぐことが好ましい。
てもよい。
が好ましい。従って、半導体層の形成前に、吸着型の真空ポンプ(例えば、クライオポン
プ、イオンポンプ、チタンサブリメーションポンプ)を用いて排気を行うことが好ましい
。
(B))。
、W、Mo若しくはTaまたはこれらの窒化物が挙げられる。
(図1(D))。第2の配線層108は、少なくともトランジスタのソース電極及びドレ
イン電極を構成する。第1のエッチングは、導電膜107に対するエッチングレートが第
1の絶縁層104及び半導体層105に対するエッチングレートより高く、且つレジスト
マスク109を縮小(後退)させつつ行う。
及び半導体層105に対するエッチングレートより高いため、第1の絶縁層104及び半
導体層105のエッチングを抑制しつつ、導電膜107をエッチングすることができる。
このため、半導体層105の基板面内における膜厚分布のばらつきを低減することができ
る。
れて縮小する。そのため、導電膜107のレジストマスク109と重畳する部分はエッチ
ングの進行に従って次第に露出されていく。このように、エッチングの進行につれて導電
膜107が次第に露出されていくことで、導電膜107の表面がエッチングガスに曝され
る時間が異なることになる。すなわち、早期に露出される部分(レジストマスク109の
外縁と重畳する部分)の導電膜107は、エッチングガスに曝される時間が長いため、深
くエッチングされる。そして、レジストマスク109の外縁と重畳する部分から内側に進
むにつれて表面がエッチングガスに曝される時間が短くなるため、エッチングされる深さ
が小さい。従って、導電膜107は、レジストマスク109の外縁と重畳する部分から内
側に進むにつれて徐々に厚さが増加するテーパ形状を有することになる。
る。なお、レジストマスク109は、第1のエッチングにより縮小されてレジストマスク
111となる(図1(D))。
なくとも第2の配線層108と重畳していない部分がエッチングされて半導体層106が
形成される(図2(A))。
エッチングよりも高くして行うことが好ましい。更には、第2のエッチングでは、第1の
絶縁層104に対するエッチングレートが低い条件を用いることが好ましい。
のエッチングによるエッチングレートより高くすることで、半導体層105がエッチング
される。このとき、半導体層105のエッチングされる深さは、0nmより大きく、5n
m以下であることが好ましい。このように行う第2のエッチングにより、大面積基板であ
っても半導体層106の第1の厚さと第2の厚さの差のばらつきが小さいものとなる。更
に、第1のエッチングによる半導体層105表面の残渣を除去することができる。このた
め、トランジスタ特性を向上させることができる。
チングレートに対する導電膜107のエッチングレートにより決まる。そして、第2の配
線層108のテーパ角は、導電膜107のエッチングレートに対するレジストマスク10
9のエッチングレートにより決まる。
ッチング後にレジストマスク111を除去して第2の配線層108をマスクとして用いて
行ってもよい。
しい。
8を形成することができ、さらに半導体層105の膜厚ばらつきを低減させ、トランジス
タ特性を向上させることができる。このため、トランジスタ特性のバラツキも低減させる
ことができる。
以上説明したように、本実施の形態のトランジスタが完成する(図2(B))。
層102と、第1の配線層102を覆って設けられた第1の絶縁層104と、第1の絶縁
層104上に設けられた半導体層106と、半導体層106を覆って設けられた第2の配
線層108と、を有し、第2の配線層108と重畳していない部分の半導体層106の厚
さ(ここで、第1の厚さとする。)は、第2の配線層108と重畳している部分の半導体
層106の厚さ(ここで、第2の厚さとする。)よりも小さく、第1の厚さと第2の厚さ
の差は、0nmより大きく5nm以下であることを特徴とする。
層の被覆性が良好である。
、第2の配線層108と第3の配線層112の間のリーク電流が抑えられる。
い。
とが可能であるため、トランジスタのオン電流は十分に大きく、オフ電流は十分に小さい
。更には、基板100が大面積の基板であっても、エッチングに起因する基板面内におけ
る半導体層の厚さのばらつきが小さく、特性のばらつきも小さいトランジスタを得ること
ができる。
縁層104の厚さが100nmの場合には、半導体層106は、概ね15nm以上とすれ
ばよい。半導体層106の厚さを25nm以上とすると、トランジスタの信頼性が向上す
る。半導体層106の厚さの好ましい範囲は、25nm以上50nm以下とする。
ことが好ましい(図2(C))。
成すればよいが、スパッタリング法により形成することが好ましい。水分及び水素の再混
入を防ぐことができるからである。特に、半導体層106と接する部分の第2の絶縁層1
10を酸化シリコンにより形成することが好ましい。または、第2の絶縁層110が複数
の層が積層された構造である場合には、少なくとも、半導体層106に接する層を酸化シ
リコンにより形成し、酸化シリコン層上に有機樹脂層などを形成してもよい。
200℃以上400℃以下、例えば250℃以上350℃以下)を行う。例えば、窒素雰
囲気下で250℃、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、酸化物半
導体層の一部(チャネル形成領域)が第2の絶縁層110と接した状態で加熱される。な
お、第2の加熱処理は第2の絶縁層110の形成後であればよく、このタイミングに限定
されない。
に第3の配線層112が選択的に形成されることが好ましい(図2(D))。第3の配線
層112はバックゲートとして機能するため、導電性材料により形成すればよい。第3の
配線層112は、電気的に独立した配線により引き回してもよいし、第1の配線層102
と電気的に接続させてもよいし、または、フローティングにしてもよい。
線層102の電位に依存しないバックゲートとして機能させることができる。この場合、
バックゲートにより、しきい値電圧の制御が可能となる。
の配線層102と同電位、または、第1の配線層102の電位に比例して変化する電位と
することができる。更には、トランジスタがオンしているときの単位面積あたりの電流を
大きくすることができる。
ゲートとして機能させることはできないが、半導体層106の更なる保護層として機能さ
せることは可能である。
、オフ状態における電流値(オフ電流値)を、チャネル幅1μm当たり10zA/μm未
満、85℃にて100zA/μm未満レベルにまで低くすることができる。すなわち、測
定限界近傍または測定限界近傍以下までオフ電流を下げることができる。
本発明は、実施の形態1に示した形態に限定されない。例えば、本発明の一態様である
トランジスタとして、BGBC構造のトランジスタを形成してもよい。
線層202を形成し、第1の配線層202を覆って第1の絶縁層203を形成し、第1の
絶縁層203上に導電膜207を形成し、導電膜207に少なくとも2段階のエッチング
を行って第1の絶縁層204及び離間した第2の配線層208を形成し、第1の絶縁層2
04及び第2の配線層208上に半導体層206を形成し、2段階のエッチングが、少な
くとも導電膜207に対するエッチングレートが第1の絶縁層203に対するエッチング
レートより高い条件により行う第1のエッチング工程と、導電膜207及び第1の絶縁層
203に対するエッチングレートが、第1のエッチング工程よりも高い条件により行う第
2のエッチング工程と、を有することを特徴とする。
って第1の絶縁層203を形成する(図3(A))。
層202は、実施の形態1の第1の配線層102と同様の材料及び形成方法により形成す
ることができる。
により形成することができる。
ク209を選択的に形成する(図3(B))。
ることができる。
ラフィ法により形成することができる。
(図3(C))。第2の配線層208は、少なくともトランジスタのソース電極及びドレ
イン電極を構成する。第1のエッチングは、実施の形態1と同様に行えばよい。実施の形
態1と同様に第1のエッチングを行うことで、テーパ形状を有する第2の配線層208が
形成される。なお、レジストマスク209は、第1のエッチングにより縮小されてレジス
トマスク211となる(図3(C))。
い。実施の形態1と同様に第2のエッチングを行うことで、第1の絶縁層203の少なく
とも第2の配線層208と重畳していない部分がエッチングされて第1の絶縁層204が
形成される(図3(D))。第1の絶縁層204は、少なくともトランジスタのゲート絶
縁層を構成する。
4(A))。
成することができる。
態のトランジスタが完成する(図4(B))。
て設けられた第1の絶縁層204と、第1の絶縁層204上に設けられた第2の配線層2
08と、第1の配線層202と重畳し、且つ第2の配線層208に接する半導体層206
と、を有し、第2の配線層208と重畳していない部分の第1の絶縁層204の厚さ(こ
こで、第1の厚さとする。)は、第2の配線層208と重畳している部分の第1の絶縁層
204の厚さ(ここで、第2の厚さとする。)よりも小さく、第1の厚さと第2の厚さの
差は、0nmより大きく5nm以下であることを特徴とする。
被覆性が良好である。
、第2の配線層208と第3の配線層212の間のリーク電流が抑えられる。
い。
厚さは調整することが可能であるため、ゲート電極から半導体層までの距離を調整するこ
とができる。更には、基板200が大面積の基板であっても、エッチングに起因する基板
面内における第1の絶縁層の厚さのばらつきが小さく、特性のばらつきも小さいトランジ
スタを得ることができる。
いることが好ましい(図4(C))。
により形成することができる。
に第3の配線層212が選択的に形成されることが好ましい(図4(D))。第3の配線
層212が設けられることで、実施の形態1における第3の配線層112が設けられてい
る場合と同様の効果を享受する。
により形成することができる。
整してBGBC構造のトランジスタを作製することができる。なお、図示していないが、
半導体層205を加工することなく、チャネル形成領域を有する半導体層として用いても
よい。
本発明は、実施の形態1及び実施の形態2に示した形態に限定されない。例えば、本発
明の一態様であるトランジスタとして、TGTC構造のトランジスタを形成してもよい。
305を形成し、半導体層305上に導電膜307を形成し、導電膜307に少なくとも
2段階のエッチングを行って半導体層306及び離間した第1の配線層308を形成し、
第1の配線層308及び半導体層306を覆って絶縁層310を形成し、絶縁層310上
に半導体層306と重畳して第2の配線層312を形成し、2段階のエッチングが、少な
くとも導電膜307に対するエッチングレートが半導体層305に対するエッチングレー
トより高い条件により行う第1のエッチング工程と、導電膜307及び半導体層305に
対するエッチングレートが、第1のエッチング工程よりも高い条件により行う第2のエッ
チング工程と、を有することを特徴とする。
導体層305を選択的に形成する(図5(A))。
法により形成することができる。
成することができる。
上にレジストマスク309を選択的に形成する(図5(B))。
ることができる。
ラフィ法により形成することができる。
(図5(C))。第1の配線層308は、少なくともトランジスタのソース電極及びドレ
イン電極を構成する。第1のエッチングは、実施の形態1と同様に行えばよい。実施の形
態1と同様に第1のエッチングを行うことで、テーパ形状を有する第1の配線層308が
形成される。なお、レジストマスク309は、第1のエッチングにより縮小されてレジス
トマスク311となる(図5(C))。
い。実施の形態1と同様に第2のエッチングを行うことで、半導体層305の少なくとも
第1の配線層308と重畳していない部分がエッチングされて半導体層306が形成され
る(図5(D))。
形成する(図6(A))。絶縁層310は、少なくともトランジスタのゲート絶縁層を構
成する。
形成することができる。
選択的に形成する(図6(B))。第2の配線層312は、少なくともトランジスタのゲ
ート電極を構成する。このように、本実施の形態のトランジスタが完成する。
けられた第1の配線層308と、第1の配線層308を覆って設けられた絶縁層310と
、絶縁層310上に設けられた第2の配線層312と、を有し、第1の配線層308と重
畳していない部分の半導体層306の厚さ(ここで、第1の厚さとする。)は、第1の配
線層308と重畳している部分の半導体層306の厚さ(ここで、第2の厚さとする。)
よりも小さく、第1の厚さと第2の厚さの差は、0nmより大きく5nm以下であること
を特徴とする。
被覆性が良好である。
、第1の配線層308と第2の配線層312の間のリーク電流が抑えられる。
い。
とが可能であるため、トランジスタのオン電流は十分に大きく、オフ電流は十分に小さい
。更には、基板300が大面積の基板であっても、エッチングに起因する基板面内におけ
る半導体層の厚さのばらつきが小さく、特性のばらつきも小さいトランジスタを得ること
ができる。
厚さが100nmの場合には、半導体層306は、概ね15nm以上とすればよい。半導
体層306の厚さを25nm以上とすると、トランジスタの信頼性が向上する。半導体層
306の厚さの好ましい範囲は、25nm以上50nm以下とする。
スタを作製することができる。
の間にバックゲートを設けてもよい。バックゲートが設けられることで、実施の形態1に
おける第3の配線層112が設けられている場合と同様の効果を享受する。
本発明は、実施の形態1乃至実施の形態3に示した形態に限定されない。例えば、本発
明の一態様であるトランジスタとして、TGBC構造のトランジスタを形成してもよい。
層403を形成し、下地絶縁層403上に導電膜407を形成し、導電膜407に少なく
とも2段階のエッチングを行って下地絶縁層404及び第1の配線層408を離間させて
形成し、下地絶縁層404及び第1の配線層408上に半導体層406を形成し、下地絶
縁層404、半導体層406及び第1の配線層408を覆って絶縁層410を形成し、絶
縁層410上に半導体層406と重畳して第2の配線層412を形成し、2段階のエッチ
ングが、少なくとも導電膜407に対するエッチングレートが下地絶縁層403に対する
エッチングレートより高い条件により行う第1のエッチング工程と、導電膜407及び下
地絶縁層403に対するエッチングレートが、第1のエッチング工程よりも高い条件によ
り行う第2のエッチング工程と、を有することを特徴とする。
を形成し、導電膜407上にレジストマスク409を選択的に形成する(図7(A))。
より形成することができる。
ることができる。
ラフィ法により形成することができる。
(図7(B))。第1の配線層408は、少なくともトランジスタのソース電極及びドレ
イン電極を構成する。第1のエッチングは、実施の形態1と同様に行えばよい。実施の形
態1と同様に第1のエッチングを行うことで、テーパ形状を有する第1の配線層408が
形成される。なお、レジストマスク409は、第1のエッチングにより縮小されてレジス
トマスク411となる(図7(B))。
い。実施の形態1と同様に第2のエッチングを行うことで、下地絶縁層403の少なくと
も第1の配線層408と重畳していない部分がエッチングされて下地絶縁層404が形成
される(図7(C))。
(D))。
成することができる。
0を形成する(図8(B))。絶縁層410は、少なくともトランジスタのゲート絶縁層
を構成する。
形成することができる。
選択的に形成する(図8(C))。第2の配線層412は、少なくともトランジスタのゲ
ート電極を構成する。
により形成することができる。このように、本実施の形態のトランジスタが完成する(図
8(C))。
て設けられた第1の配線層408と、下地絶縁層404及び第1の配線層408上に設け
られた半導体層406と、半導体層406及び第1の配線層408を覆って設けられた絶
縁層410と、絶縁層410上に半導体層406と重畳して設けられた第2の配線層41
2と、を有し、第1の配線層408と重畳していない部分の下地絶縁層404の厚さ(こ
こで、第1の厚さとする。)は、第1の配線層408と重畳している部分の下地絶縁層4
04の厚さ(ここで、第2の厚さとする。)よりも小さく、第1の厚さと第2の厚さの差
は、0nmより大きく5nm以下であることを特徴とする。
被覆性が良好である。
、第1の配線層408と第2の配線層412の間のリーク電流が抑えられる。
い。
を作製することができる。
の間にバックゲートを設けてもよい。バックゲートが設けられることで、実施の形態1に
おける第3の配線層112が設けられている場合と同様の効果を享受する。
次に、本発明の一態様である電子機器について説明する。本発明の一態様である電子機
器には、実施の形態1乃至実施の形態4で説明した素子の少なくとも一つを搭載させる。
本発明の一態様である電子機器として、例えば、コンピュータ、携帯電話機(携帯電話、
携帯電話装置ともいう)、携帯情報端末(携帯型ゲーム機、音響再生装置なども含む)、
デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置(テレビ、ま
たはテレビジョン受信機ともいう)などが挙げられる。
表示部503、キーボード504などによって構成されている。筐体501と筐体502
内には、実施の形態1乃至実施の形態4で説明した素子が設けられている。図9(A)に
示すノート型のパーソナルコンピュータに実施の形態1乃至実施の形態4で説明した素子
を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
部インターフェイス515と、操作ボタン514などが設けられている。更には、携帯情
報端末を操作するスタイラス512などを備えている。本体511内には、実施の形態1
乃至実施の形態4で説明した素子が設けられている。図9(B)に示すPDAに上記の実
施の形態1乃至実施の形態4で説明した素子を搭載することで、消費電力を低減し、素子
の占有面積を小さくすることができる。
3の2つの筐体で構成されている。筐体521及び筐体523には、それぞれ表示部52
5及び表示部527が設けられている。筐体521と筐体523は、軸部537により接
続されており、該軸部537を軸として開閉動作を行うことができる。そして、筐体52
1は、電源531、操作キー533、スピーカー535などを備えている。筐体521、
筐体523の少なくとも一には、実施の形態1乃至実施の形態4で説明した素子が設けら
れている。図9(C)に示す電子書籍に実施の形態1乃至実施の形態4で説明した素子を
搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
いる。さらに、筐体540と筐体541は、スライドし、図9(D)のように展開してい
る状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。そし
て、筐体541は、表示パネル542、スピーカー543、マイクロフォン544、ポイ
ンティングデバイス546、カメラ用レンズ547、外部接続端子548などを備えてい
る。そして、筐体540は、携帯電話機の充電を行う太陽電池セル549、外部メモリス
ロット550などを備えている。なお、アンテナは、筐体541に内蔵されている。筐体
540と筐体541の少なくとも一には、実施の形態1乃至実施の形態4で説明した素子
が設けられている。図9(D)に示す携帯電話機に実施の形態1乃至実施の形態4で説明
した素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができ
る。
作スイッチ564、表示部565、バッテリー566などによって構成されている。本体
561内には、実施の形態1乃至実施の形態4で説明した素子が設けられている。図9(
E)に示すデジタルカメラに実施の形態1乃至実施の形態4で説明した素子を搭載するこ
とで、消費電力を低減し、素子の占有面積を小さくすることができる。
575などで構成されている。テレビジョン装置570の操作は、筐体571が備えるス
イッチや、リモコン操作機580により行うことができる。筐体571及びリモコン操作
機580には、実施の形態1乃至実施の形態4で説明した素子が搭載されている。図9(
F)に示すテレビジョン装置に実施の形態1乃至実施の形態4で説明した素子を搭載する
ことで、消費電力を低減し、素子の占有面積を小さくすることができる。
を用いた。なお、基板100と第1の配線層102の間には下地絶縁層を形成した。
nmとした。
をBCl3とCl2の混合ガスのみで行ったものである。
を2段階で行い、第1のエッチングはBCl3とCl2の混合ガスで行い、第2のエッチ
ングはSF6ガスのみで行ったものである。
をSF6ガスのみで行ったものである。
6の第1の厚さと第2の厚さの差は、約25nmであった(図10を参照)。
8の上面と側面の境界が削られ、丸みを帯びた形状である。この丸みを帯びた形状の曲率
半径は約100nmである。半導体層106の第1の厚さと第2の厚さの差は、ほぼ0で
あった(図11を参照)。半導体層106の第1の厚さと第2の厚さの差がほぼ0である
ため、サンプル1よりも好ましい形状といえる。
6の第1の厚さと第2の厚さの差は、ほぼ0であった(図12を参照)。
8のテーパ角が非常に小さい。第2の配線層108のテーパ角をこのように小さくするこ
とで、第2の絶縁層110の被覆性が高まる。
が大きかった。そのため、SF6ガスのみでエッチングを行った後にBCl3とCl2の
混合ガスでわずかにエッチングを行うことで、オンオフ比が高い、すなわち、スイッチン
グ特性が良好なトランジスタを得ることができた。
比を取るのみならず、半導体層105にプラズマダメージが入ることを防ぐことが可能な
程度の低バイアスパワーであってもレジストを後退させつつ第2の配線層108をテーパ
形状にすることができる。
102 第1の配線層
104 第1の絶縁層
105 半導体層
106 半導体層
107 導電膜
108 第2の配線層
109 レジストマスク
110 第2の絶縁層
111 レジストマスク
112 第3の配線層
200 基板
202 第1の配線層
203 第1の絶縁層
204 第1の絶縁層
205 半導体層
206 半導体層
207 導電膜
208 第2の配線層
209 レジストマスク
210 第2の絶縁層
211 レジストマスク
212 第3の配線層
300 基板
304 下地絶縁層
305 半導体層
306 半導体層
307 導電膜
308 第1の配線層
309 レジストマスク
310 絶縁層
311 レジストマスク
312 第2の配線層
400 基板
403 下地絶縁層
404 下地絶縁層
405 半導体層
406 半導体層
407 導電膜
408 第1の配線層
409 レジストマスク
410 絶縁層
411 レジストマスク
412 第2の配線層
501 筐体
502 筐体
503 表示部
504 キーボード
511 本体
512 スタイラス
513 表示部
514 操作ボタン
515 外部インターフェイス
520 電子書籍
521 筐体
523 筐体
525 表示部
527 表示部
531 電源
533 操作キー
535 スピーカー
537 軸部
540 筐体
541 筐体
542 表示パネル
543 スピーカー
544 マイクロフォン
546 ポインティングデバイス
547 カメラ用レンズ
548 外部接続端子
549 太陽電池セル
550 外部メモリスロット
561 本体
563 接眼部
564 操作スイッチ
565 表示部
566 バッテリー
567 表示部
570 テレビジョン装置
571 筐体
573 表示部
575 スタンド
580 リモコン操作機
Claims (2)
- 半導体層と、
前記半導体層上の配線層と、を有し、
前記半導体層は、前記配線層と重畳している第1の領域と、前記配線層と重畳していない第2の領域と、を有し、
前記第2の領域における前記半導体層の膜厚は、前記第1の領域における前記半導体層の膜厚より薄く、
前記第2の領域における前記半導体層の膜厚と、前記第1の領域における前記半導体層の膜厚との差は、0nmより大きく5nm以下であり、
前記配線層のテーパー角は、15°以上45°以下であるトランジスタ。 - 請求項1において、
前記半導体層は、酸化物半導体を含むことを特徴とするトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015090049A JP2015146460A (ja) | 2010-02-19 | 2015-04-27 | トランジスタ |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010035434 | 2010-02-19 | ||
JP2010035434 | 2010-02-19 | ||
JP2015090049A JP2015146460A (ja) | 2010-02-19 | 2015-04-27 | トランジスタ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011025791A Division JP5740169B2 (ja) | 2010-02-19 | 2011-02-09 | トランジスタの作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017083414A Division JP6431563B2 (ja) | 2010-02-19 | 2017-04-20 | トランジスタの作製方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015146460A true JP2015146460A (ja) | 2015-08-13 |
Family
ID=44476854
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011025791A Active JP5740169B2 (ja) | 2010-02-19 | 2011-02-09 | トランジスタの作製方法 |
JP2015090049A Withdrawn JP2015146460A (ja) | 2010-02-19 | 2015-04-27 | トランジスタ |
JP2017083414A Expired - Fee Related JP6431563B2 (ja) | 2010-02-19 | 2017-04-20 | トランジスタの作製方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011025791A Active JP5740169B2 (ja) | 2010-02-19 | 2011-02-09 | トランジスタの作製方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017083414A Expired - Fee Related JP6431563B2 (ja) | 2010-02-19 | 2017-04-20 | トランジスタの作製方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8597992B2 (ja) |
JP (3) | JP5740169B2 (ja) |
KR (1) | KR101794352B1 (ja) |
TW (1) | TWI557804B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8785241B2 (en) | 2010-07-16 | 2014-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8835917B2 (en) | 2010-09-13 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, power diode, and rectifier |
KR20130043063A (ko) * | 2011-10-19 | 2013-04-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
KR102479944B1 (ko) | 2012-04-13 | 2022-12-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US9219164B2 (en) * | 2012-04-20 | 2015-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide semiconductor channel |
US9048323B2 (en) * | 2012-04-30 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6016455B2 (ja) * | 2012-05-23 | 2016-10-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR20130137851A (ko) * | 2012-06-08 | 2013-12-18 | 삼성디스플레이 주식회사 | 산화물 반도체의 전구체 조성물, 산화물 반도체를 포함하는 박막 트랜지스터 기판, 그리고 산화물 반도체를 포함하는 박막 트랜지스터 기판의 제조 방법 |
TWI620323B (zh) * | 2012-11-16 | 2018-04-01 | 半導體能源研究所股份有限公司 | 半導體裝置 |
US9633710B2 (en) | 2015-01-23 | 2017-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for operating semiconductor device |
JP6293818B2 (ja) * | 2016-05-31 | 2018-03-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US11379231B2 (en) | 2019-10-25 | 2022-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Data processing system and operation method of data processing system |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04505832A (ja) * | 1990-10-05 | 1992-10-08 | ゼネラル・エレクトリック・カンパニイ | 改良されたソース/ドレイン接点を持つ薄膜トランジスタ構造 |
JP2002072230A (ja) * | 2000-08-30 | 2002-03-12 | Sharp Corp | 液晶表示装置の製造方法および液晶表示装置 |
JP2005285890A (ja) * | 2004-03-29 | 2005-10-13 | Casio Comput Co Ltd | 亜鉛酸化物の加工方法 |
JP2008147516A (ja) * | 2006-12-12 | 2008-06-26 | Mitsubishi Electric Corp | 薄膜トランジスタ及びその製造方法 |
JP2009004787A (ja) * | 2007-06-22 | 2009-01-08 | Samsung Electronics Co Ltd | Zn酸化物系薄膜トランジスタとその製造方法、及びZn酸化物のエッチング溶液とその製造方法 |
JP2009076736A (ja) * | 2007-09-21 | 2009-04-09 | Mitsubishi Electric Corp | 半導体装置、表示装置及びその製造方法 |
JP2009135482A (ja) * | 2007-11-05 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及び当該薄膜トランジスタを有する表示装置 |
JP2009158940A (ja) * | 2007-12-03 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2009302352A (ja) * | 2008-06-13 | 2009-12-24 | Brother Ind Ltd | 酸化物薄膜トランジスタ、及びその製造方法 |
WO2009157535A1 (ja) * | 2008-06-27 | 2009-12-30 | 出光興産株式会社 | InGaO3(ZnO)結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法 |
JP2010021170A (ja) * | 2008-07-08 | 2010-01-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2011151194A (ja) * | 2010-01-21 | 2011-08-04 | Hitachi Displays Ltd | 液晶表示装置及びその製造方法 |
Family Cites Families (110)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3689843T2 (de) * | 1986-03-06 | 1994-09-01 | Toshiba Kawasaki Kk | Steuerschaltung einer Flüssigkristallanzeige. |
JPH0277163A (ja) * | 1988-09-13 | 1990-03-16 | Seikosha Co Ltd | シリコン薄膜トランジスタアレイ |
DE69635107D1 (de) * | 1995-08-03 | 2005-09-29 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einem transparenten schaltungselement |
JP3625598B2 (ja) * | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP3003998B2 (ja) * | 1998-03-18 | 2000-01-31 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ドライエッチング方法およびその方法を用いたtftの製造方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) * | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) * | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
TW460731B (en) * | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
TW480576B (en) * | 2000-05-12 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing same |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) * | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) * | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4090716B2 (ja) * | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
EP1443130B1 (en) * | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
JP4083486B2 (ja) * | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
US7049190B2 (en) * | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (ja) * | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) * | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) * | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
JP2004031410A (ja) * | 2002-06-21 | 2004-01-29 | Sanyo Electric Co Ltd | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
US7105868B2 (en) * | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) * | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) * | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) * | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
JP2005072053A (ja) * | 2003-08-27 | 2005-03-17 | Sharp Corp | 有機半導体装置およびその製造方法 |
US7482208B2 (en) * | 2003-09-18 | 2009-01-27 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
US7145174B2 (en) * | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7282782B2 (en) * | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
KR101078509B1 (ko) * | 2004-03-12 | 2011-10-31 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | 박막 트랜지스터의 제조 방법 |
US7297977B2 (en) * | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7211825B2 (en) * | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) * | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) * | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) * | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
US7453065B2 (en) * | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
CA2585071A1 (en) * | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
CA2585190A1 (en) * | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
US7791072B2 (en) * | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
US7863611B2 (en) * | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
EP1810335B1 (en) * | 2004-11-10 | 2020-05-27 | Canon Kabushiki Kaisha | Light-emitting device |
US7829444B2 (en) * | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7579224B2 (en) * | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI481024B (zh) * | 2005-01-28 | 2015-04-11 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
TWI412138B (zh) * | 2005-01-28 | 2013-10-11 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) * | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) * | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) * | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) * | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
US7544967B2 (en) * | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
US7645478B2 (en) * | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) * | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) * | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7691666B2 (en) * | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7402506B2 (en) * | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) * | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) * | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) * | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4280736B2 (ja) * | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP2007073705A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP4850457B2 (ja) * | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP5116225B2 (ja) * | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP5064747B2 (ja) | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
EP1998373A3 (en) * | 2005-09-29 | 2012-10-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
JP2007096053A (ja) * | 2005-09-29 | 2007-04-12 | Seiko Epson Corp | パターニング方法および薄膜トランジスタの製造方法 |
JP5037808B2 (ja) * | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
CN101283444B (zh) * | 2005-11-15 | 2011-01-26 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
TWI292281B (en) * | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) * | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) * | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) * | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) * | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) * | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) * | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5028033B2 (ja) * | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4999400B2 (ja) * | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) * | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4332545B2 (ja) * | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP2008072011A (ja) * | 2006-09-15 | 2008-03-27 | Toppan Printing Co Ltd | 薄膜トランジスタの製造方法 |
JP4274219B2 (ja) * | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5164357B2 (ja) * | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
US7622371B2 (en) * | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) * | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) * | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) * | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) * | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
JP5415001B2 (ja) * | 2007-02-22 | 2014-02-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR100851215B1 (ko) * | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US7795613B2 (en) * | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) * | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) * | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) * | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
US8274078B2 (en) * | 2007-04-25 | 2012-09-25 | Canon Kabushiki Kaisha | Metal oxynitride semiconductor containing zinc |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
JP5406449B2 (ja) * | 2007-05-30 | 2014-02-05 | キヤノン株式会社 | 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置 |
TWI469223B (zh) * | 2007-09-03 | 2015-01-11 | Semiconductor Energy Lab | 薄膜電晶體和顯示裝置的製造方法 |
JP2009099824A (ja) * | 2007-10-18 | 2009-05-07 | Mitsubishi Electric Corp | 薄膜トランジスタ装置、表示装置及びその製造方法 |
US8202365B2 (en) * | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
US7786485B2 (en) * | 2008-02-29 | 2010-08-31 | Semicondutor Energy Laboratory Co., Ltd. | Thin-film transistor and display device |
US8227278B2 (en) * | 2008-09-05 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Methods for manufacturing thin film transistor and display device |
JP4623179B2 (ja) * | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) * | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
US8741702B2 (en) * | 2008-10-24 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
TW202115917A (zh) * | 2008-11-07 | 2021-04-16 | 日商半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
-
2011
- 2011-02-09 JP JP2011025791A patent/JP5740169B2/ja active Active
- 2011-02-11 TW TW100104580A patent/TWI557804B/zh active
- 2011-02-14 US US13/026,520 patent/US8597992B2/en active Active
- 2011-02-18 KR KR1020110014613A patent/KR101794352B1/ko active IP Right Grant
-
2015
- 2015-04-27 JP JP2015090049A patent/JP2015146460A/ja not_active Withdrawn
-
2017
- 2017-04-20 JP JP2017083414A patent/JP6431563B2/ja not_active Expired - Fee Related
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04505832A (ja) * | 1990-10-05 | 1992-10-08 | ゼネラル・エレクトリック・カンパニイ | 改良されたソース/ドレイン接点を持つ薄膜トランジスタ構造 |
JP2002072230A (ja) * | 2000-08-30 | 2002-03-12 | Sharp Corp | 液晶表示装置の製造方法および液晶表示装置 |
JP2005285890A (ja) * | 2004-03-29 | 2005-10-13 | Casio Comput Co Ltd | 亜鉛酸化物の加工方法 |
JP2008147516A (ja) * | 2006-12-12 | 2008-06-26 | Mitsubishi Electric Corp | 薄膜トランジスタ及びその製造方法 |
JP2009004787A (ja) * | 2007-06-22 | 2009-01-08 | Samsung Electronics Co Ltd | Zn酸化物系薄膜トランジスタとその製造方法、及びZn酸化物のエッチング溶液とその製造方法 |
JP2009076736A (ja) * | 2007-09-21 | 2009-04-09 | Mitsubishi Electric Corp | 半導体装置、表示装置及びその製造方法 |
JP2009135482A (ja) * | 2007-11-05 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及び当該薄膜トランジスタを有する表示装置 |
JP2009158940A (ja) * | 2007-12-03 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2009302352A (ja) * | 2008-06-13 | 2009-12-24 | Brother Ind Ltd | 酸化物薄膜トランジスタ、及びその製造方法 |
WO2009157535A1 (ja) * | 2008-06-27 | 2009-12-30 | 出光興産株式会社 | InGaO3(ZnO)結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法 |
JP2010021170A (ja) * | 2008-07-08 | 2010-01-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2011151194A (ja) * | 2010-01-21 | 2011-08-04 | Hitachi Displays Ltd | 液晶表示装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2017163150A (ja) | 2017-09-14 |
US8597992B2 (en) | 2013-12-03 |
TW201203378A (en) | 2012-01-16 |
KR101794352B1 (ko) | 2017-11-06 |
JP5740169B2 (ja) | 2015-06-24 |
US20110207269A1 (en) | 2011-08-25 |
KR20110095830A (ko) | 2011-08-25 |
JP6431563B2 (ja) | 2018-11-28 |
JP2011192973A (ja) | 2011-09-29 |
TWI557804B (zh) | 2016-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6431563B2 (ja) | トランジスタの作製方法 | |
JP6694009B2 (ja) | 半導体装置 | |
KR102212301B1 (ko) | 반도체 장치와 그 제작 방법 | |
JP5815178B2 (ja) | 半導体装置の作製方法 | |
JP2016201550A (ja) | 半導体装置 | |
KR20120024397A (ko) | 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160819 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170131 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20170424 |