JP2015106713A - 誘電性複合体構造の作製方法及び装置 - Google Patents

誘電性複合体構造の作製方法及び装置 Download PDF

Info

Publication number
JP2015106713A
JP2015106713A JP2014236852A JP2014236852A JP2015106713A JP 2015106713 A JP2015106713 A JP 2015106713A JP 2014236852 A JP2014236852 A JP 2014236852A JP 2014236852 A JP2014236852 A JP 2014236852A JP 2015106713 A JP2015106713 A JP 2015106713A
Authority
JP
Japan
Prior art keywords
dielectric
layer
dielectric layer
chamber
composite structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014236852A
Other languages
English (en)
Other versions
JP6616070B2 (ja
Inventor
カング・ソング
Kay Song
ミングハング・リー
Minghang Li
ブライアン・ルー
Lu Brian
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aixtron SE
Original Assignee
Aixtron SE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aixtron SE filed Critical Aixtron SE
Publication of JP2015106713A publication Critical patent/JP2015106713A/ja
Priority to JP2019148890A priority Critical patent/JP6906572B2/ja
Application granted granted Critical
Publication of JP6616070B2 publication Critical patent/JP6616070B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/905—Plural dram cells share common contact or common trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】半導体素子のための誘電性複合体構造が高誘電率と共に、低リーク電流、高破壊電圧及び良好なステップカバレッジの望ましい特性を保持する。
【解決手段】誘電性複合体構造は、１又は複数のリーク遮蔽層ＬＢＬと、１又は複数の、ラミネート誘電体層ＬＤＬ、アロイ誘電体層ＡＤＬ又は共堆積誘電体層ＣＤＬとが交互に配置された構造を有し、かつ、前記ラミネート誘電体層ＬＤＬ、前記アロイ誘電体層ＡＤＬ及び前記共堆積誘電体層ＣＤＬの各層は、それぞれベース誘電体層ＢＤＬに組み入れられたドーパントを含む。ＬＤＬはラミネート法によりＢＤＬにドーピング層を組み入れることにより、ＡＤＬは合金化法によりＢＤＬにドーパントを組み入れることにより、ＣＤＬは共堆積法によりＢＤＬベース材料とドーパントを共にパルスすることにより形成される。
【選択図】図１

Description

本発明は、半導体素子のための誘電性複合体構造を作製する方法及びシステムに関するものであり、その誘電性複合体構造は、大きく効果的な誘電率を実現する一方、低リーク電流、高破壊電圧、及び良好なステップカバレッジ（段差被覆性）等の望ましい特性を保持するものである。
３０nmノードを超える素子のための半導体製造プロセスにおいては、高キャパシタンス、低リーク電流、及び低電力消費の性能要求を満たすために、高い誘電率（いわゆる「Ｈｉｇｈ−ｋ」）材料が必要とされる。高誘電率の膜は、他の用途の中でも、典型的にダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）素子内のキャパシタ誘電体、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）内のゲート絶縁体層、又は、フラッシュメモリ回路内のトンネルゲート誘電体を形成するために用いられる。
酸化ハフニウム（ＨｆＯ２）及び酸化ジルコニウム（ＺｒＯ２）は、高誘電率材料として広く用いられており、ＳｉＯ２及びＡｌ２Ｏ３の誘電率よりも高い誘電率、広いバンドギャップ、高い屈折率及び良好な熱安定性をもたらす。酸化物材料の誘電率をさらに高めるために、ＨｆＯ２及びＺｒＯ２中へのドーピング材料の注入が研究されたが、いかにして誘電率を高めつつ低リーク電流と高破壊電圧を維持するかという課題が残されている。
特許文献１には、酸化セリウム及び酸化アルミニウムを含む誘電体を有する装置を形成する方法が記載されている。特許文献２には、結晶学的に安定なドープされたハフニウム・ジルコニウムをベースとする膜を形成する方法が記載されている。特許文献３にはドープされたＺｒＯ２キャパシタが記載されている。
米国特許第７７５４６１８号明細書 米国特許第７８３３９１３号明細書 米国特許出願公開第２０１２／０１２７６２９号公報
本発明は、大きい誘電率を実現する一方、低リーク電流、高破壊電圧、及び良好なステップカバレッジ等の望ましい特性を保持する誘電性複合体構造を実現することを目的とする。
一実施形態では、本発明は、交互に配置された１又は複数のリーク遮蔽層（Leakage Blocking Layer(s)：ＬＢＬ）と、１又は複数の、ラミネート誘電体層（Laminate Dielectric Layer(s)：ＬＤＬ）、アロイ誘電体層（Alloy Dielectric Layer(s）：ＡＤＬ）又は共堆積誘電体層（Co-deposit Dielectric Layer(s）：ＣＤＬ）とを有する。各ＬＤＬ、ＡＤＬ、及びＣＤＬは、それぞれのベース誘電体層（ＢＤＬ）に組み入れられたドーパントを含む。ＬＤＬは、ラミネート法を用いてＢＤＬにドーピング層を組み入れることにより形成され、ＡＤＬは、合金化法を用いてＢＤＬにドーパントを組み入れることにより形成され、そしてＣＤＬは、共堆積法を用いてＢＤＬベース材料とドーパントを共にパルスすることにより形成される。ＬＤＬ／ＡＤＬ／ＣＤＬ層は、同程度又は異なる厚さ及びドーピング濃度とすることができる。ドーパント又はドーピング層は、０．５〜２００nmのいずれの厚さでＢＤＬに組み入れてもよく、かつ、０．５〜５０％の範囲のいずれのドーピング濃度を用いてもよい。ＬＤＬ／ＡＤＬ／ＣＤＬ及びＬＢＬの層の数は、リーク電流を調整すると同時になお誘電性複合体構造の誘電率を維持するように選択することができる。ベース誘電体材料は、ＺｒＯ２、ＨｆＯ２、及びＺｒＯ２／ＨｆＯ２混合物のいずれの複合体を含んでもよい。ドーパントは、ランタナイド金属；III(B)族、IV(B)族及びV(B)族の金属；これらの金属の酸化物を含んでもよい。リーク遮蔽材料は、ＳｉＯ２及びＡｌ２Ｏ３を含んでもよい。
本発明の実施形態による、ＢＤＬ、ＬＤＬ、ＡＤＬ、ＣＤＬ及びＬＢＬ材料を含む誘電性複合体構造を作製するための原子層エピタキシー（ＡＬＤ）プロセスは、ドープ誘電体の堆積（ＬＤＬ、ＡＤＬ又はＣＤＬのプロセスを含む）と、リーク遮蔽誘電体の堆積との組合せを含むことができる。組み合わされたプロセスは、必要なドーピング濃度、積層厚さ、及び電気的性能をもった膜を形成するように設計することができる。ＢＤＬの厚さは、ベース誘電体のプロセスのサイクル数により制御することができる。ドープ誘電体層（ＬＤＬ、ＡＤＬ及びＣＤＬ）の厚さは、ドープ誘電体層のプロセスのサイクル数により制御することができる。ＬＢＬの厚さは、リーク遮蔽層のプロセスのサイクル数により制御することができる。各ＡＬＤプロセスのサイクルにおいて、（ベース金属プリカーサ、ドーパントプリカーサ及び遮蔽プリカーサのための）金属パルスの時間及び流量は制御可能である。各ＡＬＤプロセスにおいて、オキシダントパルスの時間及び流量は制御可能である。ＡＬＤプロセス中にこれらの材料を形成するための堆積温度は、１００℃〜５００℃（境界値を含む）としてよい。所望する膜特性を得るために、堆積後の誘電性複合体構造をアニーリングする後処理ステップを用いてもよい。
酸化物ＢＤＬを作製するためのＡＬＤプロセスフローの一例では、ベース金属プリカーサがアルゴン（又は他の中性の）搬送ガスと共にＡＬＤ装置のチャンバ内にパルス導入される。基板表面上でのベース金属プリカーサの自己限界堆積プロセスが完了した後、過剰なベース金属プリカーサはパージされて放出され、オキシダント（例えばオゾン、Ｏ２、Ｈ２Ｏ）がチャンバ内にパルス導入される。最後に、オキシダントがパージされて放出される。これらのステップは、望ましいＢＤＬ厚さが得られるまで繰り返してもよい。
ドープ誘電体ＬＤＬを作製するためのＡＬＤプロセスフローの一例では、ラミネート法を用いてドーピング層がＢＤＬに組み入れられる。ドーピング層とＢＤＬの厚さの比は、望ましいドーピング濃度が得られる０〜５０％の範囲である。ドーピング層をＢＤＬにラミネートするシーケンスは、最適な電気的性能をもった望ましいドーピング層を実現するように選択される。ＬＤＬ形成プロセスのシーケンスは、ＡＬＤ装置のチャンバ内にベース金属プリカーサをアルゴン（又は他の中性の）搬送ガスと共にパルス導入することを含む。基板表面上でのベース金属プリカーサの自己限界堆積プロセスが完了した後、過剰なベース金属プリカーサはパージされて放出され、オキシダント（例えばオゾン、Ｏ２、Ｈ２Ｏ）がチャンバ内にパルス導入される。その後、オキシダントがパージされて放出された後、ドーパントプリカーサがアルゴン（又は他の中性の）搬送ガスと共にチャンバ内にパルス導入される。基板表面上でのドーパントプリカーサの自己限界堆積プロセスが完了した後、過剰なドーパントプリカーサはパージされて放出され、オキシダント（例えばオゾン、Ｏ２、Ｈ２Ｏ）がチャンバ内にパルス導入され、そして、オキシダントがパージされて放出される。これらのステップは、望ましいＬＤＬ厚さが得られるまで繰り返してもよい。
ドープ誘電体ＡＤＬを作製するためのＡＬＤプロセスフローの一例では、ＡＤＬは、チャンバ内へのオキシダントの射出前に、ベース金属及びそれに続くドーパントのパルス導入（１回又は複数回）を行うことにより形成される。ドープ層とＢＤＬの厚さの比は、望ましいドーピング濃度が得られる０〜５０％の範囲である。ドーピング濃度は、各ＡＬＤサイクル中に射出されるドーパントの量により制御することもできる。ドーパントをＢＤＬ中に合金化するシーケンスは、最適な電気的性能をもったドープ層を実現するように選択される。ＡＬＤ層形成のためのそのようなプロセスの一例は、ＡＬＤ装置のチャンバ内にベース金属プリカーサをアルゴン（又は他の中性の）搬送ガスと共にパルス導入することを含む。基板表面上でのベース金属プリカーサの自己限界堆積プロセスが完了した後、過剰なベース金属プリカーサはパージされて放出された後、ドーパントプリカーサがアルゴン（又は他の中性の）搬送ガスと共にチャンバ内にパルス導入される。堆積後、過剰なドーパントプリカーサはパージされて放出され、オキシダント（例えばオゾン、Ｏ２、Ｈ２Ｏ）がチャンバ内にパルス導入される。最後に、オキシダントがパージされてチャンバから放出される。これらのステップは、望ましいＡＤＬ厚さが得られるまで繰り返してもよい。
ドープ誘電体ＣＤＬを作製するためのＡＬＤプロセスフローの一例では、ＣＤＬは、チャンバ内へのオキシダントの射出前に、ベース金属及びドーパントを同時に射出することにより形成される。ドーピング濃度は、パルスに用いられるベース金属プリカーサとドーパントプリカーサの比を変えることにより制御可能である。ドーピング濃度は、０〜５０％の範囲の、共堆積する層とＢＤＬとの厚さの比により制御してもよい。ベース金属／ドーパントをＢＤＬ中に共堆積させるシーケンスは、最適な電気的性能をもった望ましいドープ層が得られるように選択される。ＣＤＬを形成するためのプロセスシーケンスの一例は、ベース金属プリカーサ及びドーパントプリカーサをアルゴン（又は他の中性の）搬送ガスと共にチャンバ内にパルス導入することを含む。基板表面上での混合したベース金属プリカーサとドーパントプリカーサの自己限界堆積プロセスが完了した後、過剰なベース金属プリカーサ及びドーパントプリカーサがパージされて放出され、オキシダント（例えばオゾン、Ｏ２、Ｈ２Ｏ）がチャンバ内にパルス導入される。最後に、オキシダントがパージされてチャンバから放出される。これらのステップは、望ましいＣＤＬ厚さが得られるまで繰り返してもよい。
酸化物ＬＢＬを作製するためのＡＬＤプロセスフローの一例では、リーク遮蔽プリカーサが、アルゴン（又は他の）搬送ガスと共にチャンバ内にパルス導入される。基板表面上でリーク遮蔽プリカーサの自己限界堆積が完了した後、過剰なリーク遮蔽プリカーサはパージされて放出され、そしてチャンバ内にオキシダント（オゾン、Ｏ２又はＨ２Ｏ）がパルス導入される。最後に、オキシダントがパージされてチャンバから放出される。これらのステップは、望ましいＬＢＬの厚さが得られるまで繰り返してよい。
本発明の誘電性複合体構造は、正四面体相及び／又は立方体相で結晶学的に安定となることができる。これらは、後処理アニーリングによってより高い誘電率を有する。この構造は、アルゴン、Ｎ２若しくはフォーミングガスＮ２／Ｈ２等の不活性ガス下において、又は他の環境下においてアニーリングすることができる。この構造は、３００〜９００℃（境界値を含む）にてアニーリングすることができる。この構造はまた、赤外線、可視光線又は紫外線による照射を行うことができ、かつ／又は、電子及びイオンの照射による処理を行うことができる。
図１は、本発明の一実施形態により構成された誘電性複合体構造の一例を示す図である。 図２の各グラフは、幾つかの設計を基に本発明により作製し３００℃〜９００℃の間の温度でアニーリングした誘電性複合体構造において、電気的性能が向上した例を示している。 図３は、本発明の実施形態による誘電性複合体構造の作製のためのプロセスの一例を示した図である。 図４は、本発明の実施形態による誘電性複合体構造を作製するための原子層エピタキシー（ＡＬＤ）装置の一例を示した図である。 図５は、図４とは別のＡＬＤ装置の例を示した図である。 図６は、本発明により構成されたＡＬＤ装置と共に用いるに適したプロセッサベースのコントローラの一例を示す図である。
本発明の実施形態を以下に詳細に説明する。
本明細書では、半導体素子のための誘電性複合体構造を作製する方法及びシステムを開示しており、その誘電性複合体構造は、効果の大きい誘電率を実現する一方、低リーク電流、高破壊電圧及び良好なステップカバレッジ（段差被覆性）等の望ましい特性を保持するものである。
多様な実施形態において、本発明は、汎用的なＨｆＯ２及びＺｒＯ２膜よりも効果の大きい誘電率を有しかつ低リーク電流、高破壊電圧及び良好なステップカバレッジ等の他の望ましい特性を呈する誘電性複合体構造の機構、並びに、斯かる誘電性複合体構造を作製するためのプロセスフロー及び機器設計に関するものである。本発明の誘電性複合体構造は、キャパシタンスを高める材料からなる１つの薄層と、リーク電流を抑制する材料からなる別の薄層とを交互に又は繰り返し積層したものを含む。この誘電性複合体構造を作製するための原子層エピタキシー（ＡＬＤ）法及び装置について、多様なラミネート、合金化、及び共堆積の手法を用いた選択されたドーピング層及びリーク遮蔽層と共に説明する。本発明は、多数の分野において用途を見出すことができる。例えば、ＤＲＡＭ及びフラッシュメモリにおける、並びに他の市販の半導体素子における相補型金属酸化物半導体（ＣＭＯＳ）ゲート積層体の製造である。
図１は、本発明の一実施形態により構成された誘電性複合体構造１０の一例を示す図である。図示のように、本発明により形成された誘電性複合体構造は、キャパシタンスを高めるためのドープ誘電体層（ＬＤＬ、ＡＤＬ又はＣＤＬと示されている）と、リーク電流を抑制若しくは遮蔽するための別の層（ＬＢＬ層と示されている）との交互の又は繰り返しの積層体を含む。この誘電性複合体構造１０は、高誘電率（ｋがＨｆＯ２又はＺｒＯ２のそれよりも大きい）でありながら、なお低い電気的リークを維持する。
多様な実施形態において、誘電性複合体構造１０は、ラミネート、合金化又は共堆積の手法を用いて、最適なＬＤＬ／ＡＤＬ／ＣＤＬとＬＢＬの組合せ積層体を構築することにより形成される。ＬＤＬ／ＡＤＬ／ＣＤＬ材料については、いずれのＡＤＬプロセスサイクル中においても０．５〜２００nmのいずれかの厚さでドーパント又はドーピング層をベース誘電体層（ＢＤＬ）に組み入れることができる。ＬＢＬ材料については、層の厚さを０．１〜１００nmの範囲としてよい。本発明による誘電性複合体構造１０は、図１に示したＬＤＬ／ＡＤＬ／ＣＤＬ（２）に対して対称的又は非対称的のいずれであってもよい。
ベース誘電体層（ＢＤＬ）は、精確に制御された層厚にてＡＬＤプロセスにより形成できる。その後、望ましい電気的性能と精確に制御されたドーピング濃度をもつ選択されたドーパントをＢＤＬ材料に組み入れるＡＬＤプロセスにより、ドープ誘電体層を形成できる。次々に適用される複数の膜を用いて形成された、ＢＤＬとドーピング層とをもつドープ誘電体層を、ここでは「ラミネート誘電体層（ＬＤＬ）」と称することとする。交互のベース金属／ドーパントのパルス技術を用いて形成された、ＢＤＬとドーパントとをもつドープ誘電体層を、ここでは「アロイ誘電体層（ＡＤＬ）」と称することとする。共堆積プロセスを用いて形成された、ＢＤＬとドーパントとをもつドープ誘電体層を、ここでは「共堆積誘電体層（ＣＤＬ）」と称することとする。リーク遮蔽層（ＬＢＬ）は、同様に、精確に制御された層厚にてＡＬＤプロセスにより形成できる。
本発明により作製された誘電性複合体構造は、限定しないが以下の望ましい電気的特性をもった高誘電率のドープされた誘電体材料を提供する。
・ＨｆＯ２又はＺｒＯ２の単独の誘電率よりも大きい誘電率
・ＨｆＯ２又はＺｒＯ２の単独のリーク電流と同等か又はより低いリーク電流
・ＨｆＯ２又はＺｒＯ２の単独の破壊電圧と同等か又はより高い破壊電圧
・ＨｆＯ２又はＺｒＯ２の単独のステップカバレッジと同等か又はより良好なステップカバレッジ
ドープ誘電体層（ＬＤＬ／ＡＤＬ／ＣＤＬ）とリーク遮蔽層（ＬＢＬ）の積層体の最適設計により作製された誘電性複合体構造は、典型的な半導体プロセス温度にて、より高い誘電率を有する正四面体及び立方体の形成を促進する。３００℃〜９００℃の後処理アニーリングにより、誘電率をさらに高めることができる。図２の各グラフは、幾つかの設計を基に本発明により作製し３００℃〜９００℃の間の温度でアニーリングした誘電性複合体構造において、電気的性能が向上した例を示している。
グラフＡに示すように、本発明の誘電性複合体構造では、ＨｆＯ２又はＺｒＯ２等のベース誘電体材料と比べて、誘電率において１０〜１００％の向上が実現される。グラフＢに示すように、本発明の誘電性複合体構造では、ＨｆＯ２又はＺｒＯ２等のベース誘電体材料と比べて、リーク電流密度において５０％の減少が実現される。グラフＣに示すように、本発明の誘電性複合体構造では、ＨｆＯ２又はＺｒＯ２等のベース誘電体材料と比べて、破壊電圧（Ｖｂｄ）において７０％の向上が実現される。グラフＤに示すように、本発明の誘電性複合体構造では、８０％を超えるステップカバレッジを残すことが可能である。
図３は、本発明の実施形態による誘電性複合体構造の作製のためのプロセス２０の一例を示した図である。このプロセスは、特に、ベース誘電体層（ＢＤＬ）と、ラミネート、合金化及び共堆積手法を用いるドープ誘電体層（ＬＤＬ／ＡＤＬ／ＣＤＬ）と、リーク遮蔽層（ＬＢＬ）とを形成するためのＡＬＤプロセスである。上述した通り、誘電性複合体構造の作製は、多様なラミネート、合金化又は共堆積の手法を用いた望ましい積層体の形成により実現される。ＬＤＬ／ＡＤＬ／ＣＤＬとＬＢＬの積層体の最適設計は、望ましい電気的特性を生じる。よって、プロセス２０は、ＢＤＬ形成プロセス２２を用いたベース誘電体層（ＢＤＬ）の形成と、ドープ誘電体層形成プロセス２４を用いたドープ誘電体層（ＬＤＬ／ＡＤＬ／ＣＤＬ）の形成と、リーク遮蔽層形成プロセス２６を用いたリーク遮蔽層（ＬＢＬ）の形成とからなる一連のサブプロセスを含む。
ＢＤＬ形成プロセス２２は、ベース金属プリカーサのパルス及びそれに続くベース金属プリカーサのパージと、オキシダント（例えばオゾン、Ｏ２、Ｈ２Ｏ）のパルス及びそれに続くオキシダントのパージとからなる繰り返しを含む。ドープ誘電体形成プロセス２４は、ドーパントプリカーサのパルス及びそれに続くドーパントプリカーサのパージと、オキシダント（例えばオゾン、Ｏ２、Ｈ２Ｏ）のパルス及びそれに続くオキシダントのパージとからなる繰り返しを含む。ＬＢＬ形成プロセス２６は、遮蔽プリカーサのパルス及びそれに続く遮蔽プリカーサのパージと、オキシダント（例えばオゾン、Ｏ２、Ｈ２Ｏ）のパルス及びそれに続くオキシダントのパージとからなる繰り返しを含む。図３に示すように、誘電性複合体の積層体の形成は、ドープ誘電体層（例えばループＢにより表される）とリーク遮蔽層（例えばループＣにより表される）を次々に堆積させる（例えばループＤにより表される）ことにより得られる。ベース誘電体層（Ａ）、ドープ誘電体層（Ｂ）及びリーク遮蔽層（Ｃ）のＡＬＤプロセスサイクルの数は、誘電性複合体構造における望ましいドーピング濃度、積層厚さ及び電気的性能要求によって決まる。最適プロセス繰り返し性は、正確なベース誘電体厚さの制御、正確なドーパントの濃度及び厚さの制御、並びに正確な遮蔽酸化物の厚さの制御により得ることができる。プロセス性能は、望ましいプロセス堆積速度、必要な基板内プロセス厚さ均一性、必要なプロセス欠陥制限及び好適な高プロセススループットにより最適化することができる。
さらに本発明は、誘電性複合構造を作製するための原子層エピタキシー（ＡＬＤ）装置に関する。図４は、ＢＤＬ、ＬＤＬ、ＡＤＬ、ＣＤＬ及びＬＢＬの各材料を作製するための、そのようなＡＬＤシステム１００の一例を示した図である。この構成は、複数のプリカーサ供給ライン、複数のオキシダント供給ライン、複数の不活性ガスパージライン、ガス分散シャワーヘッド、及び、基板用の高温サセプタを含む。図示の通り、ベース金属プリカーサ、ドーパントプリカーサ、遮蔽プリカーサ、オキシダント及びパージガスの供給は、供給ライン上のバルブ（Ｖ）又は他のフローコントロール装置を介してコントローラ２００により制御される。詳細は後述するが、コントローラ２００は、図３で上述したＡＬＤプロセスを行うためのプロセッサ実行可能な命令を記憶しているプロセッサベースのコントローラである。図５に示す別のＡＬＤシステム１５０は、対応する複数のサセプタを具備する複数のシャワーヘッドに接続された１つのプリカーサ気体供給システムを備えている。
図示の通り、ＡＬＤ装置の幾つかの実施形態は、ドープ材料の大がかりな組合せを作製するために最高５つまでの異なるプリカーサの供給が可能である。所望する誘電性複合体構造の作製中に最高３つまでの異なるドーパントをＢＤＬに組み入れることができる。そして、それらのプリカーサは、液体、又は、適切な溶媒中に溶解させた固体とすることができる。ＡＬＤ装置はさらに、多様な材料プロセス及び特性最適化のために、最高３つまでの異なるオキシダントの供給が可能である。幾つかの実施形態においては、プロセスチャンバの容積が調整可能であることにより、容積が一定の場合に比べて、ＡＬＤプロセス中に分圧とプリカーサ添加濃度をより高度に制御することが可能となる。好適には、プリカーサ、オキシダント及びパージガスの流れを均一に分布させるノズルパターンを備えたシャワーヘッドが用いられる。基板を加熱するための高温サセプタは、典型的な半導体プロセス温度において安定な制御が可能である。
上述した通り、本明細書に記載した１又は複数の方法又はプロセスは、多様なコンピュータベースの装置（例えばコントローラ２００）を用いて実施可能としてもよい。このような装置は、（プログラムを用いて）上述した動作を実行することができ、かつその場合に適用可能な、情報を適切に伝達するべくディスプレイ用の情報を処理することができるいずれの電子デバイスを具備してもよい。このような電子デバイスにおいて、プロセッサは、アプリケーションの実行及び周辺装置（バルブ、マスフローコントローラ及び類似の機器等）の制御などの、電子デバイスの全ての機能を制御してもよい。プロセッサは、オペレーティング命令を記憶しかつオペレーティング命令の実行を支援する短期記憶を用いてもよい（例えば、演算等の一時的ストレージ）。プロセッサはまた、長期の不揮発性の保管を必要とする命令、ファイル及び他のデータを記憶しかつ読むための非一時的ストレージを用いてもよい。
図６は、本発明により構成されたＡＬＤ装置と共に用いるに適したプロセッサベースのコントローラ２００の一例を示す図である。コントローラ２００は、情報伝送のためのバス２０８又は他の伝送機構を介して互いに情報伝送可能に接続された主メモリ２０１及びプロセッサ２０２を有する。主メモリ２０１は、情報やプロセッサ２０２により実行される命令２２４を記憶するためのものであり、例えばランダムアクセスメモリ（ＲＡＭ）や他の動的ストレージ装置などのいずれの形式のメモリでよい。主メモリ２０１はまた、プロセッサ２０２により実行される命令の実行中に、一時的変数や他の中間的な情報を記憶するために用いられる。さらにコントローラ２００は、プロセッサ２０２のための静的情報及び命令を記憶するために、バス２０８に接続されたリードオンリメモリ（ＲＯＭ）や他の静的ストレージ装置２０６を有する。ストレージ装置２１６は、機械読み取り可能なストレージ媒体（ハードディスク等）２２２を有しており、情報及び命令２２４を記憶するためにバス２０８に接続されている。
コントローラ２００はまた、ユーザに対して情報を表示するためのディスプレイ２１０を有していてもよい。入力装置２１２は、英数字及び他のキーを具備しており、プロセッサ２０２に対して情報及びコマンド選択を伝達するためにバス２０８に接続されている。別のタイプのユーザ入力装置は、プロセッサ２０２に対して情報及びコマンド選択を伝達しかつディスプレイ２１０上のカーソルの動きを制御するためのマウス、トラックボール等のカーソルコントローラ２１４であり、特にその場合はグラフィカル・ユーザ・インターフェースが用いられる。
本発明の実施形態において、プロセッサ２０２は、主メモリ２０１に格納された一連の命令を実行する。このような命令は、例えばストレージ装置２１６等の別のコンピュータ読み取り可能な媒体から主メモリに読み込んでもよい。主メモリに格納された一連の命令の実行により、プロセッサ２０２は、多様なＡＬＤによる堆積シーケンスを行うための上述のプロセスステップを実行する。別の実施形態においては、本発明を実施するために、コンピュータソフトウェアによる命令に替えて、又は組み合わせてハードワイヤード回路が用いられる。このように、本発明の実施形態は、ハードウェア回路とソフトウェアのいかなる特定の組合せにも限定されるものではない。
コントローラ２００はまた、バス２０８に接続された通信インターフェース２２０を有していてもよい。通信インターフェース２２０は、ネットワーク２２６を介したコントローラ２００のための双方向データ通信チャネルを備えている。さらに、警告や他の状態の信号発生のためにアラームやブザー等のシグナル生成装置２１８を有していてもよい。
このように、一実施形態において本発明は、ＬＤＬ、ＡＤＬ及び／又はＣＤＬの層と、ＬＢＬの層とからなる複数の層を含む誘電性複合体構造を提供する。この形態においては、ＬＤＬ／ＡＤＬ／ＣＤＬ層は、各プロセスのループ（図１のＸ又はＹ）において、同程度又は異なる厚さとドーピング濃度を有することができる。ドーパント又はドーピング層は、０．５〜２００nmの範囲のいずれかの厚さによりＢＤＬ中に組み入れることができ、かつ、０．５〜５０％の範囲のいずれかのドーピング濃度を用いることができる。ドープ誘電体層は、各プロセスのループにおいて、ＬＤＬ、ＡＤＬ又はＣＤＬ技術のうちのいずれか１つ又は複数を用いることにより形成することができる。
図１に示した例においては、ＬＤＬ／ＡＤＬ／ＣＤＬ層（２）は、中央の誘電体層であり、誘電性複合体構造の誘電率に対して最も大きく影響する。ＬＤＬ／ＡＤＬ／ＣＤＬ層（１）及びＬＢＬ（ｂ）のループ（例えばＸループ）の数は、リーク電流を低減するように選択され、なお誘電性複合体構造の誘電率を維持するようにする。ＬＤＬ／ＡＤＬ／ＣＤＬ層（３）及びＬＢＬ（ｃ）のループ（例えばＹループ）の数は、リーク電流を調整するように選択され、なお誘電性複合体構造の誘電率を維持するようにする。ＬＢＬ（ａ）、（ｂ）、（ｃ）及び（ｄ）は、同程度又は異なる厚さであってもよく、０．１〜１００nmの範囲の厚さとする。ＬＢＬ（ｂ）及び（ｃ）は、各Ｘ又はＹループにおいて、同程度又は異なる厚さであってもよく、そして、ＬＢＬ（ａ）及び（ｄ）は、同程度又は異なる厚さであってもよい。
本発明の誘電性複合体構造は、ベース誘電体材料と、ドーパントと、リーク遮蔽材料とを含めることができる。その場合、ベース誘電体材料は、ＺｒＯ２、ＨｆＯ２又はＺｒＯ２／ＨｆＯ２混合物のいずれかの複合体でもよい。ドーパントは、ランタナイド金属か、III(B)族、IV(B)族及びV(B)族の金属か、又は、これらの金属の酸化物でもよい。リーク遮蔽材料は、ＳｉＯ２及び／又はＡｌ２Ｏ３でもよい。
幾つかの実施形態においては、本発明の誘電性複合体構造は、ドープ誘電体層（ＬＤＬ、ＡＤＬ及びＣＤＬ）を含めることができる。その場合、ＬＤＬは、ラミネート法を用いてベース誘電体層（ＢＤＬ）にドーピング層を組み入れることにより形成され、ＡＤＬは、合金化法を用いてＢＤＬにドーパントを組み入れることにより形成され、ＣＤＬは、共堆積法を用いてベース材料とドーパントを共にパルスすることにより形成される。
さらに別の実施形態では、誘電性複合体構造は、ドープ誘電体層（例えば図１のＬＤＬ／ＡＤＬ／ＣＤＬ（１）、（２）及び（３））を含めることができる。その場合、全体構造に亘って単一のドーピング法（ＬＤＬ、ＡＤＬ又はＣＤＬ）を用いてもよく、各Ｘループ及び／又はＹループにおいていずれか２つ又は３つのドーピング方法（ＬＤＬ＋ＡＤＬ、又は、ＬＤＬ＋ＣＤＬ、又は、ＬＤＬ＋ＡＤＬ＋ＣＤＬ等）の組合せを適用してもよく、且つ／又は、各Ｘループ又は各Ｙループにおいてドーピング法の組合せが同じであっても異なっていてもよい。
本発明の他の実施形態においては、誘電性複合体構造は、その中央層、例えば図１のＬＤＬ／ＡＤＬ／ＣＤＬ層（２）等に対して対称であっても非対称であってもよい。その場合、ＸループのＬＤＬ／ＡＤＬ／ＣＤＬ層（１）及びＬＢＬ層（ｂ）の数を０〜５００個とすることができ、ＹループのＬＤＬ／ＡＤＬ／ＣＤＬ層（３）及びＬＢＬ層（ｃ）の数を０〜５００個とすることができ、ＸループとＹループの数が同じでも異なっていてもよく、かつ／又は、ＬＢＬ層（ａ）とＬＢＬ層（ｄ）の数が同じでも異なっていてもよい。
本発明の実施形態において、ＢＤＬ、ＬＤＬ、ＡＤＬ、ＣＤＬ及びＬＢＬ材料を含む誘電性複合体構造を作製するためのＡＬＤプロセスは、ドープ誘電体層の堆積（図３のループＢ）（ＬＤＬ、ＡＤＬ又はＣＤＬプロセスを含む）と、リーク遮蔽層の堆積（図３のループＣ）との組合せ（図３のループＤ）を含めてもよい。組み合わされたプロセス（ループＤ）は、望ましいドーピング濃度、積層厚さ及び電気的性能をもった膜を形成するように設計することができる。ＢＤＬの厚さは、ベース誘電体層のプロセス（Ａ）のサイクル数により制御することができる。ドープ誘電体層（ＬＤＬ、ＡＤＬ及びＣＤＬ）の厚さは、ドープ誘電体層のプロセス（Ｂ）のサイクル数により制御することができる。ＬＢＬの厚さは、リーク遮蔽層のプロセス（Ｃ）のサイクル数により制御することができる。各ＡＬＤプロセスのサイクルにおいて、（ベース、ドーピング及び遮蔽の各プリカーサについての）金属パルス時間と流量を制御可能である。各ＡＬＤプロセスのサイクルにおいて、（オゾン、Ｏ２及びＨ２Ｏについての）オキシダントパルス時間及び流量を制御可能である。ＡＬＤプロセス中にこれらの材料を形成するための堆積温度は、１００℃〜５００℃（境界値を含む）とすることができる。目的の膜特性を得るべく積層物を「アニーリング」するための、堆積の後処理のステップを用いてもよい。
酸化物ＢＤＬを作製するためのＡＬＤプロセスフローの一例では、ベース金属プリカーサが、アルゴン（又は他の中性の）搬送ガスと共にＡＬＤ装置のチャンバにパルス導入される。基板表面上でベース金属プリカーサの自己限界堆積が完了した後、過剰なベース金属プリカーサはパージされて放出される。これらのステップは、望ましいＢＤＬの厚さが得られるまで繰り返される。
ドープ誘電体ＬＤＬを作製するためのＡＬＤプロセスフローの一例では、ラミネート法を用いてベース誘電体層（ＢＤＬ）中にドーピング層が組み入れられる。望ましいドーピング濃度を得るために、ドーピング層とＢＤＬの厚さの比は０〜５０％の範囲とする。ＢＤＬ中へのドーピング層のラミネートシーケンスは、最適な電気的性能をもつ望ましいドーピング層を実現するように選択される。ＬＤＬ形成のためのプロセスシーケンスは、ベース金属プリカーサをアルゴン（又は他の中性の）搬送ガスと共にＡＬＤ装置のチャンバにパルス導入することを含む。基板表面上でベース金属プリカーサの自己限界堆積が完了した後、過剰なベース金属プリカーサはパージされて放出され、そしてチャンバ内にオキシダント（オゾン、Ｏ２又はＨ２Ｏ）がパルス導入される。その後、オキシダントがパージされて放出され、ドーパントプリカーサがアルゴン（又は他の中性の）搬送ガスと共にチャンバ内にパルス導入される。基板表面上でドーパントプリカーサの自己限界堆積が完了した後、過剰なドーパントプリカーサはパージされて放出され、そしてチャンバ内にオキシダント（オゾン、Ｏ２又はＨ２Ｏ）がパルス導入され、その後、オキシダントがパージされてチャンバから放出される。これらのステップは、望ましいＬＤＬの厚さが得られるまで繰り返してよい。
ドープ誘電体ＡＤＬを作製するためのＡＬＤプロセスフローの一例では、ＡＤＬは、チャンバ内にオキシダントを射出する前に、ベース金属及びそれに続くドーパントをパルスする（１回又は複数回）ことにより形成される。望ましいドーピング濃度を得るために、ドープ層とＢＤＬの厚さの比は０〜５０％の範囲とする。ドーピング濃度は、各ＡＬＤサイクル中に射出されるドーパントの量によっても制御することができる。ＢＤＬ中へのドーパントの合金化シーケンスは、最適な電気的性能をもつ望ましいドープ層を実現するように選択される。ＡＤＬ形成のためのプロセスシーケンスの一例では、ベース金属プリカーサをアルゴン（又は他の中性の）搬送ガスと共にＡＬＤ装置のチャンバにパルス導入することを含む。基板表面上でベース金属プリカーサの自己限界堆積が完了した後、過剰なベース金属プリカーサはパージされて放出され、そしてチャンバ内にドーパントプリカーサが、アルゴン（又は他の中性の）搬送ガスと共にパルス導入される。堆積後、過剰なドーパントプリカーサはパージされて放出され、そしてチャンバ内にオキシダント（オゾン、Ｏ２又はＨ２Ｏ）がパルス導入される。最後に、オキシダントがパージされてチャンバから放出される。これらのステップは、望ましいＡＤＬの厚さが得られるまで繰り返してよい。
ドープ誘電体ＣＤＬを作製するためのＡＬＤプロセスフローの一例では、ＣＤＬは、チャンバ内にオキシダントを射出する前に、ベース金属とドーパントを同時に射出することにより形成される。ドーピング濃度は、パルスに用いるベース金属プリカーサとドーパントプリカーサの比を変えることで制御可能である。ドーピング濃度は、共堆積層とＢＤＬの厚さの比を０〜５０％の範囲で変えることによっても制御可能である。ＢＤＬ中への金属／ドーパントの共堆積シーケンスは、最適な電気的性能をもつ望ましいドープ層を実現するように選択される。ＣＤＬ形成のためのプロセスシーケンスの一例では、ベース金属プリカーサ及びドーパントプリカーサをアルゴン（又は他の中性の）搬送ガスと共にＡＬＤ装置のチャンバにパルス導入することを含む。基板表面上での混合したベース金属プリカーサ及びドーパントプリカーサの自己限界堆積が完了した後、過剰なベース金属プリカーサ及びドーパントプリカーサはパージされて放出され、そしてチャンバ内にオキシダント（オゾン、Ｏ２又はＨ２Ｏ）がパルス導入される。最後に、オキシダントがパージされてチャンバから放出される。これらのステップは、望ましいＣＤＬの厚さが得られるまで繰り返してよい。
酸化物ＬＢＬを作製するためのＡＬＤプロセスフローの一例では、リーク遮蔽プリカーサが、アルゴン（又は他の）搬送ガスと共にチャンバ内にパルス導入される。基板表面上でリーク遮蔽プリカーサの自己限界堆積が完了した後、過剰なリーク遮蔽プリカーサはパージされて放出され、そしてチャンバ内にオキシダント（オゾン、Ｏ２又はＨ２Ｏ）がパルス導入される。最後に、オキシダントがパージされてチャンバから放出される。これらのステップは、望ましいＬＢＬの厚さが得られるまで繰り返してよい。
本発明の誘電性複合体構造は、正四面体相及び／又は立方体相で結晶学的に安定となることができる。これらは、後処理アニーリングによってより高い誘電率を有する。この構造は、アルゴン、Ｎ２若しくはフォーミングガスＮ２／Ｈ２等の不活性ガス下において、又は他の環境下においてアニーリングすることができる。この構造は、３００〜９００℃（境界値を含む）にてアニーリングすることができる。この構造はまた、赤外線、可視光線又は紫外線による照射を行うことができ、かつ／又は、電子及びイオンの照射による処理を行うことができる。
ＡＬＤ技術を用いてＢＤＬ、ＬＤＬ、ＡＤＬ、ＣＤＬ及びＬＢＬの材料を含む誘電性複合体構造を作製するために適した装置は、（例えば、適宜プログラムされたプロセッサベースのコントローラの制御下にある）プリカーサ蒸気供給システムと、プロセスチャンバとを備える。プロセスチャンバは、１又は複数の同一のリアクタチャンバを含んでもよく、各リアクタチャンバは、シャワーヘッドと、基板を支持するためのサセプタ（好適には加熱されている）とを有する。１つのマルチリアクタチャンバが、複数の同一のシャワーヘッドと、複数のサセプタと、複数のプロセス容積とを備えていてもよい。各リアクタは、高速パージングとＡＬＤサイクルの時間短縮のために、不活性ガスの動的な層流によって他のチャンバから隔絶されていてもよい。不活性ガスの層流は０．１Ｌ〜１０Ｌの間としてもよい。
プリカーサ蒸気供給システムは、オキシダント供給システムと同様にシャワーヘッドに接続されるが、オキシダント供給システムのガス供給ラインは、プリカーサ供給ラインから分離されている。プロセスガスパージング、プリカーサ蒸気搬送ガス、及びリアクタ隔絶ガス層流のため、多様な不活性ガスラインにより不活性ガスの供給を容易に行う。
上述したようなＡＬＤシステムにおいては、シャワーヘッドは、２つの分離したガスフロー経路を有してもよく、１つはプリカーサ用であり、もう１つはオキシダント用である。シャワーヘッドは、プリカーサ、オキシダント、及び不活性ガスを均一に分散させるように設計されていることが好ましい。幾つかの例では、最適な堆積均一性を得るためにプリカーサ蒸気のフローを調整可能であり、例えば、約０．１〜１０Ｌの間で調整可能である。オキシダントのフローもまた、最適な膜品質を得るために、約０．１〜１０Ｌの間で調整可能としてもよい。シャワーヘッド温度は、１００〜３００℃（境界値を含む）の間で制御されることが好ましい。
サセプタは、通常の半導体デバイスに必要な基板プロセス温度を１００〜６００℃の間で制御するために用いられる。操作において、基板はサセプタ上に載置され、基板とシャワーヘッドの間の距離を調整するためにサセプタが上下に移動させられる。
幾つかの実施例においては、プリカーサ蒸気供給システムが、５つまでの異なるプリカーサ源を供給することができる。それらのプリカーサ源には、ベース金属プリカーサ、ドーパントプリカーサ及びリーク遮蔽プリカーサが含まれる。各プリカーサ源は、他のプリカーサ源とは独立して操作でき、かつ、各プリカーサ源は、１又は複数の他のプリカーサ源と同調して（例えばコントローラ２００のプログラム制御により）操作できる。望ましい電気的性能をもつＬＤＬ、ＡＤＬ及びＣＤＬ材料及び組み合わされた積層体を形成するために、豊富なプリカーサ源により３つのドーピング材料を同時にチャンバ内にパルス導入することができる。
ＡＬＤシステムはまた、チャンバ内への蒸気供給のためにプリカーサ気化器を備えてもよい。プリカーサ気化器は、液体プリカーサ又は適宜の溶媒に溶解した固体プリカーサを、高濃度のプリカーサ蒸気に効率的に変換することができる。プリカーサ気化器は加熱され、その温度は１００〜３００℃（境界値を含む）の間で（プリカーサの蒸気圧に基づいて）調整することができる。気化したプリカーサ蒸気は、不活性搬送ガスを介してリアクタ内に搬送される。搬送ガスは、ほぼ０．１Ｌ〜１０Ｌの間（境界値を含む）で流れる。プリカーサ蒸気をチャンバへ搬送するための蒸気供給ラインもまた、１００〜３００℃（境界値を含む）の間で加熱されることが好ましい。
オキシダント供給システムは、例えばオゾン又は酸素であるオキシダントを、望ましい濃度でシャワーヘッドを通してリアクタ内に供給できるように構成される。オゾン濃度は、膜特性及び基板耐久性に対する要求に依存して選択され、例えば１０〜５００g／m３の間である。オゾン及び酸素の流量は、０．１〜５０Ｌ（境界値を含む）としてよい。制御された温度におけるオキシダント、Ｈ２Ｏ蒸気も、シャワーヘッドを通してリアクタ内に供給することができる。Ｈ２Ｏ蒸気温度は、好適には、室温〜１００度（境界値を含む）の間で制御することが好ましい。
ＡＬＤシステムはまた、複数の不活性ガスラインを備えてもよい。不活性ガスは、リアクタ内にプリカーサ蒸気を搬送するために、ＡＬＤプロセス中の金属及びオキシダントのパージに用いられる。また、マルチリアクタチャンバの複数のリアクタの周囲に互いに隔絶するためのガス流のカーテンを形成するために用いられる。
上述した内容は、添付の図面の参照符号を含み、それらの図面は詳細な説明の一部を構成する。それらの図面は、図示により、本発明を実施可能である具体的な実施形態を示している。これらの実施形態はまた、本明細書では「例」と称されている。このような例は、図示され又は記載されたものに付加される要素を含むことができる。しかしながら、発明者らはまた、図示され又は記載されたもののみを設けた例も意図している。さらに、発明者らは、図示され又は記載された特定の一例（又はその１若しくは複数の態様）又は他の例（又はそれらの１若しくは複数の態様）のいずれについても、図示され又は記載されたそれらの要素（又はそれらの１若しくは複数の態様）の組合せや並べ替えを用いた例も意図している。
本明細書に記載された方法の例は、少なくとも部分的に機械又はコンピュータにより実施可能である。幾つかの例は、上記の例に記載した方法を実行するための電子デバイスを構成するように動作可能な命令をエンコードされたコンピュータ読み取り可能な媒体又は機械読み取りかのうな媒体を含むことができる。このような方法の実施には、マイクロコード、アセンブリ言語コード、高水準言語コード等のコードを含むことができる。このようなコードは、多様な方法を実行するためのコンピュータ読み取り可能な命令を含むことができる。そのコードは、コンピュータプログラム製品の一部を形成してもよい。例えば、そのコードは、１又は複数の非一時的な、又は、不揮発性で実体のあるコンピュータ読み取り可能な媒体に記憶することができ、そして、実行中又は他の時点（例えば、ストレージ装置間の転送中、等）で揮発性媒体にロードすることができる。限定しないが、これらの実体のあるコンピュータ読み取り可能な媒体の例は、ハードディスク、リムーバブル磁気ディスク、リムーバブルオプティカルディスク（例えば、コンパクトディスク及びデジタルビデオディスク）、磁気カセット、メモリカード若しくはメモリスティック、リードオンリメモリ（ＲＯＭ）、フラッシュメモリ、又は他のソリッドステートデバイス（ＳＳＤ）などである。
１０ 誘電性複合体構造
２０ プロセス
２２ ＢＤＬ形成プロセス
２４ ドープ誘電体層形成プロセス
２６ ＬＢＬ形成プロセス
２００ コントローラ

Claims (21)

  1. 基板と、前記基板の表面上に形成された誘電性複合体構造と、を有する半導体デバイスであって、前記誘電性複合体構造は、１又は複数のリーク遮蔽層（ＬＢＬ）と、１又は複数の、ラミネート誘電体層（ＬＤＬ）、アロイ誘電体層（ＡＤＬ）又は共堆積誘電体層（ＣＤＬ）とが交互に配置された構造を有し、かつ、前記ラミネート誘電体層（ＬＤＬ）、前記アロイ誘電体層（ＡＤＬ）及び前記共堆積誘電体層（ＣＤＬ）の各層は、それぞれベース誘電体層（ＢＤＬ）に組み入れられたドーパントを含むことを特徴とする半導体デバイス。
  2. 前記リーク遮蔽層（ＬＢＬ）と、前記ラミネート誘電体層（ＬＤＬ）、前記アロイ誘電体層（ＡＤＬ）又は前記共堆積誘電体層（ＣＤＬ）との各対における、該ラミネート誘電体層（ＬＤＬ）、該アロイ誘電体層（ＡＤＬ）及び該共堆積誘電体層（ＣＤＬ）の各層の厚さ及びドーピング濃度が同じであるか又は異なっており、かつ、ドーピング層又はドーパントが、厚さ０．５〜２００nmの前記ベース誘電体層（ＢＤＬ）に対しドーピング濃度０．５〜５０％で組み入れられることを特徴とする請求項１に記載の半導体デバイス。
  3. 前記ラミネート誘電体層（ＬＤＬ）、前記アロイ誘電体（ＡＤＬ）層及び前記共堆積誘電体層（ＣＤＬ）の各層の厚さが同じであるか又は異なっており、その厚さは０．１〜１００nmの範囲内であることを特徴とする請求項２に記載の半導体デバイス。
  4. 前記誘電性複合体構造が、ベース誘電体材料、ドーパント及びリーク遮蔽材料を含み、かつ、前記ベース誘電体材料が、ＺｒＯ２と、ＨｆＯ２と、ＺｒＯ２／ＨｆＯ２混合物の複合体とからなる群のうちの１又は複数を含むことを特徴とする請求項１に記載の半導体デバイス。
  5. 前記ドーパントが、ランタナイド金属と、III(B)族、IV(B)族及びV(B)族の金属と、III(B)族、IV(B)族及びV(B)族の金属の酸化物とからなる群のうちの１又は複数を含むことを特徴とする請求項１に記載の半導体デバイス。
  6. 前記誘電性複合体構造のリーク遮蔽材料が、ＳｉＯ２と、Ａｌ２Ｏ３とからなる群のうちの１又は複数を含むことを特徴とする請求項１に記載の半導体デバイス。
  7. 基板表面上に誘電性複合体構造を形成する方法であって、
    １又は複数のリーク遮蔽層（ＬＢＬ）と、１又は複数の、ラミネート誘電体層（ＬＤＬ）、アロイ誘電体層（ＡＤＬ）又は共堆積誘電体層（ＣＤＬ）とが交互に配置されるように形成するステップを有し、かつ、
    前記ラミネート誘電体層（ＬＤＬ）、前記アロイ誘電体層（ＡＤＬ）及び前記共堆積誘電体層（ＣＤＬ）の各層は、それぞれベース誘電体層（ＢＤＬ）に組み入れられたドーパントを含み、
    前記ラミネート誘電体層（ＬＤＬ）は、ラミネート法を用いて前記ベース誘電体層（ＢＤＬ）にドーピング層を組み入れることにより形成され、
    前記アロイ誘電体層（ＡＤＬ）は、合金化法を用いて前記ベース誘電体層（ＢＤＬ）にドーパントを組み入れることにより形成され、
    前記共堆積誘電体層（ＣＤＬ）は、共堆積法を用いて前記ベース誘電体層（ＢＤＬ）のベース材料とドーパントを共にパルスすることにより形成されることを特徴とする
    誘電性複合体構造の形成方法。
  8. 前記誘電性複合体構造における交互に配置された層群の全ての層群（Ｘ、Ｙ）の形成において、単一のドーピング法が用いられることを特徴とする請求項７に記載の誘電性複合体構造の形成方法。
  9. 前記誘電性複合体構造における交互に配置された層群のうち１つの層群（Ｘ）の形成において、複数のドーピング法の組合せを用いることを特徴とする請求項７に記載の誘電性複合体構造の形成方法。
  10. 前記誘電性複合体構造における交互に配置された層群のうち１つの層群（Ｘ）と別の層群（Ｙ）の形成において、複数のドーピング法の組合せが異なることを特徴とする請求項９に記載の誘電性複合体構造の形成方法。
  11. 前記誘電性複合体構造における交互に配置された層群が、中央に位置する前記ラミネート誘電体層（ＬＤＬ）、前記アロイ誘電体層（ＡＤＬ）又は前記共堆積誘電体層（ＣＤＬ）について対称であることを特徴とする請求項７に記載の誘電性複合体構造の形成方法。
  12. 前記誘電性複合体構造における交互に配置された層群が、中央に位置する前記ラミネート誘電体層（ＬＤＬ）、前記アロイ誘電体層（ＡＤＬ）又は前記共堆積誘電体層（ＣＤＬ）について非対称であることを特徴とする請求項７に記載の誘電性複合体構造の形成方法。
  13. 誘電性複合体構造を作製するための原子層エピタキシー（ＡＬＤ）プロセスであって、複数のリーク遮蔽層（ＬＢＬ）と、１又は複数の、ラミネート誘電体層（ＬＤＬ）、アロイ誘電体層（ＡＤＬ）又は共堆積誘電体層（ＣＤＬ）とが交互に配置するように形成するステップを含み、かつ、前記ラミネート誘電体層（ＬＤＬ）、前記アロイ誘電体層（ＡＤＬ）及び前記共堆積誘電体層（ＣＤＬ）は、ベース誘電体層（ＢＤＬ）に組み入れられたドーパントを含むことを特徴とする原子層エピタキシープロセス。
  14. 前記ベース誘電体層（ＢＤＬ）の各々が、
    （ａ）ベース金属プリカーサが堆積される基板を備えたチャンバ内に、ベース金属プリカーサをアルゴン搬送ガスと共にパルス導入するステップと、
    （ｂ）前記基板の表面で前記ベース金属プリカーサの自己限界堆積が完了した後、過剰の前記ベース金属プリカーサを前記チャンバからパージするステップと、
    （ｃ）オゾン、Ｏ２又はＨ２Ｏであるオキシダントを前記チャンバ内にパルス導入するステップと、
    （ｄ）前記オキシダントを前記チャンバからパージするステップと、
    （ｅ）前記ベース誘電体層（ＢＤＬ）が所望する厚さに到達するまで前記（ａ）〜（ｄ）のステップを繰り返すステップと、により形成されることを特徴とする
    請求項１３に記載の原子層エピタキシープロセス。
  15. 前記ラミネート誘電体層（ＬＤＬ）の各々が、
    （ａ）ベース金属プリカーサが堆積される基板を備えたチャンバ内に、ベース金属プリカーサをアルゴン搬送ガスと共にパルス導入するステップと、
    （ｂ）前記基板の表面で前記ベース金属プリカーサの自己限界堆積が完了した後、過剰の前記ベース金属プリカーサを前記チャンバからパージするステップと、
    （ｃ）オゾン、Ｏ２又はＨ２Ｏであるオキシダントを前記チャンバ内にパルス導入するステップと、
    （ｄ）前記オキシダントを前記チャンバからパージするステップと、
    （ｅ）ドーパントプリカーサをアルゴン搬送ガスと共に前記チャンバ内にパルス導入するステップと、
    （ｆ）前記ベース金属プリカーサ上で前記ドーパントプリカーサの自己限界堆積が完了した後、過剰の前記ドーパントプリカーサを前記チャンバからパージするステップと、
    （ｇ）オキシダントを前記チャンバ内にパルス導入するステップと、
    （ｈ）前記オキシダントを前記チャンバからパージするステップと、
    （ｉ）前記ラミネート誘電体層（ＬＤＬ）が所望する厚さに到達するまで前記（ａ）〜（ｈ）のステップを繰り返すステップと、により形成されることを特徴とする
    請求項１３に記載の原子層エピタキシープロセス。
  16. 前記アロイ誘電体層（ＡＤＬ）の各々が、
    （ａ）ベース金属プリカーサが堆積される基板を備えたチャンバ内に、ベース金属プリカーサをアルゴン搬送ガスと共にパルス導入するステップと、
    （ｂ）前記基板の表面で前記ベース金属プリカーサの自己限界堆積が完了した後、過剰の前記ベース金属プリカーサを前記チャンバからパージするステップと、
    （ｃ）ドーパントプリカーサをアルゴン搬送ガスと共に前記チャンバ内にパルス導入するステップと、
    （ｄ）前記ベース金属プリカーサ上で前記ドーパントプリカーサの自己限界堆積が完了した後、過剰の前記ドーパントプリカーサを前記チャンバからパージするステップと、
    （ｅ）オキシダントを前記チャンバ内にパルス導入するステップと、
    （ｆ）前記オキシダントを前記チャンバからパージするステップと、
    （ｇ）前記アロイ誘電体層（ＡＤＬ）が所望する厚さに到達するまで前記（ａ）〜（ｆ）のステップを繰り返すステップと、により形成されることを特徴とする
    請求項１３に記載の原子層エピタキシープロセス。
  17. 前記共堆積誘電体層（ＣＤＬ）の各々が、
    （ａ）ベース金属プリカーサ及びドーパントプリカーサが堆積される基板を備えたチャンバ内に、ベース金属プリカーとドーパントプリカーサを共に、アルゴン搬送ガスと共にパルス導入するステップと、
    （ｂ）前記基板の表面での混合した前記ベース金属プリカーサ及びドーパントプリカーサの自己限界堆積が完了した後、過剰の前記ベース金属プリカーサ及びドーパントプリカーサを前記チャンバからパージするステップと、
    （ｃ）オキシダントを前記チャンバ内にパルス導入するステップと、
    （ｄ）前記オキシダントを前記チャンバからパージするステップと、
    （ｅ）前記共堆積誘電体層（ＣＤＬ）が所望する厚さに到達するまで前記（ａ）〜（ｄ）のステップを繰り返すステップと、により形成されることを特徴とする
    請求項１３に記載の原子層エピタキシープロセス。
  18. 前記リーク遮蔽層（ＬＢＬ）の各々が、
    （ａ）リーク遮蔽プリカーサが堆積される基板を備えたチャンバ内に、リーク遮蔽プリカーサをアルゴン搬送ガスと共にパルス導入するステップと、
    （ｂ）前記基板の表面で前記リーク遮蔽プリカーサの自己限界堆積が完了した後、過剰の前記リーク遮蔽プリカーサを前記チャンバからパージするステップと、
    （ｃ）オキシダントを前記チャンバ内にパルス導入するステップと、
    （ｄ）前記オキシダントを前記チャンバからパージするステップと、
    （ｅ）前記リーク遮蔽層（ＬＢＬ）が所望する厚さに到達するまで前記（ａ）〜（ｄ）のステップを繰り返すステップと、により形成されることを特徴とする
    請求項１３に記載の原子層エピタキシープロセス。
  19. 不活性ガスの存在下、３００℃〜９００℃の温度にてアニーリングを行う後処理アニーリングにより、前記誘電性複合体構造を結晶学的に安定化させるステップをさらに有することを特徴とする
    請求項１３に記載の原子層エピタキシープロセス。
  20. 前記誘電性複合体構造に対し赤外線、可視光線又は紫外線を照射する後処理アニーリングにより、前記誘電性複合体構造を結晶学的に安定化させるステップをさらに有することを特徴とする
    請求項１３に記載の原子層エピタキシープロセス。
  21. 前記誘電性複合体構造に対し電子又はイオンを照射する後処理アニーリングにより、前記誘電性複合体構造を結晶学的に安定化させるステップをさらに有することを特徴とする
    請求項１３に記載の原子層エピタキシープロセス。
JP2014236852A 2013-12-01 2014-11-21 誘電性複合体構造の作製方法及び装置 Active JP6616070B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019148890A JP6906572B2 (ja) 2013-12-01 2019-08-14 誘電性複合体構造の作製方法及び装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361910383P 2013-12-01 2013-12-01
US61/910383 2013-12-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019148890A Division JP6906572B2 (ja) 2013-12-01 2019-08-14 誘電性複合体構造の作製方法及び装置

Publications (2)

Publication Number Publication Date
JP2015106713A true JP2015106713A (ja) 2015-06-08
JP6616070B2 JP6616070B2 (ja) 2019-12-04

Family

ID=53265915

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014236852A Active JP6616070B2 (ja) 2013-12-01 2014-11-21 誘電性複合体構造の作製方法及び装置
JP2019148890A Active JP6906572B2 (ja) 2013-12-01 2019-08-14 誘電性複合体構造の作製方法及び装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019148890A Active JP6906572B2 (ja) 2013-12-01 2019-08-14 誘電性複合体構造の作製方法及び装置

Country Status (4)

Country Link
US (1) US9564329B2 (ja)
JP (2) JP6616070B2 (ja)
KR (2) KR102181679B1 (ja)
TW (1) TWI651755B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021528856A (ja) * 2018-06-21 2021-10-21 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 酸化ハフニウムの薄膜におけるドーパント濃度のチューニング可能性

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9388494B2 (en) 2012-06-25 2016-07-12 Novellus Systems, Inc. Suppression of parasitic deposition in a substrate processing system by suppressing precursor flow and plasma outside of substrate region
US9617638B2 (en) 2014-07-30 2017-04-11 Lam Research Corporation Methods and apparatuses for showerhead backside parasitic plasma suppression in a secondary purge enabled ALD system
US9508547B1 (en) * 2015-08-17 2016-11-29 Lam Research Corporation Composition-matched curtain gas mixtures for edge uniformity modulation in large-volume ALD reactors
US9738977B1 (en) 2016-06-17 2017-08-22 Lam Research Corporation Showerhead curtain gas method and system for film profile modulation
KR102369676B1 (ko) 2017-04-10 2022-03-04 삼성디스플레이 주식회사 표시 장치의 제조장치 및 표시 장치의 제조방법
US20230420491A1 (en) * 2022-06-28 2023-12-28 International Business Machines Corporation Ferroelectric Film with Buffer Layers for Improved Reliability of Metal-Insulator-Metal Capacitor
KR102637458B1 (ko) 2023-04-11 2024-02-16 현진인터내셔널 주식회사 내구성 및 방오기능이 향상된 친환경 차열데크 및 그 제조방법
CN116875961A (zh) * 2023-09-01 2023-10-13 上海陛通半导体能源科技股份有限公司 原子层沉积设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001355070A (ja) * 2000-04-14 2001-12-25 Asm Microchemistry Oy 酸化物薄膜を製造する方法
JP2007266438A (ja) * 2006-03-29 2007-10-11 Hitachi Ltd 半導体記憶装置
JP2008258623A (ja) * 2007-03-30 2008-10-23 Qimonda Ag 酸化ジルコニウム系キャパシタ及び同キャパシタの製造方法
US20100091428A1 (en) * 2008-10-13 2010-04-15 Kwan-Soo Kim Insulator, capacitor with the same and fabrication method thereof, and method for fabricating semionductor device
JP2011525699A (ja) * 2008-05-23 2011-09-22 シグマ−アルドリッチ・カンパニー、エルエルシー 高ｋ誘電性膜およびセリウム系前駆体を用いる製造方法
JP2011204751A (ja) * 2010-03-24 2011-10-13 Elpida Memory Inc 半導体装置の製造方法
JP2012069871A (ja) * 2010-09-27 2012-04-05 Elpida Memory Inc 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法
JP2013058559A (ja) * 2011-09-07 2013-03-28 Tokyo Electron Ltd 半導体装置の製造方法及び基板処理システム

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214127A (ja) * 1998-01-21 1999-08-06 Riken Corp ヒーター装置及びその製造方法
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
US20040245602A1 (en) * 2003-05-21 2004-12-09 Kim Sun Jung Method of fabricating metal-insulator-metal capacitor (MIM) using lanthanide-doped HfO2
FR2869325B1 (fr) * 2004-04-27 2006-06-16 Commissariat Energie Atomique Procede de depot d'une couche mince sur une couche oxydee d'un substrat
US7374964B2 (en) 2005-02-10 2008-05-20 Micron Technology, Inc. Atomic layer deposition of CeO2/Al2O3 films as gate dielectrics
JP2008112956A (ja) * 2006-08-03 2008-05-15 Sony Corp キャパシタおよびその製造方法、ならびに、半導体デバイスおよび液晶表示装置
KR100872876B1 (ko) * 2006-11-24 2008-12-10 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 따라 제조된 반도체 장치
US7833913B2 (en) * 2007-03-20 2010-11-16 Tokyo Electron Limited Method of forming crystallographically stabilized doped hafnium zirconium based films
US7833914B2 (en) 2007-04-27 2010-11-16 Micron Technology, Inc. Capacitors and methods with praseodymium oxide insulators
TWI426602B (zh) * 2007-05-07 2014-02-11 Sony Corp A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus
KR101541544B1 (ko) * 2007-12-26 2015-08-03 소니 주식회사 고체 촬상 장치와 그 제조 방법 및 촬상 장치
KR20100079557A (ko) * 2008-12-31 2010-07-08 주식회사 동부하이텍 반도체 소자 및 그의 제조방법
US20120127629A1 (en) 2009-04-16 2012-05-24 Advanced Technology Materials, Inc. DOPED ZrO2 CAPACITOR MATERIALS AND STRUCTURES
KR20110006450A (ko) * 2009-07-14 2011-01-20 삼성전자주식회사 반도체 소자의 유전 박막 형성 방법
US20120082283A1 (en) * 2010-09-30 2012-04-05 Liviu Popa-Simil Method of using micro-nano-hetro structures to make radiation detection systems and devices with applications
JP5932221B2 (ja) * 2011-01-14 2016-06-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US8574998B2 (en) * 2011-12-05 2013-11-05 Intermolecular, Inc. Leakage reduction in DRAM MIM capacitors
JP5882075B2 (ja) * 2012-02-06 2016-03-09 東京エレクトロン株式会社 キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法
KR101475996B1 (ko) * 2012-02-29 2014-12-24 매그나칩 반도체 유한회사 유전체, 이를 구비한 캐패시터 및 그 제조방법, 반도체 소자 제조방법
US9245743B2 (en) * 2013-08-02 2016-01-26 Intermolecular, Inc. Methods for forming high-k dielectrics containing hafnium and zirconium using atomic layer deposition

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001355070A (ja) * 2000-04-14 2001-12-25 Asm Microchemistry Oy 酸化物薄膜を製造する方法
JP2007266438A (ja) * 2006-03-29 2007-10-11 Hitachi Ltd 半導体記憶装置
JP2008258623A (ja) * 2007-03-30 2008-10-23 Qimonda Ag 酸化ジルコニウム系キャパシタ及び同キャパシタの製造方法
JP2011525699A (ja) * 2008-05-23 2011-09-22 シグマ−アルドリッチ・カンパニー、エルエルシー 高ｋ誘電性膜およびセリウム系前駆体を用いる製造方法
US20100091428A1 (en) * 2008-10-13 2010-04-15 Kwan-Soo Kim Insulator, capacitor with the same and fabrication method thereof, and method for fabricating semionductor device
JP2011204751A (ja) * 2010-03-24 2011-10-13 Elpida Memory Inc 半導体装置の製造方法
JP2012069871A (ja) * 2010-09-27 2012-04-05 Elpida Memory Inc 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法
JP2013058559A (ja) * 2011-09-07 2013-03-28 Tokyo Electron Ltd 半導体装置の製造方法及び基板処理システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021528856A (ja) * 2018-06-21 2021-10-21 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 酸化ハフニウムの薄膜におけるドーパント濃度のチューニング可能性
JP7123189B2 (ja) 2018-06-21 2022-08-22 アプライド マテリアルズ インコーポレイテッド 酸化ハフニウムの薄膜におけるドーパント濃度のチューニング可能性

Also Published As

Publication number Publication date
KR102181679B1 (ko) 2020-11-24
JP2020004985A (ja) 2020-01-09
KR20200133195A (ko) 2020-11-26
JP6906572B2 (ja) 2021-07-21
TW201539525A (zh) 2015-10-16
TWI651755B (zh) 2019-02-21
KR20150063939A (ko) 2015-06-10
US9564329B2 (en) 2017-02-07
JP6616070B2 (ja) 2019-12-04
US20150155157A1 (en) 2015-06-04
KR102393908B1 (ko) 2022-05-02

Similar Documents

Publication Publication Date Title
JP6616070B2 (ja) 誘電性複合体構造の作製方法及び装置
KR101686029B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR100716654B1 (ko) 정방정계 구조의 지르코늄산화막 형성 방법 및 그를 구비한캐패시터의 제조 방법
US9006026B2 (en) Atomic layer deposition of metal oxides for memory applications
TWI744352B (zh) 具有減低之界面層阻抗之相關電子材料元件之製造
US7888726B2 (en) Capacitor for semiconductor device
JP5013662B2 (ja) キャパシタ及びその製造方法
TW201903190A (zh) 使用反應物氣體之緩慢下降流量之電漿輔助循環沉積方法
WO2017141043A1 (en) Fabrication of correlated electron material devices method to control carbon
KR101946091B1 (ko) 메모리 애플리케이션들을 위한 하프늄 및 지르코늄 산화물들의 원자층 증착
KR20190006030A (ko) 메모리 애플리케이션들을 위한 금속 산화물 재료들의 원자층 증착
KR101993355B1 (ko) 반도체 장치의 제조 방법
JP2014067877A (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、プログラムおよび半導体装置
US20150380309A1 (en) Metal-insulator-semiconductor (MIS) contact with controlled defect density
US10262865B2 (en) Methods for manufacturing semiconductor devices
TWI384090B (zh) 以奈米金屬氧化層堆疊而形成透明氧化物薄膜的方法
KR100663352B1 (ko) 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막형성 방법
KR20120004827A (ko) 반도체 장치 및 그 제조방법
JP2011044577A (ja) 半導体装置の製造方法
KR20070000759A (ko) 플래시 메모리 소자의 제조방법
KR100770276B1 (ko) 반도체 소자의 엠아이엠 캐패시터 형성방법
JP2006169556A (ja) 金属酸化物薄膜の成膜方法
TW202349463A (zh) 用於鐵電穿隧接面的雙層堆疊及形成方法
KR102669817B1 (ko) 야누스 전이금속 디칼코게나이드 박막 및, 야누스 전이금속 디칼코게나이드 박막의 제조 방법
KR20160109589A (ko) 전구체의 경쟁흡착을 이용한 원자층 증착방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171110

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190814

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191107

R150 Certificate of patent or registration of utility model

Ref document number: 6616070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250