TWI651755B - 製造介電結構之方法及設備 - Google Patents

製造介電結構之方法及設備 Download PDF

Info

Publication number
TWI651755B
TWI651755B TW103141656A TW103141656A TWI651755B TW I651755 B TWI651755 B TW I651755B TW 103141656 A TW103141656 A TW 103141656A TW 103141656 A TW103141656 A TW 103141656A TW I651755 B TWI651755 B TW I651755B
Authority
TW
Taiwan
Prior art keywords
chamber
adl
cdl
oxidant
ldl
Prior art date
Application number
TW103141656A
Other languages
English (en)
Other versions
TW201539525A (zh
Inventor
康 宋
李明航
光泉 呂
Original Assignee
美商尤金納斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商尤金納斯股份有限公司 filed Critical 美商尤金納斯股份有限公司
Publication of TW201539525A publication Critical patent/TW201539525A/zh
Application granted granted Critical
Publication of TWI651755B publication Critical patent/TWI651755B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/905—Plural dram cells share common contact or common trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明提供一種複合介電結構，其具有與一或多個層壓介電層(LDL)、合金介電層(ADL)或共沈積介電層(CDL)交錯之一或多個洩漏阻擋層(LBL)。每一LDL、ADL及CDL包括併入於各別基底介電層(BDL)中之摻雜劑；其中LDL係藉由使用層壓方法將摻雜層併入至BDL中而形成，ADL係藉由使用合金化方法將摻雜劑併入至BDL中而形成；且CDL係藉由使用共沈積方法使BDL基底材料及摻雜劑一起脈衝輸送而形成。

Description

製造介電結構之方法及設備 相關申請案
本申請案為2013年12月1日申請之美國臨時申請案第61/910,383號的非臨時申請案、主張該臨時申請案之優先權，且將該臨時申請案以引用方式併入。
本發明係關於用於製造用於半導體器件之介電複合結構的方法及系統，此複合結構提供高有效介電常數，同時保持諸如低洩漏電流、高崩潰電壓及良好階梯覆蓋之所要性質。
在用於超出30nm節點之器件的半導體製造製程中，需要高介電常數(所謂的「高k」)材料以滿足針對高電容、低洩漏及低功率消耗之效能要求。高k膜通常用以形成動態隨機存取記憶體(DRAM)器件中之電容器介電質、金屬氧化物半導體場效電晶體(MOSFET)中之閘極絕緣體層，或快閃記憶體電路中之穿隧閘極介電質，等等。
氧化鉿(HfO2)及氧化鋯(ZrO2)為廣泛使用之高k材料，且提供高於SiO2及Al2O3之介電常數的介電常數、寬能帶隙、高折射率及良好熱穩定性。為了進一步增加氧化物材料之介電常數，已探索將摻雜材料植入至HfO2及ZrO2中，但仍存在如何增加k值同時維持低洩漏電流及高崩潰電壓之挑戰。
美國專利7,754,618中描述一種形成具有含有氧化鈰及氧化鋁之介電質之設備的方法。美國專利7,833,913中描述形成結晶學上穩定之摻雜鉿鋯基膜的方法。美國授予前公開案2012/0127629描述一種摻雜ZrO2電容器。
在一個實施例中，本發明提供一種複合介電結構，其具有與一或多個層壓介電層(LDL)、合金介電層(ADL)或共沈積介電層(CDL)交錯之一或多個洩漏阻擋層(LBL)。每一LDL、ADL及CDL包括併入於各別基底介電層(BDL)中之摻雜劑；其中LDL係藉由使用層壓方法將摻雜層併入至BDL中而形成，ADL係藉由使用合金化方法將摻雜劑併入至BDL中而形成；且CDL係藉由使用共沈積方法使BDL基底材料及摻雜劑一起脈衝輸送而形成。該等LDL/ADL/CDL層可具有類似或不同之厚度及摻雜濃度。可將摻雜劑或摻雜層以0.5nm至200nm之任何厚度併入至該BDL中，且可使用0.5%至50%之摻雜濃度範圍。可選擇LDL/ADL/CDL及LBL層之數目以調變洩漏電流，同時仍維持該結構之介電常數。該等基底介電材料可包括ZrO2、HfO2，及ZrO2/HfO2混合物之任何複合物。摻雜劑可包括：鑭系元素金屬；第III(B)族、第IV(B)族及第V(B)族金屬；以及此等金屬之氧化物。洩漏阻擋材料可包括SiO2及Al2O3。
根據本發明之實施例的用於製造含有BDL、LDL、ADL、CDL及LBL材料之複合介電結構的原子層沈積(ALD)製程可包括摻雜介電沈積(包括LDL、ADL或CDL製程)與洩漏阻擋沈積之組合。該等組合式製程可經設計以形成具有所要摻雜濃度、堆疊厚度及電效能之膜。BDL厚度可由基底介電製程之循環的數目控制。摻雜層(LDL、ADL及CDL)厚度可由摻雜介電層製程之循環的數目控制。LBL厚度可由洩漏阻擋層製程之循環的數目控制。在每一ALD製程循環中，金屬脈 衝輸送時間及流量(對於基底、摻雜及阻擋前驅體)為可控制的。在每一ALD製程循環中，氧化劑脈衝輸送時間及流量為可控制的。用於在ALD製程期間形成此等材料之沈積溫度可介於100℃至500℃(100℃及500℃包括在內)之間。可使用使該結構退火以達成目標膜性質之沈積後處理步驟。
在用於製造氧化物BDL之ALD製程流程的一個實例中，運用氬(或其他中性)載氣將基底金屬前驅體脈衝輸送至ALD設備之腔室中。 在基底金屬前驅體於基板表面上之自限制沈積製程完成之後，清除掉過量基底金屬前驅體，且將氧化劑(臭氧、O2或H2O)脈衝輸送至該腔室中。最後，清除掉該氧化劑。可重複此等步驟直至獲得所要BDL厚度為止。
在用於製造摻雜介電LDL之ALD製程流程的一個實例中，使用層壓方法將摻雜層併入至BDL中。該摻雜層與該BDL之厚度比率的範圍為0%至50%以獲得所要摻雜濃度。選擇該摻雜層至該BDL中之層壓序列以實現具有最佳電效能之所要摻雜層。LDL形成之製程序列包括運用氬(或其他中性)載氣將基底金屬前驅體脈衝輸送至ALD設備之腔室中。在基底金屬前驅體於基板表面上之自限制沈積製程完成之後，清除掉過量基底金屬前驅體，且將氧化劑(臭氧、O2或H2O)脈衝輸送至該腔室中。接著，清除掉該氧化劑，且運用氬(或其他中性)載氣將摻雜劑前驅體脈衝輸送至該腔室中。在摻雜劑前驅體於基板表面上之自限制沈積製程完成之後，清除掉過量摻雜劑前驅體，將氧化劑(臭氧、O2或H2O)脈衝輸送至該腔室中，且接著自該腔室清除掉該氧化劑。可重複此等步驟直至獲得所要LDL厚度為止。
在用於製造摻雜介電ADL之ALD製程流程的一個實例中，藉由在將氧化劑注入至該腔室中之前使基底金屬脈衝輸送(一次或多次)接著使摻雜劑脈衝輸送(一次或多次)來形成ADL。該摻雜層與該BDL之厚 度比率的範圍為0%至50%以獲得所要摻雜濃度。摻雜濃度亦可由在每一ALD循環期間注入之摻雜劑的量控制。選擇該摻雜劑至該BDL中之合金化序列以實現具有最佳電效能之所要摻雜層。用於ADL層形成之製程的一個此類實例包括運用氬(或其他中性)載氣將該基底金屬前驅體脈衝輸送至該腔室中。在基底金屬前驅體於基板表面上之自限制沈積製程完成之後，清除掉過量基底金屬前驅體，且運用氬(或其他中性)載氣將摻雜劑前驅體脈衝輸送至該腔室中。在沈積之後，清除掉該過量摻雜劑前驅體，且將氧化劑(臭氧、O2或H2O)脈衝輸送至該腔室中。最後，自該腔室清除掉該氧化劑。可重複此等步驟以達成所要ADL厚度。
在用於製造摻雜介電CDL之ALD製程流程的一個實例中，藉由在將氧化劑注入至該腔室中之前同時注入基底金屬及摻雜劑來形成CDL。可藉由使該等脈衝輸送中使用之金屬前驅體與摻雜劑前驅體的比率變化來控制摻雜濃度。摻雜濃度亦可由範圍為0%至50%的該共沈積層與該BDL之厚度比率控制。選擇該金屬/摻雜劑至該BDL中之共沈積序列以實現具有最佳電效能之所要摻雜層。CDL形成之製程序列的實例涉及運用氬(或其他中性)載氣將基底金屬前驅體及摻雜劑前驅體一起脈衝輸送至腔室中。在混合式基底金屬前驅體及摻雜劑前驅體於基板表面上之自限制沈積製程完成之後，自該腔室清除掉過量基底金屬前驅體及摻雜劑前驅體，且將氧化劑(臭氧、O2或H2O)脈衝輸送至該腔室中。最後，自該腔室清除掉該氧化劑。可重複此等步驟以獲得所要CDL厚度。
在用於製造氧化物LBL之ALD製程流程的一個實例中，運用氬(或其他)載氣將洩漏阻擋前驅體脈衝輸送至該腔室中。在洩漏阻擋前驅體於基板表面上之自限制沈積製程完成之後，清除掉過量洩漏阻擋前驅體，且將氧化劑(臭氧、O2或H2O)脈衝輸送至該腔室中。最後， 自該腔室清除掉該氧化劑。可重複此等步驟以達成所要LBL厚度。
本發明之複合介電結構可在正方晶相或/及立方體相中結晶學上穩定，該等相在製程後退火後就具有較高介電常數。該結構可在諸如氬、N2或合成氣體N2/H2之惰性氣體或其他環境下進行退火。該結構可在介於300℃至900℃(300℃及900℃包括在內)之間的溫度下進行退火。該結構亦可藉由紅外光、可見光或紫外光進行光輻照，及/或可藉由電子及離子輻照進行處置。
下文更詳細地描述本發明之此等及另外實施例。
10‧‧‧複合介電結構
20‧‧‧用於製造複合介電結構之製程
22‧‧‧BDL形成製程
24‧‧‧摻雜介電層形成製程/摻雜介電質形成製程
26‧‧‧洩漏阻擋層形成製程/LBL形成製程
100‧‧‧ALD系統
150‧‧‧替代性ALD系統
200‧‧‧基於處理器之控制器
201‧‧‧主記憶體
202‧‧‧處理器
206‧‧‧靜態儲存器件
208‧‧‧匯流排
210‧‧‧顯示器
212‧‧‧輸入器件
214‧‧‧游標控制器
216‧‧‧儲存器件
220‧‧‧通信介面
222‧‧‧機器可讀儲存媒體
224‧‧‧指令
226‧‧‧網路
A‧‧‧迴路
B‧‧‧迴路
C‧‧‧迴路
D‧‧‧迴路
在隨附圖式之諸圖中作為實例而非限制來說明本發明，在該等圖中：圖1說明根據本發明之一個實施例而組態之複合介電結構的一個實例。
圖2所展示之圖表提供運用根據本發明而產生之複合介電結構之一些設計來改良電效能的實例，該等設計係在介於300℃與900℃之間的溫度下進行退火。
圖3說明根據本發明之實施例的用於製造複合介電結構之製程20的實例。
圖4說明根據本發明之實施例的用於製造複合介電結構之原子層沈積(ALD)設備的一個實例。
圖5說明圖4所展示之系統的替代性ALD系統。
圖6說明適合於供根據本發明而組態之ALD設備使用的基於處理器之控制器的一個實例。
本文中描述用於製造用於半導體器件之介電複合結構的方法及系統，此複合結構提供高有效介電常數，同時保持諸如低洩漏電流、 高崩潰電壓及良好階梯覆蓋之所要性質。
在各種實施例中，本發明係關於介電複合結構之架構，及用於製造此介電結構之製程流程及裝備設計，該介電結構相較於習知HfO2及ZrO2膜具有較高有效介電常數，且展現諸如低洩漏電流、高崩潰電壓及良好階梯覆蓋之其他所要性質。本複合結構包括用於增強電容之一個薄材料層與用於抑制洩漏電流之另一薄材料層的交替或重複堆疊。說明一種用於在基板上形成複合結構之原子層沈積(ALD)方法及設備，其中選定摻雜層及洩漏阻擋層使用各種層壓、合金化及共沈積策略。本發明可應用於數個領域中，例如，在DRAM及快閃記憶體中以及在其他商業半導體器件中製造互補金屬氧化物半導體(CMOS)閘極堆疊。
圖1說明根據本發明之一個實施例而組態之複合介電結構10的一個實例。如所展示，形成於基板上且根據本發明之複合介電結構包括用於增加電容之摻雜介電層(被指示為LDL、ADL或CDL層)與用於抑制/阻擋洩漏電流之另一層(被指示為LBL層)的交替或重複堆疊。此複合介電結構10提供高介電常數(k大於HfO2及ZrO2之k)，同時仍維持低電洩漏。
在各種實施例中，藉由使用層壓、合金化或共沈積策略來建置最佳LDL/ADL/CDL及LBL組合堆疊而形成複合介電結構10。對於LDL/ADL/CDL材料，可將摻雜劑或摻雜層在任何ALD製程循環期間且以0.5nm至200nm之任何厚度併入至基底介電層(BDL)中。對於LBL材料，層厚度之範圍可為0.1nm至100nm。根據本發明之複合介電結構10可相對於圖1所展示之層LDL/ADL/CDL(2)對稱或不對稱。
可藉由ALD製程以經精確控制之層厚度形成基底介電層(BDL)。將具有所要電效能及經精確控制之摻雜濃度之選定摻雜劑併入至BDL材料中的ALD製程可接著形成摻雜介電層。具有使用經連續施加之膜 而形成之BDL及摻雜層的摻雜介電層在本文中被稱作層壓介電層(LDL)。具有使用交替基底/摻雜劑脈衝輸送技術而形成之BDL及摻雜劑的摻雜介電層在本文中被稱作合金介電層(ADL)。具有使用共沈積製程而形成之BDL及摻雜劑的摻雜介電層在本文中被稱作共沈積介電層(CDL)。可同樣地藉由ALD製程以經精確控制之層厚度形成洩漏阻擋層(LBL)。
根據本發明而產生之複合介電結構提供具有所要電性質之高k摻雜介電材料，該等電性質包括但不限於：￭相較於單獨HfO2或ZrO2之介電常數值較高的介電常數值；￭相較於單獨HfO2或ZrO2之洩漏電流等效或較低的洩漏電流；￭相較於單獨HfO2或ZrO2之崩潰電壓等效或增加的崩潰電壓；及￭相較於單獨HfO2或ZrO2之階梯覆蓋等效或改良的階梯覆蓋。
運用LDL/ADL/CDL及LBL堆疊之最佳設計而製造的複合介電結構增進在典型半導體處理溫度下形成具有較高介電常數之正方晶及立方體多晶型物。300℃至900℃之製程後退火可進一步增加介電常數。圖2所展示之圖表提供運用根據本發明而產生之複合介電結構之一些設計來改良電效能的實例，該等設計係在介於300℃與900℃之間的溫度下進行退火。
如圖表A所展示，與諸如ZrO2及HfO2之基底介電材料相對比，可運用本複合介電結構來達成10%至100%之介電常數增加。如圖表B所展示，與諸如ZrO2及HfO2之基底介電材料相比較，可運用根據本發明而組態之複合介電結構來實現多達50%之洩漏電流密度縮減。如圖表C所展示，與諸如ZrO2及HfO2之基底介電材料相比較，可運用根據本發明而組態之複合介電結構來獲得多達70%之崩潰電壓(Vbd)增強。如圖表D所展示，在運用根據本發明而組態之複合介電結構的情況下， 大於80%之階梯覆蓋保持可能。
圖3說明根據本發明之實施例的用於製造複合介電結構之製程20的實例；尤其是用於形成以下各者之ALD製程：基底介電層(BDL)；使用層壓、合金化及共沈積方案之摻雜介電層(LDL/ADL/CDL)；及洩漏阻擋層(LBL)。如上文所指示，製造複合介電結構係藉由使用各種層壓、合金化或共沈積策略來形成所要堆疊而實現。LDL/ADL/CDL及LBL堆疊之最佳設計產生所要電效能。製程20因此包括以下依序子製程：使用BDL形成製程22來形成基底介電層(BDL)；使用摻雜介電層形成製程24來形成摻雜介電層(LDL、ADL、CDL)；及使用洩漏阻擋層形成製程26來形成洩漏阻擋層(LBL)。
BDL形成製程22包括以下各者之重複：基底前驅體脈衝輸送，接著為基底前驅體清除，及氧化劑(例如，臭氧、O2、H2O)脈衝輸送，接著為氧化劑之清除。摻雜介電質形成製程24包括：摻雜劑前驅體脈衝輸送，接著為摻雜劑前驅體清除，及氧化劑(例如，臭氧、O2、H2O)脈衝輸送，接著為氧化劑之清除。LBL形成製程26包括：阻擋前驅體脈衝輸送，接著為阻擋前驅體清除，及氧化劑(例如，臭氧、O2、H2O)脈衝輸送，接著為氧化劑之清除。如圖3所說明，複合介電堆疊之形成係藉由連續地沈積(例如，如由迴路D所表示)摻雜介電層(例如，如由迴路B所表示)及洩漏阻擋層(例如，如由迴路C所表示)而達成。用於基底介電層(A)、摻雜介電層(B)及洩漏阻擋層(C)之ALD製程循環的數目取決於所要摻雜濃度、堆疊厚度，及針對複合介電結構之電效能要求。可藉由準確基底介電質厚度控制、準確摻雜劑濃度與厚度控制及準確阻擋氧化物厚度控制來達成最佳製程可重複性。可經由使用所要製程沈積速率、基板內之所需要製程厚度均一性、所需要製程缺陷限制及較佳高製程輸貫量來最佳化製程效能。
本發明進一步係關於一種用於製造複合介電結構之原子層沈積 (ALD)設備。圖4說明用於製造BDL、LDL、ADL、CDL及LBA材料之此ALD系統100的一個實例。此組態包括多個前驅體遞送管線、多個氧化劑遞送管線、多個惰性氣體清除管線、氣態分散體簇射頭，及用於基板之經加熱基座。如所說明，基底前驅體、摻雜劑前驅體、阻擋前驅體、氧化劑及清除氣體之遞送係由控制器200經由遞送管線內之閥(V)或其他流動控制器件的操作而控制。如下文更詳細地所描述，控制器200可為儲存用於執行上文關於圖3所論述之ALD製程之處理器可執行指令的基於處理器之控制器。如在圖5中，替代性ALD系統150具有連接至具有對應基座之多個簇射頭的一個前驅體蒸汽遞送系統。
如說明中所展示，ALD設備之一些實施例提供遞送高達五種不同前驅體以用於製造摻雜材料之大組合。可將高達三種不同摻雜劑在所要複合介電結構之製造期間併入至BDL中，且前驅體可為液體，抑或溶解於適當溶劑中之固體。ALD設備亦可提供針對多種材料製程及性質最佳化來遞送高達三種不同氧化劑。在一些實施例中，處理腔室容積為可調整的，從而在ALD製程期間相較於該容積固定之狀況允許較高分壓及較高前驅體劑量濃度控制。較佳地，使用具有提供前驅體、氧化劑及清除氣體流之均勻分佈之噴嘴圖案的簇射頭。用於加熱基板之經加熱基座在典型半導體處理溫度下提供穩定控制。
如上文所指示，本文中描述之方法或製程中的一或多者可使用各種基於電腦之器件(例如，控制器200)而可執行。此等器件可包括能夠執行上述動作(使用合適程式化)且在適用之情況下處理資訊以供顯示以便適當地傳送資訊的任何電子器件。在此等器件中，處理器可控制電子器件之總體功能，諸如，執行應用程式且控制周邊裝置(諸如，閥、質量流量控制器，及類似器件)。處理器可使用短期記憶體以儲存操作指令，且幫助執行操作指令(例如，諸如計算及其類似者之暫時儲存)。處理器亦可使用非暫時性儲存器以儲存及讀取指令、 檔案，及需要長期非揮發性儲存之其他資料。
圖6說明適合於供根據本發明而組態之ALD設備使用的基於處理器之控制器200的一個實例。控制器200包括經由匯流排208或用於傳達資訊之其他通信機構而彼此以通信方式耦接的主記憶體201及處理器202。主記憶體201可為用於儲存資訊及待由處理器202執行之指令224的任何形式之記憶體，諸如，隨機存取記憶體(RAM)或其他動態儲存器件。主記憶體201亦可用於在待由處理器202執行之指令的執行期間儲存暫時變數或其他中間資訊。控制器200進一步包括耦接至匯流排208以儲存用於處理器202之靜態資訊及指令的唯讀記憶體(ROM)或其他靜態儲存器件206。具有機器可讀儲存媒體(諸如，硬碟)222之儲存器件216經提供及耦接至匯流排208以儲存資訊及指令224。
控制器200亦可包括用於將資訊顯示給使用者之顯示器210。包括文數字按鍵及其他按鍵之輸入器件212耦接至匯流排208以將資訊及命令選擇傳達至處理器202。另一類型之使用者輸入器件為用於將資訊及命令選擇傳達至處理器202且用於控制顯示器210上之游標移動(特別是在使用圖形使用者介面的情況下)的游標控制器214，諸如，滑鼠、軌跡球等等。
根據本發明之一個實施例，處理器202執行主記憶體201中含有之指令序列。可將此等指令自另一電腦可讀媒體(諸如，儲存器件216)讀取至主記憶體201中。主記憶體201中含有之指令序列的執行使處理器202執行上述製程步驟以實現各種ALD沈積序列。在替代性實施例中，可代替或結合電腦軟體指令而使用硬連線電路系統以實施本發明。因此，本發明之實施例並不限於硬體電路系統與軟體之任何特定組合。
控制器200亦可包括耦接至匯流排208之通信介面220。通信介面220經由網路226提供用於控制器200之雙向資料通信通道。另外，可 包括諸如警報器或蜂鳴器之信號產生器件以傳信告警或其他條件。
因此，在一個實施例中，本發明提供一種含有LDL、ADL及/或CDL以及LBL層之複合介電結構，其中LDL/ADL/CDL層可在每一製程迴路(圖1中之X或Y)中具有類似或不同之厚度及摻雜濃度。可將摻雜劑或摻雜層以0.5nm至200nm之任何厚度併入至BDL中，且可使用0.5%至50%之摻雜濃度範圍。摻雜層可在每一製程迴路中藉由LDL/ADL/CDL技術中之任何一或多者而形成。
在圖1所說明之實例中，LDL/ADL/CDL層(2)為中心介電層，其對複合介電結構之介電常數值具有最顯著的影響。選擇LDL/ADL/CDL層(1)及LBL(b)迴路(例如，X迴路)的數目以調變洩漏電流，同時仍維持結構之介電常數。選擇LDL/ADL/CDL層(3)及LBL(c)迴路(例如，Y迴路)的數目以調變洩漏電流，同時仍維持結構之介電常數。LBL(a)、(b)、(c)及(d)可具有相同或不同厚度，其中厚度之範圍為0.1nm至100nm。LBL(b)及(c)可在每一X或Y迴路中具有相同或不同厚度，且LBL(a)及(d)可具有相同或不同厚度。
本複合介電結構可包括基底介電材料、摻雜劑及洩漏阻擋材料，其中基底介電材料包括ZrO2、HfO2，及ZrO2/HfO2混合物之任何複合物。摻雜劑可包括：鑭系元素金屬；第III(B)族、第IV(B)族及第V(B)族金屬；以及此等金屬之氧化物。洩漏阻擋材料可包括SiO2及Al2O3。
在一些實施例中，本複合介電結構可包括摻雜介電層(LDL、ADL及CDL)，其中LDL係藉由使用層壓方法將摻雜層併入至基底介電層(BDL)中而形成，ADL係藉由使用合金化方法將摻雜劑併入至BDL中而形成，且CDL係藉由使用共沈積方法使基底材料及摻雜劑一起脈衝輸送而形成。
在另外實施例中，複合介電結構可包括摻雜介電層(例如，圖1中 之LDL/ADL/CDL(1)、(2)及(3))，其中單一摻雜方法(諸如，LDL、ADL或CDL)可貫穿整個結構而使用；兩種或三種摻雜方法之任何組合(諸如，LDL+ADL，或LDL+CDL，或LDL+ADL+CDL)可應用於X及/或Y迴路中之每一者中；及/或組合式摻雜方法可在每一X及/或Y迴路中相同或不同。
在本發明之又其他實施例中，複合介電結構可相對於其中心層(諸如，圖1中之LDL/ADL/CDL層(2))對稱或不對稱，其中：LDL/ADL/CDL(1)及LBL(b)層之X迴路的數目可為0至500；LDL/ADL/CDL(3)及LBL(c)層之Y迴路的數目可為0至500；X及Y迴路的數目可相同或不同；及/或LBL(a)及(d)層的數目可相同或不同。
根據本發明之實施例的用於製造含有BDL、LDL、ADL、CDL及LBL材料之複合介電結構的ALD製程可包括摻雜介電沈積(B)(包括LDL、ADL或CDL製程)與洩漏阻擋沈積(C)之組合(參見圖3之迴路D)。組合式製程(D)可經設計以形成具有所要摻雜濃度、堆疊厚度及電效能之膜。BDL厚度可由基底介電製程(A)之循環的數目控制。摻雜層(LDL、ADL及CDL)厚度可由摻雜介電製程(B)之循環的數目控制。LBL厚度可由洩漏阻擋製程(C)之循環的數目控制。在每一ALD製程循環中，金屬脈衝輸送時間及流量(對於基底、摻雜及阻擋前驅體)為可控制的。在每一ALD製程循環中，氧化劑脈衝輸送時間及流量(對於臭氧、O2及H2O)為可控制的。用於在ALD製程期間形成此等材料之沈積溫度可介於100℃至500℃(100℃及500℃包括在內)之間。可使用使堆疊「退火」以達成目標膜性質之沈積後處理步驟。
在用於製造氧化物BDL之ALD製程流程的一個實例中，運用氬(或其他中性)載氣將基底金屬前驅體脈衝輸送至ALD設備之腔室中。在基底金屬前驅體於基板表面上之自限制沈積製程完成之後，清除掉過量基底金屬前驅體，且將氧化劑(臭氧、O2或H2O)脈衝輸送至腔室 中。最後，清除掉氧化劑。可重複此等步驟直至獲得所要BDL厚度為止。
在用於製造摻雜介電LDL之ALD製程流程的一個實例中，使用層壓方法將摻雜層併入至基底介電層(BDL)中。摻雜層與BDL之厚度比率的範圍為0%至50%以獲得所要摻雜濃度。選擇摻雜層至BDL中之層壓序列以實現具有最佳電效能之所要摻雜層。LDL形成之製程序列包括運用氬(或其他中性)載氣將基底金屬前驅體脈衝輸送至ALD設備之腔室中。在基底金屬前驅體於基板表面上之自限制沈積製程完成之後，清除掉過量基底金屬前驅體，且將氧化劑(臭氧、O2或H2O)脈衝輸送至腔室中。接著，清除掉氧化劑，且運用氬(或其他中性)載氣將摻雜劑前驅體脈衝輸送至腔室中。在摻雜劑前驅體於基板表面上之自限制沈積製程完成之後，清除掉過量摻雜劑前驅體，將氧化劑(臭氧、O2或H2O)脈衝輸送至腔室中，且接著自腔室清除掉氧化劑。可重複此等步驟直至獲得所要LDL厚度為止。
在用於製造摻雜介電ADL之ALD製程流程的一個實例中，藉由在將氧化劑注入至腔室中之前使基底金屬脈衝輸送(一次或多次)接著使摻雜劑脈衝輸送(一次或多次)來形成ADL。摻雜層與BDL之厚度比率的範圍為0%至50%以獲得所要摻雜濃度。摻雜濃度亦可由在每一ALD循環期間注入之摻雜劑的量控制。選擇摻雜劑至BDL中之合金化序列以實現具有最佳電效能之所要摻雜層。用於ADL層形成之製程的一個此類實例包括運用氬(或其他中性)載氣將基底金屬前驅體脈衝輸送至腔室中。在基底金屬前驅體於基板表面上之自限制沈積製程完成之後，清除掉過量基底金屬前驅體，且運用氬(或其他中性)載氣將摻雜劑前驅體脈衝輸送至腔室中。在沈積之後，清除掉過量摻雜劑前驅體，且將氧化劑(臭氧、O2或H2O)脈衝輸送至腔室中。最後，自腔室清除掉氧化劑。可重複此等步驟以達成所要ADL厚度。
在用於製造摻雜介電CDL之ALD製程流程的一個實例中，藉由在將氧化劑注入至腔室中之前同時注入基底金屬及摻雜劑來形成CDL。 可藉由使脈衝輸送中使用之金屬前驅體與摻雜劑前驅體的比率變化來控制摻雜濃度。摻雜濃度亦可由範圍為0%至50%的共沈積層與BDL之厚度比率控制。選擇金屬/摻雜劑至BDL中之共沈積序列以實現具有最佳電效能之所要摻雜層。用於CDL形成之製程序列的實例涉及運用氬(或其他中性)載氣將基底金屬前驅體及摻雜劑前驅體一起脈衝輸送至腔室中。在混合式基底金屬前驅體及摻雜劑前驅體於基板表面上之自限制沈積製程完成之後，自腔室清除掉過量基底金屬前驅體及摻雜劑前驅體，且將氧化劑(臭氧、O2或H2O)脈衝輸送至腔室中。最後，自腔室清除掉氧化劑。可重複此等步驟以獲得所要CDL厚度。
在用於製造氧化物LBL之ALD製程流程的一個實例中，運用氬(或其他)載氣將洩漏阻擋前驅體脈衝輸送至腔室中。在洩漏阻擋前驅體於基板表面上之自限制沈積製程完成之後，清除掉過量洩漏阻擋前驅體，且將氧化劑(臭氧、O2或H2O)脈衝輸送至腔室中。最後，自腔室清除掉氧化劑。可重複此等步驟以達成所要LBL厚度。
本發明之複合介電結構可在正方晶相或/及立方體相中結晶學上穩定，該等相在製程後退火後就具有較高介電常數。該結構可在諸如氬、N2或合成氣體N2/H2之惰性氣體或其他環境下進行退火。該結構可在介於300℃至900℃(300℃及900℃包括在內)之間的溫度下進行退火。該結構亦可藉由紅外光、可見光或紫外光進行光輻照，及/或可藉由電子及離子輻照進行處置。
適合於使用ALD技術來製造含有BDL、LDL、ADL、CDL及LBL材料之複合介電結構的設備可包括前驅體蒸汽遞送系統(例如，在經合適程式化的基於處理器之控制器的控制下)及處理腔室。處理腔室可包括一或多個相同反應器腔室，每一反應器腔室具有簇射頭及用於 支撐基板之基座(較佳地被加熱)。多反應器腔室可具有多個相同簇射頭、基座及製程容積。每一反應器可藉由動態層狀惰性氣體流而與其他反應器隔離，以促進快速清除及短ALD循環時間。層狀惰性氣體流可介於0.1L至10L之間。
前驅體蒸汽遞送系統如氧化劑遞送系統一樣連接至簇射頭，但氧化劑遞送系統之氣體遞送管線與前驅體遞送管線分離。各種惰性氣體管線促進惰性氣體遞送以用於處理氣體清除、前驅體蒸汽載體，及反應器隔離氣體流。
在諸如上文所描述之彼等系統的ALD系統中，簇射頭可具有兩個分離氣體流動路徑，一個氣體流動路徑係用於前驅體且另一氣體流動路徑係用於氧化劑。簇射頭較佳地經設計以提供經均勻分佈之前驅體、氧化劑及惰性氣體。在一些情況下，前驅體蒸汽流量為可調整的，以獲得最佳沈積均一性；例如，在大約0.1L至10L之間為可調整的。氧化劑流量亦可在大約0.1L至10L之間為可調整的，以提供最佳膜品質。簇射頭溫度較佳地被控制為介於100℃至300℃(100℃及300℃包括在內)之間。
基座用以將典型半導體器件所需要之基板處理溫度控制為介於100℃與600℃之間。在操作中，將基板置放於基座上，且使基座垂直地向上及向下移動以調整基板與簇射頭之間的距離。
在一些實施例中，前驅體蒸汽遞送系統可供應高達五種不同前驅體來源，包括基底金屬、摻雜劑及洩漏阻擋前驅體。每一前驅體來源可獨立於其他前驅體來源而操作，且每一前驅體來源可與一或多個其他前驅體來源同步地操作(例如，經由控制器200之程式性控制)。 豐富種類之前驅體來源允許同時將多達三種摻雜材料脈衝輸送至腔室中以用於產生LDL、ADL及CDL材料，及具有所要電效能之組合式堆疊。
ALD系統亦可包括用於將蒸汽遞送至腔室中之前驅體汽化器。汽化器可將液體前驅體或溶解於適當溶劑中之固態前驅體有效地轉化成高濃度前驅體蒸汽。加熱汽化器，且可在100℃至300℃(100℃及300℃包括在內)之間調整(基於前驅體之蒸汽壓力)溫度。將汽化前驅體蒸汽經由惰性載氣攜載至反應器中，惰性載氣之流量大約介於0.1L至10L(0.1L及10L包括在內)之間。較佳地，亦將用於將前驅體蒸汽轉移至腔室之蒸汽遞送管線加熱為介於100℃至300℃(100℃及300℃包括在內)之間。
氧化劑遞送系統經組態以准許將氧化劑(例如，呈所要濃度之臭氧，或氧)通過簇射頭遞送至反應器中。可取決於針對膜性質及基板容許度之要求而選擇臭氧濃度，例如，介於10g/m3至500g/m3之間。臭氧及氧流量之範圍可為0.1L至50L(0.1L及50L包括在內)。亦可將氧化劑(在受控制溫度下之H2O蒸汽)通過簇射頭遞送至反應器中。H2O蒸汽溫度較佳地被控制為介於室溫與100℃(室溫及100℃包括在內)之間。
ALD系統亦包括多個惰性氣體管線。惰性氣體在ALD製程期間用於金屬及氧化劑清除，以將前驅體蒸汽攜載至反應器中，且用於在多反應器腔室之反應器周圍產生氣體流簾幕以用於相互隔離。
前述描述包括對隨附圖式之參考，隨附圖式形成【實施方式】之部分。圖式作為說明而展示可實踐本發明的特定實施例。此等實施例在本文中亦被稱作「實例」。此等實例可包括除了所展示或描述之彼等元件以外的元件。然而，本發明者亦涵蓋僅提供所展示或描述之彼等元件的實例。此外，本發明者亦涵蓋使用所展示或描述之彼等元件之任何組合或排列的實例(或其一或多個態樣)，其相對於一特定實例(或其一或多個態樣)，抑或相對於本文中展示或描述之其他實例(或其一或多個態樣)。
本文中描述之方法實例可至少部分地為機器或電腦實施的。一些實例可包括經編碼有指令之電腦可讀媒體或機器可讀媒體，該等指令可操作以組態電子器件以執行如上述實例中所描述之方法。此等方法之實施可包括程式碼，諸如，微碼、組合語言程式碼、高級語言程式碼或其類似者。此程式碼可包括用於執行各種方法之電腦可讀指令。程式碼可形成電腦程式產品之部分。舉例而言，程式碼可儲存於一或多個非暫時性或非揮發性有形電腦可讀媒體上，且可在執行期間或在其他時間(例如，在儲存器件之傳送期間等等)載入至揮發性媒體中。此等有形電腦可讀媒體之實例可包括但不限於硬碟、抽取式磁碟、抽取式光碟(例如，緊密光碟及數位視訊光碟)、匣式磁帶、記憶卡或棒、唯讀記憶體(ROM)、快閃記憶體或其他固態器件(SSD)及其類似者。

Claims (21)

  1. 一種半導體器件，其包含基板及形成於該基板之表面上的複合介電結構，該複合介電結構包括一或多層洩漏阻擋層(LBL)，該等LBL係與至少兩層經摻雜之介電層交錯，該介電層包括：層壓介電層(LDL)及合金介電層(ADL)、該ADL及共沈積介電層(CDL)或該LDL及該CDL，其中每一LDL、ADL及CDL包含併入於基底介電層(BDL)中之摻雜劑。
  2. 如請求項1之半導體器件，其中對該LBL與LDL、ADL或CDL之每一交錯對，該LDL、ADL及CDL具有相同或不同之厚度及摻雜濃度，其中該摻雜濃度之範圍為0.5%至50%。
  3. 如請求項2之半導體器件，其中該LDL、ADL及CDL具有相同或不同之厚度，且厚度範圍為0.1nm至100nm。
  4. 如請求項1之半導體器件，其中該複合介電結構包括基底介電材料、摻雜劑及洩漏阻擋材料，其中該基底介電材料包括以下各者中之一或多者：ZrO2、HfO2，及ZrO2/HfO2混合物之複合物。
  5. 如請求項1之半導體器件，其中該等摻雜劑包括以下各者中之一或多者：鑭系元素金屬；第III(B)族、第IV(B)族及第V(B)族金屬；以及第III(B)族、第IV(B)族及第V(B)族金屬之氧化物。
  6. 如請求項1之半導體器件，其中該複合介電結構包含洩漏阻擋材料，其中該洩漏阻擋材料包括以下各者中之一或多者：SiO2及Al2O3。
  7. 一種在基板之表面上形成複合介電結構的方法，該方法包含：形成與一或多層洩漏阻擋層(LBL)，該等LBL係與至少兩層經摻雜之介電層交錯，該介電層包括：層壓介電層(LDL)及合金介電層(ADL)、該ADL及共沈積介電層(CDL)或該LDL及該CDL：及藉由將摻雜劑併入至基底介電層(BDL)中而摻雜每一LDL、ADL及CDL。
  8. 如請求項7之形成複合介電結構的方法，其中單一摻雜方法用來形成該複合介電結構之該等交錯層的全部。
  9. 如請求項7之形成複合介電結構的方法，其中：摻雜該LDL包括使用層壓方法將摻雜層併入至BDL中；摻雜該ADL包括使用合金化方法將摻雜層併入至BDL中；及摻雜該CDL包括使用共沈積方法使BDL基底材料及摻雜劑一起脈衝。
  10. 如請求項9之形成複合介電結構的方法，其中該等摻雜方法中之不同摻雜方法用來形成該複合介電結構之該等交錯層的交替群組。
  11. 如請求項7之形成複合介電結構的方法，其中該複合介電結構之該等交錯層相對於中心LDL/ADL/CDL層對稱。
  12. 如請求項7之形成複合介電結構的方法，其中該複合介電結構之該等交錯層相對於中心LDL/ADL/CDL層不對稱。
  13. 一種用於製造複合介電結構之原子層沈積(ALD)製程，其包含：形成複數層洩漏阻擋層(LBL)，該等LBL係與至少兩層經摻雜之介電層交錯，該介電層包括：層壓介電層(LDL)及合金介電層(ADL)、該ADL及共沈積介電層(CDL)或該LDL及該CDL，其中每一LDL、ADL及CDL包含併入於基底介電層(BDL)中之摻雜劑，其中係使用摻雜方法之組合以形成該複合介電結構之該等交錯層。
  14. 如請求項13之ALD製程，其中每一BDL係藉由以下操作而形成：(a)運用氬載氣將基底金屬前驅體脈衝輸送至腔室中，該腔室在其中具有該基底金屬前驅體將沈積於其上之基板；(b)在該基底金屬前驅體於該基板之表面上之自限制沈積完成之後，自該腔室清除過量基底金屬前驅體；(c)將氧化劑脈衝輸送至該腔室中，其中該氧化劑包含臭氧、O2或H2O；(d)自該腔室清除該氧化劑；及(e)按順序重複步驟(a)至(d)直至該BDL已達到所要厚度為止。
  15. 如請求項13之ALD製程，其中每一LDL係藉由以下操作而形成：(a)運用氬載氣將基底金屬前驅體脈衝輸送至腔室中，該腔室在其中具有該基底金屬前驅體將沈積於其上之基板；(b)在該基底金屬前驅體於該基板之表面上之自限制沈積完成之後，自該腔室清除過量基底金屬前驅體；(c)將氧化劑脈衝輸送至該腔室中，其中該氧化劑包含臭氧、O2或H2O；(d)自該腔室清除該氧化劑；(e)運用氬載氣將摻雜劑前驅體脈衝輸送至該腔室中；(f)在摻雜劑前驅體於該基底金屬前驅體上之自限制沈積完成之後，自該腔室清除過量摻雜劑前驅體；(g)將該氧化劑脈衝輸送至該腔室中；(h)自該腔室清除該氧化劑；及(i)按順序重複步驟(a)至(h)直至該LDL已達到所要厚度為止。
  16. 如請求項13之ALD製程，其中每一ADL係藉由以下操作而形成：(a)運用氬載氣將基底金屬前驅體脈衝輸送至腔室中，該腔室在其中具有該基底金屬前驅體將沈積於其上之基板；(b)在該基底金屬前驅體於該基板之表面上之自限制沈積完成之後，自該腔室清除過量基底金屬前驅體；(c)運用氬載氣將摻雜劑前驅體脈衝輸送至該腔室中；(d)在摻雜劑前驅體於該基底金屬前驅體上之自限制沈積完成之後，自該腔室清除過量摻雜劑前驅體；(e)將氧化劑脈衝輸送至該腔室中，其中該氧化劑包含臭氧、O2或H2O；(f)自該腔室清除該氧化劑；(g)按順序重複步驟(a)至(e)直至該ADL已達到所要厚度為止。
  17. 如請求項13之ALD製程，其中每一CDL係藉由以下操作而形成：(a)運用氬載氣將基底金屬前驅體及摻雜劑前驅體一起脈衝輸送至腔室中，該腔室在其中具有該等前驅體將沈積於其上之基板；(b)在混合式基底金屬前驅體及摻雜劑前驅體於該基板之表面上之自限制沈積完成之後，自該腔室清除過量基底金屬前驅體及摻雜劑前驅體；(c)將氧化劑脈衝輸送至該腔室中，其中該氧化劑包含臭氧、O2或H2O；(d)自該腔室清除該氧化劑；(e)按順序重複步驟(a)至(d)直至該CDL已達到所要厚度為止。
  18. 如請求項13之ALD製程，其中每一LBL係藉由以下操作而形成：(a)運用氬載氣將洩漏阻擋前驅體脈衝輸送至腔室中，該腔室在其中具有該前驅體將沈積於其上之基板；(b)在洩漏阻擋前驅體於該基板之表面上之自限制沈積完成之後，自該腔室清除過量洩漏阻擋前驅體；(c)將氧化劑脈衝輸送至該腔室中，其中該氧化劑包含臭氧、O2或H2O；(d)自該腔室清除該氧化劑；及(e)按順序重複步驟(a)至(d)直至該LBL已達到所要厚度為止。
  19. 如請求項13之ALD製程，其進一步包含經由製程後退火而使該複合介電結構結晶學上穩定，其中該退火係在300℃至900℃之溫度下在存在惰性氣體的情況下執行。
  20. 如請求項13之ALD製程，其進一步包含經由製程後退火而使該複合介電結構結晶學上穩定，其中該複合介電結構係藉由紅外光、可見光或紫外光進行光輻照。
  21. 如請求項13之ALD製程，其進一步包含經由製程後退火而使該複合介電結構結晶學上穩定，其中該複合介電結構係藉由電子及離子輻照進行處置。
TW103141656A 2013-12-01 2014-12-01 製造介電結構之方法及設備 TWI651755B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361910383P 2013-12-01 2013-12-01
US61/910,383 2013-12-01

Publications (2)

Publication Number Publication Date
TW201539525A TW201539525A (zh) 2015-10-16
TWI651755B true TWI651755B (zh) 2019-02-21

Family

ID=53265915

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103141656A TWI651755B (zh) 2013-12-01 2014-12-01 製造介電結構之方法及設備

Country Status (4)

Country Link
US (1) US9564329B2 (zh)
JP (2) JP6616070B2 (zh)
KR (2) KR102181679B1 (zh)
TW (1) TWI651755B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9388494B2 (en) 2012-06-25 2016-07-12 Novellus Systems, Inc. Suppression of parasitic deposition in a substrate processing system by suppressing precursor flow and plasma outside of substrate region
US9617638B2 (en) 2014-07-30 2017-04-11 Lam Research Corporation Methods and apparatuses for showerhead backside parasitic plasma suppression in a secondary purge enabled ALD system
US9508547B1 (en) * 2015-08-17 2016-11-29 Lam Research Corporation Composition-matched curtain gas mixtures for edge uniformity modulation in large-volume ALD reactors
US9738977B1 (en) 2016-06-17 2017-08-22 Lam Research Corporation Showerhead curtain gas method and system for film profile modulation
KR102369676B1 (ko) 2017-04-10 2022-03-04 삼성디스플레이 주식회사 표시 장치의 제조장치 및 표시 장치의 제조방법
TWI815891B (zh) * 2018-06-21 2023-09-21 美商應用材料股份有限公司 薄膜及沉積薄膜的方法
US20230420491A1 (en) * 2022-06-28 2023-12-28 International Business Machines Corporation Ferroelectric Film with Buffer Layers for Improved Reliability of Metal-Insulator-Metal Capacitor
KR102637458B1 (ko) 2023-04-11 2024-02-16 현진인터내셔널 주식회사 내구성 및 방오기능이 향상된 친환경 차열데크 및 그 제조방법
CN116875961A (zh) * 2023-09-01 2023-10-13 上海陛通半导体能源科技股份有限公司 原子层沉积设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100091428A1 (en) * 2008-10-13 2010-04-15 Kwan-Soo Kim Insulator, capacitor with the same and fabrication method thereof, and method for fabricating semionductor device

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214127A (ja) * 1998-01-21 1999-08-06 Riken Corp ヒーター装置及びその製造方法
FI117979B (fi) * 2000-04-14 2007-05-15 Asm Int Menetelmä oksidiohutkalvojen valmistamiseksi
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
US20040245602A1 (en) * 2003-05-21 2004-12-09 Kim Sun Jung Method of fabricating metal-insulator-metal capacitor (MIM) using lanthanide-doped HfO2
FR2869325B1 (fr) * 2004-04-27 2006-06-16 Commissariat Energie Atomique Procede de depot d'une couche mince sur une couche oxydee d'un substrat
US7374964B2 (en) 2005-02-10 2008-05-20 Micron Technology, Inc. Atomic layer deposition of CeO2/Al2O3 films as gate dielectrics
JP2007266438A (ja) * 2006-03-29 2007-10-11 Hitachi Ltd 半導体記憶装置
JP2008112956A (ja) * 2006-08-03 2008-05-15 Sony Corp キャパシタおよびその製造方法、ならびに、半導体デバイスおよび液晶表示装置
KR100872876B1 (ko) * 2006-11-24 2008-12-10 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 따라 제조된 반도체 장치
US7833913B2 (en) * 2007-03-20 2010-11-16 Tokyo Electron Limited Method of forming crystallographically stabilized doped hafnium zirconium based films
US7723771B2 (en) * 2007-03-30 2010-05-25 Qimonda Ag Zirconium oxide based capacitor and process to manufacture the same
US7833914B2 (en) 2007-04-27 2010-11-16 Micron Technology, Inc. Capacitors and methods with praseodymium oxide insulators
TWI436474B (zh) * 2007-05-07 2014-05-01 Sony Corp A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus
KR101541544B1 (ko) * 2007-12-26 2015-08-03 소니 주식회사 고체 촬상 장치와 그 제조 방법 및 촬상 장치
TWI467045B (zh) * 2008-05-23 2015-01-01 Sigma Aldrich Co 高介電常數電介質薄膜與使用鈰基前驅物製造高介電常數電介質薄膜之方法
KR20100079557A (ko) * 2008-12-31 2010-07-08 주식회사 동부하이텍 반도체 소자 및 그의 제조방법
KR20120030370A (ko) 2009-04-16 2012-03-28 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 도핑된 산화지르코늄 커패시터 물질 및 구조체
KR20110006450A (ko) * 2009-07-14 2011-01-20 삼성전자주식회사 반도체 소자의 유전 박막 형성 방법
JP2011204751A (ja) * 2010-03-24 2011-10-13 Elpida Memory Inc 半導体装置の製造方法
JP5587716B2 (ja) * 2010-09-27 2014-09-10 マイクロンメモリジャパン株式会社 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法
US20120082283A1 (en) * 2010-09-30 2012-04-05 Liviu Popa-Simil Method of using micro-nano-hetro structures to make radiation detection systems and devices with applications
JP5932221B2 (ja) * 2011-01-14 2016-06-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2013058559A (ja) * 2011-09-07 2013-03-28 Tokyo Electron Ltd 半導体装置の製造方法及び基板処理システム
US8574998B2 (en) * 2011-12-05 2013-11-05 Intermolecular, Inc. Leakage reduction in DRAM MIM capacitors
JP5882075B2 (ja) * 2012-02-06 2016-03-09 東京エレクトロン株式会社 キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法
KR101475996B1 (ko) * 2012-02-29 2014-12-24 매그나칩 반도체 유한회사 유전체, 이를 구비한 캐패시터 및 그 제조방법, 반도체 소자 제조방법
US9245743B2 (en) * 2013-08-02 2016-01-26 Intermolecular, Inc. Methods for forming high-k dielectrics containing hafnium and zirconium using atomic layer deposition

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100091428A1 (en) * 2008-10-13 2010-04-15 Kwan-Soo Kim Insulator, capacitor with the same and fabrication method thereof, and method for fabricating semionductor device

Also Published As

Publication number Publication date
US20150155157A1 (en) 2015-06-04
US9564329B2 (en) 2017-02-07
KR20150063939A (ko) 2015-06-10
TW201539525A (zh) 2015-10-16
KR102181679B1 (ko) 2020-11-24
JP6906572B2 (ja) 2021-07-21
JP6616070B2 (ja) 2019-12-04
KR102393908B1 (ko) 2022-05-02
KR20200133195A (ko) 2020-11-26
JP2015106713A (ja) 2015-06-08
JP2020004985A (ja) 2020-01-09

Similar Documents

Publication Publication Date Title
TWI651755B (zh) 製造介電結構之方法及設備
KR102588666B1 (ko) 기판 상의 구조물 형성 방법
KR100716654B1 (ko) 정방정계 구조의 지르코늄산화막 형성 방법 및 그를 구비한캐패시터의 제조 방법
KR100584996B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
JP3920235B2 (ja) 半導体装置の製造方法
US20060257563A1 (en) Method of fabricating silicon-doped metal oxide layer using atomic layer deposition technique
TW201110230A (en) Substrate processing apparatus, substrate processing method, and computer-readable storage medium
JP2004260168A (ja) ナノラミネート膜の原子層堆積
TW201041037A (en) Method for forming a high-k gate stack with reduced effective oxide thickness
TW201408810A (zh) 用於沉積貧氧金屬膜的方法
KR20070050163A (ko) 캐패시터 및 그 제조 방법
KR20140070590A (ko) 기판 처리 장치, 기판 처리 방법, 반도체 장치의 제조 방법 및 기록 매체
JP2008010812A (ja) 誘電膜の形成方法、その誘電膜を用いたキャパシタ及びその製造方法
KR101094386B1 (ko) 반도체 장치의 전극 및 캐패시터 제조 방법
US20140161706A1 (en) Method and apparatus of forming metal compound film, and electronic product
KR100829608B1 (ko) 박막 제조 방법 및 이를 이용한 게이트 구조물 및커패시터의 제조 방법
KR20060007325A (ko) 플라즈마 유도 원자층 증착 기술을 이용한 유전막 형성 방법
US20150380309A1 (en) Metal-insulator-semiconductor (MIS) contact with controlled defect density
KR100663352B1 (ko) 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막형성 방법
KR101152390B1 (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
KR100770276B1 (ko) 반도체 소자의 엠아이엠 캐패시터 형성방법
JP2006169556A (ja) 金属酸化物薄膜の成膜方法
KR100780650B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR20070000759A (ko) 플래시 메모리 소자의 제조방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법