JP7123189B2 - 酸化ハフニウムの薄膜におけるドーパント濃度のチューニング可能性 - Google Patents

酸化ハフニウムの薄膜におけるドーパント濃度のチューニング可能性 Download PDF

Info

Publication number
JP7123189B2
JP7123189B2 JP2020570952A JP2020570952A JP7123189B2 JP 7123189 B2 JP7123189 B2 JP 7123189B2 JP 2020570952 A JP2020570952 A JP 2020570952A JP 2020570952 A JP2020570952 A JP 2020570952A JP 7123189 B2 JP7123189 B2 JP 7123189B2
Authority
JP
Japan
Prior art keywords
hafnium
tris
bis
zirconium
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020570952A
Other languages
English (en)
Other versions
JP2021528856A (ja
Inventor
ゴルナズ カルバシアン，
キース テイー． ウォン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2021528856A publication Critical patent/JP2021528856A/ja
Application granted granted Critical
Publication of JP7123189B2 publication Critical patent/JP7123189B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00—Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本開示の実施形態は、電子デバイス製造の分野に関し、詳細には、集積回路（ＩＣ）の製造に関する。より詳細には、本開示の実施形態は、ドーパントの量が細かく制御されうる、ドープされた酸化ハフニウムの薄膜を提供する。
集積回路は、単一チップ上に数百万ものトランジスタ、キャパシタ、及びレジスタが含まれうる、複雑なデバイスへと進化を遂げてきた。集積回路の進化の過程において、機能密度（すなわち、チップ面積あたりの相互接続されたデバイスの数）は全体として増加している一方、形状寸法サイズ（すなわち、製造プロセスを使用して作製されうる最小の構成要素（又はライン））は減少している。
トランジスタは、半導体デバイス上に形成されることが多い、回路構成要素又は回路素子である。回路設計に応じて、キャパシタ、インダクタ、レジスタ、ダイオード、導電ライン、又はその他の素子に加えて多くのトランジスタも、半導体デバイス上に形成されうる。金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）は電界効果トランジスタ（ＦＥＴ）の一種である。これは絶縁ゲートを有するものであり、絶縁ゲートの電圧が、デバイスの導電率を決定する。印加される電圧量に応じて導電率を変化させるこの能力は、電子信号を増幅させるか、又は切り替えるために使用される。
一般に、トランジスタは、ソース領域とドレイン領域との間に形成されたゲートスタックを含む。ソース領域及びドレイン領域は、ドープされた基板領域を含んでよく、特定の応用に適したドーピングプロファイルを示しうる。ゲートスタックは、チャネル領域の上に配置されるものであり、基板のゲート電極とチャネル領域との間に介在するゲート誘電体を含みうる。
負性容量ＦＥＴ（ＮＣＦＥＴ）が、代替トランジスタとして提案されている。ＮＣＦＥＴは、強誘電体薄膜がゲート絶縁膜として使用されること以外は、ＭＯＳＦＥＴと同じ構造を有する。強誘電体材料がゲート絶縁体として使用されると、負性静電容量がもたらされうる。
酸化ハフニウムがドープされた膜は、ドーパントの濃度に感応する強誘電特性を示す。厚さが２ｎｍまで低減された薄膜では、ＨｆＯ２の単層とドーパントの単層との合計数が２０～３０を超えることはない。このＨｆＯ２膜が、（典型的には原子層堆積（ＡＬＤ）の場合のように）ドーパント膜のほぼ完全な単層を挿入することによってドープされれば、これにより、このスタックにおけるドーパントの濃度はおよそ３～５モル％の整数倍となる。結果的に、ドーパントを単層ごとに添加する従来型の方法によっては、ドープされた酸化ハフニウム膜の大部分において、強誘電性を実現するために必要な１～１０モル％という範囲内では、実現可能なドーピングレベルがほとんどない。ゆえに、薄膜のドーパント濃度、ひいては強誘電性を微細に制御すること／チューニングすることが必要とされている。
集積回路を製造するための装置及び方法について説明する。一又は複数の実施形態では、膜を堆積させる方法について説明する。一実施形態では、第１堆積サイクルは、処理チャンバ内で基板をハフニウム前駆体に曝露して、ハフニウム含有単層を堆積させることと、処理チャンバのハフニウム前駆体をパージすることと、ハフニウム含有単層と反応する第１酸化体に基板を曝露して、酸化ハフニウム単層を形成することと、処理チャンバの第１酸化体をパージすることとを、含む。第２堆積サイクルは、処理チャンバ内で基板をハフニウム前駆体に曝露して、第２ハフニウム含有単層を堆積させることと、処理チャンバのハフニウム前駆体をパージすることと；ドーパント前駆体に基板を曝露して、第２ハフニウム含有単層を有する基板の上にドーパント含有層を堆積させることと、処理チャンバのドーパント前駆体をパージすることと、ハフニウム含有単層及びドーパント含有層と反応する第２酸化体に基板を曝露して、ドープされた酸化ハフニウム膜を基板上に形成することと、基板の第２酸化体をパージすることとを、含む。
一又は複数の実施形態では、膜を堆積させる方法について説明する。酸化ハフニウム単層は、基板をハフニウム前駆体、パージガス、第１酸化体、そしてパージガスに順次曝露することを含む、第１プロセスサイクルにおいて形成される。ドープされた酸化ハフニウム単層は、基板をハフニウム前駆体、パージガス、ドーパント前駆体、パージガス、第２酸化体、そしてパージガスに順次曝露することを含む、第２プロセスサイクルにおいて形成される。約０．５～約１０ｎｍの厚さを有するドープされた酸化ハフニウム膜を形成するために、第１プロセスサイクル又は第２プロセスサイクルの一又は複数が反復される。
一又は複数の実施形態では、基板上の薄膜について説明する。この薄膜は、アルミニウム（Ａｌ）、ケイ素（Ｓｉ）、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ガドリニウム（Ｇｄ）、又はストロンチウム（Ｓｒ）のうちの一又は複数を含むドーパントがドープされた、約５０以下のＨｆＯ２の単層を備える。このドーパントは、約１モル％～約９モル％の範囲内の量で存在しており、薄膜は、約１０～約５０μＣｃｍ－２．の残留分極を有する。
本開示の上述の特徴を詳しく理解しうるように、上記で簡単に要約した本開示のより詳細な説明が、実施形態を参照することによって得られる。一部の実施形態は付随する図面に示されている。しかし、本開示は他の等しく有効な実施形態も許容しうることから、付随する図面は本開示の典型的な実施形態のみを示しており、従って、本開示の範囲を限定すると見なすべきではないことに、留意されたい。本書に記載している実施形態は、添付図面の図に、限定ではなく例示のために記載されており、図面では、類似の参照符号が類似の要素を示している。
本書に記載の実施形態による、薄膜を形成する方法の一実施形態のフロープロセス図を示す。 一又は複数の実施形態による基板の断面図を示す。 一又は複数の実施形態による基板の断面図を示す。 本開示の一又は複数の実施形態による、プロセスチャンバのブロック図である。 本開示の一又は複数の実施形態による、クラスタツールシステムのブロック図である。
本開示のいくつかの例示的な実施形態を説明する前に、本開示は以下の説明に明記されている構造又はプロセスステップの詳細事項に限定されるわけではないことを、理解されたい。本開示は、その他の実施形態を実現すること、及び、様々なやり方で実践され又は実行されることが可能である。
この明細書及び付随する特許請求の範囲で使用される場合、「基板（ｓｕｂｓｔｒａｔｅ）」という語は、プロセスが作用する表面又はかかる表面の一部分のことを指す。基板に対する言及が、文脈において別様に指示されない限り、基板の一部分のみを指しうることも、当業者には理解されよう。更に、基板上への堆積に対する言及は、裸の基板と、基板上に一又は複数の膜又はフィーチャが堆積又は形成されている基板の、両方を意味しうる。
本書で使用される場合、「基板」とは、製造プロセス中に表面上に膜処理が実施される、任意の基板、又は基板上に形成された任意の材料面のことを指す。例えば、処理が実施されうる基板表面は、応用に応じて、シリコン、酸化ケイ素、歪みシリコン、シリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化ケイ素、アモルファスシリコン、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアといった材料、並びに他の何らかの材料（例えば金属、金属窒化物、金属合金、及びその他の導電性材料）を含む。基板は、半導体ウエハを含むが、これに限定されるわけではない。基板表面を研磨し、エッチングし、還元し、酸化させ、ヒドロキシル化し（又は、化学的機能を付与するためにターゲットの化学的部分を別様に生成若しくはグラフトし）、アニールし、かつ／又はベイクするために、基板は前処理プロセスに曝露されうる。本開示では、より詳細に後述するように、開示されている膜処理ステップのいずれもが、基板自体の表面上で直接的に処理を行うことに加えて、基板上に形成された下部層にも実施されうる。「基板表面（ｓｕｂｓｔｒａｔｅ ｓｕｒｆａｃｅ）」という語は、文脈にしたがって、かかる下層を含むことが意図されている。ゆえに、例えば、膜／層又は膜／層の一部が基板表面上に堆積された場合、新たに堆積された膜／層の露出面が基板表面となる。所与の基板表面が何を含むかは、どのような材料が堆積されるかのみならず、使用される特定の化学的性質にも依存する。
この明細書及び付随する特許請求の範囲で使用される場合、「前駆体（ｐｒｅｃｕｒｓｏｒ）」、「反応体（ｒｅａｃｔａｎｔ）」、「反応性ガス（ｒｅａｃｔｉｖｅ ｇａｓ）」などの語は、基板表面と反応しうる何らかのガス状種のことを指すために、互換可能に使用される。
本書で使用されている「原子層堆積（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）」又は「周期的堆積（ｃｙｃｌｉｃａｌ ｄｅｐｏｓｉｔｉｏｎ）」とは、２つ以上の反応性化合物に順次曝露することで、基板表面上に材料層を堆積させることを指す。基板又は基板の一部分は、処理チャンバの反応ゾーン内に導入される２つ以上の反応性化合物に別々に曝露される。時間領域ＡＬＤプロセスでは、各化合物が、基板表面に付着しかつ／又は基板表面上で反応し、次いで処理チャンバからパージされることを可能にするために、各反応性化合物への曝露が時間遅延によって分離される。これらの反応性化合物は、順次基板を曝露すると言われる。空間ＡＬＤプロセスでは、基板上の所与の点のいずれもが、実質的に、１を上回る数の反応性化合物に同時に曝露されないように、基板表面又は基板表面上の材料の別々の部分が、２つ以上の反応性化合物に同時に曝露される。この明細書及び付随する特許請求の範囲で使用される場合、この観点で使用される「実質的に（ｓｕｂｓｔａｎｔｉａｌｌｙ）」という語は、当業者には理解されるように、基板のわずかな部分は複数の反応性ガスに（拡散により）同時に曝露されうる可能性があること、及び、この同時曝露は意図されたものではないことを、意味する。
時間領域ＡＬＤプロセスの一態様では、第１反応性ガス（すなわち、第１前駆体又は化合物Ａ）が反応ゾーン内にパルス供給されてから、第１時間遅延が生じる。次に、第２前駆体又は化合物Ｂが反応ゾーン内にパルス供給され、続いて第２遅延が生じる。時間遅延と時間遅延との間に、反応ゾーンをパージするか、又は、残留反応性化合物若しくは反応副生成物があればそれを反応ゾーンから別様に除去するために、パージガス（アルゴンなど）が処理チャンバに導入される。あるいは、パージガスが堆積プロセス全体にわたって連続的に流れていてもよく、これにより、反応性化合物のパルス供給間の時間遅延においては、パージガスだけが流れることになる。反応性化合物は、基板表面上に望ましい膜又は膜厚が形成されるまで、交互にパルス供給される。どちらの場合であっても、化合物Ａ、パージガス、化合物Ｂ、そしてパージガスをパルス供給するＡＬＤプロセスが１サイクルである。サイクルは化合物Ａと化合物Ｂのいずれかで始まってよく、所定の厚さの膜が得られるまで、サイクルのそれぞれの順序が継続されうる。
空間ＡＬＤプロセスの一実施形態では、第１反応性ガスと第２反応性ガス（例えば窒素ガス）が反応ゾーンに同時に供給されるが、それらは不活性ガスカーテン及び／又は真空カーテンによって分離される。基板は、基板上の所与の点のいずれもが第１反応性ガス及び第２反応性ガスに曝露されるように、ガス供給装置に対して動かされる。
一般に、トランジスタは、ソース領域とドレイン領域との間に形成されたゲートスタックを含む。ソース領域及びドレイン領域は、ドープされた基板領域を含んでよく、特定の応用に適したドーピングプロファイルを示しうる。ゲートスタックは、チャネル領域の上に配置されるものであり、基板のゲート電極とチャネル領域との間に介在するゲート誘電体を含みうる。負性容量電界効果トランジスタ（ＮＣＦＥＴ）は、強誘電体の薄膜（又は強誘電体膜／誘電体膜のスタック）がゲート絶縁体として使用されることを除いて、ＭＯＳＦＥＴと同じ構造を有する。強誘電体材料がゲート絶縁体として使用される場合、負性静電容量ＦＥＴが得られる。一又は複数の実施形態では、酸化ハフニウム薄膜は、特にドーパント（例えばアルミニウム）がホスト格子に組み込まれている場合には、強誘電特性を有利に獲得する。
本書で使用される場合、「強誘電特性（ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｐｒｏｐｅｒｔｉｅｓ）」という語は、外部電場の印加によって反転しうる自発電気分極を有する材料特性のことを指す。
ＡＬＤによって製造される一又は複数の実施形態の複合薄膜は、ロジック及びメモリの応用を含むがこれらに限定されるわけではない、多数の応用を有する。より詳細には、ドーパント（例えばＺｒＯ２、Ａｌ２Ｏ３、Ｙ２Ｏ３など）がドープされた酸化ハフニウム（ＨｆＯ２）などの薄膜は、低電力のロジック及びメモリの応用にとって多大な利益となる、強誘電特性を示す。
従来的に、ドープされた酸化ハフニウムＡＬＤ膜は、［Ａ－Ｂ］－［Ｃ－Ｂ］堆積プロセスによって形成される。従来的に、酸化ハフニウム単層は、ハフニウム前駆体、パージガス、第１酸化体、そしてパージガスに基板を順次曝露することを含む、第１プロセスサイクルにおいて形成される。ドープされた酸化ハフニウム単層は、ドーパント前駆体、パージガス、第２酸化体、そしてパージガスに基板を順次曝露することを含む、第２プロセスサイクルにおいて形成される。膜を形成するために、第１プロセスサイクル又は第２プロセスサイクルの一又は複数が反復されうる。
第２の従来型プロセスは、［ＡＣ］－［Ｂ］プロセスにおいて、ハフニウム前駆体とドーパント前駆体とを共流させることを伴う。具体的には、基板をハフニウム前駆体とドーパント前駆体の両方に曝露し、その後パージガス、酸化体、そしてパージガスに順次曝露することによって、ドープされた酸化ハフニウム単層が形成される。
最大限にドープされた酸化ハフニウム（ＨｆＯ２）層の強誘電性は、ドーパントが約４モル％～約９モル％の時に、その最大に達する。強誘電性は、ドーパント濃度のレベルがもっと低くなっても、高くなっても、急激に減少する。
本書に記載の実施形態は、微細に制御／チューニングされたドーパント濃度を有する能力を有する、ドープされた酸化ハフニウム膜を有利に提供する。一又は複数の実施形態による薄膜におけるドーパントのチューニング可能性は、各単層中のドーパント濃度を変更することによって大幅に向上する。このドーパント調整可能性は、ひいては、ドープされた酸化ハフニウム膜の強誘電性に対する、優れた制御を有利に提供する。実施形態は、特に、薄膜（すなわち、約２ｎｍの厚さを有し、かつ約３０の単層を備える膜）において、ドーパントを約１．５モル％まで低減する調整可能性を提供する。
理論に縛られることを意図するものではないが、本書に記載の一又は複数の実施形態の方法の重要性は、（２ｎｍ又は３０サイクル以下の）非常に薄い膜では、この方法により、約１．５～約９モル％の範囲内の複数の濃度（増分は１．５モル％）が有利に実現され、強誘電体膜特性の微細チューニングが可能になりうることであると、考えられている。
一又は複数の実施形態のドープされた酸化ハフニウム（ＨｆＯ２）膜では、ドーパント含有層の各々は、ドーパント前駆体をパルス供給し、パージすることに先だって、ハフニウム含有前駆体をパルス供給し、パージすることに関与するものであり、その後に、酸化体がパルス供給される。その結果として、ドーパント含有層の各々の１００％未満が、ドーパントで構成されることになる。
一又は複数の実施形態では、膜を堆積させる方法について説明する。一実施形態では、第１堆積サイクルは、処理チャンバ内で基板をハフニウム前駆体に曝露して、ハフニウム含有単層を堆積させることと、処理チャンバのハフニウム前駆体をパージすることと、ハフニウム含有単層と反応する第１酸化体に基板を曝露して、酸化ハフニウム単層を形成することと、処理チャンバの第１酸化体をパージすることとを、含む。第２堆積サイクルは、処理チャンバ内で基板をハフニウム前駆体に曝露して、第２ハフニウム含有層を堆積させることと、処理チャンバのハフニウム前駆体をパージすることと、ドーパント前駆体に基板を曝露して、第２ハフニウム含有層を有する基板の上にドーパント含有層を堆積させることと、処理チャンバのドーパント前駆体をパージすることと、ハフニウム含有単層及びドーパント含有層と反応する第２酸化体に基板を曝露して、ドープされた酸化ハフニウム単層を基板上に形成することと、基板の第２酸化体をパージすることとを、含む。
図１は、本開示の一又は複数の実施形態による、膜を堆積させる方法１００のフロー図を示している。図１を参照するに、方法１００は、第１堆積サイクル１１０と第２堆積サイクル１３０とを含む。方法１００は、工程１０５において、基板を処理チャンバ内に配置することにより始まる。
基板は、当業者に既知の任意の基板でありうる。一又は複数の実施形態では、基板は、ケイ素（Ｓｉ）、酸化ケイ素（ＳｉＯ２）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、二硫化モリブデン（ＭｏＳ２）、二セレン化モリブデン（ＭｏＳｅ２）、二硫化タングステン（ＷＳ２）、二セレン化タングステン（ＷＳｅ２）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、プラチナ（Ｐｔ）、又はｒイリジウム（Ｉｒ）、のうちの一又は複数を含む。
工程１１４では、ハフニウム含有単層を堆積させるために、基板が処理チャンバ内でハフニウム前駆体に曝露される。
一又は複数の実施形態では、ハフニウム前駆体は、テトラキス（エチルメチルアミド）ハフニウム（ＩＶ）（ＴＥＭＡＨｆ）、テトラキス（ジメチルアミド）ハフニウム（ＩＶ）（ＴＤＭＡＨｆ）、テトラキス（ジエチルアミド）ハフニウム（ＩＶ）（ＴＤＥＡＨｆ）、四塩化ハフニウム（ＨｆＣｌ４）、ハフニウムイソプロポキシドイソプロパノール付加物、ハフニウム（ＩＶ）ｔｅｒｔ－ブトキシド、ジメチルビス（シクロペンタジエニル）ハフニウム（ＩＶ）、ビス（トリメチルシリル）アミドハフニウム（ＩＶ）クロリド、ビス（メチル－η５－シクロペンタジエニル）メトキシメチルハフニウム、又はビス（メチル－η５－シクロペンタジエニル）ジメチルハフニウム、のうちの一又は複数から選択される。
工程１１６では、処理チャンバのハフニウム前駆体がパージされる。パージは、基板、基板上の膜、及び／又は処理チャンバの壁と反応しない、任意の好適なガスを用いて実現されうる。好適なパージガスは、Ｎ２、Ｈｅ及びＡｒを含むが、これらに限定されるわけではない。
工程１１８において、ハフニウム含有単層と反応して酸化ハフニウム単層を形成する、第１酸化体に基板が曝露される。一又は複数の実施形態では、第１酸化体は、水（Ｈ２Ｏ）、酸素分子（Ｏ２）、オゾン（Ｏ３）、直接Ｏ２プラズマ、又は遠隔Ｏ２プラズマから選択される。工程１２０において、処理チャンバのハフニウム前駆体がパージされる。
第２堆積サイクル１３０は、第２ハフニウム含有単層を堆積させるために、工程１３２において、処理チャンバ内で基板をハフニウム前駆体に曝露することで始まる。
一又は複数の実施形態では、ハフニウム前駆体は、テトラキス（エチルメチルアミド）ハフニウム（ＩＶ）（ＴＥＭＡＨｆ）、テトラキス（ジメチルアミド）ハフニウム（ＩＶ）（ＴＤＭＡＨｆ）、テトラキス（ジエチルアミド）ハフニウム（ＩＶ）（ＴＤＥＡＨｆ）、四塩化ハフニウム（ＨｆＣｌ４）、ハフニウムイソプロポキシドイソプロパノール付加物、ハフニウム（ＩＶ）ｔｅｒｔ－ブトキシド、ジメチルビス（シクロペンタジエニル）ハフニウム（ＩＶ）、ビス（トリメチルシリル）アミドハフニウム（ＩＶ）クロリド、ビス（メチル－η５－シクロペンタジエニル）メトキシメチルハフニウム、又はビス（メチル－η５－シクロペンタジエニル）ジメチルハフニウム、のうちの一又は複数から選択される。
当業者には認識されるように、第２堆積サイクルで利用されるハフニウム前駆体は、第１堆積サイクルで使用されるものと同じ前駆体であっても、異なる前駆体であってもよい。一又は複数の実施形態では、第１堆積サイクルで使用されるハフニウム前駆体は、第２堆積サイクルで使用されるのと同じハフニウム前駆体である。
工程１３４において、処理チャンバのハフニウム前駆体がパージされる。第２ハフニウム含有単層を有する基板上にドーパント含有層を堆積させるために、工程１３６において、ドーパント前駆体に基板が曝露される。
一又は複数の実施形態では、ドーパントは、アルミニウム（Ａｌ）、ケイ素（Ｓｉ）、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ガドリニウム（Ｇｄ）、又はストロンチウム（Ｓｒ）のうちの一又は複数から選択される。一又は複数の実施形態では、ドーパントは、酸化アルミニウム、酸化ケイ素、酸化ジルコニウム、酸化イットリウム、酸化ランタン、酸化ガドリニウム、又は酸化ストロンチウム、のうちの一又は複数から選択される。
一又は複数の実施形態では、ドーパント前駆体は、トリメチルアルミニウム（ＴＭＡ）、トリエチルアルミニウム（ＴＥＡ）、塩化アルミニウム（ＡｌＣｌ３）、四塩化ケイ素（ＳｉＣｌ４）、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６）、ビス（ジエチルアミノ）シラン、トリス（ジメチルアミノ）シラン、トリス（イソプロピルシクロペンタジエニル）ランタン、トリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナト）ランタン（ＩＩＩ）（Ｌａ（ｔｈｄ）３）、トリス（シクロペンタジエニル）ランタン（ＩＩＩ）（ＬａＣｐ３）、トリス（イソプロピルシクロペンタジエニル）ランタン（ＩＩＩ）（Ｌａ（ＣｐｉＰｒ）３）、テトラキス（エチルメチルアミド）ジルコニウム（ＩＶ）（ＴＥＭＡＺｒ）、テトラキス（ジメチルアミド）ジルコニウム（ＩＶ）（ＴＤＭＡＺｒ）、テトラキス（２，２，６，６－テトラメチル－３、５－ヘプタンジオナト）ジルコニウム、ジルコニウム（ＩＶ）２－エチルヘキサノエート、ジルコニウム（ＩＶ）ジブトキシド（ビス－２，４－ペンタンジオナト）、テトラキス（ジエチルアミド）ジルコニウム（ＩＶ）（ＴＤＥＡＺｒ）、ジメチル－ビス（ペンタメチルシクロペンタジエニル）ジルコニウム（ＩＶ）、ビス（メチル－η５－シクロペンタジエニル）メトキシメチルジルコニウム、ビス（シクロペンタジエニル）ジルコニウム（ＩＶ）二水素化物、四塩化ジルコニウム（ＺｒＣｌ４）、トリス（シクロペンタジエニル）イットリウム（ＩＩＩ）（Ｙｃｐ３）、トリス（メチルシクロペンタジエニル）イットリウム（ＩＩＩ）（（ＭｅＣｐ）３Ｙ）、トリス（エチルシクロペンタジエニル）イットリウム（ＩＩＩ）（（ＥｔＣｐ）３Ｙ）、トリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナト）イットリウム（ＩＩＩ）（Ｙ（ｔｈｄ）３）、トリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナト）ガドリニウム（ＩＩＩ）（Ｇｄ（ｔｈｄ）３）、トリス（メチルシクロペンタジエニル）ガドリニウム（ＩＩＩ）（（ＭｅＣｐ）３Ｇｄ）、トリス（エチルシクロペンタジエニル）ガドリニウム（ＩＩＩ）（（ＥｔＣｐ）３Ｇｄ）、ビス（トリイソプロピルシクロペンタジエニル）ストロンチウム（ＩＩ）（（ｉ－Ｐｒ３Ｃｐ）２Ｓｒ）、ビス（トリメチル－ｎ－プロピルシクロペンタジエニル）ストロンチウム（ＩＩ）（（ｎ－ＰｒＭｅ３Ｃｐ）２Ｓｒ）、又はビス（メチルシクロペンタジエニル）ストロンチウム（ＩＩ）（Ｓｒ（ｔｈｄ）２）、のうちの一又は複数から選択される。
工程１３８において、処理チャンバのドーパント前駆体がパージされる。ドープされた酸化ハフニウム膜を基板上に形成するために、工程１４０において、ハフニウム含有種及びドーパント含有種と反応してドープされたハフニウム含有層を形成する第２酸化体に、基板が曝露される。
一又は複数の実施形態では、第２酸化体は、Ｈ２Ｏ、酸素分子（Ｏ２）、オゾン（Ｏ３）、直接Ｏ２プラズマ、又は遠隔Ｏ２プラズマ、から選択される。当業者には認識されるように、第２堆積サイクルで利用される酸化体は、第１堆積サイクルで使用されるものと同じ酸化体であっても、第１堆積サイクルで使用されるものとは異なる酸化体であってもよい。一又は複数の実施形態では、第１酸化体と第２酸化体とは個別に、Ｈ２Ｏ、酸素分子（Ｏ２）、オゾン（Ｏ３）、直接Ｏ２プラズマ、又は遠隔Ｏ２プラズマ、から選択される。一又は複数の実施形態では、第１堆積サイクルで使用される酸化体は、第２堆積サイクルで使用される酸化体と同じである。
工程１４２において、基板の第２酸化体がパージされる。
当業者には認識されるように、処理チャンバをパージすることは、基板の上方にパージガスを流すことを含む。一又は複数の実施形態では、パージガスはＡｒ、Ｎ２、又はＨｅのうちの一又は複数から選択される。パージガスは、処理チャンバのハフニウム前駆体、第１酸化体、ドーパント前駆体、又は第２酸化体をパージするために使用されうる。一部の実施形態では、各パージ工程に同じパージガスが使用される。他の実施形態では、様々なパージ工程に異なるパージガスが使用される。
図２Ａ～図２Ｆを参照するに、一又は複数の実施形態は、膜スタック２００を対象としている。一部の実施形態では、膜スタック２００は、負性容量電界効果トランジスタ（ＮＣＦＥＴ）におけるゲートスタックの一部である。
膜スタック２００は、基板２１０上に形成されるものであり、任意の好適な材料又は形状でありうる。図示している実施形態では、基板２１０は平坦面であり、膜スタック２００は長方形のボックスで表わされている。しかし、当業者には、基板２１０が一又は複数のフィーチャ（例えばトレンチやビア）を有しうること、及び、膜スタック２００は基板２１０の表面の形状に適合するよう形成されうることが、理解されよう。
一又は複数の実施形態では、基板２１０は、ケイ素（Ｓｉ）、酸化ケイ素（ＳｉＯ２）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、二硫化モリブデン（ＭｏＳ２）、二セレン化モリブデン（ＭｏＳｅ２）、二硫化タングステン（ＷＳ２）、二セレン化タングステン（ＷＳｅ２）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、プラチナ（Ｐｔ）、イリジウム（Ｉｒ）、又はタングステン（Ｗ）、のうちの一又は複数を含む。
一又は複数の実施形態では、基板２１０は、０．５～２ｎｍの酸化ケイ素の層間誘電体を有するシリコンウエハ又はシリコンフィンを含む。
一又は複数の実施形態では、第１堆積サイクルにおいて、図２Ａに示しているように基板２１０上にハフニウム含有単層２２０を堆積させるために、基板２１０が、処理チャンバ２５０内に配置され、ハフニウム前駆体に曝露される。ハフニウム前駆体は、図１の方法に関連して説明しているハフニウム前駆体を含むがこれらに限定されるわけではない、任意の好適なハフニウム前駆体でありうる。
処理チャンバ２５０のハフニウム前駆体はパージされる。一又は複数の実施形態では、処理チャンバ２５０をパージすることは、基板２１０の上方にパージガス（図示せず）を流すことを含む。一又は複数の実施形態では、パージガスはＡｒ、Ｎ２、又はＨｅのうちの一又は複数から選択される。
図２Ｂを参照するに、基板２１０は、処理チャンバ２５０内で、ハフニウム含有単層２２０と反応して酸化ハフニウム単層２３０を形成する、第１酸化体（図示せず）に曝露される。一又は複数の実施形態では、第１酸化体は、Ｈ２Ｏ、酸素分子（Ｏ２）、オゾン（Ｏ３）、直接Ｏ２プラズマ、又は遠隔Ｏ２プラズマ、から選択される。その後、処理チャンバ２５０の第１酸化体はパージされる。
図２Ｃを参照するに、第２堆積サイクルにおいて、第２ハフニウム含有単層２４０を堆積するために、基板２１０は、処理チャンバ２５０ａ内で、ハフニウム前駆体に曝露される。当業者には認識されるように、第１堆積サイクルで利用される処理チャンバ２５０は、第２堆積サイクルで利用される処理チャンバ２５０ａと同じであっても異なっていてもよい。一又は複数の実施形態では、第１堆積サイクルで利用される処理チャンバは、第２堆積サイクルで利用されるのと同じ処理チャンバである。一又は複数の実施形態では、第１堆積サイクルで利用される処理チャンバは、第２堆積サイクルで利用される処理チャンバとは異なる処理チャンバである。その後、処理チャンバ２５０ａのハフニウム前駆体はパージされる。一又は複数の実施形態では、処理チャンバ２５０ａをパージすることは、基板２１０の上方にパージガス（図示せず）を流すことを含む。一又は複数の実施形態では、パージガスはＡｒ、Ｎ２、又はＨｅのうちの一又は複数から選択される。
図２Ｄを参照するに、第２ハフニウム含有単層２４０を有する基板２１０上にドーパント含有層２６０を堆積させるために、基板２１０は、処理チャンバ２５０ａ内で、ドーパント前駆体に曝露される。理論に縛られることを意図するものではないが、図３Ａから３Ｄを参照するに、ドーパント前駆体は、ハフニウム前駆体とは反応しないが、その代わりに、ハフニウムのパルス供給中に反応しなかった部位に吸着するか、又は吸着したハフニウム前駆体の一部を置換すると、考えられている。図３Ａは、酸化ハフニウム単層２３０を有する基板２１０を示している。酸化ハフニウム単層２３０の表面上では、いくつかの活性部位２３２が利用可能になっている。活性部位２３２は等間隔に図示されているが、当業者には、これが単に説明目的のためであることが認識されよう。図３Ｂでは、基板２１０はハフニウム前駆体に曝露されており、ハフニウム種２４２が活性部位２３２に化学吸着する。ハフニウム前駆体と基板表面との反応は自己制限的なものであるが、活性部位２４４の少なくとも一部は、利用可能なままであっても、（例えば立体障害により）ハフニウム前駆体にとってアクセス不能である。図３Ｃでは、基板２１０はドーパント前駆体に曝露されており、ドーパント前駆体が利用可能な活性サイト２４４と結合して、ハフニウム種２４２を有する表面上にドーパント種２６２が形成される。酸化が起こると、図３Ｄに示しているように、ハフニウム種２４２及びドーパント種２６２が酸化してドープされた酸化ハフニウム膜２５５が形成される。ドープされた酸化ハフニウム膜２５５は、酸化ハフニウム膜２５６と酸化ドーパント膜２５７との集合体として図示されている。一又は複数の実施形態では、ドープされた酸化ハフニウム膜２５５は、約４０モル％のアルミニウムドーパントを含むか、又は、本質的に約４０モル％のアルミニウムドーパントからなる。ドープされた酸化ハフニウム膜２７０は、かかるドープされた酸化ハフニウム膜２５５の多数の層を有してよく、ゆえに、膜スタック２００の濃度は、最大で約４０モル％ドーパント濃度まで、約１．５モル％の増分から調整可能である。不連続な境界が図示されているが、当業者には、ドープされた酸化ハフニウム膜２５５の全体にわたって、ドーパント原子、ハフニウム原子、及び酸素原子がランダムに分散されていることが認識されよう。
一又は複数の実施形態のアルミニウム含有層は、約１モル％から約９モル％の酸化アルミニウム（Ａｌ２Ｏ３）を含有する。モル％は、当業者には既知の任意の機構によって測定されうる。例えば、モル％は、Ｘ線光電子分光法（ＸＰＳ）、原子発光分光法（ＡＥＳ）、二次イオン質量分析法（ＳＩＭＳ）、ラザフォード後方散乱分光法（ＲＢＳ）、エネルギー分散型Ｘ線分光法（ＥＤＸ）、又は電子エネルギー損失分光法（ＥＥＬＳ）、のうちの一又は複数（ただしこれらに限定されるわけではない）によって測定されうる。
その後、処理チャンバ２５０ａのドーパント前駆体はパージされる。上述したように、一又は複数の実施形態では、処理チャンバ２５０ａをパージすることは、基板２１０の上方にパージガス（図示せず）を流すことを含む。一又は複数の実施形態では、パージガスはＡｒ，Ｎ２，又はＨｅのうちの一又は複数から選択される。
図２Ｅを参照するに、基板２１０上にドープされた酸化ハフニウム膜２７０を形成するために、基板２１０は、処理チャンバ２５０ａ内で、第２ハフニウム含有単層２４０及びドーパント含有層２６０と反応する第２酸化体に曝露される。一又は複数の実施形態では、第２酸化体は、Ｈ２Ｏ、酸素分子（Ｏ２）、オゾン（Ｏ３）、直接Ｏ２プラズマ、又は遠隔Ｏ２プラズマから選択される。その後、処理チャンバ２５０ａの第２酸化体はパージされる。上述したように、一又は複数の実施形態では、処理チャンバ２５０ａをパージすることは、基板２１０の上方にパージガス（図示せず）を流すことを含む。一又は複数の実施形態では、パージガスはＡｒ，Ｎ２，又はＨｅのうちの一又は複数から選択される。
当業者には認識されるように、第２堆積サイクルで利用される酸化体は、第１堆積サイクルで使用されるものと同じ酸化体であっても、第１堆積サイクルで使用されるものとは異なる酸化体であってもよい。
一又は複数の実施形態では、ドープされた酸化ハフニウム膜２７０は、約１モル％～約４０モル％のドーパントを含む。一又は複数の特定の実施形態では、ドープされた酸化ハフニウム膜２７０は、約１モル％～約９モル％のドーパントを含む。このモル％は、ドープされた酸化ハフニウム膜中に存在する、酸化物形態のドーパントの量の測定値である。例えば、一又は複数の実施形態では、ドーパントはアルミニウム（Ａｌ）を含み、ドープされた酸化ハフニウム膜はアルミニウムがドープされた酸化ハフニウム膜である。一又は複数の実施形態のアルミニウムがドープされた酸化ハフニウム膜は、約１モル％から約４０モル％の酸化アルミニウム（Ａｌ２Ｏ３）を含有する。一又は複数の特定の実施形態のアルミニウムがドープされた酸化ハフニウム膜は、約１モル％から約９モル％の酸化アルミニウム（Ａｌ２Ｏ３）を含有する。モル％は、当業者には既知の任意の機構によって測定されうる。例えば、モル％は、Ｘ線光電子分光法（ＸＰＳ）、原子発光分光法（ＡＥＳ）、二次イオン質量分析法（ＳＩＭＳ）、ラザフォード後方散乱分光法（ＲＢＳ）、エネルギー分散型Ｘ線分光法（ＥＤＸ）、又は電子エネルギー損失分光法（ＥＥＬＳ）、のうちの一又は複数（ただしこれらに限定されるわけではない）によって測定されうる。
一又は複数の実施形態では、ドープされた酸化ハフニウム膜２７０は、約０．５ｎｍ～約１０ｎｍの範囲内の厚さ（約０．５ｎｍ～約８ｎｍ、約０．５ｎｍ～約７ｎｍ、約０．５ｎｍ～約６ｎｍ、約０．５ｎｍ～約５ｎｍ、約０．５～約４ｎｍ、約０．５～約３ｎｍ、及び約０．５～約２ｎｍの厚さを含む）を有する。一部の実施形態では、ドープされた酸化ハフニウム膜は、約１０ｎｍ未満の厚さ（約９ｎｍ未満、約８ｎｍ未満、約７ｎｍ未満、約６ｎｍ未満、約５ｎｍ未満、約４ｎｍ未満、約３ｎｍ未満、及び約２ｎｍ未満の厚さを含む）を有する。一部の実施形態では、ドープされた酸化ハフニウム膜は、約０．５ｎｍ、約１ｎｍ、約１．５ｎｍ、約２ｎｍ、約２．５ｎｍ、約３ｎｍ、約３．５ｎｍ、約４ｎｍ、約４．５ｎｍ、約５ｎｍ、約５．５ｎｍ、約６ｎｍ、約６．５ｎｍ、約７ｎｍ、約７．５ｎｍ、約８ｎｍ、約８．５ｎｍ、約９ｎｍ、約９．５ｎｍ、及び約１０ｎｍの厚さを有する。
一又は複数の実施形態では、ドープされた酸化ハフニウム膜は、合計約１５０以下の単層（合計約１４０以下の単層を含み、合計約１３０以下の単層、合計約１２０以下の単層、合計約１１０以下の単層、合計約１００以下の単層、合計約９０以下の単層、合計約８０以下の単層、合計約７０以下の単層、合計約６０以下の単層、合計約４５以下の単層を含む合計５０以下の単層、合計約４０以下の単層、合計約３５以下の単層、合計約３０以下の単層、合計約２５以下の単層、又は合計約２０以下の単層を含む）を有する。
図２Ｆを参照するに、方法は、約０．５～約１０ｎｍの厚さＴを有し、かつ合計約１５０以下の単層を有するドープされた酸化ハフニウム膜２７０を形成するために、第１堆積サイクル又は第２堆積サイクルの一又は複数を反復することを含みうる。
図２Ａ～２Ｆを参照するに、一又は複数の実施形態では、膜を堆積させる方法は、基板２１０をハフニウム前駆体、パージガス、第１酸化体、そしてパージガスに順次曝露することを含む第１プロセスサイクルにおいて、酸化ハフニウム単層２３０を形成することを含む。ドープされた酸化ハフニウム膜２７０は、基板２１０をハフニウム前駆体、パージガス、ドーパント前駆体、パージガス、第２酸化体、そしてパージガスに順次曝露することを含む、第２プロセスサイクルにおいて形成される。約０．５ｎｍ～約１０ｎｍの厚さを有するドープされた酸化ハフニウム膜を形成するために、第１プロセスサイクル又は第２プロセスサイクルの一又は複数が反復されうる。
一又は複数の実施形態は、膜スタックとしても既知である薄膜を対象としている。一部の実施形態では、この薄膜は、負性容量電界効果トランジスタ（ＮＣＦＥＴ）におけるゲートスタックの一部である。一又は複数の実施形態では、薄膜は、アルミニウム（Ａｌ）、ケイ素（Ｓｉ）、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ガドリニウム（Ｇｄ）、又はストロンチウム（Ｓｒ）のうちの一又は複数を含むドーパントであって、約２モル％～約９モル％の範囲内の量で存在するドーパントがドープされた、ＨｆＯ２の約３０以下の単層を備え、かつ、約１０～約５０μＣｃｍ－２の残留分極を有する。
一又は複数の実施形態では、薄膜は、約１０～約５０μＣｃｍ－２の残留分極（約１０μＣｃｍ－２、約１５μＣｃｍ－２、約２０μＣｃｍ－２、約２５μＣｃｍ－２、約３０μＣｃｍ－２、約３５μＣｃｍ－２、約４０μＣｃｍ－２、約４５μＣｃｍ－２、及び約５０μＣｃｍ－２の残留分極を含む）を有する。
薄膜は、全体で１モル％～約４０モル％のドーパントを含有する。一又は複数の特定の実施形態では、薄膜は、約４モル％～約８モル％の量で存在する酸化アルミニウムがドープされた、酸化ハフニウム（ＨｆＯ２）の約３０未満の単層を備える。薄膜は、約０．５ｎｍ～約１０ｎｍの範囲内の厚さを有する。
図４は、一又は複数の実施形態の方法の少なくとも一部を実施するためのプラズマシステム８００のブロック図を示している。図示しているプラズマシステム８００は、処理チャンバ８０１を有する。可動ペデスタル８０２が、処理チャンバ８０１内に配置された基板８０３を保持する。ペデスタル８０２は、静電チャック（ＥＳＣ）と、ＥＳＣ内に埋め込まれたＤＣ電極と、冷却／加熱ベースとを備えうる。一実施形態では、ペデスタル８０２は移動カソードとして機能する。一実施形態では、ＥＳＣは、Ａｌ２Ｏ３材料、Ｙ２Ｏ３、又は電子デバイス製造の当業者には既知のその他のセラミック材料を含む。ＤＣ電力供給源８０４が、ペデスタル８０２のＤＣ電極に接続されうる。一部の実施形態では、ペデスタル８０２は、基板の温度を第１温度まで上昇させることが可能なヒータ（図示せず）を含む。静電チャックをペデスタル８０２として図示しているが、当業者には、これは単なる例示であり、他の種類のペデスタルも本開示の範囲に含まれることが理解されよう。
図４に示しているように、基板８０３は、開口８０８を通ってローディングされ、ペデスタル８０２上に配置されうる。プラズマシステム８００は、一又は複数のプロセスガス８１２を質量流量コントローラ８１１を通してプラズマ源８１３に投入するための入口を含む。シャワーヘッド８１４を含むプラズマ源８１３は、一又は複数のプロセスガス８１２を受容してプラズマを生成するための処理チャンバ８０１に連結されている。プラズマ源８１３は、ＲＦソース電力源８１０に連結される。プラズマ源８１３は、シャワーヘッド８１４を通じて、処理チャンバ８０１内で、高周波電場を使用して一又は複数のプロセスガス８１２からプラズマ８１５を生成する。プラズマ８１５は、プラズマ粒子（例えばイオン、電子、ラジカル、又はこれらの任意の組合せ）を含む。一実施形態では、電源８１０は、プラズマ８１５を生成するために、約４００ｋＨｚ～約１６２ＭＨｚの周波数で、約５０Ｗ～約３０００Ｗの電力を供給する。
プラズマを励起するために、プラズマバイアス電源８０５が、ＲＦマッチ８０７を介してペデスタル８０２（例えばカソード）に連結される。一実施形態では、プラズマバイアス電源８０５は、約２ＭＨｚ～６０ＭＨｚの周波数で、ある特定の実施形態では約１３ＭＨｚで、１０００Ｗを上回らないバイアス電力を提供する。例えば、１０００Ｗを上回らない別のバイアス電力を、約４００ｋＨｚ～約６０ＭＨｚ（ある特定の実施形態では約６０ＭＨｚ）の周波数で提供するために、プラズマバイアス電源８０６が提供されてもよい。プラズマバイアス電源８０６及びプラズマバイアス電源８０５は、デュアル周波数のバイアス電力を供給するために、ＲＦマッチ８０７に接続される。一実施形態では、ペデスタル８０２に印加される総バイアス電力は約１０Ｗ～約３０００Ｗである。
図４に示しているように、圧力制御システム８０９が処理チャンバ８０１に圧力を提供する。チャンバ８０１は、チャンバ内での処理中に生成された揮発性生成物を排出するための一又は複数の排出出口８１６を有する。一実施形態では、プラズマシステム８００は誘導結合プラズマ（ＩＣＰ）システムである。一実施形態では、プラズマシステム８００は容量結合プラズマ（ＣＣＰ）システムである。
一部の実施形態では、制御システム８１７が処理チャンバ８０１に連結される。制御システム８１７は、プロセッサ８１８と、プロセッサ８１８に連結された温度コントローラ８１９と、プロセッサ８１８に連結されたメモリ８２０と、プロセッサ８１８に連結された入出力デバイス８２１とを備える。メモリ８２０は、一時的メモリ（例えば、ランダムアクセスメモリ）と非一時的メモリ（例えばストレージ）のうちの一又は複数を含みうる。
一実施形態では、プロセッサ８１８は、処理チャンバ内でハフニウム前駆体に基板を曝露すること、処理チャンバ内の基板をパージすること、処理チャンバ内でドーパント前駆体に基板を曝露すること、又はドーパントがドープされたＨｆＯ２の約５０以下の単層を備える薄膜を基板上に形成すること、のうちの一又は複数を制御するための設定を有する。
制御システム８１７は本書に記載している方法の少なくとも一部を実施するよう構成されてよく、ソフトウェアとハードウェアのいずれか、又はその両方の組み合わせでありうる。プラズマシステム８００は、エッチング装置、洗浄装置、炉、又は、電子デバイスを製造するための他の任意のプラズマシステムなどである（ただしこれらに限定されるわけではない）、当該技術分野において既知の、任意の種類の高性能処理プラズマシステムでありうる。
図５は、本開示の一又は複数の実施形態による、基板を処理するために使用されうるシステム９００を示している。システム９００はクラスタツールと称されうる。システム９００は、ロボット９１２を内部に有する中央移送ステーション９１０を含む。ロボット９１２は、単一ブレードロボットとして図示されているが、当業者には、ロボット９１２のその他の構成も本開示の範囲に含まれることが認識されよう。ロボット９１２は、中央移送ステーション９１０に接続されたチャンバ間で一又は複数の基板を動かすよう構成される。
少なくとも１つの予洗浄チャンバ９２０が、中央移送ステーション９１０に接続される。予洗浄チャンバ９２０は、ヒータ、ラジカル源、又はプラズマ源のうちの一又は複数を含みうる。予洗浄チャンバ９２０は活性化剤と流体連結している。例示的な予洗浄チャンバ９２０が、プラズマシステム８００として図４に示されている。
一部の実施形態では、中央移送ステーション９１０に接続された２つの予洗浄チャンバ９２０が存在する。図５に示している実施形態では、予洗浄チャンバ９２０は、ファクトリインターフェース９０５と中央移送ステーション９１０との間の通過チャンバとして機能しうる。ファクトリインターフェース９０５は、カセットから予洗浄チャンバ９２０に基板を移動させるための、一又は複数のロボット９０６を含みうる。ロボット９１２は次いで、システム９００内の予洗浄チャンバ９２０から他のチャンバに基板を動かしうる。
堆積チャンバ９３０が中央移送ステーション９１０に接続されうる。堆積チャンバ９３０は、基板を保持するためのペデスタルを備える。一又は複数の反応性ガス流を堆積チャンバ９３０に提供するために、堆積チャンバ９３０は一又は複数の反応性ガス源と流体連結している。堆積チャンバの反応性ガスは、基板上に単層を形成しうる分子を含む。
堆積チャンバ９３０は、分子の流れを提供し、基板の温度を制御することが可能な、任意の好適なチャンバでありうる。図４に示しているプラズマシステム８００は、堆積チャンバ９３０として使用されてもよい。基板は、ロボット９１２によって、分離バルブ９１４を通過して堆積チャンバ９３０に出入りするように動かされうる。
選択的堆積チャンバ９４０も、中央移送ステーション９１０に接続されうる。選択的堆積チャンバ９４０は、ＣＶＤチャンバ、ＡＬＤチャンバ、ＰＥＣＶＤチャンバ、ＰＥＡＬＤチャンバ、又はＰＶＤチャンバを含むがこれらに限定されるわけではない、任意の好適な堆積チャンバでありうる。一部の実施形態では、選択的堆積チャンバ９４０はＡＬＤチャンバを含む。このＡＬＤチャンバは、基板が反応性ガスに順次曝露されることにより、どの所与の時点にも１つの反応性ガスだけがチャンバ内に存在する、時間領域チャンバでありうる。一部の実施形態では、ＡＬＤチャンバは、複数の反応性ガスが、処理チャンバの別々の領域に同時に流されるが、反応性ガス間の気相反応を防止するためにガスカーテンによって分離される、空間ＡＬＤチャンバである。空間ＡＬＤチャンバ内で、基板は、膜を堆積させるために、様々な反応性ガスを包含する処理チャンバの複数の領域間で動かされる。
その他のプロセスチャンバが中央搬送ステーション９１０に接続されることもある。図示している実施形態では、アッシングチャンバ９６０が、分離バルブ９１４を通じて中央移送ステーション９１０に接続されている。アッシングチャンバ９６０は、選択的堆積の後に薄膜を除去しうる任意の好適なチャンバでありうる。
少なくとも１つのコントローラ９５０が、中央移送ステーション９１０、予洗浄チャンバ９２０、堆積チャンバ９３０、選択的堆積チャンバ９４０、又はアッシングチャンバ９６０に連結される。一部の実施形態では、個々のチャンバ又はステーションに接続された１を上回る数のコントローラ９５０が存在し、システム９００を制御するために、主要制御プロセッサが個別のプロセッサの各々に連結される。コントローラ９５０は、様々なチャンバ及びサブプロセッサを制御するために産業環境で使用されうる、任意の形態の汎用コンピュータプロセッサ、マイクロコントローラ、マイクロプロセッサなどのうちの１つでありうる。
少なくとも１つのコントローラ９５０は、プロセッサ９５２と、プロセッサ９５２に連結されたメモリ９５４と、プロセッサ９５２に連結された入出力デバイス９５６と、別々の電子構成要素間の通信のためのサポート回路９５８とを有しうる。メモリ９５４は、一時的メモリ（例えば、ランダムアクセスメモリ）と非一時的メモリ（例えばストレージ）のうちの一又は複数を含みうる。
プロセッサのメモリ９５４又はコンピュータ可読媒体は、ランダムアクセスメモリ（ＲＡＭ）、読取専用メモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、又は、ローカル又は遠隔の、他の任意の形態のデジタルストレージといった、容易に入手可能なメモリのうちの一又は複数でありうる。メモリ９５４は、システム９００のパラメータ及び構成要素を制御するようプロセッサ９５２によって動作可能な、命令セットを保持しうる。サポート回路９５８は、従来的な方式でプロセッサをサポートするためにプロセッサ９５２に連結される。回路は、例えばキャッシュ、電力供給源、クロック回路、入出力回路、サブシステムなどを含みうる。
プロセスは、一般に、ソフトウェアルーチンとしてメモリに記憶されてよく、このソフトウェアルーチンは、プロセッサによって実行されると、プロセスチャンバが本開示のプロセスを実施するようにさせる。ソフトウェアルーチンは、プロセッサによって制御されるハードウェアから遠隔に配置されている第２プロセッサ（図示せず）によって、記憶されかつ／又は実行されることもある。本開示の方法の一部又は全部が、ハードウェアで実施されることもある。そのため、プロセスは、ソフトウェアで実装されてよく、かつ、例えば特定用途向け集積回路若しくは他の種類のハードウェア実行形態として、ハードウェアでコンピュータシステムを使用して実行されても、ソフトウェアとハードウェアとの組合せとして実行されてもよい。ソフトウェアルーチンは、プロセッサによって実行されると、汎用コンピュータを、プロセスが実施されるようにチャンバ動作を制御する特定目的コンピュータ（コントローラ）に変換する。
本書で論じられている材料及び方法を説明する文脈における（特に、以下の特許請求の範囲の文脈における）、「１つの（ａ／ａｎ）」及び「この／その（ｔｈｅ）」という語、並びに類似した語の使用は、本書に別段の指示がない又は明らかな文脈の矛盾がない限り、単数と複数の両方をカバーすると解釈されるべきである。本書で列挙している値の範囲は、本書に別段の指示がない限り、その範囲内に含まれる個々の値のそれぞれに個別に言及することの省略的方法としての役割を果たすことを意図するだけのものであり、個々の値のそれぞれは、本書で個別に列挙されているかのように、本明細書に組み込まれている。本書に記載の方法の全ては、本書に別段の指示がない又は明らかな文脈の矛盾がない限り、任意の好適な順序で実施されうる。本書で提供しているあらゆる例又は例示的文言（例えば「など（ｓｕｃｈ ａｓ）」）の使用は、単に、材料及び方法をより良好に例示するためのものであり、別様に特許請求されない限り、本書の範囲に限定を課すものではない。本明細書中のいかなる文言も、開示されている材料及び方法の実践に不可欠な、特許請求されていない何らかの要素を示すものと解釈すべきではない。
この明細書全体を通じての、「一実施形態（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」、「ある種の実施形態（ｃｅｒｔａｉｎ ｅｍｂｏｄｉｍｅｎｔｓ）」、「一又は複数の実施形態（ｏｎｅ ｏｒ ｍｏｒｅ ｅｍｂｏｄｉｍｅｎｔｓ）」、又は、「実施形態（ａｎ ｅｍｂｏｄｉｍｅｎｔ）」に対する言及は、その実施形態に関連して説明されている、ある特定の特徴、構造、材料、又は特性が、本開示の少なくとも１つの実施形態に含まれることを意味する。ゆえに、この明細書全体の様々な箇所における「一又は複数の実施形態では」、「ある種の実施形態では」、「一実施形態では」、又は「実施形態において」といった表現の表出は、必ずしも、本開示の同一の実施形態に言及するものではない。更に、特定の特徴、構造、材料、又は特性は、一又は複数の実施形態において、任意の最適な方式で組み合わされうる。
本書の開示は特定の実施形態を参照して説明されているが、これらの実施形態は本開示の原理及び応用の例示にすぎないことを、理解されたい。本開示の本質及び範囲から逸脱しなければ、本開示の方法及び装置に対して様々な改変及び変形がなされうることが、当業者には自明となろう。ゆえに、本開示は、付随する特許請求の範囲及びその均等物に含まれる改変例及び変形例を含むことが意図されている。

Claims (15)

  1. ドープされた酸化ハフニウム膜を形成する方法であって、
    処理チャンバ内で基板をハフニウム前駆体に曝露して、ハフニウム含有単層を堆積させることと、
    前記処理チャンバの前記ハフニウム前駆体をパージすることと、
    前記ハフニウム含有単層と反応する第１酸化体に前記基板を曝露して、酸化ハフニウム単層を形成することと、
    前記処理チャンバの前記第１酸化体をパージすることとを含む、
    第１堆積サイクル、及び
    処理チャンバ内で前記基板をハフニウム前駆体に曝露して、前記酸化ハフニウム単層上に第２ハフニウム含有単層を堆積させることと、
    前記処理チャンバの前記ハフニウム前駆体をパージすることと、
    前記基板をドーパント前駆体に曝露して、前記第２ハフニウム含有単層を有する前記基板の上にドーパント含有層を堆積させることと、
    前記処理チャンバの前記ドーパント前駆体をパージすることと、
    前記第２ハフニウム含有単層及び前記ドーパント含有層と反応する第２酸化体に前記基板を曝露して、ドープされた酸化ハフニウム膜を前記基板上に形成することと、
    前記処理チャンバの前記第２酸化体をパージすることとを含む、
    第２堆積サイクル、並びに
    ０．５～１０ｎｍの厚さを有し、かつ合計１５０以下の単層を有するドープされた酸化ハフニウム膜を形成するために、前記第１堆積サイクル又は前記第２堆積サイクルの一又は複数を反復することを含み、
    ドーパントの濃度が、各単層において変更される、
    方法。
  2. 前記ドーパントが、アルミニウム（Ａｌ）、ケイ素（Ｓｉ）、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ガドリニウム（Ｇｄ）、又はストロンチウム（Ｓｒ）、のうちの一又は複数から選択される、請求項１に記載の方法。
  3. 前記ハフニウム前駆体が、テトラキス（エチルメチルアミド）ハフニウム（ＩＶ）（ＴＥＭＡＨｆ）、テトラキス（ジメチルアミド）ハフニウム（ＩＶ）（ＴＤＭＡＨｆ）、テトラキス（ジエチルアミド）ハフニウム（ＩＶ）（ＴＤＥＡＨｆ）、四塩化ハフニウム（ＨｆＣｌ４）、ハフニウムイソプロポキシドイソプロパノール付加物、ハフニウム（ＩＶ）ｔｅｒｔ－ブトキシド、ジメチルビス（シクロペンタジエニル）ハフニウム（ＩＶ）、ビス（トリメチルシリル）アミドハフニウム（ＩＶ）クロリド、ビス（メチル－η５－シクロペンタジエニル）メトキシメチルハフニウム、又はビス（メチル－η５－シクロペンタジエニル）ジメチルハフニウム、のうちの一又は複数から選択される、請求項１に記載の方法。
  4. 前記ドーパント前駆体が、トリメチルアルミニウム（ＴＭＡ）、トリエチルアルミニウム（ＴＥＡ）、塩化アルミニウム（ＡｌＣｌ３）、四塩化ケイ素（ＳｉＣｌ４）、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６）、ビス（ジエチルアミノ）シラン、トリス（ジメチルアミノ）シラン、トリス（イソプロピルシクロペンタジエニル）ランタン、トリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナト）ランタン（ＩＩＩ）（Ｌａ（ｔｈｄ）３）、トリス（シクロペンタジエニル）ランタン（ＩＩＩ）（ＬａＣｐ３）、トリス（イソプロピルシクロペンタジエニル）ランタン（ＩＩＩ）（Ｌａ（ＣｐｉＰｒ）３）、テトラキス（エチルメチルアミド）ジルコニウム（ＩＶ）（ＴＥＭＡＺｒ）、テトラキス（ジメチルアミド）ジルコニウム（ＩＶ）（ＴＤＭＡＺｒ）、テトラキス（２，２，６，６－テトラメチル－３、５－ヘプタンジオナト）ジルコニウム、ジルコニウム（ＩＶ）２－エチルヘキサノエート、ジルコニウム（ＩＶ）ジブトキシド（ビス－２，４－ペンタンジオナト）、テトラキス（ジエチルアミド）ジルコニウム（ＩＶ）（ＴＤＥＡＺｒ）、ジメチル－ビス（ペンタメチルシクロペンタジエニル）ジルコニウム（ＩＶ）、ビス（メチル－η５－シクロペンタジエニル）メトキシメチルジルコニウム、ビス（シクロペンタジエニル）ジルコニウム（ＩＶ）二水素化物、四塩化ジルコニウム（ＺｒＣｌ４）、トリス（シクロペンタジエニル）イットリウム（ＩＩＩ）（Ｙｃｐ３）、トリス（メチルシクロペンタジエニル）イットリウム（ＩＩＩ）（（ＭｅＣｐ）３Ｙ）、トリス（エチルシクロペンタジエニル）イットリウム（ＩＩＩ）（（ＥｔＣｐ）３Ｙ）、トリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナト）イットリウム（ＩＩＩ）（Ｙ（ｔｈｄ）３）、トリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナト）ガドリニウム（ＩＩＩ）（Ｇｄ（ｔｈｄ）３）、トリス（メチルシクロペンタジエニル）ガドリニウム（ＩＩＩ）（（ＭｅＣｐ）３Ｇｄ）、トリス（エチルシクロペンタジエニル）ガドリニウム（ＩＩＩ）（（ＥｔＣｐ）３Ｇｄ）、ビス（トリイソプロピルシクロペンタジエニル）ストロンチウム（ＩＩ）（（ｉ－Ｐｒ３Ｃｐ）２Ｓｒ）、ビス（トリメチル－ｎ－プロピルシクロペンタジエニル）ストロンチウム（ＩＩ）（（ｎ－ＰｒＭｅ３Ｃｐ）２Ｓｒ）、又はビス（メチルシクロペンタジエニル）ストロンチウム（ＩＩ）（Ｓｒ（ｔｈｄ）２）、のうちの一又は複数から選択される、請求項１に記載の方法。
  5. 前記ドープされた酸化ハフニウム膜が、１モル％～４０モル％のドーパントを含む、請求項１に記載の方法。
  6. 前記第１酸化体と前記第２酸化体とが個別に、Ｈ２Ｏ、酸素分子（Ｏ２）、オゾン（Ｏ３）、直接Ｏ２プラズマ、又は遠隔Ｏ２プラズマから選択される、請求項１に記載の方法。
  7. ドーパント含有層の各々の１００％未満が、ドーパントで構成される、請求項１に記載の方法。
  8. ドープされた酸化ハフニウム膜を形成する方法であって、
    基板をハフニウム前駆体、パージガス、第１酸化体、そしてパージガスに順次曝露することを含む第１プロセスサイクルにおいて、酸化ハフニウム単層を形成することと、
    前記基板をハフニウム前駆体、パージガス、ドーパント前駆体、パージガス、第２酸化体、そしてパージガスに順次曝露することを含む第２プロセスサイクルにおいて、ドープされた酸化ハフニウム単層を形成することと、
    ０．５ｎｍ～１０ｎｍの厚さを有するドープされた酸化ハフニウム膜を形成するために、前記第１プロセスサイクル又は前記第２プロセスサイクルの一又は複数を反復することとを含み、
    ドーパントの濃度が、各単層において変更される、
    方法。
  9. 前記ハフニウム前駆体が、テトラキス（エチルメチルアミド）ハフニウム（ＩＶ）（ＴＥＭＡＨｆ）、テトラキス（ジメチルアミド）ハフニウム（ＩＶ）（ＴＤＭＡＨｆ）、テトラキス（ジエチルアミド）ハフニウム（ＩＶ）（ＴＤＥＡＨｆ）、四塩化ハフニウム（ＨｆＣｌ４）、ハフニウムイソプロポキシドイソプロパノール付加物、ハフニウム（ＩＶ）ｔｅｒｔ－ブトキシド、ジメチルビス（シクロペンタジエニル）ハフニウム（ＩＶ）、ビス（トリメチルシリル）アミドハフニウム（ＩＶ）クロリド、ビス（メチル－η５－シクロペンタジエニル）メトキシメチルハフニウム、又はビス（メチル－η５－シクロペンタジエニル）ジメチルハフニウム、のうちの一又は複数から選択される、請求項８に記載の方法。
  10. 前記ドーパント前駆体が、トリメチルアルミニウム（ＴＭＡ）、トリエチルアルミニウム（ＴＥＡ）、塩化アルミニウム（ＡｌＣｌ３）、四塩化ケイ素（ＳｉＣｌ４）、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６）、ビス（ジエチルアミノ）シラン、トリス（ジメチルアミノ）シラン、トリス（イソプロピルシクロペンタジエニル）ランタン、トリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナト）ランタン（ＩＩＩ）（Ｌａ（ｔｈｄ）３）、トリス（シクロペンタジエニル）ランタン（ＩＩＩ）（ＬａＣｐ３）、トリス（イソプロピルシクロペンタジエニル）ランタン（ＩＩＩ）（Ｌａ（ＣｐｉＰｒ）３）、テトラキス（エチルメチルアミド）ジルコニウム（ＩＶ）（ＴＥＭＡＺｒ）、テトラキス（ジメチルアミド）ジルコニウム（ＩＶ）（ＴＤＭＡＺｒ）、テトラキス（２，２，６，６－テトラメチル－３、５－ヘプタンジオナト）ジルコニウム、ジルコニウム（ＩＶ）２－エチルヘキサノエート、ジルコニウム（ＩＶ）ジブトキシド（ビス－２，４－ペンタンジオナト）、テトラキス（ジエチルアミド）ジルコニウム（ＩＶ）（ＴＤＥＡＺｒ）、ジメチル－ビス（ペンタメチルシクロペンタジエニル）ジルコニウム（ＩＶ）、ビス（メチル－η５－シクロペンタジエニル）メトキシメチルジルコニウム、ビス（シクロペンタジエニル）ジルコニウム（ＩＶ）二水素化物、四塩化ジルコニウム（ＺｒＣｌ４）、トリス（シクロペンタジエニル）イットリウム（ＩＩＩ）（ＹＣｐ３）、トリス（メチルシクロペンタジエニル）イットリウム（ＩＩＩ）（（ＭｅＣｐ）３Ｙ）、トリス（エチルシクロペンタジエニル）イットリウム（ＩＩＩ）（（ＥｔＣｐ）３Ｙ）、トリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナト）イットリウム（ＩＩＩ）（Ｙ（ｔｈｄ）３）、トリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナト）ガドリニウム（ＩＩＩ）（Ｇｄ（ｔｈｄ）３）、トリス（メチルシクロペンタジエニル）ガドリニウム（ＩＩＩ）（（ＭｅＣｐ）３Ｇｄ）、トリス（エチルシクロペンタジエニル）ガドリニウム（ＩＩＩ）（（ＥｔＣｐ）３Ｇｄ）、ビス（トリイソプロピルシクロペンタジエニル）ストロンチウム（ＩＩ）（（ｉ－Ｐｒ３Ｃｐ）２Ｓｒ）、ビス（トリメチル－ｎ－プロピルシクロペンタジエニル）ストロンチウム（ＩＩ）（（ｎ－ＰｒＭｅ３Ｃｐ）２Ｓｒ）、又はビス（メチルシクロペンタジエニル）ストロンチウム（ＩＩ）（Ｓｒ（ｔｈｄ）２）、のうちの一又は複数から選択される、請求項８に記載の方法。
  11. 前記ドープされた酸化ハフニウム膜が、１モル％～４０モル％のドーパント酸化物を含む、請求項８に記載の方法。
  12. 前記第１酸化体と前記第２酸化体とが、Ｈ２Ｏ、酸素分子（Ｏ２）、オゾン（Ｏ３）、直接Ｏ２プラズマ、又は遠隔Ｏ２プラズマから選択される、請求項８に記載の方法。
  13. 前記ドープされた酸化ハフニウム膜が、合計３０以下の単層を有する、請求項８に記載の方法。
  14. 基板上の薄膜であって、アルミニウム（Ａｌ）、ケイ素（Ｓｉ）、ジルコニウム（Ｚｒ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ガドリニウム（Ｇｄ）、又はストロンチウム（Ｓｒ）のうちの一又は複数を含むドーパントがドープされたＨｆＯ２ の３０以下の単層を備え、前記ドーパントは１モル％～９モル％の範囲内の量で存在しており、前記薄膜が１０～５０μＣｃｍ－２の残留分極を有し、前記ドーパントの濃度が、前記薄膜の各単層において異なる、
    薄膜。
  15. 前記薄膜が、酸化アルミニウムがドープされたＨｆＯ２ の３０未満の単層を備え、前記酸化アルミニウムは４モル％～８モル％の範囲内の量で存在しており、前記薄膜が０．５ｎｍ～１０ｎｍの範囲内の厚さを有する、請求項１４に記載の薄膜。
JP2020570952A 2018-06-21 2019-06-07 酸化ハフニウムの薄膜におけるドーパント濃度のチューニング可能性 Active JP7123189B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862688120P 2018-06-21 2018-06-21
US62/688,120 2018-06-21
PCT/US2019/035924 WO2019245751A1 (en) 2018-06-21 2019-06-07 Tunability of dopant concentration in thin hafnium oxide films

Publications (2)

Publication Number Publication Date
JP2021528856A JP2021528856A (ja) 2021-10-21
JP7123189B2 true JP7123189B2 (ja) 2022-08-22

Family

ID=68982139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020570952A Active JP7123189B2 (ja) 2018-06-21 2019-06-07 酸化ハフニウムの薄膜におけるドーパント濃度のチューニング可能性

Country Status (6)

Country Link
US (1) US20190393029A1 (ja)
JP (1) JP7123189B2 (ja)
KR (1) KR102538510B1 (ja)
CN (1) CN112313775A (ja)
TW (1) TWI815891B (ja)
WO (1) WO2019245751A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7123622B2 (ja) 2018-05-18 2022-08-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN111549329A (zh) * 2020-05-13 2020-08-18 湘潭大学 铁电薄膜的制备方法、铁电存储器及其制备方法
WO2023223677A1 (ja) * 2022-05-18 2023-11-23 パナソニックＩｐマネジメント株式会社 キャパシタ、電気回路、回路基板、機器、及び蓄電デバイス
CN114988470B (zh) * 2022-05-26 2024-04-05 湘潭大学 一种氧化铪基铁电薄膜、电容结构、晶体管及制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005505920A (ja) 2001-10-02 2005-02-24 エーエスエム アメリカ インコーポレイテッド 高ｋ誘電膜への窒素の取り込み
JP2007266464A (ja) 2006-03-29 2007-10-11 Hitachi Ltd 半導体集積回路装置の製造方法
JP2007537605A (ja) 2004-05-12 2007-12-20 アプライド　マテリアルズ　インコーポレイテッド ハフニウム含有高誘電率誘電材料の原子層堆積用の装置および方法
US20080182427A1 (en) 2007-01-26 2008-07-31 Lars Oberbeck Deposition method for transition-metal oxide based dielectric
JP2013026276A (ja) 2011-07-15 2013-02-04 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
WO2013150920A1 (ja) 2012-04-05 2013-10-10 東京エレクトロン株式会社 半導体デバイスの製造方法及び基板処理システム
JP2015106713A (ja) 2013-12-01 2015-06-08 アイクストロン、エスイー 誘電性複合体構造の作製方法及び装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101304395B1 (ko) * 2004-05-12 2013-09-10 어플라이드 머티어리얼스, 인코포레이티드 하프늄-함유 높은-ｋ 유전체 물질의 원자 층 증착을 위한 장치 및 방법
US7560395B2 (en) * 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
US7508648B2 (en) * 2005-02-08 2009-03-24 Micron Technology, Inc. Atomic layer deposition of Dy doped HfO2 films as gate dielectrics
US9231206B2 (en) * 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
US20150255267A1 (en) * 2014-03-09 2015-09-10 Tokyo Electron Limited Atomic Layer Deposition of Aluminum-doped High-k Films
US10153155B2 (en) * 2015-10-09 2018-12-11 University Of Florida Research Foundation, Incorporated Doped ferroelectric hafnium oxide film devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005505920A (ja) 2001-10-02 2005-02-24 エーエスエム アメリカ インコーポレイテッド 高ｋ誘電膜への窒素の取り込み
JP2007537605A (ja) 2004-05-12 2007-12-20 アプライド　マテリアルズ　インコーポレイテッド ハフニウム含有高誘電率誘電材料の原子層堆積用の装置および方法
JP2007266464A (ja) 2006-03-29 2007-10-11 Hitachi Ltd 半導体集積回路装置の製造方法
US20080182427A1 (en) 2007-01-26 2008-07-31 Lars Oberbeck Deposition method for transition-metal oxide based dielectric
JP2013026276A (ja) 2011-07-15 2013-02-04 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
WO2013150920A1 (ja) 2012-04-05 2013-10-10 東京エレクトロン株式会社 半導体デバイスの製造方法及び基板処理システム
JP2015106713A (ja) 2013-12-01 2015-06-08 アイクストロン、エスイー 誘電性複合体構造の作製方法及び装置

Also Published As

Publication number Publication date
TWI815891B (zh) 2023-09-21
TW202338140A (zh) 2023-10-01
US20190393029A1 (en) 2019-12-26
TW202000971A (zh) 2020-01-01
WO2019245751A1 (en) 2019-12-26
JP2021528856A (ja) 2021-10-21
KR102538510B1 (ko) 2023-06-01
KR20210010659A (ko) 2021-01-27
CN112313775A (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
JP7123189B2 (ja) 酸化ハフニウムの薄膜におけるドーパント濃度のチューニング可能性
CN109690736B (zh) 高压缩/拉伸的翘曲晶片上的厚钨硬掩模膜沉积
KR102658746B1 (ko) 플라즈마 및/또는 열 처리를 사용하여 산화하프늄 기반 강유전체 재료의 성능을 개선하기 위한 방법들
CN108493152B (zh) 创建气隙的方法
CN105518827B (zh) 实现无缝钴间隙填充的方法
US7902018B2 (en) Fluorine plasma treatment of high-k gate stack for defect passivation
TW201629267A (zh) 形成有低電阻及淺接面深度之膜的方法
US9224594B2 (en) Surface preparation with remote plasma
KR20170017779A (ko) 알루미늄 및 질소 함유 물질의 선택적 퇴적
KR20150079470A (ko) 펄싱된 플라즈마 노출을 사용하여 플라즈마 강화된 원자층 증착
WO2014035933A1 (en) Methods and apparatus for forming tantalum silicate layers on germanium or iii-v semiconductor devices
CN101401194B (zh) 使用低能量等离子体系统制造高介电常数晶体管栅极的方法和装置
KR20210043745A (ko) 선택적 산화알루미늄 막 증착
WO2006039029A2 (en) A method for forming a thin complete high-permittivity dielectric layer
TW201621080A (zh) 用於先進互連應用之超薄介電質擴散阻障物層與蝕刻終止層
TW202247469A (zh) 以偶極膜工程化的mosfet閘極
JP2011101017A (ja) 深溝ライナ除去方法
TW201905228A (zh) 用於無孔隙之氮化矽縫隙填充之方法與設備
TWI838267B (zh) 薄膜及沉積薄膜的方法
CN107689393B (zh) 一种半导体器件及其制造方法
TW202338144A (zh) 電漿輔助膜形成方法
US9355820B2 (en) Methods for removing carbon containing films
TW202335080A (zh) 形成金屬氮化物膜之方法
WO2022159152A1 (en) Metal cap for contact resistance reduction
Consiglio Metallorganic chemical vapor deposition and atomic layer deposition approaches for the growth of hafnium-based thin films from dialkylamide precursors for advanced CMOS gate stack applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220809

R150 Certificate of patent or registration of utility model

Ref document number: 7123189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150