KR20210043745A - 선택적 산화알루미늄 막 증착 - Google Patents

선택적 산화알루미늄 막 증착 Download PDF

Info

Publication number
KR20210043745A
KR20210043745A KR1020217010967A KR20217010967A KR20210043745A KR 20210043745 A KR20210043745 A KR 20210043745A KR 1020217010967 A KR1020217010967 A KR 1020217010967A KR 20217010967 A KR20217010967 A KR 20217010967A KR 20210043745 A KR20210043745 A KR 20210043745A
Authority
KR
South Korea
Prior art keywords
film
aluminum
metal
substrate
isomer
Prior art date
Application number
KR1020217010967A
Other languages
English (en)
Other versions
KR102521792B1 (ko
Inventor
리치 우
훙 응우옌
바스카르 죠티 부얀
마크 샐리
펑 큐. 리우
데이비드 톰슨
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20210043745A publication Critical patent/KR20210043745A/ko
Application granted granted Critical
Publication of KR102521792B1 publication Critical patent/KR102521792B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C23C16/20—Deposition of aluminium only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

막들을 증착하는 방법들이 설명된다. 구체적으로, 금속 산화물 막들을 증착하는 방법들이 설명된다. 금속 산화물 막은, 기판을 유기금속성 전구체에 노출시키고 이어서 산화제에 대한 노출이 후속됨으로써 유전체 층에 대하여 금속 층 상에 선택적으로 증착된다.

Description

선택적 산화알루미늄 막 증착
본 발명의 실시예들은, 전자 디바이스 제조 분야 및 디바이스 패터닝을 위한 방법들에 관한 것이다. 더 상세하게는, 본 개시내용의 실시예들은 산화알루미늄 막들을 증착하기 위한 방법들을 제공한다.
반도체 기술은 빠른 속도로 발전해 왔으며, 단위 공간 당 더 고속의 처리 및 저장을 제공하는 기술이 발전함에 따라 디바이스 치수들이 축소되어 왔다. 치수들이 7 nm에 도달함에 따라, 리소그래피를 사용하는 패터닝은 극도로 난제가 되었을 뿐만 아니라 매우 고가가 되었다. 선택적 증착은, 비용이 많이 드는 리소그래피 패터닝의 필요성을 배제할 수 있는 대안이다.
최근에, 유전체 물질들에 대한 유전체 차단에 관심이 존재해 왔다. 하나의 기존 해결책은 리소그래피를 사용하여 하나의 표면을 마스킹하는 것이지만, 이러한 방법은 정렬 오류들에 의해 매우 제한된다. 다른 해결책은, 유전체에 선택적으로 흡착되는 자기-조립 단층(SAM; self-assembled monolayer)들을 사용하여 후속 ALD 성장을 선택적으로 차단하는 것이다.
이상적으로, 자기-조립 단층(SAM)들은 금속 기판 상에서는 거의 성장하지 않고 유전체 기판 상에 선택적으로 증착되어 금속 산화물들(예컨대, 산화알루미늄 등)이 금속 상에 성장할 수 있게 하는 한편, 유전체 상에서는, SAM들이 그를 차단하므로 어떠한 금속 산화물도 성장하지 않는다. 그러나, 유전체 상에 금속 산화물 증착이 존재하는데, 그 이유는, 금속 산화물 막 증착 동안, SAM 또는 유전체의 층에서의 일부 금속 전구체들 및 물의 흡수의 용이성으로 인해 금속 및 물 전구체들이 유전체/SAM들 상에서 성장하기 시작하기 때문이다. 산화알루미늄을 증착하기 위한 종래의 트리메틸 알루미늄(TMA) 및 물의 사용은 선택성 요건들을 충족시키지 못한다. 따라서, 선택성 요건들이 충족되지 않는다. 그에 따라서, 산화알루미늄 막들을 선택적으로 증착하면서 바람직한 특성들을 갖는 산화알루미늄 막들을 또한 제공하는 방법들에 대한 필요성이 존재한다.
집적 회로들을 제조하기 위한 방법들이 설명된다. 하나 이상의 실시예에서, 막을 증착하는 방법이 설명된다. 방법은, 금속 층 및 유전체 층을 갖는 기판을 처리 챔버에 위치시키는 단계를 포함한다. 기판은, 유전체 층에 대하여 금속 층 상에 금속 막을 선택적으로 증착하기 위해 유기금속성 전구체에 노출된다. 처리 챔버에서 유기금속성 전구체가 퍼징된다. 기판은, 금속 층 상에 금속 산화물 막을 형성하기 위해 금속 막과 반응하도록 산화제에 노출된다. 처리 챔버에서 산화제가 퍼징된다.
하나 이상의 실시예에서, 막을 증착하는 방법이 설명된다. 방법은, 상부에 금속 층 및 유전체 층을 갖는 기판의 유기금속성 전구체, 퍼지 가스, 산화제, 및 퍼지 가스에 대한 순차적 노출을 포함하는 프로세스 사이클로 금속 산화물 막을 선택적으로 형성하는 단계를 포함한다. 프로세스 사이클은, 금속 층 상에 금속 산화물 막을 선택적으로 형성하도록 반복되며, 금속 산화물 막은 약 0.5 nm 내지 약 10 nm의 두께를 갖고, 유전체 층에는 금속 산화물 막이 실질적으로 없다.
하나 이상의 실시예에서, 막을 증착하는 방법이 설명된다. 방법은, 유전체 층에 인접한 금속 층을 갖는 기판의 알루미늄 전구체, 퍼지 가스, 산화제, 및 퍼지 가스에 대한 순차적 노출을 포함하는 프로세스 사이클로 산화알루미늄 막을 선택적으로 형성하는 단계를 포함한다. 프로세스 사이클은, 금속 층 상에 산화알루미늄 막을 선택적으로 형성하도록 반복되며, 산화알루미늄 막은 약 2 nm 내지 약 10 nm의 두께를 갖고, 유전체 층에는 산화알루미늄이 실질적으로 없다.
본 개시내용의 상기 언급된 특징들이 상세하게 이해될 수 있는 방식으로, 위에서 간략하게 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조하여 이루어질 수 있으며, 이러한 실시예들 중 일부가 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 개시내용의 단지 전형적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 유의되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다. 유사한 참조번호들이 유사한 요소들을 표시하는 첨부된 도면들의 도해들에서, 본원에 설명되는 바와 같은 실시예들이 제한으로서가 아니라 예로서 예시된다.
도 1은 본원에 설명된 실시예들에 따른, 박막을 형성하는 방법의 일 실시예의 프로세스 흐름도를 도시한다.
도 2a는 하나 이상의 실시예에 따른 기판의 단면도를 예시한다.
도 2b는 하나 이상의 실시예에 따른 기판의 평면도를 예시한다.
도 3a는 하나 이상의 실시예에 따른 기판의 단면도를 예시한다.
도 3b는 하나 이상의 실시예에 따른 기판의 평면도를 예시한다.
도 4a는 하나 이상의 실시예에 따른 기판의 단면도를 예시한다.
도 4b는 하나 이상의 실시예에 따른 기판의 평면도를 예시한다.
도 5는 본 개시내용의 하나 이상의 실시예에 따른 프로세스 챔버의 블록도이다.
도 6은 본 개시내용의 하나 이상의 실시예에 따른 클러스터 툴의 개략도이다.
본 개시내용의 몇몇 예시적인 실시예들을 설명하기 전에, 본 개시내용은 하기의 설명에서 기술되는 구성 또는 프로세스 단계들의 세부사항들로 제한되지 않음이 이해되어야 한다. 본 개시내용은 다른 실시예들이 가능하며, 다양한 방식들로 실시되거나 수행되는 것이 가능하다.
본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "기판"이라는 용어는 프로세스가 작용하는 표면 또는 표면의 일부분을 지칭한다. 기판에 대한 언급은, 맥락이 명확히 달리 표시하지 않는 한, 기판의 일부분만을 지칭할 수 있다는 것이 관련 기술분야의 통상의 기술자들에 의해 또한 이해될 것이다. 부가적으로, 기판 상의 증착에 대한 언급은, 하나 이상의 막 또는 피쳐가 상부에 증착 또는 형성된 기판, 및 베어(bare) 기판 둘 모두를 의미할 수 있다.
본원에서 사용되는 바와 같이, "피쳐" 또는 "토포그래피 피쳐"라는 용어는 개구, 트렌치, 비아, 피크 등 중 하나 이상을 지칭한다.
본원에서 사용되는 바와 같은 "기판"은, 제조 프로세스 동안 그 위에서 막 처리가 수행되는 임의의 기판 또는 기판 상에 형성된 물질 표면을 지칭한다. 예컨대, 처리가 수행될 수 있는 기판 표면은, 응용에 따라, 규소, 산화규소, 응력가해진 규소(strained silicon), 절연체상 규소(SOI; silicon on insulator), 탄소 도핑된 산화규소들, 비정질 규소, 도핑된 규소, 게르마늄, 갈륨 비소화물, 유리, 사파이어와 같은 물질들, 및 임의의 다른 물질들, 이를테면 금속들, 금속 질화물들, 금속 합금들, 및 다른 전도성 물질들을 포함한다. 기판들은, 비-제한적으로, 반도체 웨이퍼들을 포함한다. 기판들은, 기판 표면을 연마, 식각, 환원, 산화, 히드록실화, 어닐링, 및/또는 베이킹하기 위해 전처리 프로세스에 노출될 수 있다. 본 개시내용에서, 기판 자체의 표면 상에 직접적으로 막 처리를 하는 것에 부가하여, 개시되는 막 처리 단계들 중 임의의 막 처리 단계는 또한, 아래에서 더 상세히 개시되는 바와 같이, 기판 상에 형성된 하부층 상에 수행될 수 있으며, "기판 표면"이라는 용어는 맥락이 나타내는 바에 따라 그러한 하부층을 포함하도록 의도된다. 따라서, 예컨대, 막/층 또는 부분적인 막/층이 기판 표면 상에 증착된 경우, 새롭게 증착된 막/층의 노출된 표면이 기판 표면이 된다.
본원에서 사용되는 바와 같이, "유전체"라는 용어는 인가된 전기장에 의해 분극될 수 있는 전기 절연체 물질을 지칭한다. 하나 이상의 실시예에서, 유전체 물질은, 산화물들, 예컨대, SiO2, Ta2O5, Al2O3, 질화물들, 예컨대 Si3N4, 및 바륨 스트론튬 티타네이트(BST)를 포함하지만 이에 제한되지 않는다. 하나 이상의 실시예에서, 유전체 물질은 이산화규소(SiO2)를 포함한다. 일부 실시예들에서, 막 조성은 이상적인 분자식에 대하여 비-화학량론적이다. 예컨대, 일부 실시예들에서, 유전체 물질은, 산화물들(예컨대, 산화규소, 산화탄탈럼, 산화알루미늄), 질화물들(예컨대, 질화규소(SiN), 탄화물들(예컨대, 탄화규소(SiC)), 산탄화물들(예컨대, 산탄화규소(SiOC)), 옥시니트로카바이드들(예컨대, 산탄질화규소(SiNCO)), 및 바륨 스트론튬 티타네이트(BST)를 포함하지만 이에 제한되지 않는다.
하나 이상의 실시예에서, "고-k 유전체"라는 용어는 (예컨대 이산화규소와 비교하여) 높은 유전 상수를 갖는 물질을 지칭한다. 하나 이상의 실시예에서, 고-k 유전체 물질은, HfO2, ZrO2, VO2, TiO2, SnO2, Al2O3, 또는 ZnO 중 하나 이상으로부터 선택된다. 하나 이상의 특정 실시예에서, 고-k 유전체 물질은 본질적으로 Al2O3로 이루어지거나 그를 포함한다. 본원에서 사용되는 바와 같이, "본질적으로 ~로 이루어진다"라는 용어는, 벌크 막의 조성이 총 원소 조성 중 총 합이 95 중량 %, 98 중량 %, 99 중량 %, 또는 99.5 중량 %로 특정되는 원소들을 포함한다는 것을 의미한다. 일부 실시예들에서, 고-k 유전체 물질은 본질적으로 알루미늄 원자들로 이루어지거나 그를 포함한다.
본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "전구체", "반응물", "반응성 가스" 등의 용어들은, 기판 표면과 반응할 수 있는 임의의 가스상 종을 지칭하기 위해 상호교환가능하게 사용된다.
본원에서 사용되는 바와 같은 "원자 층 증착" 또는 "주기적 증착"은, 기판 표면 상에 물질의 층을 증착하기 위한, 2개 이상의 반응성 화합물의 순차적 노출을 지칭한다. 기판 또는 기판의 부분이, 처리 챔버의 반응 구역 내에 도입되는 2개 이상의 반응성 화합물에 개별적으로 노출된다. 시간-도메인 ALD 프로세스에서, 각각의 반응성 화합물에 대한 노출은, 시간 지연에 의해 분리되어 각각의 화합물이 기판 표면 상에 부착되고/거나 그와 반응된 다음 처리 챔버로부터 퍼징되는 것이 허용된다. 이러한 반응성 화합물들은 기판에 순차적으로 노출된다고 일컬어진다. 공간적 ALD 프로세스에서, 기판 표면의 상이한 부분들 또는 기판 표면 상의 물질은, 기판 상의 임의의 주어진 지점이 하나 초과의 반응성 화합물에 실질적으로 동시에 노출되지 않도록 2개 이상의 반응성 화합물에 동시에 노출된다. 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, 이와 관련하여 사용되는 "실질적으로"라는 용어는, 관련 기술분야의 통상의 기술자들에 의해 이해될 바와 같이, 기판의 작은 부분이 확산으로 인해 다수의 반응성 가스들에 동시에 노출될 수도 있는 가능성이 존재하고, 그 동시의 노출은 의도치 않은 것임을 의미한다.
시간-도메인 ALD 프로세스의 일 양상에서, 제1 반응성 가스(즉, 제1 전구체 또는 화합물 A, 예컨대 알루미늄 전구체)가 반응 구역 내로 펄싱되고 이어서 제1 시간 지연이 후속된다. 다음으로, 제2 전구체 또는 화합물 B(예컨대, 산화제)가 반응 구역 내로 펄싱되고 이어서 제2 지연이 후속된다. 각각의 시간 지연 동안, 아르곤과 같은 퍼지 가스가 처리 챔버 내에 도입되어 반응 구역을 퍼징하거나, 그렇지 않으면, 임의의 잔류 반응성 화합물 또는 반응 부산물들을 반응 구역으로부터 제거한다. 대안적으로, 퍼지 가스는, 반응성 화합물들의 펄스들 사이의 시간 지연 동안 퍼지 가스만이 유동하도록, 증착 프로세스 전체에 결쳐 연속적으로 유동할 수 있다. 반응성 화합물들은, 원하는 막 또는 막 두께가 기판 표면 상에 형성될 때까지 교번적으로 펄싱된다. 어느 시나리오에서든, 화합물 A, 퍼지 가스, 화합물 B, 및 퍼지 가스를 펄싱하는 ALD 프로세스가 한 사이클이다. 사이클은, 화합물 A 또는 화합물 B로 시작되어 미리 결정된 두께를 갖는 막이 달성될 때까지 사이클의 개개의 순서가 계속될 수 있다.
공간적 ALD 프로세스의 실시예에서, 제1 반응성 가스 및 제2 반응성 가스(예컨대, 질소 가스)는 동시에 반응 구역으로 전달되지만, 불활성 가스 커튼 및/또는 진공 커튼에 의해 분리된다. 기판은, 기판 상의 임의의 주어진 지점이 제1 반응성 가스 및 제2 반응성 가스에 노출되도록 가스 전달 장치에 대해 이동된다.
본원에서 사용되는 바와 같이, "화학 기상 증착"은, 기판 표면이 전구체들 및/또는 공-시약들에 동시에 또는 실질적으로 동시에 노출되는 프로세스를 지칭한다. 본원에서 사용되는 바와 같이, "실질적으로 동시에"는, 전구체들의 대부분의 노출들에 대해 중첩이 존재하는 경우 또는 공동-유동을 지칭한다.
플라즈마 강화 화학 기상 증착(PECVD)은 비용 효율 및 막 특성 다용도성으로 인해 박막들을 증착하는 데 광범위하게 사용된다. PECVD 프로세스에서, 예컨대, 탄화수소 소스, 이를테면, 캐리어 가스에 비말동반된 액체상 탄화수소의 증기 또는 가스상 탄화수소가 PECVD 챔버 내에 도입된다. 플라즈마 개시 가스, 전형적으로 헬륨이 또한, 챔버 내에 도입된다. 이어서, 여기된 CH-라디칼들을 생성하기 위해 플라즈마가 챔버에서 개시된다. 여기된 CH-라디칼들은 챔버에 위치된 기판의 표면에 화학적으로 결합되어, 원하는 막을 기판 상에 형성한다. PECVD 프로세스를 참조하여 본원에 설명된 실시예들은 임의의 적합한 박막 증착 시스템을 사용하여 수행될 수 있다. 본원에 설명된 임의의 장치 설명은 예시적이며, 본원에 설명된 실시예들의 범위를 제한하는 것으로서 해석되거나 이해되어서는 안 된다.
하나 이상의 실시예에서, 유전체 차단 물질이 유전체 물질들 상에 증착된다. 전형적으로, 리소그래피가 사용되어 하나의 표면을 마스킹할 수 있지만, 이러한 방법은 정렬 오류들에 의해 매우 제한된다. 다른 해결책은, 유전체에 선택적으로 흡착되는 자기-조립 단층(SAM)들을 사용하여 후속 ALD 성장을 선택적으로 차단하는 것이다. 이러한 프로세스는 자기-정렬되지만, 이러한 프로세스가 유전체 상의 약간의 ALD 성장뿐만 아니라 금속 상의 약간의 ALD 차단을 허용할 수 있다는 점에서 문제가 된다. SAM은 또한 표면 상에 탄소 오염물들을 남긴다. 하나 이상의 실시예의 방법은, 금속 층 상의 고-k 금속 산화물 물질, 예컨대, 산화알루미늄 층의 선택적 증착을 제공한다. 고-k 금속 산화물 물질의 증착은 유전체 물질(예컨대, SiO2/Si, 질화규소(SiN), 산화규소(SiOx), 탄질화규소(SiCN) 등) 상의 성장에 대하여 선택적이다.
하나 이상의 실시예에서, 자기-조립 단층(SAM)들과 함께 사용될 때, 산화제와의 조합으로 비교적 큰 직경을 갖는 알루미늄 전구체를 사용하는 증착은, 더 작은 직경을 갖는 알루미늄 전구체를 사용하는 증착보다 더 선택적인 산화알루미늄 막을 제공한다. 일부 실시예들에서, 전구체는 구형 형상이 아닐 수 있으며, 그에 따라, 직경은 가장 큰 치수의 횡단-폭을 설명한다는 점에 주목한다. 본원에서 사용되는 바와 같이, "선택적"이라는 용어는, 금속 층 상의 고-k 금속 산화물 물질의 증착이, 약 5:1, 10:1, 15:1, 20:1, 25:1, 30:1, 35:1, 40:1, 45:1, 50:1, 100:1, 200:1, 300:1, 400:1, 500:1, 1000:1, 1500:1, 2000:1, 2500:1, 3000:1, 3500:1, 4000:1, 4500:1, 5000:1 이상 또는 그보다 큰 비로 유전체 물질 상의 증착 대신 발생한다는 것을 의미한다. 하나 이상의 실시예에서, 금속 층들 상의 산화알루미늄 물질의 증착은, 약 5:1, 10:1, 15:1, 20:1, 25:1, 30:1, 35:1, 40:1, 45:1, 50:1, 100:1, 200:1, 300:1, 400:1, 500:1, 1000:1, 1500:1, 2000:1, 2500:1, 3000:1, 3500:1, 4000:1, 4500:1, 5000:1 이상 또는 그보다 큰 비로 유전체 물질 상의 증착 대신 발생한다.
증착 차단 층들로서 자기-조립 단층(SAM)들을 사용하는 영역 선택적 원자 층 증착(ALD)은, 나노-규모 디바이스 및 종래의 디바이스 응용들에서 이점들을 적용하기 위한 유용한 기법이다. SAM들은 그들의 꼬리 분자들에 기반하여 표면 특성들을 개질할 수 있는데, 예컨대, 표면들을 소수성이 되게 변경한다. 다른 한편으로는, ALD는 표면 특성들에 매우 의존한다.
선택적 증착은, 증착 차단 층으로서 SAM 코팅을 사용하여 달성될 수 있다. 결과적으로, 영역 선택적 원자 층 증착은, 부가적인, 잠재적으로 고가인 리소그래피 또는 식각 프로세스들을 부가함이 없이, 증착된 층들의 패터닝을 가능하게 한다.
산화하프늄의 선택적 증착에 부가하여, 산화알루미늄의 선택적 증착은, 많은 용용들, 이를테면, 이에 제한되진 않지만, 반도체 디바이스 응용들에서의 절연 층들, 광학 필터들, 보호 코팅들, 또는 고-k 막들에서 그의 잠재성으로 인해 더 주목을 받고 있다. 산화알루미늄 막들은 보통, 다수의 종류들의 알루미늄 소스들을 사용하는 화학 기상 증착(CVD) 또는 원자 층 증착(ALD)에 의해 생성된다.
선택성 개선에 부가하여, 하나 이상의 실시예에서, 큰 직경을 갖는 알루미늄 전구체들을 사용하는 것은 또한 유리하게, 작은 직경을 갖는 알루미늄 전구체들에 의해 제공되는 막 특성들에 필적하는 고-k 금속 산화물 막들에 대한 막 특성들을 제공한다.
도 1은 본 개시내용의 하나 이상의 실시예 따른, 막을 증착하는 방법(10)의 흐름도를 도시한다. 도 1을 참조하면, 방법(10)은 증착 사이클(70)을 포함한다. 방법(10)은, 동작(20)에서, 처리 챔버 내에 기판을 위치시킴으로써 시작된다.
기판은, 관련 기술분야의 통상의 기술자에게 알려져 있는 임의의 기판일 수 있다. 하나 이상의 실시예에서, 기판은, 하나 이상의 반도체 물질, 예컨대, 규소(Si), 산화규소(SiO2), 게르마늄(Ge), 규소 게르마늄(SiGe), 갈륨 비소화물(GaAs), 인듐 인(InP), 인듐 갈륨 비소화물(InGaAs), 인듐 알루미늄 비소화물(InAlAs), 몰리브데넘 디술피드(MoS2), 몰리브데넘 디셀레니드(MoSe2), 텅스텐 디술피드(WS2), 텅스텐 디셀레니드(WSe2), 질화티타늄(TiN), 질화탄탈럼(TaN), 텅스텐(W), 백금(Pt), 또는 이리듐(Ir)을 포함한다. 일부 실시예들에서, 기판은, 스페이서, 금속 게이트, 접촉부 등을 포함할 수 있다. 그에 따라, 하나 이상의 실시예에서, 기판은, 구리(Cu), 코발트(Co), 텅스텐(W), 티타늄(Ti), 몰리브데넘(Mo), 니켈(Ni), 루테늄(Ru), 은(Ag), 금(Au), 이리듐(Ir), 백금(Pt), 인(P), 게르마늄(Ge), 규소(Si), 알루미늄(Al), 지르코늄(Zr), 탄질화규소(SiCN), 산탄화규소(SiOC), 질화규소(SiN), 탄화텅스텐(WC), 산화텅스텐(WO), 산탄질화규소(SiONC), 또는 관련 기술분야의 통상의 기술자에게 알려져 있는 임의의 반도체 기판 물질을 포함하지만 이에 제한되지 않는 반도체 물질을 포함할 수 있다.
동작(30)에서, 기판은 처리 챔버에서, 금속 함유 막을 증착하기 위해 유기금속성 전구체에 노출된다. 하나 이상의 실시예에서, 원하는 금속을 함유하는 유기금속성 전구체가 유동 가스 또는 캐리어 가스와 함께 처리 챔버 내로 펄싱 또는 공동-유동될 수 있다. 다른 실시예들에서, 원하는 금속을 함유하는 유기금속성 전구체가 캐리어 가스의 부재 하에서 처리 챔버 내로 펄싱된다. 본원에서 사용되는 바와 같이, "캐리어 가스"라는 용어는, 전구체 분자를 하나의 위치로부터 다른 위치로 이동시킬 수 있는 유체(가스 또는 액체)를 지칭한다. 예컨대, 캐리어 가스는, 앰풀 내의 고체 전구체로부터의 분자들을 분무기로 이동시키는 액체일 수 있다. 일부 실시예들에서, 캐리어 가스는 불활성 가스이다. 하나 이상의 실시예에서, 캐리어 가스는 아르곤(Ar), 헬륨(He), 크세논(Xe), 또는 질소(N2) 중 하나 이상이다.
동작(40)에서, 처리 챔버에서 유기금속성 전구체가 퍼징된다. 퍼징은, 기판, 기판 상의 막, 및/또는 처리 챔버 벽들과 반응성이지 않은 임의의 적합한 가스로 달성될 수 있다. 적합한 퍼지 가스들은, H2, N2, He, 및 Ar을 포함하지만 이에 제한되지 않는다. 퍼지 가스는, 처리 챔버에서 유기금속성 전구체 및/또는 산화제를 퍼징하는 데 사용될 수 있다. 일부 실시예들에서, 각각의 퍼징 동작에 대해 동일한 퍼지 가스가 사용된다. 다른 실시예들에서, 다양한 퍼징 동작들에 상이한 퍼지 가스가 사용된다.
동작(50)에서, 금속 산화물 막을 형성하기 위해 금속 함유 막과 반응하도록 기판이 산화제에 노출된다. 하나 이상의 실시예에서, 산화제는, 산소, tert-부틸 알코올, 3-부텐-2-올, 2-메틸-3-부텐-2-올, 2-페닐-2-프로판올 또는 R-OH 중 하나 이상을 포함하며, 여기서, R은 CF3 또는 C1-20 알킬, C1-20 아릴, C1-20 알케닐, 또는 C1-20 알키닐을 포함한다.
하나 이상의 실시예는 유리하게, 상당한 성능 향상을 제공하며, 이는, 큰 직경의 알루미늄 전구체를 사용하여 증착된 고-k 금속 산화물 막(예컨대, 산화알루미늄 막)이 훨씬 더 양호한 선택성을 제공한다는 것을 보여준다. 하나 이상의 실시예는 유리하게, 상당한 성능 향상을 제공하며, 이는, 작은 직경의 알루미늄 전구체 대신 큰 직경의 알루미늄 전구체를 사용하여 증착된 산화알루미늄 막이, 특히 자기-조립 단층(SAM)들에 대해 훨씬 더 양호한 선택성을 제공한다는 것을 보여준다. 이론에 얽매이도록 의도함이 없이, 하나 이상의 실시예의 방법은, 고가의 선택적 산화알루미늄 증착 문제를 해결하면서 바람직한 특성들을 갖는 산화알루미늄 막을 또한 제공할 수 있는 것으로 생각된다.
고-k 유전체 막, 이를테면 산화알루미늄(AlxOy)의 ALD 성장은, 유기금속성 전구체 및 산화제, 전형적으로는 물(H2O)에 대한 기판의 순차적(또는 동시적) 노출을 요구한다. 하나 이상의 실시예에 따르면, 고-k 유전체 층, 이를테면 산화알루미늄의 선택적 증착은, 임의의 별개의 부동화 화학물질들 또는 차단제들을 필요로 함이 없이, 인접한 유전체 물질 상의 증착을 제한하면서 금속 상에 물질을 증착하는 데 사용될 수 있다.
하나 이상의 실시예에서, 제2 표면 상에 고-k 금속 산화물 유전체 물질을 형성함이 없이 제1 표면 상에 고-k 금속 산화물 유전체 물질을 선택적으로 형성하는 방법이 설명된다. 제1 표면은 자연 산화물을 갖는 금속일 수 있고, 제2 표면은 유전체 물질일 수 있다. 하나 이상의 실시예에서, 방법은, 유기금속성 전구체에 대한 두 표면들 모두의 동시적 노출에 이어서 산화제에 대한 노출이 후속되는 것을 수반한다. 하나 이상의 실시예에서, 산화제는, 산소, tert-부틸 알코올, 3-부텐-2-올, 2-메틸-3-부텐-2-올, 2-페닐-2-프로판올 또는 R-OH 중 하나 이상을 포함하며, 여기서, R은 CF3 또는 C1-20 알킬, C1-20 아릴, C1-20 알케닐, 또는 C1-20 알키닐을 포함한다. 순차적 프로세스 흐름에 따라, 유기금속성 전구체는 제1 표면 상에서 산화제와의 반응을 겪는 반면, 제2 표면과는 제한된 상호작용을 갖는다.
달리 표시되지 않는 한, 표면 또는 층이 본원에서 금속 표면 또는 층으로 지칭되는 경우, 표면 또는 층은 금속 표면 또는 금속성 표면일 수 있다. 하나 이상의 실시예에서, 금속 또는 금속성 층은 금속, 예컨대, 원소 금속, 금속 질화물, 금속 규화물, 금속 탄화물, 및/또는 이들의 혼합물들을 포함할 수 있다. 하나 이상의 실시예에서, 금속 또는 금속성 층은 금속, 예컨대, 알루미늄 또는 산화알루미늄, 및 질화물, 규화물, 또는 탄화물 중 하나 이상을 포함할 수 있다. 일부 실시예들에서, 금속 또는 금속성 층은 표면 산화, 예컨대, 자연 산화물의 표면 층을 포함할 수 있다. 일부 실시예들에서, 금속 또는 금속성 층의 금속 또는 금속성 물질은 표면 산화와 함께 또는 표면 산화 없이 전기 전도성이다.
도 2a 내지 도 4b는 하나 이상의 실시예에 따른 기판(예컨대, 웨이퍼)의 단면도들 및 평면도들을 제공한다. 하나 이상의 실시예에서, 기판(102)은, 관련 기술분야의 통상의 기술자들에게 알려져 있는 기법들 중 임의의 기법에 따라 패터닝될 수 있다. 도 2a는 하나 이상의 실시예에 따른 기판(102)의 단면도(100)이다. 도 2b는 하나 이상의 실시예에 따른 기판(102)의 평면도(110)이다. 도 2a 내지 도 2b를 참조하면, 하나 이상의 실시예에서, 금속 층(106) 및 유전체 층(104)을 갖는 기판(102)이 제공되고 처리 챔버(150)에 배치된다. 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "제공"이라는 용어는, 기판이 처리에 이용가능하게 된다는 것(예컨대, 처리 챔버에 위치된다는 것)을 의미한다. 유전체 층(104)은 두께(T1)를 갖고, 금속 층(106)은 두께(T2)를 갖는다. 하나 이상의 실시예에서, 금속 층(106)은, 약 1 nm 내지 약 100 nm의 범위 내의 두께(T2)를 갖는다. 하나 이상의 실시예들에서, 유전체 층(104)은, 약 1 nm 내지 약 100 nm의 두께(T1)를 갖는다. 하나 이상의 실시예에서, 두께(T1)는 두께(T2)와 실질적으로 동일하다. 본원에서 사용되는 바와 같이, "실질적으로 동일"이라는 용어는, 두께(T1) 및 두께(T2)가 서로의 0.5 nm 내에 있다는 것을 의미한다. 다른 실시예들에서, T1 및 T2는 상이한 두께들을 갖는다.
일부 실시예들에서, 금속 층(106) 및 유전체 층(104)은 서로 인접해 있을 수 있다. 본원에서 사용되는 바와 같이, "~에 인접"이라는 용어는, 유전체 층(104)에 대한 금속 층(106)의 배치를 지칭한다. 금속 층(106) 및 유전체 층(104)은 공통 경계를 갖는다. 하나 이상의 실시예에서, 임의적 장벽/라이너 물질(105)이 금속 층(106)을 둘러쌈에 따라 금속 층(106) 및 유전체 층(104)이 분리될 수 있다. 하나 이상의 실시예에서, 장벽/라이너 물질(105)은 금속 층(106)과 유전체 층(104) 사이에 위치되거나, 금속 층(106)과 기판(102) 사이 및 유전체 층(104)과 기판(102) 사이에 위치된다. 일부 실시예들에서, 장벽/라이너 물질(105)은, 질화티타늄(TiN), 질화탄탈럼(TaN), 질화텅스텐(WN), 티타늄(Ti), 텅스텐(W), 탄탈럼(Ta) 등 중 하나 이상을 포함할 수 있다.
하나 이상의 실시예에서, 금속 층(106) 및 유전체 층(104)의 표면은, 관련 기술분야의 통상의 기술자들에게 알려져 있는 기법들 중 임의의 기법에 따라 패터닝될 수 있다.
하나 이상의 실시예에서, 금속 층(106)은, 본질적으로 코발트(Co), 텅스텐(W), 루테늄(Ru), 구리(Cu), 니켈(Ni), 망가니즈(Mn), 은(Ag), 금(Au), 백금(Pt), 철(Fe), 몰리브데넘(Mo), 또는 로듐(Rh) 중 하나 이상으로 이루어지거나 그를 포함한다. 하나 이상의 실시예에서, 금속 층(106)은 본질적으로 코발트 또는 구리로 이루어지거나 그를 포함한다.
도 2b를 참조하면, 하나 이상의 실시예에서, 유전체 층(104) 상에 복수의 피쳐들(107)(예컨대, 비아들)이 존재할 수 있다. 예시된 복수의 피쳐들(107)은 라이너(108)(예컨대, 고-k 물질) 및 전도체(109)(예컨대, 금속)를 포함한다. 관련 기술분야의 통상의 기술자에 의해 인식될 바와 같이, 복수의 피쳐들(107)은 도 2a에 도시되지 않는다. 도 2b의 선(A-A')을 따라 단면도(100)가 취해진다.
도 3a는 하나 이상의 실시예에 따른 기판(102)의 단면도(200)이다. 도 3b는 하나 이상의 실시예에 따른 기판(102)의 평면도(210)이다. 도 3a 내지 도 3b를 참조하면, 하나 이상의 실시예에서, 증착 사이클 동안, 기판(102)이 처리 챔버(150)에 배치되고, 금속 층(106)이 유전체 층(104)에 인접하게 기판(102) 상에 증착된다. 하나 이상의 실시예에서, 금속 층(106)의 자연 산화물이 금속 산화물 층(202)을 형성하도록 성장하는 것이 허용된다. 다른 실시예들에서, 금속 층(106)이 선택적으로 산화되어 금속 산화물 층(202)을 형성한다. 더 추가적인 실시예들에서, 금속 산화물 층(202)은 관련 기술분야의 통상의 기술자들에게 알려져 있는 증착 기법들/프로세스들 중 임의의 것에 의해 직접 증착된다. 하나 이상의 실시예에서, 금속 산화물 층(202)은 두께(T3)를 갖고, 이 두께는 약 5 nm 미만, 또는 약 4 nm 미만, 또는 약 3 nm 미만, 또는 약 2 nm 미만, 또는 약 1 nm 미만이다. 일부 실시예들에서, 금속 산화물 층(202)의 두께(T3)는 약 1 nm 내지 약 2 nm의 범위 내에 있다.
하나 이상의 실시예에서, 금속 산화물 층(202)은, 산화코발트(CoO), 산화텅스텐(WO), 산화루테늄(RuO), 산화구리(CuO), 산화니켈(NiO), 산화망가니즈(MnO), 산화은(AgO), 산화금(AuO), 산화백금(PtO), 산화철(FeO), 산화몰리브데넘(MbO), 산화로듐(RhO) 중 하나 이상을 포함한다. 금속 산화물 층(202)은 금속 층(106)의 표면 산화, 예컨대, 자연 금속 산화물 층을 포함할 수 있다. 일부 실시예들에서, 금속 산화물 층(202)은 이상적인 분자식에 대하여 비-화학량론적이다. 예컨대, 일부 실시예들에서, 금속 산화물 층(202)은, 산화물들, 예컨대, 산화코발트, 산화텅스텐, 산화루테늄, 산화구리, 산화니켈, 산화망가니즈, 산화은, 산화금, 산화백금, 산화철, 또는 산화로듐을 포함하지만 이에 제한되지 않는다.
하나 이상의 실시예에서, 금속 층(106) 및 금속 산화물 층(202)은 동일한 금속으로 구성된다. 예컨대, 금속 층(106)이 코발트(Co)를 포함하는 경우, 금속 산화물 층(202)은 산화코발트(CoO)를 포함한다.
도 4a는 하나 이상의 실시예에 따른 기판(102)의 단면도(300)이다. 도 4b는 하나 이상의 실시예에 따른 기판(102)의 평면도(310)이다. 도 4a 내지 도 4b를 참조하고 하나 이상의 실시예의 방법에 따르면, 처리 챔버(150)에 위치된 기판(102)은, 금속 층(106) 및/또는 금속 산화물 층(202) 상에 금속 산화물 막(302)을 증착하기 위해 유기금속성 전구체에 노출된다. 하나 이상의 실시예에서, 금속 산화물 막(302)의 증착은 하측 금속 층(106)을 손상시키지 않는다.
금속 산화물 막(302)의 증착은, 유전체 층(104)에 대하여 금속 층(106) 및/또는 금속 산화물 층(202)에 선택적이다. 일부 실시예들에서, 금속 산화물 막(302) 증착은, 약 5:1, 10:1, 15:1, 20:1, 25:1, 30:1, 35:1, 40:1, 45:1, 50:1, 100:1, 2001:1, 300:1, 400:1, 500:1, 1000:1, 1500:1, 2000:1, 2500:1, 3000:1, 3500:1, 4000:1, 4500:1, 5000:1 이상 또는 그보다 큰 비로 유전체 층(104) 상의 성장에 대하여 금속 층(106)에 선택적이다. 일부 실시예들에서, 금속 산화물 막(302) 증착은, 약 5:1, 10:1, 15:1, 20:1, 25:1, 30:1, 35:1, 40:1, 45:1, 50:1, 100:1, 2001:1, 300:1, 400:1, 500:1, 1000:1, 1500:1, 2000:1, 2500:1, 3000:1, 3500:1, 4000:1, 4500:1, 5000:1 이상 또는 그보다 큰 비로 유전체 층(104) 상의 성장에 대하여 금속 산화물 층(202)에 선택적이다.
하나 이상의 실시예에서, 유기금속성 전구체는 큰 직경의 알루미늄 전구체를 포함한다. 하나 이상의 실시예에서, 유기금속성 전구체는, 트리-tert부틸알루미늄(TTBA), 비스(2-메틸-2-프로파닐)-(2-메틸-1-프로파닐)알루미늄), (2-메틸-2-프로파닐)비스(2-메틸-1-프로파닐)알루미늄), 트리스(2-메틸-1-프로파닐)알루미늄), 트리에틸 알루미늄(TEA), 트리(네오펜틸) 알루미늄, 또는 알루미늄 이소프로폭시드 중 하나 이상을 포함한다. 실시예에서, 유기금속성 전구체는, 트리-tert부틸알루미늄(TTBA), 비스(2-메틸-2-프로파닐)-(2-메틸-1-프로파닐)알루미늄), (2-메틸-2-프로파닐)비스(2-메틸-1-프로파닐)알루미늄), 트리스(2-메틸-1-프로파닐)알루미늄) 중 하나 이상을 포함한다. 실시예에서, 유기금속성 전구체는 알루미늄 전구체를 포함한다. 하나 이상의 실시예에서, 알루미늄 전구체는 트리-tert부틸알루미늄(TTBA) 또는 그의 하나 이상의 이성질체를 포함한다.
본원에서 사용되는 바와 같이, 트리-tert부틸알루미늄은, 트리-tert부틸알루미늄(TTBA)의 하나 이상의 이성질체를 포함하는 조성물들을 지칭한다. 트리-tert부틸알루미늄(TTBA)은 화학식 C12H27Al(IUPAC 명칭: 트리스(2-메틸-2-프로파닐)알루미늄)을 갖고, Al((tert-Bu)3)으로서 기술될 수 있다. 관련 기술분야의 통상의 기술자들에 의해 인지되는 바와 같이, TTBA는 특정 조건들 하에서 자발적으로 이성질체화되는 것으로 밝혀졌으며, 따라서, 보관 및 사용 동안 불안정할 수 있다. 예컨대, 실온에서 긴 기간들(예컨대, 1 년) 동안 보관될 때, 또는 고온들에서는(예컨대, 60 ℃를 초과하는 열을 겪을 때에는) 더 짧은 기간들(예컨대, 수일 또는 수주) 동안 보관될 때, TTBA 조성물은, 시간 경과에 따라 조성물의 속성이 변하도록 이성질체화를 겪을 수 있다. TTBA는 시간 경과에 따라 TTBA와 그의 세 가지 이성질체 중 하나 이상의 혼합물로 분해된다. TTBA의 그의 세 가지 이성질체로의 이성질체화는 반응식 I에 예시된다:
반응식 I
Figure pct00001
이러한 이성질체화는, 시간 경과에 따른, TTBA 소스를 사용하여 증착되는 박막들의 품질에서의 변동성을 유발할 수 있다.
반응식 I에 예시된 바와 같이, TTBA는, 본원에서 이성질체 1, 이성질체 2, 및 이성질체 3으로 지칭되는 적어도 3개의 이성질체를 갖는다. 이성질체 1(IUPAC 명칭: 비스(2-메틸-2-프로파닐)-(2-메틸-1-프로파닐)알루미늄)은 화학식 Al(tert-Bu)2(이소-Bu)를 갖고, 이성질체 2(IUPAC 명칭: (2-메틸-2-프로파닐)비스(2-메틸-1-프로파닐)알루미늄)은 화학식 Al(tert-Bu)(이소-Bu)2를 갖고, 이성질체 3(IUPAC 명칭: 트리스(2-메틸-1-프로파닐)알루미늄)은 화학식 Al(이소-Bu)3을 갖는다. 이론에 얽매이도록 의도함이 없이, TTBA는 실온 또는 더 높은 온도들(예컨대, 60 ℃)에서 이성질체 1로 이성질체화될 수 있고, 이성질체 1로의 TTBA의 이성질체화는 비교적 쉽게 발생하는 반면, 이성질체 2 및 이성질체 3으로의 이성질체화는 더 어려운 것으로 여겨진다. 예컨대, 이성질체 1은 ≤ 50 ℃에서 비교적 안정하고, ≤ 50 ℃에서 이성질체 1은 이성질체 2 및 이성질체 3으로 유의하게 더 이성질체화되지 않는다. 그러나, 이성질체 1은 적어도 약 80 ℃에서 이성질체 2로 이성질체화될 수 있다.
그에 따라서, 더 큰 백분율의 이성질체 1을 포함하는 조성물은, 더 큰 백분율의 TTBA를 포함하는 조성물들보다, 보관 및 기상 증착 반응기들에서 사용되는 전형적인 온도들에서 시간 경과에 따라 더 안정할 수 있다. 하나 이상의 실시예에서, 유기금속성 전구체 조성물은 TTBA와 이성질체 1의 혼합물을 포함한다. 일부 실시예들에서, 이성질체 1은 TTBA 전구체 조성물의 적어도 50 %를 구성한다. 일부 실시예들에서, 이성질체 1은 TTBA 전구체 조성물의 적어도 70 %를 구성한다. 일부 실시예들에서, 이성질체 1은 TTBA 전구체 조성물의 적어도 75 %, 적어도 80 %, 적어도 85 %, 적어도 90 %, 적어도 91 %, 적어도 92 %, 적어도 93 %, 적어도 94 %, 또는 적어도 95 %를 포함하여 적어도 70 %를 포함한다. 본원에서 사용되는 바와 같이, 전구체들의 언급된 백분율 조성은 백분율 질량에 의해 결정된다.
하나 이상의 실시예에서, 전구체 조성물은, 96 % 초과, 97 % 초과, 98 % 초과, 또는 99 % 초과를 포함하여 95 % 초과의 TTBA를 포함한다.
하나 이상의 실시예에서, TTBA 전구체 조성물은 이성질체 2를 포함하지 않는다. 하나 이상의 실시예에서, TTBA 전구체 조성물은 이성질체 3을 포함하지 않는다. 다른 실시예들에서, TTBA 전구체 조성물은 최대 약 5 %의 이성질체 3을 포함할 수 있다.
하나 이상의 실시예에서, 이성질체 1을 포함하는 유기금속성 전구체 조성물은 TTBA를 포함하지 않는다. 일부 그러한 실시예들에서, 이성질체 1 전구체 조성물이 제공되며, 여기서, 이성질체 1은, 전구체 조성물의 적어도 55 %, 적어도 60 %, 적어도 65 %, 적어도 70 %, 적어도 75 %, 적어도 80 %, 적어도 85 %, 적어도 90 %, 적어도 91 %, 적어도 92 %, 적어도 93 %, 적어도 94 %, 또는 적어도 95 %를 포함하여 전구체 조성물의 적어도 50 %를 구성한다.
하나 이상의 실시예에서, 이성질체 1 전구체 조성물은 이성질체 2를 포함하지 않는다. 하나 이상의 실시예에서, 이성질체 1 전구체 조성물은 이성질체 3을 포함하지 않는다. 하나 이상의 실시예에서, 이성질체 1 전구체 조성물은 최대 약 5 %의 이성질체 3을 포함할 수 있다.
하나 이상의 실시예에서, TTBA 전구체 조성물은 TTBA 및 이성질체 1에 부가하여 이성질체 2 및/또는 이성질체 3을 포함할 수 있다. 그에 따라, 일부 실시예들에서, TTBA 전구체 조성물은 TTBA, 이성질체 1을 포함하고, 이성질체 2를 부가적으로 포함할 수 있다. 예컨대, 본원에 개시된 바와 같이, 유기금속성 전구체 조성물은, TTBA, 및 적어도 20 %의 이성질체 1 및 이성질체 2의 조합을 포함할 수 있다. 일부 실시예들에서, TTBA 전구체 조성물은 TTBA, 이성질체 1을 포함하고, 이성질체 2 및 이성질체 3을 부가적으로 포함할 수 있다. 일부 실시예들에서, 조성물 중 이성질체 2 및 이성질체 3의 총량은 약 30 % 미만, 약 20 % 미만, 약 10 % 미만, 약 5 % 미만, 또는 약 1 % 미만이다.
하나 이상의 실시예에서, 적어도 50 %의 이성질체 2, 적어도 70 %의 이성질체 2, 적어도 80 %의 이성질체 2, 적어도 90 %의 이성질체 2, 적어도 95 %의 이성질체 2, 또는 적어도 99 %의 이성질체 2를 포함하는 유기금속성 전구체 조성물이 제공된다.
하나 이상의 실시예에서, TTBA 전구체 조성물은 TTBA와 이성질체 2의 혼합물을 포함한다. 일부 실시예들에서, 이성질체 2는, TTBA 전구체 조성물의 적어도 55 %, 적어도 60 %, 적어도 65 %, 적어도 70 %, 적어도 75 %, 적어도 80 %, 적어도 85 %, 적어도 90 %, 적어도 91 %, 적어도 92 %, 적어도 93 %, 적어도 94 %, 또는 적어도 95 %를 포함하여 TTBA 전구체 조성물의 적어도 50 %를 구성한다.
하나 이상의 실시예에서, 이성질체 2를 포함하는 전구체 조성물은 TTBA를 포함하지 않는다. 일부 그러한 실시예들에서, 이성질체 2 전구체 조성물이 제공되며, 여기서, 이성질체 2는, 전구체 조성물의 적어도 55 %, 적어도 60 %, 적어도 65 %, 적어도 70 %, 적어도 75 %, 적어도 80 %, 적어도 85 %, 적어도 90 %, 적어도 91 %, 적어도 92 %, 적어도 93 %, 적어도 94 %, 또는 적어도 95 %를 포함하여 전구체 조성물의 적어도 50 %를 구성한다. 하나 이상의 실시예에서, 이성질체 2 전구체 조성물은 이성질체 1을 포함하지 않는다. 다른 실시예들에서, 이성질체 2 전구체 조성물은 이성질체 3을 포함하지 않는다. 더 추가적인 실시예들에서, 이성질체 2 전구체 조성물은 최대 약 5 %의 이성질체 3을 포함할 수 있다.
하나 이상의 실시예에서, TTBA 전구체 조성물은 TTBA 및 이성질체 2에 부가하여 이성질체 1 및/또는 이성질체 3을 포함할 수 있다. 그에 따라, 일부 실시예들에서, TTBA 전구체 조성물은 TTBA, 이성질체 1을 포함하고, 이성질체 2를 부가적으로 포함할 수 있다. 일부 실시예들에서, TTBA 전구체 조성물은 TTBA, 이성질체 2를 포함하고, 이성질체 1 및 이성질체 3을 부가적으로 포함할 수 있다. 일부 실시예들에서, 조성물 중 이성질체 1 및 이성질체 3의 총량은 약 30 % 미만, 약 20 % 미만, 약 10 % 미만, 약 5 % 미만, 또는 약 1 % 미만이다.
하나 이상의 실시예에서, 전구체 조성물은, 적어도 20 %의 이성질체 1 및 이성질체 2의 조합을 포함할 수 있다. 하나 이상의 실시예에서, 전구체 조성물은, TTBA, 및 적어도 20 %의 이성질체 1 및 이성질체 2의 조합을 포함할 수 있다. 하나 이상의 실시예에서, 전구체 조성물은, 적어도 50 %의 이성질체 1 및 이성질체 2의 조합을 포함할 수 있다. 하나 이상의 실시예에서, TTBA 전구체는, TTBA, 및 적어도 50 %의 이성질체 1 및 이성질체 2의 조합을 포함할 수 있다. 하나 이상의 실시예에서, 전구체 조성물은, 적어도 80 %의 이성질체 1 및 이성질체 2의 조합을 포함할 수 있다. 하나 이상의 실시예에서, TTBA 전구체는, TTBA, 및 적어도 80 %의 이성질체 1 및 이성질체 2의 조합을 포함할 수 있다. 하나 이상의 실시예에서, TTBA 전구체 조성물은 이성질체 1 및 이성질체 2의 조합을 포함하고, 이성질체 3을 포함하지 않는다.
하나 이상의 실시예에서, 유기금속성 전구체 조성물은, 이성질체 1 및 이성질체 2의 조합 및 미량의 백분율의 이성질체 3을 포함한다. 예컨대, 전구체 조성물은, 이성질체 1 및 이성질체 2의 조합 및 최대 5 %의 이성질체 3을 포함할 수 있다. 하나 이상의 실시예에서, TTBA 전구체 조성물은, 이성질체 1 및 이성질체 2의 조합 및 미량의 백분율의 TTBA를 포함한다. 예컨대, TTBA 전구체 조성물은, 이성질체 1 및 이성질체 2의 조합 및 최대 5 %의 TTBA를 포함할 수 있다. 하나 이상의 실시예에서, 유기금속성 전구체 조성물은, 위에 설명된 바와 같이 이성질체 1 및 이성질체 2의 조합에 부가하여 최대 5 %의 TTBA 및 최대 5 %의 이성질체 3을 포함할 수 있다.
본원에서 사용되는 바와 같이, "이성질체 1 전구체 조성물"이라는 용어는, 적어도 50 %의 이성질체 1을 포함하는 유기금속성 전구체 조성물을 지칭하는 데 사용된다. 위에 논의된 바와 같이, 일부 실시예들에서, 이성질체 1 전구체 조성물은, 50 % 초과의 이성질체 1, 예컨대, 적어도 55, 60, 65, 70, 75, 80, 85, 90, 91, 92, 93, 94, 95, 98, 99 또는 99.5 %의 이성질체 1을 함유할 수 있다.
하나 이상의 실시예에서, 이성질체 1 전구체 조성물은, 하나 이상의 부가적인 성분들, 예컨대, TTBA, 이성질체 2, 이성질체 3, 및/또는 오염물들을 포함할 수 있다. 일부 실시예들에서, 오염물들 또는 부차적 성분들의 총량은 전구체 조성물의 약 1 % 미만이다. 하나 이상의 실시예에서, 이성질체 1 전구체 조성물은 적어도, 최대 5 %까지의 미량의 TTBA를 함유한다. 하나 이상의 실시예에서, 이성질체 1 전구체 조성물은 적어도, 최대 5 %까지의 미량의 이성질체 3을 함유한다.
본원에서 사용되는 바와 같이, "이성질체 2 전구체 조성물"이라는 용어는, 적어도 50 %의 이성질체 2를 포함하는 전구체 조성물을 지칭하는 데 사용된다. 위에 논의된 바와 같이, 일부 실시예들에서, 이성질체 1 전구체 조성물은, 50 % 초과의 이성질체 2, 예컨대, 적어도 55, 60, 65, 70, 75, 80, 85, 90, 91, 92, 93, 94, 95, 98, 99 또는 99.5 %의 이성질체 2를 함유할 수 있다.
하나 이상의 실시예에서, 이성질체 2 전구체 조성물은, 하나 이상의 부가적인 성분들, 예컨대, TTBA, 이성질체 1, 이성질체 3, 및/또는 오염물들을 포함할 수 있다. 하나 이상의 실시예에서, 오염물들 또는 부차적 성분들의 총량은 유기금속성 전구체 조성물의 약 1 % 미만이다. 하나 이상의 실시예에서, 이성질체 2 전구체 조성물은 적어도, 최대 5 %까지의 미량의 TTBA를 함유한다. 하나 이상의 실시예에서, 이성질체 2 전구체 조성물은 적어도, 최대 5 %까지의 미량의 이성질체 3을 함유한다.
본원에서 사용되는 바와 같이, "이성질체 1 및 2 전구체 조성물"이라는 용어는, 적어도 20 %의 이성질체 1 및 이성질체 2의 조합을 포함하는 전구체 조성물을 지칭하는 데 사용된다. 하나 이상의 실시예에서, 이성질체 1 및 2 전구체 조성물은, 약 20 % 초과의 이성질체 1 및 2의 조합, 약 30 % 초과의 이성질체 1 및 이성질체 2의 조합, 약 40 % 초과의 이성질체 1 및 2의 조합, 또는 심지어 약 50 % 초과의 이성질체 1 및 이성질체 2의 조합, 예컨대, 적어도 55, 60, 65, 70, 75, 80, 85, 90, 91, 92, 93, 94, 95, 98, 99 또는 99.5 %의 이성질체 1 및 이성질체 2의 조합을 함유할 수 있다.
하나 이상의 실시예에서, 이성질체 1 및 2 전구체 조성물은, 하나 이상의 부가적인 성분, 예컨대, TTBA, 이성질체 3, 및/또는 오염물들을 포함할 수 있다. 하나 이상의 실시예에서, 오염물들 또는 부차적 성분들의 총량은 전구체 조성물의 약 1 % 미만이다. 하나 이상의 실시예에서, 이성질체 1 및 2 전구체 조성물은 적어도, 최대 5 %까지의 미량의 TTBA를 함유한다. 하나 이상의 실시예에서, 이성질체 1 및 2 전구체 조성물은 적어도, 최대 5 %까지의 미량의 이성질체 3을 함유한다.
하나 이상의 실시예에서, 이성질체 1 전구체 조성물은, 본질적으로 TTBA로 이루어진 조성물을, 원하는 양의 이성질체 1이 조성물에 형성될 때까지 가열함으로써 제조될 수 있다. 하나 이상의 실시예에서, 이성질체 2 전구체 조성물은, 본질적으로 TTBA로 이루어진 조성물을, 원하는 양의 이성질체 2가 조성물에 형성될 때까지 가열함으로써 제조될 수 있다. 하나 이상의 실시예에서, 이성질체 1 및 2 전구체 조성물은, 본질적으로 TTBA로 이루어진 조성물을, 원하는 양의 이성질체 1 및 2가 조성물에 형성될 때까지 가열함으로써 제조될 수 있다.
관련 기술분야의 통상의 기술자들에 의해 인지될 바와 같이, TTBA의 이성질체들을 획득하는 다른 방법들이 가능하고 본 개시내용의 범위 내에 포함된다.
하나 이상의 실시예에서, 금속 산화물 막(302)은, HfO2, ZrO2, VO, TiO2, SnO2, Al2O3, 또는 ZnO 중 하나 이상을 포함한다. 특정 실시예에서, 금속 산화물 막(302)은 Al2O3를 포함한다. 하나 이상의 실시예에서, 금속 산화물 막(302)은 산소 원자들 및 알루미늄 원자들을 포함한다. 특정 실시예에서, 금속 산화물 막(302)은 산화알루미늄을 포함한다. "산화알루미늄"이라는 용어가 금속 산화물 막(302)을 설명하는 데 사용될 수 있지만, 통상의 기술자는, 본 개시내용이 특정 화학량론으로 제한되지 않는다는 것을 인지할 것이다. 예컨대, "산화알루미늄" 및 "알루미나"라는 용어들 둘 모두는 임의의 적합한 화학량론적 비로 알루미늄 및 산소 원자들을 갖는 물질을 설명하는 데 사용될 수 있다. 본 개시내용에서 열거된 다른 물질들, 예컨대, 질화규소, 산질화규소, 산화텅스텐, 산화지르코늄 등에 대해서도 마찬가지이다.
이론에 얽매이도록 의도함이 없이, 금속 층(106)은, 금속 산화물 층(202)의 형성 에너지가 금속 산화물 막(302)의 형성 에너지보다 덜 음의 값인 임의의 금속을 포함할 수 있으며, 이에 따라, 금속 산화물 막(302)은 열역학적으로 더 안정하다.
하나 이상의 실시예에서, 금속 산화물 막(302)을 증착하기 위해 기판(102)을 유기금속성 전구체에 노출시키는 것은 원자 층 증착(ALD)을 수반하며, 이는, 금속 산화물 막(302)을 형성하기 위해 순차적인 자기-제한적 표면 반응들을 이용한다. 하나 이상의 실시예에서, 유기금속성 전구체가 처리 챔버 내에 도입되며, 처리 챔버에서, 유기금속성 전구체는 기판(예컨대, 웨이퍼)의 표면과 부분적으로 반응한다. 이어서, 산화제가 도입되어, 부분적으로 반응된 전구체를 산화시켜 금속 산화물 막을 형성한다. 하나 이상의 실시예에서, 금속 산화물 막(302)을 증착하기 위해 유기금속성 전구체에 기판(102)을 노출시키는 것은 처리 챔버 내에 유기금속성 전구체를 도입하는 것을 수반하며, 처리 챔버에서, 유기금속성 전구체는 금속 산화물 층(202)의 표면과 반응하여 금속 산화물 막(302)을 형성한다.
하나 이상의 실시예에서, 산화제(예컨대, 물)와 큰 직경의 알루미늄 전구체의 반응은 유리하게, 유전체 층(104) 상의 형성에 대한 금속 층(106) 및/또는 금속 산화물 층(202) 상의 금속 산화물 막(302)의 형성의 선택성으로 이어진다. 하나 이상의 실시예에서, 유전체 층(104)에는, 금속 산화물 막(302)을 형성하는 금속 산화물이 실질적으로 없다. 특정 실시예에서, 유전체 층(104)에는 산화알루미늄이 실질적으로 없으며, 산화알루미늄은, 금속 층(106) 및/또는 금속 산화물 층(202) 상에 산화알루미늄 단층을 형성한다. 본원에서 사용되는 바와 같이, "실질적으로 없는"이라는 용어는, 유전체 층(104) 상에 존재하는 금속 산화물 막(302)을 형성하는, 4 % 미만, 3 % 미만, 2 % 미만, 1 % 미만 및 0.5 % 미만을 포함하여 5 % 미만의 금속 산화물이 존재한다는 것을 의미한다. 하나 이상의 특정 실시예에서, 금속 산화물 막(302)은 산화알루미늄 단층이고, 유전체 층(104)에는 산화알루미늄이 실질적으로 없다. 이론에 얽매이도록 의도함이 없이, 관측된 선택성을 초래하는 산화제와 유기금속성 전구체 사이에 상승작용적 관계가 존재하는 것으로 생각된다.
온도, 압력, 처리 시간, 및 기판 표면(들)을 포함하는 반응 조건들은, 유전체 층(104)에 대한 금속 층(106) 및/또는 금속 산화물 층(202) 상의 원하는 수준의 금속 산화물 막(302)의 선택적 증착을 획득하도록 선택될 수 있다.
하나 이상의 실시예에서, 기판(102)은, 약 100 ℃ 내지 약 400 ℃, 약 100 ℃ 내지 약 375 ℃, 약 100 ℃ 내지 약 325 ℃, 약 200 ℃ 내지 약 375 ℃, 약 200 ℃ 내지 약 250 ℃, 및 약 250 ℃ 내지 약 400 ℃의 범위를 포함하는 약 100 ℃ 내지 약 500 ℃의 범위 내의 온도에서 유기금속성 전구체에 노출된다. 하나 이상의 실시예에서, 유기금속성 전구체는 안정한 전구체이므로, 기판은, 산화물 확산/성장을 가속시킬 가능성이 있는 더 높은 온도에 있을 수 있다. 다른 실시예들에서, 예컨대, 산화제가 물을 포함할 때, 더 높은 온도는 금속 층(106)에 대한 바람직하지 않은 손상을 야기할 수 있고, 그에 따라, 더 낮은 온도가 필요하다. 하나 이상의 실시예에서, 더 높은 프로세스 온도는 더 높은 선택성으로 이어진다. 이론에 얽매이도록 의도함이 없이, 프로세스 온도를 증가시키는 것은, 표면 상의 물리흡착되는 분자들의 양으로 인해 흡착률을 감소시킬 것으로 생각된다.
하나 이상의 실시예에서, 기판(102)은, 약 0.5 Torr, 약 1 Torr, 약 1.5 Torr, 약 2.0 Torr, 약 2.5 Torr, 약 3.0 Torr, 약 3.5 Torr, 약 4.0 Torr, 약 4.5 Torr, 약 5.0 Torr, 약 5.5 Torr, 약 6.0 Torr, 약 6.5 Torr, 약 7.0 Torr, 약 7.5 Torr, 약 8.0 Torr, 약 8.5 Torr, 약 9.0 Torr, 약 9.5 Torr, 약 10 Torr, 약 12 Torr, 약 14 Torr, 약 15 Torr, 약 20 Torr, 약 22 Torr, 약 25 Torr, 약 27 Torr, 및 약 30 Torr를 포함하여, 약 0.5 Torr 내지 약 20 Torr, 약 0.5 Torr 내지 약 10 Torr를 포함하는 약 0.5 Torr 내지 약 30 Torr의 범위 내의 압력에서 유기금속성 전구체에 노출된다. 이론에 얽매이도록 의도함이 없이, 프로세스 압력을 감소시키는 것은 차단을 도울 것으로 생각된다.
하나 이상의 실시예에서, 기판(102)은, 약 0.1 초, 약 0.5 초, 약 1.0 초, 약 1.5 초, 약 2.0 초, 약 2.5 초, 약 3.0 초, 약 3.5 초, 약 4.0 초, 약 4.5 초, 약 5.0 초, 약 5.5 초, 약 6.0 초, 약 6.5 초, 약 7.0 초, 약 7.5 초, 약 8.0 초, 약 8.5 초, 약 9.0 초, 약 9.5 초, 및 약 10.0 초를 포함하는 약 0.1 초 내지 약 10 초의 범위 내의 시간 기간 동안 유기금속성 전구체에 노출된다.
하나 이상의 실시예에서, 기판(102)은, 약 0.1 초, 약 0.5 초, 약 1.0 초, 약 2.0 초, 약 3.0 초, 약 4.0 초, 약 5.0 초, 약 6.0 초, 약 7.0 초, 약 8.0 초, 약 9.0 초, 약 10.0 초, 약 11.0 초, 약 12.0 초, 약 13.0 초, 약 14.0 초, 약 15.0 초, 약 16.0 초, 약 17.0 초, 약 18.0 초, 약 19.0 초, 약 20.0 초, 약 21.0 초, 약 22.0 초, 약 23.0 초, 약 24.0 초, 약 25.0 초, 약 26.0 초, 약 27.0 초, 약 28.0 초, 약 29.0 초, 및 약 30.0 초를 포함하는 약 0.1 초 내지 약 30 초의 범위 내의 시간 기간 동안 산화제에 노출된다.
하나 이상의 실시예에서, 증착 프로세스는 원자 층 증착(ALD) 유형 프로세스이다. 일부 실시예들에서, 증착 프로세스는 열 ALD 프로세스이다. 하나 이상의 실시예에서, 처리 챔버(150)에서 유기금속성 전구체 및/또는 산화제가 퍼징된다. 하나 이상의 실시예에서, 퍼지 시간은, 약 0.1 초, 약 0.5 초, 약 1.0 초, 약 1.5 초, 약 2.0 초, 약 2.5 초, 약 3.0 초, 약 3.5 초, 약 4.0 초, 약 4.5 초, 약 5.0 초, 약 5.5 초, 약 6.0 초, 약 6.5 초, 약 7.0 초, 약 7.5 초, 약 8.0 초, 약 8.5 초, 약 9.0 초, 약 9.5 초, 약 10.0 초, 약 11.0 초, 약 12.0 초, 약 13.0 초, 약 14.0 초, 약 15.0 초, 약 16.0 초, 약 17.0 초, 약 18.0 초, 약 19.0 초, 및 약 20.0 초를 포함하는 약 0.1 초 내지 약 20 초의 범위 내에 있을 수 있다.
일부 실시예들에서, 증착 프로세스는, 기판이 유기금속성 전구체의 증기 상과 접촉되는 기상 증착 프로세스이다. 하나 이상의 실시예에서, 프로세스는 화학 기상 증착(CVD) 프로세스이고, 퍼지 시간은 영(zero)이다.
하나 이상의 실시예는 막을 증착하는 방법에 관한 것이다. 하나 이상의 실시예에서, 방법은, 금속 층(106) 및 유전체 층(104)을 갖는 기판(102)을 제공하는 것을 포함한다. 기판(102)은, 금속 층(106) 상에 금속 단층(도시되지 않음)을 증착하기 위해, 처리 챔버(150)에서 유기금속성 전구체에 노출된다. 처리 챔버(150)에서 유기금속성 전구체가 퍼징된다. 기판(102)은, 금속 층(106) 상에 금속 산화물 막(302)을 형성하기 위해, 금속 단층과 반응하도록, 본질적으로 분자 산소로 이루어진 반응물 가스에 노출된다. 이어서, 처리 챔버(150)에서 반응물 가스(즉, 분자 산소)가 퍼징된다.
산화제는, 산소, tert-부틸 알코올, 3-부텐-2-올, 2-메틸-3-부텐-2-올, 2-페닐-2-프로판올 또는 R-OH 중 하나 이상을 포함할 수 있으며, 여기서, R은 CF3 또는 C1-20 알킬, C1-20 아릴, C1-20 알케닐, 또는 C1-20 알키닐을 포함한다.
본원에서 사용되는 바와 같이, "알킬" 또는 "알크(alk)" 둘 모두는, 노르말 쇄(normal chain)의 1개 내지 20개의 탄소를 함유하는 직쇄 및 분지쇄 탄화수소들, 이를테면, 메틸, 에틸, 프로필, 이소프로필, 부틸, t-부틸, 이소부틸, 펜틸, 헥실, 이소헥실, 헵틸, 4,4-디메틸펜틸, 옥틸, 2,2,4-트리메틸-펜틸, 노닐, 데실, 운데실, 도데실, 이들의 다양한 분지쇄 이성질체들 등을 포함한다. 그러한 기들은 임의적으로, 최대 1개 내지 4개의 치환체, 이를테면 할로, 예컨대, F, Br, Cl, 또는 I, 또는 CF3, 알킬, 알콕시, 아릴, 아릴옥시, 아릴(아릴) 또는 디아릴, 아릴알킬, 아릴알킬옥시, 알케닐, 시클로알킬, 시클로알킬알킬, 시클로알킬알킬옥시, 아미노, 히드록시, 히드록시알킬, 아실, 헤테로아릴, 헤테로아릴옥시, 헤테로아릴알킬, 헤테로아릴알콕시, 아릴옥시알킬, 알킬티오, 아릴알킬티오, 아릴옥시아릴, 알킬아미도, 알카노일아미노, 아릴카르보닐아미노, 니트로, 시아노, 티올, 할로알킬, 트리할로알킬, 및/또는 알킬티오 등을 포함할 수 있다. 하나 이상의 실시예에서, R은 C1-20 알킬로부터 독립적으로 선택된다. 다른 실시예들에서, R은 C1-12 알킬로부터의 것이다. 하나 이상의 실시예에서, R-OH는 이소프로필 알코올, 이소부탄올, 또는 tert-부탄올 중 하나 이상을 포함한다.
본원에서 사용되는 바와 같이, "알켄" 또는 알케닐" 또는 "저급 알케닐"이라는 용어는, 노르말 쇄의 1개 내지 6개의 이중 결합을 포함하는, 노르말 쇄의 2개 내지 20개 탄소, 또는 2개 내지 12개 탄소, 및 1개 내지 8개의 탄소의 직쇄 또는 분지쇄 라디칼들, 이를테면, 비닐, 2-프로페닐, 3-부테닐, 2-부테닐, 4-펜테닐, 3-펜테닐, 2-헥세닐, 3-헥세닐, 2-헵테닐, 3-헵테닐, 4-헵테닐, 3-옥테닐, 3-노네닐, 4-데세닐, 3-운데세닐, 4-도데세닐, 4,8,12-테트라데카트리에닐 등을 지칭하고, 이는 임의적으로, 1개 내지 4개의 치환체, 즉, 할로겐, 할로알킬, 알킬, 알콕시, 알케닐, 알키닐, 아릴, 아릴알킬, 시클로알킬, 아미노, 히드록시, 헤테로아릴, 시클로헤테로알킬, 알카노일아미노, 알킬아미도, 아릴카르보닐-아미노, 니트로, 시아노, 티올, 알킬티오 및/또는 본원에 기재된 알킬 치환체들 중 임의의 것으로 치환될 수 있다.
본원에서 사용되는 바와 같이, "알키닐" 또는 "저급 알키닐"이라는 용어는, 노르말 쇄의 하나의 삼중 결합을 포함하는, 노르말 쇄의 2개 내지 20개 탄소, 또는 2개 내지 12개 탄소, 또는 2개 내지 8개 탄소의 직쇄 또는 분지쇄 라디칼들, 이를테면, 2-프로피닐, 3-부티닐, 2-부티닐, 4-펜티닐, 3-펜티닐, 2-헥시닐, 3-헥시닐, 2-헵티닐, 3-헵티닐, 4-헵티닐, 3-옥티닐, 3-노니닐, 4-데시닐, 3-운데시닐, 4-도데시닐 등을 지칭하고, 이는 임의적으로, 1개 내지 4개의 치환체, 즉, 할로겐, 할로알킬, 알킬, 알콕시, 알케닐, 알키닐, 아릴, 아릴알킬, 시클로알킬, 아미노, 헤테로아릴, 시클로헤테로알킬, 히드록시, 알카노일아미노, 알킬아미도, 아릴카르보닐아미노, 니트로, 시아노, 티올, 및/또는 알킬티오, 및/또는 본원에 기재된 알킬 치환체들 중 임의의 것으로 치환될 수 있다.
단독으로 또는 다른 기의 일부로서 본원에서 사용되는 바와 같은 "할로겐" 또는 "할로"라는 용어는, 염소, 브로민, 플루오린, 및 아이오딘뿐만 아니라 CF3를 지칭한다.
본원에서 사용되는 바와 같이, "아릴"이라는 용어는, 고리 부분에 6개 내지 10개의 탄소를 함유하는 단환식(monocyclic) 및 이환식(bicyclic) 방향족 기들(이를테면, 페닐, 비페닐, 또는 1-나프틸 및 2-나프틸을 포함하는 나프틸)을 지칭하며, 임의적으로, 탄소환식(carbocyclic) 고리 또는 이종환식(heterocyclic) 고리에 융합된 1개 내지 3개의 부가적인 고리(이를테면, 아릴, 시클로알킬, 헤테로아릴, 또는 시클로헤테로알킬 고리들)를 포함할 수 있다. 아릴 기는 임의적으로, 1개, 2개, 또는 3개의 치환체, 예컨대, 수소, 할로, 할로알킬, 알킬, 할로알킬, 알콕시, 할로알콕시, 알케닐, 트리플루오로메틸, 트리플루오로메톡시, 알키닐 등으로 이용가능한 탄소 원자들을 통해 치환될 수 있다.
하나 이상의 실시예에서, 유전체 층은, 산화물들, 탄소 도핑된 산화물들, 다공성 이산화규소(SiO2), 산화규소(SiO), 질화규소(SiN), 탄화물들, 산탄화물들, 질화물들, 산질화물들, 산탄질화물들, 중합체들, 포스포실리케이트 유리, 플루오로실리케이트(SiOF) 유리, 또는 유기실리케이트 유리(SiOCH) 중 하나 이상을 포함한다.
하나 이상의 실시예에서, 금속 층(106)은, 코발트(Co), 텅스텐(W), 루테늄(Ru), 구리(Cu), 니켈(Ni), 망가니즈(Mn), 은(Ag), 금(Au), 백금(Pt), 철(Fe), 몰리브데넘(Mo), 또는 로듐(Rh) 중 하나 이상을 포함한다.
하나 이상의 실시예에서, 처리 챔버를 퍼징하는 것은, 기판에 걸쳐 퍼지 가스를 유동시키는 것을 포함한다. 퍼지 가스는, 아르곤(Ar), 질소(N2), 헬륨(He), 수소(H2), 또는 수소(H2) 함유 가스 중 하나 이상으로부터 선택될 수 있다.
하나 이상의 실시예의 방법은, 두 번 이상 반복되어, 약 0.5 nm, 약 0.6 nm, 약 0.7 nm, 약 0.8 nm, 약 0.9 nm, 약 1.0 nm, 약 1.5 nm, 약 2.0 nm, 약 2.5 nm, 약 3.0 nm, 약 3.5 nm, 약 4.0 nm, 약 4.5 nm, 약 5.0 nm, 약 5.5 nm, 약 6.0 nm, 약 6.5 nm, 약 7.0 nm, 약 7.5 nm, 약 8.0 nm, 약 8.5 nm, 약 9.0 nm, 약 9.5 nm, 또는 약 10.0 nm를 포함하는 약 0.5 내지 약 10 nm의 두께를 갖는 금속 산화물 막(예컨대, 산화알루미늄 막)을 제공할 수 있다. 하나 이상의 실시예의 방법이 1 회 이상 반복될 때, 금속 산화물 막(예컨대, 산화알루미늄 막)이 형성되며, 금속 산화물 막은 약 150개 이하의 총 단층을 갖는다.
하나 이상의 실시예의 방법은, 두 번 이상 반복되어, 약 2 nm, 약 2.5 nm, 약 3.0 nm, 약 3.5 nm, 약 4.0 nm, 약 4.5 nm, 약 5.0 nm, 약 5.5 nm, 약 6.0 nm, 약 6.5 nm, 약 7.0 nm, 약 7.5 nm, 약 8.0 nm, 약 8.5 nm, 약 9.0 nm, 약 9.5 nm, 또는 약 10.0 nm를 포함하는 약 2 nm 내지 약 10 nm의 두께를 갖는 금속 산화물 막(예컨대, 산화알루미늄 막)을 제공할 수 있다. 하나 이상의 실시예의 방법이 1 회 이상 반복될 때, 금속 산화물 막(예컨대, 산화알루미늄 막)이 형성되며, 금속 산화물 막은 약 150개 이하의 총 단층을 갖는다.
하나 이상의 실시예는 전자 디바이스를 제공한다. 전자 디바이스는, 유전체 층에 대하여 금속 층 상에 선택적으로 증착되는 제1 금속 산화물 막을 포함하며, 유전체 층에는 제1 금속 산화물이 실질적으로 없다. 하나 이상의 실시예에서, 제1 금속은 알루미늄을 포함한다. 그에 따라, 하나 이상의 실시예에서, 제1 금속 산화물은 산화알루미늄을 포함한다. 하나 이상의 실시예에서, 제1 금속은 알루미늄을 포함하고, 제1 금속 산화물은 산화알루미늄을 포함한다.
금속 층은, 코발트(Co), 텅스텐(W), 루테늄(Ru), 구리(Cu), 니켈(Ni), 망가니즈(Mn), 은(Ag), 금(Au), 백금(Pt), 철(Fe), 몰리브데넘(Mo), 또는 로듐(Rh) 중 하나 이상을 포함한다. 유전체 층은, 산화물들, 탄소 도핑된 산화물들, 다공성 이산화규소(SiO2), 산화규소(SiO), 질화규소(SiN), 탄화물들, 산탄화물들, 질화물들, 산질화물들, 산탄질화물들, 중합체들, 포스포실리케이트 유리, 플루오로실리케이트(SiOF) 유리, 또는 유기실리케이트 유리(SiOCH) 중 하나 이상을 포함한다. 하나 이상의 실시예에서, 전자 디바이스는, 금속 층과 제1 금속 산화물 단층 사이의 제2 금속 산화물 층을 더 포함한다. 제2 금속 산화물 층은 금속 층의 자연 산화물일 수 있거나, 제2 금속 산화물 층은 금속 층을 선택적으로 산화시킴으로써 형성될 수 있거나, 또는 제2 금속 산화물 층은 금속 층 상에 선택적으로 증착될 수 있다. 하나 이상의 실시예에서, 제2 금속 산화물 층은 금속 층의 선택적 산화에 의해 형성된다.
하나 이상의 특정 실시예는 산화알루미늄의 박막을 증착하기 위한 방법을 제공한다. 방법은, 유전체 층에 인접한 금속 층을 갖는 기판의 알루미늄 전구체(예컨대, 트리-tert부틸알루미늄(TTBA) 및/또는 그의 이성질체들), 퍼지 가스, 산화제, 및 퍼지 가스에 대한 순차적 노출을 포함하는 프로세스 사이클로 산화알루미늄 막을 선택적으로 형성하는 것을 포함한다. 프로세스 사이클은, 금속 층 상에 산화알루미늄 막을 형성하도록 반복될 수 있으며, 산화알루미늄 막은 약 2 nm 내지 약 10 nm의 두께를 갖고, 유전체 층에는 산화알루미늄이 실질적으로 없다.
하나 이상의 실시예에서, 자기-조립 단층(SAM)들은, 금속 산화물 막이 기판 상에 약 3 nm 초과의 두께로 증착될 때, 금속 산화물 막의 ALD 증착을 차단하지 못할 수 있다. 하나 이상의 실시예에서, 더 얇은 금속 산화물 막들의 결과로 차단이 개선된다.
하나 이상의 실시예에 따르면, 기판은, 접촉부를 형성하기 전에 그리고/또는 접촉부를 형성한 후에, 처리를 받는다. 이러한 처리는, 동일한 챔버에서 또는 하나 이상의 별개의 처리 챔버에서 수행될 수 있다. 일부 실시예들에서, 기판은, 추가적인 처리를 위해, 제1 챔버로부터 별개의 제2 챔버로 이동된다. 기판은, 제1 챔버로부터 별개의 처리 챔버로 직접적으로 이동될 수 있거나, 또는 기판은, 제1 챔버로부터 하나 이상의 이송 챔버로 이동되고, 그런 다음, 별개의 처리 챔버로 이동될 수 있다. 따라서, 처리 장치는 이송 스테이션과 통신하는 다수의 챔버들을 포함할 수 있다. 이러한 종류의 장치는 "클러스터 툴" 또는 "클러스터링된 시스템" 등으로 지칭될 수 있다.
일반적으로, 클러스터 툴은, 기판 중심-발견 및 배향, 탈기, 어닐링, 증착, 및/또는 식각을 포함하는 다양한 기능들을 수행하는 다수의 챔버들을 포함하는 모듈식 시스템이다. 하나 이상의 실시예에 따르면, 클러스터 툴은, 적어도 제1 챔버 및 중앙 이송 챔버를 포함한다. 중앙 이송 챔버는, 로드 록 챔버들과 처리 챔버들 사이에서 그리고 이들 간에서 기판들을 왕복시킬 수 있는 로봇을 수납할 수 있다. 이송 챔버는 전형적으로, 진공 조건으로 유지되고, 기판들을, 하나의 챔버로부터 다른 챔버로 그리고/또는 클러스터 툴의 전단부에 위치된 로드 록 챔버로 왕복시키기 위한 중간 스테이지를 제공한다. 본 개시내용에 대해 적응될 수 있는 3개의 잘 알려진 클러스터 툴은 센추라(Centura®), 엔듀라(Endura®), 및 프로듀서(Producer®)이고, 이들 모두는, 캘리포니아 주 산타 클라라의 어플라이드 머티어리얼스, 인코포레이티드(Applied Materials, Inc.)로부터 입수가능하다. 그러나, 챔버들의 정확한 배열 및 조합은, 본원에 설명된 바와 같은 프로세스의 특정 부분들을 수행하는 목적들을 위해 변경될 수 있다. 사용될 수 있는 다른 처리 챔버들은, 주기적 층 증착(CLD), 원자 층 증착(ALD), 화학 기상 증착(CVD), 물리 기상 증착(PVD), 식각, 사전-세정, 화학 세정, RTP와 같은 열 처리, 플라즈마 질화, 탈기, 배향, 히드록실화, 및 다른 기판 프로세스들을 포함하지만 이에 제한되지 않는다. 클러스터 툴 상의 챔버에서 프로세스들을 수행함으로써, 대기 불순물들에 의한 기판의 표면 오염을, 후속 막을 증착하기 전의 산화 없이, 피할 수 있다.
하나 이상의 실시예에 따르면, 기판은 지속적으로 진공 또는 "로드 록" 조건들 하에 있고, 하나의 챔버로부터 다음 챔버로 이동될 때 주변 공기에 노출되지 않는다. 따라서, 이송 챔버들은 진공 하에 있고, 진공 압력 하에서 "펌핑 다운(pumped down)"된다. 불활성 가스들이 처리 챔버들 또는 이송 챔버들에 존재할 수 있다. 일부 실시예들에서, 불활성 가스는, 기판의 표면 상에 층을 형성한 후에, 반응물들의 일부 또는 전부를 제거하기 위해 퍼지 가스로서 사용된다. 하나 이상의 실시예에 따르면, 퍼지 가스는, 반응물들이 증착 챔버로부터 이송 챔버로 그리고/또는 부가적인 처리 챔버로 이동하는 것을 방지하기 위해, 증착 챔버의 출구에서 주입된다. 따라서, 불활성 가스의 유동은 챔버의 출구에서 커튼을 형성한다.
처리 동안, 기판은 가열 또는 냉각될 수 있다. 그러한 가열 또는 냉각은, 기판 지지부(예컨대, 서셉터)의 온도를 변화시키는 것 및 가열된 또는 냉각된 가스들을 기판 표면으로 유동시키는 것을 포함하지만 이에 제한되지 않는 임의의 적합한 수단에 의해 달성될 수 있다. 일부 실시예들에서, 기판 지지부는, 기판 온도를 전도식으로 변화시키도록 제어될 수 있는 가열기/냉각기를 포함한다. 하나 이상의 실시예에서, 이용되는 가스들(반응성 가스들 또는 불활성 가스들)은, 기판 온도를 국부적으로 변화시키도록 가열 또는 냉각된다. 일부 실시예들에서, 가열기/냉각기는, 기판 온도를 대류식으로 변화시키기 위해, 챔버 내에서 기판 표면에 인접하게 위치된다.
기판은 또한, 처리 동안, 정지상태이거나 회전될 수 있다. 회전되는 기판은, 연속적으로 또는 불연속적인 단계들로 회전될 수 있다. 예컨대, 기판은 전체 프로세스 전반에 걸쳐 회전될 수 있거나, 또는 기판은, 상이한 반응성 또는 퍼지 가스들에 대한 노출 사이에서 작은 양만큼 회전될 수 있다. (연속적으로 또는 단계들로) 처리 동안 기판을 회전시키는 것은, 예컨대, 가스 유동 기하학적 구조들의 국부적인 변동성의 영향을 최소화함으로써, 더 균일한 증착 또는 식각을 생성하는 것을 도울 수 있다.
도 5는 하나 이상의 실시예의 방법의 적어도 일부를 수행하기 위한 플라즈마 시스템(800)의 블록도를 도시한다. 예시된 플라즈마 시스템(800)은 처리 챔버(801)를 갖는다. 이동가능 페디스털(802)이 처리 챔버(801) 내에 위치된 기판(803)을 유지한다. 페디스털(802)은, 정전 척("ESC"), ESC에 매립된 DC 전극, 및 냉각/가열 기부를 포함할 수 있다. 실시예에서, 페디스털(802)은 이동 캐소드의 역할을 한다. 실시예에서, ESC는 Al2O3 물질, Y2O3, 또는 전자 디바이스 제조의 통상의 기술자에게 알려져 있는 다른 세라믹 물질들을 포함한다. DC 전력 공급부(804)가 페디스털(802)의 DC 전극에 연결될 수 있다. 일부 실시예들에서, 페디스털(802)은, 기판의 온도를 제1 온도로 상승시킬 수 있는 가열기(도시되지 않음)를 포함한다. 정전 척이 페디스털(802)로서 예시되지만, 관련 기술분야의 통상의 기술자들은, 이것이 단지 예시적이고 다른 페디스털 유형들이 본 개시내용의 범위 내에 있다는 것을 이해할 것이다.
하나 이상의 실시예에서, 자기-조립 단층(SAM) 증착을 보호하기 위해, 금속 산화물 막은 전형적으로 열 증착 프로세스를 활용하여 증착된다. 그러한 예시들에서, 플라즈마 및 가열기는 불필요하다. 플라즈마 및 가열기가 도 5에 예시되지만, 관련 기술분야의 통상의 기술자들은, 이것이 단지 예시적이고, 하나 이상의 실시예의 증착 방법들에 대해 요구되지 않을 수 있다는 것을 이해할 것이다.
도 5에 도시된 바와 같이, 기판(803)은 개구(808)를 통해 로딩되어 페디스털(802) 상에 배치될 수 있다. 플라즈마 시스템(800)은, 하나 이상의 프로세스 가스(812)를 질량 유동 제어기(811)를 통해 플라즈마 소스(813)에 투입하기 위한 유입구를 포함한다. 플라즈마를 생성하기 위해 하나 이상의 프로세스 가스(812)를 수용하도록, 샤워헤드(814)를 포함하는 플라즈마 소스(813)가 처리 챔버(801)에 결합된다. 플라즈마 소스(813)는 RF 소스 전력(810)에 결합된다. 샤워헤드(814)를 통한 플라즈마 소스(813)는, 처리 챔버(801)에서, 고주파수 전기장을 사용하여 하나 이상의 프로세스 가스(812)로부터 플라즈마(815)를 생성한다. 플라즈마(815)는 플라즈마 입자들, 이를테면, 이온들, 전자들, 라디칼들, 또는 이들의 임의의 조합을 포함한다. 실시예에서, 전원(810)은, 플라즈마(815)를 생성하기 위해 약 400 kHz 내지 약 162 MHz의 주파수에서 약 50 W 내지 약 3000 W의 전력을 공급한다.
플라즈마 바이어스 전력(805)은 플라즈마에 에너지를 공급하기 위해 RF 매치(807)를 통해 페디스털(802)(예컨대, 캐소드)에 결합된다. 실시예에서, 플라즈마 바이어스 전력(805)은, 약 2 MHz 내지 60 MHz의 주파수에서, 그리고 특정 실시예에서는 약 13 MHz에서 1000 W 이하의 바이어스 전력을 제공한다. 예컨대, 약 400 kHz 내지 약 60 MHz의 주파수에서, 그리고 특정 실시예에서는 약 60 MHz에서 1000 W 이하의 다른 바이어스 전력을 제공하기 위해 플라즈마 바이어스 전력(806)이 또한 제공될 수 있다. 플라즈마 바이어스 전력(806) 및 플라즈마 바이어스 전력(805)은 이중 주파수 바이어스 전력을 제공하기 위해 RF 매치(807)에 연결된다. 실시예에서, 페디스털(802)에 인가되는 총 바이어스 전력은 약 10 W 내지 약 3000 W이다.
도 5에 도시된 바와 같이, 압력 제어 시스템(809)은 처리 챔버(801)에 압력을 제공한다. 챔버(801)는, 챔버에서의 처리 동안 생성되는 휘발성 생성물들을 진공배기하기 위해 하나 이상의 배기 배출구(816)를 갖는다. 실시예에서, 플라즈마 시스템(800)은 유도성으로 결합된 플라즈마(ICP) 시스템이다. 실시예에서, 플라즈마 시스템(800)은 용량성으로 결합된 플라즈마(CCP) 시스템이다.
일부 실시예들에서, 제어 시스템(817)이 처리 챔버(801)에 결합된다. 제어 시스템(817)은, 프로세서(818), 프로세서(818)에 결합되는 온도 제어기(819), 프로세서(818)에 결합되는 메모리(820), 및 프로세서(818)에 결합되는 입력/출력 디바이스들(821)을 포함한다. 메모리(820)는, 일시적인 메모리(예컨대, 랜덤 액세스 메모리) 및 비-일시적인 메모리(예컨대, 저장소) 중 하나 이상을 포함할 수 있다.
일 실시예에서, 프로세서(818)는, 처리 챔버에서 기판을 알루미늄 전구체에 노출시키는 것, 처리 챔버에서 기판을 퍼징하는 것, 처리 챔버에서 기판을 산화제에 노출시키는 것, 또는 산화알루미늄의 약 150개 이하의 단층을 포함하는 박막을 기판 상에 형성하는 것 중 하나 이상을 제어하기 위한 구성을 갖는다.
제어 시스템(817)은 본원에 설명된 바와 같은 방법들 중 적어도 일부를 수행하도록 구성될 수 있고, 소프트웨어 또는 하드웨어 또는 둘 모두의 조합일 수 있다. 플라즈마 시스템(800)은, 관련 기술분야에 알려져 있는 임의의 유형의 고성능 처리 플라즈마 시스템들, 이를테면, 이에 제한되진 않지만, 식각기, 세정기, 노, 또는 전자 디바이스들을 제조하기 위한 임의의 다른 플라즈마 시스템일 수 있다.
본 개시내용의 일부 실시예들은, 도 6에 도시된 바와 같은 클러스터 툴들(900)에 관한 것이다. 클러스터 툴(900)은 복수의 측부들을 갖는 적어도 하나의 중앙 이송 스테이션을 포함한다. 로봇이 중앙 이송 스테이션 내에 위치되고, 로봇 블레이드를 복수의 측부들 각각으로 이동시키도록 구성된다.
도 6은, 클러스터 툴 또는 다중-클러스터 툴로 또한 지칭되는 예시적인 다중 챔버 반도체 처리 툴의 개략도를 도시한다. 클러스터 툴(900)은 복수의 처리 챔버들(902, 904, 906, 908, 910, 912, 914, 916, 및 918)을 포함한다. 다양한 처리 챔버들은, 사전 세정 챔버, 버퍼 챔버, 이송 공간(들), 웨이퍼 배향기/탈기 챔버, 저온 냉각 챔버, 및 이송 챔버를 포함하지만 이에 제한되지 않는 임의의 적합한 챔버일 수 있다. 프로세스 챔버들 및 구성요소들의 특정 배열은 클러스터 툴에 따라 변할 수 있고, 본 개시내용의 범위를 제한하는 것으로 간주되어서는 안된다.
도 6에 도시된 실시예에서, 팩토리 인터페이스(950)는 클러스터 툴(900)의 앞쪽에 연결된다. 팩토리 인터페이스(950)는, 팩토리 인터페이스(950)의 앞쪽(951) 상에 로딩 챔버(954) 및 언로딩 챔버(956)를 포함한다. 로딩 챔버(954)가 좌측 상에 도시되고 언로딩 챔버(956)가 우측 상에 도시되지만, 관련 기술분야의 통상의 기술자들은, 이것이 단지 하나의 가능한 구성을 나타낸다는 것을 이해할 것이다.
로딩 챔버(954) 및 언로딩 챔버(956)의 크기 및 형상은, 예컨대, 클러스터 툴(900)에서 처리되는 기판들에 따라 다를 수 있다. 도시된 실시예에서, 로딩 챔버(954) 및 언로딩 챔버(956)는 웨이퍼 카세트를 보유하도록 크기가 정해지고, 카세트 내에 복수의 웨이퍼들이 위치된다.
로봇(952)은 팩토리 인터페이스(950) 내에 있고, 로딩 챔버(954)와 언로딩 챔버(956) 사이에서 이동할 수 있다. 로봇(952)은, 로딩 챔버(954) 내의 카세트로부터 팩토리 인터페이스(950)를 통해 로드 록 챔버(960)로 웨이퍼를 이송하는 것이 가능하다. 로봇(952)은 또한, 로드 록 챔버(962)로부터 팩토리 인터페이스(950)를 통해 언로딩 챔버(956) 내의 카세트로 웨이퍼를 이송하는 것이 가능하다. 관련 기술분야의 통상의 기술자들에 의해 이해될 바와 같이, 팩토리 인터페이스(950)는 하나 초과의 로봇(952)을 가질 수 있다. 예컨대, 팩토리 인터페이스(950)는, 로딩 챔버(954)와 로드 록 챔버(960) 사이에서 웨이퍼들을 이송하는 제1 로봇, 및 로드 록(962)과 언로딩 챔버(956) 사이에서 웨이퍼들을 이송하는 제2 로봇을 가질 수 있다.
도시된 클러스터 툴(900)은 제1 구획(920) 및 제2 구획(930)을 갖는다. 제1 구획(920)은 로드 록 챔버들(960, 962)을 통해 팩토리 인터페이스(950)에 연결된다. 제1 구획(920)은, 내부에 위치된 적어도 하나의 로봇(925)을 갖는 제1 이송 챔버(921)를 포함한다. 로봇(925)은 로봇식 웨이퍼 이송 메커니즘으로 또한 지칭된다. 제1 이송 챔버(921)은, 로드 록 챔버들(960, 962), 프로세스 챔버들(902, 904, 916, 918), 및 버퍼 챔버들(922, 924)에 관하여 중앙에 위치된다. 일부 실시예들의 로봇(925)은, 한 번에 하나 초과의 웨이퍼를 독립적으로 이동시키는 것이 가능한 다중-암 로봇이다. 일부 실시예들에서, 제1 이송 챔버(921)는 하나 초과의 로봇식 웨이퍼 이송 메커니즘을 포함한다. 제1 이송 챔버(921) 내의 로봇(925)은, 제1 이송 챔버(921) 주위의 챔버들 사이에서 웨이퍼들을 이동시키도록 구성된다. 제1 로봇식 메커니즘의 원단부에 위치되는 웨이퍼 이송 블레이드 위에서 개별 웨이퍼들이 운반된다.
제1 구획(920)에서 웨이퍼를 처리한 후에, 웨이퍼는 통과 챔버를 통해 제2 구획(930)으로 전달될 수 있다. 예컨대, 챔버들(922, 924)은 단방향 또는 양방향 통과 챔버들일 수 있다. 통과 챔버들(922, 924)은, 예컨대, 제2 구획(930)에서의 처리 전에 웨이퍼를 저온 냉각시키거나, 다시 제1 구획(920)으로 이동시키기 전의 웨이퍼 냉각 또는 사후-처리를 허용하는 데 사용될 수 있다.
시스템 제어기(990)는, 제1 로봇(925), 제2 로봇(935), 제1 복수의 처리 챔버들(902, 904, 916, 918), 및 제2 복수의 처리 챔버들(906, 908, 910, 912, 914)과 통신한다. 시스템 제어기(990)는, 처리 챔버들 및 로봇들을 제어할 수 있는 임의의 적합한 구성요소일 수 있다. 예컨대, 시스템 제어기(990)는, 중앙 처리 유닛, 메모리, 적합한 회로들 및 저장소를 포함하는 컴퓨터일 수 있다.
프로세스들은 일반적으로, 프로세서에 의해 실행될 때, 프로세스 챔버로 하여금 본 개시내용의 프로세스들을 수행하게 하는 소프트웨어 루틴으로서 시스템 제어기(990)의 메모리에 저장될 수 있다. 소프트웨어 루틴은 또한, 프로세서에 의해 제어되는 하드웨어로부터 원격으로 위치되는 제2 프로세서(도시되지 않음)에 의해 저장 및/또는 실행될 수 있다. 본 개시내용의 방법 중 일부 또는 전부는 또한 하드웨어로 수행될 수 있다. 그러므로, 프로세스는 소프트웨어로 구현될 수 있고, 컴퓨터 시스템을 사용하여 하드웨어로, 예컨대 주문형 집적 회로 또는 다른 유형의 하드웨어 구현으로서, 또는 소프트웨어와 하드웨어의 조합으로서 실행될 수 있다. 소프트웨어 루틴은, 프로세서에 의해 실행될 때, 범용 컴퓨터를, 프로세스들이 수행되도록 챔버 동작을 제어하는 특정 목적 컴퓨터(제어기)로 변환한다.
이제, 본 개시내용이 다음의 예들을 참조하여 설명된다. 본 개시내용의 몇몇 예시적인 실시예들을 설명하기 전에, 본 개시내용은 하기의 설명에서 기술되는 구성 또는 프로세스 단계들의 세부사항들로 제한되지 않음이 이해되어야 한다. 본 개시내용은 다른 실시예들이 가능하며, 다양한 방식들로 실시되거나 수행되는 것이 가능하다.
예들
예 1
원자 층 증착(ALD) 기법들을 사용하여 산화알루미늄 막을 증착하였다. 기판은 트리-tert부틸알루미늄(TTBA) 및/또는 그의 이성질체들과 물의 교번하는 펄스들에 노출되고, 각각의 교번하는 펄스 사이에 퍼지들이 있었다. 자기-조립 단층(SAM)들과의 반응 하에서 선택성이 결정되었다.
예 2: 비교용
원자 층 증착(ALD) 기법들을 사용하여 산화알루미늄 막을 증착하였다. 기판은 트리메틸 알루미늄(TMA)과 물의 교번하는 펄스들에 노출되고, 각각의 교번하는 펄스 사이에 퍼지들이 있었다. 자기-조립 단층(SAM)들과의 반응 하에서 선택성이 결정되었다.
결과들: 결과들은, 전구체들의 직경 크기가 SAM 분자들과의 반응에 대해 상이하게 경험한다는 것을 보여준다. 산화알루미늄 막들은 유사한 특성들을 갖지만, 상이한 전구체들은 상이한 선택성을 생성한다. TMA 및 물 프로세스에 의해 형성되는 산화알루미늄 막(예 2)은, 트리-tert부틸알루미늄(및/또는 그의 이성질체들) 및 물에 의해 형성되는 산화알루미늄 막보다 불량한 차단을 갖는다. TMA 전구체 분자들의 직경이 트리-tert부틸알루미늄 분자들의 직경보다 작기 때문에, TMA는 SAM 상에 더 쉽게 물리적으로 흡착된다. 트리-tert부틸알루미늄 및 물로부터 생성된 산화알루미늄 막(예 1)의 결과로, TMA 및 물로부터 생성된 산화알루미늄 막(예 2, 44.5 % 차단 백분율)에 비해 차단 백분율(99.7 %)이 더 높아진다/향상된다.
예 3
상부에 유전체 막 및 금속 막을 갖는 패터닝된 웨이퍼를 제공하였다. 패터닝된 웨이퍼는 유전체 막 상에 차단 층을 형성하기 위해 자기-조립 단층(SAM)들에 먼저 노출되었다. 후속하여, 패터닝된 웨이퍼는, 금속 막 상에 산화알루미늄 막을 선택적으로 형성하기 위해, 트리-tert부틸알루미늄 및/또는 그의 이성질체들 및 물에 순차적으로 노출되었다. 금속 막 상의 산화알루미늄 증착의 SEM 및 TEM 이미지들은, 산화알루미늄이 금속 막 상에 선택적으로 증착되고 유전체 막 상에서는 그렇지 않다는 것을 보여준다.
예 4: 비교용
상부에 유전체 막 및 금속 막을 갖는 패터닝된 웨이퍼를 제공하였다. 패터닝된 웨이퍼는 유전체 막 상에 차단 층을 형성하기 위해 자기-조립 단층(SAM)들에 먼저 노출되었다. 후속하여, 패터닝된 웨이퍼는, 금속 막 상에 산화알루미늄 막을 선택적으로 형성하기 위해, TMA 및 물에 순차적으로 노출되었다. 금속 막 상의 산화알루미늄 증착의 SEM 및 TEM 이미지들은, 산화알루미늄이 금속 막 및 유전체 막 둘 모두 상에 증착된다는 것을 보여준다.
본원에서 논의된 물질들 및 방법들을 설명하는 맥락에서(특히, 하기의 청구항들의 맥락에서) 단수형 용어들 및 유사한 지시대상들의 사용은, 본원에 달리 표시되거나 맥락에 의해 명확히 부정되지 않는 한, 단수형 및 복수형 둘 모두를 망라하는 것으로 해석된다. 본원에 달리 표시되지 않는 한, 본원에서의 값들의 범위들에 대한 언급은 단지, 그 범위 내에 속하는 각각의 별개의 값을 개별적으로 언급하는 약칭 방법으로서의 역할을 하도록 의도되며, 각각의 별개의 값은 그들이 본원에 개별적으로 언급된 것처럼 본 명세서 내에 포함된다. 본원에 달리 표시되거나 맥락에 의해 달리 명확히 부정되지 않는 한, 본원에 설명된 모든 방법들은 임의의 적합한 순서로 수행될 수 있다. 본원에 제공된 임의의 그리고 모든 예들, 또는 예시적인 어휘(예컨대, "이를테면")의 사용은, 단지 물질들 및 방법들을 더 명확히 하도록 의도되고, 달리 주장하지 않는 한, 범위를 제한하지 않는다. 본 명세서의 어떠한 어휘도, 임의의 주장되지 않는 요소를 개시된 물질들 및 방법들을 실시하는 데 필수적인 것으로 표시하는 것으로서 해석되어서는 안된다.
본 명세서 전반에 걸쳐 "일 실시예", "특정 실시예들", "하나 이상의 실시예" 또는 "실시예"에 대한 언급은, 실시예와 관련하여 설명되는 특정 특징, 구조, 물질, 또는 특성이 본 개시내용의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서 전반에 걸쳐 다양한 위치들에서의 "하나 이상의 실시예에서", "특정 실시예들에서", "일 실시예에서" 또는 "실시예에서"와 같은 문구들의 출현들이 반드시 본 개시내용의 동일한 실시예를 지칭하는 것은 아니다. 또한, 특정 특징들, 구조들, 물질들, 또는 특성들은 하나 이상의 실시예에서 임의의 적합한 방식으로 조합될 수 있다.
본원에서의 개시내용이 특정 실시예들을 참조하여 설명되었지만, 이러한 실시예들은 단지 본 개시내용의 원리들 및 응용들을 예시하는 것임이 이해되어야 한다. 본 개시내용의 사상 및 범위를 벗어나지 않으면서 본 개시내용의 방법 및 장치에 대해 다양한 수정들 및 변형들이 이루어질 수 있다는 것이 관련 기술분야의 통상의 기술자들에게 명백할 것이다. 따라서, 본 개시내용은 첨부된 청구항들 및 그 등가물들의 범위 내에 있는 수정들 및 변형들을 포함하는 것으로 의도된다.

Claims (15)

  1. 막을 증착하는 방법으로서,
    금속 층 및 유전체 층을 갖는 기판을 처리 챔버에 위치시키는 단계;
    상기 유전체 층에 대하여 상기 금속 층 상에 금속 막을 선택적으로 증착하기 위해 상기 기판을 유기금속성 전구체에 노출시키는 단계;
    상기 처리 챔버에서 상기 유기금속성 전구체를 퍼징하는 단계;
    상기 금속 층 상에 금속 산화물 막을 형성하기 위해 상기 금속 막과 반응하도록 상기 기판을 산화제에 노출시키는 단계; 및
    상기 처리 챔버에서 상기 산화제를 퍼징하는 단계를 포함하는, 막을 증착하는 방법.
  2. 제1항에 있어서,
    상기 유기금속성 전구체는, 트리-tert부틸알루미늄(TTBA), 비스(2-메틸-2-프로파닐)-(2-메틸-1-프로파닐)알루미늄), (2-메틸-2-프로파닐)비스(2-메틸-1-프로파닐)알루미늄), 트리스(2-메틸-1-프로파닐)알루미늄), 트리에틸 알루미늄(TEA), 트리(네오펜틸) 알루미늄, 또는 알루미늄 이소프로폭시드 중 하나 이상을 포함하는, 막을 증착하는 방법.
  3. 제1항에 있어서,
    상기 금속 막 및 상기 금속 산화물 막은 알루미늄을 포함하는, 막을 증착하는 방법.
  4. 제1항에 있어서,
    상기 유전체 층은, 산화물들, 탄소 도핑된 산화물들, 다공성 이산화규소(SiO2), 산화규소(SiO), 질화규소(SiN), 탄화물들, 산탄화물들, 질화물들, 산질화물들, 산탄질화물들, 탄질화물들, 중합체들, 포스포실리케이트 유리, 플루오로실리케이트(SiOF) 유리, 또는 유기실리케이트 유리(SiOCH) 중 하나 이상을 포함하는, 막을 증착하는 방법.
  5. 제1항에 있어서,
    상기 유전체 층에는 상기 금속 산화물 막이 실질적으로 없는, 막을 증착하는 방법.
  6. 제1항에 있어서,
    상기 금속 층은, 코발트(Co), 텅스텐(W), 루테늄(Ru), 구리(Cu), 니켈(Ni), 망가니즈(Mn), 은(Ag), 금(Au), 백금(Pt), 철(Fe), 몰리브데넘(Mo), 또는 로듐(Rh) 중 하나 이상을 포함하는, 막을 증착하는 방법.
  7. 제1항에 있어서,
    상기 산화제는, 물, 산소, tert-부틸 알코올, 3-부텐-2-올, 2-메틸-3-부텐-2-올, 2-페닐-2-프로판올 또는 R-OH 중 하나 이상을 포함하며, R은 CF3 또는 C1-20 알킬, C1-20 아릴, C1-20 알케닐, 또는 C1-20 알키닐을 포함하는, 막을 증착하는 방법.
  8. 제1항에 있어서,
    약 0.5 내지 약 10 nm의 두께를 갖는 금속 산화물 막을 제공하도록 상기 방법을 반복하는 단계를 더 포함하는, 막을 증착하는 방법.
  9. 제1항에 있어서,
    상기 처리 챔버를 퍼징하는 것은 상기 기판에 걸쳐 퍼지 가스를 유동시키는 것을 포함하고, 상기 퍼지 가스는 Ar, N2, He, H2, 또는 H2 함유 가스 중 하나 이상으로부터 선택되는, 막을 증착하는 방법.
  10. 막을 증착하는 방법으로서,
    상부에 금속 층 및 유전체 층을 갖는 기판의 유기금속성 전구체, 퍼지 가스, 산화제, 및 퍼지 가스에 대한 순차적 노출을 포함하는 프로세스 사이클로 금속 산화물 막을 선택적으로 형성하는 단계; 및
    상기 금속 층 상에 상기 금속 산화물 막을 선택적으로 형성하도록 상기 프로세스 사이클을 반복하는 단계를 포함하며, 상기 금속 산화물 막은 약 0.5 nm 내지 약 10 nm의 두께를 갖고, 상기 유전체 층에는 상기 금속 산화물 막이 실질적으로 없는, 막을 증착하는 방법.
  11. 제10항에 있어서,
    상기 유기금속성 전구체는, 트리-tert부틸알루미늄(TTBA), 비스(2-메틸-2-프로파닐)-(2-메틸-1-프로파닐)알루미늄), (2-메틸-2-프로파닐)비스(2-메틸-1-프로파닐)알루미늄), 트리스(2-메틸-1-프로파닐)알루미늄), 트리에틸 알루미늄(TEA), 트리(네오펜틸) 알루미늄, 또는 알루미늄 이소프로폭시드 중 하나 이상을 포함하는, 막을 증착하는 방법.
  12. 제10항에 있어서,
    상기 금속 막 및 상기 금속 산화물 막은 알루미늄을 포함하는, 막을 증착하는 방법.
  13. 제10항에 있어서,
    상기 금속 층은, 코발트(Co), 텅스텐(W), 루테늄(Ru), 구리(Cu), 니켈(Ni), 망가니즈(Mn), 은(Ag), 금(Au), 백금(Pt), 철(Fe), 몰리브데넘(Mo), 또는 로듐(Rh) 중 하나 이상을 포함하는, 막을 증착하는 방법.
  14. 제10항에 있어서,
    상기 산화제는, 산소, tert-부틸 알코올, 3-부텐-2-올, 2-메틸-3-부텐-2-올, 2-페닐-2-프로판올 또는 R-OH 중 하나 이상을 포함하며, R은 CF3 또는 C1-20 알킬, C1-20 아릴, C1-20 알케닐, 또는 C1-20 알키닐을 포함하는, 막을 증착하는 방법.
  15. 박막을 증착하는 방법으로서,
    유전체 층에 인접한 금속 층을 갖는 기판의 알루미늄 전구체, 퍼지 가스, 산화제, 및 퍼지 가스에 대한 순차적 노출을 포함하는 프로세스 사이클로 산화알루미늄 막을 선택적으로 형성하는 단계; 및
    상기 금속 층 상에 상기 산화알루미늄 막을 선택적으로 형성하도록 상기 프로세스 사이클을 반복하는 단계를 포함하며, 상기 산화알루미늄 막은 약 2 nm 내지 약 10 nm의 두께를 갖고, 상기 유전체 층에는 산화알루미늄이 실질적으로 없는, 박막을 증착하는 방법.
KR1020217010967A 2018-09-14 2019-09-11 선택적 산화알루미늄 막 증착 KR102521792B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/131,931 2018-09-14
US16/131,931 US11450525B2 (en) 2018-09-14 2018-09-14 Selective aluminum oxide film deposition
PCT/US2019/050501 WO2020055937A1 (en) 2018-09-14 2019-09-11 Selective aluminum oxide film deposition

Publications (2)

Publication Number Publication Date
KR20210043745A true KR20210043745A (ko) 2021-04-21
KR102521792B1 KR102521792B1 (ko) 2023-04-14

Family

ID=69772246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217010967A KR102521792B1 (ko) 2018-09-14 2019-09-11 선택적 산화알루미늄 막 증착

Country Status (6)

Country Link
US (1) US11450525B2 (ko)
JP (1) JP7242837B2 (ko)
KR (1) KR102521792B1 (ko)
CN (1) CN112640047A (ko)
TW (1) TWI762805B (ko)
WO (1) WO2020055937A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023204453A1 (ko) * 2022-04-19 2023-10-26 인천대학교 산학협력단 영역-선택적 원자층 증착법을 이용한 박막의 선택적 증착방법 및 박막이 선택적으로 형성된 기판

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11965238B2 (en) 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces
TW202140832A (zh) * 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽在金屬表面上之選擇性沉積
TW202140833A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 相對於金屬表面在介電表面上之氧化矽的選擇性沉積
US11542597B2 (en) * 2020-04-08 2023-01-03 Applied Materials, Inc. Selective deposition of metal oxide by pulsed chemical vapor deposition
WO2022205480A1 (zh) * 2021-04-02 2022-10-06 眉山博雅新材料有限公司 一种组合晶体制备方法和系统
US11718023B2 (en) * 2020-05-18 2023-08-08 Qatar Foundation For Education, Science And Community Development 3D printing based on self-assembled molecular building blocks for materials design and bio-applications
US20220136106A1 (en) * 2020-10-30 2022-05-05 The Board Of Trustees Of The Leland Stanford Junior University Advanced precursors for selective atomic layer deposition using self-assembled monolayers
US20220310385A1 (en) * 2021-03-26 2022-09-29 Tokyo Electron Limited Atomic layer deposition of aluminum oxide films for semiconductor devices using an aluminum alkoxide oxidizer
US11702733B2 (en) 2021-05-07 2023-07-18 Applied Materials, Inc. Methods for depositing blocking layers on conductive surfaces
US20230010568A1 (en) * 2021-07-08 2023-01-12 Applied Materials, Inc. Methods and apparatus for selective etch stop capping and selective via open for fully landed via on underlying metal
US20230154757A1 (en) * 2021-11-12 2023-05-18 International Business Machines Corporation Selective deposition on metals using porous low-k materials
JP2023117045A (ja) * 2022-02-10 2023-08-23 東京エレクトロン株式会社 基板処理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244263A (ja) * 1999-12-22 2001-09-07 Hynix Semiconductor Inc アルミニウム酸化膜形成方法及びそれを用いた半導体素子の製造方法
KR20170017779A (ko) * 2015-08-05 2017-02-15 에이에스엠 아이피 홀딩 비.브이. 알루미늄 및 질소 함유 물질의 선택적 퇴적
KR20180093823A (ko) * 2017-02-14 2018-08-22 에이에스엠 아이피 홀딩 비.브이. 선택적 패시베이션 및 선택적 증착

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102197459A (zh) * 2008-10-27 2011-09-21 应用材料股份有限公司 三元化合物的气相沉积方法
TWI686499B (zh) 2014-02-04 2020-03-01 荷蘭商Ａｓｍ Ｉｐ控股公司 金屬、金屬氧化物與介電質的選擇性沉積
US10002936B2 (en) * 2014-10-23 2018-06-19 Asm Ip Holding B.V. Titanium aluminum and tantalum aluminum thin films
US9914995B2 (en) 2014-11-21 2018-03-13 Applied Materials, Inc. Alcohol assisted ALD film deposition
US10121699B2 (en) 2015-08-05 2018-11-06 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10118828B2 (en) * 2015-10-02 2018-11-06 Asm Ip Holding B.V. Tritertbutyl aluminum reactants for vapor deposition
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US10580644B2 (en) 2016-07-11 2020-03-03 Tokyo Electron Limited Method and apparatus for selective film deposition using a cyclic treatment
US9859153B1 (en) 2016-11-14 2018-01-02 Lam Research Corporation Deposition of aluminum oxide etch stop layers
US10358719B2 (en) 2016-11-23 2019-07-23 Applied Materials, Inc. Selective deposition of aluminum oxide on metal surfaces
JP2018129354A (ja) 2017-02-07 2018-08-16 株式会社アルバック ゲート絶縁膜の形成方法、および、ゲート絶縁膜
US10242866B2 (en) 2017-03-08 2019-03-26 Lam Research Corporation Selective deposition of silicon nitride on silicon oxide using catalytic control

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244263A (ja) * 1999-12-22 2001-09-07 Hynix Semiconductor Inc アルミニウム酸化膜形成方法及びそれを用いた半導体素子の製造方法
KR20170017779A (ko) * 2015-08-05 2017-02-15 에이에스엠 아이피 홀딩 비.브이. 알루미늄 및 질소 함유 물질의 선택적 퇴적
KR20180093823A (ko) * 2017-02-14 2018-08-22 에이에스엠 아이피 홀딩 비.브이. 선택적 패시베이션 및 선택적 증착

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023204453A1 (ko) * 2022-04-19 2023-10-26 인천대학교 산학협력단 영역-선택적 원자층 증착법을 이용한 박막의 선택적 증착방법 및 박막이 선택적으로 형성된 기판

Also Published As

Publication number Publication date
US11450525B2 (en) 2022-09-20
US20200090924A1 (en) 2020-03-19
JP2021536682A (ja) 2021-12-27
JP7242837B2 (ja) 2023-03-20
TW202024381A (zh) 2020-07-01
WO2020055937A1 (en) 2020-03-19
TWI762805B (zh) 2022-05-01
CN112640047A (zh) 2021-04-09
KR102521792B1 (ko) 2023-04-14

Similar Documents

Publication Publication Date Title
KR102521792B1 (ko) 선택적 산화알루미늄 막 증착
US11894233B2 (en) Electronic device having an oxygen free platinum group metal film
KR100652420B1 (ko) 유전막 제조방법, 그 유전막을 포함하는 ｍｉｍ 캐패시터의제조방법 및 그 유전막을 제조하기 위한 배치 타입 ａｌｄ장치
CN110592554A (zh) 沉积金属合金膜的方法
US11970777B2 (en) Deposition of low-k films
US20200090991A1 (en) Method Of Forming Via With Embedded Barrier
US20220081769A1 (en) Methods of atomic layer deposition
US11713507B2 (en) Low-k films
US9236467B2 (en) Atomic layer deposition of hafnium or zirconium alloy films
KR20210037004A (ko) 금속 카바이드 막들을 증착시키는 방법들
KR20230146081A (ko) 원자층 증착을 위한 환원제
TWI515803B (zh) 矽化鉭內的摻雜鋁
US10366879B2 (en) Dry and wet etch resistance for atomic layer deposited TiO2 for SIT spacer application
US11972940B2 (en) Area selective carbon-based film deposition
US20240183035A1 (en) Area selective deposition through surface silylation
JP2024506395A (ja) シリコンベースの誘電体膜の堆積
WO2023086298A1 (en) Molybdenum precursor compounds

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant