JP2001244263A - アルミニウム酸化膜形成方法及びそれを用いた半導体素子の製造方法 - Google Patents

アルミニウム酸化膜形成方法及びそれを用いた半導体素子の製造方法

Info

Publication number
JP2001244263A
JP2001244263A JP2000391358A JP2000391358A JP2001244263A JP 2001244263 A JP2001244263 A JP 2001244263A JP 2000391358 A JP2000391358 A JP 2000391358A JP 2000391358 A JP2000391358 A JP 2000391358A JP 2001244263 A JP2001244263 A JP 2001244263A
Authority
JP
Japan
Prior art keywords
film
oxide film
mtma
aluminum oxide
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000391358A
Other languages
English (en)
Inventor
Binshu Kin
敏 洙 金
Kyong-Min Kim
京 民 金
Chan Lim
燦 林
Heung-Sik Kwak
興 植 郭
Chung Tae Kim
正 泰 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2001244263A publication Critical patent/JP2001244263A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/02—Pretreatment of the material to be coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C23C8/10—Oxidising
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 ＭＴＭＡをアルミニウムソース物質に使用し
て単原子蒸着法によりアルミニウム酸化膜を形成する方
法を提供する。 【解決手段】 半導体基板１０２を準備して前記半導体
基板を反応器２２０に装着する第１ステップと、アルミ
ニウムソースとしてＭＴＭＡ２１２を半導体基板上に吸
着されるように反応器に供給する第２ステップと、窒素
ガスを流入させるか、または真空パージして第１排出ポ
ンプを介して未反応のＭＴＭＡまたは反応副産物を排出
させる第３ステップと、酸素ソース２１６を前記半導体
基板上に吸着されるように反応器に供給する第４ステッ
プと、窒素ガスを流入させるか、または真空パージして
第１排出ポンプを介して未反応の酸素ソース物質または
反応副産物を排出させる第５ステップとを含んでなる。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、半導体素子のアル
ミニウム酸化膜（Ａｌ２Ｏ３）の製造方法及びそれを用
いた半導体素子の製造方法に関し、特に、アルミニウム
ソースとしてＭＴＭＡを利用した半導体素子のアルミニ
ウム酸化膜製造方法及びそれを用いた半導体素子の製造
方法に関する。
【０００２】
【従来の技術】周知のように、半導体メモリ素子は、微
細化を介した小型化で高集積化されているが、依然とし
て高速の処理速度と高い信頼性を有し、セル面積は小さ
いべきであるものを要求している。このような高集積、
高性能、高い信頼性に対する要求は、高い精密度及び小
型化された素子の形成を要求している。このような要求
を満たすためには、ＤＲＡＭ及びロジック素子（ｌｏｇ
ｉｃ ｄｅｖｉｃｅ）に適用されるキャパシタのキャパ
シタンスを増やし、ゲート誘電膜を向上させる必要があ
る。このような要求を解決するための試みとして高誘電
率を有する誘電物質をキャパシタ薄膜及びゲート酸化膜
に適用するための多くの研究が進められている。
【０００３】このような高誘電定数物質中に、アルミニ
ウム酸化膜（Ａｌ２Ｏ３）は、高い耐酸化性及び熱安定
性により典型的にキャパシタ薄膜及びゲート誘電膜に用
いられている。また、水素拡散を防止するための水素拡
散防止膜としても広く用いられている。
【０００４】一般に、アルミニウム酸化膜は、単原子蒸
着法により形成される。さらに詳細な製造ステップは以
下の通りである。まず、ウェーハを反応器に装着し、ウ
ェーハを２００℃から４５０℃程度の温度で加熱する。
次いで、アルミニウムソース物質を反応器に供給し、窒
素ガスを流すか真空パージして、未反応のアルミニウム
ソース物質及び反応副産物を除去する。次いで、酸素ソ
ース物質を反応器に供給し、同様に、窒素ガスを流す
か、真空パージして未反応の酸素物質及び反応副産物を
除去する。このようなステップを繰り返して所望の厚さ
のアルミニウム酸化膜を得る。
【０００５】従来のアルミニウム酸化膜の製造方法にお
いては、ＴＭＡ（ｔｒｉｍｅｔｈｙｌ ａｌｕｍｉｎｕ
ｍ）がアルミニウムソース物質として用いられ、Ｈ２Ｏ
は、酸素ソース物質として用いられている。しかし、Ｔ
ＭＡは高い蒸気圧と沸騰点と溶融点との間の差が非常に
小さいため、大気中に放置する場合、強い爆発性及び引
火性を有する。したがって、ＴＭＡをアルミニウムソー
スに使用することは非常に困難である。
【０００６】
【発明が解決しようとする課題】したがって、本発明
は、従来のアルミニウム酸化膜形成方法の問題点に鑑み
てなされたものであって、ＴＭＡの問題点を解決して量
産工程で安定性を向上させ、コストを低減させることの
できるアルミニウム酸化膜の製造方法及びそれを用いた
半導体素子の製造方法を提供することにその目的があ
る。
【０００７】
【課題を解決するための手段】上記目的を達成するため
になされた、本発明によるアルミニウム酸化膜製造方法
は、半導体素子に用いられる、半導体基板を準備して前
記半導体基板を反応器に装着する第１ステップと、アル
ミニウムソースとしてＭＴＭＡ（ｍｏｄｉｆｉｅｄ ｔ
ｒｉｍｅｔｈｙｌ ａｌｕｍｉｎｕｍ）を前記半導体基
板上に吸着されるように前記反応器に供給する第２ステ
ップと、窒素ガスを流入させるか、または真空パージ
（ｐｕｒｇｉｎｇ）して第１排出ポンプを介して未反応
のＭＴＭＡまたは反応副産物を排出させる第３ステップ
と、酸素ソースを前記半導体基板上に吸着されるように
前記反応器に供給する第４ステップと、窒素ガスを流入
させるか、または真空パージ（ｐｕｒｇｉｎｇ）して前
記第１排出ポンプを介して未反応の酸素ソース物質また
は反応副産物を排出させる第５ステップとを含んでなる
ことを特徴とする。
【０００８】また、上記目的を達成するためになされ
た、本発明による半導体素子の製造方法は、半導体基
板、素子分離領域、ゲートライン（ｇａｔｅ ｌｉｎ
ｅ）、ゲート酸化膜、及び第１絶縁膜が備えられた活性
マトリックスを準備する第１ステップと、前記活性マト
リックス上にバッファ膜（ｂｕｆｆｅｒ ｌａｙｅｒ）
及び第１導電膜（ｃｏｎｄｕｃｔｉｖｅ ｌａｙｅｒ）
を形成する第２ステップと、ＭＴＭＡをアルミニウムソ
ースに使用して単原子蒸着法により前記第１導電膜上に
Ａｌ２Ｏ３誘電膜を形成する第３ステップと、前記誘電
膜上に第２導電膜を形成して前記第２導電膜、前記誘電
膜、前記第１導電膜及びバッファ膜を順にエッチングし
てキャパシタ構造を得る第４ステップと、前記キャパシ
タ構造上に水素拡散防止膜を形成する第５ステップと、
第２絶縁膜蒸着後、ビットライン及び局部配線を形成す
る第６ステップと、前記ビットライン、前記局部配線及
び前記第２絶縁膜上部にパッシべーション（ｐａｓｓｉ
ｖａｔｉｏｎ）膜を形成する第７ステップとを含んでな
ることを特徴とする。
【０００９】
【発明の実施の形態】次に、本発明にかかるアルミニウ
ム酸化膜形成方法及びそれを用いた半導体素子の製造方
法の実施の形態の具体例を図面を参照しながら説明す
る。
【００１０】図１乃至５は、本発明の好ましい実施例に
よるアルミニウム酸化膜形成方法を含む半導体素子の製
造方法を説明するための断面図である。半導体素子の製
造は、まず、半導体基板１０２、素子分離領域１０４、
拡散領域１０６、ゲート酸化膜１１２、ゲートライン１
１３、スペーサ１１４及び第１絶縁膜１１６からなる活
性マトリックス１１０を準備する。ここで拡散領域の一
つの部分はソースとして、もう一つの部分はドレインと
しての役割をすることとなる。
【００１１】次いで、図１に示したように、バッファ膜
１１８、第１導電膜１２０、誘電膜１２２及び第２導電
膜１２４を活性マトリックス１１０上に順に形成する。
本実施例では、誘電膜１２２は、単原子蒸着法により５
０ｍＴｏｒｒから３００ｍＴｏｒｒの蒸着圧力で、３０
Åから１００Åの厚さを有するアルミニウム酸化膜から
なる。ここで、バッファ膜１１８は、第１絶縁膜と第１
導電膜との間の接着力を増大させるために形成される。
【００１２】以下、アルミニウム酸化膜の蒸着方法につ
いてさらに詳細に説明する。図２は、アルミニウム酸化
膜を単原子蒸着法により蒸着するための装置概略図であ
る。蒸着工程は、まず、ウェーハを２００℃から４５０
℃程度で加熱し、アルミニウムソース物質、すなわち、
ＭＴＭＡを第１流量調節器２１４を介してウェーハに吸
着されるように反応器２２０に供給する。そして、未反
応のＭＴＭＡ及び反応副産物は、窒素ガスを流すか真空
パージして排出ポンプを介して排出される。次いで、Ｈ
２Ｏ、Ｏ２、Ｎ２Ｏ、または、Ｏ３などのような酸素ソ
ース物質を、第２流量調節器２１８を介してウェーハに
吸着されるように反応器２２０に供給する。最後に、未
反応の酸素ソース物質及び反応副産物を窒素ガスを流す
か、真空パージして排出ポンプを介して排出される。各
ステップは、全部０．１秒から３秒の範囲の間で実施さ
れる。
【００１３】上記のステップを繰り返すことによって、
所望の厚さのアルミニウム酸化膜を得ることができるよ
うになる。また、ＭＴＭＡをアルミニウムソース物質に
使用するためには、ＭＴＭＡの容器を５０℃から１００
℃程度保持できるジャケットヒーター（ｊａｃｋｅｔ
ｈｅａｔｅｒ）及び供給管を７０℃から１００℃程度保
持し得るラインヒーター（ｌｉｎｅ ｈｅａｔｅｒ）が
必要である。そしてウェーハにアルミニウム酸化膜を効
果的に蒸着するためには、反応器内の温度は、２００℃
から４５０℃程度、反応器内の圧力は、５０ｍＴｏｒｒ
から３００ｍＴｏｒｒ程度保持すべきである。
【００１４】アルミニウム酸化膜を蒸着した後、プラズ
マＮ２ＯやＵＶ／Ｏ３のような酸素を添加し得る処理を
実施して反応時発生した炭素基を除去し、膜質を緻密化
するためのアニール工程を実施する。
【００１５】また、図１を参照すれば、バッファ膜１１
８、第１導電膜１２０、誘電膜１２２及び第２導電膜１
２４を第１絶縁膜１１６上に形成した後、第２導電膜１
２４を所定の第１形態にエッチングして上部電極１２４
Ａを形成する。次に、誘電膜１２２、第１金属膜１２０
及びバッファ膜１１８を順にエッチングしてアルミニウ
ム酸化膜キャパシタ薄膜１２２Ａ、下部電極１２０Ａを
形成して図２に示したようなキャパシタ構造１５０を得
る。この場合、後続工程でプレートライン（ｐｌａｔｅ
ｌｉｎｅ）を形成するためには、下部電極１２０Ａと
上部電極１２４Ａとの大きさを異なるようにすることが
好ましい。
【００１６】次いで図３に示すように、アルミニウム酸
化膜の水素拡散防止膜１４０をキャパシタ構造１５０と
第１絶縁膜１１６の一部分上に６０Åから２００Åの厚
さに形成する。水素拡散防止膜１４０は、パッシべーシ
ョン工程のような後続工程でキャパシタ構造１５０への
水素侵入を防止するために形成される。アルミニウム酸
化膜の形成方法は、キャパシタ薄膜をアルミニウム酸化
膜で形成する方法と同様であるのでその説明は省略す
る。
【００１７】次いで、半導体素子の典型的な製造工程に
よって、第２絶縁膜１３０をキャパシタ構造１５０及び
第１絶縁膜上に形成する。そうした後、所定の第３形態
にエッチングして図４に示したことのような開口部１３
２、１３４、１３６を形成する。次いで、第３導電膜を
前記開口部１３２、１３４、１３６を含む全体表面上に
形成した後、エッチングしてビットライン１４４Ｂと局
部配線１４４Ａとを得ることとなる。次いで、図５に示
したように、パッシべーション膜１５２を化学気相蒸着
法または物理気相蒸着法により全体表面上に形成する。
【００１８】本実施例で、ゲート酸化膜１１２も本発明
の方法を利用してアルミニウム酸化膜で形成することが
できる。すなわち、前述したことのように、ＭＴＭＡを
アルミニウムソース物質に利用してアルミニウム酸化膜
を形成することができる。また、本発明により形成され
たアルミニウム酸化膜は、エッチング中止膜にも使用す
ることができる。
【００１９】本発明を、ＴＭＡをアルミニウムソース物
質に使用する従来の技術と比較すれば、本発明による
と、表１に示したようにより一層安定的であり、低い製
造コストの製造方法を提供する。
【表１】
【００２０】すなわち、ＭＴＭＡの場合、沸騰点及び溶
融点簡の差がＴＭＡより大きいために、ＭＴＭＡは、熱
変化に影響を受けない。また、ＭＴＭＡは、蒸気圧がＴ
ＭＡより低いため、ＴＭＡをアルミニウムソース物質に
使用する従来の製造工程より製造工程を制御することが
はるかに容易であり、万一、大気中に露出されてもＴＭ
Ａより安定的である。したがって、ＭＴＭＡをアルミニ
ウムソース物質に使用する本発明では、アルミニウム酸
化膜を形成時、さらに安定した製造方法で形成すること
ができるようになる。
【００２１】尚、本発明は、本実施例に限られるもので
はない。本発明の趣旨から逸脱しない範囲内で多様に変
更実施することが可能である。
【００２２】
【発明の効果】上述したように、本発明によると、既存
のＴＭＡより引火性、爆発性及び蒸気圧の低いＭＴＭＡ
を使用してアルミニウム酸化膜を形成することによっ
て、工程調節が容易であって、量産に適用する場合、生
産コストを低減することができる。
【図面の簡単な説明】
【図１】本発明の好ましい実施例によるアルミニウム酸
化膜を含む半導体素子の製造方法を説明する断面図であ
る。
【図２】本発明の好ましい実施例によるアルミニウム酸
化膜を含む半導体素子の製造方法を説明する断面図であ
る。
【図３】本発明の好ましい実施例によるアルミニウム酸
化膜を含む半導体素子の製造方法を説明する断面図であ
る。
【図４】本発明の好ましい実施例によるアルミニウム酸
化膜を含む半導体素子の製造方法を説明する断面図であ
る。
【図５】本発明の好ましい実施例によるアルミニウム酸
化膜を含む半導体素子の製造方法を説明する断面図であ
る。
【図６】単原子蒸着法によりアルミニウム酸化膜を蒸着
するための装置概略図である。
【符号の説明】
１０２ 半導体基板 １０４ 素子分離膜 １０６ 拡散領域 １１０ 活性マトリックス １１２ ゲート酸化膜 １１３ ゲートライン １１６ 第１絶縁膜 １１８、１１８Ａ バッファ膜 １２０ 第１導電膜 １２０Ａ 下部電極 １２２ 誘電膜 １２２Ａ キャパシタ薄膜 １２４ 第２導電膜 １２４Ａ 上部電極 １３０ 第２絶縁膜 １３２、１３４、１３６ 開口部 １４０ 水素拡散防止膜 １４４Ａ 局部配線 １４４Ｂ ビットライン １５０ キャパシタ構造 １５２ パッシべーション膜 ２１２ ＭＴＭＡ ２１４ 第１流量調節器 ２１６ 酸素ソース物質 ２１８ 第２流量調節器 ２２０ 反応器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8242 Ｈ０１Ｌ 27/10 ６５１ (72)発明者 林 燦 大韓民国 京畿道 利川市 夫鉢邑 牙美 里 山 136−１ (72)発明者 郭 興 植 大韓民国 京畿道 利川市 夫鉢邑 牙美 里 山 136−１ (72)発明者 金 正 泰 大韓民国 京畿道 利川市 夫鉢邑 牙美 里 山 136−１

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子に用いられる、半導体基板を
    準備して前記半導体基板を反応器に装着する第１ステッ
    プと、 アルミニウムソースとしてＭＴＭＡ（ｍｏｄｉｆｉｅｄ
    ｔｒｉｍｅｔｈｙｌａｌｕｍｉｎｕｍ）を前記半導体
    基板上に吸着されるように前記反応器に供給する第２ス
    テップと、 窒素ガスを流入させるか、または真空パージ（ｐｕｒｇ
    ｉｎｇ）して第１排出ポンプを介して未反応のＭＴＭＡ
    または反応副産物を排出させる第３ステップと、 酸素ソースを前記半導体基板上に吸着されるように前記
    反応器に供給する第４ステップと、 窒素ガスを流入させるか、または真空パージして前記第
    １排出ポンプを介して未反応の酸素ソース物質または反
    応副産物を排出させる第５ステップとを含んでなること
    を特徴とするアルミニウム酸化膜形成方法。
  2. 【請求項２】 前記第２ステップから第５ステップは、
    前記半導体基板上に所定の厚さにアルミニウム酸化膜が
    形成される時まで単原子蒸着法（ＡＬＤ：ａｔｏｍｉｃ
    ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）により繰り返し
    実施されることを特徴とする請求項１に記載のアルミニ
    ウム酸化膜形成方法。
  3. 【請求項３】 前記半導体基板の温度は、約２００℃か
    ら４５０℃の範囲であることを特徴とする請求項１に記
    載のアルミニウム酸化膜形成方法。
  4. 【請求項４】 前記第２ステップは、約０．１秒から３
    秒の範囲の間で実施されることを特徴とする請求項１に
    記載のアルミニウム酸化膜形成方法。
  5. 【請求項５】 前記ＭＴＭＡの貯蔵容器は、約５０℃か
    ら１００℃の範囲であることを特徴とする請求項１に記
    載のアルミニウム酸化膜形成方法。
  6. 【請求項６】 前記ＭＴＭＡの貯蔵容器から前記反応器
    までの供給ラインの温度は、約７０℃から１８０℃を保
    持することを特徴とする請求項１又は５に記載のアルミ
    ニウム酸化膜形成方法。
  7. 【請求項７】 前記酸素ソースは、Ｈ２Ｏ、Ｏ２、Ｎ２
    Ｏ、またはＯ３の中のいずれか一つであることを特徴と
    する請求項１に記載のアルミニウム酸化膜形成方法。
  8. 【請求項８】 前記第４ステップは、約０．１秒から３
    秒の範囲の間で実施されることを特徴とする請求項１に
    記載のアルミニウム酸化膜形成方法。
  9. 【請求項９】 前記反応器の温度は、約２００℃から４
    ５０℃範囲であり、圧力は、約３００ｍＴｏｒｒ程度で
    あることを特徴とする請求項１に記載のアルミニウム酸
    化膜形成方法。
  10. 【請求項１０】 半導体基板、素子分離領域、ゲートラ
    イン（ｇａｔｅ ｌｉｎｅ）、ゲート酸化膜、及び第１
    絶縁膜が備えられた活性マトリックスを準備する第１ス
    テップと、 前記活性マトリックス上にバッファ膜（ｂｕｆｆｅｒ
    ｌａｙｅｒ）及び第１導電膜（ｃｏｎｄｕｃｔｉｖｅ
    ｌａｙｅｒ）を形成する第２ステップと、 ＭＴＭＡをアルミニウムソースに使用して単原子蒸着法
    により前記第１導電膜上にＡｌ２Ｏ３誘電膜を形成する
    第３ステップと、 前記誘電膜上に第２導電膜を形成して前記第２導電膜、
    前記誘電膜、前記第１導電膜及びバッファ膜を順にエッ
    チングしてキャパシタ構造を得る第４ステップと、 前記キャパシタ構造上に水素拡散防止膜を形成する第５
    ステップと、 第２絶縁膜蒸着後、ビットライン及び局部配線を形成す
    る第６ステップと、 前記ビットライン、前記局部配線及び前記第２絶縁膜上
    部にパッシべーション（ｐａｓｓｉｖａｔｉｏｎ）膜を
    形成する第７ステップとを含んでなることを特徴とする
    半導体素子の製造方法。
  11. 【請求項１１】 前記ゲート酸化膜は、単原子蒸着法に
    よりＭＴＭＡをアルミニウムソースに使用して形成され
    るアルミニウム酸化膜からなることを特徴とする請求項
    １０に記載の半導体素子の製造方法。
  12. 【請求項１２】 前記水素拡散防止膜は、単原子蒸着法
    によりＭＴＭＡをアルミニウムソースに使用して形成さ
    れるアルミニウム酸化膜からなることを特徴とする請求
    項１０に記載の半導体素子の製造方法。
  13. 【請求項１３】 前記第３ステップ以後、膜質を緻密化
    するために前記誘電膜をアニールする第８ステップをさ
    らに含むことを特徴とする請求項１０に記載の半導体素
    子の製造方法。
  14. 【請求項１４】 前記第８ステップは、約７５０℃から
    ８５０℃の範囲で実施されることを特徴とする請求項１
    ３に記載の半導体素子の製造方法。
  15. 【請求項１５】 前記ゲート酸化膜としてアルミニウム
    酸化膜を形成するための窒素ガスのパージ（ｐｕｒｇ
    ｅ）時間は、約５秒から１０秒程度であることを特徴と
    する請求項１０又は１１に記載の半導体素子の製造方
    法。
  16. 【請求項１６】 前記水素拡散防止膜としてのアルミニ
    ウム酸化膜は、約６０Åから２００Å程度の厚さに形成
    されることを特徴とする請求項１０又は１２に記載の半
    導体素子の製造方法。
JP2000391358A 1999-12-22 2000-12-22 アルミニウム酸化膜形成方法及びそれを用いた半導体素子の製造方法 Pending JP2001244263A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990060563A KR100323874B1 (ko) 1999-12-22 1999-12-22 반도체 소자의 알루미늄 산화막 형성 방법
KR1999/P60563 1999-12-22

Publications (1)

Publication Number Publication Date
JP2001244263A true JP2001244263A (ja) 2001-09-07

Family

ID=19628286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000391358A Pending JP2001244263A (ja) 1999-12-22 2000-12-22 アルミニウム酸化膜形成方法及びそれを用いた半導体素子の製造方法

Country Status (4)

Country Link
US (1) US6589886B2 (ja)
JP (1) JP2001244263A (ja)
KR (1) KR100323874B1 (ja)
TW (1) TW480622B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828189B2 (en) 2001-09-27 2004-12-07 Oki Electric Industry Co., Ltd. Semiconductor device and method of fabricating the same
JP2010056285A (ja) * 2008-08-28 2010-03-11 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2019033200A (ja) * 2017-08-09 2019-02-28 富士通株式会社 半導体装置、及び半導体装置の製造方法
KR20210043745A (ko) * 2018-09-14 2021-04-21 어플라이드 머티어리얼스, 인코포레이티드 선택적 산화알루미늄 막 증착

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481848B1 (ko) * 1998-12-15 2006-05-16 삼성전자주식회사 화학적결함을제거한유전막제조방법
KR100351056B1 (ko) * 2000-06-27 2002-09-05 삼성전자 주식회사 선택적 금속산화막 형성단계를 포함하는 반도체 소자의 제조방법
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
US9255329B2 (en) * 2000-12-06 2016-02-09 Novellus Systems, Inc. Modulated ion-induced atomic layer deposition (MII-ALD)
US6627268B1 (en) * 2001-05-03 2003-09-30 Novellus Systems, Inc. Sequential ion, UV, and electron induced chemical vapor deposition
US20030224536A1 (en) * 2002-06-04 2003-12-04 Andreas Hilliger Contact formation
US7150789B2 (en) * 2002-07-29 2006-12-19 Micron Technology, Inc. Atomic layer deposition methods
US6753271B2 (en) * 2002-08-15 2004-06-22 Micron Technology, Inc. Atomic layer deposition methods
US6890596B2 (en) * 2002-08-15 2005-05-10 Micron Technology, Inc. Deposition methods
US6673701B1 (en) * 2002-08-27 2004-01-06 Micron Technology, Inc. Atomic layer deposition methods
DE10240106A1 (de) * 2002-08-30 2004-03-11 Infineon Technologies Ag Ausbildung einer elektrischen Verbindung zwischen Strkturen in einem Halbleitersubstrat
KR100721856B1 (ko) * 2004-02-06 2007-05-28 김상관 발광 다이오드 교통신호등의 이상 유무 검출용 전원 공급 장치
US7160578B2 (en) 2004-03-10 2007-01-09 Pilkington North America Method for depositing aluminum oxide coatings on flat glass
JP4284228B2 (ja) * 2004-04-19 2009-06-24 株式会社東芝 半導体装置の製造方法
JP4105656B2 (ja) * 2004-05-13 2008-06-25 株式会社東芝 半導体装置及びその製造方法
KR100695511B1 (ko) * 2004-06-07 2007-03-15 주식회사 하이닉스반도체 원자층 증착 방법을 이용한 반도체 소자의 Ａｌ₂Ｏ₃박막형성방법
US20050276922A1 (en) * 2004-06-10 2005-12-15 Henry Bernhardt Method of forming thin dielectric layers
JP4946145B2 (ja) * 2006-04-13 2012-06-06 富士通セミコンダクター株式会社 強誘電体メモリの製造方法
JP2007305819A (ja) * 2006-05-12 2007-11-22 Renesas Technology Corp 半導体装置およびその製造方法
US8053372B1 (en) 2006-09-12 2011-11-08 Novellus Systems, Inc. Method of reducing plasma stabilization time in a cyclic deposition process
US7871678B1 (en) 2006-09-12 2011-01-18 Novellus Systems, Inc. Method of increasing the reactivity of a precursor in a cyclic deposition process
KR100829821B1 (ko) * 2006-10-25 2008-05-19 주식회사 아이피에스 박막 증착 방법
US8445913B2 (en) 2007-10-30 2013-05-21 Spansion Llc Metal-insulator-metal (MIM) device and method of formation thereof
KR101881181B1 (ko) 2010-11-04 2018-08-16 노벨러스 시스템즈, 인코포레이티드 탄탈륨의 이온 유도 원자층 증착
US9745658B2 (en) * 2013-11-25 2017-08-29 Lam Research Corporation Chamber undercoat preparation method for low temperature ALD films
US9828672B2 (en) 2015-03-26 2017-11-28 Lam Research Corporation Minimizing radical recombination using ALD silicon oxide surface coating with intermittent restoration plasma
US10023956B2 (en) 2015-04-09 2018-07-17 Lam Research Corporation Eliminating first wafer metal contamination effect in high density plasma chemical vapor deposition systems
CN106567053B (zh) * 2015-10-09 2019-03-15 中国科学院微电子研究所 一种制备钛铝合金薄膜的方法
US10211099B2 (en) 2016-12-19 2019-02-19 Lam Research Corporation Chamber conditioning for remote plasma process
WO2019113351A1 (en) 2017-12-07 2019-06-13 Lam Research Corporation Oxidation resistant protective layer in chamber conditioning
US10760158B2 (en) 2017-12-15 2020-09-01 Lam Research Corporation Ex situ coating of chamber components for semiconductor processing
US10707089B2 (en) 2018-03-27 2020-07-07 Texas Instruments Incorporated Dry etch process landing on metal oxide etch stop layer over metal layer and structure formed thereby
US11769692B2 (en) * 2018-10-31 2023-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. High breakdown voltage inter-metal dielectric layer
CN112802734A (zh) * 2020-12-30 2021-05-14 长春长光圆辰微电子技术有限公司 硅片单侧膜淀积的方法
CN114182236A (zh) * 2021-11-25 2022-03-15 晶澳太阳能有限公司 一种氧化铝镀膜设备异常检测方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385946B1 (ko) * 1999-12-08 2003-06-02 삼성전자주식회사 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자
KR100269306B1 (ko) * 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
US6305314B1 (en) * 1999-03-11 2001-10-23 Genvs, Inc. Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
US6255122B1 (en) * 1999-04-27 2001-07-03 International Business Machines Corporation Amorphous dielectric capacitors on silicon
US6780704B1 (en) * 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
KR20020004539A (ko) * 2000-07-06 2002-01-16 박종섭 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828189B2 (en) 2001-09-27 2004-12-07 Oki Electric Industry Co., Ltd. Semiconductor device and method of fabricating the same
JP2010056285A (ja) * 2008-08-28 2010-03-11 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2019033200A (ja) * 2017-08-09 2019-02-28 富士通株式会社 半導体装置、及び半導体装置の製造方法
KR20210043745A (ko) * 2018-09-14 2021-04-21 어플라이드 머티어리얼스, 인코포레이티드 선택적 산화알루미늄 막 증착
JP2021536682A (ja) * 2018-09-14 2021-12-27 アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated 選択的な酸化アルミニウム膜の堆積
JP7242837B2 (ja) 2018-09-14 2023-03-20 アプライド マテリアルズ インコーポレイテッド 選択的な酸化アルミニウム膜の堆積
KR102521792B1 (ko) * 2018-09-14 2023-04-14 어플라이드 머티어리얼스, 인코포레이티드 선택적 산화알루미늄 막 증착

Also Published As

Publication number Publication date
KR100323874B1 (ko) 2002-02-16
US20010006835A1 (en) 2001-07-05
US6589886B2 (en) 2003-07-08
TW480622B (en) 2002-03-21
KR20010063478A (ko) 2001-07-09

Similar Documents

Publication Publication Date Title
JP2001244263A (ja) アルミニウム酸化膜形成方法及びそれを用いた半導体素子の製造方法
JP4324753B2 (ja) 半導体素子で用いるアルミニウム酸化膜の製造方法
KR100624903B1 (ko) 반도체 소자의 캐패시터 제조방법
US20200013629A1 (en) Semiconductor processing apparatus
KR20230044373A (ko) 원자층 증착에 의해 기판 상에 전이 금속 니오븀 질화물막을 형성하기 위한 방법 및 관련 반도체 소자 구조물
US9209013B2 (en) Constructions comprising thermally conductive stacks containing rutile-type titanium oxide
US20060013955A1 (en) Deposition of ruthenium and/or ruthenium oxide films
WO2017184356A1 (en) Combined anneal and selective deposition systems
KR20010033553A (ko) 비스무스-기질 강유전성 박막의 선택적인 증착 방법
US20030100162A1 (en) Method for forming capacitor of semiconductor device
JP3355236B2 (ja) 半導体メモリ装置のキャパシタ製造方法
CN107863289B (zh) 半导体装置的制造方法、基板处理装置和存储介质
CN110663098A (zh) 利用聚合物结构去活化工艺的选择性沉积工艺
JP2000200889A (ja) タンタル酸化膜を備えたキャパシタ製造方法
US20060144336A1 (en) Heater of chemical vapor deposition apparatus for manfuacturing a thin film
US6787414B2 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR100328454B1 (ko) 반도체 소자의 캐패시터 제조 방법
JP2009246211A (ja) Ｍｏｓ型半導体メモリ装置の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
KR20080106373A (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
JP2000183058A (ja) 反応物質の流入を変化させることにより堆積された層を有する半導体デバイスを形成する方法。
KR20040000601A (ko) 반도체 장치의 캐패시터 제조방법
KR100265846B1 (ko) 반도체소자의강유전체캐패시터제조방법
US7608517B2 (en) Method for forming capacitor of semiconductor device
KR100808870B1 (ko) 반도체소자 제조용 클러스터 장비 및 이를 이용하는 박막형성방법
KR101062812B1 (ko) 반도체 소자의 하프늄 산화막 캐패시터 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060106

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090714