JP2015091130A

JP2015091130A - パワー半導体回路

Info

Publication number: JP2015091130A
Application number: JP2014220167A
Authority: JP
Inventors: ビュトウスヴェン; Buetow Sven; ヴァイスライナー; Weiss Rainer
Original assignee: Semikron GmbH and Co KG; Semikron Elektronik GmbH and Co KG
Current assignee: Semikron GmbH and Co KG; Semikron Elektronik GmbH and Co KG
Priority date: 2013-11-07
Filing date: 2014-10-29
Publication date: 2015-05-11
Also published as: EP2871776A1; KR20150053233A; DE102013112261B4; IN2014MU03281A; DE102013112261A1; CN104639127A; US20150123715A1; CN204190731U

Abstract

【課題】パワー半導体回路を提供する。
【解決手段】本発明は、制御端子並びに第１及び第２の負荷電流端子を有するパワー半導体スイッチを含む、且つ駆動回路を含むパワー半導体回路であって、
・温度依存の制御端子抵抗素子が、駆動回路と制御端子との間に電気的に接続され、及び／又は
・温度依存の負荷電流端子抵抗素子が、駆動回路と第２の負荷電流端子との間に電気的に接続され、及び／又は
・制御端子が、第１の電流分岐を介して第２の負荷電流端子に電気的に接続され、温度依存の制御負荷電流端子抵抗素子が、第１の電流分岐の中に電気的に接続されるパワー半導体回路に関する。パワー半導体スイッチの加熱の場合に、本発明は、パワー半導体スイッチのスイッチング損失を低減する。
【選択図】図２

Description

本発明は、パワー半導体回路に関する。

先行技術から周知のパワー半導体素子の場合には、一般に、例えばパワー半導体スイッチ及びダイオードなどのパワー半導体コンポーネントは、基板上に配置され、且つ基板の導体層並びにまたボンディングワイヤ及び／又は箔複合物によって互いに導電的に接続される。この場合に、パワー半導体スイッチは、一般に、例えばＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）又はＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）などのトランジスタの形で存在する。

この場合に、基板上に配置されたパワー半導体コンポーネントは、個別の又は複数のいわゆるハーフブリッジ回路を形成するために電気的に相互接続されることが多く、ハーフブリッジ回路は、例えば、電圧及び電流を整流し反転させるために使用される。

例えば、パワー半導体スイッチへのリード線における寄生インダクタンスゆえに、パワー半導体スイッチがオフにされた場合に、電圧スパイクが、パワー半導体スイッチの第１及び第２の負荷電流端子間に発生し、前記電圧スパイクは、それらが高くなり過ぎた場合に、パワー半導体スイッチの損傷又は破壊につながる可能性がある。電圧スパイクが低くければ低いほど、それだけゆっくりとパワー半導体スイッチはオフにされる。しかしながら、パワー半導体スイッチが、ゆっくりとオフにされればされるほど、パワー半導体スイッチで発生するエネルギのスイッチング損失は、それだけ大きくなり、それは、パワー半導体スイッチによって実現される電気回路（例えばハーフブリッジ回路）の効率に悪影響を及ぼす。物理的条件ゆえに、パワー半導体スイッチは、パワー半導体スイッチにおける加熱の増加の場合に、冷状態におけるよりもゆっくりとオフになり、それは、一方では、パワー半導体スイッチがオフにされる場合に発生する電圧スパイクを低減するが、しかし他方では、パワー半導体スイッチにおけるエネルギ損失を増加させ、従って、パワー半導体スイッチによって実現される電気回路における効率の低下に帰着する。

特許文献１は、パワー半導体スイッチの制御端子と第２の負荷電流端子との間に接続される、且つ負の温度係数を有する電気抵抗素子を開示する。

ＤＥ１０３６１７１４Ａ１

本発明の目的は、パワー半導体スイッチの加熱の場合に、パワー半導体スイッチのスイッチング損失を低減することである。

この目的は、制御端子並びに第１及び第２の負荷電流端子を有するパワー半導体スイッチを含む、且つ制御端子及び第２の負荷電流端子に電気的に接続され、パワー半導体スイッチを駆動するように設計された駆動回路を含むパワー半導体回路であって、
・制御端子抵抗素子が、駆動回路と制御端子との間に電気的に接続され、制御端子抵抗素子が、パワー半導体スイッチに熱的に結合され、１７５℃又は３００℃の制御端子抵抗素子の温度における制御端子抵抗素子のオーム抵抗が、２０℃の制御端子抵抗素子の温度における制御端子抵抗素子のオーム抵抗の最大９０％であり、及び／又は
・負荷電流端子抵抗素子が、駆動回路と第２の負荷電流端子との間に電気的に接続され、負荷電流端子抵抗素子が、パワー半導体スイッチに熱的に結合され、１７５℃又は３００℃の負荷電流端子抵抗素子の温度における負荷電流端子抵抗素子のオーム抵抗が、２０％の負荷電流端子抵抗素子の温度における負荷電流端子抵抗素子のオーム抵抗の最大９０％であり、及び／又は
・制御端子が、第１の電流分岐を介して第２の負荷電流端子に電気的に接続され、制御負荷電流端子抵抗素子が、第１の電流分岐の中に電気的に接続され、制御負荷電流端子抵抗素子が、パワー半導体スイッチに熱的に結合され、１７５℃又は３００℃の制御負荷電流端子抵抗素子の温度における制御負荷電流端子抵抗素子のオーム抵抗が、２０℃の制御負荷電流端子抵抗素子の温度における制御負荷電流端子抵抗素子のオーム抵抗の最小１５０％であるパワー半導体回路によって達成される。

本発明の有利な実施形態は、従属請求項から明白である。

パワー半導体回路が、制御端子抵抗素子を有する場合に、１７５℃又は３００℃の制御端子抵抗素子の温度における制御端子抵抗素子のオーム抵抗が、好ましくは、２０℃の制御端子抵抗素子の温度における制御端子抵抗素子のオーム抵抗の最大７５％であることが有利だと分かる。

更に、パワー半導体回路が、制御端子抵抗素子を有する場合に、１７５℃又は３００℃の制御端子抵抗素子の温度における制御端子抵抗素子のオーム抵抗が、好ましくは、２０℃の制御端子抵抗素子の温度における制御端子抵抗素子のオーム抵抗の最大６０％であることが有利だと分かる。

更に、パワー半導体回路が、負荷電流端子抵抗素子を有する場合に、１７５℃又は３００℃の負荷電流端子抵抗素子の温度における負荷電流端子抵抗素子のオーム抵抗が、好ましくは、２０℃の負荷電流端子抵抗素子の温度における負荷電流端子抵抗素子のオーム抵抗の最大７５％であることが有利だと分かる。

更に、パワー半導体回路が、負荷電流端子抵抗素子を有する場合に、１７５℃又は３００℃の負荷電流端子抵抗素子の温度における負荷電流端子抵抗素子のオーム抵抗が、好ましくは、２０℃の負荷電流端子抵抗素子の温度における負荷電流端子抵抗素子のオーム抵抗の最大６０％であることが有利だと分かる。

更に、パワー半導体回路が、制御負荷電流端子抵抗素子を有する場合に、１７５℃又は３００℃の制御負荷電流端子抵抗素子の温度における制御負荷電流端子抵抗素子のオーム抵抗が、好ましくは、２０℃の制御負荷電流端子抵抗素子の温度における制御負荷電流端子抵抗素子のオーム抵抗の最小２００％であることが有利だと分かる。

更に、パワー半導体回路が、制御負荷電流端子抵抗素子を有する場合に、１７５℃又は３００℃の制御負荷電流端子抵抗素子の温度における制御負荷電流端子抵抗素子のオーム抵抗が、好ましくは、２０℃の制御負荷電流端子抵抗素子の温度における制御負荷電流端子抵抗素子のオーム抵抗の最小５００％であることが有利だと分かる。

本発明の例示的な実施形態が、図に示され、以下でより詳細に説明される。

パワー半導体装置を示す。本発明に係るパワー半導体回路を示す。本発明に係るパワー半導体回路の更なる実施形態を示す。本発明に係るパワー半導体回路の更なる実施形態を示す。パワー半導体スイッチへの熱結合の様々な実施形態を概略断面図の形で示す。本発明に係るパワー半導体回路の更なる実施形態を示す。

図１は、いわゆる三相ブリッジ回路の形で具体化されたパワー半導体装置１を例として示す。例示的な実施形態に関連して、パワー半導体装置１は、本発明に係る６つのパワー半導体回路２を有する。図２は、本発明に係るパワー半導体回路２を詳細に示す。例示的な実施形態において、それぞれの還流ダイオード３が、パワー半導体回路２と逆並列に電気的に接続され、その場合に、複数の還流ダイオードが、各パワー半導体回路２と逆並列に電気的に接続されることがまた可能である。図示の例示的な実施形態に関連して、パワー半導体装置１は、ＤＣ電圧端子ＤＣ＋及びＤＣ−間において左側で供給されるＤＣ電圧から、ＡＣ電圧端子における三相ＡＣ電圧を生成する。

それぞれのパワー半導体回路２は、第１の負荷電流端子Ｃ、第２の負荷電流端子Ｅ及び制御端子Ｇを有するパワー半導体スイッチＴ１を有する。例示的な実施形態に関連して、第１の負荷電流端子Ｃは、パワー半導体スイッチＴ１のコレクタの形で存在し、第２の負荷電流端子Ｅは、パワー半導体スイッチＴ１のエミッタの形で存在し、制御端子Ｇは、パワー半導体スイッチＴ１のゲートの形で存在する。パワー半導体スイッチは、例えばＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）又はＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）などのトランジスタの形で存在するのが好ましく、パワー半導体スイッチＴ１は、例示的な実施形態に関連して、ｎチャネルＩＧＢＴの形で存在する。

更に、パワー半導体回路２は、パワー半導体スイッチＴ１を駆動するために設計される駆動回路４を有し、駆動回路４は、パワー半導体スイッチＴ１の制御端子Ｇ及びパワー半導体スイッチＴ１の第２の負荷電流端子Ｅに電気的に接続される。駆動回路４は、個別の若しくは複数の集積回路、及び／又は複数の別個の電気コンポーネントを有することができる。

駆動回路４は、その端子８に関連するその端子７において正又は負の出力電圧Ｕａを生成するという事実によって、パワー半導体スイッチＴ１を駆動するための駆動信号を生成する。パワー半導体スイッチＴ１が、オンにされるように意図されている場合に、正の出力電圧Ｕａが、駆動回路４によって生成される。パワー半導体スイッチＴ１が、オフにされるように意図されている場合に、負の出力電圧Ｕａが、駆動回路４によって生成される。例示的な実施形態に関連して、この場合に、駆動回路４は、外部制御装置（図示せず）によって生成される制御信号Ｓに依存する方法で駆動信号を生成する。

制御端子抵抗素子ＲＮ１が、駆動回路４と制御端子Ｇとの間に電気的に接続される。制御端子抵抗素子ＲＮ１は、パワー半導体スイッチＴ１が加熱した場合に制御端子抵抗素子ＲＮ１が加熱されるように、パワー半導体スイッチＴ１に熱的に結合される。制御端子抵抗素子ＲＮ１は、パワー半導体スイッチＴ１に熱伝導的に接続される。図２において、パワー半導体スイッチＴ１への制御端子抵抗素子ＲＮ１の熱結合は、両矢印Ｋによって表されている。制御端子抵抗素子ＲＮ１は、ＮＴＣサーミスタ（負の温度係数）として具体化される。即ち、制御端子抵抗素子のオーム抵抗は、少なくとも特定の温度範囲において、温度が上昇するにつれて減少する。制御端子抵抗素子ＲＮ１は、少なくとも特定の温度範囲において、負の温度係数を有する。本発明によれば、１７５℃又は３００℃の制御端子抵抗素子ＲＮ１の温度における制御端子抵抗素子ＲＮ１のオーム抵抗は、２０℃の制御端子抵抗素子ＲＮ１の温度における制御端子抵抗素子ＲＮ１のオーム抵抗の最大９０％、好ましくは最大７５％、好ましくは最大６０％である。２０℃〜１７５℃又は３００℃の温度範囲において、オーム抵抗は、温度が上昇につれて単調に、特に厳密に単調に減少するのが好ましい。

例示的な実施形態において、制御端子抵抗素子ＲＮ１は、２０℃において１０Ω、且つ１７５℃又は３００℃において最大９Ωのオーム抵抗を有する。

物理的条件ゆえに、パワー半導体スイッチは、パワー半導体スイッチにおける加熱の増加の場合に、冷状態（例えば２０℃）におけるよりもゆっくりとオフになる。しかしながら、パワー半導体スイッチＴ１がオフになる速度はまた、パワー半導体スイッチＴ１をオフにするための制御端子電圧Ｕｇが減少する速度に依存し、前記制御端子電圧は、制御端子Ｇと第２の負荷電流端子Ｅとの間に存在し、第２の負荷電流端子Ｅに関連する。制御端子電圧Ｕｇが、速く減少すればするほど、それだけ速くパワー半導体スイッチＴ１は、オフになる。即ち、パワー半導体スイッチＴ１がオフになり、第１及び第２の負荷電流端子Ｃ及びＥ間を流れる負荷電流を遮断するスイッチオフ速度はそれだけ高くなる。パワー半導体スイッチにおける加熱の増加の場合に、制御端子抵抗素子ＲＮ１の温度は、パワー半導体スイッチＴ１への制御端子抵抗素子ＲＮ１の熱結合ゆえに上昇し、それは、制御端子抵抗素子ＲＮ１のオーム抵抗の減少に帰着する。制御端子抵抗素子ＲＮ１におけるオーム抵抗の減少は、正の出力電圧Ｕａではなく負の出力電圧Ｕａがパワー半導体スイッチＴ１をオフにするために駆動回路４によって生成される場合に、負の方向に制御電流Ｉｇの増加を引き起こす。それゆえに、制御端子電圧Ｕｇは、制御端子抵抗素子ＲＮ１における減少されていないオーム抵抗の場合よりも速く減少し、それは、パワー半導体スイッチＴ１がオフにされるスイッチオフ速度の増加を引き起こす。パワー半導体スイッチＴ１がオフにされるスイッチオフ速度の増加は、制御端子抵抗素子ＲＮ１におけるオーム抵抗の減少ゆえに、パワー半導体スイッチＴ１の加熱によるスイッチオフ速度の減少を打ち消す。パワー半導体スイッチＴ１における温度の上昇によるパワー半導体スイッチＴ１におけるスイッチング損失の増加の発生は、結果として少なくとも減少されるか又は回避されさえする。

好ましくは、追加のオーム抵抗素子Ｒ１が、駆動回路４とパワー半導体スイッチＴ１との間に接続される。オーム抵抗素子Ｒ１は、例えば、当該技術分野における従来的な炭素フィルム又は金属フィルム抵抗器の形で具体化することができる。オーム抵抗素子Ｒ１の電気抵抗は、比較的小さな範囲に対してのみ温度依存であるのが好ましく、この依存は、当該技術分野における炭素フィルム又は金属フィルム抵抗器の従来の範囲であるのが好ましい。オーム抵抗素子Ｒ１は、駆動回路４とパワー半導体スイッチＴ１の制御端子Ｇとの間で、又は駆動回路４とパワー半導体スイッチＴ１の第２の負荷電流端子Ｅとの間で、制御端子抵抗素子ＲＮ１と直列に電気的に接続され得る。オーム抵抗素子Ｒ１は、パワー半導体スイッチＴ１の温度と無関係に、特定の最小オーム抵抗が、駆動回路４とパワー半導体スイッチＴ１との間に電気的に接続されることを保証する。例示的な実施形態において、オーム抵抗素子Ｒ１の電気抵抗は、１Ωである。

図３は、本発明に係るパワー半導体回路２の更なる実施形態を詳細に示す。この場合に、図３によるパワー半導体回路２は、次の特徴は別として、図２によるパワー半導体回路２に対応する。即ち、制御端子抵抗素子ＲＮ１の代わりに、図３によるパワー半導体回路２が、負荷電流端子抵抗素子ＲＮ２を有し、負荷電流端子抵抗素子ＲＮ２が、駆動回路４とパワー半導体スイッチＴ１の第２の負荷電流端子Ｅとの間に電気的に接続されるという特徴である。この場合に、負荷電流端子抵抗素子ＲＮ２は、負荷電流端子抵抗素子ＲＮ２の説明に関して、制御端子抵抗素子ＲＮ１の上記の説明が参照されるように、制御端子抵抗素子ＲＮ１と同一に具体化される。負荷電流端子抵抗素子ＲＮ２は、パワー半導体スイッチＴ１と熱的に結合され、それは、両矢印Ｋによって表されている。例示的な実施形態において、負荷電流端子抵抗素子ＲＮ２は、２０℃において１０Ω、且つ１７５℃又は３００℃において最大９Ωのオーム抵抗を有する。図３による回路の機能原則は、図２による例示的な実施形態の場合に説明された機能原則に対応する。

好ましくは、追加のオーム抵抗素子Ｒ１が、駆動回路４とパワー半導体スイッチＴ１との間に接続される。オーム抵抗素子Ｒ１は、例えば、当該技術分野における従来的な炭素フィルム又は金属フィルム抵抗器の形で具体化することができる。オーム抵抗素子Ｒ１の電気抵抗は、比較的小さな範囲に対してのみ温度依存であるのが好ましく、この依存は、当該技術分野における炭素フィルム又は金属フィルム抵抗器の従来の範囲であるのが好ましい。オーム抵抗素子Ｒ１は、駆動回路４とパワー半導体スイッチＴ１の制御端子Ｇとの間に接続することができるか、又は駆動回路４とパワー半導体スイッチＴ１の第２の負荷電流端子との間で負荷電流端子抵抗素子ＲＮ２と直列に電気的に接続することができる。オーム抵抗素子Ｒ１は、パワー半導体スイッチＴ１の温度と無関係に、特定の最小オーム抵抗が、駆動回路４とパワー半導体スイッチＴ１との間に電気的に接続されることを保証する。例示的な実施形態において、オーム抵抗素子Ｒ１の電気抵抗は、１Ωである。

制御端子抵抗素子ＲＮ１及び負荷電流端子抵抗素子ＲＮ２は、当該技術分野の従来的な方法における、例えばシリコンなどの特にドープされた半導体材料、又は例えばマンガン、ニッケル、鉄、コバルト、チタン若しくは銅の金属酸化物からなる。

図４は、本発明に係るパワー半導体回路２の更なる実施形態を詳細に示す。この場合に、図４によるパワー半導体回路２は、次の特徴は別として図２によるパワー半導体回路２に対応する。即ち、図４によるパワー半導体回路２の場合に、制御端子Ｇが、第１の電流分岐９を介して第２の負荷電流端子Ｅに電気的に接続され、制御負荷電流端子抵抗素子ＲＰが、第１の電流分岐９の中に電気的に接続され、制御負荷電流端子抵抗素子ＲＰが、パワー半導体スイッチＴ１に熱的に結合され、１７５℃又は３００℃の制御負荷電流端子抵抗素子ＲＰの温度における制御負荷電流端子抵抗素子ＲＰのオーム抵抗が、２０℃の制御負荷電流端子抵抗素子ＲＰの温度における制御負荷電流端子抵抗素子ＲＰのオーム抵抗の最小１５０％、好ましくは最小２００％、好ましくは最小５００％であるという特徴である。例示的な実施形態に関連して、電流分岐９は、パワー半導体スイッチＴ１の制御端子Ｇ及び第２の負荷電流端子Ｅと並列に電気的に接続される。例示的な実施形態において、制御負荷電流端子抵抗素子ＲＰの第１の端子１５は、制御端子Ｇに導電的に接続され、制御負荷電流端子抵抗素子ＲＰの第２の端子１６は、パワー半導体スイッチＴ１の第２の負荷電流端子Ｅに導電的に接続される。

制御負荷電流端子抵抗素子ＲＰは、パワー半導体スイッチＴ１が加熱した場合に、制御負荷電流端子抵抗素子ＲＰが加熱されるように、パワー半導体スイッチＴ１に熱的に結合される。制御負荷電流端子抵抗素子ＲＰは、パワー半導体スイッチＴ１に熱伝導的に接続される。図４において、パワー半導体スイッチＴ１への制御負荷電流端子抵抗素子ＲＰの熱結合は、両矢印Ｋによって表されている。制御負荷電流端子抵抗素子ＲＰは、ＰＴＣサーミスタ（正の温度係数）として具体化される。即ち、制御負荷電流端子抵抗素子ＲＰのオーム抵抗は、少なくとも特定の温度範囲において、温度が上昇するにつれて増加する。制御負荷電流端子抵抗素子ＲＰは、少なくとも特定の温度範囲において正の温度係数を有する。２０℃〜１７５℃又は２０℃〜３００℃の温度範囲において、オーム抵抗は、温度が上昇するにつれて単調に、特に厳密に単調に増加するのが好ましい。

例示的な実施形態において、制御負荷電流端子抵抗素子ＲＰは、２０℃において１００Ω、且つ１７５℃又は３００℃において最小１５０Ωのオーム抵抗を有する。

パワー半導体スイッチＴ１における加熱の増加の場合に、パワー半導体スイッチＴ１への制御負荷電流端子抵抗素子ＲＰの熱結合ゆえに、制御負荷電流端子抵抗素子ＲＰ温度は上昇し、それは、制御負荷電流端子抵抗素子ＲＰのオーム抵抗の増加を引き起こす。制御負荷電流端子抵抗素子ＲＰにおけるオーム抵抗の増加は、正の出力電圧Ｕａではなく負の出力電圧Ｕａが、パワー半導体スイッチＴ１をオフにするために駆動回路４によって生成される場合に、負の方向に制御電流Ｉｇの増加を引き起こす。そのゆえに、制御端子電圧Ｕｇは、制御負荷電流端子抵抗素子ＲＰのオーム抵抗が増加しない場合よりも速く減少し、それは、パワー半導体スイッチＴ１がオフにされるスイッチオフ速度の増加を引き起こす。

好ましくは、オーム抵抗素子Ｒ１が、駆動回路４と制御負荷電流端子抵抗素子ＲＰとの間に電気的に接続される。オーム抵抗素子Ｒ１は、例えば当該技術分野における従来的な炭素フィルム又は金属フィルム抵抗器の形で具体化することができる。オーム抵抗素子Ｒ１の電気抵抗は、比較的小さな範囲に対して温度依存であるのが好ましく、この依存は、当該技術分野における炭素フィルム又は金属フィルム抵抗器の従来の範囲であるのが好ましい。オーム抵抗素子Ｒ１は、駆動回路４と制御負荷電流端子抵抗素子ＲＰの第１の端子１５との間に、又は駆動回路４と制御負荷電流端子抵抗素子ＲＰの第２の端子１６との間に電気的に接続することができる。駆動回路４が、負の出力電圧Ｕａの減少を引き起こす、対応する大きさのオーム内部抵抗を内部に有する場合で、２０℃の温度において制御負荷電流端子抵抗素子ＲＰのオーム抵抗が低く、従って駆動回路４が、制御負荷電流端子抵抗素子ＲＰのより高い温度におけるよりも大きな程度まで、制御負荷電流端子抵抗素子ＲＰを通って流れる電流を掛けられる場合に、オーム抵抗素子Ｒ１はまた省略することができる。

例示的な実施形態において、オーム抵抗素子Ｒ１の電気抵抗は、１０Ωである。

制御負荷電流端子抵抗素子ＲＰは、例えば、当該技術分野の従来的な方法における特にドープされたシリコン又はチタン酸バリウムからなる。

図５は、パワー半導体スイッチＴ１への、制御端子抵抗素子ＲＮ１、負荷電流端子抵抗素子ＲＮ２、又は制御負荷電流端子抵抗素子ＲＰの熱結合の様々な実施形態を概略断面図の形で例として示す。パワー半導体スイッチＴ１は、基板１３上に配置される。基板１３は、ヒートシンク１４上に配置されるのが好ましい。基板１３は、直接銅接合基板（ＤＣＢ基板）又は絶縁金属基板（ＩＭＳ）として具体化されるのが好ましい。制御端子抵抗素子ＲＮ１、負荷電流端子抵抗素子ＲＮ２、又は制御負荷電流端子抵抗素子ＲＰは、基板１３上若しくはパワー半導体スイッチＴ１上に配置された、又はパワー半導体スイッチＴ１にモノリシックに集積された制御端子抵抗素子ＲＮ１、負荷電流端子抵抗素子ＲＮ２、又は制御負荷電流端子抵抗素子ＲＰによって、パワー半導体スイッチＴ１に熱結合することができる。

ここで、図２〜４に示されているような本発明の実施形態、本発明の実施形態の個別の特徴、又は本発明の有利な実施形態の個別の特徴が、互いに任意に組み合わされ得ることが注目されるべきである。この点について、例として、パワー半導体回路２は、制御端子抵抗素子ＲＮ１及び負荷電流端子抵抗素子ＲＮ２の両方を有するか、又は制御負荷電流端子抵抗素子ＲＰ並びに制御端子抵抗素子ＲＮ１及び／若しくは負荷電流端子抵抗素子ＲＮ２の両方を有することができる。図６は、図２及び図４による本発明の実施形態が互いに組み合わされる本発明の実施形態を例として示す。

ここで、パワー半導体回路２が、更なるパワー半導体スイッチさえ有することができ、これらのスイッチが、一般に、パワー半導体スイッチＴ１と並列又は直列に電気的に接続され、更なるパワー半導体スイッチの制御端子及び第２の負荷電流端子が、上記の方法と類似の方法で駆動回路に電気的に接続され、更なるパワー半導体スイッチが、上記の方法と類似の方法で駆動回路によって駆動されることが注目されるべきである。

更に、パワー半導体スイッチのスイッチがオンにされた場合に、パワー半導体スイッチＴ１における温度の上昇ゆえに発生するパワー半導体スイッチＴ１のスイッチング損失の上昇もまた、本発明によって少なくとも低減されるか又は回避されさえするように、スイッチング損失の点では、パワー半導体スイッチをオフにすることに関して説明されたような本発明の機能が、パワー半導体スイッチをオンにすることに同様に当てはまることが注目されるべきである。

多くの場合にパワー半導体スイッチをオン及びオフにするための当該技術分野における従来の方法において、駆動回路が、スイッチングオン及びスイッチングオフをそれぞれ担う電流分岐を介してパワー半導体スイッチに接続され得、異なるオームゲート直列抵抗器が、それぞれの電流分岐に接続されることがまた注目されるべきである。それに応じて、パワー半導体スイッチをオフにするための制御端子抵抗素子、負荷電流端子抵抗素子、及び／又は制御負荷電流端子抵抗素子若しくはオーム抵抗素子、並びにパワー半導体スイッチのスイッチをオンにするための更なる制御端子抵抗素子、更なる負荷電流端子抵抗素子、及び／又は更なる制御負荷電流端子抵抗素子若しくは更なるオーム抵抗素子がまた存在し得る。

１パワー半導体装置
２パワー半導体回路
３還流ダイオード
４駆動回路
７、８端子
９電流分岐
１３基板
１４ヒートシンク
１５第１の端子
１６第２の端子
Ｃ第１の負荷電流端子
Ｅ第２の負荷電流端子
Ｇ制御端子
Ｉｇ制御電流
Ｒ１オーム抵抗素子
ＲＮ１制御端子抵抗素子
ＲＮ２負荷電流端子抵抗素子
ＲＰ制御負荷電流端子抵抗素子
Ｓ制御信号
Ｔ１パワー半導体スイッチ
Ｕａ出力電圧
Ｕｇ制御端子電圧

Claims

制御端子（Ｇ）並びに第１及び第２の負荷電流端子（Ｃ、Ｅ）を有するパワー半導体スイッチ（Ｔ１）を備えて構成され、且つ前記制御端子（Ｇ）及び前記第２の負荷電流端子（Ｅ）に電気的に接続され、前記パワー半導体スイッチ（Ｔ１）を駆動するように設計された駆動回路（４）を備えて構成されるパワー半導体回路であって、
・前記駆動回路（４）と前記制御端子（Ｇ）との間に制御端子抵抗素子（ＲＮ１）が電気的に接続され、この制御端子抵抗素子（ＲＮ１）が、前記パワー半導体スイッチ（Ｔ１）に熱的に結合され、１７５℃又は３００℃の前記制御端子抵抗素子（ＲＮ１）の温度における前記制御端子抵抗素子（ＲＮ１）のオーム抵抗が、２０℃の前記制御端子抵抗素子（ＲＮ１）の温度における前記制御端子抵抗素子（ＲＮ１）のオーム抵抗の最大９０％であり、及び／又は
・前記駆動回路（４）と前記第２の負荷電流端子（Ｅ）との間に負荷電流端子抵抗素子（ＲＮ２）が電気的に接続され、この負荷電流端子抵抗素子（ＲＮ２）が、前記パワー半導体スイッチ（Ｔ１）に熱的に結合され、１７５℃又は３００℃の前記負荷電流端子抵抗素子（ＲＮ２）の温度における前記負荷電流端子抵抗素子（ＲＮ２）のオーム抵抗が、２０℃の前記負荷電流端子抵抗素子（ＲＮ２）の温度における前記負荷電流端子抵抗素子（ＲＮ２）のオーム抵抗の最大９０％であり、及び／又は
・前記制御端子（Ｇ）が、第１の電流分岐（９）を介して前記第２の負荷電流端子（Ｅ）に電気的に接続され、前記第１の電流分岐（９）の中に制御負荷電流端子抵抗素子（ＲＰ）が電気的に接続され、この制御負荷電流端子抵抗素子（ＲＰ）が、前記パワー半導体スイッチ（Ｔ１）に熱的に結合され、１７５℃又は３００℃の前記制御負荷電流端子抵抗素子（ＲＰ）の温度における前記制御負荷電流端子抵抗素子（ＲＰ）のオーム抵抗が、２０℃の前記制御負荷電流端子抵抗素子（ＲＰ）の温度における前記制御負荷電流端子抵抗素子（ＲＰ）のオーム抵抗の最小１５０％である、パワー半導体回路。
前記パワー半導体回路（２）が前記制御端子抵抗素子（ＲＮ１）を有する場合に、１７５℃又は３００℃の前記制御端子抵抗素子（ＲＮ１）の温度における前記制御端子抵抗素子のオーム抵抗が、２０℃の前記制御端子抵抗素子（ＲＮ１）の温度における前記制御端子抵抗素子（ＲＮ１）のオーム抵抗の最大７５％であることを特徴とする、請求項１に記載のパワー半導体回路。
前記パワー半導体回路（２）が前記制御端子抵抗素子（ＲＮ１）を有する場合に、１７５℃又は３００℃の前記制御端子抵抗素子（ＲＮ１）の温度における前記制御端子抵抗素子（ＲＮ１）のオーム抵抗が、２０℃の前記制御端子抵抗素子（ＲＮ１）の温度における前記制御端子抵抗素子（ＲＮ１）のオーム抵抗の最大６０％であることを特徴とする、請求項１に記載のパワー半導体回路。
前記パワー半導体回路（２）が前記負荷電流端子抵抗素子（ＲＮ２）を有する場合に、１７５℃又は３００℃の前記負荷電流端子抵抗素子（ＲＮ２）の温度における前記負荷電流端子抵抗素子（ＲＮ２）のオーム抵抗が、２０℃の前記負荷電流端子抵抗素子（ＲＮ２）の温度における前記負荷電流端子抵抗素子（ＲＮ２）のオーム抵抗の最大７５％であることを特徴とする、請求項１〜３のいずれか一項に記載のパワー半導体回路。
前記パワー半導体回路（２）が前記負荷電流端子抵抗素子（ＲＮ２）を有する場合に、１７５℃又は３００℃の前記負荷電流端子抵抗素子（ＲＮ２）の温度における前記負荷電流端子抵抗素子（ＲＮ２）のオーム抵抗が、２０℃の前記負荷電流端子抵抗素子（ＲＮ２）の温度における前記負荷電流端子抵抗素子（ＲＮ２）のオーム抵抗の最大６０％であることを特徴とする、請求項１〜３のいずれか一項に記載のパワー半導体回路。
前記パワー半導体回路（２）が前記制御負荷電流端子抵抗素子（ＲＰ）を有する場合に、１７５℃又は３００℃の前記制御負荷電流端子抵抗素子（ＲＰ）の温度における前記制御負荷電流端子抵抗素子（ＲＰ）のオーム抵抗が、２０℃の前記制御負荷電流端子抵抗素子（ＲＰ）の温度における前記制御負荷電流端子抵抗素子（ＲＰ）のオーム抵抗の最小２００％であることを特徴とする、請求項１〜５のいずれか一項に記載のパワー半導体回路。
前記パワー半導体回路（２）が前記制御負荷電流端子抵抗素子（ＲＰ）を有する場合に、１７５℃又は３００℃の前記制御負荷電流端子抵抗素子（ＲＰ）の温度における前記制御負荷電流端子抵抗素子（ＲＰ）のオーム抵抗が、２０℃の前記制御負荷電流端子抵抗素子（ＲＰ）の温度における前記制御負荷電流端子抵抗素子（ＲＰ）のオーム抵抗の最小５００％であることを特徴とする、請求項１〜５のいずれか一項に記載のパワー半導体回路。