JP2015005294A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015005294A
JP2015005294A JP2014158704A JP2014158704A JP2015005294A JP 2015005294 A JP2015005294 A JP 2015005294A JP 2014158704 A JP2014158704 A JP 2014158704A JP 2014158704 A JP2014158704 A JP 2014158704A JP 2015005294 A JP2015005294 A JP 2015005294A
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor device
circuit
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014158704A
Other languages
English (en)
Other versions
JP5779272B2 (ja
Inventor
江口　晋吾
Shingo Eguchi
晋吾 江口
欣聡 及川
Yoshiaki Oikawa
欣聡 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014158704A priority Critical patent/JP5779272B2/ja
Publication of JP2015005294A publication Critical patent/JP2015005294A/ja
Application granted granted Critical
Publication of JP5779272B2 publication Critical patent/JP5779272B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Abstract

【課題】静電気放電に起因する特性の不良を低減した半導体装置及びその作製方法を提供することを目的の一とする。
【解決手段】半導体装置が、（１）回路部の周辺領域において、第１及び第２の絶縁膜が直接接する構成、（２）第１及び第２の絶縁体が密着する構成、（３）第１及び第２の絶縁体の外側の面にそれぞれ第１及び第２の導電層が設けられ、第１及び第２の導電層は、周辺領域の外側の側面で導通をとっている構成の少なくとも一を備える。なお、側面での導通は、半導体装置分断の際に形成することができる。
【選択図】図１

Description

本発明は、半導体装置及びその作製方法に関する。
アンテナを介した無線通信によりデータの送受信を行う半導体装置（非接触信号処理装
置、半導体集積回路チップ、ＩＣチップなどという）において、静電気放電により半導体
装置が破壊される（静電気破壊）という問題がある。静電気破壊は、作製段階、検査段階
、製品としての使用段階など、あらゆる段階において信頼性や生産性の低下を招く重要な
問題となっており、その対策が検討されている（例えば、特許文献１参照）。
特許文献１では、半導体装置の基板や接着剤として導電性ポリマーを用いることで、静
電気破壊を防止している。
特開２００７−２４１９９９号公報
上記のような半導体装置の市場が拡大するに伴い、半導体装置の形状や特性への要求は
一層高度になる。このため、静電気破壊に対する高い耐性を有し、かつ要求される様々な
特性を備えた半導体装置が求められている。
また、より簡便な方法で、十分な特性を有する半導体装置を作製することが求められて
いる。
そこで、本発明の一態様は、静電気放電等に起因する特性の不良を低減した半導体装置
を提供することを目的の一とする。
また、本発明の一態様は、上記半導体装置を簡便な方法で提供することを目的の一とす
る。
また、本発明の一態様は、外部ストレスに耐性を有する信頼性の高い半導体装置を提供
することを目的の一とする。
また、本発明の一態様は、時間の経過に伴う形状や特性の変化が低減された半導体装置
を提供することを目的の一とする。
本発明の一態様では、静電気破壊に対する耐性を向上させるため、半導体装置の最表面
に第１の導電層及び第２の導電層を形成する。また、複数の半導体装置を個々に分断する
際には、絶縁体並びに第１の導電層及び第２の導電層を溶融させる手段（例えば、レーザ
ー光の照射）を用いて行うことにより、第１の導電層と、第２の導電層とを導通させるこ
とができる。
また、本発明の一態様では、外部ストレスに対する耐性を持たせるため、半導体装置の
両面に第１の絶縁体及び第２の絶縁体を配置する。これら絶縁体は半導体装置作製の際の
貼り合わせ工程において接着剤として機能させることもできる。また、接着剤として機能
する第１の絶縁体及び第２の絶縁体に同一材料を用いることにより、時間の経過に伴う形
状や特性の変化を低減させることができる。
また、本発明の一態様では、さらに時間の経過に伴う形状や特性の変化を低減させるた
め、回路部の上と、アンテナの上とに絶縁膜を設ける。また、これらの絶縁膜は、周辺領
域で直接接する。なお、周辺領域とは、薄膜トランジスタを有する回路部の周辺の領域を
指す。
すなわち本発明の一態様は、（１）周辺領域において、回路部の上の第１の絶縁膜及び
アンテナの上の第２の絶縁膜が直接接する構成、（２）周辺領域において、回路部の上の
第１の絶縁膜及びアンテナの上の第２の絶縁膜が除去され、除去された領域で接着剤とし
て機能する第１及び第２の絶縁体が密着される構成、（３）第１及び第２の絶縁体の外側
の面（回路部等が設けられていない面）にそれぞれ第１及び第２の導電層が設けられ、第
１及び第２の導電層は、周辺領域の外側の側面で導通をとっている構成の少なくとも一を
備えた半導体装置である。もちろん、全ての構成を備えることで、相乗効果を伴い半導体
装置の信頼性を格段に高めることができる。
上記の分断によって、第１の導電層と、第２の導電層とを導通させる際、第１の導電層
と第２の導電層の間の抵抗値を１ＧΩ以下とすることが好ましい。
上記において、第１及び第２の絶縁体は、繊維体に有機樹脂が含浸された構造体である
ことが好ましい。
上記において、第１及び第２の絶縁膜が、窒化珪素膜であると好ましい。窒化珪素膜は
、酸化珪素膜等と比較して緻密であるため、水分や酸素の侵入を効果的に防止できる。
なお、本明細書において、半導体装置とは、半導体特性を利用することで機能しうる装
置を指す。
半導体装置の表面に導電層を形成することで、半導体集積回路の静電気破壊（回路の誤
動作や半導体素子の損傷など）を防止することができる。
また、レーザー光を照射して個々の半導体装置に分断することで、十分な静電気破壊耐
性を有する半導体装置を極めて簡便な方法で提供することができる。
また、半導体装置の両面に絶縁体を配置することで、外部ストレスに対して耐性を有し
、信頼性を高めることができる。
また、貼り合わせ工程の際、同一材料が密着する構成をとることで、半導体装置の時間
の経過に伴う形状や特性の変化を低減させることができる。
本発明の一態様の半導体装置を示した図である 本発明の一態様の半導体装置の作製方法を示した図である 本発明の一態様の半導体装置の作製方法を示した図である 本発明の一態様の半導体装置の作製方法を示した図である 本発明の一態様の半導体装置の作製方法を示した図である 本発明の一態様の半導体装置の作製方法を示した図である 本発明の一態様の半導体装置の作製方法を示した図である 本発明の一態様の半導体装置の作製方法を示した図である 本発明の一態様の半導体装置の作製方法を示した図である 本発明の一態様の構造体を示した図である 本発明の一態様の半導体装置の応用形態を示した図である 本発明の一態様の半導体装置の応用形態を示した図である 本発明の一態様の半導体装置の応用形態を示した図である 本発明の一態様の半導体装置の応用形態を示した図である 本発明の一態様の半導体装置の応用形態を示した図である 本発明の一態様の半導体装置の応用形態を示した図である 本発明の一態様の半導体装置の応用形態を示した図である 分断後の第１及び第２の導電層間の印加電圧と電流との関係を示した図である。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる
態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその
形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実
施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するた
めの全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰
り返しの説明は省略する。
（実施の形態１）
本実施の形態では、半導体装置の構成について説明する。本実施の形態の半導体装置は
、全体の膜厚が４０μｍ〜９０μｍ、好ましくは７０μｍ〜８０μｍ、と薄いこともあり
、フレキシブル性を有する。
図１（Ａ）には、複数の半導体装置を絶縁基板上で同時形成している上面図を示す。本
実施の形態の半導体装置は、矩形状の絶縁基板を用いて同時に複数形成することができる
。そのため、円形状のシリコンウェハを用いる場合と比較して、取り数が多くなり、低コ
スト化を図ることができる。
また、複数の半導体装置は、分断手段によって個々の半導体装置に分断される。図１（
Ｂ）には一つの半導体装置を示し、図１（Ｃ）には図１（Ｂ）のＡ−Ｂ間の断面図を示す
。
半導体装置には、無線チップ等として機能させるための回路部１００がある。回路部１
００は、絶縁基板上に形成された薄膜トランジスタを有する。このような薄膜トランジス
タは、半導体基板上に形成されたトランジスタと比べて薄膜化されており、半導体装置の
フレキシブル性に貢献することができる。無線通信を行うために、回路部１００と電気的
に接続された内蔵型アンテナ１０５が設けられている。内蔵型アンテナ１０５を回路部の
薄膜トランジスタ上に設けることで、半導体装置の集積化、小型化を図ることができ、好
ましい。このように内蔵型アンテナ１０５を薄膜トランジスタ上に設けると、それらの厚
みは７μｍ〜８μｍとなる。
回路部１００の周辺には、上記薄膜トランジスタやアンテナが設けられていない領域（
周辺領域という）がある。さらに、周辺領域には、薄膜トランジスタを覆っている絶縁膜
やアンテナを覆っている絶縁膜が設けられた領域（絶縁膜形成領域という）１０１（１０
１ａ及び１０１ｂ）がある。絶縁膜形成領域１０１ａ、１０１ｂでは、上記絶縁膜同士が
直接接するため、水分や酸素の侵入を防止することができる。さらに、上記絶縁膜を同じ
材料とすることが好ましい。例えば、当該絶縁膜として、窒化珪素膜を用いることができ
る。窒化珪素膜は、酸化珪素膜等と比較して緻密なため、水分や酸素の侵入を効率的に防
止することができる。また、絶縁膜形成領域１０１は、上方からみると回路部１００を囲
むように設けられているため、薄膜トランジスタ等の劣化原因となる水分や不純物の侵入
を効率的に防止することもできる。その結果、半導体装置、特に回路部を構成する薄膜ト
ランジスタにおける、時間の経過に伴う特性の変化を低減させることができる。このよう
な絶縁膜形成領域１０１ａ、１０１ｂは、回路部１００より膜厚が薄く、３μｍ〜４μｍ
となる。
周辺領域の一部（本実施の形態では周辺領域の中心付近）には、絶縁膜が除去され、回
路部１００の上下に設けられた接着剤として機能する第１の絶縁体１１０、第２の絶縁体
１１１が密着して貼り合わされた領域（貼り合わせ領域という）１０２がある。絶縁膜形
成領域は、貼り合わせ領域１０２をどこに何カ所設けるかによって、複数の領域に分かれ
ることがある。本実施の形態では、貼り合わせ領域１０２が周辺領域の中心付近に選択的
に１つ形成されたことにより、絶縁膜形成領域が２つ（１０１ａ、１０１ｂ）設けられた
場合を例示する。もちろん貼り合わせ領域１０２が周辺領域内に選択的に２つ形成された
構成でもよく、その際、絶縁膜形成領域は３つ設けられることになる。貼り合わせ領域は
、周辺領域内に２つ以上形成してもよい。貼り合わせ領域１０２では、第１の絶縁体と、
第２の絶縁体とが密着しており、当該第１及び第２の絶縁体は半導体装置の両面に設けら
れたものである。第１の絶縁体と、第２の絶縁体とが同一材料からなると、密着性が向上
して好ましい。その結果、半導体装置における時間の経過に伴う形状や特性の変化を低減
させることができる。
接着剤として機能する第１の絶縁体１１０、第２の絶縁体１１１の外側の面（回路部等
が設けられていない面）は、それぞれ第１の導電層１１３、第２の導電層１１４で覆われ
ている。導電層により、静電気による半導体装置の破壊を防ぐことができる。静電気が生
じると、半導体装置の局所部分に高い電圧がかかってしまうが、両面に設けられた絶縁体
と比べて抵抗の低い導電層によって、高い電圧を分散させることができるからである。そ
の結果、半導体装置の静電気破壊に対する耐性を向上させることができる。
周辺領域の外側で半導体装置は終端する。周辺領域の外側の側面、つまり半導体装置の
終端部１２０では、第１の導電層１１３、第２の導電層１１４は、互いに電気的な導通を
取ることができる。その結果、静電気をより広い領域に分散させることができるため、静
電気による破壊を効率的に防ぐことができる。第１の導電層１１３と、第２の導電層１１
４との電気的な導通とは、導電層が膜状となって達成するものに限らず、半導体装置を分
断する際に、第１の導電層１１３、又は第２の導電層１１４の材料の一部が、終端部１２
０に分散し、付着する程度でも可能となる。これは、接着剤として機能する絶縁体の抵抗
が高いため、上記のように導電層の材料の一部が終端部に付着するだけでも、終端部１２
０の抵抗値が下がり、第１の導電層１１３と、第２の導電層１１４との電気的な導通が取
れたような状態となるからである。第１の導電層と第２の導電層の間の抵抗値は１ＧΩ以
下程度（１０Ｖ印加時）であれば、静電気を十分に拡散させることができるため、これを
目安に静電気対策を行えばよい。
このような半導体装置は、最表面に設けられた導電層により静電気による回路部の破壊
を防止することができる。また、同一材料同士が密着して張り合わされるため、密着性が
高く、水分等による劣化、不必要箇所からの剥がれを防止することができる。このように
本実施の形態の半導体装置は、不良が少なく、信頼性の高い半導体装置である。
（実施の形態２）
本実施の形態では、上記実施の形態で示した半導体装置を得るための一作製方法を説明
する。
まず、基板７０１の一表面に剥離層７０２を形成し、続けて下地となる絶縁膜７０３お
よび半導体膜７０４（例えば、非晶質珪素を含む膜）を形成する（図２（Ａ）参照）。剥
離層７０２、絶縁膜７０３、および半導体膜７０４は、連続して形成することができる。
連続して形成することにより、大気に曝されないため不純物の混入を防ぐことができる。
基板７０１は、ガラス基板、石英基板、金属基板、ステンレス基板、本工程の処理温度
に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板であれば、
その面積や形状に大きな制限はないため、例えば、１辺が１メートル以上であって、矩形
状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形
のシリコン基板を用いる場合と比較すると、大きな優位点である。従って、回路部を大き
く形成した場合であっても、シリコン基板を用いる場合と比較して低コスト化を実現する
ことができる。
なお、本工程では、剥離層７０２を基板７０１の全面に設けているが、必要に応じて、
基板７０１の全面に剥離層を設けた後に、フォトリソグラフィ法により剥離層７０２を選
択的に設けてもよい。また、本工程では、基板７０１に接するように剥離層７０２を形成
しているが、必要に応じて、基板７０１に接するように酸化珪素膜、酸化窒化珪素膜、窒
化珪素膜、窒化酸化珪素膜等の絶縁膜を形成し、当該絶縁膜に接するように剥離層７０２
を形成してもよい。
ここで、酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり
、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質をいう。
例えば、酸化窒化珪素とは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％
以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１
０原子％以下の範囲で含まれる物質とすることができる。また、窒化酸化珪素とは、酸素
が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子
％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれる物質とす
ることができる。但し、上記組成の範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈ
ｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前
方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用い
て測定した場合のものである。また、構成元素の含有比率は、その合計が１００原子％を
超えない値をとるものである。
剥離層７０２は、金属膜や、金属膜と金属酸化膜の積層構造等を用いることができる。
金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル
（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ
）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オス
ミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素、該元素を主成分とする合金材
料、当該元素を主成分とする化合物材料からなる膜を単層構造又は積層構造で形成する。
また、これらの材料からなる膜は、スパッタ法や、プラズマＣＶＤ法等の各種ＣＶＤ法等
を用いて形成することができる。金属膜と金属酸化膜の積層構造は、上述した金属膜を形
成した後に、酸素雰囲気下またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気下ま
たはＮ２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸
化物または酸化窒化物を形成することによって設けることができる。また、金属膜を形成
した後に、オゾン水等の酸化力の強い溶液で表面を処理することにより、金属膜表面に当
該金属膜の酸化物又は酸化窒化物を形成することもできる。
絶縁膜７０３は、スパッタ法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の
窒化物を含む膜を、単層構造又は積層構造で形成する。下地となる絶縁膜７０３が２層構
造の場合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜
を形成するとよい。下地となる絶縁膜７０３が３層構造の場合、１層目の絶縁膜として酸
化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜とし
て酸化窒化珪素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形
成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪
素膜を形成するとよい。下地となる絶縁膜７０３は、基板７０１からの不純物の侵入を防
止するブロッキング膜として機能する。
半導体膜７０４は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５ｎｍ
以上２００ｎｍ以下程度、好ましくは５０ｎｍ以上７０ｎｍ以下程度、具体的には６６ｎ
ｍの厚さで形成する。半導体膜７０４としては、例えば、非晶質珪素膜を形成すればよい
。
次に、半導体膜７０４にレーザー光を照射して結晶化を行う。なお、レーザー光の照射
と、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）、アニール炉を用いる
熱結晶化法、又は結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等
により半導体膜７０４の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望
の形状にエッチングして、半導体膜７０４ａ、半導体膜７０４ｂを形成し、これらを覆う
ようにゲート絶縁膜７０５を形成する（図２（Ｂ）参照）。
半導体膜７０４ａ、半導体膜７０４ｂの作製工程の一例を以下に簡単に説明する。まず
、プラズマＣＶＤ法を用いて、非晶質半導体膜（例えば、非晶質珪素膜）を形成する。次
に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させ
た後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５
０℃、４時間）とを行って結晶質半導体膜を形成する。その後、結晶化の程度に基づき、
必要に応じて、レーザー発振器からレーザー光を照射する。さらに、フォトリソグラフィ
法を用いることよって半導体膜７０４ａ、半導体膜７０４ｂを形成する。なお、結晶化を
助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜
の結晶化を行ってもよい。
また、半導体膜に対し、連続発振レーザー光又は１０ＭＨｚ以上の周波数で発振するレ
ーザー光を照射しながら一方向に走査して結晶化させて得られた半導体膜７０４ａ、半導
体膜７０４ｂを形成することができる。このような結晶化の場合、そのレーザー光の走査
方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が
形成されたときにキャリアが流れる方向）に合わせて薄膜トランジスタを配置するとよい
。
次に、半導体膜７０４ａ、半導体膜７０４ｂを覆うゲート絶縁膜７０５を形成する。ゲ
ート絶縁膜７０５は、ＣＶＤ法やスパッタ法等により、珪素の酸化物又は珪素の窒化物を
含む膜を、単層構造又は積層構造で形成する。具体的には、酸化珪素膜、酸化窒化珪素膜
、窒化酸化珪素膜を、単層構造又は積層構造で形成する。
また、ゲート絶縁膜７０５は、半導体膜７０４ａ、半導体膜７０４ｂに対しプラズマ処
理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、
Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガ
スを導入したプラズマ処理で形成する。この場合のプラズマの励起をマイクロ波によって
行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで
生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカ
ルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
このような高密度プラズマを用いた処理により、１ｎｍ以上２０ｎｍ以下程度、代表的
には膜厚５ｎｍ以上１０ｎｍ以下程度の絶縁膜が半導体膜表面に形成される。この場合の
反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度をきわめて低くす
ることができる。このような、プラズマ処理は、半導体膜（結晶性シリコン又は多結晶シ
リコン）を直接酸化（又は窒化）するため、形成される絶縁膜の膜厚のばらつきをきわめ
て小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が進行するとい
うことがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処
理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせ
ることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
ゲート絶縁膜７０５は、プラズマ処理によって形成される絶縁膜のみを用いても良いし
、それに加えてプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、
窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、プラズマ処理
により形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成される薄膜トランジス
タは、特性のばらつきを小さくすることができ、好ましい。
また、半導体膜に対し、連続発振レーザー光又は１０ＭＨｚ以上の周波数で発振するレ
ーザー光を照射しながら一方向に走査して結晶化させた半導体膜７０４ａ、半導体膜７０
４ｂを形成する場合は、上記プラズマ処理を行ったゲート絶縁膜を組み合わせることで、
特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ）を得る
ことができる。
次に、ゲート絶縁膜７０５上に、導電膜を形成する。ここでは、１００ｎｍ以上５００
ｎｍ以下程度の厚さの導電膜を単層で形成する。用いる材料としては、タンタル（Ｔａ）
、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、
銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素を含む材料、これら
の元素を主成分とする合金材料、又はこれらの元素を主成分とする化合物材料を用いるこ
とができる。リン等の不純物元素を添加した多結晶珪素に代表される半導体材料を用いて
も良い。導電膜を積層構造で形成する場合には、例えば、窒化タンタル膜とタングステン
膜の積層構造、窒化タングステン膜とタングステン膜の積層構造、窒化モリブデン膜とモ
リブデン膜の積層構造を用いることができる。例えば、膜厚３０ｎｍの窒化タンタルと、
膜厚１５０ｎｍのタングステンとの積層構造を用いることができる。タングステンや窒化
タンタルは、耐熱性が高いため、導電膜を形成した後に、熱活性化を目的とした加熱処理
を行うことができる。また、導電膜を３層以上の積層構造としても良く、例えば、モリブ
デン膜と、アルミニウム膜と、モリブデン膜との積層構造を採用することができる。
次に、上記の導電膜上に、フォトリソグラフィ法を用いてレジストからなるマスクを形
成し、ゲート電極とゲート配線を形成するためのエッチング処理を行って、半導体膜７０
４ａ、半導体膜７０４ｂの上方にゲート電極７０７を形成する。
次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、半導体膜７
０４ａ、半導体膜７０４ｂに、イオンドープ法またはイオン注入法により、ｎ型又はｐ型
を付与する不純物元素を低濃度に添加する。本実施の形態においては、半導体膜７０４ａ
、半導体膜７０４ｂに、ｎ型を付与する不純物元素を低濃度に添加する。ｎ型を付与する
不純物元素は、元素周期表の第１５族に属する元素を用いれば良く、リン（Ｐ）、砒素（
Ａｓ）などを用いることができる。また、ｐ型を付与する不純物元素としては、元素周期
表の第１３族に属する元素を用いれば良く、硼素（Ｂ）などを用いることができる。
なお、本実施の形態においては簡単のため、ｎ型を付与する不純物元素が添加された半
導体膜を有する薄膜トランジスタ（ｎ型ＴＦＴ）についてのみ示しているが、本発明はこ
れに限定して解釈されない。ｐ型を付与する不純物元素が添加された半導体膜を有する薄
膜トランジスタ（ｐ型ＴＦＴ）のみを用いる構成としても良い。また、ｎ型ＴＦＴとｐ型
ＴＦＴを併せて形成しても良い。ｎ型ＴＦＴとｐ型ＴＦＴを併せて形成する場合、後にｐ
型ＴＦＴとなる半導体層を覆うマスクを形成してｎ型を付与する不純物元素を添加し、後
にｎ型ＴＦＴとなる半導体層を覆うマスクを形成してｐ型を付与する不純物元素を添加す
ることで、ｎ型を付与する不純物元素とｐ型を付与する不純物元素を選択的に添加するこ
とができる。
次に、ゲート絶縁膜７０５とゲート電極７０７を覆うように、絶縁膜を形成する。これ
ら絶縁膜は、プラズマＣＶＤ法やスパッタ法等により、珪素、珪素の酸化物、若しくは珪
素の窒化物等の無機材料を含む膜、又は有機樹脂などの有機材料を含む膜を、単層又は積
層して形成する。絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッ
チングして、ゲート電極７０７の側面に接する絶縁膜７０８（サイドウォールともよばれ
る）を形成する。絶縁膜７０８は、後にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉ
ｎ）領域を形成する際のマスクとして用いる。
次に、ゲート電極７０７および絶縁膜７０８をマスクとして用いて、半導体膜７０４ａ
、半導体膜７０４ｂにｎ型を付与する不純物元素を添加する。これにより、チャネル形成
領域７０６ａ、第１の不純物領域７０６ｂ、第２の不純物領域７０６ｃが形成される（図
２（Ｃ）参照）。第１の不純物領域７０６ｂは薄膜トランジスタのソース領域又はドレイ
ン領域として機能し、第２の不純物領域７０６ｃはＬＤＤ領域として機能する。第２の不
純物領域７０６ｃが含む不純物元素の濃度は、第１の不純物領域７０６ｂが含む不純物元
素の濃度よりも低い。
続いて、ゲート電極７０７、絶縁膜７０８等を覆うように、絶縁膜を単層構造又は積層
構造で形成する。本実施の形態では、絶縁膜７０９、７１０、７１１を３層構造とする場
合を例示する。これら絶縁膜はＣＶＤ法により形成することができる。例えば、絶縁膜７
０９は膜厚５０ｎｍの酸化窒化珪素膜、絶縁膜７１０は膜厚２００ｎｍの窒化酸化珪素膜
、絶縁膜７１１は膜厚４００ｎｍの酸化窒化珪素膜として形成することができる。これら
絶縁膜の表面は、その膜厚にもよるが、下層に設けられた層の表面形状に沿って形成され
る。すなわち、絶縁膜７０９は膜厚が薄いため、その表面はゲート電極７０７の表面形状
に大きく沿っている。膜厚が厚くなるにつれ表面形状は平坦に近づくため、３層構造のう
ち膜厚が最も厚い絶縁膜７１１の表面形状は平坦に近い。しかしながら、有機材料とは異
なるため、平坦な表面形状とは異なっている。すなわち、表面形状を平坦にしたいのであ
れば、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料
やシロキサン材料等を用いればよい。また、これら絶縁膜の作製方法は、ＣＶＤ法以外に
、スパッタ法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等を採用することができる。
そして、フォトリソグラフィ法を用いて絶縁膜７０９、７１０、７１１等をエッチング
して、第１の不純物領域７０６ｂに達するコンタクトホールを形成した後、薄膜トランジ
スタのソース電極又はドレイン電極として機能する導電膜７３１ａ、及び接続配線として
機能する導電膜７３１ｂを形成する。導電膜７３１ａ、７３１ｂは、コンタクトホールを
充填するように導電膜を形成し、当該導電膜を選択的にエッチングすることで形成するこ
とができる。なお、導電膜を形成する前に、コンタクトホールにおいて露出した半導体膜
７０４ａ、半導体膜７０４ｂの表面にシリサイドを形成して、抵抗を低くしてもよい。導
電膜７３１ａ、７３１ｂは、低抵抗材料を用いて形成すると信号遅延を低減することがで
き、好ましい。低抵抗材料は耐熱性が低い場合も多くあるため、低抵抗材料の上下には耐
熱性の高い材料を設けるとよい。例えば、低抵抗材料として膜厚３００ｎｍのアルミニウ
ムを形成し、アルミニウムの上下に膜厚１００ｎｍのチタンを設ける構成がよい。また、
導電膜７３１ｂは、接続配線として機能しているが、導電膜７３１ａと同じ積層構造で形
成することで、接続配線の低抵抗化と耐熱性の向上を図ることができる。導電膜７３１ａ
、７３１ｂは、その他の導電性材料、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、
モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（
Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択
された元素を含む材料、これらの元素を主成分とする合金材料、これらの元素を主成分と
する化合物材料を用いて、単層構造又は積層構造で形成することができる。アルミニウム
を主成分とする合金材料とは、例えば、アルミニウムを主成分としてニッケルを含む材料
、又は、アルミニウムを主成分として、ニッケルと、炭素若しくは珪素の一方あるいは両
方を含む合金材料に相当する。また、導電膜７３１ａ、７３１ｂは、ＣＶＤ法やスパッタ
法等により形成することができる。
以上により、薄膜トランジスタ７３０ａ、薄膜トランジスタ７３０ｂを含む素子層７４
９が得られる（図３（Ａ）参照）。
なお、絶縁膜７０９、７１０、７１１を形成する前、又は絶縁膜７０９を形成した後、
若しくは絶縁膜７０９、７１０を形成した後に、半導体膜７０４の結晶性の回復や半導体
膜７０４に添加された不純物元素の活性化、半導体膜７０４の水素化を目的とした加熱処
理を行うとよい。加熱処理には、熱アニール法、レーザーアニール法、ＲＴＡ法などを適
用するとよい。
次に、導電膜７３１ａ、７３１ｂを覆うように、絶縁膜７１２、７１３を形成する（図
３（Ｂ）参照）。絶縁膜７１２には１００ｎｍの膜厚を有する窒化珪素膜を用い、絶縁膜
７１３には１５００ｎｍの膜厚を有するポリイミドを用いる場合を例示する。絶縁膜７１
３の表面形状は平坦性が高いと好ましい。そのため、ポリイミドである有機材料の特徴に
加えて、厚膜化する構成、例えば７５０ｎｍ以上３０００ｎｍ以下の膜厚（具体的には１
５００ｎｍ）によっても、絶縁膜７１３の平面形状の平坦性を高めている。当該絶縁膜７
１２、７１３に対しては、開口部を形成する。本実施の形態では、導電膜７３１ｂが露出
する開口部７１４を形成する場合を例示する。このような開口部７１４において（詳しく
は点線で囲まれた領域７１５において）、絶縁膜７１２の端部は、絶縁膜７１３で覆われ
ている。上層の絶縁膜７１３で下層の絶縁膜７１２の端部を覆うことで、その後開口部７
１４に形成される配線の段切れを防止することができる。本実施の形態では、絶縁膜７１
３が有機材料であるポリイミドを用いているため、開口部７１４において、絶縁膜７１３
はなだらかなテーパを有することができ、効率的に段切れを防止することができる。この
ような段切れ防止効果を得ることのできる絶縁膜７１３の材料は、ポリイミド以外に、ポ
リアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等が
挙げられる。また、絶縁膜７１２には、窒化珪素膜の代わりに、酸化窒化珪素膜や窒化酸
化珪素膜を用いてもよい。また絶縁膜７１２、７１３の作製方法は、ＣＶＤ法、スパッタ
法、ＳＯＧ法、液滴吐出法またはスクリーン印刷法等を用いることができる。
次に、絶縁膜７１３上に導電膜７１７を形成し、当該導電膜７１７上に絶縁膜７１８を
形成する（図３（Ｃ）参照）。導電膜７１７は、導電膜７３１ａ、７３１ｂと同じ材料で
形成することができる。例えば、膜厚１００ｎｍのチタン膜、膜厚２００ｎｍのアルミニ
ウム膜、膜厚１００ｎｍのチタン膜の積層構造を採用することができる。導電膜７１７は
、開口部７１４で導電膜７３１ｂと接続するため、チタン膜同士が接触することでコンタ
クト抵抗を抑えることができる。また、導電膜７１７は、薄膜トランジスタと、アンテナ
（後に形成される）との間の信号に基づく電流が流れるため、配線抵抗が低い方が好まし
い。そのため、アルミニウム等の低抵抗材料を用いるとよい。また、導電膜７１７は、そ
の他の導電性材料、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ
）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン
（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素を含む
材料、これらの元素を主成分とする合金材料、これらの元素を主成分とする化合物材料を
用いて、単層構造又は積層構造で形成することができる。アルミニウムを主成分とする合
金材料とは、例えば、アルミニウムを主成分としてニッケルを含む材料、又は、アルミニ
ウムを主成分として、ニッケルと、炭素若しくは珪素の一方あるいは両方とを含む合金材
料に相当する。また、導電膜７１７は、ＣＶＤ法やスパッタ法等により形成することがで
きる。絶縁膜７１８は、その表面形状に平坦性が要求されるため、有機材料で形成すると
よい。ここでは、２０００ｎｍの膜厚で形成されたポリイミドを用いる場合を例示する。
絶縁膜７１８は、１５００ｎｍの膜厚で形成された絶縁膜７１３の開口部７１４、及び開
口部７１４に形成された導電膜７１７の表面の凹凸を平坦にする必要があり、絶縁膜７１
３の膜厚よりも厚い２０００ｎｍの膜厚で形成されている。そのため、絶縁膜７１８は絶
縁膜７１３の１．１倍〜２倍、好ましくは１．２〜１．５倍の膜厚を有するとよい。つま
り、絶縁膜７１３が７５０ｎｍ以上３０００ｎｍ以下の膜厚を有するのであれば、絶縁膜
７１８は、９００ｎｍ以上４５００ｎｍ以下の膜厚とすると好ましい。絶縁膜７１８には
、膜厚を考慮しつつ、さらに平坦性の高い材料を用いるとよい。平坦性の高い材料として
絶縁膜７１８に用いられる材料は、ポリイミド以外に、ポリアミド、ベンゾシクロブテン
、アクリル、エポキシ等の有機材料やシロキサン材料等が挙げられる。絶縁膜７１８上に
アンテナを形成する場合、このように絶縁膜７１８の表面形状の平坦性を考慮する必要が
ある。
また、図７に回路部の周辺領域を示す。絶縁膜７１８は、回路部におけるアンテナの外
側（具体的には領域７４０）で、絶縁膜７１３の端部を覆うと好ましい。絶縁膜７１３を
覆う際、絶縁膜７１８は、絶縁膜７１３の膜厚と、絶縁膜７１８の膜厚との合計より、２
倍以上の外側（距離ｄ）から覆うとよい。本実施の形態では、絶縁膜７１３の膜厚を１５
００ｎｍ、絶縁膜７１８の膜厚を２０００ｎｍとしたため、絶縁膜７１３の端から距離ｄ
＝７０００ｎｍの外側から、絶縁膜７１８は絶縁膜７１３の端部を覆う。このような構成
によって、プロセスのマージンを確保することができ、また水分や酸素の侵入を防止する
ことができる。
次に、絶縁膜７１８上にアンテナ７２０を形成する（図４（Ａ）参照）。そして、アン
テナ７２０と、導電膜７１７とを開口部（図示しない）を介して接続させる。開口部はア
ンテナ７２０の下方に設け、集積化を図る。なお、アンテナ７２０は、導電膜７３１ａに
直接接続させてもよいが、本実施の形態のように導電膜７１７を設けることにより、アン
テナ７２０との接続のための開口部の形成にマージンを持たせることができ、高集積化を
図ることができ好ましい。そのため、導電膜７１７の上にさらなる導電膜を設けて、アン
テナ７２０を接続してもよい。すなわちアンテナ７２０は、薄膜トランジスタを構成する
導電膜７３１ａと電気的に接続されればよく、複数の導電膜を介した接続構造によって高
集積化を図ることができる。このような導電膜７１７をはじめとする複数の導電膜は、膜
厚が厚くなると半導体装置にも厚みが出てしまうため、薄い方が好ましい。そのため、導
電膜７３１ａと比較すると、導電膜７１７等はその膜厚を薄くすることが好ましい。
アンテナ７２０は、第１の導電膜７２１、第２の導電膜７２２の積層構造を採用するこ
とができる。本実施の形態では、第１の導電膜７２１として膜厚１００ｎｍのチタン、第
２の導電膜７２２として膜厚５０００ｎｍのアルミニウムを採用し、積層構造を形成する
。チタンは、アンテナの耐湿性を高めることができ、絶縁膜７１８と、アンテナ７２０と
の密着性を高めることもできる。さらに、第１の導電膜７２１としてチタンを採用するこ
とによって、第１の導電膜７２１と、導電膜７１７との接触抵抗を低くすることができる
。これは導電膜７１７の最上層には、チタンが形成されているため、第１の導電膜７２１
に採用されたチタンと同一材料同士が接触していることによる。第１の導電膜７２１とし
て採用されるチタンはドライエッチングを用いて形成されるため、端部が切り立った状態
となることが多い。第２の導電膜７２２として採用されたアルミニウムは低抵抗材料であ
るため、アンテナに好適である。また、第２の導電膜７２２を厚膜化していることにより
、抵抗をより低くすることができる。アンテナの抵抗が低くなることで、通信距離を伸ば
すことができ、好ましい。第２の導電膜７２２として採用されるアルミニウムはウェット
エッチングを用いて形成されるため、端部における側面にテーパが付くことが多い。本実
施の形態におけるテーパは、第２の導電膜７２２側に凸部が形成された、つまり内側に凹
んだ形で形成されている。また、第２の導電膜７２２をウェットエッチングする際、第１
の導電膜７２１の端部より、第２の導電膜７２２の端部が内側となる（領域７４２）。例
えば、第２の導電膜７２２の端部は、第２の導電膜７２２の膜厚の１／６〜１／２程度の
範囲で内側（距離Ｌ分内側）に設けるとよく、本実施の形態では第１の導電膜７２１端部
から距離Ｌ＝０．８μｍ以上２μｍ以下の範囲で内側となるようにするとよい。第１の導
電膜７２１端部が第２の導電膜７２２端部より突出していることで、その後に形成される
絶縁膜の段切れを防止することができ、アンテナの耐性を高めることができる。
アンテナはチタンやアルミニウム以外に、銀、銅、金、白金、ニッケル、パラジウム、
タンタル、モリブデン等の金属元素を含む材料、当該金属元素を含む合金材料、当該金属
元素を含む化合物材料を導電性材料として用いることができ、ＣＶＤ法、スパッタ法、ス
クリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用
いて形成することができる。また本実施の形態では、積層構造を例示したが、上述したい
ずれかの材料の単層構造で形成してもよい。
アンテナ７２０を覆って、絶縁膜７２３を形成する。本実施の形態では、絶縁膜７２３
を膜厚２００ｎｍの窒化珪素膜で形成する。絶縁膜７２３により、アンテナの耐湿性をよ
り高めることができ、好ましい。絶縁膜７２３はチタン端部がアルミニウム端部より突出
しているため、段切れすることなく形成できる。このような絶縁膜７２３は窒化珪素膜以
外に、酸化窒化珪素膜、窒化酸化珪素膜、その他の無機材料から形成することができる。
また図７に示すが、絶縁膜７２３と、絶縁膜７１２とは、絶縁膜７１８の外側、つまり
回路部におけるアンテナの外側（具体的には、図７における領域７４１）で直接接してい
ると好ましい。本実施の形態では、絶縁膜７１２、７２３はともに窒化珪素膜で形成する
ため、同一材料同士が直接接する構成となり、密着性が高く、水分や酸素の侵入を防止す
ることができる。また窒化珪素膜は、酸化珪素膜と比較して緻密性が高いため、水分や酸
素の侵入を効果的に防止することができる。絶縁膜７１２、７２３が密着している領域は
周辺領域にあり、アンテナや薄膜トランジスタが設けられていないため、膜厚は３μｍ以
上４μｍ以下と、非常に薄くなる。周辺領域は、回路部を囲むように形成されている。こ
のような周辺領域の構成を採用していない半導体装置と比較して、半導体装置の端部から
の剥離といった、経時的な形状や特性の変化に伴う欠陥を少なくすることができる。
次に、絶縁膜７２３を覆うように第１の絶縁体７５１を配置する（図４（Ｂ）参照）。
本実施の形態では、第１の絶縁体７５１として、繊維体７２７に有機樹脂７２８が含浸さ
れた構造体７２６を用い、更に好ましい形態として構造体７２６の表面に第１の衝撃緩和
層７５０を設ける場合を例示する。本実施の形態では、第１の衝撃緩和層７５０にはアラ
ミド樹脂を用いる。
繊維体７２７に有機樹脂７２８が含浸された構造体７２６は、プリプレグとも呼ばれる
。プリプレグは、具体的には繊維体にマトリックス樹脂を有機溶剤で希釈したワニスを含
浸させた後、有機溶剤を揮発させてマトリックス樹脂を半硬化させたものである。プリプ
レグは弾性率１３ＧＰａ以上１５ＧＰａ以下、破断係数１４０ＭＰａである。これを薄膜
化して用いることで、薄型で湾曲することが可能な半導体装置を作製することができる。
プリプレグの繊維体の代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊
維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベン
ゾビスオキサゾール繊維、ガラス繊維、または炭素繊維等がある。マトリックス樹脂を構
成する代表例としては、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂又はフ
ッ素樹脂等がある。なお、プリプレグの詳細については、後の実施の形態において詳述す
る。
このような構造体７２６以外に、第１の絶縁体７５１として、エポキシ樹脂、不飽和ポ
リエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂又はシアネート樹脂な
どの熱硬化性樹脂を有する層を用いることができる。また、第１の絶縁体７５１として、
ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂又はフッ素樹脂などの熱可塑性樹
脂を用いてもよい。また、第１の衝撃緩和層７５０は高強度材料で形成されていればよく
、アラミド樹脂以外に、ポリビニルアルコール樹脂、ポリエステル樹脂、ポリアミド樹脂
、ポリエチレン樹脂、ポリパラフェニレンベンゾビスオキサゾール樹脂、ガラス樹脂等が
ある。
第１の絶縁体７５１の厚さは、５μｍ以上１００μｍ以下、さらには１０μｍ以上５０
μｍ以下が好ましく、本実施の形態では３２μｍとする。本実施の形態では、第１の絶縁
体７５１のうち、構造体７２６の膜厚を２０μｍとし、第１の衝撃緩和層７５０の膜厚を
１２μｍとする。このような構成によっても、薄型で湾曲することが可能な半導体装置を
作製することができる。
第１の衝撃緩和層７５０を形成後、第１の衝撃緩和層７５０の表面に第１の導電層７２
９を形成する。第１の導電層７２９は、膜厚１００ｎｍの酸化珪素とインジウム錫酸化物
の化合物を用いる場合を例示する。このような第１の導電層７２９は、構造体７２６や第
１の衝撃緩和層７５０より抵抗が低い構造であればよい。そのため、第１の導電層７２９
の状態は、膜状に設けられたり、小さな間隔をあけた島状の固まりで設けられたりしても
よい。また、抵抗が低い構造であればよいため、用いる材料の比抵抗等を考慮して、膜厚
は５０ｎｍ以上２００ｎｍ以下とすることができる。厚膜化することで、抵抗を低くでき
好ましい。第１の導電層７２９は、酸化珪素とインジウム錫酸化物の化合物以外に、チタ
ン、モリブデン、タングステン、アルミニウム、銅、銀、金、ニッケル、錫、白金、パラ
ジウム、イリジウム、ロジウム、タンタル、カドミウム、亜鉛、鉄、シリコン、ゲルマニ
ウム、ジルコニウム、バリウムなどから選ばれた元素を含む材料、前記元素を主成分とす
る合金材料、前記元素を主成分とする化合物材料などを用いて形成することができる。第
１の導電層７２９の作製方法は、スパッタ法やプラズマＣＶＤ法、塗布法、印刷法などを
用いることができ、電解メッキ法や無電解メッキ法などのメッキ法を用いても良い。なお
、第１の導電層７２９の表面には絶縁膜を設けても良い。これにより、第１の導電層７２
９を保護することが可能である。
次に、薄膜トランジスタ７３０ａ、薄膜トランジスタ７３０ｂを含む素子層、及びアン
テナ７２０として機能する導電膜などが一体となった層を、基板７０１から剥離する（図
５参照）。このとき、剥離層７０２と基板７０１の界面、剥離層７０２と絶縁膜７０３の
界面、又は剥離層７０２の内部のいずれかから分離し、剥離される。剥離層７０２が上記
一体となった層側に残存してしまった場合、不要であれば、エッチング等で除去してもよ
い。その結果、後に絶縁膜７０３と接して形成される層との密着性を高めることができる
。
なお、剥離する際に、水やオゾン水等の水溶液を用いて剥離する面を濡らしながら行う
ことによって、薄膜トランジスタ７３０ａ、薄膜トランジスタ７３０ｂなどの素子が静電
気等によって破壊されることを防止できる。水溶液中のイオンにより、剥離層７０２の不
対電子が終端されるためである。
また、剥離後の基板７０１を再利用することによって、低コスト化を実現することがで
きる。
次に、剥離により露出した面を覆うように、第２の絶縁体７５３を配置する（図６参照
）。本実施の形態では、第２の絶縁体７５３として、繊維体７３１に有機樹脂７３２が含
浸された構造体７３０（プリプレグ）を設け、更に構造体７３０の表面に第２の衝撃緩和
層７５２を設ける場合を示す。第２の衝撃緩和層７５２にはアラミド樹脂を用いる。もち
ろん、第１の構造体７２６及び第２の構造体７３０のみで貼り合わせることもでき、その
ときの半導体装置の膜厚は４０μｍ〜７０μｍ、好ましくは４０μｍ〜５０μｍとなる。
第１及び第２の衝撃緩和層を設けた際の半導体装置の膜厚は７０μｍ〜９０μｍ、好まし
くは７０μｍ〜８０μｍとなる。
次に、第２の絶縁体７５３の表面に第２の導電層７３３を形成する。第２の導電層７３
３は、第１の導電層７２９と同様にして形成することができる。また、第２の導電層７３
３の表面には絶縁膜を設けても良い。これにより、第２の導電層７３３を保護することが
可能である。以上の工程で、素子層やアンテナが第１の絶縁体７５１と第２の絶縁体７５
３で封止され、第１の絶縁体７５１の表面に第１の導電層７２９を有し、第２の絶縁体７
５３の表面に第２の導電層７３３を有する積層体が得られる。
その後、分断手段を用いて、上記の積層体を個々の半導体装置に分断する。分断手段と
しては、分断の際に第１の絶縁体７５１及び第２の絶縁体７５３が溶融される手段を用い
ることが好ましい（第１の導電層７２９及び第２の導電層７３３が溶融される手段である
とより好ましい）。本実施の形態では、レーザー光の照射による分断を適用する。
上記分断に用いるレーザー光の波長や強度、ビームサイズなどの条件については特に限
定されない。少なくとも、半導体装置を分断できる条件であればよい。レーザー光の発振
器としては、例えば、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー、ＹＡＧレーザー、
ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ
３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー
、ヘリウムカドミウムレーザー等の連続発振レーザー、Ａｒレーザー、Ｋｒレーザー、エ
キシマ（ＡｒＦ、ＫｒＦ、ＸｅＣｌ）レーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶ
Ｏ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レ
ーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅
蒸気レーザー、金蒸気レーザー等のパルス発振レーザーを用いることができる。
本実施の形態に示すように、レーザー光の照射を用いて個々の半導体装置に分断するこ
とで、第１の導電層７２９と第２の導電層７３３の間の抵抗値が低下し、第１の導電層７
２９と第２の導電層７３３が導通することになる。このため、半導体装置の分断の工程と
、第１の導電層７２９と第２の導電層７３３を導通させる工程を、一度に行うことができ
る。
第１の導電層７２９と第２の導電層７３３の間の抵抗値は、第１の絶縁体７５１、第２
の絶縁体７５３よりも低ければよい。例えば、１ＧΩ以下であれば良く、好ましくは５Ｍ
Ω以上５００ＭΩ以下程度、より好ましくは、１０ＭΩ以上２００ＭΩ以下程度である。
よって、このような条件になるように、レーザー光の照射処理などによる分断を行えばよ
い。
このようにして絶縁基板を用いて形成された半導体装置を完成することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、半導体装置の分断工程の一形態を説明する。なお分断工程は半導体
装置間、つまり周辺部が示された図８、図９を用いて説明する。
まず、上記実施の形態で示したように、第１の導電層７２９までを形成する。その後、
図８に示すように、除去手段を用いて、周辺領域内に対して選択的に、つまり周辺領域の
一部に貼り合わせ領域１０２ａ、１０２ｂを形成する。周辺領域を選択的に除去する際、
深さ方向においては、構造体７２６が露出するように絶縁膜等を除去する。そして、半導
体装置を上方からみたとき、貼り合わせ領域１０２ａ、１０２ｂはともに回路部１００を
囲うようにする。
このような除去手段としては、レーザー光を用いることができる。すなわち、レーザー
アブレーションの原理を使用できる。除去手段に用いるレーザー光の波長や強度、ビーム
サイズなどの条件については特に限定されない。少なくとも絶縁膜等を除去できる条件で
あればよい。レーザー光の発振器としては、例えば、Ａｒレーザー、Ｋｒレーザー、ＣＯ
２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー
、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザ
ー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザー等の連続発振レーザー、Ａ
ｒレーザー、Ｋｒレーザー、エキシマ（ＡｒＦ、ＫｒＦ、ＸｅＣｌ）レーザー、ＣＯ２レ
ーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、Ｇ
ｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、
Ｔｉ：サファイアレーザー、銅蒸気レーザー、金蒸気レーザー等のパルス発振レーザーを
用いることができる。
半導体装置を個々に分断後は、貼り合わせ領域１０２ａ、１０２ｂは、隣接する半導体
装置がそれぞれ有する領域となる。同様に絶縁膜形成領域も、半導体装置を個々に分断後
は隣接する半導体装置がそれぞれ有する絶縁膜形成領域１０１ａ、１０１ｃとなる（図９
参照）。
その後、図９に示すように、第２の導電層７３３を形成する。貼り合わせ領域１０２ａ
、１０２ｂでは、構造体７２６、７３０が直接合わされている。具体的には構造体７２６
、７３０のうち、互いの有機樹脂７２８、７３２が接触して密着している。このように同
一材料が密着することで、貼り合わせ強度を高めることができて、好ましい。
貼り合わせが完了した状態で、個々の半導体装置に分断する。分断手段としては、上記
実施の形態を参照することができる。
このようにして絶縁基板を用いて形成され、貼り合わせ強度がより高く、信頼性も向上
された半導体装置を完成することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、半導体装置の封止に用いられる第１及び第２の絶縁体の例として、
繊維体に有機樹脂が含浸された構造体の詳細について、図１０を参照して説明する。
繊維体１６０は、一定間隔をあけた経糸と、一定間隔をあけた緯糸とで織られている（
図１０参照）。このような経糸及び緯糸を用いて製織された繊維体には、経糸及び緯糸が
存在しない領域を有する。このような繊維体１６０は、有機樹脂１６１が含浸される割合
が高まり、繊維体１６０と半導体集積回路との密着性を高めることができる。
また、繊維体１６０は、経糸及び緯糸の密度が高く、経糸及び緯糸が存在しない領域の
割合が低いものでもよい。
繊維体１６０に有機樹脂１６１が含浸された構造体は、プリプレグとも呼ばれる。プリ
プレグは、具体的には繊維体にマトリックス樹脂を有機溶剤で希釈したワニスを含浸させ
た後、乾燥して有機溶剤を揮発させてマトリックス樹脂を半硬化させたものである。構造
体の厚さは、５μｍ以上１００μｍ以下、さらには１０μｍ以上３０μｍが好ましい。こ
のような厚さの構造体を用いることで、薄型で湾曲することが可能な半導体装置を作製す
ることができる。例えば、絶縁体として、弾性率１３ＧＰａ以上１５ＧＰａ以下、破断係
数１４０ＭＰａのプリプレグを薄膜化して用いることができる。また、上記実施の形態の
ように、更に衝撃緩和層を設けても、薄型で湾曲することが可能な半導体装置を作製する
ことができる。
また、有機樹脂１６１として、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹
脂、ビスマレイミドトリアジン樹脂又はシアネート樹脂等の熱硬化性樹脂を用いることが
できる。また、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂、又はフッ素樹脂
等の熱可塑性樹脂を用いてもよい。上記有機樹脂を用いることで、熱処理により繊維体を
半導体集積回路に固着することができる。なお、有機樹脂１６１はガラス転移温度が高い
ほど、局所的押圧に対して破壊しにくいため好ましい。
有機樹脂１６１に、または繊維の糸束内に高熱伝導性フィラーを分散させてもよい。高
熱伝導性フィラーとしては、窒化アルミニウム、窒化ホウ素、窒化珪素、アルミナ等が挙
げられる。また、高熱伝導性フィラーとしては、銀、銅等の金属粒子がある。導電性フィ
ラーが有機樹脂または繊維糸束内に含まれることにより半導体集積回路での発熱を外部に
放出しやすくなるため、半導体装置の蓄熱を抑制することが可能であり、半導体装置の破
壊を低減することができる。
繊維体１６０は、有機化合物または無機化合物の高強度繊維を用いた織布または不織布
であり、部分的に重なるように配置する。高強度繊維としては、具体的には引張弾性率ま
たはヤング率の高い繊維である。高強度繊維の代表例としては、ポリビニルアルコール系
繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、
ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維が挙げら
れる。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス
繊維が挙げられる。なお、繊維体１６０は、一種類の上記高強度繊維で形成されてもよい
。また、複数の上記高強度繊維で形成されてもよい。
また、繊維体１６０は、繊維（単糸）の束（以下、糸束と呼ぶ）を経糸及び緯糸に使っ
て製織した織布、又は複数種の繊維の糸束をランダム若しくは一方向に堆積させた不織布
であってもよい。織布の場合、平織り、綾織り、しゅす織り等を適宜用いることができる
。
糸束の断面は、円形でも楕円形でもよい。繊維糸束として、高圧水流、液体を媒体とし
た高周波の振動、連続超音波の振動、ロールによる押圧等によって、開繊加工をした繊維
糸束を用いてもよい。開繊加工をした繊維糸束は、糸束幅が広くなり、厚み方向の単糸数
を削減することが可能であり、糸束の断面が楕円形または平板状となる。また、繊維糸束
として低撚糸を用いることで、糸束が扁平化やすく、糸束の断面形状が楕円形状または平
板形状となる。このように、断面が楕円形または平板状の糸束を用いることで、繊維体１
６０を薄くすることが可能である。このため、構造体を薄くすることが可能であり、薄型
の半導体装置を作製することができる。
以上に示すような構造体を、半導体装置の封止を目的とした絶縁体として用いることで
、半導体装置の外的ストレスに対する強度を高めることができる。また、加圧処理工程な
どにおける、破損や特性不良などの発生を低減することができる。よって、歩留まりよく
半導体装置を作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、より高い信頼性を付与することを目的とした半導体装置の例につい
て説明する。詳しくは半導体装置の一例として、マイクロプロセッサ及び非接触でデータ
の送受信を行うことのできる演算機能を備えた半導体装置の一例について説明する。
図１１は半導体装置の一例として、マイクロプロセッサ５００の一例を示す。このマイ
クロプロセッサ５００は、上記実施の形態に係る半導体装置により製造されるものである
。このマイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉ
ｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵ Ｃｏｎｔｒｏｌｌ
ｅｒ）、命令解析部５０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御
部５０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（Ｔ
ｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ
制御部５０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０
８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ５０９、及びメモリインターフェース５１０
（ＲＯＭ Ｉ／Ｆ）を有している。
バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、
命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御
部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御
部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、
デコードされた命令に基づき各種制御を行う。具体的に演算回路制御部５０２は、演算回
路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイ
クロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込
み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部５０７は、レ
ジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５
０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回
路制御部５０２、命令解析部５０３、割り込み制御部５０４、レジスタ制御部５０７の動
作のタイミングを制御する信号を生成する。例えばタイミング制御部５０５は、基準クロ
ック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備
えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１１に示すマ
イクロプロセッサ５００は、その構成を簡略化して示した一例にすぎず、実際にはその用
途によって多種多様な構成を備えることができる。
次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例
について図１２を参照して説明する。図１２は無線通信により外部装置と信号の送受信を
行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ
５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部
５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、
リセット回路５１７、発振回路５１８、復調回路５１９、変調回路５２０、及び電源管理
回路５３０を有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御
レジスタ５２２、クロックコントローラ５２３、インターフェース５２４、中央処理ユニ
ット５２５、ランダムアクセスメモリ５２６、読み出し専用メモリ５２７を有している。
このような構成のＲＦＣＰＵ５１１の動作は概略以下の通りである。アンテナ５２８が
受信した信号は共振回路５１４により誘導起電力を生じる。誘導起電力は、整流回路５１
５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気
二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部５２９は
ＲＦＣＰＵ５１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ５１１を構
成する絶縁表面を有する基板に取り付けられていればよい。
リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する
。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発
振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の
周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路５１９は、
例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路５２０は
、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回
路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させてい
る。クロックコントローラ５２３は、電源電圧又は中央処理ユニット５２５における消費
電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成し
ている。電源電圧の監視は電源管理回路５３０が行っている。
アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された
後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマン
ドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に
記憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み
、中央処理ユニット５２５への演算命令などが含まれている。中央処理ユニット５２５は
、インターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメモリ
５２６、制御レジスタ５２２にアクセスする。インターフェース５２４は、中央処理ユニ
ット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムアクセスメモ
リ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有して
いる。
中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーテ
ィングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を
採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア
的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式
では、専用の演算回路で一部の処理を行い、残りの演算をプログラムを使って中央処理ユ
ニット５２５が実行する方式を適用することができる。
本実施の形態におけるマイクロプロセッサにおいても、表面に設けられた導電層により
、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を
防止することができる。これにより、静電気放電に起因する特性の不良を防ぎ、歩留まり
良く半導体装置を作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、上記実施の形態で示した半導体装置の使用形態の一例について説明
する。具体的には、非接触でデータの入出力が可能である半導体装置の適用例に関して、
図面を用いて以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の
形態によって、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＲＦタグ、無線タグ、電子タグまた
は無線チップとも呼ばれる。
本実施の形態で示す半導体装置の上面構造の一例について、図１３（Ａ）を参照して説
明する。図１３（Ａ）に示す半導体装置４００は、上記実施の形態を用いて形成された個
々に分断された状態（この状態を半導体チップともいう）で、支持基板４０６上に絶縁膜
を介して設けられている。支持基板４０６にはアンテナ（ブースターアンテナともいう）
４０５が形成されており、内蔵型アンテナ７２０とは破線の領域４０７で接近している。
半導体装置内に設けられる回路部にはメモリ部やロジック部が構成されており、これら
回路は複数の薄膜トランジスタ等の半導体素子によって構成されている。本実施の形態に
係る半導体装置は、半導体素子として薄膜トランジスタ以外の電界効果トランジスタはも
ちろん、半導体層を用いる記憶素子なども適用することができる。
図１３（Ａ）において、ブースターアンテナ４０５は、主に破線で囲まれたループ状の
領域４０７において、内蔵型アンテナ７２０と電磁結合することにより（電磁誘導により
）信号の授受または電力の供給を行うことができる。また、ブースターアンテナ４０５は
、主に、破線で囲まれた領域４０７以外の領域において、電波により質問器と信号の授受
または電力の供給を行うことができる。質問器と半導体装置との間において、キャリア（
搬送波）として用いられる電波の周波数は、３０ＭＨｚ以上５ＧＨｚ以下程度が望ましく
、例えば９５０ＭＨｚ、２．４５ＧＨｚなどの周波数帯を用いればよい。
また、アンテナ４０５は、破線で囲まれた領域４０７において巻き数１の矩形のループ
状になっているが、本発明はこの構成に限定されない。ループ状の部分は矩形を有するこ
とに限定されず、曲線を有する形状、例えば円形を有していても良い。そして巻き数は１
に限定されず、複数であっても良い。
本発明の半導体装置は、電磁誘導方式、電磁結合方式、マイクロ波方式を適用すること
も可能である。マイクロ波方式の場合は、用いる電磁波の波長によりアンテナ７２０、ア
ンテナ４０５の形状を適宜決めればよい。
例えば、半導体装置における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ
帯（８６０ＭＨｚ帯乃至９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、
信号の伝送に用いる電磁波の波長を考慮してアンテナの長さや形状等を適宜設定すればよ
い。例えば、アンテナを線状（例えば、ダイポールアンテナ）、平坦な形状（例えば、パ
ッチアンテナまたはリボン型の形状）等に形成することができる。また、アンテナの形状
は直線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わ
せた形状で設けてもよい。
図１４に内蔵型アンテナ７２０、ブースターアンテナ４０５をコイル状に設け、電磁誘
導方式または電磁結合方式を適用する例を示す。
図１４においては、ブースターアンテナとしてコイル状のアンテナ４０５が設けられた
支持基板４０６上に、コイル状の内蔵型アンテナ７２０が設けられた半導体装置４００が
設けられている。なお、ブースターアンテナ４０５は支持基板４０６を挟んで、容量４１
１を形成している。
次に、半導体装置４００とブースターアンテナ４０５の構造及びその配置について説明
する。図１３（Ｂ）は、図１３（Ａ）に示した半導体装置４００と支持基板４０６に形成
されたブースターアンテナ４０５が積層された状態の斜視図である。そして、図１３（Ｃ
）は、図１３（Ｂ）の破線Ｘ−Ｙにおける断面図に相当する。
図１３（Ｃ）に示す半導体装置４００は、上記実施の形態で示した半導体装置を用いる
ことができ、ここでは、個々に分断しチップ状にしているため半導体チップともいう。
図１３（Ｃ）に示す半導体装置が有する回路部４０３は、第１の絶縁体７５１、第２の
絶縁体７５３で挟持され、その側面も封止されている。第１及び第２の絶縁体の構成は、
上記実施の形態を参照することができる。また、分断手段としてレーザー光を用いること
により、第１及び第２の絶縁体が溶融し、溶融した第１及び第２の絶縁体によって側面を
封止することができる。
本実施の形態の半導体装置は、アンテナ、該アンテナと電気的に接続する回路部を挟持
し、第１及び第２の絶縁体の外側にそれぞれ第１の導電層７２９、第２の導電層７３３を
有する。第１の導電層７２９、第２の導電層７３３は、内蔵型アンテナ７２０が送受信す
べき電磁波を透過し、かつ外部からの静電気が半導体装置内部の回路部に印加されるのを
遮断する機能を有する。
図１３（Ｃ）では、回路部４０３が内蔵型アンテナ７２０よりも、ブースターアンテナ
４０５に近い位置に配置されている。この状態は電磁結合（電磁誘導）による信号の授受
又は電力の供給が行いやすい。しかしながら、内蔵型アンテナ７２０が回路部４０３より
もブースターアンテナ４０５に近い位置に配置されていてもよい。アンテナの材料により
、電磁結合（電磁誘導）が行いやすい距離に合わせて、いずれかの構成をとることができ
る。また、回路部４０３と内蔵型アンテナ７２０は、第１の絶縁体７５１、第２の絶縁体
７５３に直接固着していても良いし、接着剤によって固着されていても良い。
なお、図１３（Ｃ）において、半導体装置４００は、支持基板４０６及びブースターア
ンテナ４０５上に形成された絶縁膜４１０上に設けられているが、本発明はこれに限定さ
れない。例えば、導電層の抵抗が十分に高い場合には、第１の導電層７２９又は第２の導
電層７３３と、ブースターアンテナ４０５とが接触する形態であっても良い。
次に、本実施の形態に係る半導体装置の動作について説明する。図１５は、本実施の形
態に係る半導体装置の構成を示すブロック図の一例である。図１５に示す半導体装置４０
０は、ブースターアンテナ４０５と、回路部４０３と、内蔵型チップアンテナ７２０とを
有している。質問器４２１から電磁波が送信されると、ブースターアンテナ４０５が該電
磁波を受信することで、ブースターアンテナ４０５内に交流の電流が生じ、ブースターア
ンテナ４０５の周囲に磁界が発生する。そして、ブースターアンテナ４０５が有するルー
プ状の部分と、ループ状の形状を有する内蔵型アンテナ７２０とが電磁結合することで、
内蔵型アンテナ７２０に誘導起電力が生じる。回路部４０３は上記誘導起電力を用いるこ
とで、信号または電力を質問器４２１から受け取る。逆に回路部４０３において生成され
た信号に従って、内蔵型アンテナ７２０に電流を流してブースターアンテナ４０５に誘導
起電力を生じさせることで、質問器４２１から送られてくる電波の反射波にのせて、質問
器４２１に信号を送信することができる。
なお、ブースターアンテナ４０５は、主に内蔵型アンテナ７２０との間において電磁結
合するループ状の部分と、主に質問器４２１からの電波を受信する部分とに分けられる。
質問器４２１からの電波を主に受信する部分における、ブースターアンテナ４０５の形状
は、電波を受信できる形であればよい。例えば、ダイポールアンテナ、折り返しダイポー
ルアンテナ、スロットアンテナ、メアンダラインアンテナ、マイクロストリップアンテナ
等の形状を用いればよい。
また、図１３では、アンテナを１つだけ有する半導体装置の構成について説明したが、
本発明はこの構成に限定されない。電力を受信するためのアンテナと、信号を受信するた
めのアンテナとの、２つのアンテナを有していても良い。アンテナが２つあると、電力を
供給する電波の周波数と、信号を送るための電波の周波数とを使い分けることができる。
本実施の形態に係る半導体装置では、内蔵型チップアンテナを用いており、なおかつ、
ブースターアンテナと内蔵型チップアンテナの間における信号または電力の授受を非接触
で行うことができる。そのため、ブースターアンテナ等の外付けのアンテナを回路部に接
続する場合とは異なり、外力による回路部とアンテナとの接続が分断されにくい。結果と
して、該接続における初期不良の発生も抑えることができる。また、本実施の形態ではブ
ースターアンテナを用いているので、内蔵型チップアンテナのみの場合とは異なり、内蔵
型チップアンテナの寸法または形状が回路部の面積の制約を受けにくい。そのため、受信
可能な電波の周波数帯が限定されず、通信距離を伸ばすことができる。
本実施の形態の半導体装置は、表面の導電層により、回路部の静電気放電による静電気
破壊（回路の誤動作や半導体素子の損傷）を防止することができる。これにより、静電気
放電に起因する特性の不良を防ぎ、歩留まり良く半導体装置を作製することができる。本
実施の形態の半導体装置は外力及び静電気に対する信頼性が高いので、半導体装置が使用
可能な環境の条件を広げ、延いては半導体装置の用途の幅を広げることが可能になる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、上述した実施の形態を用いて形成された非接触でデータの入出力が
可能である半導体装置の適用例に関して図１６を参照して以下に説明する。非接触でデー
タの入出力が可能である半導体装置は利用の形態によっては、ＲＦＩＤタグ、ＩＤタグ、
ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグ、または無線チップともよばれる
。
半導体装置８００は、非接触でデータを交信する機能を有し、高周波回路８１０、電源
回路８２０、リセット回路８３０、クロック発生回路８４０、データ復調回路８５０、デ
ータ変調回路８６０、他の回路の制御を行う制御回路８７０、記憶回路８８０、およびア
ンテナ８９０を有している（図１６（Ａ）参照）。高周波回路８１０は、アンテナ８９０
より信号を受信して、データ変調回路８６０より受信した信号をアンテナ８９０から出力
する回路である。電源回路８２０は、受信信号から電源電位を生成する回路である。リセ
ット回路８３０は、リセット信号を生成する回路である。クロック発生回路８４０は、ア
ンテナ８９０から入力された受信信号を基に各種クロック信号を生成する回路である。デ
ータ復調回路８５０は、受信信号を復調して制御回路８７０に出力する回路である。デー
タ変調回路８６０は、制御回路８７０から受信した信号を変調する回路である。また、制
御回路８７０としては、例えばコード抽出回路９１０、コード判定回路９２０、ＣＲＣ判
定回路９３０、および出力ユニット回路９４０が設けられている。なお、コード抽出回路
９１０は、制御回路８７０に送られてきた命令に含まれる複数のコードをそれぞれ抽出す
る回路であり、コード判定回路９２０は抽出されたコードとリファレンスに相当するコー
ドとを比較して命令の内容を判定する回路であり、ＣＲＣ判定回路９３０は判定されたコ
ードに基づいて送信エラー等の有無を検出する回路である。
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９０によ
り無線信号が受信される。無線信号は高周波回路８１０を介して電源回路８２０に送られ
、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置８００が有する
各回路に供給される。また、高周波回路８１０を介してデータ復調回路８５０に送られた
信号は復調される（以下、復調信号）。さらに、高周波回路８１０を介してリセット回路
８３０およびクロック発生回路８４０を通った信号及び復調信号は制御回路８７０に送ら
れる。制御回路８７０に送られた信号は、コード抽出回路９１０、コード判定回路９２０
およびＣＲＣ判定回路９３０等によって解析される。そして、解析された信号にしたがっ
て、記憶回路８８０内に記憶されている半導体装置の情報が出力される。出力された半導
体装置の情報は出力ユニット回路９４０を通って符号化される。さらに、符号化された半
導体装置８００の情報はデータ変調回路８６０を通って、アンテナ８９０により無線信号
に載せて送信される。なお、半導体装置８００を構成する複数の回路においては、低電源
電位（以下、ＶＳＳ）は共通であり、ＶＳＳはＧＮＤとすることができる。
このように、通信装置から半導体装置８００に信号を送り、当該半導体装置８００から
送られてきた信号を通信装置で受信することによって、半導体装置のデータを読み取るこ
とが可能となる。
また、半導体装置８００は、各回路への電源電圧の供給を電源（バッテリー）を搭載せ
ず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源
（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する
。表示部３２１０を含む携帯端末の側面には、通信装置３２００が設けられ、品物３２２
０の側面には半導体装置３２３０が設けられる（図１６（Ｂ）参照）。品物３２２０が含
む半導体装置３２３０に通信装置３２００をかざすと、表示部３２１０に品物の原材料や
原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する
情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、通信装置
３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の
検品を行うことができる（図１６（Ｃ）参照）。このように、システムに半導体装置を活
用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する
。
以上の様に、本実施の形態の信頼性の高い半導体装置の適用範囲は極めて広く、広い分
野の電子機器に用いることが可能である。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態８）
上記実施の形態を適用したプロセッサ回路を有するチップ（以下、プロセッサチップ、
無線チップ、無線プロセッサ、無線メモリ、無線タグともよぶ）として機能する半導体装
置を形成することができる。本実施の形態の半導体装置の用途は広範にわたり、非接触で
対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなもの
にも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、
包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生
活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図
１７を用いて説明する。
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用する
もの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し
、プロセッサ回路を有するチップ１９０を設けることができる（図１７（Ａ）参照）。証
書類とは、運転免許証、住民票等を指し、プロセッサ回路を有するチップ１９１を設ける
ことができる（図１７（Ｂ）参照）。身の回り品とは、鞄、眼鏡等を指し、プロセッサ回
路を有するチップ１９７を設けることができる（図１７（Ｃ）参照）。無記名債券類とは
、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペッ
トボトル等を指し、プロセッサ回路を有するチップ１９３を設けることができる（図１７
（Ｄ）参照）。書籍類とは、書物、本等を指し、プロセッサ回路を有するチップ１９４を
設けることができる（図１７（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ
等を指し、プロセッサ回路を有するチップ１９５を設けることができる（図１７（Ｆ）参
照）。乗物類とは、自転車等の車両、船舶等を指し、プロセッサ回路を有するチップ１９
６を設けることができる（図１７（Ｇ）参照）。食品類とは、食料品、飲料等を指す。衣
類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品
類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、
液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、
携帯電話等を指す。
このような半導体装置の設け方としては、物品の表面に貼る、或いは物品に埋め込んで
設ける。例えば、本の場合は紙に埋め込めばよく、有機樹脂からなるパッケージであれば
有機樹脂に埋め込めばよい。
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子
機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効
率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防
止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識
別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を
埋め込む又は取り付けることによって、生まれた年や性別または種類等はもちろん体温等
の健康状態を容易に管理することが可能となる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
本実施例では、本発明の一態様の作製方法の効果について検証した結果を示す。
試料は、第１の導電層、第１の衝撃緩和層、第１の絶縁体、アンテナ、薄膜トランジス
タ等を含む回路部、第２の絶縁体、第２の衝撃緩和層、第２の導電層を積層させた積層体
を、レーザー光の照射処理によって各半導体装置に分断することで作製した。比較例とし
て、第１の導電層、第１の衝撃緩和層、第１の絶縁体、アンテナ、上記回路部、第２の絶
縁体、第２の衝撃緩和層、第２の導電層を積層させた積層体を、ナイフを用いて各半導体
装置に分断した試料を用意した。
上記の試料において、第１の絶縁体及び第２の絶縁体には、それぞれ繊維体（ガラス繊
維）に有機樹脂（臭素化エポキシ樹脂）が含浸された構造体であるプリプレグ（膜厚２０
μｍ）を用いた。そして、第１の導電層及び第２の導電層には、それぞれスパッタ法によ
り形成したチタン膜（膜厚１０ｎｍ）とした。また、第１の衝撃緩和層及び第２の衝撃緩
和層にはアラミド樹脂（膜厚１２μｍ）を用いた。なお、アンテナ上には保護層として窒
化珪素膜を形成し、第１の衝撃緩和層と回路の間には接着剤としてアクリル樹脂（膜厚１
０μｍ）を形成している。
上記試料（各３個）に電圧を印加して、第１の導電層と第２の導電層の間の電流値を測
定した。図１８に、印加電圧と電流との関係を示す。
図１８より、レーザー光の照射処理によって分断した試料では、ナイフを用いて分断し
た試料と比較して、電流値が大きくなっている（抵抗値が小さくなっている）ことが分か
る。具体的には、ナイフを用いて分断した試料において、第１の導電層と第２の導電層の
間の抵抗値は２０ＧΩ程度（１０Ｖ印加時）であった。また、レーザー光の照射処理によ
って分断した試料において、第１の導電層と第２の導電層の間の抵抗値は１０ＭΩ以上２
００ＭΩ以下程度（１０Ｖ印加時）であった。
以上により、レーザー光の照射による分断では、第１の導電層と第２の導電層の間の抵
抗値が小さくなることが分かった。これは、レーザー光の照射による分断の場合には、絶
縁体が溶融する際に導電層の材料が絶縁体中に分散されて、導通が取れた状態になるのに
対して、ナイフを用いて分断する場合には、導電層の材料によって電流の経路が形成され
ないためと考えられる。なお、第１の導電層と第２の導電層の間の抵抗値は１ＧΩ以下程
度（１０Ｖ印加時）であれば、静電気を十分に拡散させることができるため、これを目安
に静電気対策を行えばよい。
なお、本実施例は、本明細書の他の実施の形態で示した構成又は作製方法と適宜組み合
わせて用いることができる。
１００ 回路部
１０１ 絶縁膜形成領域
１０１ａ 絶縁膜形成領域
１０１ｂ 絶縁膜形成領域
１０１ｃ 絶縁膜形成領域
１０２ 貼り合わせ領域
１０２ａ 貼り合わせ領域
１０２ｂ 貼り合わせ領域
１０５ 内蔵型アンテナ
１１０ 絶縁体
１１１ 絶縁体
１１３ 導電層
１１４ 導電層
１２０ 終端部
１６０ 繊維体
１６１ 有機樹脂
１９０ プロセッサ回路を有するチップ
１９１ プロセッサ回路を有するチップ
１９２ プロセッサ回路を有するチップ
１９３ プロセッサ回路を有するチップ
１９４ プロセッサ回路を有するチップ
１９５ プロセッサ回路を有するチップ
１９６ プロセッサ回路を有するチップ
１９７ プロセッサ回路を有するチップ
４００ 半導体装置
４０３ 回路部
４０５ アンテナ
４０６ 支持基板
４０７ 領域
４１０ 絶縁膜
４１１ 容量
４２１ 質問器
５００ マイクロプロセッサ
５０１ 演算回路
５０２ 演算回路制御部
５０３ 命令解析部
５０４ 割り込み制御部
５０５ タイミング制御部
５０６ レジスタ
５０７ レジスタ制御部
５０８ バスインターフェース
５０９ 読み出し専用メモリ
５１０ メモリインターフェース
５１１ ＲＦＣＰＵ
５１２ アナログ回路部
５１３ デジタル回路部
５１４ 共振回路
５１５ 整流回路
５１６ 定電圧回路
５１７ リセット回路
５１８ 発振回路
５１９ 復調回路
５２０ 変調回路
５２１ ＲＦインターフェース
５２２ 制御レジスタ
５２３ クロックコントローラ
５２４ インターフェース
５２５ 中央処理ユニット
５２６ ランダムアクセスメモリ
５２７ 読み出し専用メモリ
５２８ アンテナ
５２９ 容量部
５３０ 電源管理回路
７０１ 基板
７０２ 剥離層
７０３ 絶縁膜
７０４ 半導体膜
７０４ａ 半導体膜
７０４ｂ 半導体膜
７０５ ゲート絶縁膜
７０６ａ チャネル形成領域
７０６ｂ 第１の不純物領域
７０６ｃ 第２の不純物領域
７０７ ゲート電極
７０８ 絶縁膜
７０９ 絶縁膜
７１０ 絶縁膜
７１１ 絶縁膜
７１２ 絶縁膜
７１３ 絶縁膜
７１４ 開口部
７１５ 領域
７１７ 導電膜
７１８ 絶縁膜
７２０ アンテナ
７２１ 導電膜
７２２ 導電膜
７２３ 絶縁膜
７２６ 構造体
７２７ 繊維体
７２８ 有機樹脂
７２９ 導電層
７３０ 構造体
７３０ａ 薄膜トランジスタ
７３０ｂ 薄膜トランジスタ
７３１ 繊維体
７３１ａ 導電膜
７３１ｂ 導電膜
７３２ 有機樹脂
７３３ 導電層
７４０ 領域
７４１ 領域
７４２ 領域
７４９ 素子層
７５０ 第１の衝撃緩和層
７５１ 絶縁体
７５２ 衝撃緩和層
７５３ 絶縁体
８００ 半導体装置
８１０ 高周波回路
８２０ 電源回路
８３０ リセット回路
８４０ クロック発生回路
８５０ データ復調回路
８６０ データ変調回路
８７０ 制御回路
８８０ 記憶回路
８９０ アンテナ
９１０ コード抽出回路
９２０ コード判定回路
９３０ ＣＲＣ判定回路
９４０ 出力ユニット回路
３２００ 通信装置
３２１０ 表示部
３２２０ 品物
３２３０ 半導体装置
３２４０ 通信装置
３２５０ 半導体装置
３２６０ 商品

Claims (3)

  1. 回路部を有し、
    前記回路部は、第１の絶縁膜と、第２の絶縁膜とを有し、
    前記第１の絶縁膜上に、第３の絶縁膜を有し、
    前記第２の絶縁膜下に、第４の絶縁膜を有し、
    前記回路部の外側で、前記第１の絶縁膜と、前記第２の絶縁膜とが接する第１の領域を有し、
    前記第１の領域の外側で、前記第３の絶縁膜と、前記第４の絶縁膜とが接する第２の領域を有し、
    前記第２の領域の外側で、前記第１の絶縁膜と、前記第２の絶縁膜とが接する第３の領域を有することを特徴とする半導体装置。
  2. 回路部を有し、
    前記回路部は、第１の絶縁膜と、第２の絶縁膜とを有し、
    前記第１の絶縁膜上に、第３の絶縁膜を有し、
    前記第２の絶縁膜下に、第４の絶縁膜を有し、
    前記回路部の外側で、前記第１の絶縁膜と、前記第２の絶縁膜とが接する第１の領域を有し、
    前記第１の領域の外側で、前記第３の絶縁膜と、前記第４の絶縁膜とが接する第２の領域を有し、
    前記第２の領域の外側で、前記第１の絶縁膜と、前記第２の絶縁膜とが接する第３の領域を有し、
    前記第３の絶縁膜上に、第１の導電膜を有し、
    前記第４の絶縁膜下に、第２の導電膜を有することを特徴とする半導体装置。
  3. 請求項２において、
    前記導電層は、チタン、またはインジウム錫酸化物を有することを特徴とする半導体装置。
JP2014158704A 2008-09-19 2014-08-04 半導体装置 Expired - Fee Related JP5779272B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014158704A JP5779272B2 (ja) 2008-09-19 2014-08-04 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008240812 2008-09-19
JP2008240812 2008-09-19
JP2014158704A JP5779272B2 (ja) 2008-09-19 2014-08-04 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013209158A Division JP5593430B2 (ja) 2008-09-19 2013-10-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2015005294A true JP2015005294A (ja) 2015-01-08
JP5779272B2 JP5779272B2 (ja) 2015-09-16

Family

ID=42036758

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2009208097A Expired - Fee Related JP5417093B2 (ja) 2008-09-19 2009-09-09 半導体装置
JP2013209158A Expired - Fee Related JP5593430B2 (ja) 2008-09-19 2013-10-04 半導体装置
JP2014158704A Expired - Fee Related JP5779272B2 (ja) 2008-09-19 2014-08-04 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2009208097A Expired - Fee Related JP5417093B2 (ja) 2008-09-19 2009-09-09 半導体装置
JP2013209158A Expired - Fee Related JP5593430B2 (ja) 2008-09-19 2013-10-04 半導体装置

Country Status (5)

Country Link
US (2) US8552498B2 (ja)
JP (3) JP5417093B2 (ja)
CN (1) CN102160179B (ja)
TW (1) TWI524502B (ja)
WO (1) WO2010032611A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010032611A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5455753B2 (ja) * 2009-04-06 2014-03-26 株式会社半導体エネルギー研究所 Ｉｃカード
JP5501174B2 (ja) * 2009-09-17 2014-05-21 株式会社半導体エネルギー研究所 半導体装置
TWI493685B (zh) 2012-02-10 2015-07-21 E Ink Holdings Inc 主動陣列基板上之靜電防護結構
US9911756B2 (en) 2015-08-31 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and electronic device surrounded by layer having assigned band gap to prevent electrostatic discharge damage

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2026113C (en) 1989-01-25 1998-12-01 Tsunoe Igarashi Prepreg, composite molded body, and method of manufacture of the composite molded body
DE3907757A1 (de) 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
BR9507775A (pt) * 1994-05-27 1997-08-19 Ake Gustafson Processo de realização de um módulo eletrônico e módulo eletrônico obtido de acordo com esse processo
TW371285B (en) 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3468954B2 (ja) 1995-12-01 2003-11-25 日立化成工業株式会社 Ｉｃカード
JPH1092980A (ja) 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JPH10198778A (ja) 1997-01-14 1998-07-31 Rohm Co Ltd Ｉｃカード
JPH10211784A (ja) 1997-01-31 1998-08-11 Denso Corp Ｉｃカードおよびその製造方法
JP3500908B2 (ja) 1997-04-28 2004-02-23 松下電器産業株式会社 カードリーダ
JPH11317475A (ja) 1998-02-27 1999-11-16 Canon Inc 半導体用封止材樹脂および半導体素子
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
JP4159712B2 (ja) * 1998-11-17 2008-10-01 株式会社半導体エネルギー研究所 半導体装置、アクティブマトリクス型表示装置、液晶表示装置、エレクトロルミネッセンス表示装置、ビデオカメラ、デジタルカメラ、プロジェクタ、ゴーグル型ディスプレイ、カーナビゲーションシステム、パーソナルコンピュータ又は携帯型情報端末
TW484101B (en) 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP2000231619A (ja) 1999-02-10 2000-08-22 Nippon Telegr & Teleph Corp <Ntt> 接触型ｉｃカード
US6399903B1 (en) 1999-03-01 2002-06-04 Honeywell International Inc. Multifunctional laminate structure and process
US6224965B1 (en) 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
US6509217B1 (en) 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
JP4347496B2 (ja) 2000-03-31 2009-10-21 共同印刷株式会社 可逆性感熱記録媒体の製造方法
KR100495702B1 (ko) * 2001-04-13 2005-06-14 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003141486A (ja) 2001-11-08 2003-05-16 Oji Paper Co Ltd 非接触ｉｃカードとその製造方法
KR100430001B1 (ko) 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
KR100462861B1 (ko) * 2002-04-15 2004-12-17 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그의 제조방법
CN1459811A (zh) 2002-05-22 2003-12-03 松下电器产业株式会社 陶瓷层压器件、通信设备和制造陶瓷层压器件的方法
AU2003253227A1 (en) 2002-06-19 2004-01-06 Sten Bjorsell Electronics circuit manufacture
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP3863464B2 (ja) 2002-07-05 2006-12-27 株式会社ヨコオ フィルタ内蔵アンテナ
US7132311B2 (en) 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
JP2004094492A (ja) 2002-08-30 2004-03-25 Konica Minolta Holdings Inc Ｉｃカード
JP4012025B2 (ja) 2002-09-24 2007-11-21 大日本印刷株式会社 微小構造体付きフィルムの製造方法と微小構造体付きフィルム
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
JP4163567B2 (ja) * 2003-07-09 2008-10-08 株式会社 日立ディスプレイズ 発光型表示装置
US7487373B2 (en) 2004-01-30 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Wireless semiconductor device having low power consumption
EP1589797A3 (en) 2004-04-19 2008-07-30 Matsushita Electric Industrial Co., Ltd. Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
KR101226260B1 (ko) 2004-06-02 2013-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7534702B2 (en) 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7591863B2 (en) 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
CN100474629C (zh) 2004-08-23 2009-04-01 株式会社半导体能源研究所 无线芯片及其制造方法
KR101272097B1 (ko) * 2005-06-03 2013-06-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 집적회로 장치 및 그의 제조방법
US7727859B2 (en) 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7719103B2 (en) 2005-06-30 2010-05-18 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
US7510950B2 (en) 2005-06-30 2009-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5159053B2 (ja) 2005-06-30 2013-03-06 株式会社半導体エネルギー研究所 半導体装置
JP2007059821A (ja) 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
CN101916763B (zh) 2005-09-30 2012-11-14 株式会社半导体能源研究所 半导体器件的制造方法
JP5063066B2 (ja) 2005-09-30 2012-10-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7504317B2 (en) 2005-12-02 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP4251185B2 (ja) 2006-01-23 2009-04-08 ソニー株式会社 半導体集積回路カードの製造方法
JP2007234001A (ja) 2006-01-31 2007-09-13 Semiconductor Energy Lab Co Ltd 半導体装置
WO2007088796A1 (en) 2006-01-31 2007-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2007241999A (ja) 2006-02-08 2007-09-20 Semiconductor Energy Lab Co Ltd 半導体装置
EP1818860B1 (en) 2006-02-08 2011-03-30 Semiconductor Energy Laboratory Co., Ltd. RFID device
US7605410B2 (en) 2006-02-23 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5297591B2 (ja) 2006-02-23 2013-09-25 株式会社半導体エネルギー研究所 半導体装置
JP2007264221A (ja) * 2006-03-28 2007-10-11 Dainippon Printing Co Ltd 低屈折率層用コーティング組成物、及び反射防止膜
TWI431726B (zh) 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
CN101479747B (zh) 2006-06-26 2011-05-18 株式会社半导体能源研究所 包括半导体器件的纸及其制造方法
JP5063256B2 (ja) 2006-08-31 2012-10-31 株式会社半導体エネルギー研究所 クロック生成回路、クロック生成回路が有するカウンター回路、及び半導体装置
KR101381359B1 (ko) 2006-08-31 2014-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 클록 생성 회로 및 이 클록 생성 회로를 구비한 반도체장치
US7843011B2 (en) 2007-01-31 2010-11-30 Freescale Semiconductor, Inc. Electronic device including insulating layers having different strains
EP1970951A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1970952A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976001A3 (en) 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2001047A1 (en) 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
EP2019425A1 (en) 2007-07-27 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5248240B2 (ja) 2007-08-30 2013-07-31 株式会社半導体エネルギー研究所 半導体装置
WO2009031482A1 (en) * 2007-09-07 2009-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5003366B2 (ja) * 2007-09-10 2012-08-15 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
KR101596698B1 (ko) 2008-04-25 2016-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101582503B1 (ko) 2008-05-12 2016-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2009142309A1 (en) 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2009142310A1 (en) 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103500700B (zh) 2008-06-06 2016-06-08 株式会社半导体能源研究所 半导体装置的制造方法
JP5248412B2 (ja) * 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8053253B2 (en) 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8044499B2 (en) 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
JP5473413B2 (ja) 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
WO2010032611A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2014032693A (ja) 2014-02-20
JP5593430B2 (ja) 2014-09-24
JP2010097599A (ja) 2010-04-30
CN102160179A (zh) 2011-08-17
JP5417093B2 (ja) 2014-02-12
TW201029151A (en) 2010-08-01
US8552498B2 (en) 2013-10-08
TWI524502B (zh) 2016-03-01
WO2010032611A1 (en) 2010-03-25
US20140027852A1 (en) 2014-01-30
CN102160179B (zh) 2014-05-14
US20100072548A1 (en) 2010-03-25
JP5779272B2 (ja) 2015-09-16
US8957423B2 (en) 2015-02-17

Similar Documents

Publication Publication Date Title
JP5464914B2 (ja) 半導体装置の作製方法
JP5581426B2 (ja) 半導体装置
JP5779272B2 (ja) 半導体装置
JP5380156B2 (ja) 半導体装置
JP5675939B2 (ja) 構造体の作製方法
JP2010103502A (ja) 半導体装置及びその作製方法
JP5415713B2 (ja) 半導体装置
JP5877814B2 (ja) 半導体装置
JP5268459B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150710

R150 Certificate of patent or registration of utility model

Ref document number: 5779272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees