JP2015002214A - キャパシタ配置構造及びキャパシタ実装方法 - Google Patents

キャパシタ配置構造及びキャパシタ実装方法 Download PDF

Info

Publication number
JP2015002214A
JP2015002214A JP2013124922A JP2013124922A JP2015002214A JP 2015002214 A JP2015002214 A JP 2015002214A JP 2013124922 A JP2013124922 A JP 2013124922A JP 2013124922 A JP2013124922 A JP 2013124922A JP 2015002214 A JP2015002214 A JP 2015002214A
Authority
JP
Japan
Prior art keywords
pattern
wiring pattern
wiring
electrode
electrode pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013124922A
Other languages
English (en)
Other versions
JP5754468B2 (ja
Inventor
潤 武藤
Jun Muto
潤 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2013124922A priority Critical patent/JP5754468B2/ja
Priority to CN201410253112.8A priority patent/CN104241271B/zh
Priority to US14/300,797 priority patent/US9398693B2/en
Publication of JP2015002214A publication Critical patent/JP2015002214A/ja
Application granted granted Critical
Publication of JP5754468B2 publication Critical patent/JP5754468B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】各キャパシタに流れる電流の偏りを抑えることができる、キャパシタ配置構造を提供すること。
【解決手段】第１の配線パターン３０と、第２の配線パターン４０と、前記第１の配線パターン３０から前記第２の配線パターン４０に向けて突出する第１の電極パターン５０と、前記第１の電極パターン５０に並走するように前記第２の配線パターン４０から前記第１の配線パターン３０に向けて突出する第２の電極パターン６０とを備え、前記第１の電極パターン５０と前記第２の電極パターン６０との間にキャパシタＣ１，Ｃ２，Ｃ３が複数並列に配置された、キャパシタ配置構造。
【選択図】図１

Description

本発明は、配線パターン間にキャパシタを配置する技術に関する。
例えば特許文献１には、液晶表示素子において、多数の配線の配線抵抗値を均一化する構成が開示されている。
特開平７−１７５０７６号公報
しかしながら、電流の平滑化を複数のキャパシタで分担する場合、上述の従来技術では、各キャパシタに流れる電流の偏りを抑えることが難しかった。本発明は、各キャパシタに流れる電流の偏りを抑えることができる、キャパシタ配置構造及びキャパシタ実装方法の提供を目的とする。
上記目的を達成するため、本発明は、
第１の配線パターンと、
第２の配線パターンと、
前記第１の配線パターンから前記第２の配線パターンに向けて突出する第１の電極パターンと、
前記第１の電極パターンに並走するように前記第２の配線パターンから前記第１の配線パターンに向けて突出する第２の電極パターンとを備え、
前記第１の電極パターンと前記第２の電極パターンとの間にキャパシタが複数並列に配置された、キャパシタ配置構造を提供するものである。
また、上記目的を達成するため、本発明は、
第１の配線パターンから第２の配線パターンに向けて突出する複数の第１の電極パターンと、前記第１の電極パターンに挟まれるように前記第２の配線パターンから前記第１の配線パターンに向けて突出する第２の電極パターンとの間に、キャパシタを複数並列に配置する工程と、
前記第１の配線パターンに接続される電流源からの経路の長さに応じて、前記第１の電極パターンの各抵抗分を調整する工程とを有する、キャパシタ実装方法の提供を目的とする。
本発明によれば、各キャパシタに流れる電流の偏りを抑えることができる。
第１の実施形態例のキャパシタ配置構造を模式的に示した平面図 第２の実施形態例のキャパシタ配置構造を模式的に示した平面図 キャパシタ配置構造の一部を模式的に示した断面図 キャパシタ配置構造の一部を模式的に示した断面図 第３の実施形態のキャパシタ配置構造の構成例を模式的に示した平面図
図１は、第１の実施形態のキャパシタ配置構造１００の構成例を模式的に示した平面図である。キャパシタ配置構造１００は、基板１０と、基板１０に形成された電流源２０と、基板１０に形成された導体パターンと、基板１０に実装された複数のキャパシタ（図１には、３つのキャパシタＣ１，Ｃ２，Ｃ３が例示）とを備えた回路構造である。電流源２０は、基板１０に形成された導体パターン及び複数のキャパシタに流れる電流の発生源である。キャパシタ配置構造１００は、基板１０の表面に形成された導体パターンとして、配線パターン３０と、配線パターン４０と、電極パターン５０と、電極パターン６０とを備えている。
キャパシタ配置構造１００は、第１の配線パターンとして、配線パターン３０を備え、第１の配線パターンと異なる電位の第２の配線パターンとして、配線パターン４０を備えている。配線パターン４０は、例えば、配線パターン３０に並走するように配置され、図１の場合、配線パターン３０及び配線パターン４０は、基板１０の表面に平行なＹ方向に直線的に延在している。
配線パターン３０は、例えば、電流源２０の高電位端部２１に同電位に接続される平面的な高電位電源パターンであり、配線パターン４０は、電流源２０の低電位端部２２に同電位に接続される平面的な低電位電源パターンである。
電流源２０は、配線パターン３０の一端に接続された高電位端部２１と、配線パターン４０の一端に接続された低電位端部２２とを有している。高電位端部２１は、電流源２０によって発生した電流を配線パターン３０に出力する出力端であり、低電位端部２２は、配線パターン４０に流れる電流が入力される入力端である。
電流源２０は、例えば、配線パターン３０と配線パターン４０との間で通電する方向が周期的に逆転するリプル電流の発生源である。この場合、高電位端部２１は、配線パターン３０に流れるリプル電流が入力又は出力される入出力端であり、低電位端部２２は、配線パターン４０に流れるリプル電流が入力又は出力される入出力端である。
そのようなリプル電流を発生させる電流源２０の具体例として、ブリッジ回路が挙げられる。ブリッジ回路は、トランジスタ等のスイッチング素子をハイサイド及びローサイドに有する回路であり、例えば、インバータ又は電源装置などに構成される回路である。電流源２０がブリッジ回路の場合、高電位端部２１は、ハイサイドのスイッチング素子の高電位側電極（例えば、ハイサイドのＩＧＢＴのコレクタ）に同電位に接続される正極部であり、低電位端部２２は、ローサイドのスイッチング素子の低電位側電極（例えば、ローサイドのＩＧＢＴのエミッタ）に同電位に接続される負極部である。
キャパシタ配置構造１００は、前記第１の配線パターンから前記第２の配線パターンに向けて突出する第１の電極パターンとして、電極パターン５０を備えている。電極パターン５０は、配線パターン３０が延在する方向とは異なる方向に延伸し、配線パターン４０に電気的に接続されずに配線パターン３０に同電位に接続される平面的なパターンである。電極パターン５０は、例えば図１の場合、配線パターン３０が延在する方向に対して直交するように、基板１０の表面に平行なＸ方向に直線的に延在し、Ｙ方向の幅Ｗ１とＸ方向の長さＬ１を有する長方形状のパターンである。
キャパシタ配置構造１００は、前記第１の電極パターンに並走するように前記第２の配線パターンから前記第１の配線パターンに向けて突出する第２の電極パターンとして、電極パターン６０を備えている。電極パターン６０は、配線パターン４０が延在する方向とは異なる方向に延伸し、配線パターン３０に電気的に接続されずに配線パターン４０に同電位に接続される平面的なパターンである。電極パターン６０は、例えば図１の場合、配線パターン４０が延在する方向に対して直交するように、基板１０の表面に平行なＸ方向に直線的に延在し、Ｙ方向の幅Ｗ２とＸ方向の長さＬ２を有する長方形状のパターンである。
キャパシタ配置構造１００は、隣り合う電極パターン５０と電極パターン６０との間に並列に配置された複数のキャパシタＣ１，Ｃ２，Ｃ３とを備えている。各キャパシタＣ１，Ｃ２，Ｃ３のキャパシタンスは同一でよい。キャパシタＣ１，Ｃ２，Ｃ３の具体例として、フィルムコンデンサ、アルミニウム電解コンデンサ、セラミックコンデンサ、固体高分子コンデンサなどが挙げられる。
複数のキャパシタＣ１，Ｃ２，Ｃ３が、並走する電極パターン５０と電極パターン６０との間に電気的に並列に配置されているため、各キャパシタＣ１，Ｃ２，Ｃ３に流れる電流の偏りを抑えることができる。このため、例えば、特定のキャパシタに電流が過剰に偏って流れることを防止でき、複数のキャパシタによる電流の平滑効果が向上する。また、例えば、各キャパシタに流れるリプル電流の大きさが小さくなるため、各キャパシタの損失及び発熱などを抑えることができる。また、例えば、特定のキャパシタに電流が過剰に偏って流れることを防止できることによって、各キャパシタに仕様として要求される電流定格を下げることができる。そのため、各キャパシタを容易に小型化できる。
また、隣り合う複数のキャパシタＣ１，Ｃ２，Ｃ３は、電極パターン５０と電極パターン６０の対向する側端部の間に配列されるため、電極パターン５０と電極パターン６０の幅を広く形成しやすい。また、キャパシタも導体パターンも配置されない領域（デッドスペース）を低減できるため、キャパシタ配置構造１００の実装に必要なスペースを低減でき、基板１０を容易に小型化できる。
図１に例示したキャパシタ配置構造１００は、配線パターン３０と配線パターン４０との間をキャパシタＣ１，Ｃ２，Ｃ３のいずれか一つを経由して結ぶ経路を３つ有している。これらの３つの経路は、いずれも、配線パターン３０と電極パターン５０との接続部位と配線パターン４０と電極パターン６０との接続部位とを結ぶ経路である。図１には、経路１及び経路２が矢印で例示されている。経路１は、キャパシタＣ１，Ｃ２，Ｃ３のうちキャパシタＣ１のみを通過する経路であり、経路２は、キャパシタＣ１，Ｃ２，Ｃ３のうちキャパシタＣ３のみを通過する経路である。
キャパシタＣ１，Ｃ２，Ｃ３のうちキャパシタＣ１のみを経由する経路１の抵抗分は、配線抵抗Ｒ１〜Ｒ４と直列等価抵抗ＥＳＲ１との和である。キャパシタＣ１，Ｃ２，Ｃ３のうちキャパシタＣ２のみを経由する経路の抵抗分は、配線抵抗Ｒ２〜Ｒ５と直列等価抵抗ＥＳＲ２との和である。キャパシタＣ１，Ｃ２，Ｃ３のうちキャパシタＣ３のみを経由する経路２の抵抗分は、配線抵抗Ｒ３〜Ｒ６と直列等価抵抗ＥＳＲ３との和である。
配線抵抗Ｒ１〜Ｒ３は、電極パターン５０の抵抗分であり、配線抵抗Ｒ４〜Ｒ６は、電極パターン６０の抵抗分である。直列等価抵抗ＥＳＲ１，ＥＳＲ２，ＥＳＲ３は、それぞれ、キャパシタＣ１，Ｃ２，Ｃ３の抵抗分である。
配線抵抗Ｒ１は、電極パターン５０の先端部５１の抵抗分である。先端部５１は、キャパシタＣ１と電極パターン５０との接続部位とキャパシタＣ２と電極パターン５０との接続部位とに挟まれた箇所である。配線抵抗Ｒ２は、電極パターン５０の中間部５２の抵抗分である。中間部５２は、キャパシタＣ２と電極パターン５０との接続部位とキャパシタＣ３と電極パターン５０との接続部位とに挟まれた箇所である。配線抵抗Ｒ３は、電極パターン５０の根元部５３の抵抗分である。根元部５３は、キャパシタＣ３と電極パターン５０との接続部位と配線パターン３０と電極パターン５０との接続部位とに挟まれた箇所である。
電極パターン６０の先端部６３、中間部６２及び根元部６１の各箇所の抵抗分については、上述の電極パターン５０の場合と同様である。
キャパシタＣ１，Ｃ２，Ｃ３のいずれか一つを経由する各経路は、互いに同じ抵抗分を有することが好適である。これにより、各キャパシタに流れる電流の粗密を一層抑制できるため、各キャパシタに均等に電流を流すことができる。例えば、直列等価抵抗ＥＳＲ１，ＥＳＲ２，ＥＳＲ３が互いに同じであって、且つ、配線抵抗Ｒ１〜Ｒ６が互いに同じである場合、隣り合うキャパシタＣ１，Ｃ２，Ｃ３のいずれか一つを経由する各経路の抵抗分は互いに同じである。
また、例えば、電極パターン５０と電極パターン６０の各箇所の断面積が同じである場合、電極パターン５０と電極パターン６０の単位長さ当たり抵抗値は同じである。したがって、この場合、キャパシタＣ１，Ｃ２，Ｃ３のいずれか一つを経由する各経路の抵抗分が互いに等しくなるように、キャパシタＣ１，Ｃ２，Ｃ３は等間隔に並んで配列されるとよい。
図２は、第２の実施形態のキャパシタ配置構造２００の構成例を模式的に示した平面図である。図２の実施形態は上述の実施形態と同様の構成及び効果を有しているため、それらの構成及び効果についての説明は、省略又は簡略する。図２のキャパシタ配置構造２００は、少なくとも一方の配線パターンから突出する複数の電極パターンを櫛の歯状に備えた形態を有している。
キャパシタ配置構造２００は、基板１０と、基板１０に形成された電流源２０と、基板１０に形成された導体パターンと、基板１０に実装された複数のキャパシタ（図２には、６つのキャパシタＣ１〜Ｃ６が例示）とを備えた回路構造である。キャパシタ配置構造２００は、基板１０の表面に形成された導体パターンとして、配線パターン３０と、配線パターン４０と、電極パターン５０と、電極パターン６０と、電極パターン７０とを備えている。
キャパシタ配置構造２００は、一方の第１の配線パターンから突出する電極パターンと、もう一方の第２の配線パターンから突出する電極パターンとが交互に配置された形態を有している。図２の場合、キャパシタ配置構造２００は、一方の配線パターンから突出する電極パターンとして、配線パターン３０から突出する二つの電極パターン５０，７０を有し、もう一方の配線パターンから突出する電極パターンとして、配線パターン４０から突出する一つの電極パターン６０を有している。
電極パターン７０は、配線パターン３０が延在する方向とは異なる方向に延伸し、配線パターン４０に電気的に接続されずに配線パターン３０に同電位に接続される平面的なパターンである。電極パターン７０は、例えば図２の場合、配線パターン３０が延在する方向に対して直交するように、基板１０の表面に平行なＸ方向に直線的に延在し、電極パターン５０と同じ外形寸法（Ｙ方向の幅Ｗ１とＸ方向の長さＬ１）を有する長方形状のパターンである。
電極パターン５０は、配線パターン３０から突出する複数の電極パターン５０，７０のうち、電流源２０の高電位端部２１から突出部位までの配線パターン３０上の最短導体経路長が最も短い電極パターンである。一方、電極パターン７０は、電流源２０の高電位端部２１から突出部位までの配線パターン３０上の最短導体経路長が電極パターン５０よりも長い電極パターンである。電極パターン６０は、電極パターン５０と電極パターン７０とに挟まれて並走するように、電極パターン５０と電極パターン７０との間に延在する電極パターンである。
キャパシタ配置構造２００は、隣り合う電極パターン５０と電極パターン６０との間に並列に配置された複数のキャパシタＣ１，Ｃ２，Ｃ３とを備え、隣り合う電極パターン７０と電極パターン６０との間に並列に配置された複数のキャパシタＣ４，Ｃ５，Ｃ６とを備えている。キャパシタＣ４，Ｃ５，Ｃ６の配列形態は、キャパシタＣ１，Ｃ２，Ｃ３と同様の配列形態である。各キャパシタＣ１〜Ｃ６のキャパシタンスは同一でよい。キャパシタＣ１〜Ｃ６の具体例として、フィルムコンデンサ、アルミニウム電解コンデンサ、セラミックコンデンサ、固体高分子コンデンサなどが挙げられる。
図２に例示したキャパシタ配置構造２００は、配線パターン３０と配線パターン４０との間をキャパシタＣ１〜Ｃ６のいずれか一つを経由して結ぶ経路を６つ有している。これらの６つの経路は、いずれも、配線パターン３０と電極パターン５０との接続部位と配線パターン４０と電極パターン６０との接続部位とを結ぶ経路である。図２には、経路３及び経路４が矢印で例示されている。経路３は、キャパシタＣ１，Ｃ２，Ｃ３のうちキャパシタＣ１のみを通過する経路であり、経路４は、キャパシタＣ４，Ｃ５，Ｃ６のうちキャパシタＣ４のみを通過する経路である。
キャパシタＣ４，Ｃ５，Ｃ６のうちキャパシタＣ４のみを経由する経路４の抵抗分は、配線抵抗Ｒ４，Ｒ７〜Ｒ９，Ｒ２１と直列等価抵抗ＥＳＲ４との和である。キャパシタＣ４，Ｃ５，Ｃ６のうちキャパシタＣ５のみを経由する経路の抵抗分は、配線抵抗Ｒ４，Ｒ５，Ｒ８，Ｒ９，Ｒ２１と直列等価抵抗ＥＳＲ５との和である。キャパシタＣ４，Ｃ５，Ｃ６のうちキャパシタＣ６のみを経由する経路の抵抗分は、配線抵抗Ｒ４〜Ｒ６，Ｒ９，Ｒ２１と直列等価抵抗ＥＳＲ６との和である。
配線抵抗Ｒ７〜Ｒ９は、電極パターン７０の抵抗分である。直列等価抵抗ＥＳＲ４，ＥＳＲ５，ＥＳＲ６は、それぞれ、キャパシタＣ４，Ｃ５，Ｃ６の抵抗分である。電極パターン７０の先端部７１、中間部７２及び根元部７３の各箇所の抵抗分については、上述の電極パターン５０の場合と同様である。
配線抵抗Ｒ２１は、配線パターン３０の中間部３１の抵抗分である。中間部３１は、電極パターン５０と配線パターン３０との接続部位と電極パターン７０と配線パターン３０との接続部位とに挟まれた箇所である。電極パターン５０と配線パターン３０との接続部位は、電極パターン５０に向かう経路と電極パターン７０に向かう経路との分岐部位である。
電極パターン５０と電極パターン７０は、電流源２０が一端に接続される配線パターン３０から突出するように並んで設けられている。そのため、高電位端部２１から電極パターン５０が突出する部位までの最短導体経路長は、高電位端部２１から電極パターン７０が突出する部位までの最短導体経路長と、中間部３１の長さ分、異なる。
例えば、キャパシタＣ４〜Ｃ６のいずれか一つを経由する経路（経路４など）は、中間部３１を経由するのに対し、キャパシタＣ１〜Ｃ３のいずれか一つを経由する経路（経路３など）は、中間部３１を経由しない。よって、キャパシタＣ１〜Ｃ３のいずれか一つを経由する経路と、キャパシタＣ４〜Ｃ６のいずれか一つを経由する経路との間に、中間部３１の配線抵抗Ｒ２１による通電電流のばらつきが発生する。
そこで、電極パターン５０と電極パターン７０は、電流源２０の高電位端部２１から突出部位までの配線パターン３０上の最短経路長に応じて、互いに異なる抵抗分を有する。これにより、中間部３１の配線抵抗Ｒ２１があっても、電極パターン５０と電極パターン７０の各抵抗分を、各キャパシタＣ１〜Ｃ６に流れる電流の偏りを抑えることが可能な抵抗値に設定することができる。例えば、最短経路長が長い方の電極パターン７０は、最短経路長が短い方の電極パターン５０よりも低い抵抗分を有していると、各キャパシタＣ１〜Ｃ６に流れる電流の偏りを効果的に抑えることができる。
一方、キャパシタＣ１〜Ｃ６のいずれか一つを経由する各経路は、互いに同じ抵抗分を有していると、各キャパシタＣ１〜Ｃ６に均等に電流を流すことができる。ただし、直列等価抵抗ＥＳＲ１〜ＥＳＲ６が互いに同じ値に且つ配線抵抗Ｒ１〜Ｒ９が互いに同じ値に設計された場合、中間部３１の配線抵抗Ｒ２１による通電電流のばらつきを調整する必要がある。
そこで、直列等価抵抗ＥＳＲ１〜ＥＳＲ６が互いに同じ値に且つ配線抵抗Ｒ１〜Ｒ９が互いに同じ値に設計された場合、
配線抵抗Ｒ９＋配線抵抗Ｒ２１＝配線抵抗Ｒ３ ・・・式１
の関係が満たされるように、配線抵抗Ｒ９と配線抵抗Ｒ３の少なくとも一方の配線抵抗が調整されるとよい。これにより、直列等価抵抗ＥＳＲ１〜ＥＳＲ６が互いに同じ値に且つ配線抵抗Ｒ１〜Ｒ９が互いに同じ値に設計された場合でも、各キャパシタＣ１〜Ｃ６に均等に電流を流すことができる。
配線抵抗Ｒ９は、電極パターン７０の根元部７３の配線抵抗であり、配線抵抗Ｒ３は、電極パターン５０の根元部５３の配線抵抗である。例えば、配線抵抗Ｒ９が配線抵抗Ｒ３よりも低く調整されてもよいし、配線抵抗Ｒ３が配線抵抗Ｒ９よりも高く調整されてもよい。この場合、根元部７３と根元部５３は、互いに異なる抵抗分を有している。なお、式１の関係が満たされるように、配線抵抗Ｒ２１が調整されてもよい。
配線抵抗は、パターンの長さを変えることによって調整されてもよいし、パターンの断面積を変えることによって調整されてもよい。例えば、根元部７３が根元部５３よりも大きな断面積を有するように調整されることによって、根元部７３の配線抵抗Ｒ９を根元部５３の配線抵抗Ｒ３よりも低く調整できる。この場合、根元部７３と根元部５３は、互いに異なる断面積を有している。
図３は、パターンの断面積を変えることによって配線抵抗を調整する例を説明するため、キャパシタ配置構造の一部を模式的に示した断面図である。基板１０の表面に形成されたパターン１１が、電極パターンの根元部等のパターンに相当する。パターン１１に付けられるはんだ１５の量が調整されることによって、パターン１１の断面積（特に、パターン１１のＺ方向の厚さ）を調整できる。
例えば、図２において、電流源２０からの距離が遠いほど、根元部に付けるはんだの量が増えるように調整される。根元部７３に付けるはんだの量は、根元部５３に付けるはんだの量よりも多い。なお、根元部５３にはんだを付けずに、根元部７３にはんだを付けてもよい。
パターンにはんだを付けるには、例えば、被覆されたパターンから露出した銅パターンにはんだを付ければよい。また、はんだの量の調整は、リフローの場合、メタルマスク開口によって、こての場合、はんだ送り量によって、フローの場合、銅ランド露出面積によって行われればよい。
図４は、パターンの断面積を変えることによって配線抵抗を調整する例を説明するため、キャパシタ配置構造の一部を模式的に示した断面図である。基板１０の表面に形成されたパターン１１が、電極パターンの根元部等のパターンに相当する。パターン１１に電気的に接続される別のパターン１３，１４の大きさが調整されることによって、パターン１１の断面積を調整できる。つまり、別のパターン１２，１３の抵抗分がパターン１１の抵抗分に合成されることによって、パターン１１の抵抗分を下げることができる。
パターン１３，１４は、電極パターンとは別の層に形成されたパターンであり、パターン１３は、基板１０の内層に形成されたパターンであり、パターン１４は、基板１０において、パターン１１が形成された表面とは反対側の表面に形成されたパターンである。パターン１１とパターン１３，１４とは、スルーホール１４を経由して、電気的に接続される。
例えば、図２において、電流源２０からの距離が遠いほど、根元部に接続される別のパターンの大きさが大きくなるように調整される。根元部７３に接続される別のパターンの大きさは、根元部５３に接続される別のパターンの大きさよりも大きい。なお、根元部５３に別のパターンを接続せずに、根元部７３に別のパターンを接続してもよい。
また、図５（図５の詳細説明については後述）に示されるように、電極パターン８０，９０の根元部８１，９１に形成される切り込み８４，９４の大きさが調整されることによって、根元部８１，９１の断面積（特に、Ｙ方向の幅）を調整できる。
例えば、図５において、電流源２０からの距離が遠いほど、根元部に設けられる切り込みの大きさが小さくなるように調整される。根元部８１に設けられる切り込み８４の大きさは、根元部９１に設けられる切り込み９４の大きさよりも小さい。なお、根元部９１に切り込みを設けずに、根元部８１に切り込みを設けてもよい。
なお、配線抵抗のこれらの調整方法は、組み合わせて使用されてもよい。
配線抵抗は、キャパシタ配置構造を製造する前の設計段階で、予め調整されてもよいし、キャパシタ配置構造を製造する工程内で調整されてもよい。例えば、キャパシタ配置構造の製造工程では、キャパシタ配置工程と、抵抗分調整工程とを有するキャパシタ実装方法が使用される。
キャパシタ配置工程は、例えば図２において、電極パターン５０，７０と電極パターン６０との間に複数のキャパシタＣ１〜Ｃ６を並列に配置する工程である。抵抗分調整工程は、例えば図２において、配線抵抗の上記調整例のように、配線パターン３０に接続される電流源２０からの最短経路長に応じて、電極パターン５０，７０の抵抗分（特には、根元部５３，７３の抵抗分）を調整する工程である。
図５は、第３の実施形態のキャパシタ配置構造３００の構成例を模式的に示した平面図である。図５の実施形態は上述の実施形態と同様の構成及び効果を有しているため、それらの構成及び効果についての説明は、省略又は簡略する。図５のキャパシタ配置構造３００は、並走する両方の配線パターンから突出する複数の電極パターンを櫛の歯状に交互に備えた形態を有している。キャパシタ配置構造３００は、図２の構成に、電極パターン８０，９０及びキャパシタＣ７〜Ｃ１２を追加した構成である。
電極パターン９０は、配線パターン４０から突出する複数の電極パターン６０，８０，９０のうち、電流源２０の低電位端部２２から突出部位までの配線パターン４０上の最短導体経路長が最も短い電極パターンである。一方、電極パターン８０は、電流源２０の低電位端部２２から突出部位までの配線パターン４０上の最短導体経路長が電極パターン６０，９０よりも長い電極パターンである。電極パターン５０は、電極パターン６０と電極パターン９０とに挟まれて並走するように、電極パターン６０と電極パターン９０との間に延在する電極パターンである。電極パターン７０は、電極パターン６０と電極パターン８０とに挟まれて並走するように、電極パターン６０と電極パターン８０との間に延在する電極パターンである。
キャパシタ配置構造３００は、隣り合う電極パターン７０と電極パターン８０との間に並列に配置された複数のキャパシタＣ７，Ｃ８，Ｃ９とを備え、隣り合う電極パターン５０と電極パターン９０との間に並列に配置された複数のキャパシタＣ１０，Ｃ１１，Ｃ１２とを備えている。キャパシタＣ７，Ｃ８，Ｃ９及びキャパシタＣ１０，Ｃ１１，Ｃ１２の配列形態は、キャパシタＣ１，Ｃ２，Ｃ３と同様の配列形態である。各キャパシタＣ１〜Ｃ１２のキャパシタンスは同一でよい。キャパシタＣ１〜Ｃ１２の具体例として、フィルムコンデンサ、アルミニウム電解コンデンサ、セラミックコンデンサ、固体高分子コンデンサなどが挙げられる。
図５に例示したキャパシタ配置構造３００は、配線パターン３０と配線パターン４０との間をキャパシタＣ１〜Ｃ１２のいずれか一つを経由して結ぶ経路を１２本有している。これらの１２本の経路は、いずれも、配線パターン３０と電極パターン５０との接続部位と配線パターン４０と電極パターン９０との接続部位とを結ぶ経路である。図５には、経路５及び経路６が矢印で例示されている。経路５は、キャパシタＣ１０，Ｃ１１，Ｃ１２のうちキャパシタＣ１２のみを通過する経路であり、経路６は、キャパシタＣ７，Ｃ８，Ｃ９のうちキャパシタＣ９のみを通過する経路である。
図２の場合と同様、キャパシタＣ７〜Ｃ９のいずれか一つを経由する経路（経路６など）は、中間部３１，４１，４２を経由するのに対し、キャパシタＣ１０〜Ｃ１２のいずれか一つを経由する経路（経路５など）は、中間部３１，４１，４２を経由しない。よって、キャパシタＣ７〜Ｃ９のいずれか一つを経由する経路と、キャパシタＣ１０〜Ｃ１２のいずれか一つを経由する経路との間に、中間部３１，４２，４１の配線抵抗Ｒ２１，Ｒ２３，Ｒ２２による通電電流のばらつきが発生する。
しかしながら、上記同様、キャパシタＣ１〜Ｃ１２のいずれか一つを経由する各経路は、互いに同じ抵抗分を有していると、各キャパシタＣ１〜Ｃ１２に均等に電流を流すことができる。ただし、直列等価抵抗ＥＳＲ１〜ＥＳＲ１２が互いに同じ値に且つ配線抵抗Ｒ１〜Ｒ１５が互いに同じ値に設計された場合、中間部３１，４２，４１の配線抵抗Ｒ２１，Ｒ２２，Ｒ２３による通電電流のばらつきを調整する必要がある。
そこで、直列等価抵抗ＥＳＲ１〜ＥＳＲ１２が互いに同じ値に且つ配線抵抗Ｒ１〜Ｒ１５が互いに同じ値に設計された場合、
配線抵抗Ｒ９＋配線抵抗Ｒ２１〜Ｒ２３＝配線抵抗Ｒ３ ・・・式２
の関係が満たされるように、配線抵抗Ｒ９と配線抵抗Ｒ３の少なくとも一方の配線抵抗が調整されるとよい。これにより、直列等価抵抗ＥＳＲ１〜ＥＳＲ１２が互いに同じ値に且つ配線抵抗Ｒ１〜Ｒ１５が互いに同じ値に設計された場合でも、各キャパシタＣ１〜Ｃ１２に均等に電流を流すことができる。
又は、直列等価抵抗ＥＳＲ１〜ＥＳＲ１２が互いに同じ値に且つ配線抵抗Ｒ１〜Ｒ１５が互いに同じ値に設計された場合、
配線抵抗Ｒ１０＋配線抵抗Ｒ２１〜Ｒ２３＝配線抵抗Ｒ１３ ・・・式３
の関係が満たされるように、配線抵抗Ｒ１０と配線抵抗Ｒ１３の少なくとも一方の配線抵抗が調整されるとよい。これにより、直列等価抵抗ＥＳＲ１〜ＥＳＲ１２が互いに同じ値に且つ配線抵抗Ｒ１〜Ｒ１５が互いに同じ値に設計された場合でも、各キャパシタＣ１〜Ｃ１２に均等に電流を流すことができる。
配線抵抗Ｒ１０は、電極パターン８０の根元部８１の配線抵抗であり、配線抵抗Ｒ１３は、電極パターン９０の根元部９１の配線抵抗である。
なお、配線抵抗の調整例は、上記同様でよい。また、式２又は式３の関係が満たされるように、配線抵抗Ｒ２１，Ｒ２２，Ｒ２３が調整されてもよい。
以上、キャパシタ配置構造を実施形態例により説明したが、本発明は上記実施形態例に限定されるものではない。他の実施形態例の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
例えば、上述の実施形態では、第１の配線パターンとして、配線パターン３０が例示され、第１の配線パターンと異なる電位の第２の配線パターンとして、配線パターン４０が例示されている。しかしながら、第１の配線パターンが配線パターン４０であり、第２の配線パターンが配線パターン３０であってよい。
また、キャパシタ配置構造は、例えば図２において、配線パターン３０から突出する一つの電極パターンと、その一つの電極パターンに並走するように配線パターン４０から突出する二つの電極パターンとを備えるものでもよい。
また、電流源２０は、バッテリでもよく、また、並列に配置されるキャパシタの数も任意である。
１，２，３，４，５，６ 経路
１０ 基板
１１，１２，１３ パターン
１４ スルーホール
１５ はんだ
２０ 電流源
２１ 高電位端部
２２ 低電位端部
３０，４０ 配線パターン
３１，４１，４２ 中間部
５０，６０，７０，８０，９０ 電極パターン
５１，６３，７１，８３，９３ 先端部
５２，６２，７２，８２，９２ 中間部
５３，６１，７３，８１，９１ 根元部
８４，９４ 切り込み
１００，２００，３００ キャパシタ配置構造
Ｃ＊ キャパシタ
Ｒ＊ 配線抵抗
ＥＳＲ＊ 直列等価抵抗
＊は数字

Claims (13)

  1. 第１の配線パターンと、
    第２の配線パターンと、
    前記第１の配線パターンから前記第２の配線パターンに向けて突出する第１の電極パターンと、
    前記第１の電極パターンに並走するように前記第２の配線パターンから前記第１の配線パターンに向けて突出する第２の電極パターンとを備え、
    前記第１の電極パターンと前記第２の電極パターンとの間にキャパシタが複数並列に配置された、キャパシタ配置構造。
  2. 前記第１の配線パターンと前記第２の配線パターンとの間を前記キャパシタのいずれか一つを経由する経路を複数有し、複数の前記経路は同じ抵抗分を有する、請求項１に記載のキャパシタ配置構造。
  3. 前記第１の電極パターンと前記第２の電極パターンが交互に配置された、請求項１又は２に記載のキャパシタ配置構造。
  4. 複数の前記第１の電極パターンは、前記第１の配線パターンに接続される電流源からの経路の長さに応じて、互いに異なる抵抗分を有する、請求項３に記載のキャパシタ配置構造。
  5. 複数の前記第１の電極パターンのうち、前記第１の配線パターンに接続される電流源からの経路が長い方の電極パターンは、該電流源からの経路が短い方の電極パターンよりも低い抵抗分を有する、請求項３又は４に記載のキャパシタ配置構造。
  6. 複数の前記第１の電極パターンは、互いに異なる抵抗分を所定の箇所に有する、請求項４又は５に記載のキャパシタ配置構造。
  7. 前記箇所の断面積が互いに異なる、請求項６に記載のキャパシタ配置構造。
  8. 前記箇所に付けられるはんだの量が異なる、請求項７に記載のキャパシタ配置構造。
  9. 前記箇所に接続される別のパターンの大きさが異なる、請求項７又は８に記載のキャパシタ配置構造。
  10. 前記箇所に設けられる切り込みの大きさが異なる、請求項７から９のいずれか一項に記載のキャパシタ配置構造。
  11. 前記箇所は、前記キャパシタと前記第１の配線パターンとの間の根元部である、請求項６から１０のいずれか一項に記載のキャパシタ配置構造。
  12. 前記第１の配線パターンと前記第２の配線パターンとに接続される電流源を備え、
    該電流源は、前記第１の配線パターンと前記第２の配線パターンとの間で通電する方向が逆転するリプル電流の発生源である、請求項１から１１のいずれか一項に記載のキャパシタ配置構造。
  13. 第１の配線パターンから第２の配線パターンに向けて突出する複数の第１の電極パターンと、前記第１の電極パターンに挟まれるように前記第２の配線パターンから前記第１の配線パターンに向けて突出する第２の電極パターンとの間に、キャパシタを複数並列に配置する工程と、
    前記第１の配線パターンに接続される電流源からの経路の長さに応じて、前記第１の電極パターンの各抵抗分を調整する工程とを有する、キャパシタ実装方法。
JP2013124922A 2013-06-13 2013-06-13 キャパシタ配置構造及びキャパシタ実装方法 Active JP5754468B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013124922A JP5754468B2 (ja) 2013-06-13 2013-06-13 キャパシタ配置構造及びキャパシタ実装方法
CN201410253112.8A CN104241271B (zh) 2013-06-13 2014-06-09 电容器布置结构和安装电容器的方法
US14/300,797 US9398693B2 (en) 2013-06-13 2014-06-10 Capacitor arrangement structure and method of mounting capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013124922A JP5754468B2 (ja) 2013-06-13 2013-06-13 キャパシタ配置構造及びキャパシタ実装方法

Publications (2)

Publication Number Publication Date
JP2015002214A true JP2015002214A (ja) 2015-01-05
JP5754468B2 JP5754468B2 (ja) 2015-07-29

Family

ID=52018251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013124922A Active JP5754468B2 (ja) 2013-06-13 2013-06-13 キャパシタ配置構造及びキャパシタ実装方法

Country Status (3)

Country Link
US (1) US9398693B2 (ja)
JP (1) JP5754468B2 (ja)
CN (1) CN104241271B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018088509A (ja) * 2016-11-30 2018-06-07 本田技研工業株式会社 回路基板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3300462B1 (en) * 2016-09-21 2019-12-11 Brose Fahrzeugteile GmbH & Co. Kommanditgesellschaft, Würzburg Capacitor dc-link arrangement

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60240104A (ja) * 1984-05-14 1985-11-29 ロ−ム株式会社 電気的特性値の調整方法
JPH11307389A (ja) * 1998-04-24 1999-11-05 Mitsubishi Electric Corp パターンコンデンサ
JP2000183601A (ja) * 1998-12-18 2000-06-30 Nec Corp １８０°移相器
JP2006093680A (ja) * 2004-08-24 2006-04-06 Kyocera Corp 可変コンデンサおよびその製造方法
WO2006054601A1 (ja) * 2004-11-19 2006-05-26 Matsushita Electric Industrial Co., Ltd. コンデンサ内蔵多層基板とその製造方法、及び冷陰極管点灯装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175076A (ja) 1993-12-20 1995-07-14 Hitachi Ltd 液晶表示素子
JPH0945218A (ja) 1995-07-26 1997-02-14 Canon Inc 画像形成装置
JP2000215813A (ja) * 1999-01-21 2000-08-04 Mitsubishi Electric Corp 交流型プラズマディスプレイパネル用基板、交流型プラズマディスプレイパネル、交流型プラズマディスプレイ装置及び交流型プラズマディスプレイパネルの駆動方法
US6612672B2 (en) * 2000-12-04 2003-09-02 Canon Kabushiki Kaisha Ink jet printing apparatus and ink jet printing method
JP4718712B2 (ja) * 2001-04-17 2011-07-06 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置
JP4182727B2 (ja) 2002-11-15 2008-11-19 富士ゼロックス株式会社 自己走査型発光素子アレイ、光プリンタヘッド、光プリンタ
JP2008010621A (ja) * 2006-06-29 2008-01-17 Toshiba Corp 回路基板ユニット
JP2008123752A (ja) * 2006-11-09 2008-05-29 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネル
TWI331387B (en) * 2007-01-10 2010-10-01 Advanced Semiconductor Eng Embedded passive device and methods for manufacturing the same
JP4490468B2 (ja) * 2007-10-10 2010-06-23 シーケーディ株式会社 半田印刷検査装置
US7830157B2 (en) * 2007-12-28 2010-11-09 3M Innovative Properties Company Pulsed capacitance measuring circuits and methods
JP2010004028A (ja) * 2008-05-23 2010-01-07 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置
US7875382B2 (en) * 2008-08-28 2011-01-25 International Battery, Inc. Battery
JP5306765B2 (ja) * 2008-10-16 2013-10-02 株式会社ジャパンディスプレイウェスト 液晶表示装置及び電子機器
US8736285B2 (en) * 2011-06-03 2014-05-27 Hamilton Sundstrand Corporation High temperature position sensor
CN202565236U (zh) * 2012-04-12 2012-11-28 杭州电子科技大学 低相噪低功耗宽带压控振荡器电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60240104A (ja) * 1984-05-14 1985-11-29 ロ−ム株式会社 電気的特性値の調整方法
JPH11307389A (ja) * 1998-04-24 1999-11-05 Mitsubishi Electric Corp パターンコンデンサ
JP2000183601A (ja) * 1998-12-18 2000-06-30 Nec Corp １８０°移相器
JP2006093680A (ja) * 2004-08-24 2006-04-06 Kyocera Corp 可変コンデンサおよびその製造方法
WO2006054601A1 (ja) * 2004-11-19 2006-05-26 Matsushita Electric Industrial Co., Ltd. コンデンサ内蔵多層基板とその製造方法、及び冷陰極管点灯装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018088509A (ja) * 2016-11-30 2018-06-07 本田技研工業株式会社 回路基板

Also Published As

Publication number Publication date
CN104241271B (zh) 2017-09-22
JP5754468B2 (ja) 2015-07-29
US20140367154A1 (en) 2014-12-18
US9398693B2 (en) 2016-07-19
CN104241271A (zh) 2014-12-24

Similar Documents

Publication Publication Date Title
WO2015049736A1 (ja) Ｃｒスナバ回路
JP5754468B2 (ja) キャパシタ配置構造及びキャパシタ実装方法
JP2015149336A (ja) プリント回路板
JP6102668B2 (ja) 電力変換装置
JP5920634B2 (ja) プリント基板
JP2011100912A (ja) パワー半導体モジュールのプリント配線板への実装構造
JP5803961B2 (ja) 基板間隔保持部材及びインバータ装置
JP2014030321A (ja) 半導体装置
JP4337863B2 (ja) プリント配線基板の回路変更方法
JP2019102532A (ja) バスバー基板、プリント配線装置及び電力変換装置
JP6552801B2 (ja) 圧電トランス及びこれを用いた電源用回路モジュール
US11647593B2 (en) Semiconductor device manufacturing method
JP6007413B2 (ja) 配線基板
JP6851242B2 (ja) 電力変換装置
JP5961818B2 (ja) 配線基板
JP5326823B2 (ja) 配線基板およびそれを用いた電子部品の実装構造
JP2009010273A (ja) プリント配線板の電源ノイズフィルタ構造
JP5874552B2 (ja) 接合部材
JP2019035610A (ja) 電流測定装置
JP6003271B2 (ja) 半導体装置
JP6348288B2 (ja) 電子制御装置
JP2017203624A (ja) 電子回路装置
JP2018129464A (ja) プリント回路基板及びプリント回路装置
JP2017199082A (ja) 電源供給構造
JP5260271B2 (ja) チップ部品を用いた回路装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150511

R151 Written notification of patent or utility model registration

Ref document number: 5754468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151