JP2014533437A - 層間多結晶シリコン誘電体キャップおよびその形成方法 - Google Patents
層間多結晶シリコン誘電体キャップおよびその形成方法 Download PDFInfo
- Publication number
- JP2014533437A JP2014533437A JP2014541176A JP2014541176A JP2014533437A JP 2014533437 A JP2014533437 A JP 2014533437A JP 2014541176 A JP2014541176 A JP 2014541176A JP 2014541176 A JP2014541176 A JP 2014541176A JP 2014533437 A JP2014533437 A JP 2014533437A
- Authority
- JP
- Japan
- Prior art keywords
- containing layer
- nitrogen
- floating gate
- oxygen
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 95
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 46
- 239000011229 interlayer Substances 0.000 title claims description 42
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims abstract description 124
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 103
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 103
- 239000001301 oxygen Substances 0.000 claims abstract description 103
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000002955 isolation Methods 0.000 claims abstract description 33
- 239000010410 layer Substances 0.000 claims description 255
- 239000000463 material Substances 0.000 claims description 41
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 15
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims description 11
- 230000001590 oxidative effect Effects 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 32
- 230000003647 oxidation Effects 0.000 description 28
- 238000007254 oxidation reaction Methods 0.000 description 28
- 238000012546 transfer Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000012159 carrier gas Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 5
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 5
- 125000001436 propyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])[H] 0.000 description 5
- 150000003254 radicals Chemical class 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 5
- 229920002554 vinyl polymer Polymers 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 125000004368 propenyl group Chemical group C(=CC)* 0.000 description 4
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 3
- -1 nitrogen-containing radicals Chemical class 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- MDBGGTQNNUOQRC-UHFFFAOYSA-N Allidochlor Chemical compound ClCC(=O)N(CC=C)CC=C MDBGGTQNNUOQRC-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical class [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000003032 molecular docking Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- MFHHXXRRFHXQJZ-UHFFFAOYSA-N NONON Chemical group NONON MFHHXXRRFHXQJZ-UHFFFAOYSA-N 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- WYEMLYFITZORAB-UHFFFAOYSA-N boscalid Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC=C1NC(=O)C1=CC=CN=C1Cl WYEMLYFITZORAB-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002429 hydrazines Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 150000002466 imines Chemical class 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 150000001282 organosilanes Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000013022 venting Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
- H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
Abstract
いくつかの実施形態では、第１の浮遊ゲート、第２の浮遊ゲート、および第１の浮遊ゲートと第２の浮遊ゲートとの間に配置された分離層を有する基板上に配置された層間多結晶シリコン誘電体キャップは、第１の浮遊ゲートおよび第２の浮遊ゲートの上部部分上および側壁上に配置された第１の窒素含有層と、第１の窒素含有層上および分離層の上面上に配置された第１の酸素含有層と、第１の酸素含有層の上部部分上および側壁上に配置された第２の窒素含有層と、第２の窒素含有層上および第１の酸素含有層の上面上に配置された第２の酸素含有層とを含むことができる。
Description
本発明の実施形態は、一般に、半導体、および半導体を形成するプロセスに関する。
本発明者らは、単にデバイス構造を小さくすることによって半導体デバイスを縮小しても、小さい寸法で許容できる結果が得られないことが多いことを観察してきた。ＮＡＮＤフラッシュメモリデバイス内では、トンネル酸化物層、層間多結晶シリコン誘電体（ＩＰＤ）キャップなどの特徴が縮小されたとき、たとえば基板と浮遊ゲートとの間、浮遊ゲートと制御ゲートとの間などで、望ましくない漏れが生じる可能性がある。たとえば、本発明者らは、フラッシュメモリデバイスを縮小するとき、従来の層間多結晶シリコン誘電体キャップを形成するために使用される共形の窒化物層は、隣接する浮遊ゲートを電気結合させ、それによって隣接する浮遊ゲート間に漏れを引き起こし、したがってデバイス性能を低減させることがあることを観察してきた。
したがって、本発明者らは、層間多結晶シリコン誘電体キャップを使用する改善された半導体デバイス、およびその作製方法を提供する。
層間多結晶シリコン誘電体キャップおよびその形成方法が、本明細書に提供される。いくつかの実施形態では、第１の浮遊ゲート、第２の浮遊ゲート、および第１の浮遊ゲートと第２の浮遊ゲートとの間に配置された分離層を有する基板上に配置された層間多結晶シリコン誘電体キャップは、第１の浮遊ゲートおよび第２の浮遊ゲートの上部部分上および側壁上に配置された第１の窒素含有層と、第１の窒素含有層上および分離層の上面上に配置された第１の酸素含有層と、第１の酸素含有層の上部部分上および側壁上に配置された第２の窒素含有層と、第２の窒素含有層上および第１の酸素含有層の上面上に配置された第２の酸素含有層とを含むことができる。
いくつかの実施形態では、デバイスは、第１の浮遊ゲート、第２の浮遊ゲート、および第１の浮遊ゲートと第２の浮遊ゲートとの間に配置された分離層を有する基板と、第１の浮遊ゲートおよび第２の浮遊ゲートの上部部分上および側壁上に配置された第１の窒素含有層と、第１の窒素含有層上および分離層の上面上に配置された第１の酸素含有層と、第１の酸素含有層の上部部分上および側壁上に配置された第２の窒素含有層と、第２の窒素含有層上および第１の酸素含有層の上面上に配置された第２の酸素含有層とを含むことができ、第１および第２の窒素含有層ならびに第１および第２の酸素含有層は、層間多結晶シリコン誘電体キャップを形成する。
いくつかの実施形態では、第１の浮遊ゲート、第２の浮遊ゲート、および第１の浮遊ゲートと第２の浮遊ゲートとの間に配置された分離層を有する基板上に層間多結晶シリコン誘電体キャップを形成する方法は、第１の浮遊ゲートおよび第２の浮遊ゲートの上部部分上および側壁上に第１の窒素含有層を選択的に形成することと、第１の窒素含有層上および分離層の上面上に第１の酸素含有層を形成することと、第１の浮遊ゲートおよび第２の浮遊ゲートの上部部分の上に堆積された第１の厚さ、ならびに分離層の上面の上に堆積された、第１の厚さより小さい第２の厚さを有する第２の窒素含有層を、第１の酸素含有層上に堆積させることと、第１の浮遊ゲートおよび第２の浮遊ゲートの上部部分の上に堆積された第２の窒素含有層の少なくとも一部分、ならび、分離層の上面の上に堆積された第２の窒素含有層の実質上すべてを酸化させることによって、第２の酸素含有層を形成することとを含むことができる。
本発明の他のさらなる実施形態については、以下に説明する。
上記で簡単に要約し、以下でより詳細に論じる本発明の実施形態は、添付の図面に示す本発明の例示的な実施形態を参照することによって理解することができる。しかし、本発明は他の等しく有効な実施形態も許容しうるため、添付の図面は本発明の典型的な実施形態のみを示しており、したがって本発明の範囲を限定すると見なすべきではないことに留意されたい。
理解を容易にするために、可能な場合、複数の図に共通の同一の要素を指すのに同一の参照番号を使用した。これらの図は、原寸に比例して描かれたものではなく、見やすいように簡略化されることもある。一実施形態の要素および特徴は、さらなる記述がなくても、他の実施形態内に有益に組み込むことができることが企図される。
層間多結晶シリコン誘電体キャップおよびその作製方法が、本明細書に提供される。本発明の層間多結晶シリコン誘電体（ＩＰＤ）キャップは、有利には、隣接する浮遊ゲート間に非共形の窒素含有層を備えることができ、それによって隣接する浮遊ゲートの電気結合を低減させ、または排除し、したがってデバイスの隣接する浮遊ゲート間の漏れを最小にし、または排除することができる。さらに、本発明の方法は、有利には、複数の非共形層形成プロセスを利用して、非共形の窒素含有層の形成を容易にする。範囲を限定するものではないが、本発明は、ＮＡＮＤフラッシュメモリデバイスなどのメモリデバイスの製造にとって、具体的には縮小されたＮＡＮＤフラッシュメモリデバイス（たとえば、４５ｎｍ未満のデバイス）に対して、特に有利であろう。
図１は、本発明のいくつかの実施形態による層間多結晶シリコン誘電体（ＩＰＤ）キャップ１０２を有するデバイス１００の横断面図である。デバイス１００は、互いからの分離を必要とする隣接するフィールドゲートを利用する任意のタイプのデバイスとすることができる。たとえば、いくつかの実施形態では、デバイス１００は、メモリデバイス、たとえばＮＡＮＤフラッシュメモリデバイスとすることができる。いくつかの実施形態では、デバイス１００は、縮小されたＮＡＮＤフラッシュメモリデバイス、またはたとえば４５ｎｍ、３０ｎｍ、もしくは２０ｎｍのノード寸法を有する他の適したデバイスとすることができる。
いくつかの実施形態では、デバイス１００は、概して、基板１０８と、複数の浮遊ゲート（第１の浮遊ゲート１０４および第２の浮遊ゲート１０６を示す）と、分離層１１０（トンネル酸化物層と呼ばれることもある）と、ＩＰＤキャップ１０２とを備える。
基板１０８は、デバイス１００（たとえば、ＮＡＮＤフラッシュメモリデバイス）の製造に適した任意の材料、たとえば結晶シリコン（たとえば、Ｓｉ＜１００＞またはＳｉ＜１１１＞）、ストレインドシリコン、シリコンゲルマニウム、ドープされたまたはドープされていない多結晶シリコン、ドープされたまたはドープされていないシリコンウエハ、パターン付きまたはパターンなしのウエハ、シリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化ケイ素、ドープされたシリコン、ゲルマニウム、砒化ガリウム、ガラス、サファイアなどを含むことができる。
いくつかの実施形態では、分離層１１０は、基板１０８と第１の浮遊ゲート１０４および第２の浮遊ゲート１０６との間に配置することができ、第１の浮遊ゲート１０４と第２の浮遊ゲート１０６との間の分離領域１１２（フィールド酸化物層と呼ばれることもある）内へ延びて、第１の浮遊ゲート１０４および第２の浮遊ゲート１０６を互いから、また基板１０８から分離するのを容易にすることができる。分離層１１０は、第１の浮遊ゲート１０４および第２の浮遊ゲート１０６ならびに基板１０８の前述の分離を提供するのに適した任意の材料を含むことができる。たとえば、いくつかの実施形態では、分離層１００は、酸化ケイ素（ＳｉＯ２）、酸窒化ケイ素（ＳｉＯＮ）などのシリコンおよび酸素、あるいはアルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ランタン（Ｌａ）、もしくはジルコニウム（Ｚｒ）ベースの酸化物もしくは酸窒化物、または窒化ケイ素（ＳｉＸＮＹ）などの高誘電率誘電体材料などを、単層または積層構造（たとえば、ＳｉＯ２／高誘電率／ＳｉＯ２）で含むことができる。さらに、分離層１１０は、たとえば約５０〜約８０Åなど、上記で論じたように第１の浮遊ゲート１０４および第２の浮遊ゲート１０６ならびに基板１０８の分離を提供するのに適した任意の厚さを有することができる。
第１の浮遊ゲート１０４および第２の浮遊ゲート１０６は、たとえば金属、ドープされたもしくはドープされていないシリコン、または多結晶シリコンなどの導電性材料など、所望のデバイス（たとえば、メモリデバイス）を形成するのに適した任意の材料を含むことができる。いくつかの実施形態では、第１の浮遊ゲート１０４および第２の浮遊ゲート１０６は、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）などを含むことができる。
いくつかの実施形態では、ＩＰＤキャップ１０２は、窒素含有層と酸素含有層が交互に重なった層（たとえば、ＮＯＮＯＮ構造）を備えることができる。そのような実施形態では、ＩＰＤキャップ１０２は、第１の浮遊ゲート１０４および第２の浮遊ゲート１０６の上部部分１１６および側壁１１８上に配置された第１の窒素含有層１１４を備えることができる。本発明者らは、分離層１１０の頂面１２０上ではなく（従来のＩＰＤキャップ内に設けられるものなど）、第１の浮遊ゲート１０４および第２の浮遊ゲート１０６の上部部分１１６および側壁１１８上に第１の窒素含有層１１４を設けることによって、第１の浮遊ゲート１０４と第２の浮遊ゲート１０６の電気結合を防止し、または低減させ、それによって第１の浮遊ゲート１０４と第２の浮遊ゲート１０６との間の漏れを著しく低減させ、または排除し、したがってデバイス性能を増大させることができることを観察してきた。
第１の窒素含有層１１４は、所望のデバイス１００を形成するのに適した任意の窒素含有材料を含むことができる。たとえば、いくつかの実施形態では、第１の窒素含有層１１４は、シリコンおよび窒素、たとえば窒化ケイ素（ＳｉＮ）、酸窒化ケイ素（ＳｉＯＮ）などを含むことができる。いくつかの実施形態では、第１の窒素含有層１１４は、約５〜約２０Åの厚さを有することができる。いくつかの実施形態では、第１の窒素含有層１１４は、約１０〜約９０原子パーセントの窒素含有率を含むことができる。
いくつかの実施形態では、第１の窒素含有層１１４および分離層１１０の頂面１２０上に、第１の酸素含有層１２２を配置することができる。いくつかの実施形態では、第１の酸素含有層１２２は、たとえば酸化ケイ素（ＳｉＯ２）、酸窒化ケイ素（ＳｉＯＮ）などのシリコンおよび酸素、あるいはアルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ランタン（Ｌａ）、もしくはジルコニウム（Ｚｒ）ベースの酸化物もしくは酸窒化物、または窒化ケイ素（ＳｉＸＮＹ）などの高誘電率誘電体材料などを、単層または積層構造（たとえば、ＳｉＯ２／高誘電率／ＳｉＯ２）で含むことができる。いくつかの実施形態では、第１の酸素含有層１２２は、分離層１００に使用される材料と同じ材料を含むことができ、またはいくつかの実施形態では、異なる材料を含むこともできる。たとえば、分離層１１０が酸化物、たとえば酸化ケイ素（ＳｉＯ２）を含む実施形態では、第１の酸素含有層１２２もまた、酸化ケイ素（ＳｉＯ２）を含むことができる。いくつかの実施形態では、第１の酸素含有層１２２は、約２０〜約４０Åの厚さを有することができる。いくつかの実施形態では、第１の酸素含有層１２２は、約５０〜約８０原子パーセントの酸素含有率を含むことができる。
いくつかの実施形態では、第１の酸素含有層１２２の上部部分１３６および側壁１３４上に、第２の窒素含有層１２４を配置することができる。本発明者らは、第１の酸素含有層１２２の底面１３２上ではなく（従来のＩＰＤキャップ内に設けられるものなど）、第１の酸素含有層１２２の上部部分１３６および側壁１３４上に第２の窒素含有層１２４を設けることによって、第１の浮遊ゲート１０４と第２の浮遊ゲート１０６の電気結合を防止し、または低減させ、それによって第１の浮遊ゲート１０４と第２の浮遊ゲート１０６との間の漏れを著しく低減させ、または排除し、したがってデバイス性能を増大させることができることを観察してきた。
第２の窒素含有層１２４は、たとえば第１の窒素含有層１１４に関して上記で論じた材料など、所望のデバイス１００を形成するのに適した任意の窒素含有材料を含むことができる。いくつかの実施形態では、第２の窒素含有層１２４は、上記で論じたように、第１の窒素含有層１１４内で利用される材料と同じ材料を含むことができ、またはいくつかの実施形態では、異なる材料を含むこともできる。いくつかの実施形態では、第２の窒素含有層１２４は、約２０〜約４０Åの厚さを有することができる。
いくつかの実施形態では、第２の窒素含有層１２４および第１の酸素含有層１２２の底面１３２上に、第２の酸素含有層１２６を配置することができる。第２の酸素含有層１２６は、たとえば酸化ケイ素（ＳｉＯ２）などのシリコンおよび酸素、または第１の酸素含有層１２２に関して上記で論じた材料のいずれかを含むことができる。いくつかの実施形態では、第２の酸素含有層１２６は、第１の酸素含有層１２２内で利用される材料と同じ材料を含むことができ、またはいくつかの実施形態では、異なる材料を含むこともできる。いくつかの実施形態では、第２の酸素含有層１２６は、約２０〜約５０Åの厚さを有することができる。いくつかの実施形態では、第２の酸素含有層１２６は、約４０〜約８０原子パーセントの酸素含有率を含むことができる。
いくつかの実施形態では、第２の酸素含有層１２６上に、任意選択の第３の窒素含有層１２８を配置することができる。第３の窒素含有層１２８は、たとえば第１の窒素含有層１１４および／または第２の窒素含有層１２４に関して上記で論じた材料など、所望のデバイス１００を形成するのに適した任意の窒素含有材料を含むことができる。第３の窒素含有層１２８は、第１の窒素含有層１１４および第２の窒素含有層１２４内で利用される材料と同じ材料を含むことができ、またはいくつかの実施形態では、異なる材料を含むこともできる。いくつかの実施形態では、第３の窒素含有層１２８は、約１０〜約２０Åの厚さを有することができる。いくつかの実施形態では、第３の窒素含有層１２８は、約１０〜約１００原子パーセントの窒素含有率を含むことができる。
いくつかの実施形態では、第２の酸素含有層１２６（または存在する場合、任意選択の第３の窒素含有層１２８）上に、制御ゲート層１３０を配置することができる。いくつかの実施形態では、制御ゲート層１３０は、金属、ドープされたもしくはドープされていないシリコン、または多結晶シリコンなどの導電性材料を含む。
図２は、本発明のいくつかの実施形態による、たとえば図１で上述したＩＰＤキャップ１０２などの層間多結晶シリコン誘電体（ＩＰＤ）キャップを形成する方法２００を示す。
この方法は、２０２で、図３Ａに示すように、第１の浮遊ゲート３０６、第２の浮遊ゲート３０８、および分離層３０４を有する基板３０２を設けることから始まる。いくつかの実施形態では、分離層３０４は、基板３０２と第１の浮遊ゲート３０６および第２の浮遊ゲート３０８との間に配置することができ、第１の浮遊ゲート３０６と第２の浮遊ゲート３０８との間に延びて、第１の浮遊ゲート３０６および第２の浮遊ゲート３０８を互いから、また基板３０２から分離するのを容易にすることができる。
たとえば図１に関して上記で論じた基板などの基板３０２は、デバイス３００（たとえば、ＮＡＮＤフラッシュメモリデバイス）の製造に適した任意のタイプの材料を含むことができる。分離層３０４は、たとえば図１に示す分離層１１０に関して上述した材料など、第１の浮遊ゲート３０６および第２の浮遊ゲート３０８ならびに基板３０２の前述の分離を提供するのに適した任意の材料を含むことができる。第１の浮遊ゲート３０６および第２の浮遊ゲート３０８は、たとえば図１に示す第１の浮遊ゲート１０４および第２の浮遊ゲート１０６に関して上述した材料など、所望のデバイス（たとえば、メモリデバイス）を形成するのに適した任意の材料を含むことができる。
次に２０４で、図３Ｂに示すように、第１の浮遊ゲート３０６および第２の浮遊ゲート３０８の上部部分３１６、３１７および側壁３１０、３１２上に、第１の窒素含有層３１４が選択的に形成される。第１の窒素含有層３１４は、たとえば、図１に上述した第１の窒素含有層１１４に関して上記で論じた材料のいずれかなど、所望のデバイスを形成するのに適した任意の窒素含有材料を含むことができる。いくつかの実施形態では、第１の窒素含有層３１４は、約１０〜約２０Åの厚さまで堆積させることができる。
第１の窒素含有層３１４は、たとえば分離プラズマ源を使用するプラズマ窒化プロセスなど、所望のデバイス３００に対する第１の窒素含有層３１４の特有の材料を堆積させるのに適した任意の窒化プロセスを使用して形成することができる。窒素含有層３１４を形成するのに適した例示的なチャンバは、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販のＳＩＮＧＥＮ（登録商標）、ＲＡＤＯＸ（商標）、ＲＡＤＩＡＮＣＥ（登録商標）、もしくはＶＡＮＴＡＧＥ（登録商標）というプロセスチャンバ、または分離プラズマ窒化（ＤＰＮ）もしくは遠隔プラズマ窒化（ＲＰＮ）が可能な任意のチャンバなど、プラズマ窒化のために構成された任意のチャンバとすることができる。窒素含有層３１４を実行するのに適した他のチャンバを使用することもできる。
たとえば第１の窒素含有層３１４がプラズマ窒化プロセスを介して形成されるいくつかの実施形態では、第１の窒素含有層３１４は、窒素含有プロセスガスから形成されたプラズマに第１の浮遊ゲート３０６および第２の浮遊ゲート３０８の上部部分３１６、３１７および側壁３１０、３１２を露出させることによって形成することができる。
本発明者らは、Ｓｉ−Ｓｉ結合のエネルギーがより低いため（Ｓｉ−Ｏ結合と比較）、窒素含有ラジカルがシリコンと優先的に反応するので、窒素ラジカルを利用することで、窒素イオンを利用することに比べて、より高い選択性を提供することができることを観察してきた。したがって、いくつかの実施形態では、プラズマ内で形成される窒素ラジカルに、第１の浮遊ゲート３０６および第２の浮遊ゲート３０８の上部部分３１６、３１７および側壁３１０、３１２を露出させることができる。そのような実施形態では、所与のプロセス後のシリコン中の窒素の濃度と酸化物中の窒素の濃度との比は、約１０：１〜約１００：１、またはいくつかの実施形態では約２０：１〜約７０：１、またはいくつかの実施形態では約４０：１とすることができる。
いくつかの実施形態では、インシトゥプラズマ発生プロセスを使用することができる。別法として、いくつかの実施形態では、プラズマは、遠隔で生成することができる。そのような実施形態では、遠隔プラズマジェネレータ、たとえばマイクロ波、ＲＦ、または熱チャンバを、比較的長い経路によって処理チャンバに接続することができ、イオン核種がプロセスチャンバに到達する前に経路に沿って再結合することを促進し、それによって窒素ラジカルを形成することができる。次いでこれらのラジカルは、たとえば、いくつかの実施形態ではシャワーヘッドもしくはラジカル分配器を通って、またはチャンバの側壁内の入り口を通って、プロセスチャンバ内へ流れ込む。
いくつかの実施形態では、窒素含有ガスは、窒素（Ｎ２）、アンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）、より低置換度のヒドラジン（Ｎ２Ｒ２、ここで各Ｒは別個に、水素、メチル、エチル、プロピル、ビニル、もしくはプロペニル基である）、ならびに低級アミン（ＮＲａＨｂ、ここでａおよびｂはそれぞれ、０〜３の整数であり、かつａ＋ｂ＝３であり、各Ｒは別個に、水素、メチル、エチル、プロピル、ビニル、もしくはプロペニル基である）、アミド（ＲＣＯＮＲ’Ｒ”、ここでＲ、Ｒ’、およびＲ”はそれぞれ別個に、水素、メチル、エチル、プロピル、ビニル、もしくはプロペニル基である）、イミン（ＲＲ’Ｃ＝ＮＲ”、ここでＲ、Ｒ’、およびＲ”はそれぞれ別個に、水素、メチル、エチル、プロピル、ビニル、もしくはプロペニル基である）、またはイミド（ＲＣＯＮＲ’ＣＯＲ”、ここでＲ、Ｒ’、およびＲ”はそれぞれ別個に、水素、メチル、エチル、プロピル、ビニル、もしくはプロペニル基である）を含むことができる。
いくつかの実施形態では、プロセスガスは、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）などの不活性ガスをさらに含むことができる。そのような実施形態では、プロセスガスは、約５０〜約９５パーセントの窒素含有ガスを含むことができる。プロセスガスは、窒化プロセスに対するプラズマを形成するのに十分な量の窒素含有ガスを提供するのに適した任意の総ガス流量で供給することができる。たとえば、いくつかの実施形態では、プロセスガスは、約１０００〜約２００００ｓｃｃｍの総流量で供給することができる。
プラズマは、たとえば誘導結合プラズマ源を使用して、プロセスガスから形成することができる。いくつかの実施形態では、プラズマ源は、ＲＦ電源とすることができる。いくつかの実施形態では、提供されるＲＦ電源は、約２ＭＨｚ〜約２ＧＨｚの周波数で約０．５〜約５ｋＷである。
さらに、窒化プロセスを容易にするために、他のパラメータを利用することもできる。たとえば、いくつかの実施形態では、窒化プロセスは、基板３０２を約３００℃〜約１２００℃、またはいくつかの実施形態では約８００℃〜約１０００℃の温度で維持しながら実行される。いくつかの実施形態では、この温度をプロセス中に徐々に増大させて、表面に堆積した窒素を揮発させ、それによって表面の飽和を相殺し、したがって基板内への窒素の侵入を増大させることができる。
いくつかの実施形態では、プラズマ内の窒素含有ラジカル（たとえば、Ｎ、ＮＨ、またはＮＨ２）のイオン密度に比べて高いラジカル密度を形成するために、プロセスチャンバ内で約５トルより大きい圧力を維持することができる。本発明者らは、そのような圧力を提供することでイオンが電子と迅速に再結合すことが促進され、中性ラジカル核種および不活性の核種が残ることを観察してきた。
次に２０６で、図３Ｃに示すように、第１の窒素含有層３１４および分離層３０４の上面３２０上に、第１の酸素含有層３１８が形成される。第１の酸素含有層３１８は、たとえば酸化ケイ素（ＳｉＯ２）などのシリコンおよび酸素を含むことができる。いくつかの実施形態では、第１の酸素含有層３１８は、約２０〜約４０Åの厚さまで形成することができる。
いくつかの実施形態では、第１の酸素含有層３１８は、酸化プロセス、堆積プロセス、またはこれらの組合せによって形成することができる。たとえば、適したプロセスには、熱酸化、化学気相堆積（ＣＶＤ）、低圧化学気相堆積（ＬＰＣＶＤ）、原子層堆積（ＡＬＤ）、プラズマ化学気相堆積（ＰＥＣＶＤ）、またはこれらの組合せを含むことができる。第１の酸素含有層３１８が酸化プロセスを介して形成される実施形態では、このプロセスを高温（たとえば、摂氏約８００〜約１２００度）で実行して、高温酸化物層（ＨＴＯ）を生じさせることができる。前述のプロセスのいずれかを実行することが可能な任意のタイプのプロセスチャンバを利用することができる。例示的なプロセスチャンバには、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販のＲＡＤＯＸ（商標）、ＲＡＤＩＡＮＣＥ（登録商標）、ＶＡＮＴＡＧＥ（登録商標）、またはＳＩＮＧＥＮ（登録商標）というチャンバが含まれる。
例示的な堆積プロセス、たとえば化学気相堆積（ＣＶＤ）では、第１の酸素含有層３１８は、堆積混合ガスを含む１つまたは複数の前駆体ガスの所望の化学反応に起因する化学気相から堆積させることができる。たとえば、堆積混合ガスは、１つまたは複数の前駆体ガスを含むことができ、任意選択で、不活性またはキャリアガスをさらに含むことができる。
たとえば、第１の酸素含有層３１８が酸化ケイ素（ＳｉＯ２）を含む実施形態では、堆積混合ガスは、シリコン含有ガス、酸素含有ガス、およびキャリアガスを含むことができる。例示的なシリコン含有ガスは、それだけに限定されるものではないが、シラン、ハロゲン化シラン、およびオルガノシランの１つまたは複数を含むことができる。例示的な酸素含有ガスは、それだけに限定されるものではないが、酸素（Ｏ２）、オゾン（Ｏ３）、または水蒸気（Ｈ２Ｏ）の１つまたは複数を含むことができる。キャリアガスは、窒素（Ｎ２）、水素（Ｈ２）、アルゴン、ヘリウム、およびこれらの組合せを含むことができる。キャリアガスは、１つもしくは複数の前駆体ガスが何であるか、および／または堆積プロセス中のプロセス温度に基づいて、選択することができる。堆積混合ガスおよび／またはプロセスチャンバは、第１の酸素含有層３１８を堆積させるのに適した処理温度および圧力で維持することができる。
次に２０８で、図３Ｄに示すように、第１の酸素含有層３１８の上に第２の窒素含有層３２１が堆積され、第２の窒素含有層３２１は、第１の浮遊ゲート３０６および第２の浮遊ゲートの上部部分３１６、３１７の上に堆積された第１の厚さ３２２と、分離層３０４の上面３２０の上に堆積された第２の厚さ３２４とを有する。第２の窒素含有層３２１は、たとえば図１に示す第２の窒素層１２４に関して上述した材料など、所望のデバイスを形成するのに適した任意の窒素含有材料を含むことができる。
第２の窒素含有層３２１は、たとえば第１の窒素含有層３１４の形成に関して上述したプロセスなど、第２の窒素含有層３２１を所望の厚さまで堆積させることが可能な任意の適したプロセスを介して堆積させることができる。前述のプロセスのいずれかを実行することが可能な任意のタイプのプロセスチャンバを利用することができる。例示的なプロセスチャンバには、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販のＳＩＮＧＥＮ（登録商標）というチャンバが含まれる。
第２の窒素含有層３２１を非共形層として提供する（すなわち、上述したように第１の厚さ３２２および第２の厚さ３２４を有する）ことで、第１の浮遊ゲート３０６および第２の浮遊ゲートの上部部分３１６、３１７の上の第２の窒素含有層３２１の一部分を部分的に消費し、分離層３０４の上面３２０の上に堆積された第２の窒素含有層３２１の実質上すべてを、後の酸化ステップ（後述）で実質上すべて消費することが可能になる。いくつかの実施形態では、第１の厚さ３２２は、約３０〜約５０Åである。いくつかの実施形態では、第２の厚さ３２４は、約１０〜約３０Åである。
次に２１０で、図３Ｅに示すように、第１の浮遊ゲート３０６および第２の浮遊ゲートの上部部分３１６、３１７の上に堆積された第２の窒素含有層３２１の少なくとも一部分、ならび、分離層３０４の上面３２０の上に堆積された第２の窒素含有層３２１の実質上すべてを酸化させることによって、第２の酸素含有層３２６が形成される。本発明者らは、非共形の第２の酸素含有層３２６を形成し（すなわち、前述の酸化プロセスを実行する）、第２の窒素含有層３２１のうち、分離層３０４の上面３２０の上に堆積された実質上すべてを除去することによって、第１の浮遊ゲート３０６と第２の浮遊ゲート３０８の電気結合を防止し、または低減させ、第１の浮遊ゲート３０６と第２の浮遊ゲート３０８との間の漏れを著しく低減させ、または排除し、したがってデバイス３００の性能を増大させることができることを観察してきた。
第２の酸素含有層３２６は、たとえば図１に示す第２の酸素含有層１２６に関して上記で論じた材料など、所望のデバイスを形成するのに適した任意の酸素含有材料を含むことができる。いくつかの実施形態では、第２の酸素含有層３２６は、厚さ約４０〜約８０Åとすることができる。
第２の酸素含有層３２６を形成するために、任意の適した酸化プロセス、たとえば分離プラズマ酸化（ＤＰＯ）などのプラズマ酸化を利用することができる。酸化プロセスを実行するのに適した例示的なプロセスチャンバには、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能な分離プラズマ酸化（ＤＰＯ）プロセスを実行するように構成された任意のプロセスチャンバを含むことができる。他の製造業者から入手可能なチャンバを含めて、他の適したプロセスチャンバを使用することもできる。
例示的な酸化プロセスでは、酸化プロセスガスから形成される酸化プラズマに、第２の窒素含有層３２１を露出させることができる。いくつかの実施形態では、酸化プロセスガスは、たとえば酸素（Ｏ２）、オゾン（Ｏ３）、水蒸気（Ｈ２Ｏ）などの酸素含有ガスを含む。いくつかの実施形態では、酸化プロセスガスは、キャリアガスとして作用するために、および／または酸化をさらに容易にするために、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）などの不活性ガスをさらに含むことができる。そのような実施形態では、酸化プロセスガスは、約１０〜約９９パーセントの酸素含有ガスを含むことができる。酸化プロセスガスは、酸化プロセスに対するプラズマを形成するのに十分な量の酸素含有ガスを提供するのに適した任意の総ガス流量で供給することができる。たとえば、いくつかの実施形態では、酸化プロセスガスは、約１０００〜約５００００ｓｃｃｍの総流量で供給することができる。
酸化プラズマを形成するために、プラズマ出力、たとえばＲＦ電力が酸化プロセスガスに結合される。いくつかの実施形態では、プラズマを形成するために、ＲＦ電力は、約２ＭＨｚ〜約２ＧＨｚの周波数で約５０〜約５０００Ｗとすることができる。酸化プラズマを維持するために、および／または酸化を容易にするために、他のパラメータを利用することもできる。たとえば、いくつかの実施形態では、プロセスチャンバは、約１〜約５００トルの圧力で維持することができる。別法として、または組み合わせて、いくつかの実施形態では、基板３２０は、摂氏約５００〜約１０００度の温度で維持することができる。
酸化プラズマの存在下では基板３０２に自己バイアスがかかるため、酸化プラズマ内に含まれる帯電した核種は、帯電した核種から基板の方へ何らかの方向性を提供し、したがって、帯電した核種を基板の方へ加速させることができ、したがって上述した第２の窒素含有層３２１部分の除去を容易にすることができる。さらに、バイアスをかける電力を基板３０２に提供することによって、酸化プラズマの線束を制御することができ、それによって基板３０２に対して直角の方向に帯電した核種の方向性および加速度を増大させて、第１の浮遊ゲート３０６および第２の浮遊ゲートの上部部分３１６、３１７ならびに分離層３０４の上面３２０の上に位置する第２の窒素含有層３２１の除去を容易にすることができる。したがって、いくつかの実施形態では、処理中に約５０〜約１０００ワットのバイアス電力を基板３０２に提供することができる。
本発明者らは、２１０で第２の酸素含有層３２６の形成中に、第２の窒素含有層３２１の側壁上に何らかの酸化が生じることがある（破線で３２８に示す）ことを観察してきた。しかし、側壁上の第２の窒素含有層３２１上のこの酸化は、許容できるデバイス３００の性能に必要な浮遊ゲート３０６、３０８の容量結合を提供するのに十分な厚さの酸化物層を提供することはできない。たとえば、いくつかの実施形態では、酸化プロセス後の側壁上の第２の酸素含有層３２６の厚さは、最高約２０Åとすることができる。したがって、次に２１２で、いくつかの実施形態では、図３Ｆに示すように、第２の酸素含有層３２６上に、第３の酸素含有層３３０を任意選択で堆積させて、第２の酸素含有層３２６の厚さを増大させることができる。いくつかの実施形態では、第３の酸素含有層３３０を堆積させることによって、第２の酸素含有層３２６の厚さを約３０〜約６０Åまで増大させることができる。
第３の酸素含有層３３０は、上述した第２の酸素含有層３２６と同じ材料を含むことができる。第３の酸素含有層３３０は、たとえば上述した第１の酸素含有層３１８の形成に関して上記で論じたプロセスに類似のプロセスなど、第２の酸素含有層３２６の厚さを所望の厚さまで増大させるのに適した任意の方法で堆積させることができる。
次に２１４で、いくつかの実施形態では、図３Ｇに示すように、第２の酸素含有層３２６上に、第３の窒素含有層３３２を任意選択で形成することができる。第３の窒素含有層３３２は、たとえば上述した第１の窒素含有層３１４および／または第２の窒素含有層３２１に関して上記で論じた材料など、所望のデバイスを形成するのに適した任意の材料を含むことができる。いくつかの実施形態では、第３の窒素含有層３３２は、第１の窒素含有層３１４および第２の窒素含有層３２１と同じ材料を含むことができ、またはいくつかの実施形態では、異なる材料を含むこともできる。
第３の窒素含有層３３２は、たとえば２０４で第１の窒素含有層３１４を形成するために使用されるプロセスに類似のプロセスなど、第３の窒素含有層３３２を所望の厚さまで形成することが可能な任意の適したプロセスを介して形成することができる。いくつかの実施形態では、第３の窒素含有層３３２は、約１０〜約２０Åの厚さまで堆積させることができる。
第３の酸素含有層３３０の堆積（または存在する場合、第３の窒素含有層３３２の形成）後、方法２００は、概して終了し、デバイスはさらなる処理へ進むことができる。たとえば、いくつかの実施形態では、図３Ｈに示すように、第３の酸素含有層３３０（または存在する場合、第３の窒素含有層３３２）上に、制御ゲート層を堆積させることができる。いくつかの実施形態では、制御ゲート層３３４は、多結晶シリコン、金属などの導電性材料を含むことができる。
たとえば窒化および酸化プロセスなどの本明細書に記載する方法は、上記で論じた例示的なチャンバなどの別個の窒化および酸化チャンバ内で実行することができ、これらのチャンバは、独立型の構成で設けることができ、または図４に関して後述するクラスタツール、たとえば一体型のツール４００（すなわち、クラスタツール）の一部として設けることができる。一体型のツール４００の例には、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．からすべて入手可能なＣＥＮＴＵＲＡ（登録商標）およびＥＮＤＵＲＡ（登録商標）という一体型のツール、たとえばＣＥＮＴＵＲＡ（登録商標）ＤＰＮ Ｇａｔｅ Ｓｔａｃｋが含まれる。本明細書に記載する方法は、適したプロセスチャンバが結合されている、または他の適したプロセスチャンバ内に位置する、他のクラスタツールを使用して実行することもできることが企図される。
一体型のツール４００は、真空気密処理プラットフォーム４０１、ファクトリインターフェース４０４、およびシステムコントローラ４０２を含む。プラットフォーム４０１は、真空基板移送チャンバ４０３に動作可能に結合された４１４Ａ、４１４Ｂ、４１４Ｃ、および４１４Ｄなどの複数の処理チャンバを備える。ファクトリインターフェース４０４は、１つまたは複数のロードロックチャンバ（図４に示す４０６Ａおよび４０６Ｂなどの２つのロードロックチャンバ）によって、移送チャンバ４０３に動作可能に結合される。
いくつかの実施形態では、ファクトリインターフェース４０４は、半導体基板の移送を容易にするために、少なくとも１つのドッキングステーション４０７、少なくとも１つのファクトリインターフェースロボット４３８を備える。ドッキングステーション４０７は、１つまたは複数の前方開口型統一ポッド（ＦＯＵＰ）を受け入れるように構成される。図４の実施形態には、４０５Ａ、４０５Ｂ、４０５Ｃ、および４０５Ｄなどの４つのＦＯＵＰを示す。ファクトリインターフェースロボット４３８は、４０６Ａおよび４０６Ｂなどのロードロックチャンバを通ってファクトリインターフェース４０４から処理プラットフォーム４０１へ基板を移送するように構成される。ロードロックチャンバ４０６Ａおよび４０６Ｂはそれぞれ、ファクトリインターフェース４０４に結合された第１のポートと、移送チャンバ４０３に結合された第２のポートとを有する。ロードロックチャンバ４０６Ａおよび４０６Ｂは、圧力制御システム（図示せず）に結合され、圧力制御システムは、チャンバ４０６Ａおよび４０６Ｂをポンプダウンして通気し、移送チャンバ４０３の真空環境とファクトリインターフェース４０４の実質上周囲（たとえば、大気）の環境との間の基板の受け渡しを容易にする。移送チャンバ４０３内には、真空ロボット４１３が配置される。真空ロボット４１３は、ロードロックチャンバ４０６Ａおよび４０６Ｂと処理チャンバ４１４Ａ、４１４Ｂ、４１４Ｃ、および４１４Ｄとの間で基板４２１を移送することが可能である。
いくつかの実施形態では、処理チャンバ４１４Ａ、３１４Ｂ、３１４Ｃ、および４１４Ｄは、移送チャンバ４０３に結合される。処理チャンバ４１４Ａ、４１４Ｂ、４１４Ｃ、および４１４Ｄは、酸化チャンバ、窒化チャンバ、および任意選択でエッチングチャンバ、ならびにトンネル酸化物層、材料層、ＩＰＤ層、制御ゲート層などを堆積させるための堆積チャンバの少なくとも１つを備える。酸化チャンバは、プラズマ酸化、急速熱酸化、またはラジカル酸化向けに構成されたチャンバを含むことができる。窒化チャンバは、分離プラズマ窒化（ＤＰＮ）など向けに構成されたチャンバを含むことができる。エッチングチャンバは、湿式または乾式エッチング、反応性イオンエッチング（ＲＩＥ）など向けに構成されたチャンバを含むことができる。本発明の実施形態の少なくともいくつかを実行するのに適したチャンバの例については、上記で論じた。
いくつかの実施形態では、１つまたは複数の任意選択のサービスチャンバ（４１６Ａおよび４１６Ｂとして示す）を、移送チャンバ４０３に結合することができる。サービスチャンバ４１６Ａおよび４１６Ｂは、ガス抜き、配向、基板計測、冷却などの他の基板プロセスを実行するように構成することができる。
システムコントローラ４０２は、プロセスチャンバ４１４Ａ、４１４Ｂ、４１４Ｃ、および４１４Ｄの直接制御を使用して、または別法として、プロセスチャンバ４１４Ａ、４１４Ｂ、４１４Ｃ、および４１４Ｄ、ならびにツール４００に関連するコンピュータ（またはコントローラ）を制御することによって、ツール４００の動作を制御する。動作の際には、システムコントローラ４０２は、それぞれのチャンバおよびシステムからのデータ収集およびフィードバックを可能にし、ツール４００の性能を最適化する。システムコントローラ４０２は、概して、中央処理装置（ＣＰＵ）４３０、メモリ４３４、および支持回路４３２を含む。ＣＰＵ４３０は、産業用の設定で使用できる任意の形態の汎用コンピュータプロセッサの１つとすることができる。支持回路４３２は、ＣＰＵ４３０に従来どおり結合され、キャッシュ、クロック回路、入出力サブシステム、電源などを備えることができる。上述した方法などのソフトウェアルーチンは、ＣＰＵ４３０によって実行されると、ＣＰＵ４３０を特定用途向けのコンピュータ（コントローラ）４０２に変換する。ソフトウェアルーチンはまた、ツール４００から離れて位置する第２のコントローラ（図示せず）によって記憶および／または実行することもできる。
したがって、層間多結晶シリコン誘電体キャップおよびその作製方法が、本明細書に提供される。本発明の層間多結晶シリコン誘電体（ＩＰＤ）キャップは、有利には、隣接する浮遊ゲート間に非共形の窒素含有層を備えることができ、それによって隣接する浮遊ゲートの電気結合を低減させ、または排除し、したがってデバイスの隣接する浮遊ゲート間の漏れを最小にし、または排除することができる。さらに、本発明の方法は、有利には、複数の非共形層形成プロセスを利用して、非共形の窒素含有層の形成を容易にする。範囲を限定するものではないが、本発明は、ＮＡＮＤフラッシュメモリデバイスなどのメモリデバイスの製造にとって、具体的には縮小されたＮＡＮＤフラッシュメモリデバイス（たとえば、４５ｎｍ未満のデバイス）に対して、特に有利であろう。
上記は本発明の実施形態を対象とするが、本発明の基本的な範囲から逸脱することなく、本発明の他のさらなる実施形態を考案することもできる。
Claims (15)
- 第１の浮遊ゲート、第２の浮遊ゲート、および前記第１の浮遊ゲートと前記第２の浮遊ゲートとの間に配置された分離層を有する基板上に配置された層間多結晶シリコン誘電体キャップであって、
前記第１の浮遊ゲートおよび前記第２の浮遊ゲートの上部部分上および側壁上に配置された第１の窒素含有層と、
前記第１の窒素含有層上および前記分離層の上面上に配置された第１の酸素含有層と、
前記第１の酸素含有層の上部部分上および側壁上に配置された第２の窒素含有層と、
前記第２の窒素含有層上および前記第１の酸素含有層の上面上に配置された第２の酸素含有層とを備える層間多結晶シリコン誘電体キャップ。 - 前記第２の酸素含有層上に配置された第３の窒素含有層をさらに備える、請求項１に記載の層間多結晶シリコン誘電体キャップ。
- 前記第３の窒素含有層が、厚さ約１０〜約２０である、請求項２に記載の層間多結晶シリコン誘電体キャップ。
- 前記第３の窒素含有層上に配置された制御ゲート層をさらに備える、請求項２に記載の層間多結晶シリコン誘電体キャップ。
- 前記第１の窒素含有層が、厚さ約５〜約２０Åであること、
前記第１の酸素含有層が、厚さ約２０〜約４０Åであること、
前記第２の窒素含有層が、厚さ約２０〜約４０Åであること、または
前記第２の酸素含有層が、厚さ約４０〜約８０Åであること
のうちの少なくとも１つである、請求項１に記載の層間多結晶シリコン誘電体キャップ。 - 前記第１の窒素含有層および前記第２の窒素層が、窒化ケイ素（ＳｉＮ）、酸窒化ケイ素（ＳｉＯＮ）の少なくとも１つを含む、請求項１に記載の層間多結晶シリコン誘電体キャップ。
- 前記第１の酸素含有層および前記第２の酸素含有層がそれぞれ、酸化ケイ素（ＳｉＯ２）または高誘電率材料の少なくとも１つを含む、請求項１に記載の層間多結晶シリコン誘電体キャップ。
- 第１の浮遊ゲート、第２の浮遊ゲート、および前記第１の浮遊ゲートと前記第２の浮遊ゲートとの間に配置された分離層を有する基板と、
前記第１の浮遊ゲートおよび前記第２の浮遊ゲートの上部部分上および側壁上に配置された第１の窒素含有層と、
前記第１の窒素含有層上および前記分離層の上面上に配置された第１の酸素含有層と、
前記第１の酸素含有層の上部部分上および側壁上に配置された第２の窒素含有層と、
前記第２の窒素含有層上および前記第１の酸素含有層の上面上に配置された第２の酸素含有層とを備え、前記第１および前記第２の窒素含有層ならびに前記第１および前記第２の酸素含有層が、層間多結晶シリコン誘電体キャップを形成する、
デバイス。 - 前記第２の酸素含有層上に配置された第３の窒素含有層
をさらに備える、請求項８に記載のデバイス。 - 前記第３の窒素含有層上に配置された制御ゲート層
をさらに備える、請求項９に記載のデバイス。 - 第１の浮遊ゲート、第２の浮遊ゲート、および前記第１の浮遊ゲートと前記第２の浮遊ゲートとの間に配置された分離層を有する基板上に層間多結晶シリコン誘電体キャップを形成する方法であって、
前記第１の浮遊ゲートおよび前記第２の浮遊ゲートの上部部分上および側壁上に第１の窒素含有層を選択的に形成することと、
前記第１の窒素含有層上および前記分離層の上面上に第１の酸素含有層を形成することと、
前記第１の浮遊ゲートおよび前記第２の浮遊ゲートの前記上部部分の上に堆積された第１の厚さ、ならびに前記分離層の前記上面の上に堆積された、前記第１の厚さより小さい第２の厚さを有する第２の窒素含有層を、前記第１の酸素含有層上に堆積させることと、
前記第１の浮遊ゲートおよび前記第２の浮遊ゲートの前記上部部分の上に堆積された前記第２の窒素含有層の少なくとも一部分、ならび、前記分離層の前記上面の上に堆積された前記第２の窒素含有層の実質上すべてを酸化させることによって、第２の酸素含有層を形成することとを含む方法。 - 前記第２の酸素含有層上に第３の窒素含有層を形成すること
をさらに含む、請求項１１に記載の方法。 - 前記第３の窒素含有層上に制御ゲート層を堆積させること
をさらに含む、請求項１２に記載の方法。 - 前記第１の窒素含有層を選択的に形成することが、前記第１の浮遊ゲートおよび前記第２の浮遊ゲートの前記上部部分および前記側壁の少なくとも一部分を窒化させるプラズマ窒化プロセスを実行することを含む、請求項１１に記載の方法。
- 前記第２の酸素含有層上に第３の酸素含有層を堆積させて前記第２の酸素含有層の厚さを増大させること
をさらに含む、請求項１１に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/294,608 US8994089B2 (en) | 2011-11-11 | 2011-11-11 | Interlayer polysilicon dielectric cap and method of forming thereof |
| US13/294,608 | 2011-11-11 | ||
| PCT/US2012/063841 WO2013070685A1 (en) | 2011-11-11 | 2012-11-07 | Interlayer polysilicon dielectric cap and method of forming thereof |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014533437A true JP2014533437A (ja) | 2014-12-11 |
| JP2014533437A5 JP2014533437A5 (ja) | 2015-12-24 |
| JP6104928B2 JP6104928B2 (ja) | 2017-03-29 |
Family
ID=48279770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014541176A Active JP6104928B2 (ja) | 2011-11-11 | 2012-11-07 | 層間多結晶シリコン誘電体キャップおよびその形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8994089B2 (ja) |
| JP (1) | JP6104928B2 (ja) |
| KR (1) | KR102092760B1 (ja) |
| CN (1) | CN103930992B (ja) |
| WO (1) | WO2013070685A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8981466B2 (en) * | 2013-03-11 | 2015-03-17 | International Business Machines Corporation | Multilayer dielectric structures for semiconductor nano-devices |
| US10192747B2 (en) | 2014-01-07 | 2019-01-29 | Cypress Semiconductor Corporation | Multi-layer inter-gate dielectric structure and method of manufacturing thereof |
| US20150194537A1 (en) * | 2014-01-07 | 2015-07-09 | Spansion Llc | Multi-layer inter-gate dielectric structure |
| US20160343722A1 (en) * | 2015-05-21 | 2016-11-24 | Sandisk Technologies Inc. | Nonvolatile storage with gap in inter-gate dielectric |
| US11588031B2 (en) * | 2019-12-30 | 2023-02-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure for memory device and method for forming the same |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008010480A (ja) * | 2006-06-27 | 2008-01-17 | Toshiba Corp | 半導体装置およびその製造方法 |
| US20080081417A1 (en) * | 2006-09-29 | 2008-04-03 | Hynix Semiconductor Inc. | Method of Manufacturing Flash Memory Device |
| JP2008078317A (ja) * | 2006-09-20 | 2008-04-03 | Toshiba Corp | 不揮発性半導体メモリ |
| JP2008182104A (ja) * | 2007-01-25 | 2008-08-07 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2009272547A (ja) * | 2008-05-09 | 2009-11-19 | Tokyo Electron Ltd | 半導体装置の製造方法 |
| US20100248435A1 (en) * | 2009-03-31 | 2010-09-30 | Applied Materials, Inc. | Method of selective nitridation |
| JP2011077321A (ja) * | 2009-09-30 | 2011-04-14 | Tokyo Electron Ltd | 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置 |
| US20110217834A1 (en) * | 2010-03-02 | 2011-09-08 | Applied Materials, Inc. | Method and apparatus for single step selective nitridation |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4762036B2 (ja) * | 2006-04-14 | 2011-08-31 | 株式会社東芝 | 半導体装置 |
| JP4921848B2 (ja) * | 2006-05-09 | 2012-04-25 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2008098510A (ja) * | 2006-10-13 | 2008-04-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP5558464B2 (ja) * | 2008-07-09 | 2014-07-23 | サンディスク テクノロジーズ インコーポレイテッド | 漏れ電流を削減するフローティングゲート上の誘電体層 |
| US20100093142A1 (en) * | 2008-10-09 | 2010-04-15 | Powerchip Semiconductor Corp. | Method of fabricating device |
| JP5361328B2 (ja) * | 2008-10-27 | 2013-12-04 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| KR20110114970A (ko) | 2010-04-14 | 2011-10-20 | 삼성전자주식회사 | 플래시 메모리 소자의 제조 방법 |
| JP2012009700A (ja) * | 2010-06-25 | 2012-01-12 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP2012089817A (ja) * | 2010-09-21 | 2012-05-10 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| JP2012114199A (ja) * | 2010-11-24 | 2012-06-14 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
-
2011
- 2011-11-11 US US13/294,608 patent/US8994089B2/en not_active Expired - Fee Related
-
2012
- 2012-11-07 CN CN201280054973.2A patent/CN103930992B/zh active Active
- 2012-11-07 JP JP2014541176A patent/JP6104928B2/ja active Active
- 2012-11-07 WO PCT/US2012/063841 patent/WO2013070685A1/en active Application Filing
- 2012-11-07 KR KR1020147015276A patent/KR102092760B1/ko active IP Right Grant
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008010480A (ja) * | 2006-06-27 | 2008-01-17 | Toshiba Corp | 半導体装置およびその製造方法 |
| US20080121972A1 (en) * | 2006-06-27 | 2008-05-29 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2008078317A (ja) * | 2006-09-20 | 2008-04-03 | Toshiba Corp | 不揮発性半導体メモリ |
| US20080081417A1 (en) * | 2006-09-29 | 2008-04-03 | Hynix Semiconductor Inc. | Method of Manufacturing Flash Memory Device |
| JP2008091915A (ja) * | 2006-09-29 | 2008-04-17 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
| JP2008182104A (ja) * | 2007-01-25 | 2008-08-07 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2009272547A (ja) * | 2008-05-09 | 2009-11-19 | Tokyo Electron Ltd | 半導体装置の製造方法 |
| US20110073931A1 (en) * | 2008-05-09 | 2011-03-31 | Tokyo Electron Limited | Semiconductor device manufacturing method |
| US20100248435A1 (en) * | 2009-03-31 | 2010-09-30 | Applied Materials, Inc. | Method of selective nitridation |
| JP2012522399A (ja) * | 2009-03-31 | 2012-09-20 | アプライド マテリアルズ インコーポレイテッド | 選択的窒素化の方法 |
| JP2011077321A (ja) * | 2009-09-30 | 2011-04-14 | Tokyo Electron Ltd | 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置 |
| US20110217834A1 (en) * | 2010-03-02 | 2011-09-08 | Applied Materials, Inc. | Method and apparatus for single step selective nitridation |
| JP2013521653A (ja) * | 2010-03-02 | 2013-06-10 | アプライド マテリアルズ インコーポレイテッド | 単一ステップによる選択的窒化の方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130119451A1 (en) | 2013-05-16 |
| JP6104928B2 (ja) | 2017-03-29 |
| KR20140100948A (ko) | 2014-08-18 |
| WO2013070685A1 (en) | 2013-05-16 |
| CN103930992B (zh) | 2017-02-15 |
| KR102092760B1 (ko) | 2020-03-24 |
| US8994089B2 (en) | 2015-03-31 |
| CN103930992A (zh) | 2014-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11322351B2 (en) | Tin oxide films in semiconductor device manufacturing | |
| TWI708322B (zh) | 製造用於半導體應用的環繞式水平閘極裝置的奈米線的方法 | |
| US7910497B2 (en) | Method of forming dielectric layers on a substrate and apparatus therefor | |
| TWI604562B (zh) | 選擇性氮化方法 | |
| US7910446B2 (en) | Integrated scheme for forming inter-poly dielectrics for non-volatile memory devices | |
| KR102483741B1 (ko) | 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들 | |
| KR101106882B1 (ko) | 높은―ｋ 물질 게이트 구조물을 고온 에칭하는 방법 | |
| US10460950B2 (en) | Substrate processing system and substrate processing method | |
| US7780862B2 (en) | Device and method for etching flash memory gate stacks comprising high-k dielectric | |
| JP6104928B2 (ja) | 層間多結晶シリコン誘電体キャップおよびその形成方法 | |
| JP2008515223A (ja) | 薄い一面の高誘電率誘電体層の形成方法 | |
| TWI608536B (zh) | Etching method and memory medium | |
| JP2024020242A (ja) | メモリ用途のための垂直トランジスタの作製 | |
| TW202040799A (zh) | 用於３ｄ ｎａｎｄ應用之記憶體單元製造 | |
| JP2020064924A (ja) | 窒化膜の成膜方法および半導体装置の製造方法 | |
| US11171014B2 (en) | Substrate processing method and substrate processing apparatus | |
| KR102093551B1 (ko) | 티타늄 실리사이드 영역을 형성하는 방법 | |
| CN106504991B (zh) | 用于制造半导体应用的水平全环栅极器件的纳米线的方法 | |
| TWI839600B (zh) | 低溫無蒸汽氧化物間隙填充 | |
| TW202249058A (zh) | 選擇性阻障金屬蝕刻 | |
| JP2023027173A (ja) | エアギャップの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151106 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170301 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6104928 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |