JP2014527710A - トップゲート型トランジスタの形成方法 - Google Patents

トップゲート型トランジスタの形成方法 Download PDF

Info

Publication number
JP2014527710A
JP2014527710A JP2014520712A JP2014520712A JP2014527710A JP 2014527710 A JP2014527710 A JP 2014527710A JP 2014520712 A JP2014520712 A JP 2014520712A JP 2014520712 A JP2014520712 A JP 2014520712A JP 2014527710 A JP2014527710 A JP 2014527710A
Authority
JP
Japan
Prior art keywords
layer
gate
organic
gate layer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014520712A
Other languages
English (en)
Other versions
JP6073880B2 (ja
Inventor
フレイスナー,アーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambridge Display Technology Ltd
Original Assignee
Cambridge Display Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Display Technology Ltd filed Critical Cambridge Display Technology Ltd
Publication of JP2014527710A publication Critical patent/JP2014527710A/ja
Application granted granted Critical
Publication of JP6073880B2 publication Critical patent/JP6073880B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621Providing a shape to conductive layers, e.g. patterning or selective deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/481Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

基板上のトップゲート型トランジスタの形成方法は、ソースおよびドレイン電極を形成することと、有機半導体層および有機半導体層上の有機誘電体層を含む有機積層を、ソースおよびドレイン電極上に形成することと、第1材料の第1層および異なる第2材料の第2層を含む2層のゲート電極を形成することと、2層のゲート電極上にマスク材料の領域を選択的に堆積することと、マスク材料をマスクとして使用して前記第1ゲート層の部分を除去する第1プラズマエッチング工程を実行することと、第1ゲート層をマスクとして使用して第2ゲート層および有機積層の部分を除去する第2プラズマエッチング工程を実行し、それによって2層のゲート電極および有機積層のパターニングを行うこととを含む。【選択図】図2f

Description

本発明は、ガラスまたはプラスチックなどの基板上のトップゲート型トランジスタを形成する方法、対応するトップゲート型トランジスタ、トップゲート型トランジスタを含むディスプレイバックプレーン、バイオセンサおよびRFID(radio frequency identification)タグに関する。
薄膜トランジスタ(TFT)は、半導体自体が装置の基板を形成する従来のトランジスタとは対照的に、ガラスまたはプラスチックなどの個別の基板上に半導体の活性層を堆積して形成することができる装置である。さらに、現代のTFTは、シリコン、II−VI族半導体(例えばCdSe)または金属酸化物(例えばZnO)などの従来の無機半導体材料よりむしろ、有機半導体(OSC)を使用して形成することができる。これらは、有機薄膜トランジスタ(OTFT)と称され、従来のTFTを上回る際立った利点を有している。例えば、OSCが溶液から処理される場合は特に、製造コストを著しく減少させ、かつ、広範囲に拡張性を持たせる可能性を有している。さらに、OSCは機械的に柔軟性があり、無機半導体よりも比較的低温度で処理することができる。そのため、プラスチック箔などの柔軟であるが熱に弱い基板を使用することができ、その結果、柔軟性のある電子回路の製造を可能にする。OTFTが採用されているアプリケーションには、RFIDタグ、バイオセンサおよび電気泳動ディスプレイ用のバックプレーンが含まれる。また、OTFTは、上述の利点のため、例えば、有機発光ダイオード(OLED)ディスプレイ用のバックプレーンなどフラットパネルディスプレイ用のバックプレーンでの使用について関心が寄せられている。この場合、OTFTはアモルファスシリコンまたは多結晶シリコンに基づいた現在の標準的なバックプレーン技術の限界を克服する可能性を有している。
従来のOTFT装置の一例が図1に概略的に示されている。この装置を製造する代表的な工程は、ガラス基板10上のソース電極12およびドレイン電極14の範囲を定めることから始まる。1つ以上の有機層を含む有機積層20は、基板10、ソースおよびドレイン電極12、14上に形成される。図示の例では、まず有機半導体層20aが基板10、ソースおよびドレイン電極12、14上に形成され、次に、誘電体層20bが有機半導体層20a上に形成される。その後、ゲート電極30が誘電体層20b上に形成される。このトランジスタ構造はトップゲート型トランジスタと称することができる。
動作時は、ゲート電極30に与えられる信号に応答して、電荷担体がソースおよびドレイン電極12、14の間のチャネル領域を流れる。
従来のトップゲート型トランジスタ構造では、有機積層20が基板10上の全面、または少なくともソースおよびドレイン電極12、14の範囲を超えて延びる基板の実質的な領域に堆積され、その後、トップゲート電極がシャドウマスクを介してゲート金属または金属合金の蒸着により形成される。しかし、このような従来の構造では、ゲート電極はシャドウマスクによって単に粗くパターニングされるだけで、ソースおよびドレイン電極の間の間隔(例えば、ソースおよびドレイン電極の間の活性領域の長さまたはいわゆるトランジスタチャネル)がマイクロメートルオーダーであるのに対して、ミリメートルオーダーの横寸法を有しがちである。したがって、ゲート電極は、チャネル領域上のみならずソースおよびドレイン電極上の有機積層を覆う。ゲート電極とソース/ドレイン電極との間の重なりは、望ましくない寄生容量をもたらすことになる。また、この重なりは、任意のゲート漏れ、すなわち、有機積層を介してソースおよび/またはドレイン電極からゲート電極へ通過する不要なリーク電流を悪化させる。これらの影響は、OTFTの性能を悪化させる。さらに、このような寸法のゲート電極は、電子回路におけるOTFTの集積に弊害をもたらして、例えば、ディスプレイの画素サイズがOTFT装置の最大サイズに対して厳しい拘束を与えるディスプレイバックプレーンでのOTFTの使用を妨げることになる。
近年、隣接するOTFT装置の寄生結合を防止し、かつ、ゲート漏れを低減すべく、トランジスタチャネル領域内でもなく、導電性ゲート電極とソースおよび/またはドレイン電極との間に挟まれてもいない半導体材料を除去するための有機積層20のパターニングについてのアイディアにも関心が寄せられてきた。このような有機積層のパターニングは、例えば、ゲート電極をドライエッチングプロセスにおけるエッチングマスクとして使用することで実現することができる。しかし、従来のトップゲート型OTFT構造におけるゲート電極の比較的大きな寸法では、このような方法による有益な効果を制限することになる。なぜなら、パターニング後の有機積層の横寸法が活性チャネル領域よりもはるかに大きいためである。
ゲートがチャネル領域のみを覆い、かつ、ソースおよびドレイン電極との重なりを持たないかあるいは明確に定義されて良好に制御された重なりを有するようにゲート電極をパターニングすることは有益であろう。従来のOTFT構造とは対照的に、この重なりはミリメートルオーダーではなく、チャネル領域の寸法またはそれ以下のオーダーである。さらに、有機半導体材料がゲート電極およびチャネル領域の間にのみ存在するように連続して有機積層をパターニングすることは有益であろう。
しかし、トップゲート電極のパターニングは、下側に位置する傷つきやすい有機積層を損傷しないように注意を払う必要があるため、困難なものである。この課題は、本発明によって取り組まれるものである。
トップゲート電極および/または有機層のパターニングに関する周知の方法は、高解像度シャドウマスキング、フォトリソグラフィ、ウェットエッチングおよびドライエッチングを含む。
高解像度シャドウマスクを介した蒸着は、マイクロメートル範囲でのトップゲートパターニングに使用することができるが、良好なシャドウマスクの配置およびゲート電極の高分解能の特性を維持しつつ、数平方インチの基板を超えて拡大することは困難である。
フォトリソグラフィによるパターニングは、フォトマスクを介した感光性フォトレジスト材料の層への露光を含む。この光はフォトマスクを介して露光されるフォトレジストの化学構造を変化させ、その結果、続いて溶剤が付与されると、フォトレジストが現像される。すなわち、フォトレジストのある部分のみ(ポジ型またはネガ型フォトレジストのいずれが使用されたかに応じて露光部分または未露光部分のいずれか)が除去される。フォトリソグラフィによるOTFTの有機層のパターニング技術は、米国特許第7,344,928号明細書に開示されている。
フォトリソグラフィによるパターニングは、リフトオフ現像処理による金属トップゲート電極のパターニングにも使用することができる。この場合、フォトレジスト材料は有機積層の上面に塗布され、フォトレジストパターンはゲート電極が必要とされる領域からフォトレジストを除去することによって作成される。ゲート電極材料のブランケット蒸着の後、フォトレジストとその上に堆積した任意のゲート電極材料は、適切な溶剤現像液でリフトオフされ、その結果、ゲート電極材料が所要領域にのみ残る。OTFTにおける有機材料は、溶剤現像処理に対して非常に傷つきやすい傾向があり、非常に慎重に制御しなければ、この処理では、有機積層を損傷するか、あるいはフォトレジストだけでなく有機積層全体を単にリフトオフすることになってしまう。さらに、フォトリソグラフィは、高価なパターニング方法である。
ウェットエッチングによるパターニングの方法は、まず、有機積層上でのトップゲート電極材料のブランケット堆積を含む。続いて、この方法は、ウェットエッチングの間保護されるゲート電極材料の領域、つまり実際のゲート電極を形成する領域を覆う、パターニングされたマスクの形成を含む。パターニングされたマスクの形成は、例えばフォトリソグラフィによって行うことができる。その場合、フォトレジストは、フォトレジストが露光されたゲート電極材料の領域上でウェットエッチングの間に除去されるような方法でパターニングされた後に現像される。このウェットエッチング方法は、上述したリフトオフ処理の使用を回避しながらも、自身の前述の関連する欠点を伴う現像工程を含んでいる。パターニングされたマスクによって露光された状態にあるゲート電極材料は、酸などのエッチング液を使用することによって、一般的には、エッチング液の溶液に基板を浸すことによってエッチングされる。しかし、OTFTにおける有機材料は、この種のエッチング液に非常に傷つきやすい傾向があり、非常に慎重に制御しなければ、ウェットエッチング方法では、ゲート電極材料の所望の(露光された)領域だけでなく、有機積層全体を損傷するか、あるいは単にリフトオフすることになってしまう。
一方、ドライエッチングによるパターニングは、プラズマエッチング剤を使用しており、フォトリソグラフィおよびウェットエッチングによる上述したパターニングの欠点の影響を被ることはない。しかし、ドライエッチングもまた、第一に、保護エッチングマスクの形成を必要とする。このエッチングマスクが例えばフォトリソグラフィによって製造される場合は、上述のような制限があてはまる。ドライエッチングによるOTFTの有機層のパターニングの一技術は、米国特許出願公開第2009/0272969号明細書(およびその親出願公開第2006/216852号明細書)に開示されている。
それにもかかわらず、有機材料のパターニングがマスクを除去するためのその後の洗浄工程が続く、追加的なワックスまたはグリースのマスキング工程を必要とするという点で、この従来のドライエッチングパターニング技術には限界がある。すなわち、有機材料およびその後にゲート電極をパターニングするための、洗浄工程が加わる、2つの個別のマスキング工程が必要である。これらの追加的工程は、製造工程に望ましくない余分な複雑さを与えることになる。
それゆえ、ドライエッチング工程に基づき、かつ、フォトリソグラフィの使用を回避するような、(好ましくは、トップゲート電極の下側に位置する有機積層と共に)トップゲート電極をパターニングするための代替的方法を見出すことが有利であろう。
米国特許第7,344,928号明細書 米国特許出願公開第2009/0272969号明細書 米国特許出願公開第2006/216852号明細書
本発明の第1の態様によれば、基板上のトップゲート型トランジスタの形成方法であって、
基板上にソースおよびドレイン電極を形成することと、
基板とソースおよびドレイン電極上の有機半導体層および有機半導体層上の有機誘電体層を含む有機積層を、基板とソースおよびドレイン電極上に形成することと、
第1ゲート層が第2ゲート層上に形成され、第2ゲート層が有機積層上に形成された、第1材料の第1層および異なる第2材料の第2層を含む2層のゲート電極を形成することと、
2層のゲート電極上にマスク材料の領域を選択的に堆積することと、
マスク材料をマスクとして使用して第1ゲート層の部分を除去する第1プラズマエッチング工程を実行することと、
第1ゲート層をマスクとして使用して第2ゲート層および有機積層の部分を除去する第2プラズマエッチング工程を実行し、それによって、2層のゲート電極および有機積層のパターニングを行うこととを含む方法が提供される。
第1プラズマエッチング工程において、第2ゲート層ではなく第1ゲート層のみがエッチング除去され、第2ゲート層が実質的にそのまま残る。さらに、選択的に堆積されたマスク材料は、第1および第2ゲート層の両方がゲート領域に残るように、第1プラズマエッチング工程を防ぐように覆う。この第1プラズマエッチング工程の選択性は、特定の深さまでのみエッチングするようにエッチングの時間および/または強度を制御することによって実現してもよい。
第1ゲート層は、第2プラズマエッチングに対して第2ゲート層よりも強い耐性を有する材料から形成される。したがって、第2プラズマエッチング工程が行われるとき、既存の第1ゲート層自体は、(2層のゲート自体のエッチングに耐えるだけでなく)第2ゲート層とその下の有機積層のパターニングのためのマスクとして作用する。したがって、2層のゲートは、ウェットエッチングや高価なフォトリソグラフィの必要性を回避し、かつ、米国特許出願公開第2009/0272969号明細書に記載の有機材料およびゲート電極のパターニングのための2つの個別のマスキング工程の必要性を回避しつつ、ゲート電極および有機積層のパターニングを有利に行うことができる。
特に好ましい実施形態では、第2プラズマエッチング工程はマスク材料の除去を含む。第2プラズマエッチングは、ゲート電極および有機積層のパターニングと同じ工程で、残存マスク材料を除去するために使用することができるので、米国特許出願公開第2009/0272969号明細書に記載の個別の洗浄工程の必要性を有利に回避する。
さらなる実施形態では、第2ゲート層は、第1ゲート層よりも実質的に厚い。
さらに他の実施形態では、第1ゲート層の材料はアルミニウム、クロム、ニッケルおよびそれらの合金のうちの一つである。
さらにその他の実施形態では、第1ゲート層の材料はAl、MgOおよびSCのうちの一つである。
さらに他の実施形態では、第2ゲート層の材料はチタン、タングステン、モリブデン、タンタル、ニオブおよびそれらの合金のうちの一つである。
さらなる実施形態では、この方法は、アルゴンプラズマスパッタエッチングによる第1プラズマエッチング工程の実行を含む。
さらなる実施形態では、この方法は、塩素プラズマエッチングによる第1プラズマエッチング工程の実行を含む。
さらなる実施形態では、この方法は、酸素−フッ素プラズマエッチングによる第2プラズマエッチング工程の実行を含む。
さらにその他の実施形態では、マスク材料は有機マスク材料を含む。
本発明の第2の態様によれば、基板上に形成されるトップゲート型トランジスタであって、
基板上に形成されるソースおよびドレイン電極と、
基板とソースおよびドレイン電極上の有機半導体層および有機半導体層上の有機誘電体層を含む、基板とソースおよびドレイン電極上に形成される有機積層と、
第1ゲート層が第2ゲート層上に形成され、第2ゲート層が有機積層上に形成された第1材料の第1層および異なる第2材料の第2層を含む有機積層上に形成された2層のゲート電極とを含む、トップゲート型トランジスタが提供される。
本発明の第3の態様によれば、第2の態様に記載のトップゲート型トランジスタを含むOLEDディスプレイ用のバックプレーンが提供される。
本発明の第4の態様によれば、第2の態様に記載のトップゲート型トランジスタを含むフラットパネルディスプレイ用のバックプレーンが提供される。
本発明の第5の態様によれば、第2の態様に記載のトップゲート型トランジスタを含む電気泳動ディスプレイ用のバックプレーンが提供される。
本発明の第6の態様によれば、第2の態様に記載のトップゲート型トランジスタを含むバイオセンサが提供される。
本発明の第7の態様によれば、第2の態様に記載のトップゲート型トランジスタを含むRFIDタグが提供される。
本発明をより理解するために、かつ、本発明の実施方法を示すために、添付の図面を実施例として参照する。
有機薄膜トランジスタの層を通る概略断側面図である。 本発明の第1の態様による有機薄膜トランジスタを形成するための処理工程を示す模式図である。 本発明の第1の態様による有機薄膜トランジスタを形成するための処理工程を示す模式図である。 本発明の第1の態様による有機薄膜トランジスタを形成するための処理工程を示す模式図である。 本発明の第1の態様による有機薄膜トランジスタを形成するための処理工程を示す模式図である。 本発明の第1の態様による有機薄膜トランジスタを形成するための処理工程を示す模式図である。 本発明の第1の態様による有機薄膜トランジスタを形成するための処理工程を示す模式図である。
以下の例では、傷つきやすい有機積層の上面に接触している金属ゲートをパターニングするために、プラズマドライエッチング工程のみを使用して、二段階金属2層エッチング工程においてインクジェット印刷マスク材料を採用している。したがって、フォトリソグラフィ、ウェットエッチングおよび金属インクのインクジェット印刷が不要になる。
本発明は、OTFTにおける傷つきやすい有機積層の上面に接触しているトップゲート金属のパターニングを可能にする。本発明では、ウェットエッチング工程ではなく、ドライエッチング工程のみを採用しているので、OTFTを酸または塩基などのエッチング液に浸す必要がなくなるため、有機層を完全な状態に保つ。本発明は、マスク材料のパターニングのためにインクジェット印刷を使用しているので、高価なフォトリソグラフィを排除し、大きな基板サイズへの拡張性を持たせることが可能になる。本発明は、インクジェット印刷工程においてインクジェット印刷が容易なインクを多数採用しているので、金属インクの印刷の複雑な作業を不要にし、関連するアニール処理を排除する。
再び図1を参照して、従来のトップゲート型OTFTにおいて、ゲート電極30は、トランジスタ構造の他の層の全てが堆積された後、ゲート誘電体20b上に堆積される。OTFTにおいて、金属トップゲート30の製造は、有機積層20を損傷することなく行われなければならないために困難である。本発明は、先に述べた従来の技術の欠点を回避しつつ、トップゲート金属電極30’の製造を可能にする。
ここで、例示的な工程を、図2a〜図2fを参照して説明する。図2aは、トップゲート金属の堆積前の部分的に完成したOTFT装置を示す。基板とソースおよびドレイン金属電極とを覆う有機積層20は、(図1に示す層20aおよび20bと同類であるが、後にパターニングされる)有機半導体層および有機半導体層上の誘電体層を含む。当業者にとって公知であるように、有機積層は、より複雑な構成においては追加の層を含んでもよい。
有機積層20で使用される半導体は、任意の適切な有機半導体とすることができ、当業者にとって公知の例として挙げることができる。例えば、有機半導体は、溶液から加工される可溶性小分子を含んだ、蒸発によって加工される小分子またはポリマーであってもよい。小分子の例としては、テトラセン、ペンタセンおよび後者の可溶性誘導体であるTIPSペンタセン(6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン)が挙げられる。高分子有機半導体の例としては、P3HT(ポリ3−ヘキシルチオフェン)およびポリフルオレンが挙げられる。
有機積層20における誘電体は、任意の有機誘電体とすることができ、当業者にとって公知の例として挙げることができる。有機誘電体は、パーフルオロポリマー、PMMA(ポリ(メチルメタクリレート))およびポリスチレンであってもよい。
有機積層20は、スピンコーティング、スプレーコーティング、ディップコーティング、スロットダイコーティング、ブレードコーティング、ドロップキャスティング、インクジェット印刷、グラビア印刷、フレキソ印刷、レーザー転写印刷、ノズル印刷または蒸着などの任意の適切な技術によって塗布することができる。
ソースおよびドレイン電極12、14は、例えば酸素−フッ素プラズマに耐えるクロム(Cr)などの、第2プラズマ工程P2(下記参照)によって容易にドライエッチングされていない金属または金属合金を含む。酸素−フッ素プラズマとは、酸素(O)およびフッ素化炭化水素(例えばCFまたはCHF)を供給ガスとして使用するプラズマを指す。ソースおよびドレイン電極12、14は、フォトリソグラフィまたはシャドウマスク蒸着などの任意の適切な技術によって形成されてもよい。
効率的なOTFT装置のために、ゲート電極30’は、誘電体層20a上にパターニングされる方法で形成されてもよい。OTFT性能の向上およびディスプレイバックプレーン、RFIDタグおよびバイオセンサなどの有機電子回路の統合のためには、50μmまたはそれ以下の小さい形状が好ましい。
図2bに示すように、金属2層は、例えば物理蒸着技術によって、あるいは金属インクから有機積層20上にブランケット堆積される。好ましい実施形態では、金属インクの必要性を回避するために、金属2層30’は、熱またはスパッタなどの蒸着によって堆積される。第2金属層M2は有機積層20上(誘電体20a上)に堆積され、第1金属層M1はその後に第2金属層M2の上面に堆積される(つまり、第1金属層M1は下部の第2金属層M2に対して上部の金属層となる)。
第2金属M2は、例えば酸素―フッ素プラズマでドライエッチングすることができるチタン(Ti)のような、第2プラズマ工程P2において容易にプラズマドライエッチングできる金属である。これに対し、第1金属M1は、例えば酸素―フッ素プラズマに耐えるアルミニウム(Al)のような、第2プラズマエッチング工程P2において容易にドライエッチングできない金属である(M1はプラズマエッチング工程P2に耐える)。
好ましくは、第1金属層M1は、第2金属層M2より薄く、第2プラズマエッチング工程P2に対する耐性を維持しつつも可能な限り薄いことが理想的である。例えば、M1の厚みは、2nmから200nmの間、好ましくは、5nmから100nmの間、さらに好ましくは、10nmから30nmの間であってもよい。例えば、M2の厚みは、20nmから500nmの間、好ましくは、50nmから250nmの間、さらに好ましくは、75nmから150nmの間であってもよい。
図2cに戻って、次に、金属2層30’上にマスクパターン40を形成するためのマスク材料を選択的に堆積するために、インクジェットプリンタ50が使用される。マスク材料は、インクジェット印刷されたマスク40の形成層の厚みが第1プラズマエッチング工程P1に耐えるのに十分である限り、UV硬化性のある有機インク、相変化(熱溶融性)材料または溶剤ベースの材料であってもよい(下記参照)。インクジェット印刷されたマスク40は、図2dに示されている。インクジェット印刷されたマスクの解像度を高め、かつ、形状を縮小するために、様々な技術を使用することができる。例えば光パターニングが可能なぬれ性を持つ感光性自己組織化単分子膜(SAM)を採用することによって、第1金属層M1の表面におけるぬれ性の、パターニングされたコントラストを提供することができる。
図2eに示すように、インクジェット印刷されたマスク40のパターンは、第1プラズマエッチング工程P1によって第1金属層M1へ転写される。第1プラズマエッチング工程P1の結果が、図2eに示すような、選択的に除去された(つまり、パターニングされた)第1金属層M1である。第1プラズマエッチング工程P1は、インクジェット印刷されたマスク40によって保護されていない第1金属層M1のエッチングが可能なプラズマドライエッチング工程であり、例えば、アルミニウム(Al)の第1金属層M1をエッチングすることができるような、アルゴンプラズマスパッタエッチングまたは(プラズマがCl/BCl供給ガスに基づく)塩素プラズマエッチングによって行ってもよい。
上述したように、第1金属層M1は薄い層であることが好ましく、その結果、第1プラズマエッチング工程P1のエッチング時間を最小にすることが好ましい。インクジェット印刷されたマスク40の最小の厚みは、マスク40によって覆われていない領域において第1金属層M1をエッチングで取り去る間に、第1プラズマエッチングP1に耐えるために必要とされるように与えられる。アルゴンプラズマスパッタエッチングを使用することは、Alなどの金属およびマスク材料などの有機材料との間ではCl/BClプラズマなどの反応性プラズマよりも選択的ではないので、この目的のために有益である。
図2e〜図2fを参照して、続くプラズマエッチング工程P2において、第2金属M2および有機積層20の覆われていない領域の両方がプラズマエッチングされる間、パターニングされた第1金属層M1はエッチングマスクとして機能する。これと同時に、有機マスク材料は酸素または酸素−フッ素プラズマによって容易にドライエッチングされるため、パターニングされた第1金属層M1の上面に残存する有機マスク材料は、第2プラズマエッチングP2によって除去される。図2fは、パターニングされた最終のトップゲートOTFTを示している。
なお、当然のことながら、上述の実施形態は、例としてのみ記述されているものである。
例えば、第1ゲート層の代替的材料は、酸素―フッ素プラズマに耐えることができる、アルミニウム(Al)、クロム(Cr)、ニッケル(Ni)およびそれらの金属合金を含む。さらに、第1ゲート層は、例えばAl、MgOおよびSCなどの全てが酸素―フッ素プラズマに耐えることができる酸化物を含む非金属であってもよい。この場合、第1ゲート層には導電性がなく、第2ゲート層のみが実際の導電性ゲート電極材料として機能するであろう。
さらに、第2ゲート層の代替的な材料は、全てが酸素―フッ素プラズマにおいてドライエッチング可能なチタン(Ti)、タングステン(W)、モリブデン(Mo)、タンタル(Ta)、ニオブ(Nb)およびそれらの金属合金を含む。
ソースおよびドレイン電極は、金(Au)、プラチナ(Pt)、パラジウム(Pd)およびそれらの金属合金で形成されてもよい。
さらに、インクジェット印刷されたマスクの主な機能は、プラズマエッチングに対するバリアを形成することであるため、マスクの形成層の厚みが第1ゲート層を(例えばスパッタエッチングによって)エッチングする間に、第1プラズマエッチング工程P1に耐えるのに十分厚みがあることを条件に、ほとんどの種類の有機インクをマスク材料として使用することができる。したがって、通常、日常的にグラフィック印刷で使用されるインクでさえも適切なものとすることができる。インクジェット印刷されたマスクとして使用される材料の幾つかの例を以下に挙げる。
インクは、例えばSunChemical製のSunJet Crystal(登録商標)、FUJIFILM Sericol製のUvijet、Collins Ink Corporation製のC−Jet、Microchem製のフォトレジストSU−8などのUV硬化型インクであってもよい。この後者の材料をインクジェット印刷する例は、Reactive&Functional Polymers 68(2008)1052の論文に挙げられている。インクはまた、例えば、Dimatix Fujifilm製のSpectra(登録商標)Sabre Hot Melt、または、例えばSigma−Aldrichより入手可能な、エルカ酸アミドなどの熱溶融性またはワックス状のインクであってもよい。インクはまた、例えばFUJIFILM Sericol製のColor+、または、例えばSigma−Aldrichより入手可能な、水および他の極性溶剤に可溶なポリビニルピロリドン、または、例えばSigma−Aldrichより入手可能な、アルコール、エーテル、ケトンおよびエステルに可溶なポリ(4―ビニルフェノール)などの溶剤系であってもよい。
なお、他の関連する回路、保護層および表面修飾層などの明らかな特定の特徴を、本明細書で示した図面を以て明確にすることは省略する。このような特徴は、当業者にとって公知の技術である。
他の変形例は、ここに開示を受けた当業者にとって自明であろう。本発明の範囲は記載された実施形態によって限定されるものではなく、添付された特許請求の範囲によってのみ限定される。

Claims (29)

  1. 基板上のトップゲート型トランジスタの形成方法であって、
    前記基板上にソースおよびドレイン電極を形成することと、
    前記基板と前記ソースおよびドレイン電極上の有機半導体層および前記有機半導体層上の有機誘電体層を含む有機積層を、前記基板と前記ソースおよびドレイン電極上に形成することと、
    第1ゲート層が第2ゲート層上に形成され、前記第2ゲート層が前記有機積層上に形成された、第1材料の第1層および異なる第2材料の第2層を含む2層のゲート電極を形成することと、
    前記2層のゲート電極上にマスク材料の領域を選択的に堆積することと、
    マスク材料をマスクとして使用して前記第1ゲート層の部分を除去する第1プラズマエッチング工程を実行することと、
    前記第1ゲート層をマスクとして使用して前記第2ゲート層および前記有機積層の部分を除去する第2プラズマエッチング工程を実行し、それによって前記2層のゲート電極および前記有機積層のパターニングを行うこととを含む、方法。
  2. 前記第2プラズマエッチング工程もまた、前記マスク材料の除去をさらに含む、請求項1に記載の方法。
  3. 前記第2ゲート層は、前記第1ゲート層よりも実質的に厚い、請求項1または2に記載の方法。
  4. 前記第1ゲート層は2nmから200nmの間の厚みを有する、請求項1に記載の方法。
  5. 前記第2ゲート層は20nmから500nmの間の厚みを有する、請求項1に記載の方法。
  6. 前記第1ゲート層の材料はアルミニウム、クロム、ニッケルおよびそれらの合金のうちの一つである、請求項1から5のいずれか一項に記載の方法。
  7. 前記第1ゲート層の材料はAl、MgOおよびSCのうちの一つである、請求項1から6のいずれか一項に記載の方法。
  8. 前記第1ゲート層の材料はアルミニウムである、請求項6に記載の方法。
  9. 前記第2ゲート層の材料はチタン、タングステン、モリブデン、タンタル、ニオブおよびそれらの合金のうちの一つである、請求項1から8のいずれか一項に記載の方法。
  10. 前記第2ゲート層の材料はチタンである、請求項9に記載の方法。
  11. アルゴンプラズマスパッタエッチングによる前記第1プラズマエッチング工程の実行を含む、請求項1から10のいずれか一項に記載の方法。
  12. 塩素プラズマエッチングによる前記第1プラズマエッチング工程の実行を含む、請求項1から11のいずれか一項に記載の方法。
  13. 酸素−フッ素プラズマエッチングによる前記第2プラズマエッチング工程の実行を含む、請求項1から12のいずれか一項に記載の方法。
  14. 前記マスク材料は有機マスク材料を含む、請求項1から13のいずれか一項に記載の方法。
  15. インクジェット印刷による前記マスク材料の領域の選択的な堆積を含む、請求項1から14のいずれか一項に記載の方法。
  16. 基板上に形成されるトップゲート型トランジスタであって、
    前記基板上に形成されるソースおよびドレイン電極と、
    前記基板と前記ソースおよびドレイン電極上の有機半導体層および前記有機半導体層上の有機誘電体層を含む、前記基板と前記ソースおよびドレイン電極上に形成される有機積層と、
    第1ゲート層が第2ゲート層上に形成され、前記第2ゲート層が前記有機積層上に形成された、第1材料の第1層および異なる第2材料の第2層を含む前記有機積層上に形成された2層のゲート電極とを含む、トップゲート型トランジスタ。
  17. 前記第2ゲート層は、前記第1ゲート層よりも実質的に厚い、請求項16に記載のトップゲート型トランジスタ。
  18. 前記第1ゲート層は2nmから200nmの間の厚みを有する、請求項16に記載のトップゲート型トランジスタ。
  19. 前記第2ゲート層は20nmから500nmの間の厚みを有する、請求項16に記載のトップゲート型トランジスタ。
  20. 前記第1ゲート層の材料はアルミニウム、クロム、ニッケルおよびそれらの合金のうちの一つである、請求項16から19のいずれか一項に記載のトップゲート型トランジスタ。
  21. 前記第1ゲート層の材料はAl、MgOおよびSCのうちの一つである、請求項16から19のいずれか一項に記載のトップゲート型トランジスタ。
  22. 前記第1ゲート層の材料はアルミニウムである、請求項20に記載のトップゲート型トランジスタ。
  23. 前記第2ゲート層の材料はチタン、タングステン、モリブデン、タンタル、ニオブおよびそれらの合金のうちの一つである、請求項16から19のいずれか一項に記載のトップゲート型トランジスタ。
  24. 前記第2ゲート層の材料はチタンである、請求項23に記載のトップゲート型トランジスタ。
  25. 請求項16から24のいずれか一項に記載のトップゲート型トランジスタを含む、OLEDディスプレイ用のバックプレーン。
  26. 請求項16から24のいずれか一項に記載のトップゲート型トランジスタを含む、フラットパネルディスプレイ用のバックプレーン。
  27. 請求項16から24のいずれか一項に記載のトップゲート型トランジスタを含む、電気泳動ディスプレイ用のバックプレーン。
  28. 請求項16から24のいずれか一項に記載のトップゲート型トランジスタを含む、バイオセンサ。
  29. 請求項16から24のいずれか一項に記載のトップゲート型トランジスタを含む、RFIDタグ。
JP2014520712A 2011-07-21 2012-07-13 トップゲート型トランジスタの形成方法 Expired - Fee Related JP6073880B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB1112548.1A GB201112548D0 (en) 2011-07-21 2011-07-21 Method of forming a top-gate transistor
GB1112548.1 2011-07-21
PCT/GB2012/000594 WO2013011257A1 (en) 2011-07-21 2012-07-13 Method of forming a top gate transistor

Publications (2)

Publication Number Publication Date
JP2014527710A true JP2014527710A (ja) 2014-10-16
JP6073880B2 JP6073880B2 (ja) 2017-02-01

Family

ID=44586947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014520712A Expired - Fee Related JP6073880B2 (ja) 2011-07-21 2012-07-13 トップゲート型トランジスタの形成方法

Country Status (8)

Country Link
US (1) US20140151679A1 (ja)
JP (1) JP6073880B2 (ja)
KR (1) KR20140047133A (ja)
CN (1) CN103703582A (ja)
DE (1) DE112012003055T8 (ja)
GB (2) GB201112548D0 (ja)
TW (1) TWI549195B (ja)
WO (1) WO2013011257A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3432348A4 (en) * 2016-02-01 2019-03-20 Ricoh Company, Ltd. FIELD EFFECT TRANSISTOR, METHOD FOR MANUFACTURING THE SAME, DISPLAY ELEMENT, DISPLAY APPARATUS, AND SYSTEM
CN110392938B (zh) * 2016-12-19 2023-11-14 康宁股份有限公司 极性弹性体微结构及其制造方法
CN106711050A (zh) * 2016-12-19 2017-05-24 深圳市华星光电技术有限公司 一种薄膜晶体管的制备方法
DE102017100929A1 (de) * 2017-01-18 2018-07-19 Osram Oled Gmbh Verfahren zur Herstellung eines organischen elektronischen Bauelements
US20190081277A1 (en) * 2017-09-13 2019-03-14 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Oled display panel packaging method

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5487646A (en) * 1977-12-20 1979-07-12 Ibm Selective etching method
JPH10270712A (ja) * 1997-03-25 1998-10-09 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ・デバイスの構造
JPH11354517A (ja) * 1998-06-11 1999-12-24 Toshiba Corp 半導体装置およびその製造方法
JP2000173980A (ja) * 1998-12-09 2000-06-23 Sony Corp ドライエッチング方法
JP2000232107A (ja) * 1999-02-12 2000-08-22 Mitsubishi Electric Corp 半導体装置のパターン形成方法
JP2006156752A (ja) * 2004-11-30 2006-06-15 Sony Corp 有機半導体材料層のパターニング方法、半導体装置の製造方法、電界発光有機材料層のパターニング方法、有機エレクトロルミネッセンス表示装置の製造方法、導電性高分子材料層のパターニング方法、及び、配線層の形成方法
JP2006237402A (ja) * 2005-02-25 2006-09-07 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007294851A (ja) * 2006-04-20 2007-11-08 Lg Phillips Lcd Co Ltd 有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法
JP2007318024A (ja) * 2006-05-29 2007-12-06 Dainippon Printing Co Ltd 有機半導体素子、および、有機半導体素子の製造方法
JP2010140980A (ja) * 2008-12-10 2010-06-24 Sony Corp 機能性有機物素子及び機能性有機物装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946551A (en) * 1997-03-25 1999-08-31 Dimitrakopoulos; Christos Dimitrios Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
US5981970A (en) * 1997-03-25 1999-11-09 International Business Machines Corporation Thin-film field-effect transistor with organic semiconductor requiring low operating voltages
JP4610173B2 (ja) * 2003-10-10 2011-01-12 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR100719547B1 (ko) 2005-03-24 2007-05-17 삼성에스디아이 주식회사 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치
KR101169079B1 (ko) * 2005-05-13 2012-07-26 엘지디스플레이 주식회사 유기 박막 트랜지스터 및 그 제조 방법과, 이를 이용한디스플레이 장치 및 그 제조 방법
US7344928B2 (en) 2005-07-28 2008-03-18 Palo Alto Research Center Incorporated Patterned-print thin-film transistors with top gate geometry
KR101163576B1 (ko) * 2006-04-20 2012-07-06 엘지디스플레이 주식회사 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR101251376B1 (ko) * 2006-08-11 2013-04-05 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
JP2008235402A (ja) * 2007-03-19 2008-10-02 Toshiba Corp 半導体装置およびその製造方法
US7566628B2 (en) * 2007-06-15 2009-07-28 Spansion Llc Process for making a resistive memory cell with separately patterned electrodes
WO2010000806A1 (en) * 2008-07-02 2010-01-07 Imec Rfid device
GB2469331A (en) * 2009-04-09 2010-10-13 Tech Universit T Graz OFET-based sensor with organic gate dielectric for detecting an analyte

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5487646A (en) * 1977-12-20 1979-07-12 Ibm Selective etching method
JPH10270712A (ja) * 1997-03-25 1998-10-09 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ・デバイスの構造
JPH11354517A (ja) * 1998-06-11 1999-12-24 Toshiba Corp 半導体装置およびその製造方法
JP2000173980A (ja) * 1998-12-09 2000-06-23 Sony Corp ドライエッチング方法
JP2000232107A (ja) * 1999-02-12 2000-08-22 Mitsubishi Electric Corp 半導体装置のパターン形成方法
JP2006156752A (ja) * 2004-11-30 2006-06-15 Sony Corp 有機半導体材料層のパターニング方法、半導体装置の製造方法、電界発光有機材料層のパターニング方法、有機エレクトロルミネッセンス表示装置の製造方法、導電性高分子材料層のパターニング方法、及び、配線層の形成方法
JP2006237402A (ja) * 2005-02-25 2006-09-07 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007294851A (ja) * 2006-04-20 2007-11-08 Lg Phillips Lcd Co Ltd 有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法
JP2007318024A (ja) * 2006-05-29 2007-12-06 Dainippon Printing Co Ltd 有機半導体素子、および、有機半導体素子の製造方法
JP2010140980A (ja) * 2008-12-10 2010-06-24 Sony Corp 機能性有機物素子及び機能性有機物装置

Also Published As

Publication number Publication date
GB201112548D0 (en) 2011-08-31
GB2507214A (en) 2014-04-23
CN103703582A (zh) 2014-04-02
TW201310548A (zh) 2013-03-01
US20140151679A1 (en) 2014-06-05
KR20140047133A (ko) 2014-04-21
WO2013011257A1 (en) 2013-01-24
TWI549195B (zh) 2016-09-11
GB201400693D0 (en) 2014-03-05
DE112012003055T8 (de) 2014-06-05
DE112012003055T5 (de) 2014-04-24
JP6073880B2 (ja) 2017-02-01
GB2507214B (en) 2016-01-06

Similar Documents

Publication Publication Date Title
JP6073880B2 (ja) トップゲート型トランジスタの形成方法
JP2010040897A (ja) 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
US7459400B2 (en) Patterned structures fabricated by printing mask over lift-off pattern
US8623695B2 (en) Method for producing semiconductor device
WO2011122205A1 (ja) 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置
JP4984416B2 (ja) 薄膜トランジスタの製造方法
EP2889911B1 (en) Organic thin film transistor array substrate, method for manufacturing same, and display device
JP2009272523A (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法
WO2008093854A1 (ja) 薄膜半導体装置の製造方法および薄膜半導体装置
JP2009277832A (ja) パターン形成方法、半導体装置の製造方法、および表示装置の製造方法
JP2010093093A (ja) 半導体装置およびその製造方法
US9716135B2 (en) Organic thin film transistor array substrate and fabrication method thereof
US8153512B2 (en) Patterning techniques
JP5700291B2 (ja) 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置
JP2009239033A (ja) 有機薄膜トランジスタまたは/および有機薄膜トランジスタアレイの製造方法と有機薄膜トランジスタ、有機薄膜トランジスタアレイ
JP2010135584A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP5375058B2 (ja) 薄膜トランジスタアレイ及びその製造方法
EP2351115B1 (en) Method for the formation of an electronic device
JP2008153354A (ja) 有機半導体パターンの形成方法および半導体装置の製造方法
JP2007243001A (ja) 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
JP2009302441A (ja) 有機tft
JP2007134630A (ja) 有機薄膜トランジスタの製造方法
JP2011258777A (ja) 半導体素子の製造方法
JP5200408B2 (ja) 薄膜トランジスタの製造方法
KR100839301B1 (ko) 유기박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170105

R150 Certificate of patent or registration of utility model

Ref document number: 6073880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees