JP2014517516A - 磁気共鳴歳差現象と２重スピンフィルター効果とを利用するスピン伝達トルク磁気メモリ素子 - Google Patents

Abstract

本発明は磁気メモリ素子に関し、一定な飽和磁化値を有する水平方向可変磁化層である自由磁性層をさらに包含して、従来磁気メモリ素子に比べてスイッチング電流が顕著に減少して素子の高集積化具現が可能であり、磁化反転に必要である臨界電流密度を低くして素子の消費電力を低減させることができる。また、固定磁性層から発生する漏洩磁気場効果を低減して記録された磁化情報が熱的に安定性を有する。

Description

本発明は磁気メモリ素子に関し、より詳細には垂直異方性を有する自由層に水平異方性を有する自由磁性層を挿入して、電流注入の時に素子自体的に交流磁気場を誘導させて、臨界電流密度を低くすることができ、磁化の方向が互いに反対である２つの固定磁性層を含んで固定磁性層から発生する漏洩磁気場による素子の特性が劣化されないスピン伝達トルク磁気メモリ素子に関する。

強磁性体とは、外部から強い磁気場を印加されなくとも自発的に磁化なる物質を言う。２つの強磁性体の間に非磁性体を挿入したスピンバルブ構造（第１磁性体／非磁性体／第２磁性体）で２つの磁性層の相対的な磁化方向に沿って電気抵抗が異なるになる巨大な磁気抵抗効果が発生し、これはスピンバルブ構造でアップスピンとダウンスピンとが感じる電気抵抗が異なるので、発生する。このような巨大な磁気抵抗効果はハードディスクに記録された情報を読み出すためのセンサーの核心技術として広く利用されている。

巨大な磁気抵抗効果は２つの磁性層の相対的な磁化方向が電流の流れを制御する現象を記述する反面、ニュートンの第３法則である作用−反作用の法則にしたがって印加された電流を利用して磁性層の磁化方向を制御することもやはり可能である。スピンバルブ構造に電流を印加して、第１磁性体（固定磁性層）によってスピン分極された電流が第２磁性体（自由磁性層）を通過しながら、自分のスピン角運動量を伝達するようになり、これをスピン伝達トルク（Ｓｐｉｎ−ｔｒａｎｓｆｅｒ−ｔｏｒｑｕｅ）と称する。スピン伝達トルクを利用して自由磁性層の磁化を反転させるか、或いは持続的に回転させる素子がＩＢＭ社から提案され、以後実験的に糾明された。特に、スピン伝達トルク現象を利用する磁気メモリ素子はＤＲＡＭ（ｄｙｎａｍｉｃｓ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）を代替する新しいメモリ素子として脚光を浴びている。

基本的な磁気メモリ素子は前記記述したようにスピンバルブ構造を有する。即ち、下記の図１のように従来の磁気メモリ素子１００は下部電極／第１磁性体（固定磁性層）１０１／非磁性体１０２／電流によって磁化の方向が変わる第２磁性体（自由磁性層）１０３／上部電極の構造を有する。外部から印加される電流又は磁気場によって第２磁性体の磁化反転が誘導され、前記記述したように巨大な磁気抵抗効果によって高い抵抗と低い抵抗とが現われる。これを“０”又は“１”の情報として記録する磁気メモリ素子に応用が可能である。

自由層の磁化を制御するために外部磁気場を利用する場合、素子の大きさが小さくなるほど、半選択セル（ｈａｌｆ−ｓｅｌｅｃｔｅｄ ｃｅｌｌ）の問題が発生して素子の高集積化に制約を伴う。反面、素子に電圧を印加して発生するスピン伝達トルクを利用する場合には、素子の大きさに関わらず、選択的なセルの磁化反転が容易である。前記記述したスピン伝達トルクの物理的な器具にしたがえば、自由磁性層で発生するスピン伝達トルクの大きさは印加された電流密度（又は電圧）の量に比例し、自由磁性層の磁化反転のための臨界電流密度が存在する。固定層と自由層とが全て垂直異方性を有する物質で構成する場合、臨界電流密度Ｊｃは下記の［数式１］の通りである。

素子の高集積化のためにセルの大きさを小さくすれば、常温での熱エネルギーによって記録された磁化方向が任意的に変わる現象が発生する。これは越常磁性限界として、記録された磁気情報が望まないように消える問題を生じる。熱エネルギーを克服して平均的に磁化方向が維持される時間（τ）は下記の［数式２］の通りである。

前記［数式２］で、τ_０は試図周波数の逆数に１ｎｓ程度であり、Ｋ_ｅｆｆは自由磁性層の有効磁気異方性エネルギー密度（＝Ｈ_{Ｋ、ｅｆｆ}Ｍ_Ｓ／２）、Ｖは素子の体積、ｋ_Ｂはボルツマン常数（＝１．３８１×１０^−１６ｅｒｇ／Ｋ）、Ｔはケルビン温度である。

ここで、Ｋ_ｅｆｆＶ／ｋ_ＢＴを磁気メモリ素子の熱的安定性ファクタ（Δ）として定義する。磁気メモリ素子が不揮発性特性を維持するためには一般的にΔ＞５０の条件が満足されなければならない。セルの大きさの減少にしたがって自由層の体積（Ｖ）が減少すれば、Δ＞５０を満足させるために、Ｋ_ｅｆｆを増加させなければならない。その結果、前記［数式１］にしたがってＪ_ｃが増加するようになる。

このように、磁気メモリ素子のΔとＪ_ｃとが全てＫ_ｅｆｆに比例するので、素子を商用化するためには十分に高いΔと十分に低いＪ_ｃを満足させなければならない。のみならず、一般的にＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスター素子で提供できる電流の量は制限されるので、自由磁性層の磁化反転のための低い臨界電流密度が要求され、素子駆動に必要である消費電力を低減側面で臨界電流密度を低くすることは必須要素である。

即ち、メモリ素子の大きさを減少しながら、高集積化を具現するためには自由層の磁化反転臨界電流密度を低くしなければならなく、自由層の磁化反転臨界電流密度を低くして、記録の時に使用される電力が低減効果まで発揮することができなければならない。

前記記述したように磁気メモリ素子の臨界電流密度は有効磁気異方性磁界（Ｈ_{Ｋ、ｅｆｆ}）に比例するので、素子の臨界電流密度を低くするためには有効磁気異方性磁界（Ｈ_{Ｋ、ｅｆｆ}）を効果的に減少しなければならなく、このような方案としてハードディスクドライブの記録ヘッドから発生する磁気場に加えて高周波変調磁気場を同時に印加して記録磁気場の大きさを低減させる方案が提案されたが、これは印加された交流磁気場の周波数が記録媒体磁化の共振周波数に近接して元来にＨ_{Ｋ、ｅｆｆ}より低い磁気場で磁化反転が生じる原理を利用することであって、電流駆動形磁気メモリ素子に同一の原理を適用して臨界電流密度を低くする方案が実験的に検証された。しかし、このような原理及び構造は変調磁気場を誘導するための追加的な素子が必ず必要とし、全体に素子の観点で見れば、駆動電力の減少効果は、微々たるものと判明された。

また、下記の図１に記述された従来の技術は第１磁性体から発生する漏洩磁気場（ｓｔｒａｙ ｆｉｅｌｄ）によって第２磁性体が第２磁性体の磁化方向に沿って変わるようになる。より具体的に第１磁性体の磁化方向が膜の厚さ方向である＋ｚ軸の場合、漏洩磁気場の方向も＋ｚ軸になる。このような条件下では漏洩磁気場の影響に因って第２磁性体の磁化方向が−ｚ軸である場合のΔが＋ｚ軸である場合のΔに比べて小さくなる。磁気メモリ素子は第２磁性体の方向が＋ｚ及び−ｚ方向を全て有することができるので、磁化の熱的安定性は２つの場合の中でより小さいΔによって決定される。したがって、第１磁性体から発生する漏洩磁気場によって素子の特性が劣化される問題点がある。

また、磁性層の飽和磁化値が６５０ｅｍｕ／ｃｍ^３以上であれば、該当磁性層が周囲の磁性層に及ぶ影響が大きくなって素子の特性上の問題を起こす可能性が高くなる短所がある。

したがって、本発明が解決しようとする課題はスピン伝達トルクを利用する磁気メモリ素子において、素子の高集積化具現を可能するようにするために、より低い臨界電流密度を有し、固定磁性層から発生する漏洩磁気場による素子特性の劣化がない磁気メモリ素子を提供することである。

本発明は前記課題を達成するために、
第１固定磁性層、第１自由磁性層、及び第２自由磁性層を含む磁気メモリ素子であって、
前記第１固定磁性層は固定磁化方向を有し、膜面に対して垂直方向に磁化される物質から形成された薄膜であり、
前記第１自由磁性層は外部から印加される電流によって磁化方向が変わり、膜面に対して垂直方向に磁化される物質から形成された薄膜であり、
前記第２自由磁性層は外部から印加される電流によって磁化方向が変わり、膜面に対して水平方向に磁化される物質から形成された薄膜であり、
前記第１固定磁性層と第１自由磁性層との間及び第１自由磁性層と第２自由磁性層との間には各々第１非磁性層及び第２非磁性層を含むことを特徴とする磁気メモリ素子を提供する。

本発明の一実施形態によれば、前記磁気メモリ素子は第２固定磁性層をさらに包含でき、これによって前記第２自由磁性層と第２固定磁性層との間には第３非磁性層をさらに包含でき、前記第２固定磁性層は前記第１固定磁性層と反対になる固定磁化方向を有し、膜面に対して垂直方向に磁化される物質から形成された薄膜であり得る。

また、前記第２自由磁性層をなす水平方向に磁化される物質の飽和磁化値は３００−２０００ｋＡ／ｍであり得る。

本発明の一実施形態によれば、前記第１固定磁性層及び第２固定磁性層は各々独立的にＦｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、Ｐｄ、及びこれらの混合物の中から選択された物質からなり得る。

また、前記第１固定磁性層及び第２固定磁性層はＸ層及びＹ層から形成された２重層がｎ個積層されて形成された多層薄膜（ｎ≧１）であり、前記Ｘ層及びＹ層は各々独立的にＦｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｔｂ、Ｚｒ、Ｐｔ、Ｐｄ、及びこれらの混合物の中から選択された物質からなり得る。

本発明の一実施形態によれば、前記第１固定磁性層及び第２固定磁性層の全て又はこの中のいずれか１つは第１磁性層、非磁性層、及び第２磁性層から形成された反磁性体構造であり得、前記第１磁性層及び第２磁性層は各々独立的にＦｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、Ｐｄ、及びこれらの混合物の中から選択された物質からなり得る。

本発明の一実施形態によれば、前記第１磁性層及び第２磁性層の中の少なくとも１つ以上はＸ層及びＹ層から形成された２重層がｎ個積層されて形成された多層薄膜（ｎ≧１）であり、前記Ｘ層及びＹ層は各々独立的にＦｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、Ｐｄ、及びこれらの混合物の中から選択された物質からなり得る。

本発明の一実施形態によれば、前記第１固定磁性層及び第２固定磁性層の全て又はこの中のいずれか１つは反強磁性層、第１磁性層、非磁性層、及び第２磁性層から形成された交換バイアスされた反磁性体構造であり得、前記反強磁性層はＩｒ、Ｐｔ、Ｍｎ、及びこれらの混合物の中から選択された物質から形成され、前記第１磁性層及び第２磁性層は各々独立的にＦｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、Ｐｄ、及びこれらの混合物の中から選択された物質からなり得る。

本発明の一実施形態によれば、前記第１磁性層及び第２磁性層の中の少なくとも１つ以上はＸ層及びＹ層から形成された２重層がｎ個積層されて形成された多層薄膜（ｎ≧１）であり、前記Ｘ層及びＹ層は各々独立的にＦｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、Ｐｄ、及びこれらの混合物の中から選択された物質からなり得る。

このように本発明の一実施形態によれば、前記第１固定磁性層及び第２固定磁性層は互いに異なる物質から形成され得、互いに異なる多層薄膜構造であり得る。

本発明の一実施形態によれば、前記第１自由磁性層はＦｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、Ｐｄ、及びこれらの混合物の中から選択された物質からなり得る。

本発明の他の一実施形態によれば、前記第１自由磁性層はＦｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、Ｐｄ、及びこれらの混合物の中から選択される物質から形成された層と、Ｘ層及びＹ層から形成された２重層がｎ個積層されて形成された層（ｎ≧１）と、から形成された多層薄膜であり得、前記Ｘ層及びＹ層は各々独立的にＦｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、及びＰｄの中から選択された物質からなり得る。

本発明の他の一実施形態によれば、前記第２自由磁性層はＦｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、及びこれらの混合物の中から選択された物質からなり得る。

本発明の他の一実施形態によれば、前記第１非磁性層、第２非磁性層、及び第３非磁性層は互いに異なる物質から形成され、各々独立的にＲｕ、Ｃｕ、Ａｌ、Ｔａ、Ａｕ、Ａｇ、ＡｌＯ_ｘ、ＭｇＯ、ＴａＯ_ｘ、ＺｒＯ_ｘ、及びこれらの混合物の中から選択された物質からなり得る。

本発明の他の一実施形態によれば、前記第１非磁性層、第２非磁性層、及び第３非磁性層は前記第１固定磁性層、第１自由磁性層、第２自由磁性層、及び第２固定磁性層より電気伝導度が高いか、又は低いことがあり得る。

本発明の他の一実施形態によれば、前記磁気メモリ素子は素子に電流を供給する上部電極と下部電極とをさらに包含することができる。

本発明による新しい構造の磁気メモリ素子は一定な飽和磁化値を有する水平方向可変磁化層である自由磁性層をさらに包含して、従来の磁気メモリ素子に比べてスイッチング電流が顕著に減少して素子の高集積化具現が可能であり、磁化反転に必要である臨界電流密度を低くして素子の消費電力を低減させることができる。また、固定磁性層から発生する漏洩磁気場効果を低減して記録された磁化情報が熱的に安定性を有する。

従来のスピン伝達トルクを利用する磁気メモリ素子の構造を示した断面図である。 本発明の一実施形態によるスピン伝達トルクを利用する磁気メモリ素子の構造を示した断面図である。 本発明の他の一実施形態によるスピン伝達トルクを利用する磁気メモリ素子の構造を示した断面図である。 図２にしたがう素子に対して時間にしたがう印加された電流を示したグラフである。 図２にしたがう素子に対して第１自由磁性層の時間にしたがう磁化挙動を示したグラフである。 図２にしたがう素子に対して第２自由磁性層の時間にしたがう磁化挙動を示したグラフである。 図２にしたがう素子に対して第２自由磁性層の歳差運動にしたがって第１自由磁性層に発生する交流磁気場を示したグラフである。 図１の構造と図２の構造とに対して印加された電流に対するスイッチング確率を示したグラフである。 図１の構造と図２の構造とに対して印加された電流に対してスイッチング確率を電流に微分した値を示したグラフである。 図２にしたがう素子に対して第２自由磁性層の飽和磁化値及びスピン分極効率に対する磁気メモリ素子のスイッチング電流を示したグラフである。 （ａ）は図１の構造と図３の構造とに対して印加された電流に対するスイッチング確率を示したグラフであり、（ｂ）は図１の構造と図３の構造とに対して印加された電流に対するスイッチング確率を電流に微分した値を示したグラフである。 図１構造の磁気メモリ素子のスイッチング電流密度と図３構造の磁気メモリ素子に対して第２自由磁性層の飽和磁化値に対するスイッチング電流を示したグラフである。 図１構造の磁気メモリ素子のスイッチング電流密度分布図と図３構造の磁気メモリ素子に対して第２自由磁性層の飽和磁化値に対するスイッチング電流密度分布図と示したグラフである。

以下、本発明を詳細に説明する。

本発明は磁気メモリ素子において、熱的安定性を維持しながら、素子の臨界電流密度を低くして素子の大きさを減らして高集積化具現が可能であり、記録の時の使用電力消耗を減少させたことを特徴とする。また、固定磁性層から発生する漏洩磁気場による素子の特性が劣化されないことを特徴とする。本発明はこれのために素子自体的に交流磁気場を誘導し、これを制御するための新しい構造の磁気メモリ素子を提供する。

本発明の望ましい一具現例にしたがう磁気メモリ素子２００は固定磁性層２０１、第１非磁性層２０２、第１自由磁性層２０３、第２非磁性層２０４、及び第２自由磁性層２０５を含み、前記固定磁性層は固定磁化方向を有し、膜面に対して垂直方向に磁化される物質から形成された薄膜であり、前記第１自由磁性層は外部から印加される電流によって磁化方向が変わり、膜面に対して垂直方向に磁化される物質から形成された薄膜であり、前記第２自由磁性層は外部から印加される電流によって磁化方向が変わり、膜面に対して水平方向に磁化される物質から形成された薄膜であることを特徴とする。

即ち、垂直異方性を有する第１自由磁性層２０３に水平異方性を有する第２自由磁性層２０５を追加的に挿入して、電流を印加の時にスピン伝達トルクの効果によって第２自由磁性層磁化が回転運動をするようにされ、直流電流を印加して面内磁化を有する自由層が高い周波数に回転するようにされ、その結果、高い周波数を有する交流磁気場が自体的に発生するようにされて素子の臨界電流密度を効果的に低くすることができる。

また、本発明の望ましい他の具現例にしたがう磁気メモリ素子３００は第１固定磁性層３０１、第１非磁性層３０２、第１自由磁性層３０３、第２非磁性層３０４、第２自由磁性層３０５、第３非磁性層３０６、及び第２固定磁性層３０７を含み、前記第１及び第２固定磁性層は互いに反対である固定磁化方向を有し、膜面に対して垂直方向に磁化される物質から形成された薄膜であり、前記第１自由磁性層は外部から印加される電流によって磁化方向が変わり、膜面に対して垂直方向に磁化される物質から形成された薄膜であり、前記第２自由磁性層は外部から印加される電流によって磁化方向が変わり、膜面に対して水平方向に磁化される物質から形成された薄膜であることを特徴とする。

即ち、垂直異方性を有する第１自由磁性層３０３に水平異方性を有する第２自由磁性層３０５を追加に挿入して、電流印加の時に発生するスピン伝達トルク効果を通じて第２自由磁性層が歳差運動をし、これを通じて発生する高周波交流磁気場が素子の臨界電流密度を低くすることができる。

また、第２自由磁性層の歳差運動による交流磁気場は外部から印加した電流と第２自由磁性層の有効磁気場とによって決定される。特に、第２固定磁性層を挿入することによって第２自由磁性層の膜面に垂直方向に誘導磁気場を発生させ得る。したがって、第２固定自由層の構造及び物性値にしたがって第２自由磁性層の歳差運動を調節することができる。即ち、外部電流のみならず、素子の構造及び物性値に素子内に発生する交流磁気場を調節することができる。

また、第１固定磁性層の磁化方向と第２固定磁性層の磁化方向とを調節して第１自由磁性層に印加される漏洩磁気場を従来の素子に比べて減らすことができる。これを通じて素子に記録された磁化情報の熱的安定性を改善することができる。

下記の図２は本発明の一具現例にしたがうスピン伝達トルク磁気メモリ素子２００の構造を示す断面図であって、本発明による素子は基本的に下部電極、垂直方向の磁化を有する固定磁性層２０１、第１非磁性層２０２、垂直異方性を有し、電流によって磁化の方向が変わる第１自由磁性層２０３、第２非磁性層２０４、水平磁化を有し、電流によって磁化の方向が変わる第２自由磁性層２０５及び上部電極を含む構造を有する。

第１自由磁性層２０３は一般的に磁化を垂直に立てようとする垂直結晶異方性磁界（Ｈ_Ｋ⊥＝２_Ｋ⊥／Ｍ_Ｓ）が磁化を水平に横たえようとする形状異方性磁界（Ｈ_ｄ＝４πＭ_Ｓ）に比べて著しく大きいので、磁化の方向が薄膜の垂直方向に安定化される。（即ち、Ｈ_{Ｋ、ｅｆｆ}＝Ｈ_Ｋ⊥−Ｈ_ｄ＝Ｈ_Ｋ⊥−４πＭ_Ｓ＞０）。

第２自由磁性層２０５は形状異方性磁界が磁気異方性磁界に比べて著しく大きいので、磁化の方向が薄膜の面内で安定化される。したがって、第１自由磁性層２０３と第２自由磁性層２０５との磁化は電流を印加しない状態でも大きい角度を維持するようになる。

磁化スイッチングのために電流が印加されれば、第１自由磁性層２０３は固定磁性層２０１によってスピン分極された電子からスピン伝達トルクを受けることになる。また、第１自由磁性層２０３と第２自由磁性層２０５とは第２非磁性層２０４を介しているので、第２自由磁性層２０５は第１自由磁性層２０３によってスピン分極された電子からスピン伝達トルクを受ける。即ち、磁気メモリ素子に電圧が印加されれば、第２自由磁性層２０５の磁化は垂直方向に近いスピン伝達トルクを受けることになって、高速回転するようになる。

したがって、高速回転する第２自由磁性層２０５は素子に変調磁気場を提供して、第１自由磁性層２０３の臨界電流密度を効果的に低くする効果を得られる。素子の全体抵抗が低ければ、同一の印加電圧でより多い量の電流が流すようになって、磁化反転に必要である電力を減少させ得る。第１非磁性層２０２と第２非磁性層２０４とは電気伝導度が顕著に高い金属を使用することができる。

下記の図３は本発明の他の具現例にしたがうスピン伝達トルク磁気メモリ素子３００の構造を示す断面図であって、本発明による素子は基本的に下部電極、垂直方向の磁化を有する第１固定磁性層３０１、第１非磁性層３０２、垂直異方性を有し、電流によって磁化の方向が変わる第１自由磁性層３０３、第２非磁性層３０４、水平異方性を有し、電流によって磁化の方向が変わる第２自由磁性層３０５、第３非磁性層３０６、垂直方向の磁化を有する第２固定磁性層３０７、及び上部電極を包含する構造を有する。

第１自由磁性層３０３は磁化を垂直に立てようとする垂直結晶異方性磁界（Ｈ_Ｋ⊥＝２_Ｋ⊥／Ｍ_Ｓ）が磁化を水平に横たえようとする形状異方性磁界（Ｈ_ｄ＝４πＭ_Ｓ）に比べて著しく大きいので、磁化の方向が膜面に対して垂直方向に安定化される。（即ち、Ｈ_{Ｋ、ｅｆｆ}＝Ｈ_Ｋ⊥−Ｈ_ｄ＝Ｈ_Ｋ⊥−４πＭ_Ｓ＞０）。反面、第２自由磁性層３０５は形状異方性磁界によって薄膜の面内で安定化され、その結果外部磁気場又は電流を印加されなくとも２つの自由磁性層は大きい角度を維持するようになる。

磁化反転のために電流が印加されれば、第１自由磁性層３０３は第１固定磁性層３０１によってスピン分極された電流からスピン伝達トルクを受けることになり、第１自由磁性層３０３と第２自由磁性層３０５とは第２非磁性層３０４を介しているので、第２自由磁性層３０５は第１自由磁性層３０３によってスピン分極された電流からスピン伝達トルクを受ける。したがって、磁気メモリ素子に電圧が印加されれば、第２自由磁性層３０５の磁化は垂直方向に近い成分のスピン伝達トルクを受けるようになり、その結果、磁化が高速回転するようになる。

また、第２自由磁性層３０５と第２固定磁性層３０７とは第３非磁性体３０６を介しているので、第２固定磁性層３０７によってスピン分極された電流からスピン伝達トルク及び誘導磁気場を受けるようになり、これらは印加された電流の方向によって互いに平行又は反並行であり、膜面の垂直方向に作用する。したがって、前記記述した高周波交流磁気場の周波数及び大きさに影響を及ぶ。

したがって、高速回転する第２自由磁性層３０５は素子に変調磁気場を提供して、第１自由磁性層３０３の臨界電流密度を効果的に減少させる効果を提供し、第２固定磁性層を通じて印加された電流及び誘導磁気場を利用して変調磁気場を効果的に調節することができる。また、第１固定磁性層の磁化方向と第２固定磁性層の相対的な磁化方向を調節して第１自由磁性層に印加される漏洩磁気場を従来の素子に比べて減らすことができる。これを通じて素子に記録された磁化情報の熱的安定性を改善することができる。

第１非磁性層２０２、３０２、第２非磁性層２０４、３０４、及び第３非磁性層３０６は電気伝導度が顕著に高い金属を使用することができる。のみならず、電気伝導度が顕著に低い物質を使用することができるが、これは同一の電圧下で電流は減少するが、電子のトンネルリング効果によって磁化回転にしたがう磁気抵抗の差異が非常に大きくなるので、高い磁気抵抗比を得られる。したがって、第１非磁性層２０２、第２非磁性層２０４、及び第３非磁性層２０６の中の少なくとも１つ又は前記３つの非磁性層全てに電気伝導度が顕著に低い物質を使用することができる。

本発明による磁気メモリ素子では高い電流密度を得るために、パターニング技術を利用してできる限り、小さい大きさの構造を具現しなければならない。この時、面内磁気形状異方性がいずれかの方向でも同一であって、第１自由磁性層２０３、３０３、及び第２自由磁性層２０５、３０５の磁化の高速回転が容易にするように素子の断面が可能であるだけ円に近いことが望ましい。

以下、望ましい実施例をあげて本発明をさらに詳細に説明する。しかし、これらの実施形態は本発明をより具体的に説明するためのものであり、実験条件、物質種類等によって本発明が制限されるか、或いは限定されないことは当業界の通常の知識を有する者に自明なことである。

＜実施例＞
本発明による磁気メモリ素子の効果を磁化の運動方程式を利用する微小磁気モデリングを通じて確認した。このような方式は既存のコンピューターハードディスク開発及びスピン伝達トルク研究を通じて正当性が十分に確保された。

磁化の運動方程式は下記の［数式３］の通りである。

実験例１．本発明による素子に対して電流を印加することによって発生する第１自由磁性層及び第２自由磁性層磁化の時間にしたがう挙動
（１）下記の図２のように本発明の一実施形態による磁気メモリ素子に対して電流を印加する場合、垂直異方性を有する第１自由磁性層及び水平異方性を有する第２自由磁性層の磁化挙動が開示される。
（２）素子の構造と物性値とは次の通りである。
全体構造の断面積＝３１４ｎｍ^２、
固定磁性層２０１／第１非磁性層２０２／第１自由磁性層２０３：“厚さ（ｔ）＝３ｎｍ、垂直異方性常数（Ｋ_⊥）＝６×１０^６ｅｒｇ／ｃｍ^３、飽和磁化値（Ｍ_Ｓ１）＝１０００ｅｍｕ／ｃｍ^３、Ｇｉｌｂｅｒｔ減衰常数（α）＝０．０１、スピン分極効率常数（η_１）＝１．０”
第２非磁性層２０４：厚さｔ＝１ｎｍ
第２自由磁性層２０５：“厚さ（ｔ）＝１ｎｍ、垂直異方性常数（Ｋ_⊥）＝０ｅｒｇ／ｃｍ^３、飽和磁化値（Ｍ_Ｓ２）＝７００ｅｍｕ／ｃｍ^３、Ｇｉｌｂｅｒｔ減衰常数（α）＝０．０１、スピン分極効率常数（η_２）＝１．０”
（３）下記の図４Ａは時間にしたがう印加された電流を示したグラフである。磁化のスイッチング挙動を観察するために、ｒｉｓｅ ｔｉｍｅが４０ｐｓであり、幅が５ｎｓである電流パルスを印加した。

下記の図４Ｂは時間にしたがう第１自由磁性層２０３の磁化挙動を示したグラフである。

下記の図４Ｂを参照すれば、膜面に水平方向であるｘ−成分は時間に対して振動をし、ｔ＝１ｎｓ付近で、ｚ−成分が＋１０００ｅｍｕ／ｃｍ^３で−１０００ｅｍｕ／ｃｍ^３に変われることを見ることができる。これは磁化成分が印加された電流によってスイッチングが行ったことを意味する。

下記の図４Ｃは時間にしたがう第２自由磁性層２０５の磁化挙動を示したグラフである。

下記の図４Ｃを参照すれば、第２自由磁性層２０５は、磁化の面内成分（＝ｘ軸成分）が垂直成分（＝ｚ軸成分）に比べて非常に大きくて、第１自由磁性層２０３の磁化のような周期に時間に対して振動する挙動を示す。このような第２自由磁性層２０５の時間にしたがう振動、即ち歳差運動は、全体構造に電流を印加する時、垂直方向に磁化されている第１自由磁性層２０３によるスピン分極された垂直方向スピントルクによって発生する。

下記の図４Ｄは時間にしたがう第２自由磁性層２０５の歳差運動によって第１自由磁性層２０３に発生する交流磁気場を示したグラフである。このような交流磁気場は第２自由磁性層２０５の磁化が第１自由磁性層２０３の位置に作り出す磁気場であり、これは第２自由磁性層２０５磁化の時間にしたがう歳差運動をするので、発生する。

下記の図４Ｄを参照すれば、ｘ−成分を有する２００Ｏｅ程度大きさの交流磁気場が本発明による磁気メモリ素子構造で自体的に発生することを意味する。したがって、従来の素子構造と異なりに、本発明による素子構造では、第１自由磁性層２０３の磁化を反転させるための電流密度を低くするために、素子の外部に追加的に交流磁気場を作り出す装置が必要としないことである。

即ち、第２自由磁性層２０５は面内成分が大きい歳差運動をするので、第１自由磁性層に誘導された交流磁気場はｘ−成分がｚ−成分に比べて非常に大きく現われる。結果的に誘導磁気場は第１自由磁性層２０３の磁化容易軸（ｚ−軸）の異方性エネルギーを減少させて、第１自由磁性層２０３の磁化スイッチングを容易にする。

実験例２．従来の構造にしたがう素子及び本発明による素子に対して印加された電流に対するスイッチング確率測定
（１）下記の図１の従来の構造と下記の図２に開示された本発明による新しい構造の素子に対してスイッチング電流を開示する。
（２）素子の構造と物性値とは次の通りである。
全体構造の断面積は２つの構造で同様に３１４ｎｍ^２である。
下記の図１の従来の構造は固定磁性層１０１／非磁性層１０２／自由磁性層１０３：“厚さ（ｔ）＝３ｎｍ、垂直異方性常数（Ｋ_⊥）＝６×１０^６ｅｒｇ／ｃｍ^３、飽和磁化値（Ｍ_Ｓ１）＝１０００ｅｍｕ／ｃｍ^３、Ｇｉｌｂｅｒｔ減衰常数（α）＝０．０１、スピン分極効率常数（η_１）＝１．０”
下記の図２の本発明による新しい構造の物性値は次の通りである。
固定磁性層２０１／第１非磁性層２０２／第１自由磁性層２０３：“厚さ（ｔ）＝３ｎｍ、垂直異方性常数（Ｋ_⊥）＝６×１０^６ｅｒｇ／ｃｍ^３、飽和磁化値（Ｍ_Ｓ１）＝１０００ｅｍｕ／ｃｍ^３、Ｇｉｌｂｅｒｔ減衰常数（α）＝０．０１、スピン分極効率常数（η_１）＝１．０”
第２非磁性層２０４：厚さｔ＝１ｎｍ
第２自由磁性層２０５：“厚さ（ｔ）＝１ｎｍ、垂直異方性常数（Ｋ_⊥）＝０ｅｒｇ／ｃｍ^３、飽和磁化値（Ｍ_Ｓ２）＝７００ｅｍｕ／ｃｍ^３、Ｇｉｌｂｅｒｔ減衰常数（α）＝０．０１、スピン分極効率常数（η_２）＝１．０”
従来の構造と本発明による新しい構造で共通的に含まれた固定磁性層、第１非磁性層（非磁性層）及び自由磁性層（第１自由磁性層）は同一な構造及び物性値を有する。
（３）本実験例で考慮した素子の温度は３００Ｋであり、各々の印加電流で１００回の実験を反複して磁化がスイッチングされる確率を測定した。

下記の図５Ａは本発明による新しい構造（図２）と従来の構造（図１）に対して印加された電流にしたがうスイッチング確率（Ｐ_ＳＷ）を示したグラフである。

下記の図５Ａを参照すれば、スイッチング電流はスイッチング確率（Ｐ_ＳＷ）が０．５である電流として定義されるが、新しい構造ではスイッチング電流が７．９μＡであり、既存構造では１７．６μＡであった。即ち、スイッチング電流が約５５％程度減少したことを意味する。

下記の図５Ｂは下記の図５Ａに図示されたスイッチング確率を電流に微分した値を示したグラフである。

下記の図５Ｂを参照すれば、一般的な確率分布でＱ−因子はピークのｘ−軸値をｙ−軸値が０．５である地点（ＦＷＨＭ、ｆｕｌｌ ｗｉｄｔｈ ｈａｌｆ ｍａｘｉｍｕｍ）で分布関数の幅に分けた値であり、本実験例ではＩ_Ｃ／ΔＩとして定義される。本発明による下記の図２の新しい構造の場合、Ｑ−因子は１３．５であり、図１の従来の構造は３．６を示す。

即ち、本発明による磁気メモリ素子構造の高いＱ−因子はスイッチング確率分布が小さいことを意味し、これは磁化状態を変わるために印加しなければならない電流の分散が小さいことを意味することであり、本発明による磁気メモリ素子構造が商用化の観点で非常に優秀であることを分かる。

実験例３．本発明による素子に対する第２自由磁性層２０５の飽和磁化値にしたがうスイッチング電流測定
（１）本発明による新しい構造で第２自由磁性層２０５の飽和磁化値（Ｍ_ｓ２）にしたがうスイッチング電流の変化を開示する。
（２）素子の構造と物性値は次の通りである。
全体構造の断面積＝３１４ｎｍ^２
固定磁性層２０１／第１非磁性層２０２／第１自由磁性層２０３：“厚さ（ｔ）＝３ｎｍ、垂直異方性常数（Ｋ_⊥）＝６×１０^６ｅｒｇ／ｃｍ^３、飽和磁化値（Ｍ_Ｓ１）＝１０００ｅｍｕ／ｃｍ^３、Ｇｉｌｂｅｒｔ減衰常数（α）＝０．０１、スピン分極効率常数（η_１）＝１．０”
第２非磁性層２０４：厚さｔ＝１ｎｍ
第２自由磁性層２０５：“厚さ（ｔ）＝１ｎｍ、垂直異方性常数（Ｋ_⊥）＝０ｅｒｇ／ｃｍ^３、飽和磁化値（Ｍ_Ｓ２）＝０−２０００ｅｍｕ／ｃｍ^３、Ｇｉｌｂｅｒｔ減衰常数（α）＝０．０１、スピン分極効率常数（η_２）＝０−１．０”
（３）本実験例で考慮した素子の温度は３００Ｋであり、スイッチング電流は前記実験例２のように、各々の印加電流で実験を１００回実施した後、スイッチング確率を測定した。

下記の図６は第２自由磁性層２０５の飽和磁化値及びスピン分極効率に対するスイッチング電流を示したグラフである。

下記の図６を参照すれば、水平異方性を有する第２自由磁性層２０５の飽和磁化値（Ｍ_Ｓ２）にしたがってスイッチング電流が変わることを分かる。ここで、Ｍ_Ｓ２が０ｅｍｕ／ｃｍ^３である場合が水平異方性を有する第２自由磁性層が無い構造、即ち下記の図１に開示された従来磁気メモリ素子構造に該当する。本発明によれば、Ｍ_Ｓ２が３００ｅｍｕ／ｃｍ^３以上である場合、第２自由磁性層２０５のスピン分極効率と関わらず、既存構造に比べスイッチング電流が減少し、特にＭ_Ｓ２が３００〜５００ｅｍｕ／ｃｍ^３でスイッチング電流の低減効果が最も大きく現れることを分かる。

このように、第１自由磁性層２０３のスイッチング電流を減少させるためには第２自由磁性層２０５の誘導交流磁気場が必要である。本実験例のように第２自由磁性層２０５の飽和磁化値（Ｍ_Ｓ２）が３００ｅｍｕ／ｃｍ^３以上でスイッチング電流密度減少効果が現れることを分かる。

本発明による新しい磁気メモリ素子構造は一定の以上の飽和磁化値を有し、水平磁化を有する第２自由磁性層２０５を挿入することによって、既存構造に比べスイッチング電流が効果的に減少したことが分かる。

実験例４．従来の構造にしたがう素子及び本発明による素子に対して印加された電流に対するスイッチング確率測定
（１）下記の図１の従来の構造と下記の図３に開示された本発明による新しい構造の素子に対して印加された電流に対するスイッチング確率を開示する。
（２）素子の構造と物性値とは次の通りである。
全体構造の断面積は２つの構造で同様に３１４ｎｍ^２である。
下記の図１の従来の構造は固定磁性層１０１／非磁性層１０２／自由磁性層１０３［厚さ（ｔ）＝３ｎｍ、垂直異方性常数（Ｋ_⊥）＝７×１０^５Ｊ／ｍ^３、飽和磁化値（Ｍ_Ｓ１）＝１１００ｋＡ／ｍ、Ｇｉｌｂｅｒｔ減衰常数（α）＝０．０１、スピン分極効率常数（η_１）＝１．０］である。
下記の図３の本発明による新しい構造は第１固定磁性層３０１／第１非磁性体３０２［厚さ（ｔ）＝１ｎｍ］／第１自由磁性層３０３［厚さ（ｔ）＝３ｎｍ、垂直異方性常数（Ｋ_⊥）＝７×１０^５Ｊ／ｍ^３、飽和磁化値（Ｍ_Ｓ１）＝１１００ｋＡ／ｍ、Ｇｉｌｂｅｒｔ減衰常数（ａ）＝０．０１、スピン分極効率常数（１）＝１．０］／第２非磁性層３０４［厚さ（ｔ）＝１］／第２自由磁性層３０５［厚さ（ｔ）＝１、垂直異方性常数（Ｋ）＝０ｅｒｇ／、飽和磁化値（Ｍ_Ｓ２）＝８００／ｍ、Ｇｉｌｂｅｒｔ減衰常数（α）＝０．０１、第１自由磁性層によるスピン分極効率常数（η_２）＝１．０、第２固定磁性層によるスピン分極効率常数（η_３）＝０］／第３非磁性層３０６［厚さ（ｔ）＝１ｎｍ］／第２固定磁性層３０７［厚さ（ｔ）＝３ｎｍ、飽和磁化値（Ｍ_Ｓ）＝１１００ｋＡ／ｍ］である。したがって、従来の構造と本発明による新しい構造で共通的に含まれた固定層（第１固定磁性層）、非磁性層（第１非磁性層）及び自由磁性層（第１自由磁性層）は同一な構造及び物性値を有する。
（３）本実験例で素子の温度は３００Ｋであり、各々の印加電流で１００回の実験を反複して自由層（第１自由層）の磁化の方向が初期方向で反対方向にスイッチングが行われる確率を測定した。

下記の図７の（ａ）は図１の従来の構造と図３の本発明による新しい構造とに対して印加された電流にしたがうスイッチング確率（Ｐ_ＳＷ）を示したグラフである。ここで、実線は下記の累積分布関数である［数式４］をフィッティング（ｆｉｔｔｉｎｇ）した値を示す。

前記［数式４］で、Ｉ_ａｐｐは印加された電流密度、Ｉ_ＳＷはスイッチング電流密度、σは確率分布の標準偏差である。

下記の図７の（ａ）を参照すれば、スイッチング電流はスイッチング確率（Ｐ_ＳＷ）が０．５である電流として定義され、前記［数式４］をフィッティング（ｆｉｔｔｉｎｇ）して得られる。本発明による構造ではスイッチング電流が１０．１μＡであり、従来の構造では１８．３６μＡである。即ち、本発明による構造を適用した磁気メモリ素子のスイッチング電流が約４５％程度減少した。

下記の図７の（ｂ）は図１の従来の構造と図３の本発明による新しい構造とに対して印加された電流にしたがうスイッチング確率（Ｐ_ＳＷ）を電流に微分した値を示したグラフである。

下記の図７の（ｂ）を参照すれば、一般的な確率分布でＱ−因子はピークのｘ−軸値をｙ−軸値が０．５である地点（ＦＷＨＭ、ｆｕｌｌ ｗｉｄｔｈ ｈａｌｆ ｍａｘｉｍｕｍ）で分布関数の幅に分けた値であり、本実験例ではＩ_ＳＷ／ΔＩとして定義される。本発明による下記の図３の新しい構造の場合、Ｑ−因子は７．１４であり、図１の従来の構造は３．４３である。また、前記［数式４］から求めた標準偏差（σ）は新しい構造は１．２１であり、従来の構造の場合、２．２６である。

本発明による磁気メモリ素子構造は高いＱ−因子の特性を有する。したがって、新しい構造で磁化状態を変わるために必要である電流の分散が小さいことを意味することであって、これは商用化の観点で非常に優れた特性である。

実験例５．従来の構造にしたがう素子のスイッチング電流及び本発明による素子に対する第２自由磁性層３０５の飽和磁化値にしたがうスイッチング電流及び分布図測定
（１）下記の図１の従来の構造のスイッチング電流及び分布図を開示する。
（２）下記の図３に開示された本発明による新しい構造の素子に対する第２自由磁性層３０５の飽和磁化値（Ｍ_Ｓ２）にしたがうスイッチング電流及び分布図の変化を開示する。
（３）素子の構造と物性値とは次の通りである。
全体構造の断面積は２つの構造で同様に３１４ｎｍ^２である。
下記の図１の従来の構造は固定磁性層１０１／非磁性層１０２／自由磁性層１０３［厚さ（ｔ）＝３ｎｍ、垂直異方性常数（Ｋ_⊥）＝７×１０^５Ｊ／ｍ^３、飽和磁化値（Ｍ_Ｓ１）＝１１００ｋＡ／ｍ、Ｇｉｌｂｅｒｔ減衰常数（α）＝０．０１、スピン分極効率常数（η_１）＝１．０］である。即ち、前記実験例１で考慮した構造及び物性値と同一である。
下記の図３の本発明にしたがう新しい構造は第１固定磁性層３０１／第１非磁性体３０２［厚さ（ｔ）＝１ｎｍ］／第１自由磁性層３０３［厚さ（ｔ）＝３ｎｍ、垂直異方性常数（Ｋ_⊥）＝７×１０^５Ｊ／ｍ^３、飽和磁化値（Ｍ_Ｓ１）＝１１００ｋＡ／ｍ、Ｇｉｌｂｅｒｔ減衰常数（α）＝０．０１、スピン分極効率常数（η_１）＝１．０］／第２非磁性層３０４［厚さ（ｔ）＝１ｎｍ］／第２自由磁性層３０５［厚さ（ｔ）＝１ｎｍ、垂直異方性常数（Ｋ_⊥）＝０Ｊ／ｍ^３、飽和磁化値（Ｍ_Ｓ２）＝０−１５００ｋＡ／ｍ、Ｇｉｌｂｅｒｔ減衰常数（α）＝０．０１、第１自由磁性層によるスピン分極効率常数（η_２）＝１．０、第２固定磁性層によるスピン分極効率常数（η_３）＝０］／第３非磁性層３０６［厚さ（ｔ）＝１ｎｍ］／第２固定磁性層３０７［厚さ（ｔ）＝３ｎｍ、飽和磁化値（Ｍ_Ｓ）＝１１００ｋＡ／ｍ］である。
（４）本実験例で素子の温度は３００Ｋであり、各々の印加電流で１００回の実験を反複して自由層（第１自由磁性層）の磁化の方向が初期方向で反対方向にスイッチングが行われる確率を測定した。
（５）磁気メモリ素子は固定磁性層と自由磁性層との相対的な方向に沿って２つの場合のスイッチングが発生する。

Ｐ−ｔｏ−ＡＰは電流を印加する前の自由磁性層（第１自由磁性層）と固定磁性層（第１固定磁性層）との相対的な方向が平行な状態で、印加電流によって自由磁性層（第１自由磁性層）の磁化スイッチングが発生して反平行な状態に磁化が配列される場合である。

ＡＰ−ｔｏ−Ｐは電流を印加する前の自由磁性層（第１自由磁性層）と固定磁性層（第１固定磁性層）との相対的な方向が反平行な状態で、印加電流によって自由磁性層（第１自由磁性層）の磁化スイッチングが発生して平行な状態に磁化が配列される場合である。

下記の図８Ａは従来の構造（図１）の磁気メモリ素子に対するスイッチング電流及び分布図、新しい構造（図３）の磁気メモリ素子に対して第２自由磁性層３０５の飽和磁化値にしたがうスイッチング電流を示したグラフである。

下記の図８Ａを参照すれば、水平異方性を有する第２自由磁性層３０５の飽和磁化値（Ｍ_Ｓ２）にしたがってスイッチング電流が変わることを分かる。本実験例によれば、第２自由磁性層３０５の飽和磁化値と関わらずに本発明による新しい構造（図３）の磁気メモリ素子のスイッチング電流は黒色実線で表示された従来の構造（図１）の値に比べて常に低い値を有する。特に、Ｍ_Ｓ２が３００−５００ｋＡ／ｍでスイッチング電流の低減効果が最も大きく現れることを分かる。

また、下記の図８Ｂは従来の構造（図１）の磁気メモリ素子のスイッチング電流の分布図及び本発明による構造（図３）の磁気メモリ素子に対して第２自由磁性層３０５の飽和磁化値にしたがうスイッチング電流の分布図を示したグラフである。

下記の図８Ｂを参照すれば、前記例示されたスイッチング電流値と類似な傾向性が現われる。本発明にしたがって新しい構造を適用した磁気メモリ素子の場合、従来の構造に比べ、小さいスイッチング電流分布図を有することを分かる。特に、Ｍ_Ｓ２が３００ｋＡ／ｍ以上で５０％程度減少することと現れた。

このように、本発明による新しい構造の磁気メモリ素子は一定の以上の飽和磁化値を有し、水平磁化を有する第２自由磁性層３０５によって、既存構造に比べスイッチング電流及び分布図が効果的に減少したことを分かる。

１００ 磁気メモリ素子
１０１ 第１磁性体（固定磁性層）
１０２ 非磁性体
１０３ 第２磁性体（自由磁性層）

Claims (17)

1. 第１固定磁性層、第１自由磁性層、及び第２自由磁性層を含む磁気メモリ素子であって、
   前記第１固定磁性層は固定磁化方向を有し、膜面に対して垂直方向に磁化される物質から形成された薄膜であり、
   前記第１自由磁性層は外部から印加される電流によって磁化方向が変わり、膜面に対して垂直方向に磁化される物質から形成された薄膜であり、
   前記第２自由磁性層は外部から印加される電流によって磁化方向が変わり，膜面に対して水平方向に磁化される物質から形成された薄膜であり、
   前記第１固定磁性層と第１自由磁性層との間及び第１自由磁性層と第２自由磁性層との間には各々第１非磁性層及び第２非磁性層を含むことを特徴とする磁気メモリ素子。
2. 前記磁気メモリ素子は第２固定磁性層をさらに含み、前記第２自由磁性層と第２固定磁性層との間には第３非磁性層をさらに含み、
   前記第２固定磁性層は前記第１固定磁性層と反対になる固定磁化方向を有し、膜面に対して垂直方向に磁化される物質から形成された薄膜であることを特徴とする請求項１に記載の磁気メモリ素子。
3. 前記水平方向に磁化される物質の飽和磁化値は３００−２０００ｋＡ／ｍであることを特徴とする請求項１に記載の磁気メモリ素子。
4. 前記第１固定磁性層及び第２固定磁性層は各々独立的にＦｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、Ｐｄ、及びこれらの混合物の中から選択された物質から形成されたことを特徴とする請求項１又は請求項２に記載の磁気メモリ素子。
5. 前記第１固定磁性層及び第２固定磁性層はＸ層及びＹ層から形成された２重層がｎ個積層されて形成された多層薄膜（ｎ≧１）であり、前記Ｘ層及びＹ層は各々独立的にＦｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｔｂ、Ｚｒ、Ｐｔ、Ｐｄ、及びこれらの混合物の中から選択された物質から形成されたことを特徴とする請求項４に記載の磁気メモリ素子。
6. 前記第１固定磁性層及び第２固定磁性層の全て又はこの中のいずれか１つは第１磁性層、非磁性層及び第２磁性層から形成された反磁性体構造素子であって、
   前記第１磁性層及び第２磁性層は各々独立的にＦｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、Ｐｄ、及びこれらの混合物の中から選択された物質から形成されたことを特徴とする請求項１又は請求項２に記載の磁気メモリ素子。
7. 前記第１磁性層及び第２磁性層の中で少なくとも１つ以上はＸ層及びＹ層から形成された２重層がｎ個積層されて形成された多層薄膜（ｎ≧１）であり、前記Ｘ層及びＹ層は各々独立的にＦｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、Ｐｄ、及びこれらの混合物の中から選択された物質から形成されたことを特徴とする請求項６に記載の磁気メモリ素子。
8. 前記第１固定磁性層及び第２固定磁性層全て又はこの中でいずれか１つは反強磁性層、第１磁性層、非磁性層、及び第２磁性層から形成された交換バイアスされた反磁性体構造素子であって、
   前記反強磁性層はＩｒ、Ｐｔ、Ｍｎ、及びこれらの混合物の中から選択された物質から形成され、
   前記第１磁性層及び第２磁性層は各々独立的にＦｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、Ｐｄ、及びこれらの混合物の中から選択された物質から形成されたことを特徴とする請求項１又は請求項２に記載の磁気メモリ素子。
9. 前記第１磁性層及び第２磁性層の中の少なくとも１つ以上はＸ層及びＹ層から形成された２重層がｎ個積層されて形成された多層薄膜（ｎ≧１）であり、前記Ｘ層及びＹ層は各々独立的にＦｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、Ｐｄ、及びこれらの混合物の中から選択された物質から形成されたことを特徴とする請求項８に記載の磁気メモリ素子。
10. 前記第１固定磁性層及び第２固定磁性層は互いに異なる物質から形成され、互いに異なる多層薄膜構造であることを特徴とする請求項１又は請求項２に記載の磁気メモリ素子。
11. 前記第１自由磁性層はＦｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、Ｐｄ、及びこれらの混合物の中から選択された物質から形成されたことを特徴とする請求項１に記載の磁気メモリ素子。
12. 前記第１自由磁性層はＦｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、Ｐｄ、及びこれらの混合物の中から選択される物質から形成された層と、Ｘ層及びＹ層から形成された２重層がｎ個積層されて形成された層（ｎ≧１）と、から形成された多層薄膜であり、前記Ｘ層及びＹ層は各々独立的にＦｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、Ｐｔ、及びＰｄの中から選択された物質から形成されたことを特徴とする請求項１に記載の磁気メモリ素子。
13. 前記第２自由磁性層はＦｅ、Ｃｏ、Ｎｉ、Ｂ、Ｓｉ、Ｚｒ、及びこれらの混合物の中から選択された物質から形成されたことを特徴とする請求項１に記載の磁気メモリ素子。
14. 前記第１非磁性層、第２非磁性層、及び第３非磁性層は互いに異なる物質から形成され、各々独立的にＲｕ、Ｃｕ、Ａｌ、Ｔａ、Ａｕ、Ａｇ、ＡｌＯｘ、ＭｇＯ、ＴａＯｘ、ＺｒＯｘ、及びこれらの混合物の中から選択された物質から形成されることを特徴とする請求項１又は請求項２に記載の磁気メモリ素子。
15. 前記第１非磁性層、第２非磁性層、及び第３非磁性層は前記第１固定磁性層、第１自由磁性層、第２自由磁性層、及び第２固定磁性層より電気伝導度が高いことを特徴とする請求項１又は請求項２に記載の磁気メモリ素子。
16. 前記第１非磁性層、第２非磁性層、及び第３非磁性層は前記第１固定磁性層、第１自由磁性層、第２自由磁性層、及び第２固定磁性層より電気伝導度が低いことを特徴とする請求項１又は請求項２に記載の磁気メモリ素子。
17. 前記磁気メモリ素子は素子に電流を供給する上部電極と下部電極とをさらに含むことを特徴とする請求項１に記載の磁気メモリ素子。