JP2014503998A - 網目状の垂直ナノワイヤに実装された電界効果トランジスタデバイスを製造する方法、この方法で製造されるトランジスタデバイス、該トランジスタデバイスを備えた電子デバイス、および、該電子デバイスを少なくとも一つ備えた処理装置 - Google Patents

網目状の垂直ナノワイヤに実装された電界効果トランジスタデバイスを製造する方法、この方法で製造されるトランジスタデバイス、該トランジスタデバイスを備えた電子デバイス、および、該電子デバイスを少なくとも一つ備えた処理装置 Download PDF

Info

Publication number
JP2014503998A
JP2014503998A JP2013540371A JP2013540371A JP2014503998A JP 2014503998 A JP2014503998 A JP 2014503998A JP 2013540371 A JP2013540371 A JP 2013540371A JP 2013540371 A JP2013540371 A JP 2013540371A JP 2014503998 A JP2014503998 A JP 2014503998A
Authority
JP
Japan
Prior art keywords
nanowire
gate
layer
transistor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013540371A
Other languages
English (en)
Other versions
JP6035245B2 (ja
Inventor
ラリュー，ギレーム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Original Assignee
Centre National de la Recherche Scientifique CNRS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS filed Critical Centre National de la Recherche Scientifique CNRS
Publication of JP2014503998A publication Critical patent/JP2014503998A/ja
Application granted granted Critical
Publication of JP6035245B2 publication Critical patent/JP6035245B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【解決手段】
網目状に設けられた垂直ナノワイヤ（２４）に実装された電界効果トランジスタデバイス（２０）を製造する方法は、ソース電極（２６）とドレイン電極（３０）とを、ナノワイヤに実装された各単位トランジスタのゲート電極に対して対称的に各ナノワイヤ（２４）の各端部に作るステップと、各ナノワイヤ（２４）の部分を取り囲む誘電材料の層（３６）のまわりに導電性材料の層（３８）を堆積させることによってゲート電極を作るステップと、ここで、単一の導電層（３８）は、ナノワイヤのすべてに対して使用され、導電層の厚みは、トランジスタデバイスのゲート長に対応するものであり、ナノスケールゲートを形成するために、かつゲートとソースとの間、およびゲートとドレインとの間の接触を誘電体層層（３２、３４）によって絶縁するステップとを備える。

Description

本発明は、複数の単位トランジスタを含む、網目状に設けられた垂直ナノワイヤに実装された電界効果トランジスタデバイスを製造する方法に関する。各単位トランジスタは、ソース電極およびドレイン電極を含む。各電極は、網目状に設けられた垂直ナノワイヤの一端に配置されてチャネルによって接続される。各単位トランジスタは、網目状に設けられた各垂直ナノワイヤを取り囲むゲート電極を含む。ナノワイヤに実装された単位トランジスタのドレイン、ソース、およびゲートの電極は、トランジスタデバイスの特有のドレイン、ソース、およびゲートの電極を形成できるようにそれぞれ互いに接続される。
本発明はまた、該トランジスタデバイスを含む電子デバイス、および少なくとも１つの該電子デバイスを含む処理装置に関する。
超小型電子技術の開発は、空間の節約に加えてデバイスの性能を改善することができるトランジスタデバイスのサイジング技術に基づいている。
それにもかかわらず、サイジング、すなわち、寸法の削減、特にトランジスタのゲートの長さの削減は、該デバイスの製造、研究開発費用、および技術的な複雑さにおける問題や、デバイスの物理特性自体に関連する限界を伴っている。例えば、トランジスタのゲートの小型化は、トランジスタのチャネルの制御損失（また短チャネル効果とも呼ばれる）を引き起こす。短チャネル効果は、例えば、高いリーク電流、しきい値電圧のシフトなどによってトランジスタデバイスの性能を劣化させて、小型化の固有の利点を打ち消している。
したがって、マルチゲートを使って、この問題を解決すると同時にチャネルの静電的制御を改善するために、新しいゲートアーキテクチャが導入された。
最適静電構成が、半導体の小さなボリューム素子のまわりをいわゆる「取り囲む」ゲート、例えば、ナノワイヤのまわりのゲートによって生成されることは既知である。短チャネル効果のほとんど完全な制御によって、特にナノスケールゲート長に対して非常に低いリーク電流を示すことができる。
それでも、制御電流、すなわち、オン状態でトランジスタを通過する電流は、ナノワイヤの小さな横断面によって制限されるので、低いままである。したがって、オン状態で高い電流レベルと優れた静電制御とを組み合わせることができるように、トランジスタを単一のワイヤまたはナノワイヤに実装するのではなく、網目状に設けられたナノワイヤに実装することが、重要である。
トランジスタは、網目状に水平または垂直方向に集積することができる。水平方向の網目は、多くの層を積み重ねることが必要であるので、大規模に製造することは困難であり、これらの網目にトランジスタデバイスを集積することは、さらに複雑である。異なる層上にナノスケールゲートを形成する困難さ、ソース／ドレインの領域をドーピングする困難さなどがある。
垂直方向の網目によれば、これらの問題を排除できる。実際、高密度の網目は、トップダウン手法（エッチング）とボトムアップ手法（成長）とを使えば、製造は容易である。
ナノスケールゲートの製造では、ゲート長がゲート材料の堆積層の厚みによって簡単に定義できるので、不安定なリソグラフィステップ、例えば、電子リソグラフィを必要としない。
それでもなお、網目状に設けられた垂直ナノワイヤに実装された電界効果トランジスタデバイスには、例えば、トランジスタの底部（または頂部）にソース（またはドレイン）コンタクトを作り、ゲート／ソース−ドレインのオーバーラップ寄生容量を制御する際に、ゲート上にオートアライメントされるソース／ドレインを作るための、または、ソース若しくはドレインとゲートとの間に絶縁材料の層（絶縁スペーサとも呼ばれる）を作るための、困難がある。絶縁層の厚みおよび平坦度は、オーバーラップ寄生容量を確実に低減し、かつゲート長を縮小できるように、制御されなければならない。
米国特許出願第２００３／０１８９２０２号および米国特許第７，４４６，０２５号の明細書には、網目状に設けられた垂直ナノワイヤの実装された電界効果トランジスタデバイスの製造方法が記載されている。
それでもなお、これらの方法は、比較的複雑である。実際、それらは、特に、網目状に設けられたナノワイヤの成長を生じさせるべく触媒が置かれる底部のコンタクトに導電層を形成するステップを含む。しかし、当業者には自明であるが、金属またはケイ素化合物（すなわち、基板の結晶方向から利益を得ることなく）上で良好な再現性でナノワイヤを垂直に成長させることと、金属材の良好な温度耐性を確実にすることとの両方を可能にすることは極めて困難である。
さらにまた、米国特許出願第２００３／０１８９２０２号明細書には、電界効果トランジスタデバイスが記載されていない。その上、米国特許第７，４４６，０２５号に記載の電界効果トランジスタデバイスは、ソース（底部コンタクト）とゲートとの間の絶縁がゲート絶縁膜により与えられている。したがって、ゲート絶縁膜の膜厚が薄いと、極めて高いソース／ゲートの結合容量が生じるので、容量の最適化が行われてはいない。
網目状に設けられた垂直ナノワイヤにＦＥＴ（Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）デバイスを作る別の方法が、以下の文献に記載されている。例えば、Ｍ． Ｅｇａｒｄ（エム エガード）らは、論文「Ｖｅｒｔｉｃａｌ ＩｎＡｓ Ｎａｎｏｗｉｒｅ Ｗｒａｐ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒｓ ｗｉｔｈ ｆｔ＞７ＧＨｚ ａｎｄ ｆｍａｘ＞２０ＧＨｚ」（「ｆｔ＞７ＧＨｚおよびｆｍａｘ＞２０ＧＨｚの垂直インジウムヒ素ナノワイヤラップゲートトランジスタ」）、ＮａｎｏＬｅｔｔｅｒｓ（ナノレター誌）、１０（３）号、８０９〜８１２頁、２０１０年において説明している。Ｃ． Ｔｈｅｌａｎｄｅｒ（シー セランダ）らは、論文「Ｄｅｖｅｌｏｐｍｅｎｔ ｏｆ ａ Ｖｅｒｔｉｃａｌ Ｗｒａｐ−Ｇａｔｅｄ ＩｎＡｓ ＦＥＴ」（「垂直ラップゲートインジウムヒ素電界効果トランジスタの開発」）、ＩＥＥＥ Ｔｒａｎｓ． ｏｎ Ｅｌｅｃ． Ｄｅｖ．（米国電気電子学会、電子部門誌）、５５（１１）号、３０３０〜３０３６頁、２００８年１１月でアーキテクチャを提案している。Ｖ． Ｓｃｈｍｉｄｔ（ヴィ シュミット）らは、論文「Ｒｅａｌｉｚａｔｉｏｎ ｏｆ ａ Ｓｉｌｉｃｏｎ Ｎａｎｏｗｉｒｅ Ｖｅｒｔｉｃａｌ Ｓｕｒｒｏｕｎｄ−Ｇａｔｅ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ」（「シリコンナノワイヤ垂直周辺ゲート電界効果トランジスタの実現」）、Ｓｍａｌｌ（スモール誌）、２（１）号、８５〜８８頁、２００６年１月でアーキテクチャを提案している。Ｔ．ＴＡＮＡＫＡ（ティー タナカ）らは、論文「Ｖｅｒｔｉｃａｌ Ｓｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒｓ Ｕｓｉｎｇ Ｓｉｎｇｌｅ ｌｎＡｓ Ｎａｎｏｗｉｒｅｓ Ｇｒｏｗｎ ｏｎ Ｓｉ Ｓｕｂｓｔｒａｔｅｓ」（「シリコン基板上で成長した単一インジウムヒ素ナノワイヤを用いた垂直周辺ゲートトランジスタ」）、Ａｐｐｌ． Ｐｈｙｓ． Ｅｘｐｒｅｓｓ ３（応用物理学会誌３）、０２５００３号、２０１０年でアーキテクチャを提案している。これらのアーキテクチャによれば、５０ｎｍを超えるゲートのトポロジーが波効果によって生成される。その結果、ゲート長の縮小化が妨げられるとともに、ゲートの一部とナノワイヤとの間に寄生容量が導入されてしまう。この波現象は、ナノワイヤの近くの絶縁スペーサのトポロジーに固有のものである。絶縁スペーサの態様に応じて上昇波または下降波が生じる。
米国特許出願第２００３／０１８９２０２号明細書 米国特許第７，４４６，０２５号明細書
Ｍ． Ｅｇａｒｄ（エム エガード）らは、論文「Ｖｅｒｔｉｃａｌ ＩｎＡｓ Ｎａｎｏｗｉｒｅ Ｗｒａｐ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒｓ ｗｉｔｈ ｆｔ＞７ＧＨｚ ａｎｄ ｆｍａｘ＞２０ＧＨｚ」（「ｆｔ＞７ＧＨｚおよびｆｍａｘ＞２０ＧＨｚの垂直インジウムヒ素ナノワイヤラップゲートトランジスタ」）、ＮａｎｏＬｅｔｔｅｒｓ（ナノレター誌）、１０（３）号、８０９〜８１２頁、２０１０年 Ｃ． Ｔｈｅｌａｎｄｅｒ（シー セランダ）らは、論文「Ｄｅｖｅｌｏｐｍｅｎｔ ｏｆ ａ Ｖｅｒｔｉｃａｌ Ｗｒａｐ−Ｇａｔｅｄ ＩｎＡｓ ＦＥＴ」（「垂直ラップゲートインジウムヒ素電界効果トランジスタの開発」）、ＩＥＥＥ Ｔｒａｎｓ． ｏｎ Ｅｌｅｃ． Ｄｅｖ．（米国電気電子学会、電子部門誌）、５５（１１）号、３０３０〜３０３６頁、２００８年１１月 Ｖ． Ｓｃｈｍｉｄｔ（ヴィ シュミット）らは、論文「Ｒｅａｌｉｚａｔｉｏｎ ｏｆ ａ Ｓｉｌｉｃｏｎ Ｎａｎｏｗｉｒｅ Ｖｅｒｔｉｃａｌ Ｓｕｒｒｏｕｎｄ−Ｇａｔｅ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ」（「シリコンナノワイヤ垂直周辺ゲート電界効果トランジスタの実現」）、Ｓｍａｌｌ（スモール誌）、２（１）号、８５〜８８頁、２００６年１月 Ｔ．ＴＡＮＡＫＡ（ティー タナカ）らは、論文「Ｖｅｒｔｉｃａｌ Ｓｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒｓ Ｕｓｉｎｇ Ｓｉｎｇｌｅ ｌｎＡｓ Ｎａｎｏｗｉｒｅｓ Ｇｒｏｗｎ ｏｎ Ｓｉ Ｓｕｂｓｔｒａｔｅｓ」（「シリコン基板上で成長した単一インジウムヒ素ナノワイヤを用いた垂直周辺ゲートトランジスタ」）、Ａｐｐｌ． Ｐｈｙｓ． Ｅｘｐｒｅｓｓ ３（応用物理学会誌３）、０２５００３号、２０１０年
したがって、トランジスタデバイスの寸法をナノスケールに縮小させ、かつソースおよびドレインの領域の過度な抵抗を減少させ、ならびに、オーバーラップ容量を最小化するような、網目状に設けられた垂直ナノワイヤに実装されたトランジスタデバイスを単純に製造する方法が望まれている。アクセス抵抗が低く、かつ、オーバーラップ容量が小さいトランジスタを提案することが望ましい。
本発明は、以下のステップを含む点で特徴付けられる上述のタイプの製造方法に関する。当該方法は、ソースおよびドレインの電極を各垂直ナノワイヤの各端部に設けるステップと、ここで、ソースおよびドレインの電極は、ナノワイヤに実装された各単位トランジスタのゲート電極に対して対称的に配置されるものであり、各ナノワイヤの部分を取り囲む誘電材料の層を堆積させることによってゲート電極を作り、各ナノワイヤの部分を取り囲む誘電材料の各層のまわりに導電性材料の層を堆積させるステップと、ここで、導電性材料の層は、網目状に設けられたナノワイヤのすべてと、トランジスタデバイスのゲート長に対応する導電性材料の層の厚みと、に対して特有であるものであり、ナノスケールゲートを形成し、ナノワイヤに実装された各単位トランジスタのソースとゲートとの間、およびドレインとゲートとの間のコンタクトを絶縁できるように、誘電材料の平面層を使って各電極を絶縁するステップとを備える。
他の態様によれば、製造方法は、以下の特徴のうちの１または複数、考えられる１つの特徴、またはすべての技術的に可能な（単数または複数の）組み合わせによる特徴を含む。ソースおよびドレインの電極は、ナノワイヤのまわりに実装されたトランジスタのゲート電極にソースおよびドレインの電極をオートアライメントさせる方法を使って、ゲート電極に対して対称的に配置される。誘電体を使って各ソースおよびドレインの電極を絶縁するステップは、誘電材料の第１の層と誘電材料の第２の層とを堆積させることによって行われる。ゲート電極を作る導電性材料の層は、誘電材料の第１の層の上に堆積され、誘電材料の第２の層は、ゲート電極を作っている導電性材料の層の上に堆積される。誘電材料の第１および第２の層の厚みと、ゲート電極を作っている導電性材料の層の位置は、ソースおよびドレインの電極が、ナノワイヤに実装されたトランジスタのゲート電極に対して対称的に配置されるように、あらかじめ定義される。誘電材料の第１の層の平坦度は、実質的には、５ｎｍ以下の精度で形成される。誘電材料の第１および第２の層の誘電材料は、流動性無機樹脂である。ゲート電極を作っている導電性材料の層の厚みは、２０ｎｍ未満であり、層の厚みは、ゲート長を定義する。
また本発明は、複数の単位トランジスタを含む網目状に設けられた垂直ナノワイヤに実装された電界効果トランジスタデバイスにも関するものである。各単位トランジスタは、ソース電極およびドレイン電極を含み、それぞれ網目状に設けられた垂直ナノワイヤの一端に配置されてチャネルによって接続される。各単位トランジスタは、網目状に設けられた各垂直ナノワイヤを取り囲むゲート電極を含む。ナノワイヤに実装された単位トランジスタのドレイン、ソース、およびゲートの電極は、トランジスタデバイスの特有のドレイン、ソース、およびゲートの電極を形成できるように、それぞれ互いに接続される。トランジスタデバイスは、以下の点で特徴付けられる。ソースおよびドレインの電極は、ナノワイヤに実装された各トランジスタのゲート電極に対して対称的に配置される。トランジスタのゲート電極は、各ナノワイヤの部分を取り囲む誘電材料の層と、各ナノワイヤの部分を取り囲む誘電材料の各層のまわりの導電性材料の層と、によって形成される。導電性材料の層は、網目状に設けられたナノワイヤのすべてに対して特有であり、導電性材料の層の厚みは、トランジスタデバイスのゲート長さに対応する。トランジスタデバイスは、ナノワイヤに実装された各トランジスタのソースとゲートとの間のコンタクト、およびドレインとゲートとの間のコンタクトを絶縁する誘電材料を含む。
他の態様によれば、トランジスタデバイスは、以下の特徴のうちの１または複数、考えられる１つの特徴、またはすべての技術的に可能な組み合わせによる特徴を含む。トランジスタのゲート長は、２０ｎｍ未満である。ナノワイヤは、元素周期表のＩＶ族またはＩＩＩ−Ｖ族の材料により作成されている。ナノワイヤは、シリコンにより作成されている。ゲート電極を構成する導電性材料は、金属、ケイ素化合物、シリコン、または多結晶シリコンにより作成されている。各ナノワイヤの部分を取り囲む誘電材料は、二酸化ケイ素Ｓｉ０２、またはアルミニウム、ジルコニウム、ハフニウム、ガドリニウム、またはランタンをベースにした酸化物のうちの高い誘電係数を有する絶縁材料により作成されている。したがって、本発明による網目状に設けられた垂直ナノワイヤに実装される電界効果トランジスタデバイスによれば、アクセス抵抗が低く、寄生オーバーラップ容量が小さく、かつ、ナノスケールのゲートを得ることができるように、底部および頂部のコンタクト（ソース／ドレイン）の最適化が可能になる。
本発明はまた、網目状に設けられた垂直ナノワイヤに実装された複数の電界効果トランジスタを備えた少なくとも１つのデバイスを含む点で特徴付けられる電子デバイスにも関するものである。
他の態様によれば、電子デバイスは、ＣＭＯＳインバータ、論理回路、マルチプレクサ、揮発性メモリ、不揮発性メモリ、およびガスまたは生化学物質を検出するデバイスからなる群に属している。
本発明はまた、上記電子デバイスを少なくとも一つ含む点で特徴付けられる処理装置にも関するものである。
上述の本発明およびその利点は、例示に過ぎず、添付の図面を参照して説明する以下の詳細な説明をよむことにより、さらに理解されるであろう。
図１は、本発明に含まれる垂直ナノワイヤに集積された電界効果トランジスタの輪郭を示す概略図である。 図２は、本発明に含まれる垂直ナノワイヤに集積された電界効果トランジスタの断面を示す概略図である。 図３は、網目状に設けられた垂直ナノワイヤに集積された電界効果トランジスタを含む、本発明に含まれる電子デバイスの断面を示す概略図である。 図４は、網目状に設けられた垂直ナノワイヤに集積された電界効果トランジスタを含む、本発明に含まれる電子デバイスの輪郭を示す概略図である。 図５は、本発明の第１の実施形態にかかる製造方法を示す概略図である。 図６は、図５に示した製造方法の他のステップを示す概略図である。 図７は、本発明の他の実施形態にかかる製造方法を示す概略図である。 図８は、本発明に含まれるｐＦＥＴタイプのトランジスタデバイスに対するゲート電圧とドレイン電流の関係を示す曲線群である。 図９は、本発明に含まれるｐＦＥＴタイプのトランジスタデバイスに対するドレイン電圧とドレイン電流の関係を示す曲線群である。 図１０は、本発明の第３の実施形態にかかる製造方法を示す概略図である。 図１１は、本発明の実施形態にかかるデバイスの画像である。 図１２は、本発明の実施形態にかかるデバイスの画像である。
図１および２は、垂直ナノワイヤ４上に実装された電界効果トランジスタ２（ＦＥＴ）を示した図である。ナノワイヤを構成する材料は、元素周期表のＩＶ族（Ｓｉ、Ｇｅ、など）材料、またはＩＩＩ−Ｖ族（ＩｎＡｓ、ＧａＡｓ、ＩｎＰ、ＧａＳｂ、その他）の複合材料を含む。ナノワイヤは、ボトムアップ（成長）またはトップダウン（エッチング）の技法を使う既知の方法で作成される。
既知の方法では、トランジスタ２は、３本の活性電極、すなわち、ソース６、ドレイン８、およびゲート１０を含む半導体デバイスである。該トランジスタによれば、制御電極すなわちゲート１０を使って、ソース６とドレイン８との間で電流の通過を制御することが可能になる。
既知の方法では、ゲート１０は、ナノワイヤ４を取り囲む誘電体で作られた第１の層１２と、第１の層１２を取り囲む好適には金属で作られた第２の層１４とを含む金属酸化膜半導体（ＭＯＳ）タイプのスタックで作られる。
第２の層１４は、いわゆるゲート導電体であり、金属、ケイ素化合物、または多結晶シリコンなどの導電性材料により作成される。
第１の層１２は、いわゆるゲート誘電体である。ナノワイヤとして使われる材料にもよるが、第１の層１２は、原子層堆積（ＡＬＤ）法、または化学気相成長（ＣＶＤ）法を使って堆積される高誘電率材料、例えば、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｇｄ２Ｏ３など、および、それらの合成物である。ナノワイヤがシリコンから作成される場合は、第１の層１２は、シリコン酸化物、例えば、ＳｉＯ２、ＳｉＯＮ、または、熱成長する高誘電率材料である。
ゲートの寸法は、ナノスケールである。例えば、ゲート長は、実質的に０．１ｎｍ〜３０ｎｍであり、ゲート誘電体の厚みは、実質的に０．１ｎｍ〜１０ｎｍである。
ナノワイヤで作られたチャネルの静電的制御は、ナノワイヤを取り囲むナノスケールのゲートによって確実に実行される。
図３は、本発明に含まれる電子デバイス２０を示す。電子デバイス２０は、図１および２に示す単位トランジスタを含む、垂直ナノワイヤに実装／集積された電界効果トランジスタ２である。
電子デバイス２０は、例えば、シリコン製の基板２２と、その基板上に網目状に設けられた垂直ナノワイヤ２４とを含む。ナノワイヤは、基板２２上に、好ましくは２方向に規則的に配列される。
各ナノワイヤは、元素周期表に記載されたＳｉ、ＧｅなどのＩＶ族材料、または、ＩｎＡｓ、ＧａＡｓなどのＩＩＩ−Ｖ族材料により作成される。
各ナノワイヤ２４は、シリコンにより作成されるのが好ましい。
基板２２に対向するナノワイヤ２４のそれぞれの下端は、ナノワイヤ脚と呼ばれ、上述のように、トランジスタの「底部」またはソースコンタクト２６を含む。ソースコンタクト２６は、すべて同じ長さであり、電子デバイス２０の単一コンタクトまたはソース電極として、接続用の引き出しを形成できるように、導電材料層２８によって接続されている。
同様に、基板２２に対向するナノワイヤ２４のそれぞれの上端は、ナノワイヤ頭と呼ばれ、上述のように、トランジスタの「頂部」またはドレインコンタクト３０を含む。ドレインコンタクト３０は、すべて同じ長さであり、電子デバイス２０の単一コンタクトまたはドレイン電極として、接続用の引き出しを形成できるように、層によって接続されている。
ソースコンタクト２６は、誘電体層３２によって絶縁されている。同様に、ドレインコンタクト３０は、他の誘電体層３４によって絶縁されている。
各ナノワイヤ２４は、ナノワイヤの側面部を取り囲む「ゲート誘電体」と呼ばれる誘電体材料の誘電体層３６と、誘電体材料の誘電体層３６のまわりの「ゲート導電体」と呼ばれる導電性材料の導電層３８とによって形成されたゲートによって取り囲まれている。
各ナノワイヤの側面部を取り囲む誘電体材料の誘電体層３６は、二酸化ケイ素（ＳｉＯ２）、または、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、ガドリニウム（Ｇｄ）、もしくはハフニウム（Ｈｆ）をベースにした酸化物の群の中で誘電率が高い誘電体材料から作成されるのが好ましい。
ゲート電極を構成する導電性材料の導電層３８は、金属、ケイ素化合物、シリコン、または多結晶シリコンから作成されるのが好ましい。
導電体材料の導電層３８は、電子デバイス２０の単一のコンタクトまたはゲート電極用の引き出しを形成するべく、互いに接続される。そしてナノワイヤを「埋め込む」導電性材料の単一層が形成される。
導電性材料の導電層の厚みは、トランジスタデバイスのゲート長に対応する。
トランジスタのゲート長は、３０ｎｍ未満が好ましい。
ゲートコンタクトとドレインコンタクトとの間、およびゲートコンタクトとソースコンタクトとの間のそれぞれのオーバーラップ領域を最小にし、それによって、寄生容量を最小にするべく、ドレインの引き出しをゲートの引き出しに対して、好適に、９０°だけ角度オフセットさせる。同様に、ゲートの引き出しをソースの引き出しに対して、好適に、９０°だけ角度オフセットさせる。
ソースおよびドレインの電極は、ナノワイヤに実装された各トランジスタのゲート電極に関して対称的に配置される。
好ましくは、誘電体層３２および誘電体層３４は、例えば、シリコン酸化物（ＳｉＯ）、窒化ケイ素（ＳｉＮ）、または、ポリメタクリル酸メチル（ＰＭＭＡ）、ポリジメチルシロキサン（ＰＤＭＳ）、感光性エポキシ樹脂ＳＵ−８などのポリマーをベースにした同じ材料から作成される。
これらの誘電体層３２および誘電体層３４は、ナノワイヤに実装された各トランジスタのソースとゲートとの間、およびドレインとゲートとの間を絶縁する。
誘電体層３２および誘電体層３４のそれぞれの層の厚み、つまり、導電性材料の導電層３８の位置は、ソースおよびドレインの電極が、ナノワイヤに実装された各トランジスタのゲート電極に対して対称的に配置されるように、あらかじめ定義される。
他の例において、ソースおよびドレイン電極は、ナノワイヤに実装されたトランジスタのゲート電極に対して、オートアライメント法を使って、対称的に配置されてもよい。
図４は、網目状に設けられた垂直ナノワイヤの電界効果トランジスタデバイス２０の概略を示す。図４は、デバイス２０のソースおよびゲートの引き出し／コンタクトをそれぞれ形成する網目状に設けられたナノワイヤ２４、導電材料層２８、および導電体材料の導電層３８を示す。
本発明に含まれる電子デバイスは、前述のように、網目状に設けられた垂直ナノワイヤに実装された複数の電界効果トランジスタを備えた少なくとも１つのトランジスタデバイスを含む。
トランジスタデバイス（ｎＦＥＴおよびｐＦＥＴ）は、例えば、ＣＭＯＳインバータなどの論理回路を作るのに使用できる。
電子デバイスは、ＣＭＯＳインバータ、マルチプレクサ、揮発性メモリおよび不揮発性メモリ、ガスまたは生化学物質を検出するデバイスからなる群のいずれかであってよい。
本発明に含まれる処理装置は、上述した少なくとも１つの電子デバイスを含む。
電子デバイス２０の製造方法を以下で説明する。図５は、実施形態にかかる電子デバイスの製造方法を示す。
当該製造方法は、網目状に設けられたナノワイヤ２４を作成するステップ５０から開始される。
ナノワイヤ２４は、例えば、元素周期表ＩＶ属のシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、またはＩＩＩ−Ｖ族のＩｎＡｓ、ＧａＡｓなどの材料から作成される。
ナノワイヤ２４は、シリコン（Ｓｉ）材料から作成されるのが好ましい。
ナノワイヤ２４は、トップダウン手法を使って、例えば、エッチングによって形成されるのが好ましい。
他の例として、ナノワイヤ２４は、ボトムアップ手法を使って、例えば、成長させて形成してもよい。
ステップ５２では、基板２２にソースコンタクト用の導電材料層２８を異方性堆積させることにより、方法を続行する。その結果、金属が、ナノワイヤのそれぞれの頭部および脚部になる。
この材料は、ナノワイヤの機能に関して選ばれた金属である。例えば、シリコンの場合、コンタクトは、いわゆる「バンド端金属」（ｐ型としてプラチナＰｔ、およびｎ型として希土類エルビウム（Ｅｒ）またはイッテルビウム（Ｙｂ））を使って、低いショットキー障壁高さ作られる。またはコンタクトとして、シリコンのギャップの半分に近い材料（Ｎｉ、Ｔｉ、Ｃｏ、など）をベースにしたケイ素化合物が作られる。熱活性化によって、金属をナノワイヤに拡散でき、コンタクト抵抗を低減できるケイ素化合物が形成される。ナノワイヤが、ＩＩＩ−Ｖ属の材料により形成される場合、コンタクトは、パラジウム／ゲルマニウム（Ｐｄ／Ｇｅ）、Ｎｉ、チタン／金（Ｔｉ／Ａｕ）、ならびに熱活性化によって拡散できる材料が使用される。
図６に示した他の例において、ステップ５２’の堆積は、等方性である。この場合、同じ厚みの金属が、ナノワイヤの脚部、ナノワイヤの側面部、およびナノワイヤの頭部に堆積される。平坦化によるマスキングによって、ナノワイヤの脚部で金属をエッチングすることなく、ナノワイヤの側面図の金属を選択的にエッチングすることが可能になる。
ステップ５４において、平坦化ステップとも呼ばれる第１の誘電体層３２が形成される。誘電体層３２を形成した後に、ナノワイヤの頂部の金属が選択エッチングされる。
この第１の誘電体層３２は、オーバーラップ容量を最小にできるように、低い誘電率を有する誘電材料で作るのが好ましい。
例えば、この第１の誘電体層３２は、水素シルセスキオキサン（ＨＳＱ）などの流動性無機樹脂から作成される。この樹脂の化学構造によって、該樹脂はシリコン酸化物ＳｉＯｘと同様になる。
ステップ５４において、第１の誘電体層３２は、すべてを、すなわち、ソースコンタクト材料の導電材料層２８全体と、基板２２の一部とを網羅するように堆積される。
シリコン酸化物ＳｉＯｘの層を網目状に設けられたナノワイヤにスピンコーティングによって塗布し、次に、その層に存在する溶剤を蒸発させることができるように１００℃の温度でアニール処理することによって、網目状に設けられたナノワイヤを第１の誘電体層３２に完全に「埋め込み」、それによって、波効果を制限することが可能になる。
他の例において、この堆積を化学気相堆積（ＣＶＤ）または物理気相堆積（ＰＶＤ）などの他の既知の技術を使って行ってもよい。次に、化学またはプラズマエッチング、あるいは、それらの２つの技術の組み合わせなどの技術を使って第１の誘電体層３２を薄くしてもよい。
他の例において、ナノワイヤの上側の第１の誘電体層３２をＣＭＰ技術を使って薄くし、次に、化学エッチングおよびプラズマエッチングの両方または一方を行っても良い。
第１の誘電体層３２を作る材料の粘性は、実質的に、０．１〜３ｃＳｔ、すなわち、１×１０−７〜３×１０−６ｍ２／ｓである。例えば、粘性は、水素シルセスキオキサン（ＨＳＱ）の場合、０．６ｃＳｔに等しく、特に網目状に設けられたナノワイヤ２４で、スピンコーティングによいいてによって層の優れた平坦度を得ることができる。したがって、第１の誘電体層３２のレベル差または平坦度は、実質的に５ｎｍ以下の精度で形成される。
制御されたエッチング（プラズマおよびウェットの両方または一方）と優れた平坦度とが一緒になって、各ナノワイヤ２４のまわりで、第１の誘電体層３２の表面をゲート１０の好ましくかつ正確な高さに位置付けることが可能になる。
水で１０００倍に希釈したフッ化水素酸の溶液を使うことによって、エッチング速度を正確に、好ましくは、実質的に１オングストローム／秒に等しく制御することができる。第１の誘電体層３２の表面の位置／高さを制御すると同時に、波効果なしで、エッチング前の第１の誘電体層３２の表面の粗さと同一の非常に低い粗さを維持することができる。
例えば、第１の誘電体層３２は、網目状に設けられた直径２５ｎｍおよび直径２２０ｎｍ長のシリコンナノワイヤに対して実質的に１ｎｍに等しい精度を有する１１０ｎｍの高さで作られている。
ステップ５６において、ゲート絶縁膜となる誘電体層３６の堆積につづいて、ゲート導電体となる導電性材料の導電層３８が堆積される。
ゲート絶縁膜は、５を上回る誘電率を有する絶縁体を原子層堆積（ＡＬＤ）法または化学気相成長（ＣＶＤ）法によって形成する。ゲート絶縁膜は、Ｓｉ０２を熱酸化によって形成してもよい。
物理気相成長法によって、したがって、得られたゲート絶縁膜となる誘電体層３６の表面に金属の薄い導電層３８を異方的に堆積させることが可能になる。金属の薄い導電層３８の厚みは、実質的に３０ｎｍ未満である。
ステップ５８において、第２の誘電体層３４を形成できるように、第２の絶縁または平坦化ステップを実行する。このステップは、上述のステップ５４に類似している。したがって、ここでは説明しない。
つづいて、ナノワイヤ２４の上面を空けて、ナノワイヤ２４の頭部に置かれたゲート絶縁膜となる誘電体層３６およびゲート電極となる導電層３８を選択的にエッチングするステップを実行する。これにより、トランジスタデバイス２０のナノワイヤ２４のそれぞれの上に実装されたトランジスタの電極またはドレインコンタクトを形成することができる。
ステップ６０において、ドレインコンタクト６２を形成する層６２が堆積される。層６２は、ソースコンタクトを形成する導電材料層２８を作成する金属と同一種類の金属であるのが好ましい。
ステップ６４において、ゲート電極となる導電層３８と、ナノワイヤ２４の脚部のコンタクトの引き出し／電極、すなわち、ソースコンタクト用の導電材料層２８の電極と、を接続できるように、第２の誘電体層３４および第１の誘電体層３２にビア６６、６８をそれぞれ作成する。つづいて、従来の「バックエンド」配線形成方法が実行される。
バックエンド法は、ゲートの引き出しが、ソースの引き出しおよび、ドレインの引き出しとがコンタクトするように、バックエンド金属と呼ばれる金属７２を堆積させるステップ７０をさらに含む。ビアを満たして、ドレイン６２（ナノワイヤの頭部）、ソース２８（ナノワイヤの脚部）、およびゲートの導電層３８の外部コンタクトを形成できるように、金属層７２の厚みをビアの深さの実質的に２倍の厚みとする。
次に、製造方法の第２の実施形態を図７を参照して説明する。
網目状に設けられたナノワイヤ２４を作成するステップ５０を使って製造方法を開始する。
ステップ８０において、ゲート絶縁膜となる誘電体層３６が堆積させる。誘電率が５を超える絶縁体層は、原子層堆積（ＡＬＤ）法または化学気相堆積（ＣＶＤ）法により堆積されるか、ＳｉＯベースの誘電体層は熱酸化により堆積される。
ステップ８２において、ナノワイヤ２４の頭部８４および脚部８６を空けると同時に、ナノワイヤの側壁８８上にゲート絶縁膜となる誘電体層３６を保持するために、ゲート絶縁膜となる誘電体層３６の異方性エッチングを行う。
ステップ９０において、ソースコンタクト２８およびドレインコンタクト６２の層が堆積される。ソース／ドレインのコンタクトの材料は、好ましくは金属である。ナノワイヤ２４の頭部８４および脚部８６を網羅すると同時に、ソースコンタクト２８との接続を受け入れるために引き出し９１を形成するべく、金属を、例えば、物理気相成長（ＰＶＤ）法によって異方的に堆積させる。ナノワイヤの材料に対して選択された金属および材料によって、熱活性化を行ってもよい。
ステップ９２において、ソースとゲートとの間の絶縁ステップを第１の誘電体層３２を堆積させることによって実行する。これはまた平坦化ステップとも呼ばれる。該ステップは、上述したので、ここでは説明しない。
この絶縁および平坦化ステップでは、第１の誘電体層３２の上面、およびゲート導電体は、好ましい高さに形成される。
絶縁および平坦化ステップの後に、ナノワイヤ２４を覆うゲートを形成するべく、例えば、クロム（Ｃｒ）、窒化チタン（ＴｉＮ）、タンタル窒化物（ＴａＮ）、タングステン（Ｗ）などの金属からなる導電層３８を堆積させる。堆積は、異方的に実行される。堆積された金属の厚みは、トランジスタのゲート長Ｌｇに対応する。
他の例として、金属は、平坦化および選択エッチングの後に異方的に堆積されてもよい。
したがって、最終的なリソグラフ技術を使用することなくナノゲートを作成することができる。
金属堆積によって、ゲートコンタクトとの接続を受け入れる層の引き出しを形成することも可能になる。この引き出しは、ゲートコンタクトとソースコンタクトとの間のオーバーラップ領域の寄生容量を最小にするべく、ソースの引き出し方向に対して９０°だけ角度オフセットされている。
このオーバーラップ領域は、トランジスタの活性部分に限定され、ナノワイヤのより高い密度によって、オーバーラップ領域を減少させることが可能になる。
第２の絶縁／平坦化ステップを通じて、第２の誘電体層３４が形成される。この平坦化ステップは、上述した実施形態のステップ５８と同様なので、ここでは説明しない。
この平坦化ステップの後に、ナノワイヤ２４の頭部に置かれたゲート導電体となる導電層３８を選択的にエッチングする。ゲートコンタクトに対して９０°だけオフセットされたドレインコンタクトになるようにナノワイヤ２４の頭部のコンタクトが開放される。
ステップ９４において、引き出し／ゲート電極となる導電層３８と、ナノワイヤ２４の脚部の引き出し／コンタクトの電極、すなわち、ソースコンタクト２８の電極とを接続できるように、第２の誘電体層３４および第１の誘電体層３２にビア６６、６８をそれぞれ作成する。次に、「バックエンド」方法を実行する。
ステップ９６において、バックエンド方法により、ゲートの引き出しと、ソースの引き出しおよびドレインの引き出しとの間にコンタクトを作るために、いわゆるバックエンド金属７２を堆積させる。ビアを満たして、ドレイン６２（ナノワイヤの頭部）、ソース２８（ナノワイヤの脚部）、およびゲートとなる導電層３８の外部コンタクトを形成できるように、金属層７２の厚みをビア６６、６８の深さの実質的に２倍の厚みにする。
図１１は、極短コーティングゲート（１５ｎｍ）およびＰｔＳｉシリコン処理をしたソース／ドレイン領域を備えた、網目状に設けられたシリコンナノワイヤの垂直ＦＥＴデバイスをＳＴＥＭ（走査型透過電子顕微鏡）によって捕捉した断面図である。
図８および９は、網目状に設けられた垂直ナノワイヤに実装された電界効果トランジスタデバイスに対して得られた静的特性評価を示す図である。ここで、ｐＦＥＴは、図１１で見られるように、各１８ｎｍの直径を有するナノワイヤ８１本からなる網目形状に１５ｎｍ長のゲートを備えている。さらにまた、このｐＦＥＴトランジスタデバイスのゲート酸化物は、ＳｉＯ２（ｋ＝３．９）である。
図８を参照して、トランジスタデバイスの動作は、その極小の寸法を考慮すると卓越している。しきい値以下の傾きが９８ｍＶ／ｄｅｃａｄｅを有し、ドレイン誘起障壁低下（ＤＩＢＬ）が８ｍＶを有し、およびＩｏｎ／Ｉｏｆｆ比率が５０を有しているので、短チャネル効果は良好に制御された。ドレイン電源電圧ＶＤＤ＝０．８Ｖは、妥当である。
なお、ナノワイヤは、（従来の薄膜技術におけるように）わずかに高いレベルで均一にドーピング（ｐＦＥＴトランジスタデバイスに対して〜８×１０１８原子／ｃｍ）されている。
十分な直径のナノワイヤが作られたとき、例えば、直径が、実質的に３０ｎｍに等しいとき、チャネルの静電的制御は行われない。その場合、ナノワイヤの直径の減少に比例してゲート長が減少する。チャネルの制御が失われると、しきい値以下の傾きが劣化し、オフ状態のリーク電流が増加する。この現象は、ナノワイヤの直径が３０ｎｍより大きな場合顕著である。
さらにまた、高いレベルの均一なドーピングは、金属／半導体コンタクト（コンタクト抵抗）と、ゲートまでのナノワイヤの抵抗との両方におけるアクセス抵抗を低下させることができる。
製造方法は、全体として単純化される。実際、オートアライメントされるゲート構造はなく、ソース／ドレイン領域の特定のドーピングもない。
図１０を参照して、ソースおよびドレインの領域が各ナノワイヤを取り囲むナノスケールゲートとアライメントされている網目状に設けられた垂直ナノワイヤに実装されたＦＥＴトランジスタデバイスを製造する第３の実施形態を説明する。すべてのナノワイヤによって共有される領域をマスキングすることによって、ナノワイヤの脚部だけ、またはナノワイヤの脚部および頭部を露出させる。そして、ドーピングされたまたはオートアライメントされた金属領域であるゲート電極をマスキングされた領域に作成する。
上述のように網目状に設けられた垂直ナノワイヤ２４を形成する（不図示の）ステップとともに製造方法を開始する。
ステップ１００において、誘電体層３２を堆積させ、ナノワイヤの高さの３分の１を平坦化する。
ステップ１０２において、例えば、高誘電率ｋを有する誘電体層３６と金属または多結晶シリコンの微粉層とのスタックによりゲートを形成する。これらの２つの堆積は、ＡＬＤまたはＣＶＤによって同一形状となるよう実行される。
ステップ１０４において、ゲートを構成する導電層３８、誘電体層３６のスタックを異方性エッチングを行って、ナノワイヤ２４の側壁を覆う層をエッチングすることなく、誘電体層３２上に存在する材料の厚みを薄くすることができる。この段階で、誘電体層３２を選択的にエッチングすることによって、図１２で見るような網目状に設けられたナノワイヤの上部のマスキングを得ることができる。図１２は、ゲートスタック、すなわち、高誘電率ｋを有する絶縁体と、平坦化絶縁体のエッチングの後、脚部が空いたままになっているナノワイヤの上部を覆う多結晶シリコンの導電層と、を備えた、網目状に設けられたＳｉから作られたナノワイヤを走査型電子顕微鏡法によって捕捉した画像である。
ステップ１０６において、第２の絶縁材料堆積および平坦化を実行する。このステップによって、第２の絶縁層の厚みによるゲート長の画定が可能になる。
次に、第２の平坦化によって保護された部分をエッチングすることなく、各ナノワイヤの上部を覆うために誘電体層３６、導電層３８を薄くするべく誘電体層３６、導電層３８の等方性エッチングを実行する。
ステップ１０８において、誘電体の選択的なエッチングによって、ナノワイヤの脚部であるソースに自由にアクセスすることが可能となる。それによって、ナノワイヤの高さの中央に位置するナノスケールのゲートスタックを作成することができる。ゲートスタック上に同形にオートアライメントされたソース／ドレインの領域を画定することが可能になる。
ステップ１１０において、ゲート上に同形にオートアライメントされたソース／ドレインの領域が画定される。ソース／ドレインの形成中、ゲートは、これら２つのソース／ドレインの領域が完全にアライメントされるように、マスキングとしての機能を果たす。
同形にオートアライメントされたソース１１４およびドレイン１１２をドーピングする。ドーピングは、例えば、プラズマまたはドーピング済みの流動性樹脂によって実行される。したがって、ソース１１４およびドレイン１１２は、すでに画定されたゲート上に完全にオートアライメントされる。
他の例として、ステップ１１０において、選択拡散メタライゼーションを実行して、ソース／ドレインを形成してもよい。このステップは、ＣＶＤまたはＡＬＤによって等方的に金属を堆積させ、次に半導体と接触している金属を熱活性化により反応させることを含む。非反応性金属の選択的エッチングによって、ゲート上に完全にアライメントされたソースまたは金属ドレインを得ることが可能になる。ＩＶ族の材料から作られるナノワイヤの場合、このステップは、シリコン（Ｓｉ）処理またはゲルマニウム（Ｇｅ）処理と呼ばれる。他に、このステップにおいてＩＩＩ−Ｖ族の材料を使ってもよい。
さらにまた、このシリコン処理ステップは、上述したドーピングステップと組み合わせてもよい。
ステップ１１６において、ゲートの脚部まで誘電体材料を平坦化し、次に、好ましくは金属であるゲート導電体を堆積させて、（あらかじめ形成された）ゲートのすべてを互いに接続させる。この金属は、ゲート導電体と同一種類の金属であるのが好ましい。
他の例において、この金属は、ゲート導電体と異なる種類の金属であってもよい。
ステップ１１８において、誘電体材料を堆積させた後に、ナノワイヤの頭部およびゲート上に位置するゲート導電体の平坦化および選択的エッチングが実行される。
ステップ１２０において、ゲートをドレインから絶縁し、バックエンドステップ用にナノワイヤの頭部を空ける最終の平坦化処理が実行される。
上述したバックエンド方法を使用して、本実施形態に係る製造方法を終了する。
本発明に従う製造方法によれば、ナノスケールの導電性ゲートを有し、各ナノワイヤを被覆し、それによって、チャネル内の電流の通過の制御が可能になる網目状に設けられた垂直ナノワイヤに実装されるＦＥＴトランジスタデバイスの製造が可能になる。
本発明に従う製造方法によれば、ソースおよびドレインが、ゲートに関して対称形であるトランジスタの製造が可能になる。最初の２つの実施形態によれば、該対称形は、エッチングによる誘電体層の薄膜化／平坦化の精度に依存し、２つの誘電体層は、同じ厚みを有する。第３の実施形態では、ソースおよびドレインの領域が、ゲート上に完全にオートアライメントされるので、ゲートを最初に形成する。
さらに、超高周波数用途の場合、本発明に従う製造方法を使って得られるゲート／ソースおよびゲート／ドレインの寄生オーバーラップ容量を最小化することが重要である。
本発明によるトランジスタデバイスによれば、高密度の網目状の実装に関連するオーバーラップ表面を減らすこと、非常に低い誘電率を有する材料、例えば、２．７に近い誘電率を有する低密度酸化物を使用すること、およびゲートと、頂部および底部（ソース／ドレイン）のコンタクトとの間の距離を増やすことの制御が可能となる。
好都合なことに、本発明に従う製造方法は、超小型電子技術に対して既知の手法／技術を使用することができる。本発明に従う製造方法によれば、寸法が非常に小さいが、新しい装置を使用することなく、または高精度なリソグラフィなどのコストをかけることなく、電界効果ナノデバイスの製造に対して確かな解決策を提供することが可能になる。
したがって、これらの製造方法によれば、検出用途に対して、より大きな寸法（数ミクロン）に容易に置き換え可能なナノスケールゲートの製造が可能になる。
さらにまた、これらの製造方法は、異なるナノワイヤ材料の集積化、３次元集積化、柔軟な基板上の電子機器回路などの現在追及されている異なる研究開発手段に対して互換性を有しかつフレキシブルである。
その上、これらの製造方法によれば、ソース／ドレインと呼ばれる脚部および頭部のコンタクトを最適化し、それによって、アクセス抵抗を減らしかつオーバーラップ容量を低減することが可能になる。
好都合なことに、本発明のこれらの異なる実施形態にかかる製造方法は、基本論理回路、例えば、ＣＭＯＳインバータなどの製造にも互換性がある。
シリコン製のものをつくる場合、例えば、１平方センチメートル当たりおよそ１０１９の不純物の均一なドーピングによって、２つの領域（ｎ型およびｐ型）を形成し、次に、トップダウン法を使用して網目状に設けられたナノワイヤを２つつくることが十分可能である。２つのデバイス（ｎＦＥＴおよびｐＦＥＴ）は、次に、ビアホール技術および従来のメタライゼーション技術を使ってより簡単に配線され、本発明による製造方法に従って同時に作られる。
この製造方法は、異なる材料から作られる網目状に設けられたナノワイヤにも応用できる。例えば、ｐ型用にＧｅまたはＳｉから作られたナノワイヤを用いて、ｎ型用にＩＩＩ−Ｖ族材料から作られたナノワイヤを用いて作ることが可能である。網目状に設けられたＩＩＩ−Ｖ族材料から作られたナノワイヤでｎＦＥＴおよびｐＦＥＴを作ることも可能である。

Claims (15)

  1. 複数の基本トランジスタを含み、網目状に設けられた垂直ナノワイヤに実装された電界効果トランジスタデバイスを製造する方法であって、各前記基本トランジスタは、ソース電極およびドレイン電極を含み、網目状に設けられた各前記垂直ナノワイヤの一端に置かれて、チャネルによって接続されており、各前記基本トランジスタは、各前記垂直ナノワイヤを取り囲むゲート電極を含み、前記ナノワイヤ上に実装された前記基本トランジスタの前記ドレイン、ソース、およびゲートの電極は、前記トランジスタデバイスに共通のドレイン、ソース、およびゲート電極を形成するべくそれぞれ互いに接続されており、
    前記製造方法は、
    各前記垂直ナノワイヤの各端部にソースおよびドレインの電極を作るステップであって、前記ソースおよびドレインの電極は、ナノワイヤ上に実装された各前記基本トランジスタの前記ゲート電極に対して対称的に配置されている、ステップと、
    各ナノワイヤの部分を取り囲む誘電材料の層を堆積させることと、各ナノワイヤの前記部分を取り囲む誘電材料の各層のまわりに導電性材料の層を堆積させることと、によってゲート電極を作るステップであって、前記導電性材料の層は、網目状に設けられた前記ナノワイヤのすべてに対して共通であり、導電性材料の前記層の厚みは、前記トランジスタデバイスの前記ゲートの長さに対応する、ステップと、
    ナノスケールゲートを形成して、前記ナノワイヤ上に実装された各前記基本トランジスタの前記ソースと前記ゲートとの間、および前記ドレインと前記ゲートとの間でコンタクトを形成するように、誘電材料の層を使って各電極どうしを絶縁するステップと、
    を備えることを特徴とする、製造方法。
  2. ナノワイヤのまわりに実装された各トランジスタの前記ゲート電極に前記ソースおよびドレインの電極をセルフアライメントさせる方法を使って、前記ソースおよびドレインの電極は、前記ゲート電極に対して対称的に配置されることを特徴とする、請求項１に記載の製造方法。
  3. 前記誘電体を使って各ソースおよびドレインの電極を絶縁する前記ステップは、誘電材料の第１の層と誘電材料の第２の層とを堆積させることによって実行され、ゲート電極を作っている導電性材料の前記層が、誘電材料の前記第１の層の上に堆積され、誘電材料の前記第２の層が、前記ゲート電極を作っている導電性材料の前記層の上に堆積され、誘電材料の前記第１および第２の層の厚みと、前記ゲート電極を作っている導電性材料の前記層の位置とは、前記ソースおよびドレインの電極が、ナノワイヤ上に実装された各トランジスタの前記ゲート電極に対して対称的に配置されるように、あらかじめ画定されていることを特徴とする、請求項１に記載の製造方法。
  4. 誘電材料の前記第１の層の平坦度が、実質的に５ｎｍ以下の精度で画定されることを特徴とする、請求項３に記載の製造方法。
  5. 誘電材料の前記第１および第２の層の前記誘電材料は、流動性無機樹脂であることを特徴とする、請求項３または４に記載の製造方法。
  6. 前記ゲート電極を作っている導電性材料の前記層の厚みが、２０ｎｍ未満であり、前記層の前記厚みが、前記ゲートの長さを画定することを特徴とする、請求項１から５のいずれか一項に記載の製造方法。
  7. 複数の基本トランジスタを含み、網目状に設けられた垂直ナノワイヤに実装されたトランジスタデバイスであって、各基本トランジスタは、ソース電極およびドレイン電極を含み、網目状に設けられた各前記垂直ナノワイヤの一端に配置されてチャネルによって接続され、各前記基本トランジスタは、網目状に設けられた各前記垂直ナノワイヤを取り囲むゲート電極を含み、前記ナノワイヤ上に実装された前記基本トランジスタの前記ドレイン、ソース、およびゲートの電極は、前記トランジスタデバイスに共通のドレイン、ソース、およびゲートの電極を形成するべくそれぞれ互いに接続されており、
    前記トランジスタデバイスは、
    前記ソースおよびドレインの電極が、ナノワイヤ上に実装された各前記トランジスタの前記ゲート電極に対して対称的に配置され、
    トランジスタの前記ゲート電極は、各ナノワイヤの部分を取り囲む誘電材料の層と、各ナノワイヤの部分を取り囲む誘電材料の各層のまわりの導電性材料の層と、によって形成され、前記導電性材料の層は、網目状に設けられた前記ナノワイヤのすべてに対して共通であり、前記導電性材料の層の厚みは、前記トランジスタの前記ゲートの長さに対応し、
    前記ナノワイヤに実装された各前記トランジスタの前記ソースとゲートとの間、および前記ドレインとゲートとの間にコンタクトを形成するべく、各ソースおよびドレインの電極を絶縁する誘電材料と
    を備えることを特徴とする、トランジスタデバイス。
  8. 前記トランジスタの前記ゲートの長さが、２０ｎｍ未満であることを特徴とする、請求項７に記載のトランジスタデバイス。
  9. 前記垂直ナノワイヤを取り囲んで堆積された誘電体の材料層は、アルミニウム、ジルコニウム、ハフニウム、ガドリニウム、またはランタンをベースにした酸化物、およびケイ素酸化物からなる群から選択されることを特徴とする、請求項７または８に記載のトランジスタデバイス。
  10. 前記垂直ナノワイヤは、元素周期表のＩＶ族元素材料またはＩＩＩ−Ｖ族元素材料から作られることを特徴とする、請求項７から９のいずれか一項に記載のトランジスタデバイス。
  11. 前記ＩＶ族元素材料は、シリコンであることを特徴とする、請求項１０に記載のトランジスタデバイス。
  12. 前記導電性材料は、金属、ケイ素化合物、シリコン、および多結晶シリコンからなる群から選択されることを特徴とする、請求項７から１１のいずれか一項に記載のトランジスタデバイス。
  13. 請求項７から１２のいずれか一項に記載の網目状に設けられた垂直ナノワイヤに実装された複数のトランジスタデバイスを含む、少なくとも１つのデバイスを備えたことを特徴とする、電子デバイス。
  14. 前記電子デバイスは、ＣＭＯＳインバータ、論理回路、マルチプレクサ、揮発性メモリ、不揮発性メモリ、およびガスまたは生化学物質を検出するデバイスからなる群から選択されることを特徴とする、請求項１３に記載の電子デバイス。
  15. 請求項１３または１４に記載の少なくとも１つの電子デバイスを備える、ことを特徴とする処理装置。
JP2013540371A 2010-11-26 2011-11-24 電界効果トランジスタデバイスを製造する方法 Active JP6035245B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1059802 2010-11-26
FR1059802A FR2968125B1 (fr) 2010-11-26 2010-11-26 Procédé de fabrication d'un dispositif de transistor a effet de champ implémenté sur un réseau de nanofils verticaux, dispositif de transistor résultant, dispositif électronique comprenant de tels dispositifs de transistors, et processeur comprenant au moins un tel dispositif électronique
PCT/EP2011/070979 WO2012069606A2 (fr) 2010-11-26 2011-11-24 Procede de fabrication d'un dispositif de transistor a effet de champ implemente sur un reseau de nanofils verticaux, dispositif de transistor resultant, dispositif electronique comprenant de tels dispositifs de transistors, et processeur comprenant au moins un tel dispositif electronique.

Publications (2)

Publication Number Publication Date
JP2014503998A true JP2014503998A (ja) 2014-02-13
JP6035245B2 JP6035245B2 (ja) 2016-11-30

Family

ID=44276119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013540371A Active JP6035245B2 (ja) 2010-11-26 2011-11-24 電界効果トランジスタデバイスを製造する方法

Country Status (6)

Country Link
US (1) US9379238B2 (ja)
EP (1) EP2643848B1 (ja)
JP (1) JP6035245B2 (ja)
KR (1) KR101882037B1 (ja)
FR (1) FR2968125B1 (ja)
WO (1) WO2012069606A2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065456A (ja) * 2014-11-14 2015-04-09 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP2015159320A (ja) * 2015-04-27 2015-09-03 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP2016005005A (ja) * 2015-08-20 2016-01-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP2017126790A (ja) * 2017-04-11 2017-07-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP2019067974A (ja) * 2017-10-03 2019-04-25 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2019087704A (ja) * 2017-11-10 2019-06-06 富士通株式会社 化合物半導体装置、受信機、及び化合物半導体装置の製造方法。
WO2019130965A1 (ja) * 2017-12-25 2019-07-04 株式会社ソシオネクスト 出力回路
JP2019153639A (ja) * 2018-03-01 2019-09-12 富士通株式会社 半導体デバイス、受信機及び半導体デバイスの製造方法
WO2019175921A1 (ja) * 2018-03-12 2019-09-19 富士通株式会社 半導体装置及び半導体装置の製造方法
WO2022153676A1 (ja) * 2021-01-15 2022-07-21 国立大学法人東北大学 半導体デバイス、集積回路及びその製造方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102050561B1 (ko) * 2012-12-18 2020-01-09 삼성디스플레이 주식회사 수직형 박막트랜지스터 및 이의 제조 방법
US8890119B2 (en) 2012-12-18 2014-11-18 Intel Corporation Vertical nanowire transistor with axially engineered semiconductor and gate metallization
US9054215B2 (en) 2012-12-18 2015-06-09 Intel Corporation Patterning of vertical nanowire transistor channel and gate with directed self assembly
US8896101B2 (en) * 2012-12-21 2014-11-25 Intel Corporation Nonplanar III-N transistors with compositionally graded semiconductor channels
US9041095B2 (en) * 2013-01-24 2015-05-26 Unisantis Electronics Singapore Pte. Ltd. Vertical transistor with surrounding gate and work-function metal around upper sidewall, and method for manufacturing the same
US9024376B2 (en) * 2013-01-25 2015-05-05 Unisantis Electronics Singapore Pte. Ltd. Vertical transistor with dielectrically-isolated work-function metal electrodes surrounding the semiconductor pillar
US20150053929A1 (en) * 2013-08-22 2015-02-26 Board Of Regents. The University Of Texas System Vertical iii-v nanowire field-effect transistor using nanosphere lithography
US10361270B2 (en) * 2013-11-20 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Nanowire MOSFET with different silicides on source and drain
US9976913B2 (en) * 2013-11-26 2018-05-22 King Abdullah University Of Science And Technology Thermal history devices, systems for thermal history detection, and methods for thermal history detection
US9281363B2 (en) 2014-04-18 2016-03-08 Taiwan Semiconductor Manufacturing Company Ltd. Circuits using gate-all-around technology
US9653563B2 (en) 2014-04-18 2017-05-16 Taiwan Semiconductor Manufacturing Company Limited Connection structure for vertical gate all around (VGAA) devices on semiconductor on insulator (SOI) substrate
EP2947045B1 (en) 2014-05-19 2019-08-28 IMEC vzw Low defect-density vertical nanowire semiconductor structures and method for making such structures
CN106663594B (zh) * 2014-06-23 2020-08-25 美商新思科技有限公司 具有含不同数量的纳米线或2d材料带的晶体管的存储单元和逻辑单元
US9400862B2 (en) 2014-06-23 2016-07-26 Synopsys, Inc. Cells having transistors and interconnects including nanowires or 2D material strips
EP3158588A4 (en) * 2014-06-23 2018-01-17 Intel Corporation Techniques for forming vertical transistor architectures
US9698261B2 (en) 2014-06-30 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical device architecture
US9917240B2 (en) 2014-07-24 2018-03-13 Samsung Electronics Co., Ltd. Thermoelectric element, method of manufacturing the same and semiconductor device including the same
US9397159B2 (en) * 2014-09-12 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide region of gate-all-around transistor
US9871111B2 (en) * 2014-09-18 2018-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9515179B2 (en) 2015-04-20 2016-12-06 Semiconductor Components Industries, Llc Electronic devices including a III-V transistor having a homostructure and a process of forming the same
SE1530097A1 (en) 2015-06-22 2016-12-23 Method for Vertical Gate-Last Process
KR101765387B1 (ko) * 2015-06-24 2017-08-23 서강대학교산학협력단 금속 코아 간 초미세 보이드를 가지는 나노 갭 구조체 및 이를 이용한 분자 검출 장치 및 방법, 선택적 에칭을 통한 상기 나노 갭 구조체의 제조 방법
US9997463B2 (en) * 2015-07-01 2018-06-12 Stmicroelectronics, Inc. Modular interconnects for gate-all-around transistors
DE102015223524A1 (de) * 2015-11-27 2017-06-01 Robert Bosch Gmbh Verfahren zum Herstellen von Nanostrukturen in mikromechanischen Bauteilen und mikromechanisches Bauteil
US9761694B2 (en) 2016-01-27 2017-09-12 International Business Machines Corporation Vertical FET with selective atomic layer deposition gate
US9882047B2 (en) * 2016-02-01 2018-01-30 International Business Machines Corporation Self-aligned replacement metal gate spacerless vertical field effect transistor
JP6082489B2 (ja) * 2016-03-30 2017-02-15 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP6527835B2 (ja) * 2016-04-06 2019-06-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
US11088033B2 (en) 2016-09-08 2021-08-10 International Business Machines Corporation Low resistance source-drain contacts using high temperature silicides
US10312229B2 (en) 2016-10-28 2019-06-04 Synopsys, Inc. Memory cells including vertical nanowire transistors
US10361128B2 (en) 2017-01-11 2019-07-23 International Business Machines Corporation 3D vertical FET with top and bottom gate contacts
US9935195B1 (en) 2017-01-12 2018-04-03 International Business Machines Corporation Reduced resistance source and drain extensions in vertical field effect transistors
CN108695382B (zh) 2017-04-07 2021-07-06 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US9960272B1 (en) 2017-05-16 2018-05-01 International Business Machines Corporation Bottom contact resistance reduction on VFET
US10020381B1 (en) 2017-05-17 2018-07-10 International Business Machines Corporation Embedded bottom metal contact formed by a self-aligned contact process for vertical transistors
US11145766B2 (en) * 2017-06-08 2021-10-12 Sharp Kabushiki Kaisha Active-matrix substrate and display device
FR3074489B1 (fr) * 2017-12-05 2023-04-21 Centre Nat Rech Scient Plateforme de nanostructures pour l’interfacage cellulaire et procede de fabrication correspondant
US11043598B2 (en) 2018-11-30 2021-06-22 International Business Machines Corporation Vertical field effect transistor with low-resistance bottom source-drain contact
US10892339B2 (en) 2019-03-13 2021-01-12 International Business Machines Corporation Gate first technique in vertical transport FET using doped silicon gates with silicide
CN110176489A (zh) * 2019-05-14 2019-08-27 中国科学院微电子研究所 纳米级晶体管及其制备方法
US11769831B2 (en) * 2020-09-30 2023-09-26 Tokyo Electron Limited High performance floating body VFET with dielectric core
KR20220166604A (ko) * 2021-06-10 2022-12-19 에스케이하이닉스 주식회사 반도체 메모리 장치
US11942536B2 (en) * 2022-02-14 2024-03-26 Tokyo Electron Limited Semiconductor device having channel structure with 2D material

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356314A (ja) * 2003-05-28 2004-12-16 Fujio Masuoka 半導体装置
JP2005197612A (ja) * 2004-01-09 2005-07-21 Sony Corp 集積型量子細線トランジスタおよびその製造方法ならびに集積型細線トランジスタおよびその製造方法ならびに電子応用装置
JP2006332662A (ja) * 2005-05-23 2006-12-07 Internatl Business Mach Corp <Ibm> ナノワイヤ・チャネルおよびシリサイド化下部コンタクトを有する垂直型ｆｅｔ
JP2007036267A (ja) * 2006-09-04 2007-02-08 Elpida Memory Inc Ｓｏｇ膜の形成方法
JP2007520877A (ja) * 2003-12-23 2007-07-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ヘテロ接合を備える半導体デバイス
WO2009072192A1 (ja) * 2007-12-05 2009-06-11 Unisantis Electronics (Japan) Ltd. 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030189202A1 (en) 2002-04-05 2003-10-09 Jun Li Nanowire devices and methods of fabrication
DE10250829B4 (de) * 2002-10-31 2006-11-02 Infineon Technologies Ag Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle
EP1804286A1 (en) * 2005-12-27 2007-07-04 Interuniversitair Microelektronica Centrum Elongate nanostructure semiconductor device
FR2897204B1 (fr) * 2006-02-07 2008-05-30 Ecole Polytechnique Etablissem Structure de transistor vertical et procede de fabrication
SE532485C2 (sv) 2007-03-27 2010-02-02 Qunano Ab Nanostruktur för laddningslagring
EP2147461A1 (en) * 2007-04-19 2010-01-27 Nxp B.V. Nonvolatile memory cell comprising a nanowire and manufacturing method thereof
US7892956B2 (en) * 2007-09-24 2011-02-22 International Business Machines Corporation Methods of manufacture of vertical nanowire FET devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356314A (ja) * 2003-05-28 2004-12-16 Fujio Masuoka 半導体装置
JP2007520877A (ja) * 2003-12-23 2007-07-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ヘテロ接合を備える半導体デバイス
JP2005197612A (ja) * 2004-01-09 2005-07-21 Sony Corp 集積型量子細線トランジスタおよびその製造方法ならびに集積型細線トランジスタおよびその製造方法ならびに電子応用装置
JP2006332662A (ja) * 2005-05-23 2006-12-07 Internatl Business Mach Corp <Ibm> ナノワイヤ・チャネルおよびシリサイド化下部コンタクトを有する垂直型ｆｅｔ
JP2007036267A (ja) * 2006-09-04 2007-02-08 Elpida Memory Inc Ｓｏｇ膜の形成方法
WO2009072192A1 (ja) * 2007-12-05 2009-06-11 Unisantis Electronics (Japan) Ltd. 半導体装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065456A (ja) * 2014-11-14 2015-04-09 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP2015159320A (ja) * 2015-04-27 2015-09-03 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP2016005005A (ja) * 2015-08-20 2016-01-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP2017126790A (ja) * 2017-04-11 2017-07-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP2019067974A (ja) * 2017-10-03 2019-04-25 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2019087704A (ja) * 2017-11-10 2019-06-06 富士通株式会社 化合物半導体装置、受信機、及び化合物半導体装置の製造方法。
WO2019130965A1 (ja) * 2017-12-25 2019-07-04 株式会社ソシオネクスト 出力回路
JPWO2019130965A1 (ja) * 2017-12-25 2021-01-14 株式会社ソシオネクスト 出力回路
US11295987B2 (en) 2017-12-25 2022-04-05 Socionext Inc. Output circuit
JP2019153639A (ja) * 2018-03-01 2019-09-12 富士通株式会社 半導体デバイス、受信機及び半導体デバイスの製造方法
WO2019175921A1 (ja) * 2018-03-12 2019-09-19 富士通株式会社 半導体装置及び半導体装置の製造方法
JPWO2019175921A1 (ja) * 2018-03-12 2021-03-18 富士通株式会社 半導体装置及び半導体装置の製造方法
US11171242B2 (en) 2018-03-12 2021-11-09 Fujitsu Limited Semiconductor device and method for manufacturing semiconductor device
JP7040598B2 (ja) 2018-03-12 2022-03-23 富士通株式会社 半導体装置及び半導体装置の製造方法
WO2022153676A1 (ja) * 2021-01-15 2022-07-21 国立大学法人東北大学 半導体デバイス、集積回路及びその製造方法

Also Published As

Publication number Publication date
KR20140024836A (ko) 2014-03-03
US20130240983A1 (en) 2013-09-19
KR101882037B1 (ko) 2018-07-25
WO2012069606A2 (fr) 2012-05-31
WO2012069606A3 (fr) 2012-07-19
JP6035245B2 (ja) 2016-11-30
EP2643848B1 (fr) 2019-07-24
US9379238B2 (en) 2016-06-28
FR2968125A1 (fr) 2012-06-01
EP2643848A2 (fr) 2013-10-02
FR2968125B1 (fr) 2013-11-29

Similar Documents

Publication Publication Date Title
JP6035245B2 (ja) 電界効果トランジスタデバイスを製造する方法
US10242990B2 (en) Structure featuring ferroelectric capacitance in interconnect level for steep sub-threshold complementary metal oxide semiconductor transistors
US9252252B2 (en) Ambipolar silicon nanowire field effect transistor
CN204885171U (zh) 具有垂直沟道的半导体器件
US8378415B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20160240533A1 (en) Vertical cmos structure and method
CN106449755A (zh) 全门n纳米丝器件以及该器件的制造方法
CN107743656A (zh) 具有外延生长的源极/漏极区的晶体管中的电阻减小
US6746923B2 (en) Method of fabricating a vertical quadruple conduction channel insulated gate transistor
US11682668B2 (en) Stacked transistor device
JP2002299636A (ja) 垂直型チャネルを有する超微細ｍｏｓトランジスタ及びその製造方法
Chung et al. Vertically stacked cantilever n-type poly-Si junctionless nanowire transistor and its series resistance limit
US11527535B2 (en) Variable sheet forkFET device
CN105810730B (zh) 半导体装置及其制造方法
CN101783367A (zh) 一种基于三五族元素的纳米线mos晶体管及其制备方法
US11942536B2 (en) Semiconductor device having channel structure with 2D material
US11888048B2 (en) Gate oxide for nanosheet transistor devices
CN110491940B (zh) 一种基于共振隧穿的纳米线晶体管及其制备方法
WO2022106329A1 (en) Ferroelectric field effect transistor with nanowire core
TWI726338B (zh) 半導體元件的製造方法
TW202213787A (zh) 具有氮化鉬金屬閘極及具有雙極層的閘極介電質之全繞式閘極積體電路結構的製造
CN118198131A (zh) 一种全包围栅铁电场效应晶体管及其制备方法
CN105990147A (zh) 一种半导体器件及其制作方法和电子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160824

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161031

R150 Certificate of patent or registration of utility model

Ref document number: 6035245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250