JP2015065456A - 半導体装置の製造方法、及び、半導体装置 - Google Patents
半導体装置の製造方法、及び、半導体装置 Download PDFInfo
- Publication number
- JP2015065456A JP2015065456A JP2014231413A JP2014231413A JP2015065456A JP 2015065456 A JP2015065456 A JP 2015065456A JP 2014231413 A JP2014231413 A JP 2014231413A JP 2014231413 A JP2014231413 A JP 2014231413A JP 2015065456 A JP2015065456 A JP 2015065456A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- insulating film
- fin
- gate
- concerns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 165
- 238000004519 manufacturing process Methods 0.000 title abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 238000009792 diffusion process Methods 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 35
- 229920005591 polysilicon Polymers 0.000 abstract description 35
- 238000000034 method Methods 0.000 abstract description 21
- 238000005530 etching Methods 0.000 abstract description 14
- 238000000151 deposition Methods 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 142
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 56
- 229910052710 silicon Inorganic materials 0.000 description 56
- 239000010703 silicon Substances 0.000 description 56
- 239000011229 interlayer Substances 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 7
- 238000005498 polishing Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- POFVJRKJJBFPII-UHFFFAOYSA-N N-cyclopentyl-5-[2-[[5-[(4-ethylpiperazin-1-yl)methyl]pyridin-2-yl]amino]-5-fluoropyrimidin-4-yl]-4-methyl-1,3-thiazol-2-amine Chemical compound C1(CCCC1)NC=1SC(=C(N=1)C)C1=NC(=NC=C1F)NC1=NC=C(C=C1)CN1CCN(CC1)CC POFVJRKJJBFPII-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第1の絶縁膜を形成する第1工程と、前記第1工程の後、前記フィン状半導体層の周囲に第2の絶縁膜を形成し、前記第2の絶縁膜の上に第1のポリシリコンを堆積し平坦化し、ゲート配線と柱状半導体層を形成するための第2のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第1のポリシリコンと前記第2の絶縁膜と前記フィン状半導体層をエッチングすることにより、柱状半導体層と前記第1のポリシリコンによる第1のダミーゲートを形成する第2工程とにより、上記課題を解決する。
【選択図】図1
Description
すなわち、3つのマスクを用いてシリコン柱、平面状シリコン層、ゲート配線を形成している。
シリコン基板101上に形成されたフィン状シリコン層103と、前記フィン状シリコン層103の周囲に形成された第1の絶縁膜104と、前記フィン状シリコン層103上に形成された柱状シリコン層109と、前記柱状シリコン層109のフィン状半導体層に直交する方向の幅は前記フィン状シリコン層103の自身に直交する方向の幅と同じであり、前記柱状シリコン層109の周囲に形成されたゲート絶縁膜120と、前記ゲート絶縁膜120の周囲に形成された金属からなるゲート電極121aと、前記ゲート電極121aに接続された前記フィン状シリコン層109に直交する方向に延在する金属からなるゲート配線121bと、前記ゲート電極121aと前記ゲート配線121bの周囲と底部に形成された前記ゲート絶縁膜120と、前記ゲート電極121aの外側の幅W1と前記ゲート配線121bの幅W2は同じであり、前記柱状シリコン層109の上部に形成された第1の拡散層112と、前記フィン状シリコン層103の上部と前記柱状シリコン層109の下部に形成された第2の拡散層115と、を有する。
102.第1のレジスト
103.フィン状シリコン層
104.第1の絶縁膜
105.第2の絶縁膜
106.第1のポリシリコン、第1のダミーゲート
107.第3の絶縁膜
108.第2のレジスト
109.柱状シリコン層
110.第4の絶縁膜
111.第3のレジスト
112.第1の拡散層
113.第2のポリシリコン、第2のダミーゲート
114.第5の絶縁膜、第5の絶縁膜からなるサイドウォール
115.第2の拡散層
116.金属と半導体の化合物
117.金属と半導体の化合物
118.コンタクトストッパ膜
119.層間絶縁膜
120.ゲート絶縁膜
121.金属
121a.ゲート電極
121b.ゲート配線
122.酸化膜
123.第4のレジスト
124.コンタクト孔
125.コンタクト孔
126.第5のレジスト
127.コンタクト孔
128.金属
129.コンタクト
130.コンタクト
131.コンタクト
132.第6のレジスト
133.第6のレジスト
134.第6のレジスト
135.金属配線
136.金属配線
137.金属配線
Claims (1)
- 半導体基板上に形成されたフィン状半導体層と、
前記フィン状半導体層の周囲に形成された第1の絶縁膜と、
前記フィン状半導体層上に形成された柱状半導体層と、ここで、前記柱状半導体層のフィン状半導体層に直交する方向の幅は前記フィン状半導体層の自身に直交する方向の幅と同じであり、
前記柱状半導体層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された金属からなるゲート電極と、
前記ゲート電極に接続された前記フィン状半導体層に直交する方向に延在する金属からなるゲート配線と、
前記ゲート電極と前記ゲート配線の周囲と底部に形成された前記ゲート絶縁膜と、ここで、前記ゲート電極の外側の幅と前記ゲート配線の幅は同じであり、
前記柱状半導体層の上部に形成された第1の拡散層と、
前記フィン状半導体層の上部と前記柱状半導体層の下部に形成された第2の拡散層と、
を有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014231413A JP6121386B2 (ja) | 2014-11-14 | 2014-11-14 | 半導体装置の製造方法、及び、半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014231413A JP6121386B2 (ja) | 2014-11-14 | 2014-11-14 | 半導体装置の製造方法、及び、半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014521767A Division JP5680801B1 (ja) | 2013-06-10 | 2013-06-10 | 半導体装置の製造方法、及び、半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015065456A true JP2015065456A (ja) | 2015-04-09 |
JP6121386B2 JP6121386B2 (ja) | 2017-04-26 |
Family
ID=52833031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014231413A Active JP6121386B2 (ja) | 2014-11-14 | 2014-11-14 | 半導体装置の製造方法、及び、半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6121386B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332662A (ja) * | 2005-05-23 | 2006-12-07 | Internatl Business Mach Corp <Ibm> | ナノワイヤ・チャネルおよびシリサイド化下部コンタクトを有する垂直型fet |
EP1804286A1 (en) * | 2005-12-27 | 2007-07-04 | Interuniversitair Microelektronica Centrum | Elongate nanostructure semiconductor device |
WO2009102061A1 (ja) * | 2008-02-15 | 2009-08-20 | Unisantis Electronics (Japan) Ltd. | 半導体装置の製造方法 |
JP2010251586A (ja) * | 2009-04-17 | 2010-11-04 | Unisantis Electronics Japan Ltd | 半導体装置 |
JP2011049282A (ja) * | 2009-08-26 | 2011-03-10 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2012038821A (ja) * | 2010-08-04 | 2012-02-23 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法及び半導体装置 |
WO2013069102A1 (ja) * | 2011-11-09 | 2013-05-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法及び半導体装置 |
JP2014503998A (ja) * | 2010-11-26 | 2014-02-13 | サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク(セー.エヌ.エール.エス) | 網目状の垂直ナノワイヤに実装された電界効果トランジスタデバイスを製造する方法、この方法で製造されるトランジスタデバイス、該トランジスタデバイスを備えた電子デバイス、および、該電子デバイスを少なくとも一つ備えた処理装置 |
-
2014
- 2014-11-14 JP JP2014231413A patent/JP6121386B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332662A (ja) * | 2005-05-23 | 2006-12-07 | Internatl Business Mach Corp <Ibm> | ナノワイヤ・チャネルおよびシリサイド化下部コンタクトを有する垂直型fet |
EP1804286A1 (en) * | 2005-12-27 | 2007-07-04 | Interuniversitair Microelektronica Centrum | Elongate nanostructure semiconductor device |
WO2009102061A1 (ja) * | 2008-02-15 | 2009-08-20 | Unisantis Electronics (Japan) Ltd. | 半導体装置の製造方法 |
WO2009110050A1 (ja) * | 2008-02-15 | 2009-09-11 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2010251586A (ja) * | 2009-04-17 | 2010-11-04 | Unisantis Electronics Japan Ltd | 半導体装置 |
JP2011049282A (ja) * | 2009-08-26 | 2011-03-10 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2012038821A (ja) * | 2010-08-04 | 2012-02-23 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法及び半導体装置 |
JP2014503998A (ja) * | 2010-11-26 | 2014-02-13 | サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク(セー.エヌ.エール.エス) | 網目状の垂直ナノワイヤに実装された電界効果トランジスタデバイスを製造する方法、この方法で製造されるトランジスタデバイス、該トランジスタデバイスを備えた電子デバイス、および、該電子デバイスを少なくとも一つ備えた処理装置 |
WO2013069102A1 (ja) * | 2011-11-09 | 2013-05-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6121386B2 (ja) | 2017-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5731073B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5779739B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5775650B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5838530B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JPWO2015125205A1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5902868B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5680801B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5872054B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5798276B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5740535B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6328832B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6121386B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5861197B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6154051B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5989197B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6174174B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5869166B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6080989B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6211637B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6200478B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5977865B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5890053B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2016005005A (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2016086194A (ja) | 半導体装置の製造方法、及び、半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170329 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6121386 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |