JP2014229651A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】生産コストを抑えながら被測定物の電気的特性の評価を容易に行うことができる半導体装置の製造方法を提供する。【解決手段】半導体ウェハに対して、電気的特性評価を行う前の処理として、保護膜形成工程処理が施される。この処理では、保護膜となる絶縁性膜が形成された後、写真製版処理とエッチング処理を施すことにより、エミッタ電極１１を露出する複数の開口部１７を有する保護膜１６が形成される。次に、それぞれの開口部１７を介して、露出したエミッタ電極１１にコンタクトプローブを接触させることによって電気的特性評価が行われる。【選択図】図３

Description

本発明は半導体装置の製造方法に関し、特に、電気的特性を評価する工程を備えた半導体装置の製造方法に関するものである。

半導体装置の製造においては、半導体基板上に形成される半導体素子の電気的特性が測定される。この電気的特性は、ウェハの状態で評価されたり、チップの状態で評価されることになる。このとき、ウェハまたはチップ（被測定物）は、まず、真空吸着等によって、被測定物の接地面をチャックステージの表面に接触させた状態でチャックステージに固定される。

次に、被測定物に対して電気的な入出力を行うために、コンタクトプローブを被測定物の所定の電極に接触させる。半導体装置として、電力用の半導体装置（パワーデバイス）の電気的特性を評価する場合には、コンタクトプローブとしては、大電流、高電圧をもって電気的特性を評価する要求等に応えるために、従来から、多ピン（複数のピン）のコンタクトプローブが用いられている。

このような状況のもと、被測定物の電気的特性の評価中に、部分放電現象が、たとえば、コンタクトプローブと被測定物との間に生じ、これによって、被測定部が部分的に破壊されてしまう等の不具合が発生することが知られている。部分放電が生じた被測定物が良品として、その後の工程に送られた場合、その部分放電が生じた被測定物を抽出することは非常に困難である。

このため、あらかじめ、部分放電を抑制する措置を施すことが重要であり、種々の提案がなされている。たとえば、特許文献１では、絶縁性の液体に浸漬させた状態で被測定物の電気的特性を評価する手法が提案されている。また、特許文献２では、被測定物を不活性ガスの雰囲気中に配置させた状態で電気的測定を行う手法が提案されている。

特開２００３−１３０８８９号公報 特開平１０−９６７４６号公報

しかしながら、従来の手法では次のような問題点が想定される。まず、被測定物を絶縁性の液体に浸漬させる手法では、コンタクトプローブとして比較的高価なコンタクトプローブが必要される。また、絶縁性の液体中において電気的特性を評価するため、評価に時間を要することになる。このため、生産コストを抑えるのを阻害する要因の一つになると考えられる。

さらに、被測定物が、ウェハテストまたはチップテストにおける半導体素子の場合には、電気的特性の評価が終了した後に、絶縁性の液体を半導体素子から完全に取り除く必要もあり、一連の評価が煩雑になって、容易に適用することができないことが考えられる。

一方、被測定物を不活性ガス中に配置させる手法では、評価装置の構成が複雑であり、また、電気的特性の評価に時間を要することになる。このため、この手法も、生産コストを抑えるのを阻害する要因の一つになると考えられる。

本発明は、上記想定される問題点を解決するためになされたものであり、その目的は、生産コストを抑えながら被測定物の電気的特性の評価を容易に行うことができる半導体装置の製造方法を提供することである。

本発明に係る半導体装置の製造方法は、以下の工程を備えている。主表面を有する半導体基板を用意する。半導体基板の主表面上に、複数の電極パッドを形成する。複数の電極パッドを露出し、他の領域を覆う保護膜を形成する。露出した電極パッドにコンタクトプローブを接触させることによって、電気的特性を評価する。電気的特性を評価する工程では、複数の電極パッドのうちの一の電極パッドに対して、複数のコンタクトプローブを接触させることによって電気的特性が評価される。保護膜を形成する工程では、一の電極パッドに対して、複数のコンタクトプローブのうち、少なくとも一のコンタクトプローブと他のコンタクトプローブのそれぞれが接触する箇所を露出する態様で、保護膜に複数の開口部が形成される。

本発明に係る半導体装置の製造方法によれば、一の電極パッドに対して、少なくとも一のコンタクトプローブと他のコンタクトプローブのそれぞれが接触する箇所を露出する態様で複数の開口部を有する保護膜が形成され、その個々の開口部を介して一のコンタクトプローブと他のコンタクトプローブのそれぞれを一の電極パッドに接触させて電気的特性が評価される。これにより、複雑な半導体評価装置を用いることなく、生産コストの上昇を抑えながら、半導体の電気的特性の評価を容易に行うことができる。

本発明の各実施の形態に係る半導体装置の製造方法のフローチャートを示す図である。 本発明の実施の形態１に係る半導体装置の製造方法の一工程を示す、保護膜を形成する前の半導体装置の平面図である。 同実施の形態において、図２に示す工程の後に行われる工程を示す、保護膜が形成された半導体装置の平面図である。 同実施の形態において、図３に示す断面線ＩＶ−ＩＶにおける断面図である。 同実施の形態において、図３に示す工程の後に行われる工程を示す、半導体評価装置の構造を模式的に示す図である。 同実施の形態において、第１変形例に係る半導体装置の製造方法の一工程を示す、保護膜が形成された半導体装置の平面図である。 同実施の形態において、図６に示す断面線ＶＩＩ−ＶＩＩにおける断面図である。 同実施の形態において、第２変形例に係る半導体装置の製造方法の一工程を示す、保護膜が形成された半導体装置の平面図である。 同実施の形態において、図８に示す断面線ＩＸ−ＩＸにおける断面である。 本発明の実施の形態２に係る半導体装置の製造方法の一工程を示す、保護膜が形成された半導体装置の平面図である。 同実施の形態において、図１０に示す断面線ＸＩ−ＸＩにおける断面図である。 同実施の形態において、変形例に係る半導体装置の製造方法の一工程を示す、保護膜が形成された半導体装置の平面図である。 同実施の形態において、他の変形例に係る半導体装置の製造方法の一工程を示す、保護膜が形成された半導体装置の平面図である。

はじめに、半導体装置の製造方法の概要について説明する。図１に示すように、まず、ステップＳ１では、製造ラインに半導体ウェハが投入される。次に、ステップＳ２では、導電膜の形成工程、写真製版処理工程、エッチング処理工程、イオン注入工程、熱処理工程等の、所定の半導体素子等を形成するための前工程処理が施される。

次に、ステップＳ３では、配線パターンを形成するためのメタル後工程処理が施される。たとえば、１層目のメタルを成膜した後、写真製版処理とエッチング処理を施すことによって、１層目の配線が形成される。以下、半導体装置に応じて、２層目の配線等が形成される。

次に、ステップＳ４では、電気的特性評価を行う前の処理として、保護膜形成工程処理が施される。この処理では、保護膜となる絶縁性膜が形成された後、写真製版処理とエッチング処理を施すことにより、電極パッドを露出する開口パターンを有する保護膜が形成される。次に、ステップＳ５では、半導体装置に対して電気的なテスト（電気的特性評価）が行われる。電気的特性評価は、露出した電極パッドにコンタクトプローブを接触させることによって行われる。

テスト工程が完了した後、良品と判定された半導体ウェハ（半導体チップ）について、必要な後工程処理（図示せず）を施すことによって半導体装置として完成する。なお、テスト工程が完了した後、保護膜は除去または剥離されるか、放電防止効果を維持するためにそのまま残されることになる。

以下、主として保護膜形成工程処理とテスト工程について、具体的に説明する。
実施の形態１
ステップＳ１〜ステップＳ３（図１参照）を経た半導体ウェハに形成された、保護膜が形成される前の半導体装置の平面概略構造の一例を図２に示す。図２に示すように、半導体装置１は、素子領域１５と終端領域１４とに分けられる。素子領域１５には、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）等のパワー半導体素子が形成されている。終端領域１４は、耐圧を保持するために、一つの半導体装置１の外周部分に配置され、この場合には、素子領域１５を取り囲むように形成されている。

素子領域１５の表面には、外部との電気的な入出力を行うための電極パッドが形成されており、この場合には、エミッタ電極１１が形成されている。また、素子領域１５の裏面にも、外部との電気的な入出力を行うための電極パッド（図示せず）が形成されており、この場合、コレクタ電極が形成されている。さらに、素子領域１５の表面には、ゲート電極１２が形成されている。

次に、ステップＳ４において、保護膜が形成される。保護膜となる膜は絶縁性膜である。この絶縁性膜は、電気的特性を評価する際に、熱的、化学的に安定であり、絶縁性能に優れた材料よって形成されることが好ましい。具体的には、フォトレジスト、絶縁性を有したシート（たとえば、ポリイミド、カプトン（登録商標）、ポリヘニルシルセスキオサリン、ポリビニルシルセスキオサリン）等であるが、これらに限られるものではない。なお、カプトンを適用する場合には、接着層を有するシート材が好ましい。

保護膜が形成された半導体装置の一例を図３および図４に示す。図３および図４に示すように、この半導体装置１の保護膜１６では、一つのエミッタ電極１１に対して、複数の箇所を露出する開口部１７が形成されている。

ＩＧＢＴ等のパワー半導体素子では、大電流および高電圧を印加することによって電気的特性の評価が行われることになる。大電流を印加する場合に、１本のコンタクトプローブにその大電流が集中すると、電流密度が極端に高くなって熱が発生する。そこで、複数のコンタクトプローブを一つの電極パッドに接触させることによって、１本のコンタクトプローブに流れる電流密度を下げて、発熱を抑える対策が講じられる。

本半導体装置では、一つのエミッタ電極１１に対して、３本のコンタクトプローブを接触させることを想定して、その３本のコンタクトプローブのそれぞれに対応するように、保護膜１６に３つの開口部１７が形成されている。

次に、半導体装置の電気的特性を評価する半導体評価装置の概略について説明する。図５に示すように、縦型構造の半導体装置１を評価する半導体評価装置５では、複数のコンタクトプローブ１０とチャックステージ３が設けられている。複数のコンタクトプローブ１０は、半導体装置１に電気的に接続される一方の電極として、半導体装置１の表面に形成された電極パッドに接触することになる。チャックステージ３は、半導体装置１に電気的に接続される他方の電極として、半導体装置１の裏面（接地面）に接触することになる。

コンタクトプローブ１０は、絶縁性基体７に接続されている。絶縁性基体７には接続部８ａが取り付けられており、コンタクトプローブ１０は、接続部８ａを介して信号線６を通じて、評価制御部４に電気的に接続されている。一方、チャックステージ３の側面には接続部８ｂが取り付けられており、チャックステージ３の表面は、接続部８ｂを介して信号線６を通じて評価制御部４に電気的に接続されている。

なお、上記のように、コンタクトプローブ１０は、大電流を印加することを想定して複数個設置されている。そして、それぞれのコンタクトプローブ１０に加わる電流密度が略一致するように、接続部８ａと接続部８ｂとの距離が、どのコンタクトプローブ１０を介しても略同じ距離になる位置に、接続部８ａと接続部８ｂとが配置されている。

また、各コンタクトプローブ１０と接続部８ａとの間は、たとえば、絶縁性基体７上に設けた金属板（図示せず）によって電気的に接続されている。コンタクトプローブ１０、絶縁性基体７および接続部８ａにより構成されるプローブ基体２は、移動アーム９によって任意の方向へ移動可能とされる。

また、プローブ基体２を移動させるのではなく、半導体装置１、すなわち、チャックステージ３を移動させるようにしてもよい。チャックステージ３は、半導体装置１の接地面を接触させて固定する台座であり、固定の手段として、たとえば、真空吸着の機能を有する。なお、半導体装置１を保持手段としては、真空吸着に限られるものではなく、たとえば、静電吸着等でもよい。

耐圧評価等の所定の電気的特性の評価が完了した後、絶縁性の保護膜は除去または剥離等される。保護膜がフォトレジストの場合には、アッシング工程によって分解、除去し、必要に応じて洗浄が施される。保護膜がシートの場合、基本的にはシートは剥離除去されるが、シートを剥離せずに実装工程に進めて、放電防止効果を維持させるようにしてもよい。シートの場合、接着層を有したシート材を用いれば、着脱が容易である。なお、保護膜を複数の層で構成する場合、フォトレジストとシートを組み合わせて用いてもよい。保護膜が除去等された半導体装置（半導体ウェハ）は、後の工程の処理が施されて、半導体装置として完成する。

上述した半導体装置の製造方法によれば、電気的特性を評価する際に、あらかじめ、絶縁性の保護膜１６が形成され、その保護膜１６に、複数のコンタクトプローブのそれぞれに対応するように、複数の開口部１７が形成される。これにより、個々のコンタクトプローブ１０の近傍において部分放電が発生した場合に、その部分放電が半導体装置へ影響を及ぼすのを効果的に抑制することができる。

また、隣り合う一方のコンタクトプローブ１０と他方のコンタクトプローブとの間に部分放電が発生した場合にも、その部分放電が半導体装置へ影響を及ぼすのを効果的に抑制することができる。しかも、そのような絶縁性の保護膜をフォトレジストやシート等によって形成することができ、複雑な半導体評価装置を適用することなく、生産コストの上昇を抑えながら、部分放電による影響を抑制することができる。

なお、上述した半導体装置の製造方法では、一つのエミッタ電極１１に対し３本のコンタクトプローブを接触させるために、保護膜１６には３つの開口部１７が形成される場合について説明した。開口部の数としては、これに限られるものではなく、電極パッド（エミッタ電極１１）の大きさ、印加する電流、コンタクトプローブの本数等に応じて、適切な数の開口部が形成されることが好ましい。

第１変形例
上述した半導体装置の製造方法では、保護膜として単層の絶縁性膜が形成される場合について説明した。ここでは、保護膜として、絶縁性膜を積層させた保護膜が形成される場合の一例について説明する。

ステップＳ４（図１参照）において保護膜が形成された半導体装置の一例を図６および図７に示す。図６および図７に示すように、保護膜１６として、第１保護膜１６ａと第２保護膜１６ｂが積層されている。その保護膜１６には、一つのエミッタ電極１１に対して、３本のコンタクトプローブを接触させることを想定して、その３本のコンタクトプローブのそれぞれに対応するように、保護膜１６に３つの開口部１７が形成されている。なお、これ以外の構成については、図３等に示される半導体装置の製造方法と同様なので、同一部材には同一符号を付し、必要である場合を除き、その説明を繰り返さないこととする。

積層される保護膜の材料としては、いずれも同じ材料でもよいし、互いに異なる材料でもよい。たとえば、第１保護膜１６ａ（１層目）をシートとし、第２保護膜１６ｂ（２層目）をフォトレジストとし、電気的特性を評価した後に第１保護膜１６ａを残して第２保護膜１６ｂのみを除去し、後の工程の処理を施すようにしてもよい。これは、後の工程において電極パッドにワイヤボンドを行うときは、より大きな開口部が必要とされるためである。

第１変形例に係る半導体装置の製造方法によれば、保護膜１６として、二層の第１保護膜１６ａと第２保護膜１６ｂが形成され、その二層の保護膜１６に、複数のコンタクトプローブのそれぞれに対応するように、保護膜１６に対応する本数の開口部１７が形成される。これにより、個々のコンタクトプローブ１０の近傍において部分放電が発生した場合や、隣り合う一方のコンタクトプローブ１０と他方のコンタクトプローブとの間に部分放電が発生した場合に、その部分放電が半導体装置へ影響を及ぼすのをさらに効果的に抑制することができる。しかも、そのような保護膜をフォトレジストやシート等によって形成することができ、生産コストの上昇を抑えながら、部分放電による影響を抑制することができる。

なお、第１変形例に係る半導体装置の製造方法では、保護膜１６に３つの開口部１７が形成される場合について説明したが、開口部の数としては、これに限られるものではなく、電極パッド（エミッタ電極１１）の大きさ、印加する電流、コンタクトプローブの本数等に応じて、適切な数の開口部が形成されることが好ましい。また、積層する保護膜１６の層の数として二層の保護膜１６を例に挙げて説明したが、層の数も二層に限られるものではない。

第２変形例
ここでは、保護膜として、絶縁性膜を積層させた保護膜が形成される場合の他の例について説明する。

ステップＳ４（図１参照）において保護膜が形成された半導体装置の一例を図８および図９に示す。図８および図９に示すように、保護膜１６として、第１保護膜１６ａと第２保護膜１６ｂが積層されている。その保護膜１６には、一つのエミッタ電極１１に対して、３本のコンタクトプローブを接触させることを想定して、その３本のコンタクトプローブのそれぞれに対応するように、保護膜１６に３つの開口部１７が形成されている。

第２変形例では、特に、第１保護膜１６ａの上に第２保護膜１６ｂを積層させる領域が、一部に領域に限定されている。なお、これ以外の構成については、図３等に示される半導体装置の製造方法と同様なので、同一部材には同一符号を付し必要である場合を除き、その説明を繰り返さないこととする。

第２変形例に係る半導体装置の製造方法によれば、第１変形例の場合と同様に、保護膜１６として、二層の第１保護膜１６ａと第２保護膜１６ｂが形成され、その二層の保護膜１６に、複数のコンタクトプローブのそれぞれに対応するように、保護膜１６に対応する本数の開口部１７が形成される。これにより、個々のコンタクトプローブ１０の近傍において部分放電が発生した場合や、隣り合う一方のコンタクトプローブ１０と他方のコンタクトプローブとの間に部分放電が発生した場合に、その部分放電が半導体装置へ影響を及ぼすのをさらに効果的に抑制することができる。しかも、そのような保護膜をフォトレジストやシート等によって形成することができ、生産コストの上昇を抑えながら、部分放電による影響を抑制することができる。

さらに、第２変形例に係る半導体装置の製造方法では、第２保護膜１６ｂが一部の領域に限定されて形成される。ここで、第２保護膜１６ｂが一部の領域に限定されることの効果について、第２保護膜１６ｂとして、フォトレジストが形成される場合について説明する。

積層される第２保護膜１６ｂがフォトレジストの場合、フォトレジストの第２保護膜１６ｂは、電気的特性が評価された後にアッシング工程において分解され、除去されることになる。このときに発生する、主にフォトレジストに起因したゴミまたは異物が、半導体装置（半導体ウェハ）の表面に付着するおそれがあり、半導体装置の歩留まりを下げる要因の一つになることがある。

このような異物等の付着を低減するには、分解されて除去されるフォトレジストを必要最小限にすることが望ましく、そのためには、放電を抑制したり放電を防止する効果を発揮する領域に限定して、第２保護膜を形成することが望ましい。この放電を抑制したり、放電を防止する効果を発揮する領域とは、図８に示される開口部の周辺領域の他に、たとえば、複数の電極パッド間、電極パッドの周囲、終端領域近傍等がある。

また、第２変形例に係る半導体装置の製造方法では、保護膜１６に３つの開口部１７が形成される場合について説明したが、第１変形例等と同様に、開口部の数としては、これに限られるものではなく、電極パッド（エミッタ電極１１）の大きさ、印加する電流、コンタクトプローブの本数等に応じて、適切な数の開口部が形成されることが好ましい。また、積層する保護膜１６の層の数として二層の保護膜１６を例に挙げて説明したが、層の数も二層に限られるものではない。

なお、部分放電が発生する箇所としては、コンタクトプローブが接触する電極パッドが配置された、半導体装置の中央付近だけでなく、終端領域が形成された、半導体装置の外周部分においても、部分放電が頻繁に発生することが知られている。このため、さらに、終端領域とその近傍の領域に、第２保護膜を追加的に形成するようにしてもよい。

以上、説明したように、第１変形例および第２変形例を含む実施の形態１に係る半導体装置の製造方法では、半導体装置の電気的特性を評価する際において、半導体装置の表面に形成された電極パッドの近傍に、電極パッドに接触する個々のコンタクトプローブに対応した開口部を有する、絶縁性の保護膜を形成することで、部分放電の発生を効果的に抑制することができる。また、保護膜を積層化することによって、部分放電の発生をさらに抑制することができる。さらに、保護膜として、フォトレジストを形成することで、通常の工程内での処理が可能となり、生産コストの上昇を抑えることができる。

実施の形態２
ここでは、絶縁性の突起部を備えた保護膜が形成される、半導体装置の製造方法の一例について説明する。

ステップＳ１〜ステップＳ３（図１参照）を経た半導体ウェハに対して、ステップＳ４において、保護膜が形成される。保護膜が形成された半導体装置の一例を図１０および図１１に示す。図１０および図１１に示すように、半導体装置１の保護膜１６では、一つのエミッタ電極１１に対して、複数の箇所を露出する開口部１７が形成されている。その開口部１７のそれぞれを取り囲むように、保護膜１６の表面には絶縁性の突起部１６ｃが形成されている。なお、これ以外の構成については、図３等に示す半導体装置の製造方法と同様なので、同一部材には同一符号を付し、必要である場合を除き、その説明を繰り返さないこととする。

ステップＳ４において、突起部１６ｃをフォトレジストによって形成する場合には、一般的な写真製版処理を施すことによって、容易に形成することができる。また、保護膜１６と突起部１６ｃとの双方をフォトレジストによって形成する場合には、両者を写真製版処理によって容易に形成することができ、しかも、保護膜１６の厚みと突起部１６ｃの厚み（高さ）を、ほぼ同程度の厚み（高さ）にすることができる。こうして、突起部１６ｃを有する保護膜１６が形成された後、半導体評価装置によって電気的特性の評価（ステップＳ５）が行われることになる。

上述した半導体装置の製造方法によれば、電気的特性を評価する際に、開口部１７を取り囲むように表面に突起部１６ｃを有する保護膜１６が形成される。これにより、露出した電極パッド（エミッタ電極１１）間の沿面距離を確保することができ、個々のコンタクトプローブ近傍において発生する部分放電や、コンタクトプローブ間において発生する部分放電を、さらに効果的に抑制することができる。

なお、上述した半導体装置の製造方法では、１つの開口部１７に対して、２つ（２重）の突起部１６ｃを設けた場合について説明した。突起部１６ｃの数としては、これに限られるものではなく、半導体装置に応じて、突起部１６ｃの数を増減させてもよい。また、突起部１６ｃの幅を適切な幅に設定してよい。

変形例
上述した半導体装置の製造方法では、保護膜として、個々の開口部を取り囲む突起部を有する保護膜が形成される場合について説明した。ここでは、複数の開口部を取り囲む突起部を有する保護膜が形成される場合について説明する。

ステップＳ４（図１参照）において保護膜が形成された半導体装置の一例を図１２に示す。図１２に示すように、個々の開口部１７を取り囲む突起部１６ｃに加えて、複数（３つ）の開口部１７を取り囲む突起部１６ｃを有する保護膜１６が形成されている。なお、これ以外の構成については、図３等に示される半導体装置の製造方法と同様なので、同一部材には同一符号を付し、必要である場合を除き、その説明を繰り返さないこととする。

すでに述べたように、部分放電は、半導体装置における終端領域１４が形成された外周部の近傍においても頻繁に発生することが知られている。変形例に係る半導体装置の製造方法によれば、複数の開口部１７を取り囲むように突起部１６ｃを形成することで、終端領域１４と開口部１７（電極パッド）との沿面距離をより長くすることができる。これにより、終端領域１４における部分放電を効果的に抑制することができる。

なお、変形例に係る半導体装置の製造方法では、エミッタ電極を露出する開口部に対応するように突起部を形成させた場合について説明したが、突起部の形成態様としては、これに限られるものではなく、放電の発生しやすい終端領域やその近傍に、重点的に、複数の突起部を形成することが好ましい。たとえば、図１３に示すように、終端領域１４と素子領域１５との境界に沿って突起部１６ｃを形成するようにしてもよく、また、たとえば、半導体ウェハにおける、互いに隣り合う半導体装置（半導体チップ）において、そのような突起部を互いに連結させるようにしてもよい。

以上、説明したように、変形例を含む実施の形態２に係る半導体装置の製造方法では、保護膜の表面に絶縁性の突起部が形成される。これにより、部分放電の発生の可能性が高い部位からの沿面距離を増加させることができて、部分放電を抑制する効果を向上させることができる。

なお、上述した各実施の形態では、半導体装置に形成される半導体素子として、ＩＧＢＴを例に挙げて説明した。半導体素子としては、大電流および高電圧を印加することによって電気的特性が評価されるパワーデバイス（半導体素子）であれば、ＩＧＢＴに限られるものではない。また、半導体装置として、縦方向に電流と電圧を印加する半導体装置についても適用することが可能である。

今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。

本発明は、電力用の半導体素子を有する半導体装置の製造方法に有効に利用される。

１ 半導体装置、２ プローブ基体、３ チャックステージ、４ 評価制御部、５ 半導体評価装置、６ 信号線、７ 絶縁性基体、８ａ、８ｂ 接続部、９ 移動アーム、１０ コンタクトプローブ、１１ エミッタ電極、１２ ゲート電極、１３ コレクタ電極、１４ 終端領域、１５ 素子領域、１６ 保護膜、１６ａ 第１保護膜、１６ｂ 第２保護膜、１６ｃ 突起部、１７ 開口部。

Claims (15)

1. 主表面を有する半導体基板を用意する工程と、
   前記半導体基板の前記主表面上に、複数の電極パッドを形成する工程と、
   複数の前記電極パッドを露出し、他の領域を覆う保護膜を形成する工程と、
   露出した前記電極パッドにコンタクトプローブを接触させることによって、電気的特性を評価する工程と
   を備え、
   前記電気的特性を評価する工程では、複数の前記電極パッドのうちの一の電極パッドに対して、複数のコンタクトプローブを接触させることによって前記電気的特性が評価され、
   前記保護膜を形成する工程では、前記一の電極パッドに対して、複数の前記コンタクトプローブのうち、少なくとも一のコンタクトプローブと他のコンタクトプローブのそれぞれが接触する箇所を露出する態様で、前記保護膜に複数の開口部が形成される、半導体装置の製造方法。
2. 前記保護膜を形成する工程は、一の層と他の層を含む絶縁性の複数の層を積層する工程を含む、請求項１記載の半導体装置の製造方法。
3. 前記保護膜を形成する工程では、前記一の層と前記他の層とは異なる材料によって形成される、請求項２記載の半導体装置の製造方法。
4. 前記保護膜を形成する工程では、前記他の層は、複数の前記開口部の配置関係に基づき、前記一の層を部分的に覆うように形成される、請求項２または３に記載の半導体装置の製造方法。
5. 前記保護膜を形成する工程では、前記他の層は、複数の前記開口部のそれぞれの開口端の部分と、複数の前記開口部のうち互いに隣り合う一の開口部と他の開口部との間の部分に形成される、請求項４記載の半導体装置の製造方法。
6. 前記保護膜を形成する工程では、前記保護膜の表面に突起部が形成される、請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
7. 前記保護膜を形成する工程では、前記突起部は、複数の前記開口部のそれぞれを取り囲むように形成される、請求項６記載の半導体装置の製造方法。
8. 前記保護膜を形成する工程では、前記突起部は、平面視的に前記一の電極パッドを取り囲むように形成される、請求項６記載の半導体装置の製造方法。
9. 前記保護膜を形成する工程では、前記突起部は、前記半導体装置を取り囲むように形成される、請求項６記載の半導体装置の製造方法。
10. 前記半導体基板の前記主表面に半導体素子を形成する工程と、
    前記半導体素子が形成された領域を取り囲むように、耐圧を保持する終端構造を形成する工程と
    を含み、
    前記保護膜を形成する工程では、前記他の層は、前記終端構造が形成された領域に形成される、請求項２〜９のいずれか１項に記載の半導体装置の製造方法。
11. 前記半導体基板の前記主表面に半導体素子を形成する工程と、
    前記半導体素子が形成された領域を取り囲むように、耐圧を保持する終端構造を形成する工程と
    を含み、
    前記保護膜を形成する工程では、前記突起部は、前記終端構造が形成された領域と前記半導体素子が形成された領域との境界に形成される、請求項６〜９のいずれか１項に記載の半導体装置の製造方法。
12. 前記保護膜を形成する工程では、前記保護膜は、フォトレジストおよびカプトン（登録商標）のいずれかによって形成される、請求項１〜１１のいずれか１項に記載の半導体装置の製造方法。
13. 前記保護膜を形成する工程では、前記保護膜は前記カプトンから形成され、前記カプトンは接着層を有するシート材とされた、請求項１２記載の半導体装置の製造方法。
14. 前記保護膜を形成する工程では、前記突起部はフォトレジストによって形成される、請求項６〜９、１１のいずれか１項に記載の半導体装置の製造方法。
15. 前記電気的特性を評価する工程では、前記半導体基板の状態で行われる、請求項１〜１４のいずれか１項に記載の半導体装置の製造方法。

Images