JPH0282568A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0282568A JPH0282568A JP23550988A JP23550988A JPH0282568A JP H0282568 A JPH0282568 A JP H0282568A JP 23550988 A JP23550988 A JP 23550988A JP 23550988 A JP23550988 A JP 23550988A JP H0282568 A JPH0282568 A JP H0282568A
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- resistance element
- wiring
- island
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 3
- 230000007547 defect Effects 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 7
- 230000002950 deficient Effects 0.000 abstract description 4
- 239000000428 dust Substances 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 230000003068 static effect Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置、特にパターン形成工程時のＰＲ
不良によるＩＣの誤動作を防止するためのバイポーラＩ
Ｃの構造に関する。
不良によるＩＣの誤動作を防止するためのバイポーラＩ
Ｃの構造に関する。
従来、バイポーラＩＣにおいて、ボンディングパッド及
びそれに接続された配線は、第２図で示すように、それ
らの領域の直下には絶縁領域１２を有する場合があり、
配線の場合は、必ず、その直下に絶縁領域を有している
。これはバイポーラＩＣの場合、各素子のまわりは、素
子間を電気的に絶縁するため必ず、絶縁領域で囲まれて
いるため、ボンディングパッドと素子を接続する配線は
素子のまわりを取り囲んでいる絶縁領域上を通らざるを
得ないためである。
びそれに接続された配線は、第２図で示すように、それ
らの領域の直下には絶縁領域１２を有する場合があり、
配線の場合は、必ず、その直下に絶縁領域を有している
。これはバイポーラＩＣの場合、各素子のまわりは、素
子間を電気的に絶縁するため必ず、絶縁領域で囲まれて
いるため、ボンディングパッドと素子を接続する配線は
素子のまわりを取り囲んでいる絶縁領域上を通らざるを
得ないためである。
上述した従来のバイポーラＩＣの構造は例えばパターン
を形成する工程であるＰＲ工程において、ウェーハ上の
ゴミや、マスクパターンの欠陥が原因でボンディングパ
ッドやそれに接続された配線の直下にある絶縁領域に欠
陥領域１４が発生した場合、前記ボンディングパッド及
び、それに接続された配線は前記欠陥領域１４を通して
絶縁領域（バイポーラＩＣの場合は、ＧＮＤ電位になる
）と初期的にショートあるいは、初期的にショートしな
い場合でも、後工程で、静電気等がボンディングパッド
に印加された場合は、前記欠陥領域１４上の薄い絶縁膜
が破壊されショートとなり、不良となってしまう。前者
の場合は、ウェーハ段階での電気的特性試験で不良とし
て除去できる為、それ程、問題とならないが、後者の場
合は、スクリーニングが非常に難しく、品質上、重要な
問題となる。
を形成する工程であるＰＲ工程において、ウェーハ上の
ゴミや、マスクパターンの欠陥が原因でボンディングパ
ッドやそれに接続された配線の直下にある絶縁領域に欠
陥領域１４が発生した場合、前記ボンディングパッド及
び、それに接続された配線は前記欠陥領域１４を通して
絶縁領域（バイポーラＩＣの場合は、ＧＮＤ電位になる
）と初期的にショートあるいは、初期的にショートしな
い場合でも、後工程で、静電気等がボンディングパッド
に印加された場合は、前記欠陥領域１４上の薄い絶縁膜
が破壊されショートとなり、不良となってしまう。前者
の場合は、ウェーハ段階での電気的特性試験で不良とし
て除去できる為、それ程、問題とならないが、後者の場
合は、スクリーニングが非常に難しく、品質上、重要な
問題となる。
本発明のパイポオーラＩＣの構造は、ボンディングパッ
ド及び該ボンディングパッドと抵抗素子の高電位側の電
極とを接続した配線において、前記ボンディングパッド
及び配線の直下には、前記抵抗素子を他の素子から電気
的に絶縁するための絶縁領域が存在していなく、且つ、
前記抵抗素子のある島には、外部から電位を与えていな
いことを特徴としている。
ド及び該ボンディングパッドと抵抗素子の高電位側の電
極とを接続した配線において、前記ボンディングパッド
及び配線の直下には、前記抵抗素子を他の素子から電気
的に絶縁するための絶縁領域が存在していなく、且つ、
前記抵抗素子のある島には、外部から電位を与えていな
いことを特徴としている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の平面図である。ボンディン
グパッド３及びボンディングパッド３と抵抗素子６とを
接続する配線４の直下には前記抵抗素子６をまわりから
、電気的に絶縁するための絶縁領域５は存在していない
。また、前記抵抗素子６のある島７には、外部から、電
位は与えられていない。
グパッド３及びボンディングパッド３と抵抗素子６とを
接続する配線４の直下には前記抵抗素子６をまわりから
、電気的に絶縁するための絶縁領域５は存在していない
。また、前記抵抗素子６のある島７には、外部から、電
位は与えられていない。
以上説明したように、本発明は、ボンディングパッド及
びボンディングパッドと抵抗素子とを接続する配線の直
下に、絶縁領域を置かないことにより、パターン形成工
程時のＰＲ工程におけるゴミやマスクパターンの欠陥に
起因する欠陥領域が、前記ボンディングパッドや配線の
直下に発生し静電破壊によりボンディングパッドと、抵
抗素子のある島とがショートした場合でもＩＣの誤動作
を防止できる効果がある。
びボンディングパッドと抵抗素子とを接続する配線の直
下に、絶縁領域を置かないことにより、パターン形成工
程時のＰＲ工程におけるゴミやマスクパターンの欠陥に
起因する欠陥領域が、前記ボンディングパッドや配線の
直下に発生し静電破壊によりボンディングパッドと、抵
抗素子のある島とがショートした場合でもＩＣの誤動作
を防止できる効果がある。
第１図は、本発明の一実施例を示す平面図、第２図は、
従来の構造を示す平面図である。 １．８・・・・・・スクライブ領域、２，９・・・・・
・不活性領域（エピタキシャル領域）、３．１０・・・
・・・ホンディングパッド、４，１１・・・・・・配線
、５．１２・・・・・・絶縁領域、６，１３・・・・・
・抵抗素子、７・・・・・・抵抗素子の島（エピタキシ
ャル領域）、１４・・・・・・欠陥領域。 代理人 弁理士 内 原 晋 第１図
従来の構造を示す平面図である。 １．８・・・・・・スクライブ領域、２，９・・・・・
・不活性領域（エピタキシャル領域）、３．１０・・・
・・・ホンディングパッド、４，１１・・・・・・配線
、５．１２・・・・・・絶縁領域、６，１３・・・・・
・抵抗素子、７・・・・・・抵抗素子の島（エピタキシ
ャル領域）、１４・・・・・・欠陥領域。 代理人 弁理士 内 原 晋 第１図
Claims (1)
- ボンディングパッド及び該ボンディングパッドと抵抗素
子の高電位側の電極とを接続した配線において、前記ボ
ンディングパッド及び配線の直下には、前記抵抗素子を
他の素子から電気的に絶縁するための絶縁領域が存在し
ていなく且つ、前記抵抗素子のある島には、外部から電
位を与えていないことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235509A JPH0719844B2 (ja) | 1988-09-19 | 1988-09-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235509A JPH0719844B2 (ja) | 1988-09-19 | 1988-09-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0282568A true JPH0282568A (ja) | 1990-03-23 |
| JPH0719844B2 JPH0719844B2 (ja) | 1995-03-06 |
Family
ID=16987051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63235509A Expired - Lifetime JPH0719844B2 (ja) | 1988-09-19 | 1988-09-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719844B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58178574A (ja) * | 1982-04-13 | 1983-10-19 | Nec Corp | 保護装置を備えた半導体装置 |
-
1988
- 1988-09-19 JP JP63235509A patent/JPH0719844B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58178574A (ja) * | 1982-04-13 | 1983-10-19 | Nec Corp | 保護装置を備えた半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0719844B2 (ja) | 1995-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5532174A (en) | Wafer level integrated circuit testing with a sacrificial metal layer | |
| US6159826A (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
| JPH08172143A (ja) | プリント配線板とこれを用いた電子装置 | |
| JPH07183325A (ja) | 円形の被露出領域を有するボンディング・パッドとその方法 | |
| JPH0773106B2 (ja) | 半導体装置の製造方法 | |
| US5175397A (en) | Integrated circuit chip package | |
| JPH07122604A (ja) | 半導体集積回路装置 | |
| JPH10189671A (ja) | 半導体ウェーハのプロービングパッド構造 | |
| JPH0282568A (ja) | 半導体装置 | |
| JPH11345847A (ja) | 半導体ウエハ及び半導体装置の製造方法 | |
| JPH0476927A (ja) | 半導体集積回路 | |
| JPH065784A (ja) | 入力保護回路 | |
| JPH0338052A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS612343A (ja) | 半導体装置 | |
| JPH01319956A (ja) | 半導体集積回路 | |
| JP2972473B2 (ja) | 半導体装置 | |
| JP2003188262A (ja) | 半導体素子 | |
| JPH05166894A (ja) | 半導体集積回路およびその検査用プローブカード | |
| JPH065734A (ja) | 集積回路パッケージ | |
| JPH09199564A (ja) | プロセス監視回路 | |
| JPH09199565A (ja) | プロセス監視回路 | |
| JPH05160183A (ja) | 半導体装置の製造方法 | |
| JPH05198614A (ja) | 半導体チップ，回路基板およびフェースダウンボンディング方法 | |
| JPH0314250A (ja) | 半導体装置 | |
| JPH0338757B2 (ja) |