JP2014225483A - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP2014225483A
JP2014225483A JP2011202824A JP2011202824A JP2014225483A JP 2014225483 A JP2014225483 A JP 2014225483A JP 2011202824 A JP2011202824 A JP 2011202824A JP 2011202824 A JP2011202824 A JP 2011202824A JP 2014225483 A JP2014225483 A JP 2014225483A
Authority
JP
Japan
Prior art keywords
wiring
diffusion region
semiconductor integrated
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011202824A
Other languages
English (en)
Inventor
宇佐美　志郎
Shiro Usami
志郎 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2011202824A priority Critical patent/JP2014225483A/ja
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to PCT/JP2012/005583 priority patent/WO2013038616A1/ja
Priority to US14/205,022 priority patent/US8994111B2/en
Publication of JP2014225483A publication Critical patent/JP2014225483A/ja
Priority to US14/628,175 priority patent/US9224725B2/en
Priority to US14/945,378 priority patent/US9385113B2/en
Priority to US15/174,236 priority patent/US9653452B2/en
Priority to US15/483,372 priority patent/US9871033B2/en
Priority to US15/835,340 priority patent/US10096593B2/en
Priority to US16/122,666 priority patent/US10446540B2/en
Priority to US16/565,380 priority patent/US10658355B2/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】信号端子のＥＳＤ保護回路において、ＥＳＤ耐圧の低下を招くことなく、信号端子の端子容量を小さくする。
【解決手段】信号端子に接続された第１配線１１の下に、第２配線１２側と第３配線側１３とにそれぞれ、同一導電型の拡散領域１Ａ，１Ｂが配置されている。拡散領域１Ａ，１Ｂは、Ｙ方向における範囲の全部または一部において分離されている。すなわち、第１配線１１の下では、電源端子または接地端子に接続された第２および第３配線１２，１３下に形成された、拡散領域２，３に対向する部分だけに拡散領域１Ａ，１Ｂが形成されており、Ｘ方向における中央部分には拡散領域は形成されていない。
【選択図】図１

Description

本発明は、半導体集積回路装置に関するものであり、特に、静電気放電に起因するダメージから回路を保護するためのＥＳＤ(Electro Static Discharge)保護回路（静電放電保護回路）のレイアウト構成に関する。
図１５に示すとおり、ＥＳＤ保護回路５１，５２は一般に、信号端子（入出力端子）５３と電源端子５４との間、あるいは、信号端子５３と接地端子５５との間にそれぞれ設けられる。ＥＳＤ保護回路には、用途によって様々な保護素子が使用される。代表的なものとしては、ダイオード、バイポーラトランジスタ、ＭＯＳトランジスタ、サイリスタなどがある。
図１６は従来のＥＳＤ保護回路のレイアウト構成の一例である。図１６では、保護素子となるダイオードＤが、アノードの拡散層６５と、その間に配置されたカソードの拡散層６４とにより構成されている。各拡散層６４，６５は、入出力端子等に接続された配線と、コンタクトホール６３によって電気的に接続される（特許文献１、図１６）。
特開２００７−２９９７９０号公報 特表２００６−５１２７７１号公報
上述したようなＥＳＤ保護回路を設けた場合には、信号端子と電源端子および接地端子との間に、配線による配線間容量や、拡散層の接合による拡散容量が存在することになる。このため、高速信号を入出力する信号端子では、この配線間容量や拡散容量を含めた端子容量が、信号波形の劣化を招く可能性がある。したがって、特に高速信号の入出力を行う半導体集積回路では、端子容量を低容量化したＥＳＤ保護回路を設けることが好ましい。
端子容量を低容量化するための方法としては、保護素子のサイズを小さくして拡散容量を小さくすることが考えられる。しかしながら、ただ単に保護素子のサイズを小さくした場合には、ＥＳＤ耐圧が低下するという問題が生じる。また、拡散領域の面積を小さくすることによって、拡散層と接続する配線幅が小さくなったり、コンタクト数、ビア数が少なくなったりすると、サージ電流による配線等の溶断の懸念もある。
前記の問題に鑑み、本発明は、信号端子のＥＳＤ保護回路において、ＥＳＤ耐圧の低下を招くことなく、信号端子の端子容量を小さくすることを目的とする。
本発明の一態様では、半導体集積回路装置が有するＥＳＤ保護回路は、第１方向に延びており、信号端子に電気的に接続されている第１配線と、前記第１方向に延びており、電源端子または接地端子に電気的に接続されており、前記第１配線の両側にそれぞれ配置された第２および第３配線と、前記第１配線の下に形成されており、互いに同一の第１導電型を有しており、前記第１方向と直交する第２方向において前記第２配線側と前記第３配線側とにそれぞれ配置され、かつ、前記第１方向における範囲の全部または一部において分離されている第１および第２拡散領域と、前記第２配線の下に形成されており、第２導電型を有しており、前記第２方向において前記第１拡散領域と対向するように配置された第３拡散領域と、前記第３配線の下に形成されており、前記第２導電型を有しており、前記第２方向において前記第２拡散領域と対向するように配置された第４拡散領域とを備えている。
この態様によると、信号端子に接続された第１配線の下に、第２配線側と第３配線側とにそれぞれ、同一導電型の第１および第２拡散領域が配置されており、第１および第２拡散領域は、配線が延びる第１方向における範囲の全部または一部において分離されている。すなわち、第１配線の下では、電源端子または接地端子に接続された第２および第３配線下に形成された、第３および第４拡散領域に対向する部分だけに拡散領域が形成されており、第１方向に直交する第２方向における中央部分には、拡散領域は形成されていない。このため、保護素子を構成する拡散領域の面積は小さくなっており、したがって、信号端子の端子容量を小さくすることができる。また、電源端子または接地端子側の拡散領域と対向する範囲では、拡散領域は小さくなっていないので、保護素子の放電能力の低下は生じない。さらに、第１配線の配線幅やコンタクト、ビア数は十分に確保できるので、溶断等による放電能力の低下も生じない。
本発明の他の態様では、半導体集積回路装置が有するＥＳＤ保護回路は、第１方向に延びており、信号端子に電気的に接続されている第１配線と、前記第１方向に延びており、電源端子または信号端子に電気的に接続されており、前記第１配線の両側にそれぞれ配置された第２および第３配線と、前記第１配線の下に形成されており、第１導電型を有している第１拡散領域と、前記第２配線の下に形成されており、第２導電型を有しており、前記第１方向と直交する第２方向において前記第１拡散領域と対向するように配置された第２拡散領域と、前記第３配線の下に形成されており、前記第２導電型を有しており、前記第２方向において前記第１拡散領域と対向するように配置された第３拡散領域とを備えており、前記第１拡散領域と前記第２拡散領域とが対向している範囲において、前記第１配線と前記第２配線との間隔は、前記第１拡散領域と前記第２拡散領域との間隔よりも大きく、前記第１拡散領域と前記第３拡散領域とが対向している範囲において、前記第１配線と前記第３配線との間隔は、前記第１拡散領域と前記第３拡散領域との間隔よりも大きい。
この態様によると、信号端子に接続された第１配線の下に形成された第１拡散領域は、電源端子または接地端子に接続された第２および第３配線下に形成された、第２および第３拡散領域とそれぞれ対向している。そして、拡散領域が対向している範囲において、配線間の間隔が、拡散領域間の間隔よりも大きくなっている。このため、配線間容量が小さくなっており、したがって、信号端子の端子容量を小さくすることができる。
本発明によると、保護素子としての能力を損なうことなく、信号端子の端子容量を小さくすることができる。
実施形態１に係る半導体集積回路装置のＥＳＤ保護回路に関するレイアウト構成を示す図である。 実施形態１の変形例に係るレイアウト構成を示す図である。 実施形態１の変形例に係るレイアウト構成を示す図である。 図１においてＥＳＤ保護回路がサイリスタ型である場合のレイアウト構成を示す図である。 実施形態１に係るレイアウト構成の他の例を示す図である。 実施形態１に係るレイアウト構成の他の例を示す図である。 実施形態１に係るレイアウト構成の他の例を示す図である。 実施形態２に係る半導体集積回路装置のＥＳＤ保護回路に関するレイアウト構成を示す図である。 実施形態２の変形例に係るレイアウト構成を示す図である。 図８においてＥＳＤ保護回路がサイリスタ型である場合のレイアウト構成を示す図である。 実施形態２に係るレイアウト構成の他の例を示す図である。 実施形態３に係る半導体集積回路装置のＥＳＤ保護回路に関するレイアウト構成を示す図である。 実施形態３に係るレイアウト構成の他の例を示す図である。 実施形態３に係るレイアウト構成の他の例を示す図である。 信号端子とＥＳＤ保護回路の関係を示す回路図である。 従来のＥＳＤ保護回路に関するレイアウト構成の例を示す図である。
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施形態１）
図１は実施形態１に係る半導体集積回路装置のＥＳＤ保護回路に関するレイアウト構成を示す図である。図１において、（ａ）は基板上方から見た平面図、（ｂ）は（ａ）の線Ａ−Ｂにおける断面図である。
図１において、第１配線１１は、図１（ａ）におけるＹ方向（第１方向）に延びており、図示していない信号端子に電気的に接続されている。第２配線１２および第３配線１３は、第１配線１１と同様にＹ方向に延びており、第１配線１１の両側にそれぞれ配置されている。第２配線１２および第３配線１３は、図示していない電源端子または接地端子に電気的に接続されている。
第１配線１１の下に、第１拡散領域としての拡散領域１Ａおよび第２拡散領域としての拡散領域１Ｂが形成されている。拡散領域１Ａと拡散領域１Ｂとは、図１（ａ）におけるＸ方向（第２方向）において、第２配線１２側と第３配線１３側とに分離して配置されている。言いかえると、第１配線１１は、拡散領域１Ａ，１Ｂを覆うように延びている。拡散領域１Ａ，１Ｂは同一の導電型を有している。
第２配線１２の下に、第３拡散領域としての拡散領域２が形成されている。拡散領域２は、Ｘ方向において、拡散領域１Ａと対向するように配置されている。また、第３配線１３の下に、第４拡散領域としての拡散領域３が形成されている。拡散領域３は、Ｘ方向において、拡散領域１Ｂと対向するように配置されている。拡散領域２，３は同一の導電型を有している。
第１配線１１と拡散領域１Ａ，１Ｂとはコンタクト２５によって電気的に接続されている。同様に、第２配線１２と拡散領域２とはコンタクト２５によって電気的に接続されており、第３配線１３と拡散領域３とはコンタクト２５によって電気的に接続されている。なお、図１その他の平面図において、構成が分かりやすいように、配線下にある拡散領域が見えるように図示している。
ここでは、第２および第３配線１２，１３は、電源端子に電気的に接続されているものとする。そしてＥＳＤ保護回路は、信号端子（第１配線１１）がアノードであり、電源端子（第２および第３配線１２，１３）がカソードであるダイオード型であるものとする。この場合、拡散領域１Ａ，１ＢはＰ型であり、拡散領域２，３はＮ型である。
図１の構成では、第１配線１１下のアノード側における拡散領域１Ａ，１Ｂは、カソード側における拡散領域２，３に対向する部分だけが残され、Ｘ方向における中央部が削除された形状になっている。削除されている中央部は、図１（ｂ）に破線で示すように、放電時におけるウェル横断距離が長く高抵抗になるため、放電能力が低く、保護素子としての機能は十分には発揮しない。一方、カソードと対向する部分は、ウェル横断距離が短く低抵抗で放電できる。このため、本実施形態では、第１配線１１下のアノード側における拡散領域について、カソード側と対向する部分だけを残して、中央部分については削除している。これにより、保護素子としての機能を損なうことなく、拡散容量を小さくすることができる。したがって、信号端子の端子容量を小さくすることが可能である。また、配線幅、コンタクト個数、ビア個数は、サージ電流を流せる程度に確保することによって、ＥＳＤ耐性の低下を防ぐことができる。
なお、図１の構成では、各拡散領域１Ａ，１Ｂ，２，３はいずれも、縦長の形状、すなわち、配線が延びるＹ方向における寸法がＸ方向における寸法さよりも大きい、矩形状を有している。また、拡散領域１Ａ，１Ｂは、拡散領域２，３よりも幅が細くなっており、すなわち、拡散領域１Ａ，１Ｂは、Ｘ方向における寸法が拡散領域２，３よりも小さくなっている。ただし、本実施形態はこのような形状に限定されるものではない。
図２は本実施形態の第１変形例を示す図である。図２において、（ａ）は基板上方から見た平面図、（ｂ）は（ａ）の線Ａ−Ｂにおける断面図である。図２において、図１と共通の構成要素には同一の符号を付している。
図２の構成は図１とほぼ同様である。ただし、拡散領域同士が対向している範囲において、配線間の間隔が、拡散領域間の間隔よりも大きくなっている点が異なっている。これにより、図１の構成と比べて、配線間容量も小さくなり、端子容量をさらに小さくすることが可能になる。
すなわち、拡散領域１Ａと拡散領域２とが対向している範囲において、第１配線１１と第２配線１２との間隔ａ１は、拡散領域１Ａと拡散領域２との間隔ｂ１よりも大きくなっている。図２のレイアウトでは、平面視で、拡散領域１Ａは第１配線１１よりも拡散領域２側にはみ出しており、拡散領域２は第２配線１２よりも拡散領域１Ａ側にはみ出している。同様に、拡散領域１Ｂと拡散領域３とが対向している範囲において、第１配線１１と第３配線１３との間隔ａ２は、拡散領域１Ｂと拡散領域３との間隔ｂ２よりも大きくなっている。図２のレイアウトでは、平面視で、拡散領域１Ｂは第１配線１１よりも拡散領域３側にはみ出しており、拡散領域３は第３配線１３よりも拡散領域１Ｂ側にはみ出している。
このような構成により、第１配線１１と第２配線１２との間隔、および、第１配線１１と第３配線１３との間隔が大きくなるので、配線間容量が小さくなり、端子容量をさらに小さくすることが可能である。
図３は本実施形態の第２変形例を示す図である。図３において、（ａ）は基板上方から見た平面図、（ｂ）は（ａ）の線Ａ−Ｂにおける断面図である。図３において、図１と共通の構成要素には同一の符号を付している。
図３の構成は図１とほぼ同様である。ただし、第２配線１２および第３配線１３の下に形成した拡散領域に関しても、他の拡散領域と対向する部分以外を削除している点が異なっている。すなわち、第２配線１２の下に、Ｘ方向において両側に分離して配置された拡散領域２Ａ，２Ｂが形成されており、第３配線１３の下に、Ｘ方向において両側に分離して配置された拡散領域３Ａ，３Ｂが形成されいる。これにより、電源端子または接地端子の端子容量についても、削除することが可能になる。
なお、本実施形態の構成は、保護素子がダイオードであるダイオード型のＥＳＤ保護回路に限られるものではなく、例えば、保護素子がバイポーラトランジスタやサイリスタである場合であっても、同様に適用可能である。具体的には、本実施形態に係るＥＳＤ保護回路は、信号端子（第１配線１１）がコレクタであり、電源端子（第２および第３配線１２，１３）がエミッタであるバイポーラトランジスタ型であってもよい。この場合、拡散領域１Ａ，１ＢはＰ型であり、拡散領域２，３もまたＰ型である。あるいは、本実施形態に係るＥＳＤ保護回路は、信号端子（第１配線１１）がカソードであり、電源端子（第２および第３配線１２，１３）がアノードであるサイリスタ型であってもよい。この場合は図４に示すように、Ｐ型のウェル２６が形成され、拡散領域１Ａ，１ＢはＮ型であり、拡散領域２，３はＰ型である。
また、第２および第３配線１２，１３が、接地端子に電気的に接続されていてもよい。この場合、本実施形態に係るＥＳＤ保護回路は例えば、接地端子（第２および第３配線１２，１３）がアノードであり、信号端子（第１配線１１）がカソードであるダイオード型である。この場合、拡散領域１Ａ，１ＢはＮ型であり、拡散領域２，３はＰ型である。あるいは、本実施形態に係るＥＳＤ保護回路は、接地端子（第２および第３配線１２，１３）がエミッタであり、信号端子（第１配線１１）がコレクタであるバイポーラトランジスタ型であってもよい。この場合、拡散領域１Ａ，１ＢはＮ型であり、拡散領域２，３もまたＮ型である。あるいは、本実施形態に係るＥＳＤ保護回路は、接地端子（第２および第３配線１２，１３）がカソードであり、信号端子（第１配線１１）がアノードであるサイリスタ型であってもよい。この場合は図４に示すように、Ｎ型のウェル２６が形成され、拡散領域１Ａ，１ＢはＰ型であり、拡散領域２，３はＮ型である。
また、図５〜図７に示すように、拡散領域を分割する箇所をさらに増やした構成としてもよい。図５〜図７の構成は、図１〜図３の構成にそれぞれ対応したものである。配線１４は信号端子に電気的に接続されており、配線１５は電源端子または接地端子に電気的に接続されている。配線１４の下に、Ｘ方向において分離して配置された拡散領域４Ａ，４Ｂが形成されている。また、図５および図６では、配線１５の下に、拡散領域５が配置されており、図７では、配線１５の下に、Ｘ方向において分離して配置された拡散領域５Ａ，５Ｂが形成されている。
なお、上述したレイアウト構成では、拡散領域１Ａ，１Ｂが、Ｙ方向における範囲の全部において分離しているものとしているが、これに限られるものではなく、例えば、拡散領域１Ａ，１Ｂが部分的につながっていて、その一部が分離しているようなレイアウト構成であってもよい。このような構成においても、保護素子としての機能を損なうことなく、拡散容量を小さくすることができ、よって、信号端子の端子容量を小さくすることが可能である。すなわち、拡散領域１Ａ，１Ｂは、Ｙ方向における範囲の全部または一部において分離されていればよい。
（実施形態２）
図８は実施形態２に係る半導体集積回路装置のＥＳＤ保護回路に関するレイアウト構成を示す図である。図８において、（ａ）は基板上方から見た平面図、（ｂ）は（ａ）の線Ａ−Ｂにおける断面図である。
図８において、第１配線１１は、図８（ａ）におけるＹ方向（第１方向）に延びており、図示していない信号端子に電気的に接続されている。第２配線１２および第３配線１３は、第１配線１１と同様にＹ方向に延びており、第１配線１１の両側にそれぞれ配置されている。第２配線１２および第３配線１３は、図示していない電源端子または接地端子に電気的に接続されている。
第１配線１１の下に、第１拡散領域としての拡散領域１Ａおよび第２拡散領域としての拡散領域１Ｂが形成されている。拡散領域１Ａと拡散領域１Ｂとは、図８（ａ）におけるＸ方向（第２方向）において、第２配線１２側と第３配線１３側とに分離して配置されている。言いかえると、第１配線１１は、拡散領域１Ａ，１Ｂを覆うように延びている。拡散領域１Ａ，１Ｂは同一の導電型を有している。
そして、拡散領域１Ａ，１Ｂを囲むように、拡散領域６が形成されている。拡散領域６は、第２配線１２の下に形成され、Ｘ方向において拡散領域１Ａと対向するように配置されている拡散領域２と、第３配線１３の下に形成され、Ｘ方向において拡散領域１Ｂと対向するように配置されている拡散領域３とを含んだ形状を有している。すなわち、拡散領域２，３は、拡散領域１Ａ，１ＢのＹ方向における両端部の先方に形成された拡散領域７Ａ，７Ｂによって互いに接続されており、拡散領域１Ａ，１Ｂを囲むように、一体に形成されている。
第１配線１１と拡散領域１Ａ，１Ｂとはコンタクト２５によって電気的に接続されている。同様に、第２配線１２と拡散領域２とはコンタクト２５によって電気的に接続されており、第３配線１３と拡散領域３とはコンタクト２５によって電気的に接続されている。
本実施形態においても、第１実施形態と同様の効果が得られる。すなわち、第１配線１１下の拡散領域１Ａ，１Ｂは、拡散領域２，３に対向する部分だけが残され、Ｘ方向における中央部が削除された形状になっている。これにより、保護素子としての機能を損なうことなく、拡散容量を小さくすることができる。したがって、信号端子の端子容量を小さくすることが可能である。また、配線幅、コンタクト個数、ビア個数は、サージ電流を流せる程度に確保することによって、ＥＳＤ耐性の低下を防ぐことができる。
図９は本実施形態の変形例を示す図である。図９において、（ａ）は基板上方から見た平面図、（ｂ）は（ａ）の線Ａ−Ｂにおける断面図である。図９において、図８と共通の構成要素には同一の符号を付している。
図９の構成は図８とほぼ同様である。ただし、拡散領域同士が対向している範囲において、配線間の間隔が、拡散領域間の間隔よりも大きくなっている点が異なっている。これにより、図８の構成と比べて、配線間容量も小さくなり、端子容量をさらに小さくすることが可能になる。
すなわち、拡散領域１Ａと拡散領域２とが対向している範囲において、第１配線１１と第２配線１２との間隔ａ１は、拡散領域１Ａと拡散領域２との間隔ｂ１よりも大きくなっている。図９のレイアウトでは、平面視で、拡散領域１Ａは第１配線１１よりも拡散領域２側にはみ出しており、拡散領域２は第２配線１２よりも拡散領域１Ａ側にはみ出している。同様に、拡散領域１Ｂと拡散領域３とが対向している範囲において、第１配線１１と第３配線１３との間隔ａ２は、拡散領域１Ｂと拡散領域３との間隔ｂ２よりも大きくなっている。図９のレイアウトでは、平面視で、拡散領域１Ｂは第１配線１１よりも拡散領域３側にはみ出しており、拡散領域３は第３配線１３よりも拡散領域１Ｂ側にはみ出している。
このような構成により、第１配線１１と第２配線１２との間隔、および、第１配線１１と第３配線１３との間隔が大きくなるので、配線間容量が小さくなり、端子容量をさらに小さくすることが可能である。
なお、本実施形態の構成も、第１実施形態と同様に、ＥＳＤ保護回路がダイオード型、バイポーラトランジスタ型およびサイリスタ型のいずれの場合であっても適用可能である。また、第２および第３配線１２，１３が、電源端子に電気的に接続されていてもよいし、接地端子に電気的に接続されていてもよい。図１０はＥＳＤ保護回路がサイリスタ型である場合のレイアウト構成であり、拡散領域１Ａ，１Ｂの周囲にウェル２６が形成されている。
また、図１１に示すように、拡散領域を分割する箇所をさらに増やした構成としてもよい。図１１の構成は、図８の構成に対応したものである。配線１４は信号端子に電気的に接続されており、配線１５は電源端子または接地端子に電気的に接続されている。配線１４の下に、Ｘ方向において分離して配置された拡散領域４Ａ，４Ｂが形成されている。また、配線１５の下に拡散領域５が形成されている。
なお、上述したレイアウト構成では、拡散領域１Ａ，１Ｂが、Ｙ方向における範囲の全部において分離しているものとしているが、これに限られるものではなく、例えば、拡散領域１Ａ，１Ｂが部分的につながっていて、その一部が分離しているようなレイアウト構成であってもよい。このような構成においても、保護素子としての機能を損なうことなく、拡散容量を小さくすることができ、よって、信号端子の端子容量を小さくすることが可能である。すなわち、拡散領域１Ａ，１Ｂは、Ｙ方向における範囲の全部または一部において分離されていればよい。
（実施形態３）
実施形態３では、信号端子に接続された配線下の拡散領域を分離しないで、配線間の間隔を拡散領域間の間隔よりも大きくした構成について示す。
図１２は実施形態３に係る半導体集積回路装置のＥＳＤ保護回路に関するレイアウト構成を示す図である。図１２において、（ａ）は基板上方から見た平面図、（ｂ）は（ａ）の線Ａ−Ｂにおける断面図である。
図１２において、第１配線１１は、図１２（ａ）におけるＹ方向（第１方向）に延びており、図示していない信号端子に電気的に接続されている。第２配線１２および第３配線１３は、第１配線１１と同様にＹ方向に延びており、第１配線１１の両側にそれぞれ配置されている。第２配線１２および第３配線１３は、図示していない電源端子または接地端子に電気的に接続されている。
第１配線１１の下に、第１拡散領域としての拡散領域３１が形成されている。第２配線１２の下に、第２拡散領域としての拡散領域３２が形成されている。拡散領域３２は、Ｘ方向において、拡散領域３１と対向するように配置されている。また、第３配線１３の下に、第３拡散領域としての拡散領域３３が形成されている。拡散領域３３は、Ｘ方向において、拡散領域３１と対向するように配置されている。拡散領域３２，３３は同一の導電型を有している。
第１配線１１と拡散領域３１とはコンタクト２５によって電気的に接続されている。同様に、第２配線１２と拡散領域３２とはコンタクト２５によって電気的に接続されており、第３配線１３と拡散領域３３とはコンタクト２５によって電気的に接続されている。
そして、拡散領域３１と拡散領域３２とが対向している範囲において、第１配線１１と第２配線１２との間隔ａ１は、拡散領域３１と拡散領域３２との間隔ｂ１よりも大きくなっている。図１２のレイアウトでは、平面視で、拡散領域３１は第１配線１１よりも拡散領域３２側にはみ出しており、拡散領域３２は第２配線１２よりも拡散領域３１側にはみ出している。同様に、拡散領域３１と拡散領域３３とが対向している範囲において、第１配線１１と第３配線１３との間隔ａ２は、拡散領域３１と拡散領域３３との間隔ｂ２よりも大きくなっている。図１２のレイアウトでは、平面視で、拡散領域３１は第１配線１１よりも拡散領域３３側にはみ出しており、拡散領域３３は第３配線１３よりも拡散領域３１側にはみ出している。
このような構成により、第１配線１１と第２配線１２との間隔、および、第１配線と第３配線１３との間隔が大きくなるので、配線間容量が小さくなり、信号端子に関する端子容量を小さくすることが可能である。
図１３は本実施形態の変形例を示す図である。図１３において、（ａ）は基板上方から見た平面図、（ｂ）は（ａ）の線Ａ−Ｂにおける断面図である。図１３において、図１２と共通の構成要素には同一の符号を付している。
図１３の構成は図１２とほぼ同様である。ただし、第１配線１１と拡散領域３１との接続に関し、第３配線１３側の１列分のコンタクト２５が削除されている点が異なっている。図１３に示すように、サージ電流の放電に差し障りのない範囲においてコンタクト２５を削除することによって、コンタクト２５同士の間の容量も削減することができる。
図１４は本実施形態に係るレイアウト構成の他の例を示す図である。図１４において、（ａ）は基板上方から見た平面図、（ｂ）は（ａ）の線Ａ−Ｂにおける断面図である。
図１４において、第１配線１１は、図１４（ａ）におけるＹ方向（第１方向）に延びており、図示していない信号端子に電気的に接続されている。第２配線１２および第３配線１３は、第１配線１１と同様にＹ方向に延びており、第１配線１１の両側にそれぞれ配置されている。第２配線１２および第３配線１３は、図示していない電源端子または接地端子に電気的に接続されている。
第１配線１１の下に、拡散領域３１が形成されている。そして、拡散領域３１を囲むように、拡散領域３６が形成されている。拡散領域３６は、第２配線１２の下に形成され、Ｘ方向において拡散領域３１と対向するように配置されている拡散領域３２と、第３配線１３の下に形成され、Ｘ方向において拡散領域３１と対向するように配置されている拡散領域３３とを含んだ形状を有している。すなわち、拡散領域３２，３３は、拡散領域３１のＹ方向における両端部の先方に形成された拡散領域３７Ａ，３７Ｂによって互いに接続されており、拡散領域３１を囲むように、一体に形成されている。
第１配線１１と拡散領域３１とはコンタクト２５によって電気的に接続されている。同様に、第２配線１２と拡散領域３２とはコンタクト２５によって電気的に接続されており、第３配線１３と拡散領域３３とはコンタクト２５によって電気的に接続されている。
そして、拡散領域３１と拡散領域３２とが対向している範囲において、第１配線１１と第２配線１２との間隔ａ１は、拡散領域３１と拡散領域３２との間隔ｂ１よりも大きくなっている。図１４のレイアウトでは、平面視で、拡散領域３１は第１配線１１よりも拡散領域３２側にはみ出しており、拡散領域３２は第２配線１２よりも拡散領域３１側にはみ出している。同様に、拡散領域３１と拡散領域３３とが対向している範囲において、第１配線１１と第３配線１３との間隔ａ２は、拡散領域３１と拡散領域３３との間隔ｂ２よりも大きくなっている。図１４のレイアウトでは、平面視で、拡散領域３１は第１配線１１よりも拡散領域３３側にはみ出しており、拡散領域３３は第３配線１３よりも拡散領域３１側にはみ出している。
このような構成により、第１配線１１と第２配線１２との間隔、および、第１配線１１と第３配線１３との間隔が大きくなるので、配線間容量が小さくなり、端子容量を小さくすることが可能である。
なお、本実施形態の構成も、第１および第２の実施形態と同様に、ＥＳＤ保護回路がダイオード型、バイポーラトランジスタ型およびサイリスタ型のいずれの場合でも適用可能である。また、第２および第３配線１２，１３が、電源端子に電気的に接続されていてもよいし、接地端子に電気的に接続されていてもよい。
本発明に係る半導体集積回路装置では、ＥＳＤ保護回路が、信号端子の端子容量を小さくしたまま、保護素子として能力を十分に発揮できるので、例えば、高速信号の入出力を行うＬＳＩにおける信号波形の改善に有効である。
１Ａ 拡散領域（第１拡散領域）
１Ｂ 拡散領域（第２拡散領域）
２ 拡散領域（第３拡散領域）
３ 拡散領域（第４拡散領域）
７Ａ，７Ｂ 拡散領域
１１ 第１配線
１２ 第２配線
１３ 第３配線
３１ 拡散領域（第１拡散領域）
３２ 拡散領域（第２拡散領域）
３３ 拡散領域（第３拡散領域）
３７Ａ，３７Ｂ 拡散領域

Claims (16)

  1. ＥＳＤ保護回路を有する半導体集積回路装置であって、
    前記ＥＳＤ保護回路は、
    第１方向に延びており、信号端子に電気的に接続されている、第１配線と、
    前記第１方向に延びており、電源端子または接地端子に電気的に接続されており、前記第１配線の両側にそれぞれ配置された、第２および第３配線と、
    前記第１配線の下に形成されており、互いに同一の第１導電型を有しており、前記第１方向と直交する第２方向において前記第２配線側と前記第３配線側とにそれぞれ配置され、かつ、前記第１方向における範囲の全部または一部において分離されている、第１および第２拡散領域と、
    前記第２配線の下に形成されており、第２導電型を有しており、前記第２方向において前記第１拡散領域と対向するように配置された、第３拡散領域と、
    前記第３配線の下に形成されており、前記第２導電型を有しており、前記第２方向において前記第２拡散領域と対向するように配置された、第４拡散領域とを備えている
    ことを特徴とする半導体集積回路装置。
  2. 請求項１記載の半導体集積回路装置において、
    前記第１、第２、第３および第４拡散領域はいずれも、前記第１方向における寸法が前記第２方向における寸法よりも大きい、矩形状を有している
    ことを特徴とする半導体集積回路装置。
  3. 請求項１または２記載の半導体集積回路装置において、
    前記第１および第２拡散領域の前記第２方向における寸法は、前記第３および第４拡散領域の前記第２方向における寸法よりも、小さい
    ことを特徴とする半導体集積回路装置。
  4. 請求項１記載の半導体集積回路装置において、
    前記第３および第４拡散領域は、前記第１および第２拡散領域の前記第１方向における両端部の先方に形成された拡散領域によって互いに接続されており、前記第１および第２拡散領域を囲むように、一体に形成されている
    ことを特徴とする半導体集積回路装置。
  5. 請求項１〜４のうちいずれか１項記載の半導体集積回路装置において、
    前記第１拡散領域と前記第３拡散領域とが対向している範囲において、前記第１配線と前記第２配線との間隔は、前記第１拡散領域と前記第３拡散領域との間隔よりも大きく、
    前記第２拡散領域と前記第４拡散領域とが対向している範囲において、前記第１配線と前記第３配線との間隔は、前記第２拡散領域と前記第４拡散領域との間隔よりも大きい
    ことを特徴とする半導体集積回路装置。
  6. 請求項５記載の半導体集積回路装置において、
    前記第１拡散領域と前記第３拡散領域とが対向している範囲において、平面視で、前記第１拡散領域は、前記第１配線よりも前記第３拡散領域側にはみ出しており、前記第３拡散領域は、前記第２配線よりも前記第１拡散領域側にはみ出しており、
    前記第２拡散領域と前記第４拡散領域とが対向している範囲において、平面視で、前記第２拡散領域は、前記第１配線よりも前記第４拡散領域側にはみ出しており、前記第４拡散領域は、前記第３配線よりも前記第２拡散領域側にはみ出している
    ことを特徴とする半導体集積回路装置。
  7. 請求項１〜６のうちいずれか１項記載の半導体集積回路装置において、
    前記第２および第３配線は、電源端子に接続されている
    ことを特徴とする半導体集積回路装置。
  8. 請求項７記載の半導体集積回路装置において、
    前記第１導電型はＰ型であり、前記第２導電型はＮ型であり、
    前記ＥＳＤ保護回路は、信号端子をアノード、電源端子をカソードとするダイオード型である
    ことを特徴とする半導体集積回路装置。
  9. 請求項７記載の半導体集積回路装置において、
    前記第１導電型および前記第２導電型は、ともにＰ型であり、
    前記ＥＳＤ保護回路は、信号端子をコレクタ、電源端子をエミッタとするバイポーラトランジスタ型である
    ことを特徴とする半導体集積回路装置。
  10. 請求項７記載の半導体集積回路装置において、
    前記第１導電型はＮ型であり、前記第２導電型はＰ型であり、
    前記ＥＳＤ保護回路は、信号端子をカソード、電源端子をアノードとするサイリスタ型である
    ことを特徴とする半導体集積回路装置。
  11. 請求項１〜６のうちいずれか１項記載の半導体集積回路装置において、
    前記第２および第３配線は、接地端子に接続されている
    ことを特徴とする半導体集積回路装置。
  12. 請求項１１記載の半導体集積回路装置において、
    前記第１導電型はＮ型であり、前記第２導電型はＰ型であり、
    前記ＥＳＤ保護回路は、接地端子をアノード、信号端子をカソードとするダイオード型である
    ことを特徴とする半導体集積回路装置。
  13. 請求項１１記載の半導体集積回路装置において、
    前記第１導電型および前記第２導電型は、ともにＮ型であり、
    前記ＥＳＤ保護回路は、接地端子をエミッタ、信号端子をコレクタとするバイポーラトランジスタ型である
    ことを特徴とする半導体集積回路装置。
  14. 請求項１１記載の半導体集積回路装置において、
    前記第１導電型はＰ型であり、前記第２導電型はＮ型であり、
    前記ＥＳＤ保護回路は、接地端子をカソード、信号端子をアノードとするサイリスタ型である
    ことを特徴とする半導体集積回路装置。
  15. ＥＳＤ保護回路を有する半導体集積回路装置であって、
    前記ＥＳＤ保護回路は、
    第１方向に延びており、信号端子に電気的に接続されている、第１配線と、
    前記第１方向に延びており、電源端子または信号端子に電気的に接続されており、前記第１配線の両側にそれぞれ配置された、第２および第３配線と、
    前記第１配線の下に形成されており、第１導電型を有している、第１拡散領域と、
    前記第２配線の下に形成されており、第２導電型を有しており、前記第１方向と直交する第２方向において前記第１拡散領域と対向するように配置された、第２拡散領域と、
    前記第３配線の下に形成されており、前記第２導電型を有しており、前記第２方向において前記第１拡散領域と対向するように配置された、第３拡散領域とを備えており、
    前記第１拡散領域と前記第２拡散領域とが対向している範囲において、前記第１配線と前記第２配線との間隔は、前記第１拡散領域と前記第２拡散領域との間隔よりも大きく、
    前記第１拡散領域と前記第３拡散領域とが対向している範囲において、前記第１配線と前記第３配線との間隔は、前記第１拡散領域と前記第３拡散領域との間隔よりも大きい
    ことを特徴とする半導体集積回路装置。
  16. 請求項１５記載の半導体集積回路装置において、
    前記第２および第３拡散領域は、前記第１拡散領域の前記第１方向における両端部の先方に形成された拡散領域によって互いに接続されており、前記第１拡散領域を囲むように、一体に形成されている
    ことを特徴とする半導体集積回路装置。
JP2011202824A 2011-09-16 2011-09-16 半導体集積回路装置 Withdrawn JP2014225483A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2011202824A JP2014225483A (ja) 2011-09-16 2011-09-16 半導体集積回路装置
PCT/JP2012/005583 WO2013038616A1 (ja) 2011-09-16 2012-09-04 半導体集積回路装置
US14/205,022 US8994111B2 (en) 2011-09-16 2014-03-11 Semiconductor integrated circuit device
US14/628,175 US9224725B2 (en) 2011-09-16 2015-02-20 Semiconductor integrated circuit device
US14/945,378 US9385113B2 (en) 2011-09-16 2015-11-18 Semiconductor integrated circuit device
US15/174,236 US9653452B2 (en) 2011-09-16 2016-06-06 Semiconductor integrated circuit device having an ESD protection circuit
US15/483,372 US9871033B2 (en) 2011-09-16 2017-04-10 Semiconductor integrated circuit device
US15/835,340 US10096593B2 (en) 2011-09-16 2017-12-07 Semiconductor integrated circuit device having an ESD protection circuit
US16/122,666 US10446540B2 (en) 2011-09-16 2018-09-05 Semiconductor integrated circuit device
US16/565,380 US10658355B2 (en) 2011-09-16 2019-09-09 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011202824A JP2014225483A (ja) 2011-09-16 2011-09-16 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JP2014225483A true JP2014225483A (ja) 2014-12-04

Family

ID=47882869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011202824A Withdrawn JP2014225483A (ja) 2011-09-16 2011-09-16 半導体集積回路装置

Country Status (3)

Country Link
US (8) US8994111B2 (ja)
JP (1) JP2014225483A (ja)
WO (1) WO2013038616A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181616A (ja) * 2015-03-24 2016-10-13 ラピスセミコンダクタ株式会社 半導体素子、半導体装置および半導体素子のレイアウト方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225483A (ja) * 2011-09-16 2014-12-04 パナソニック株式会社 半導体集積回路装置
US9666576B2 (en) * 2014-11-13 2017-05-30 Mediatek Inc. Electrostatic discharge (ESD) protection device
US11158570B2 (en) * 2018-05-10 2021-10-26 Micron Technology, Inc. Semiconductor devices having electrostatic discharge layouts for reduced capacitance
WO2020235082A1 (ja) 2019-05-23 2020-11-26 株式会社ソシオネクスト 半導体装置
WO2024047820A1 (ja) * 2022-08-31 2024-03-07 株式会社ソシオネクスト 半導体集積回路装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55125663A (en) * 1979-03-22 1980-09-27 Hitachi Ltd Semiconductor integrated circuit
US5191401A (en) * 1989-03-10 1993-03-02 Kabushiki Kaisha Toshiba MOS transistor with high breakdown voltage
JPH03124056A (ja) * 1989-10-06 1991-05-27 Fujitsu Ltd 保護素子
JPH05175426A (ja) * 1991-12-26 1993-07-13 Kawasaki Steel Corp 半導体静電保護回路
JPH08222703A (ja) * 1995-02-17 1996-08-30 Yamaha Corp 半導体装置
JPH0945853A (ja) * 1995-07-26 1997-02-14 Oki Electric Ind Co Ltd 半導体装置
JP3019760B2 (ja) * 1995-11-15 2000-03-13 日本電気株式会社 半導体集積回路装置
TW307915B (en) * 1996-11-07 1997-06-11 Winbond Electronics Corp Electrostatic discharge protection circuit
JP2943738B2 (ja) * 1996-11-29 1999-08-30 日本電気株式会社 半導体装置における静電保護回路
US6218704B1 (en) * 1997-05-07 2001-04-17 International Business Machines Corporation ESD protection structure and method
JP4376348B2 (ja) 1998-05-18 2009-12-02 パナソニック株式会社 半導体装置
JP3499140B2 (ja) * 1998-09-18 2004-02-23 株式会社東芝 半導体装置
JP3239948B2 (ja) * 1998-09-25 2001-12-17 日本電気株式会社 入出力保護装置
US6414341B1 (en) 1998-09-25 2002-07-02 Nec Corporation Input/output protective device
US6498372B2 (en) * 2001-02-16 2002-12-24 International Business Machines Corporation Conductive coupling of electrical structures to a semiconductor device located under a buried oxide layer
US7847317B2 (en) * 2002-12-31 2010-12-07 Intel Corporation Low-capacitance electrostatic discharge protection diodes
JP3962729B2 (ja) * 2004-06-03 2007-08-22 株式会社東芝 半導体装置
KR101118709B1 (ko) * 2005-02-07 2012-03-12 삼성전자주식회사 정전기 방전 보호 소자
JP2006319073A (ja) * 2005-05-11 2006-11-24 Denso Corp 保護素子
JP2007242923A (ja) * 2006-03-09 2007-09-20 Matsushita Electric Ind Co Ltd 半導体集積回路の静電気保護素子
JP4993941B2 (ja) * 2006-04-27 2012-08-08 パナソニック株式会社 半導体集積回路及びこれを備えたシステムｌｓｉ
JP5217180B2 (ja) * 2007-02-20 2013-06-19 富士通セミコンダクター株式会社 静電放電保護装置の製造方法
JP2014225483A (ja) * 2011-09-16 2014-12-04 パナソニック株式会社 半導体集積回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181616A (ja) * 2015-03-24 2016-10-13 ラピスセミコンダクタ株式会社 半導体素子、半導体装置および半導体素子のレイアウト方法

Also Published As

Publication number Publication date
US8994111B2 (en) 2015-03-31
US9385113B2 (en) 2016-07-05
US20140191368A1 (en) 2014-07-10
US10096593B2 (en) 2018-10-09
US20180108650A1 (en) 2018-04-19
US9653452B2 (en) 2017-05-16
US20160284688A1 (en) 2016-09-29
US20190006349A1 (en) 2019-01-03
US10446540B2 (en) 2019-10-15
US20170213819A1 (en) 2017-07-27
US20150171068A1 (en) 2015-06-18
US10658355B2 (en) 2020-05-19
US9871033B2 (en) 2018-01-16
US20200006321A1 (en) 2020-01-02
US9224725B2 (en) 2015-12-29
US20160079224A1 (en) 2016-03-17
WO2013038616A1 (ja) 2013-03-21

Similar Documents

Publication Publication Date Title
US10446540B2 (en) Semiconductor integrated circuit device
JP4993941B2 (ja) 半導体集積回路及びこれを備えたシステムｌｓｉ
WO2010029672A1 (ja) 静電放電保護回路を備えた半導体装置
JP2008235856A (ja) 半導体装置
JP2008091687A (ja) 半導体集積回路装置
JP5764254B2 (ja) 半導体装置
TWI485833B (zh) 靜電放電保護電路及半導體裝置
JP4312696B2 (ja) 半導体集積装置
JP2007287919A (ja) 温度検出機能付き半導体装置
JP2009111044A (ja) 半導体装置
JP5310100B2 (ja) 静電気保護回路および半導体装置
JP2008021852A (ja) 半導体装置
CN101304027B (zh) 半导体集成电路
TWI538153B (zh) 半導體裝置
JP2009146977A (ja) 半導体装置
JP6796034B2 (ja) 半導体装置
JP5437598B2 (ja) Ｅｓｄ保護素子および該ｅｓｄ保護素子を設けた半導体装置
JP2005317630A (ja) 半導体装置
JPH03124056A (ja) 保護素子
JP2004228567A (ja) 集積回路
JP2010097996A (ja) サージ保護素子

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141202