JP2014207442A - 酸化物半導体膜および酸化物半導体膜の作製方法 - Google Patents

酸化物半導体膜および酸化物半導体膜の作製方法 Download PDF

Info

Publication number
JP2014207442A
JP2014207442A JP2014053040A JP2014053040A JP2014207442A JP 2014207442 A JP2014207442 A JP 2014207442A JP 2014053040 A JP2014053040 A JP 2014053040A JP 2014053040 A JP2014053040 A JP 2014053040A JP 2014207442 A JP2014207442 A JP 2014207442A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
semiconductor film
oxide
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014053040A
Other languages
English (en)
Other versions
JP6262038B2 (ja
Inventor
下村　明久
Akihisa Shimomura
明久 下村
貴久 石山
Takahisa Ishiyama
貴久 石山
古山　将樹
Masaki Furuyama
将樹 古山
彫 菊地
Erm Kikuchi
彫 菊地
拓也 廣橋
Takuya Hirohashi
拓也 廣橋
将志 太田
Masashi Ota
将志 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014053040A priority Critical patent/JP6262038B2/ja
Publication of JP2014207442A publication Critical patent/JP2014207442A/ja
Application granted granted Critical
Publication of JP6262038B2 publication Critical patent/JP6262038B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】酸化物半導体の結晶性を向上させる。また、下地界面若しくはその近傍まで結晶化した領域を有する結晶性の酸化物半導体膜および該酸化物半導体膜の作製方法を提供する。【解決手段】インジウム、ガリウムおよび亜鉛を有する酸化物半導体膜を形成し、該酸化物半導体膜にエネルギービームを照射して、該酸化物半導体膜を加熱する。なお、酸化物半導体膜として、ｃ軸配向した結晶領域または微結晶を含む。【選択図】図１

Description

酸化物半導体膜および酸化物半導体膜の作製方法に関する。
トランジスタを作製するための材料として、低温形成が可能な非晶質シリコンと、電界効果移動度が高い多結晶シリコンの特徴を兼ね備えているといわれる酸化物半導体が注目されている。例えば、電子キャリア濃度が制御された非晶質酸化物を用いた電界効果型トランジスタおよびこれを用いた画像表示装置に関するものが開示されている（特許文献１）。
しかし、室温形成された非晶質酸化物半導体は、トランジスタの特性において電界効果移動度がさほど高くなく、信頼性が悪く、ヒステリシス性が大きいといった問題を有していた。このような問題を解消するための一手段として、酸化物半導体にレーザ光を照射し結晶化させる技術が開示されている（特許文献２および特許文献３参照）。これらの文献には、酸化物半導体膜にレーザ光を照射することにより、非晶質の酸化物半導体の結晶化が可能であることが示されている。
特開２００６−１６５５２８号公報 特開２００８−０４２０８８号公報 特開２０１０−１２３７５８号公報
酸化物半導体に限らず半導体を結晶化させる際には、結晶化の対象となる半導体膜の下地界面近傍において非晶質領域が残存してしまうことが問題となる。例えば、酸化物半導体膜を用いてトランジスタなどの素子を作製する場合、該酸化物半導体膜が形成される下地面はガラス基板または、酸化シリコンなどの絶縁膜が用いられる。このような異種絶縁材料の上に形成された酸化物半導体膜を結晶化しても、下地界面に近い領域は結晶化させることができず、非晶質の領域が残存してしまうことが問題となる。
もちろん、酸化物半導体膜を厚くして表層の結晶領域を使用することも考えられるが、寄生容量を低減し、低消費電力でトランジスタを動作させるためには、チャネル領域が完全に空乏化するように、酸化物半導体膜を薄くする必要がある。この場合、従来の技術では、下地界面のごく近傍まで結晶化させることができないことが、トランジスタを微細化する上で問題となる。
このため、酸化物半導体膜の上層側をいくら結晶化しても、下地との界面領域には非晶質領域が残存してしまい、これがトランジスタなどの特性に影響を与える要因となっていた。
かかる問題を解消するために、本発明の一態様は、酸化物半導体の結晶性を向上させることを課題の一とする。具体的には下地界面若しくはその近傍まで結晶化した領域を有する結晶性の酸化物半導体膜およびその作製方法を提供することを課題の一とする。
本発明の一態様は、ｃ軸配向した結晶領域を含み、インジウム、ガリウムおよび亜鉛を有する酸化物半導体膜を形成し、酸化物半導体膜にエネルギービームを照射して、酸化物半導体膜を加熱することを特徴とする酸化物半導体膜の作製方法である。
また、本発明の他の一態様は、微結晶を含み、インジウム、ガリウムおよび亜鉛を有する酸化物半導体膜を形成し、酸化物半導体膜にエネルギービームを照射して、酸化物半導体膜を加熱することを特徴とする酸化物半導体膜の作製方法である。
また、上記作製方法において、エネルギービームを照射して、表層はホモロガス相を形成するＹｂＦｅＯ３（ＦｅＯ）様の層状結晶構造（以下、ホモロガスという）であり、かつ、膜中はスピネル様（原子）配置（以下、スピネルという）を有する酸化物半導体膜を形成し、酸化物半導体膜の表層を除去してスピネルを露出させることを特徴とする酸化物半導体膜の作製方法である。
また、本発明の他の一態様は、表層はホモロガスであり、かつ、膜中はスピネルであることを特徴とする酸化物半導体膜である。
また、上記構成において、微結晶を含み、インジウム、ガリウムおよび亜鉛を有することを特徴とする酸化物半導体膜である。
本発明の一態様によれば、酸化物半導体の結晶性を向上させることができる。すなわち、下地界面若しくはその近傍まで結晶化した領域を有する結晶性の酸化物半導体膜およびその作製方法を提供することができる。
酸化物半導体膜の作製方法を説明する図。 ＸＲＤ結果を示す図。 断面ＴＥＭ画像およびＥＤＸピークを示す図。 極微電子線回折パターンを示す図。 トップゲート型トランジスタの作製方法を説明する図。 ボトムゲート型トランジスタの作製方法を説明する図。 ｎｃ−ＯＳ膜にレーザ照射を行ったサンプルの膜表層の断面ＨＡＡＤＦ−ＳＴＥＭ像を説明する図。 ｎｃ−ＯＳ膜にレーザ照射を行ったサンプルの膜中の断面ＨＡＡＤＦ−ＳＴＥＭ像を説明する図。 ＸＰＳ分析結果を説明する図。 ＸＰＳ分析結果を説明する図。 ＸＰＳ分析結果を説明する図。 ＸＰＳ分析結果を説明する図。
本明細書によって開示される発明の一実施態様を図面を参照して説明する。但し、本明細書によって開示される発明は以下の実施形態に限定されず、その発明の趣旨およびその発明の範囲から逸脱することなくその形態および詳細をさまざまに変更し得ることは当業者であれば容易に理解される。したがって、開示される発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
本明細書において、ある構成要素が他の構成要素の「上」にある、或いは「下」にあると言及されたときには、その他の構成要素に直接的に形成されている場合もあるが、中間に他の構成要素が存在する場合もあると理解されなければならない。
以下に説明する実施の形態において、同じものを指す符号は異なる図面間で共通して用いる場合がある。なお、図面において示す構成要素、すなわち層や領域等の厚さ幅、相対的な位置関係等は、実施の形態において説明する上で明確性のために誇張して示される場合がある。
図１に本発明の一実施形態に係る酸化物半導体膜の作製方法を示す。図１（Ａ）は基板１００上に酸化物半導体膜１０４を形成する様子を示している。
酸化物半導体膜１０４はスパッタリング法やレーザビーム蒸着法などで形成する。酸化物半導体膜１０４を形成する際には、膜中に水素や水分が含まれないようにするため、成膜前の処理として、成膜処理室内に吸着した水素、水分などの不純物を脱離し排気することが好ましい。これらの不純物を成膜処理室内から除去するために、吸着型の真空ポンプ（例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプ）を用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。
酸化物半導体膜１０４は、少なくともインジウムを含む酸化物半導体膜である。例えば、インジウムの他に亜鉛を含んでいてもよい。
以下では、酸化物半導体膜１０４のシリコン濃度について説明する。トランジスタに酸化物半導体膜１０４を用いる場合、トランジスタの電気特性を安定にするためには、酸化物半導体膜１０４中の不純物濃度を低減し、酸化物半導体膜を真性または実質的に真性にすることが有効である。具体的には、酸化物半導体膜のキャリア密度は、１×１０１７／ｃｍ３未満、１×１０１５／ｃｍ３未満、または１×１０１３／ｃｍ３未満にするとよい。また、酸化物半導体膜において、主成分以外（１原子％未満）の軽元素、半金属元素、金属元素などは不純物となる。例えば、水素、窒素、炭素、シリコン、ゲルマニウムは、酸化物半導体膜中で不純物となる。
また、酸化物半導体膜１０４中で水素および窒素は、ドナー準位を形成し、キャリア密度を増大させてしまう。酸化物半導体膜１０４の水素濃度は二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜１０４は、ＳＩＭＳ分析において、アルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流を増大させることがある。
また、上述のように高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタのオフ電流は極めて小さく、トランジスタのチャネル幅で規格化したオフ電流は、数ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減することが可能となる。
以下では、酸化物半導体膜の構造について説明する。
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。
微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜という。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
また、ｎｃ−ＯＳ膜について詳細な説明を行う。ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する場合がある。また、ｎｃ−ＯＳ膜は、異なる結晶部間で原子配列に規則性が見られない。そのため、膜全体でも原子配列に周期性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいビーム径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない場合がある。また、ｎｃ−ＯＳ膜は、結晶部よりも大きいビーム径（例えば、２０ｎｍφ以上、または５０ｎｍφ以上）の電子線を用いる電子線回折を行うと、ハローパターンが観測される場合がある。また、ｎｃ−ＯＳ膜は、結晶部と同じか結晶部より小さいビーム径（例えば、１０ｎｍφ以下、または３ｎｍφ以下）の電子線を用いる電子線回折（極微電子線回折と呼ぶ。）を行うと、スポットが観測される場合がある。また、ｎｃ−ＯＳ膜の極微電子線回折は、例えば、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜の極微電子線回折パターンは、例えば、リング状の領域内に複数のスポットが観測される場合がある。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で原子配列に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
次に、酸化物半導体膜１０４にエネルギービームを照射して加熱する。エネルギービームの代表例はレーザ光である。酸化物半導体膜１０４に照射するレーザ光としては、パルスレーザ光が好ましい。酸化物半導体膜１０４が形成された基板に熱的なダメージを与えることなく、かつレーザ光の照射領域を瞬間的に結晶化可能な温度に加熱することが可能となるためである。
酸化物半導体膜１０４を加熱するレーザ光の波長は、酸化物半導体のバンドギャップ以上のエネルギーを有する短波長であることが好ましい。酸化物半導体膜１０４でレーザ光が吸収されるようにするためである。そのような波長を有するレーザ光の光源の一例としては、エキシマレーザを用いることができる。エキシマレーザとして、ＸｅＣｌ（３０８ｎｍ）、ＫｒＦ（２４８ｎｍ）、ＡｒＦ（１９３ｎｍ）などを用いることができる。また、ＹＡＧレーザなどの第３高調波を用いてもよい。
もっとも、酸化物半導体膜１０４が照射されるレーザ光の波長に対して完全吸収体である必要はない。レーザ光を酸化物半導体膜１０４に照射することで、酸化物半導体膜１０４は高温に加熱される。また、酸化物半導体膜１０４で吸収されず下地面にまで透過したレーザ光は、そこで吸収され加熱する可能性もある。いずれにしても、酸化物半導体膜１０４は瞬間的に非常に高温（融点若しくは融点に近い温度）に加熱されることとなる。酸化物半導体膜１０４の下地面（基板１００）を構成する材料の融点が、酸化物半導体膜１０４の加熱される温度よりも高い場合、酸化物半導体膜１０４の下地面（基板１００）を構成する材料は溶融せずに済むため、酸化物半導体が下地材料により汚染されることを防ぐことができる。
酸化物半導体膜１０４にエネルギービームを照射して加熱することにより、結晶領域を含む非単結晶の酸化物半導体膜１０５を得ることができる（図１（Ｂ）参照）。
ここで、レーザ光を照射したｎｃ−ＯＳ膜とレーザ光を照射したＣＡＡＣ−ＯＳ膜の結晶構造について評価する。
まず、試料として、石英基板上に酸化物半導体膜として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇａ−Ｚｎターゲットを用いたｎｃ−ＯＳ膜およびＣＡＡＣ−ＯＳ膜をそれぞれ３５ｎｍ成膜し、レーザ光を照射して試料を作製した。
上記ｎｃ−ＯＳ膜のＩｎ−Ｇａ−Ｚｎ酸化物は、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用い、スパッタリングガスとして、３０ｓｃｃｍのアルゴンと、１５ｓｃｃｍの酸素をスパッタリング装置の処理室内に供給し、処理室内の圧力を０．４Ｐａに制御して、０．５ｋＷの直流電力を供給して成膜した。なお、当該Ｉｎ−Ｇａ−Ｚｎ酸化物膜を成膜する際の基板温度は、室温（２５℃）とした。
一方、ＣＡＡＣ−ＯＳ膜のＩｎ−Ｇａ−Ｚｎ酸化物は、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用い、スパッタリングガスとして、３０ｓｃｃｍのアルゴンと、１５ｓｃｃｍの酸素をスパッタリング装置の処理室内に供給し、処理室内の圧力を０．４Ｐａに制御して、０．５ｋＷの直流電力を供給して成膜した。なお、当該Ｉｎ−Ｇａ−Ｚｎ酸化物膜を成膜する際の基板温度は、３００℃とした。
また、レーザ処理には、ＸｅＣｌエキシマレーザ（Ｌａｍｂｄａ ＳＴＥＥＬ２０００）を用い、レーザの波長はλ＝３０８ｎｍ、パルス幅は２５ｎｓｅｃ（半値全幅）とした。線状に成型したレーザビームを、室温（２５℃）、Ｎ２吹きつけの環境下で線状ビームの長軸と垂直方向に基板スキャンしながら照射した。線状ビームのビーム幅は約３２０μｍ、３０Ｈｚ発振で１ｍｍ／ｓｅｃでスキャンしたため、同一箇所に照射されるレーザショット数は約１０ｓｈｏｔとなった。
次に、結晶構造の評価として、ＸＲＤを用いて、Ｏｕｔ−ｏｆ−ｐｌａｎｅ法による結晶性評価を行った。
図２に、Ｏｕｔ−ｏｆ−ｐｌａｎｅ法によるＸＲＤパターンのレーザエネルギー密度依存性を示す。図２（Ａ）は、ｎｃ−ＯＳ膜のＸＲＤパターンであり、図２（Ｂ）は、ＣＡＡＣ−ＯＳ膜のＸＲＤパターンである。
図２（Ａ）よりｎｃ−ＯＳ膜は、レーザエネルギー密度が２９０ｍＪ／ｃｍ２以上で２θが３１°近傍のピークおよび２θが３６°近傍のピークが現れた。また、図２（Ｂ）よりＣＡＡＣ−ＯＳ膜は、２θが３１°近傍のピークのみが現れた。２θが３６°近傍のピークはｎｃ−ＯＳ膜をレーザ結晶化した場合の特有の結晶構造を反映していることを確認するため、さらにｎｃ−ＯＳ膜の断面ＴＥＭ観察およびエネルギー分散型Ｘ線分析（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｍｅｔｒｙ）を行った。
図３（Ａ）に断面ＴＥＭ像を、図３（Ｂ）にＥＤＸ分析結果を示す。
図３（Ａ）に示す断面ＴＥＭ像においてｎｃ−ＯＳ膜中に格子像が見られ、格子像の周期が膜表層付近（図中のＰｏｉｎｔＡ）と膜中（図中のＰｏｉｎｔＢ、Ｃ、Ｄ）で異なる様子が確認された。また、図３（Ｂ）に示すようにｎｃ−ＯＳ膜の膜表層付近と膜中で組成にほとんど違いは見られなかった。
ｎｃ−ＯＳ膜の膜表層付近と膜中について、極微電子線回折を用いて測定した電子線回折パターンを図４に示す。
図４（Ａ）にｎｃ−ＯＳ膜の膜表層付近の電子線回折パターンを、図４（Ｂ）および図４（Ｃ）にｎｃ−ＯＳ膜の膜中の電子線回折パターンを示す。
図４（Ａ）の輝点１、輝点２、輝点３の格子面間距離ｄは、それぞれ０．２４９ｎｍ、０．１５６ｎｍ、０．２９０ｎｍであり、輝点１、輝点Ｏ、輝点２でなす面角度は、２７．８°、輝点１、輝点Ｏ、輝点３でなす面角度は、６１．６°、輝点２、輝点Ｏ、輝点３でなす面角度は、３３．８°であった。上記極微電子線回折パターンをＪＣＰＤＳのデータを比較したところ、ＩｎＧａＺｎＯ４（ＪＣＰＤＳ Ｎｏ．３８−１１０４（輝点１のｄ＝０．２５０ｎｍ、輝点２のｄ＝０．１５６ｎｍ、輝点３のｄ＝０．２９０ｎｍ、輝点１、輝点Ｏ、輝点２でなす面角度は、２８．２°、輝点１、輝点Ｏ、輝点３でなす面角度は、６１．３°、輝点２、輝点Ｏ、輝点３でなす面角度は、３３．１°））にほぼ一致した。
また、図４（Ｂ）の輝点１、輝点２、輝点３の格子面間距離ｄは、それぞれ０．１５２ｎｍ、０．２４７ｎｍ、０．２１６ｎｍであり、輝点１、輝点Ｏ、輝点２でなす面角度は、３５．５°、輝点１、輝点Ｏ、輝点３でなす面角度は、８９．４°、輝点２、輝点Ｏ、輝点３でなす面角度は、５３．９°であった。上記極微電子線回折パターンをＪＣＰＤＳのデータを比較したところ、ＺｎＧａ２Ｏ４（ＪＣＰＤＳ Ｎｏ．３８−１２４０（輝点１のｄ＝０．１４７ｎｍ、輝点２のｄ＝０．２４０ｎｍ、輝点３のｄ＝０．２０８ｎｍ、輝点１、輝点Ｏ、輝点２でなす面角度は、３５．３°、輝点１、輝点Ｏ、輝点３でなす面角度は、９０．０°、輝点２、輝点Ｏ、輝点３でなす面角度は、５４．７°））にほぼ一致した。
また、図４（Ｃ）の輝点１、輝点２、輝点３の格子面間距離ｄは、それぞれ０．４９４ｎｍ、０．２５６ｎｍ、０．１５０ｎｍであり、輝点１、輝点Ｏ、輝点２でなす面角度は、５８．６°、輝点１、輝点Ｏ、輝点３でなす面角度は、９０．０°、輝点２、輝点Ｏ、輝点３でなす面角度は、３１．４°であった。上記極微電子線回折パターンをＪＣＰＤＳのデータを比較したところ、ＺｎＧａ２Ｏ４（ＪＣＰＤＳ Ｎｏ．３８−１２４０（輝点１のｄ＝０．４８１ｎｍ、輝点２のｄ＝０．２５１ｎｍ、輝点３のｄ＝０．１４７ｎｍ、輝点１、輝点Ｏ、輝点２でなす面角度は、５８．５°、輝点１、輝点Ｏ、輝点３でなす面角度は、９０．０°、輝点２、輝点Ｏ、輝点３でなす面角度は、３１．５°））にほぼ一致した。
また、ＥＤＸ分析結果より、ｎｃ−ＯＳ膜の表層と膜中で組成にほとんど違いは見られなかったことから膜中の物質は、ＺｎＧａ２Ｏ４にＩｎを含有した構造になっている。つまり、スピネル構造のＺｎＩｎｘＧａ（２−ｘ）Ｏ４として結晶化している。
以上により、ｎｃ−ＯＳ膜にレーザ光を照射し、結晶構造の評価を行うと、Ｏｕｔ−ｏｆ−ｐｌａｎｅ ＸＲＤの回折パターンにおいて２θが３６°近傍のピークは、スピネルに由来することが分かった。また、ｎｃ−ＯＳ膜は、膜表層がホモロガス、膜中がスピネルの結晶構造になっている。
また、レーザ光を照射したｎｃ−ＯＳ膜の表層をエッチング等により除去して膜の内部を露出させて、スピネル構造のＺｎＩｎＧａＯ４を得ることができる。よって、酸化物半導体の結晶性を向上させることができ、トランジスタの電気特性を向上させることができる。
次に、図５を参照して酸化物半導体膜１０５を用いた半導体装置の作製方法について示す。図５では半導体装置の一要素であるトランジスタの作製工程について示している。図５（Ａ）乃至図５（Ｃ）に示すトランジスタは、トップゲート構造のトランジスタの例である。
まず、基板１００に下地絶縁膜１０２および酸化物半導体膜１０５を形成する（図５（Ａ）参照）。酸化物半導体膜１０５は図１で説明したものと同様である。酸化物半導体膜１０５は、トランジスタの形状に合わせて所定の形状にエッチングして島状に加工されていてもよい。
基板１００に大きな制限はない。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
また、基板１００として、第５世代（１０００ｍｍ×１２００ｍｍまたは１３００ｍｍ×１５００ｍｍ）、第６世代（１５００ｍｍ×１８００ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２５００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２８８０ｍｍ×３１３０ｍｍ）などの大型ガラス基板を用いる場合、半導体装置の作製工程における熱処理などで生じる基板１００の縮みによって、微細な加工が困難になる場合ある。そのため、前述したような大型ガラス基板を基板１００として用いる場合、熱処理による縮みの小さいものを用いることが好ましい。例えば、基板１００として、４００℃、好ましくは４５０℃、さらに好ましくは５００℃の温度で１時間熱処理を行った後の縮み量が１０ｐｐｍ以下、好ましくは５ｐｐｍ以下、さらに好ましくは３ｐｐｍ以下である大型ガラス基板を用いればよい。
また、基板１００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
下地絶縁膜１０２は、基板１００からの不純物の拡散を防止する役割を有するほか、熱処理により、酸素を放出し、酸化物半導体膜に酸素を供給する役割を担うことができるため、酸素を含む絶縁膜であることが好ましく、過剰な酸素を含む絶縁膜がより好ましい。また、上述のように基板１００が他のデバイスが形成された基板である場合、下地絶縁膜１０２は、層間絶縁膜としての機能も有する。その場合は、表面が平坦になるようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。
下地絶縁膜１０２は、酸化シリコン膜、酸化ガリウム膜、酸化亜鉛膜、酸化アルミニウム膜、ガリウム亜鉛酸化物膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜から選ばれた一層またはこれらの積層膜を用いることができる。
ここで、熱処理によって酸素を放出する膜は、表面温度が１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下の加熱処理で行われるＴＤＳ分析にて１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上または１×１０２０ａｔｏｍｓ／ｃｍ３以上の酸素（酸素原子数に換算）を放出することもある。
また、熱処理によって酸素を放出する膜は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以上であることをいう。なお、過酸化ラジカルを含む膜は、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）にて、ｇ値が２．０１近傍に非対称の信号を有することもある。
また、過剰な酸素を含む絶縁膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））は、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱分光法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した値である。
次に、酸化物半導体膜１０５上にソース電極１０６ａおよびドレイン電極１０６ｂを形成し、酸化物半導体膜１０５、ソース電極１０６ａおよびドレイン電極１０６ｂ上にゲート絶縁膜１０８を形成する（図５（Ｂ）参照）。
ソース電極１０６ａおよびドレイン電極１０６ｂは、スパッタリング法、ＣＶＤ法、蒸着法等により形成する。
ソース電極１０６ａおよびドレイン電極１０６ｂは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
ゲート絶縁膜１０８は、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。ゲート絶縁膜１０８は、酸化物半導体膜１０５と接する部分において酸素を含むことが好ましい。ゲート絶縁膜１０８は、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜１０８として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。同様に、酸化アルミニウムを用いる場合にはＡｌ２Ｏ３＋α（ただし、α＞０）とする。
また、ゲート絶縁膜１０８の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタン、酸化マグネシウム、酸化亜鉛−酸化マグネシウム固溶体などのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁膜１０８は、単層構造としてもよいし、積層構造としてもよい。
ゲート絶縁膜１０８の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲート絶縁膜１０８は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
次に、ゲート絶縁膜１０８上にゲート電極１１０を形成し、ゲート絶縁膜１０８およびゲート電極１１０上にパッシベーション膜１１２を形成する（図５（Ｃ）参照）。
ゲート電極１１０は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料、リン等の不純物元素をドーピングした多結晶シリコン、ニッケルシリサイドなどのシリサイド、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。ゲート電極１１０の材料として、５ｅＶ以上好ましくは５．５ｅＶ以上の仕事関数を有した材料を用いると、トランジスタのしきい値電圧をプラスにすることができ、所謂ノーマリーオフのトランジスタを得ることが可能となる。
パッシベーション膜１１２は、酸化物半導体膜１０５を構成する元素の一つと同族の１３族元素、若しくは１３族元素と同様の性質を示す３族元素を含む材料で形成すると好ましい。このようにすることで、耐熱性を保持しつつ、酸化物半導体膜１０５が異種族元素で汚染されることを防ぐことができる。パッシベーション膜１１２として、酸化アルミニウムは好適な材料の一種であり、水素や水分のバリア性が高いので好ましい。
パッシベーション膜１１２を形成する前後の段階において、熱処理を行ってもよい。熱処理は酸素若しくは乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下）の雰囲気下で行うことが好ましく、加熱温度は１００℃以上７００℃以下、好ましくは２００℃以上４００℃以下とすればよい。この処理により酸化物半導体膜１０５と接する絶縁膜（下地絶縁膜１０２、ゲート絶縁膜１０８、パッシベーション膜１１２）から、酸化物半導体膜１０５に酸素が供給されることが期待され、酸素欠損を低減することが可能となる。
このようにして作製されたトランジスタは、特にチャネル形成領域の酸化物半導体膜１０５の結晶性がよいため、高い電界効果移動度を得ることが可能となる。すなわち、金属酸化物膜に密接するように結晶領域が存在することになるので、界面準位密度が低減し、電界効果移動度の向上が期待できるばかりでなく、しきい値電圧の変動も抑制されることが期待できる。トップゲート型のトランジスタは、シリコン集積回路と同様にプレーナプロセス（同一平面上に素子と、素子の端子用電極を形成するプロセス）で作製できるため、トランジスタの微細化に有利である。そのため、表示パネルの画素マトリクスに組み込まれるトランジスタのみでなく、このトランジスタを使ってメモリや論理回路を構成することもできる。
次に、図６を参照して、非単結晶の酸化物半導体膜１０５を用いた半導体装置の作製方法について、図５とは異なる態様のものを示す。図６（Ａ）、図６（Ｂ）に示すトランジスタは、ボトムゲート型のトランジスタの例である。
ボトムゲート型のトランジスタは基板１００にゲート電極１１０、ゲート絶縁膜１０８、酸化物半導体膜１０５の順に設けられている（図６（Ａ）参照）。ゲート絶縁膜１０８と酸化物半導体膜１０５の間には下地絶縁膜１０２に相当するものが設けられている。この下地絶縁膜１０２の作用効果は図５を参照して説明したものと同様である。なお、下地絶縁膜１０２は、必ずしも設けなくともよい。
次に、酸化物半導体膜１０５上にソース電極１０６ａおよびドレイン電極１０６ｂを形成する（図６（Ｂ）参照）。また、図６（Ｂ）で示すように、酸化物半導体膜１０５がゲート電極１１０と重なる領域（チャネル形成領域）に略重畳するように、チャネル保護膜として機能する絶縁膜１２０が設けられていてもよい。絶縁膜１２０は酸化物半導体膜１０５と接する層であるため、下地絶縁膜１０２と同種の絶縁材料で設けられていることが好ましい。
ソース電極１０６ａおよびドレイン電極１０６ｂの上層から酸化物半導体膜１０５を被覆するように設けられるパッシベーション膜１１４は、酸化物半導体膜１０５を構成する元素の一つと同族の１３族元素、若しくは１３族元素と同様の性質を示す３族元素を含む材料で形成することで、耐熱性を保持しつつ、酸化物半導体膜１０５が異種族元素で汚染されることを防ぐことができる。パッシベーション膜１１４として、酸化アルミニウムは好適な材料の一種であり、水素や水分のバリア性が高いので好ましい。また、パッシベーション膜１１４を形成する前後の段階において、酸素若しくは乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下）の雰囲気下で熱処理を行ってもよい。
このようにして作製されたトランジスタは、特にチャネル形成領域の酸化物半導体膜１０５の結晶性がよいため、高い電界効果移動度を得ることが可能となる。すなわち、金属酸化物膜に密接するように結晶領域が存在することになるので、界面準位密度が低減し、電界効果移動度の向上が期待できるばかりでなく、しきい値電圧の変動も抑制されることが期待できる。
本実施例では、ＸＲＤを用いて、Ｏｕｔ−ｏｆ−ｐｌａｎｅ法による結晶性評価で現れた、２θが３６°近傍のピークの由来について詳細に検証した。
スピネル構造のＺｎＧａ２Ｏ４の結晶のＸＲＤパターンにおいて、２θが３６°近傍のピークとしては、（３１１）面（２θ＝３５．７°）と（２２２）面（２θ＝３７．３°）が挙げられる。
（３１１）面（２θ＝３５．７°）を高角シフトさせるためには、格子面間距離を短くする必要があり、格子面間距離を短くするためには高い圧力を加える必要があるため、（３１１）面が２θが３６°近傍のピークとなることは考えにくい。一方、（２２２）面（２θ＝３７．３°）において、ＺｎＧａ２Ｏ４の結晶にＩｎが置換したとすると、Ｉｎにより格子面間距離の広がり、低角シフトがおこり（２２２）面が２θが３６°近傍のピークとなる可能性が高い。
ここで、Ｉｎ６配位、Ｇａ６配位、Ｚｎ４配位の陽イオン半径（Ｒ．Ｄ．Ｓｈａｎｏｎ，Ａｃｔａ Ｃｒｙｓｔａｌｌｏｇｒ．，Ａ３２ ７５１−７６７（１９７６）参照）を比較すると、Ｉｎ３＋は９４ｐｍ、Ｇａ３＋は７６ｐｍ、Ｚｎ２＋は７４ｐｍである。３価の陽イオンではＩｎ３＋＞Ｇａ３＋であるので、ＺｎＧａ２Ｏ４構造のＧａサイトがＩｎに置換されると格子間距離が広がる可能性がある。
そこで、スピネル構造のＺｎＧａ２Ｏ４のＧａサイトをＩｎ置換したＺｎＩｎｘＧａ（２−ｘ）Ｏ４について第一原理計算により構造を求め、ＸＲＤパターンのシミュレーションを行った。条件は以下の通りである。
＜第一原理計算の説明＞
計算には密度汎関数理論（Ｄｅｎｓｉｔｙ ｆｕｎｃｔｉｏｎａｌ ｔｈｅｏｒｙ；ＤＦＴ）に基づく第一原理電子状態計算プログラム「ＣＡＳＴＥＰ」を用いた。交換相関汎関数は格子定数の再現性に優れたＧＧＡ−ＰＢＥｓｏｌを用いた。Ｏｎ−ｔｈｅ−ｆｌｙ擬ポテンシャルを用い、平面波のカットオフエネルギーは８００ｅＶを用いた。単位格子に５６原子が含まれるＺｎＧａ２Ｏ４結晶をベースに、組成毎に構造最適化を行った。ｋ点のグリッド数は、２×２×２、とした。格子定数は、ａ＝ｂ＝ｃ、α＝β＝Γ＝９０°の束縛を課した。
構造の収束条件は、１原子に掛かる力の最大値０．１ｅＶ／ｎｍ、系のエネルギーの変化量５．０×１０−５ｅＶ／ｎｍ、単位格子に掛かる圧力０．０２ＧＰａ、原子の最大変位５．０×１０−３ｎｍ以下となるようにした。
計算で得られた格子定数の精度を実測のデータが存在するＺｎＧａ２Ｏ４と比較する。ＺｎＧａ２Ｏ４の実測の軸長は０．８３３４２（３）ｎｍ（Ｍ．Ｗｅｎｄｓｃｈｕｈ−Ｊｏｓｔｉｅｓ ｅｔ． ａｌ．， Ｎｅｕｅｓ Ｊａｈｒｂｕｃｈ ｆｕｅｒ Ｍｉｎｅｒａｌｏｇｉｅ． Ｍｏｎａｔｓｈｅｆｔｅ（Ｂａｎｄ＝Ｊａｈｒ）（１９５０−）（１９９５） １９９５，（６） ｐ２７３−ｐ２８０）に対し、ＣＡＳＴＥＰでは０．８３５１ｎｍが得られた。ＸＲＤパターンシミュレーションに用いる格子定数として十分な精度を有している。
Ｉｎ置換したＺｎＩｎｘＧａ（２−ｘ）Ｏ４について、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２（原子数比）とＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）の組成の構造で検討した。ＺｎＧａ２Ｏ４のＧａサイトをＩｎに一部置換した構造において、系のエネルギーが安定となる配置を検討し、系のエネルギーが安定な構造を用いた。
＜ＸＲＤパターン計算の説明＞
計算には、ＲＩＥＴＡＮ−ＦＰ（ｒｅｆ． Ｆ． Ｉｚｕｍｉ ａｎｄ Ｋ． Ｍｏｍｍａ， ”Ｔｈｒｅｅ−ｄｉｍｅｎｓｉｏｎａｌ ｖｉｓｕａｌｉｚａｔｉｏｎ ｉｎ ｐｏｗｄｅｒ ｄｉｆｆｒａｃｔｉｏｎ，” Ｓｏｌｉｄ Ｓｔａｔｅ Ｐｈｅｎｏｍ．， １３０， １５−２０（２００７））を使用した。ＸＲＤパターンのシミュレーションに用いたＸ線源はＣｕ−Ｋα線である。
表１にシミュレーション結果を示す。
表１より、ＺｎＩｎｘＧａ（２−ｘ）Ｏ４のＩｎ比が増加するにつれ、格子定数が増大する傾向が確認された。また、各組成における格子定数および（２２２）面のＸＲＤ回折ピーク角度（２θ）は、ｘ＝０．５（Ｉｎ０．５Ｇａ１．５ＺｎＯ４（スピネル構造））において０．８４９ｎｍ、および３６．６２°、ｘ＝１（ＩｎＧａＺｎＯ４（スピネル構造））において０．８６４ｎｍ、および３５．９８°となった。
極微電子線回折から見積もったスピネル構造の格子定数は約０．８４９ｎｍ乃至０．８６４ｎｍ、ＸＲＤパターンのピーク２θが３６°近傍であるため、ｘ＝０．５乃至１の組成のシミュレーション結果とほぼ一致することが分かった。
以上の結果より、ＸＲＤパターンで現れた２θが３６°近傍であるピークはスピネル構造のＺｎＩｎｘＧａ（２−ｘ）Ｏ４（ｘ＝０．５乃至１）に由来する可能性が示唆された。
本実施例では、レーザ光を照射したｎｃ−ＯＳ膜の膜表層および膜中の断面における原子配列を高角散乱環状暗視野走査透過電子顕微鏡法（ＨＡＡＤＦ−ＳＴＥＭ：Ｈｉｇｈ−Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を用いて観察し、評価した。ＨＡＡＤＦ−ＳＴＥＭには、日立走査透過電子顕微鏡ＨＤ−２７００を用いた。
図７に、膜表層の断面における原子配列を示す。なお、図７（Ａ）はＨＡＡＤＦ−ＳＴＥＭ像であり、図７（Ｂ）は図７（Ａ）の囲った部分の拡大図であり、図７（Ｃ）はＩｎＧａＺｎＯ４の結晶構造のモデルである。
また、図８に、膜中の断面における原子配列を示す。なお、図８（Ａ）はＨＡＡＤＦ−ＳＴＥＭ像であり、図８（Ｂ）は図８（Ａ）の囲った部分の拡大図であり、図８（Ｃ）はＺｎＧａ２Ｏ４の結晶構造のモデルである。
図７より、膜表層の断面は、ＩｎＧａＺｎＯ４の結晶構造と同じであることが確認できた。また、図８より、膜中の断面は、ＺｎＧａ２Ｏ４の結晶構造と同じであることが確認できた。
本実施例では、Ｉｎ−Ｇａ−Ｚｎ酸化物であるＣＡＡＣ−ＯＳ膜とｎｃ−ＯＳ膜の組成分析を行った。本実施例で作製した試料について説明する。
まず、基板を準備した。基板としては、石英基板を用いた。その後、基板上に酸化物半導体膜（ＣＡＡＣ−ＯＳ膜またはｎｃ−ＯＳ膜）を形成した。酸化物半導体膜としては、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）の金属酸化物ターゲットとし、スパッタリングガスとして、３０ｓｃｃｍのアルゴンと、１５ｓｃｃｍの酸素をスパッタリング装置の処理室内に供給し、処理室内の圧力を０．４Ｐａに制御して、０．５ｋＷの直流電力を供給して成膜した。また、当該Ｉｎ−Ｇａ−Ｚｎ酸化物膜を成膜する際の基板温度を室温（２５℃）としてｎｃ−ＯＳ膜を形成した。また、当該Ｉｎ−Ｇａ−Ｚｎ酸化物膜を成膜する際の基板温度を３００℃としてＣＡＡＣ−ＯＳ膜を形成した。また、酸化物半導体膜の厚さは、３５ｎｍとなるように形成した。
さらに作製したＣＡＡＣ−ＯＳ膜およびｎｃ−ＯＳ膜にレーザ処理を行った。レーザ処理には、ＸｅＣｌエキシマレーザ（Ｌａｍｂｄａ ＳＴＥＥＬ２０００）を用い、レーザの波長はλ＝３０８ｎｍ、パルス幅は２５ｎｓｅｃ（半値全幅）とした。線状に成型したレーザビームを、室温（２５℃）、Ｎ２吹きつけの環境下で線状ビームの長軸と垂直方向に基板スキャンしながら照射した。線状ビームのビーム幅は約３２０μｍ、３０Ｈｚ発振で１ｍｍ／ｓｅｃでスキャンしたため、同一箇所に照射されるレーザショット数は約１０ｓｈｏｔとなった。
ＣＡＡＣ−ＯＳ膜のレーザ処理には、レーザエネルギー密度が３６９ｍＪ／ｃｍ２でレーザを照射した。また、ｎｃ−ＯＳ膜のレーザ処理には、レーザエネルギー密度が３６９ｍＪ／ｃｍ２または２９０ｍＪ／ｃｍ２でレーザを照射した。
以上の工程により、本実施例の試料を作製した。
次に、上記作製した試料の組成分析を行った。組成分析には、Ｘ線光電子分光分析法（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定を行い、ＣＡＡＣ−ＯＳ膜またはｎｃ−ＯＳ膜の深さ方向に対するＩｎ原子、Ｇａ原子、Ｚｎ原子、Ｏ原子、およびＳｉ原子の定量値を求めた。
ＸＰＳ分析結果を図９乃至図１２に示す。図９乃至図１２において、横軸はスパッタ時間（ｍｉｎ）を、縦軸は定量値（ａｔｏｍｉｃ％）を、それぞれ表す。なお、図９および図１０の丸印は、レーザエネルギー密度が３６９ｍＪ／ｃｍ２でレーザを照射した試料を表し、バツ印は、レーザ処理をしていない試料を表し、丸印およびバツ印は重なっている。また、図１１および図１２の丸印は、レーザエネルギー密度が３６９ｍＪ／ｃｍ２でレーザを照射した試料を表し、三角印は、レーザエネルギー密度が２９０ｍＪ／ｃｍ２でレーザを照射した試料を表し、バツ印は、レーザ処理をしていない試料を表し、丸印、三角印およびバツ印は重なっている。
上記の結果により、レーザ処理の有無では組成の変化は見られないことが分かった。
１００ 基板
１０２ 下地絶縁膜
１０４ 酸化物半導体膜
１０５ 酸化物半導体膜
１０６ａ ソース電極
１０６ｂ ドレイン電極
１０８ ゲート絶縁膜
１１０ ゲート電極
１１２ パッシベーション膜
１１４ パッシベーション膜
１２０ 絶縁膜

Claims (5)

  1. ｃ軸配向した結晶領域を含み、インジウム、ガリウムおよび亜鉛を有する酸化物半導体膜を形成し、
    前記酸化物半導体膜にエネルギービームを照射して、前記酸化物半導体膜を加熱することを特徴とする酸化物半導体膜の作製方法。
  2. 微結晶を含み、インジウム、ガリウムおよび亜鉛を有する酸化物半導体膜を形成し、
    前記酸化物半導体膜にエネルギービームを照射して、前記酸化物半導体膜を加熱することを特徴とする酸化物半導体膜の作製方法。
  3. 請求項２において、
    前記エネルギービームを照射して、表層はホモロガスであり、かつ、膜中はスピネルを有する酸化物半導体膜を形成し、
    前記酸化物半導体膜の表層を除去してスピネルを露出することを特徴とする酸化物半導体膜の作製方法。
  4. 表層はホモロガスであり、かつ、膜中はスピネルであることを特徴とする酸化物半導体膜。
  5. 請求項４において、
    微結晶を含み、インジウム、ガリウムおよび亜鉛を有することを特徴とする酸化物半導体膜。
JP2014053040A 2013-03-19 2014-03-17 酸化物半導体膜の作製方法 Expired - Fee Related JP6262038B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014053040A JP6262038B2 (ja) 2013-03-19 2014-03-17 酸化物半導体膜の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013056982 2013-03-19
JP2013056982 2013-03-19
JP2014053040A JP6262038B2 (ja) 2013-03-19 2014-03-17 酸化物半導体膜の作製方法

Publications (2)

Publication Number Publication Date
JP2014207442A true JP2014207442A (ja) 2014-10-30
JP6262038B2 JP6262038B2 (ja) 2018-01-17

Family

ID=51568481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014053040A Expired - Fee Related JP6262038B2 (ja) 2013-03-19 2014-03-17 酸化物半導体膜の作製方法

Country Status (2)

Country Link
US (1) US9577107B2 (ja)
JP (1) JP6262038B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019057622A (ja) * 2017-09-21 2019-04-11 株式会社東芝 半導体装置
JP2022002309A (ja) * 2015-03-03 2022-01-06 株式会社半導体エネルギー研究所 半導体装置の作製方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102166898B1 (ko) * 2014-01-10 2020-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
TWI686874B (zh) 2014-12-26 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置、顯示模組、電子裝置、氧化物及氧化物的製造方法
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
JP6351868B2 (ja) * 2015-10-29 2018-07-04 三菱電機株式会社 薄膜トランジスタ基板
KR20230085291A (ko) * 2021-12-06 2023-06-14 한양대학교 산학협력단 스피넬 단일 결정상의 izto 산화물 반도체를 구비하는 박막트랜지스터

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073312A (ja) * 2005-09-06 2007-03-22 Canon Inc スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
JP2007123698A (ja) * 2005-10-31 2007-05-17 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
JP2009167087A (ja) * 2007-12-17 2009-07-30 Fujifilm Corp 無機結晶性配向膜及びその製造方法、半導体デバイス
WO2010070832A1 (ja) * 2008-12-15 2010-06-24 出光興産株式会社 複合酸化物焼結体及びそれからなるスパッタリングターゲット
JP2011003856A (ja) * 2009-06-22 2011-01-06 Fujifilm Corp 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2011100979A (ja) * 2009-10-08 2011-05-19 Semiconductor Energy Lab Co Ltd 酸化物半導体膜、および半導体装置
JP2011192971A (ja) * 2010-02-16 2011-09-29 Ricoh Co Ltd 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP2011205089A (ja) * 2010-03-05 2011-10-13 Semiconductor Energy Lab Co Ltd 酸化物半導体膜の作製方法、およびトランジスタの作製方法
JP2012134475A (ja) * 2010-12-03 2012-07-12 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置
JP2012158512A (ja) * 2011-01-14 2012-08-23 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット

Family Cites Families (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7843010B2 (en) 2004-09-30 2010-11-30 Sharp Kabushiki Kaisha Crystalline semiconductor film and method for manufacturing the same
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8047442B2 (en) 2007-12-03 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010123758A (ja) 2008-11-19 2010-06-03 Nec Corp 薄膜デバイス及びその製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
CN104934483B (zh) 2009-09-24 2018-08-10 株式会社半导体能源研究所 半导体元件及其制造方法
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
US8946066B2 (en) 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US9496138B2 (en) * 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073312A (ja) * 2005-09-06 2007-03-22 Canon Inc スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
JP2007123698A (ja) * 2005-10-31 2007-05-17 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
JP2009167087A (ja) * 2007-12-17 2009-07-30 Fujifilm Corp 無機結晶性配向膜及びその製造方法、半導体デバイス
WO2010070832A1 (ja) * 2008-12-15 2010-06-24 出光興産株式会社 複合酸化物焼結体及びそれからなるスパッタリングターゲット
JP2011003856A (ja) * 2009-06-22 2011-01-06 Fujifilm Corp 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2011100979A (ja) * 2009-10-08 2011-05-19 Semiconductor Energy Lab Co Ltd 酸化物半導体膜、および半導体装置
JP2011192971A (ja) * 2010-02-16 2011-09-29 Ricoh Co Ltd 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP2011205089A (ja) * 2010-03-05 2011-10-13 Semiconductor Energy Lab Co Ltd 酸化物半導体膜の作製方法、およびトランジスタの作製方法
JP2012134475A (ja) * 2010-12-03 2012-07-12 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置
JP2012158512A (ja) * 2011-01-14 2012-08-23 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022002309A (ja) * 2015-03-03 2022-01-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP7258972B2 (ja) 2015-03-03 2023-04-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2019057622A (ja) * 2017-09-21 2019-04-11 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US9577107B2 (en) 2017-02-21
JP6262038B2 (ja) 2018-01-17
US20140284597A1 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
JP6262038B2 (ja) 酸化物半導体膜の作製方法
JP6059895B2 (ja) 酸化物半導体膜の作製方法及び半導体装置の作製方法
JP7089001B2 (ja) 半導体装置
US11652110B2 (en) Metal oxide film and method for forming metal oxide film
JP6792017B2 (ja) 半導体装置の作製方法
JP5138163B2 (ja) 電界効果型トランジスタ
JP5337849B2 (ja) 非晶質酸化物、及び電界効果型トランジスタ
JP2022111377A (ja) 半導体装置
KR101917588B1 (ko) 반도체 장치
JP2011100979A (ja) 酸化物半導体膜、および半導体装置
KR20130099074A (ko) 스퍼터링 타겟 및 반도체 장치의 제작 방법
JP2013183001A (ja) 半導体装置
US20160276489A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171213

R150 Certificate of patent or registration of utility model

Ref document number: 6262038

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees