JP2014192521A - 電子デバイス用の接合構造及び電子デバイス - Google Patents

電子デバイス用の接合構造及び電子デバイス Download PDF

Info

Publication number
JP2014192521A
JP2014192521A JP2013069879A JP2013069879A JP2014192521A JP 2014192521 A JP2014192521 A JP 2014192521A JP 2013069879 A JP2013069879 A JP 2013069879A JP 2013069879 A JP2013069879 A JP 2013069879A JP 2014192521 A JP2014192521 A JP 2014192521A
Authority
JP
Japan
Prior art keywords
layer
metal layer
nickel
substrate
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013069879A
Other languages
English (en)
Other versions
JP5708692B2 (ja
Inventor
Kenichi Yoshida
健一 吉田
Yuhei Horikawa
雄平 堀川
Toshiyuki Abe
寿之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2013069879A priority Critical patent/JP5708692B2/ja
Priority to US14/219,766 priority patent/US10205250B2/en
Priority to CN201410123211.4A priority patent/CN104070294B/zh
Publication of JP2014192521A publication Critical patent/JP2014192521A/ja
Application granted granted Critical
Publication of JP5708692B2 publication Critical patent/JP5708692B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/02Soldered or welded connections
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3463Solder compositions in relation to features of the printed circuit board or the mounting process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452Chemical vapour deposition [CVD], e.g. laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346Plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671Chromium [Cr] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/11452Chemical vapour deposition [CVD], e.g. laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11464Electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13023Disposition the whole bump connector protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13083Three-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13171Chromium [Cr] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165Material
    • H01L2224/16501Material at the bonding interface
    • H01L2224/16502Material at the bonding interface comprising an eutectic alloy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/8121Applying energy for connecting using a reflow oven
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81805Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/8182Diffusion bonding
    • H01L2224/81825Solid-liquid interdiffusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump

Abstract

【課題】優れた接合強度を有する電子デバイス用の接合構造を提供する。
【解決手段】本発明に係る電子デバイス用の接合構造10の一態様は、ニッケルを含む第1金属層11と、第1金属層11の上に形成され、金、スズ及びニッケルを含む第2金属層12と、を備え、第2金属層12がAuSn共晶相を含む。
【選択図】図2

Description

本発明は電子デバイス用の接合構造及び当該接合構造を備える電子デバイスに関する。
電子デバイスを構成する部材同士をAuSn系ろう材を介して接合する方法が知られている(例えば、特許文献1参照)。「ろう」とは、接合される部材(基板又は導体層等)よりも融点の低い合金を意味する。AuSn系ろう材を用いた接合では、接合される一対の部材の各表面に予めAuめっき層を形成する。そして、一対のAuめっき層の間に挟んだAuSn系ろう材を加熱して溶融させることで、部材間に接合構造が形成され、部材同士が電気的に接続される。この接合方法において、Auめっき層は、部材表面に対するAuSn系ろう材の濡れ性を向上させる。
特開2005−262317号公報
従来のAuSn系ろう材を用いた接合方法では、AuSn系ろう材から形成されたAuSn層とこれに隣接するAu層(Auめっき層に由来する層)との界面(接合界面)に、ボイド(気泡)又はクラック(ひび)が発生し易い。接合界面にボイド又はクラックが形成された接合構造に剪断力が加わると、接合構造は接合界面において破損し易い。つまり、従来のAuSn系ろう材を用いて形成した接合構造では、部材間の十分な接合強度を達成することが困難である。したがって、従来の接合構造を備える電子デバイスに落下等の衝撃が加わると、接合構造が容易に破損して、部材間の電気的接続が破断してしまう。
本願発明は、上記事情に鑑みなされたものであり、優れた接合強度を有する電子デバイス用の接合構造、及び当該接合構造を備える電子デバイスを提供することを目的とする。
本発明に係る電子デバイス用の接合構造の一態様は、ニッケルを含む第1金属層と、第1金属層の上に形成され、金(Au)、スズ(Sn)及びニッケル(Ni)を含む第2金属層と、を備え、第2金属層がAuSn共晶相を含む。
上記態様では、第2金属層において第1金属層側に位置する部分に、AuSnNi合金相が存在してもよい。
上記態様では、第2金属層において第1金属層とは反対側に位置する部分に、AuSn共晶相が存在してもよい。
上記態様では、ニッケルがAuSn共晶相内に偏在していてもよい。
上記態様では、AuSn共晶相内に偏在したニッケルの周囲にSnが偏在してもよい。
上記態様では、第2金属層において第1金属層側に位置する部分が、AuSnNi合金相を含むAuSnNi合金層であり、AuSnNi合金層内のニッケルの濃度が、第1金属層からの距離の増加に伴って減少してもよい。
上記態様では、第1金属層内のニッケルの濃度が、第2金属層からの距離の減少に伴って減少してもよい。
本発明に係る電子デバイスの一態様は、上記接合構造を備える。
本願発明によれば、優れた接合強度を有する電子デバイス用の接合構造、及び当該接合構造を備える電子デバイスが提供される。
本発明に係る電子デバイスの実施形態の断面の模式図である。 本発明に係る接合構造の実施形態の断面の模式図である。 図3(a)及び図3(b)は、本発明に係る接合構造の製造方法の実施形態を示す模式図である。 走査型電子顕微鏡(SEM)で撮影した、実施例1の接合構造の断面の写真であり、エネルギー分散型X線分光(EDS)で分析された箇所を示す図である。 SEMで撮影した実施例2の接合構造の断面の写真であり、EDSで分析された箇所を示す図である。 SEMで撮影した実施例4の接合構造の断面の写真であり、EDSで分析された箇所を示す図である。 図7(a)は、SEMで撮影した、実施例5の接合構造の断面の写真であり、図7(b)は、図7(a)の拡大図であって、EDSで分析された箇所を示す図である。 SEMで撮影した比較例1の接合構造の断面の写真であり、EDSで分析された箇所を示す図である。
以下、場合により図面を参照して、本発明に係る好適な実施形態について説明する。ただし、本発明は以下の実施形態に限定されるものではない。なお、各図面において、同一又は同等の要素には同一の符号を付与し、重複する説明を省略する。図1〜3は模式図に過ぎず、接合構造及び電子デバイスの形状及び縦横比は図1〜3に示すものに限定されない。
(接合構造及び電子デバイス)
図1は、本実施形態の電子デバイス100(モジュール)の断面図である。ここで断面とは、第1基板40及び第2基板60の表面に垂直な方向(基板が互いに対向する方向)における断面である。本実施形態の電子デバイス100は、第1基板40、第2基板60、チップ90、及び接合構造10を備えてよい。接合構造10は、第1基板40と第2基板60との間に位置し、第1基板40と第2基板60とを接合して、これらを電気的に接続する。また接合構造10は、第2基板60とチップ90の間に位置し、第2基板60とチップ90とを接合して、これらを電気的に接続する。なお、電子デバイス100は、接合構造10によって接合された一対の電子部品を備えてもよい。
第1基板40及び第2基板60は、Si又はセラミック等の無機物から構成される基板であってよい。また、第1基板40及び第2基板60は、樹脂等の有機化合物から構成される基板(例えばマザーボード)であってもよい。ただし、第1基板40及び第2基板60は、接合構造10の形成に要する加熱温度よりも高い融点を有する無機物からなることが好ましい。融点が高い無機物からなる第1基板40及び第2基板60は、接合構造10の形成に必要な加熱によって溶融し難く、損傷し難いからである。チップ90は、半導体素子等の電子部品であればよい。
図2は、本実施形態の接合構造10の断面図である。ここで断面とは、第1基板40及び第2基板60の表面に垂直な方向(基板が互いに対向する方向)における断面である。第1基板40上には導体層15が形成されている。接合構造10は、導体層15上に積層された第1金属層11と、第1金属層11上に積層された第2金属層12とを備える。第1金属層11はニッケルを含む。第2金属層12は金、スズ及びニッケルを含む。第2金属層12はさらにAuSn共晶相を含む。ここで、共晶とは、2種以上の溶融した金属の冷却によって同時に晶出する2種以上の合金の混合物をいう。AuSn共晶相の一部には、金及びスズ以外にニッケルが含有されていてもよい。導体層15は接合構造10にとって必須ではないが、金、銀、銅、アルミニウム等の電気伝導性に優れた物質からなる導体層15を設けることにより、第1基板40と第2基板60との間の電気伝導性が高まる。また、導体層15と各基板との間に、チタン等からなるシード(seed)層16を設けてもよい。シード層16により、導体層15と各基板との密着性が向上する。
第1金属層11及び第2金属層12の組成は、ニッケルを含有する点において連続的であり、かつ第2金属層12がAuSn共晶相を含む。このため、接合構造10では、第1基板40又は第2基板60の表面に略平行な方向における剪断力が接合構造10に作用した場合に、第2金属層12の第2基板60側の界面における破損、及び第1金属層11と第2金属層12との界面における破損が抑制される。この点において、本実施形態の接合構造10は、従来の接合構造に比べて接合強度に優れる。換言すれば、本実施形態の接合構造10は、剪断力に対する耐久性に優れる。したがって、電子デバイス100に衝撃(例えば落下による衝撃)が加わったとしても、接合構造10が破損し難く、接合構造10における電気的接続が破断し難い。また接合構造10は、従来の接合構造に比べて耐熱性にも優れる。
AuSn共晶相における金の濃度は、特に限定されないが、AuSn共晶相全体に対して、60〜80原子%又は66〜77原子%程度である。AuSn共晶相におけるスズの濃度は、特に限定されないが、AuSn共晶相に対して、20〜40原子%又は23〜32原子%程度である。AuSn共晶相におけるニッケルの濃度は、特に限定されないが、AuSn共晶相全体に対して、0〜10原子%又は0〜6原子%程度である。なお、本実施形態において元素の濃度は元素の含有率と同義である。
第2金属層12のうち第1金属層側に位置する部分に、AuSnNi合金相が偏析してもよい。AuSnNi合金相とは、Au、Sn及びNiを含む合金から構成される相である。このAuSnNi合金相が第1金属層11の表面に接していてもよい。第2金属層12のうち第1金属層側に位置する部分が、AuSnNi合金相を含むAuSnNi合金層13であってもよい。AuSnNi合金層13が、AuSnNi合金相のみから構成されていてもよい。第2金属層12内のAuSnNi合金相が第1金属層側に偏在することにより、接合構造10の接合強度がより向上する傾向がある。なお、AuSnNi合金相は、金、スズ及びニッケルの金属間化合物であってもよい。
AuSnNi合金相における金の濃度は、特に限定されないが、AuSnNi合金相全体に対して、25〜55原子%又は30〜49原子%程度である。AuSnNi合金相におけるスズの濃度は、特に限定されないが、AuSnNi合金相全体に対して、25〜45原子%又は31〜39原子%程度である。AuSnNi合金相におけるニッケルの濃度は、特に限定されないが、AuSnNi合金相全体に対して、10〜40原子%又は15〜35原子%程度である。
第2金属層12のうち第1金属層11とは反対側に位置する部分に、AuSn共晶相が偏析してもよい。つまり、第2金属層12において第2基板60側に位置する部分に、AuSn共晶相が存在してもよい。第2金属層12のうち第1金属層とは反対側に位置する部分が、AuSn共晶相を含むAuSn共晶層14であってもよい。AuSn共晶層14がAuSn共晶相のみから構成されていてもよい。AuSn共晶相は、第1金属層11から離隔していてもよい。AuSn共晶相の一部が、第1金属層11の表面に接してもよい。上記のようなAuSn共晶相の偏在により、接合構造の接合強度がより向上する傾向がある。
第2金属層12は、Auリッチ相又はSnリッチ相を含んでもよい。Auリッチ相とは、AuSn共晶相の一部であり、金が偏析している部分である。Auリッチ相における金の濃度(単位:原子%)は、AuSn共晶相全体における金の濃度(平均的濃度)よりも高い傾向がある。Auリッチ相における金の濃度は、Snリッチ相における金の濃度に比べて高い傾向がある。Snリッチ相とは、AuSn共晶相の一部であり、スズが偏析している部分である。Suリッチ相におけるスズの濃度(単位:原子%)は、AuSn共晶相全体におけるスズの濃度(平均的濃度)よりも高い傾向がある。Snリッチ相におけるスズの濃度は、Auリッチ相におけるスズの濃度に比べて高い傾向がある。Auリッチ相における金の濃度は、特に限定されないが、75〜95原子%又は80〜90原子%である。Auリッチ相におけるスズの濃度は、特に限定されないが、5〜25原子%又は10〜20原子%程度である。Snリッチ相における金の濃度は、特に限定されないが、50〜70原子%又は51〜65原子%程度である。Snリッチ相におけるスズの濃度は、特に限定されないが、30〜50原子%又は35〜49原子%程度である。
ニッケルがAuSn共晶相内に偏在していてもよい。つまり、AuSn共晶相内には、ニッケルが偏析した相(Ni偏析相)が存在していてもよい。Ni偏析相とは、AuSn共晶相の一部である合金相であって、ニッケルの濃度がAuSn共晶相全体におけるニッケルの濃度(平均的濃度)よりも高い相である。NiがAuSn共晶相内に偏在することにより、接合構造10の接合強度がより向上し、接合構造10の耐熱性も向上する傾向がある。
AuSn共晶相内に偏在するニッケルの周囲にSnが偏析してもよい。つまり、Ni偏析相がSnリッチ相によって囲まれていても(包接されていても)よい。Ni偏析相がSnリッチ相のみによって囲まれていることにより、接合構造10の接合強度がより向上し、接合構造10の耐熱性も向上する傾向がある。なお、Ni偏析相がSnリッチ相及びAuリッチ相の両相によって囲まれていてもよい。
第2金属層12のうち第1金属層側に位置する部分が、上記のAuSnNi合金層13であり、AuSnNi合金層13内のニッケルの濃度が、第1金属層11からの距離の増加に伴って減少してもよい。または、AuSnNi合金相内のニッケルの濃度が、第1金属層11に最も近い位置から、第1金属層11から最も遠い位置に向かって減少してもよい。すなわち、AuSnNi合金層13又はAuSnNi合金相におけるニッケルの濃度分布が勾配を有し、第1金属層11から第2金属層12に向かう方向において略連続的に減少してもよい。第2金属層12及び第1金属層11におけるニッケルの濃度分布が略連続的であることにより、接合構造10の接合強度がより向上する傾向がある。
第1金属層内のニッケルの濃度が、第2金属層12からの距離の減少に伴って減少してもよい。すなわち、第1金属層11におけるニッケルの濃度分布が勾配を有し、第1金属層11の内部から第2金属層12に向かう方向において略連続的に減少してもよい。第2金属層12及び第1金属層11におけるニッケルの濃度分布が略連続的であることにより、接合構造10の接合強度がより向上する傾向がある。
接合構造10は、第1金属層11と、第1金属層11上に積層された上記AuSnNi合金層13と、AuSnNi合金層13上に積層された上記AuSn共晶層14と、を備えてもよい。つまり、第2金属層12がAuSnNi合金層13とAuSn共晶層14とを有し、接合構造10が上記3つの層から構成されていてもよい。接合構造10がこのような三層構造を有する場合、各層が互いに密着し易く、AuSn共晶層14とこれに隣接する層との界面(接合界面)における破損が生じ難い。そのため、接合構造10の接合強度が向上し易い傾向がある。なお、第2金属層12において第2基板側に位置する部分が、金のみからなるAu層であり、Au層とAuSnNi合金層13との間にAuSn共晶層14が位置してもよい。
第1金属層11内のニッケル濃度は、特に限定されないが、第1金属層全体に対して70〜100原子%程度である。第1金属層11はリン、硫黄、炭素等を含有してもよい。これらの含有によって第1金属層11の硬さが向上し、接合構造10の接合強度が向上する傾向がある。
第1金属層11の厚さは、特に限定されないが、1.0〜20μm程度である。
第2金属層12の厚さは、特に限定されないが、1.0〜10μm程度であればよい。
なお、接合構造10内の任意の位置における各元素の濃度は、以下の方法により測定される。まず、接合構造10を、第1金属層11及び第2金属層12の積層方向に沿って切断する。露出した接合構造10の断面を、上記EDS又はオージェ電子分光(AES)等の方法で分析することにより、各元素の濃度が特定される。
接合構造10が備える各層の厚さは、以下の方法により測定される。まず、接合構造10を積層方向に沿って切断する。露出した接合構造10の断面を、例えば上記SEM又は透過型電子顕微鏡(TEM)を用いて10万倍程度に拡大して観察する。そして、断面から任意に選んだ複数の箇所(例えば3箇所)において測定した各層の厚さを平均することにより、各層の厚さが算出される。
(接合構造の製造方法)
本実施形態の接合構造10の製造方法の一例を、以下に説明する。接合構造10の製造方法は、第1基板40の表面に第1前駆体構造を形成する工程と、第2基板60の表面に第2前駆体構造を形成する工程と、第1前駆体構造と第2前駆体構造とを接合する工程と、を備える。
[第1前駆体構造の形成工程]
図3(b)は、第1基板40上に形成された第1前駆体構造21を模式的に示す断面図である。第1前駆体構造21は、第1基板40上に形成されたシード層16と、シード層16上に形成された導体層15と、導体層15上に形成され、ニッケルを主成分として含むニッケル層23と、ニッケル層23上に形成され、スズを主成分として含むスズ層24とから構成される。第1前駆体構造21は以下の方法により形成される。
第1基板40の上にシード層16及び導体層15を形成する。シード層16及び導体層15は、スパッタリング、化学気相蒸着又はめっき等によって形成すればよい。シード層16の材料としては、一般的に用いられているチタン又はクロム等を用いることができる。なお、シード層16は第1基板40と導体層15との密着性を高めるが、シード層16を介在させずに第1基板40の表面に直接導体層15を形成してもよい。導体層15を構成する金属としては、例えば銅、金、銀又はアルミニウム等の電気伝導性に優れた金属を用いればよい。レジストフィルムを用いた導体層のパターニングを行ってもよい。レジストフィルム及びシード層を第1基板40の表面(導体層15が形成された部分を除く。)から剥離する前の時点では、後述する各層を電解めっき又は無電解めっきのどちらで形成してもよい。レジストフィルム及びシード層を第1基板の表面から剥離した後では、各層の位置及び形状を調整し易い点において、無電解めっきを用いることが好ましい。
導体層15に対して、必要に応じて前処理を行った後、導体層15上に、ニッケル層23を形成する。導体層15が金、銀若しくは銅又はこれらを主に含む合金からなる場合、前処理として、脱脂、酸洗及び活性化処理等を行えばよい。また、導体層15がアルミニウム又はアルミニウム合金からなる場合、前処理としては、脱脂、酸洗及びジンケート処理等を行えばよい。
ニッケル層23の形成方法としては、無電解ニッケルめっき又は電解ニッケルめっきが挙げられる。無電解ニッケルめっきでは、例えば、ニッケル塩、錯化剤及び還元剤を含むめっき液からニッケル層23を形成する。無電解ニッケルめっきの作業性(浴の安定性、ニッケルの析出速度)を向上する観点からは、還元剤として次亜リン酸を含むめっき液を用いることが好ましい。無電解ニッケルめっき液の温度は50〜95℃、好ましくは60〜90℃であればよい。無電解ニッケルめっき液はリンを含んでもよい。無電解ニッケルめっき液のpHは4.0〜6.0程度であればよい。pHは、例えば希硫酸やアンモニアを用いて調整すればよい。
電解ニッケルめっきでは、例えば、硫酸ニッケル、塩化ニッケル及びホウ酸を含むめっき液を用いればよい。また、電解ニッケルめっき液はリンを含んでもよい。この場合、めっき液のpHは4.5〜5.5であり、めっき液の温度は40〜60℃であり、めっき時の電流密度は1〜7A/dmであればよい。
ニッケル層23上にスズ層24を形成する。スズ層24は、例えば、還元型無電解スズめっき又は電解スズめっきにより形成することができる。
還元型無電解スズめっきでは、例えば、スズ化合物、有機錯化剤、有機イオウ化合物、酸化防止剤、及び還元剤(チタン化合物)を含むめっき液を用いればよい。めっき液の温度は40〜90℃程度又は50〜80℃程度であればよい。
電解スズめっきでは、フェロスタン法、ハロゲン法又はアルカリ法等を採用すればよい。フェロスタン法及びハロゲン法では、酸性浴を用いる。フェロスタン法では、フェノールスルホン酸スズを使用する。ハロゲン法では、塩化第一スズを使用する。アルカリ法では、スズ酸ソーダを主成分とするめっき液を用いる。
以上の工程によって、シード層16、導体層15、ニッケル層23及びスズ層24が順次積層された第1前駆体構造21が第1基板40上に形成される。
[第2前駆体構造の形成工程]
図3(a)は、第2基板60上に形成された第2前駆体構造22を模式的に示す断面図である。第2前駆体構造22は、第2基板60上に設けられたシード層17と、シード層17上に形成された、金を含む金層25とから構成される。第1前駆体構造の場合と同様に、第2基板60の上にシード層17を形成し、シード層17上に金層25を形成することにより、第2前駆体構造22が形成される。金層25の形成方法としては、スパッタリング、化学気相蒸着、めっき等が挙げられる。めっきによる方法としては、無電解金めっきによる方法又は電解金めっきが挙げられる。めっき液の種類は限定されない。
[第1前駆体構造21及び第2前駆体構造22の接合工程]
第1前駆体構造21のスズ層24と第2前駆体構造22の金層25とが対向するように、第1基板40上に第2基板60を載置する。
第1前駆体構造21と第2前駆体構造22とを加熱しながら圧着する。加熱により、融点の低いスズ層24が金層25よりも先に溶融し、スズ層24が金層25の表面全体を濡らし、金層25の表面全体に広がる。また、ニッケル層23の一部がスズ層24内へ移動(拡散)する。そして、溶融したスズ層24、金層25の少なくとも一部、及びスズ層24内へ移動したニッケルが混合する。これらの金属を冷却することにより、ニッケル層23が第1金属層11となり、金、スズ及びニッケルを含む第2金属層12が第1金属層11上に形成され、第2金属層12中にAuSn共晶相が析出する。金層25の一部は、AuSn共晶相の形成に寄与せずに、残留層(第2金属層12に隣接する層)として残存してもよい。また、この残留層は金層25の一部が単独で残存したAu相であっても、金層25の一部と溶融したスズとが混合したAuSn合金相であってもよい。ただし、この残留層は実質的に単一金属又は単一合金からなる点でAuSn共晶相とは区別される。
上述した工程により、接合構造10が形成され、第1基板40と第2基板60とが接合構造10を介して接合される。
仮にニッケル層23が存在しない場合、接合工程においてスズ層24を構成するスズ原子が導体層15へ向かって過度に移動(拡散)して、脆いスズ合金が形成されることがある。しかし、本実施形態では、ニッケル層23が、スズ層24から導体層15へのスズの移動を抑制し、導体層15とスズとから脆いスズ合金が生成する反応を抑制する。脆いスズ合金の生成が抑制されることにより、接合構造10の接合強度が向上する。
接合工程では、第1前駆体構造21と第2前駆体構造22とを280〜400℃に加熱することが好ましい。また第1前駆体構造21と第2前駆体構造22とを0.1〜120秒間加熱することが好ましい。加熱温度及び加熱時間がこれらの範囲内である場合、スズ層24が溶融し易く、接合強度に優れた接合構造10が形成され易い。
接合工程では、フリップチップボンダー又はリフロー炉を用いて、第1前駆体構造21と第2前駆体構造22とを加熱すればよい。
第1金属層11の組成及び厚さ、第2金属層12の組成及び厚さ、並びに第2金属層12内の各相の組成は、以下の条件によって自在に制御される。
ニッケル層23の組成、厚さ及びめっき法。
スズ層24の組成、厚さ及びめっき法。
Au層25の組成、厚さ及びめっき方法。
接合工程における加熱温度及び加熱時間。
上述した接合構造10の製造方法によれば、接合構造10を構成する各層間にボイド及びクラックが発生することが抑制され、接合構造10の接合強度が向上する。
従来のAuSnろう材を用いた接合構造では、接合される一対の部材の双方に金層を設ける必要があった。しかし、本実施形態では、部材の一方(第2基板60)にのみ金層25を設けることにより、接合強度に優れた接合構造10を製造することができる。そのため、本実施形態では、高価な金の使用量が少なく、接合構造10の製造コストが低減する。
第2金属層12中のAuSn共晶相の融点は、Sn−Ag系合金等の従来のハンダよりも高い。そのため、2回以上の接合が必要とされる電子デバイスの製造では、1次接合として、本実施形態の接合構造10を形成する。この1次接合の後で、AuSn共晶相よりも融点が低いハンダを用いて2次接合を行う。2次接合で加熱されるハンダの温度(ハンダの融点)では、AuSn共晶相を含む第2金属層12は溶融し難い。つまり、本実施形態の接合構造10は耐熱性に優れるため、複数回の接合(加熱工程)が必要な電子デバイスの製造過程において劣化し難い。
なお、上記の本実施形態と同様の方法で、基板と電子部品とを接合構造10によって接合してもよく、電子部品同士を接合構造10によって接合してもよい。
以下、本発明の内容を実施例及び比較例を用いてより詳細に説明するが、本発明は以下の実施例に限定されるものではない。
(実施例1)
[第1前駆体構造の形成工程]
第1基板としてシリコン基板を準備した。第1基板の寸法は10×10mmであり、第1基板の厚さは0.6mmであった。第1基板の表面(被接合部位)に、チタンからなるシード層を形成した後、電解めっきにより、銅からなる導体層をシード層上に形成した。このとき、レジストフィルムを用いたパターニングにより、導体層の寸法及び厚さを調整した。導体層の厚さは5μmであり、導体層の寸法は100×100μmであった。
レジストフィルム及びシード層を第1基板の表面(導体層が形成された部分を除く。)から剥離した。導体層を形成した第1基板を、次亜リン酸イオン(還元剤)を含む無電解ニッケルめっき液に浸漬して、厚さが3μmであるニッケル層を導体層の表面に形成した。ニッケル層は、主成分であるニッケルとリンとからなる。ニッケル層中のリンの濃度は17at%(原子%)であった。
ニッケル層を形成した第1基板を、3価のチタンイオン(還元剤)を含む無電解スズめっき液に浸漬して、厚さが0.5μmであるスズ層をニッケル層の表面に形成した。以上の工程により、第1前駆体構造を第1基板上に形成した。
[第2前駆体構造の形成工程]
第2基板としてシリコン基板を準備した。第2基板の寸法は0.2×0.2mmであり、第2基板の厚さは0.6mmであった。次に、第2基板の被接合部位に、上記の方法でシード層を形成した。電解金めっきにより金層をシード層の表面に形成した。このとき、レジストフィルムを用いたパターニングにより、金層の寸法及び厚さを調整した。金層の寸法は100×100μmであり、金層の厚さは1.7μmであった。以上の工程により、第2前駆体構造を第2基板上に形成した。
[第1前駆体構造及び第2前駆体構造の接合工程]
第1前駆体構造のスズ層と第2前駆体構造の金層とが対向するように、第1基板上に第2基板を載置した。この第1前駆体構造及び第2前駆体構造を窒素雰囲気において60秒間300℃に加熱することにより、両者を圧着し、急冷した。この熱圧着にはフリップチップボンダーを用いた。以上の工程により、実施例1の接合構造を作製した。
(実施例2)
第1前駆体構造のスズ層の厚さを1.1μmとしたこと以外は実施例1と同様の方法で、実施例2の接合構造を作製した。
(実施例3)
熱圧着において第1前駆体構造及び第2前駆体構造を320℃に加熱したこと以外は実施例2と同様の方法で、実施例3の接合構造を作製した。
(実施例4)
第1前駆体構造のスズ層の厚さを1.6μmとしたこと以外は実施例3と同様の方法で、実施例4の接合構造を作製した。
(実施例5)
熱圧着において第1前駆体構造及び第2前駆体構造を340℃に加熱したこと以外は実施例4と同様の方法で、実施例5の接合構造を作製した。
(実施例6)
第2前駆体構造の金層の厚さを3.0μmとしたこと以外は実施例4と同様の方法で、実施例6の接合構造を作製した。
(実施例7)
熱圧着において第1前駆体構造及び第2前駆体構造を340℃に加熱したこと以外は実施例6と同様の方法で、実施例7の接合構造を作製した。
(実施例8)
実施例8の第1前駆体構造の作製過程では、レジストフィルム及びシード層を第1基板の表面から剥離する前に、ニッケル層を、リンを含まない電解ニッケルめっき液を用いて形成し、スズ層を電解スズめっきにより形成した。その後、レジストフィルム及びシード層を第1基板の表面(導体層が形成された部分を除く。)から剥離した。実施例8のニッケル層はニッケルのみからなる。ニッケル層及びスズ層の形成方法以外は実施例6と同様の方法で、実施例8の接合構造を作製した。
(実施例9)
第1前駆体構造のニッケル層を、リンを含む電解ニッケルめっき液から形成したこと以外は実施例8と同様の方法で、実施例9の接合構造を作製した。
(実施例10)
第1前駆体構造の導体層を電解金めっきにより形成したこと以外は実施例6と同様の方法で、実施例10の接合構造を作製した。実施例10の第1前駆体構造の導体層は、金からなる層であり、その厚さは1μmであった。
(比較例1)
第1基板として、実施例と同じシリコン基板を用意した。第1基板の被接合部位に、チタンからなるシード層を形成した。電解銅めっきにより、銅からなる導体層をシード層の表面に形成した。このとき、レジストフィルムを用いたパターニングにより、導体層の寸法及び厚さを調整した。導体層の寸法は100×100μmであり、導体層の厚さは5μmであった。
レジストフィルム及びシード層を第1基板の表面(導体層が形成された部分を除く。)から剥離した。導体層を形成した第1基板を、次亜リン酸イオン(還元剤)を含む無電解ニッケルめっき液に浸漬して、厚さが3μmであるニッケル層を導体層の表面に形成した。ニッケル層は、主成分であるニッケルとリンとからなる。ニッケル層中のリンの濃度は17at%(原子%)であった。
無電解金めっきにより、厚さが1.0μmである金層をニッケル層の表面に形成した。
スパッタリングにより、厚さが2μmであるAuSnろう層を金層の表面に形成した。AuSnろう層は従来のAuSn系ろう材からなる。つまり、AuSnろう層は金及びスズからなる。AuSnろう層における金の濃度は71at%(原子%)であった。以上の工程により、比較例1の第1前駆体構造を作製した。
実施例1と同様の方法により、比較例1の第2前駆体構造を作製した。
第1前駆体構造のAuSnろう層と第2前駆体構造の金層とが対向するように、第1基板上に第2基板を載置した。この第1前駆体構造及び第2前駆体構造を窒素雰囲気において60秒間320℃に加熱することにより、両者を圧着し、急冷した。この熱圧着にはフリップチップボンダーを用いた。以上の工程により、比較例1の接合構造を作製した。
(比較例2)
第1基板として、実施例と同じシリコン基板を用意した。第1基板の被接合部位に、チタンからなるシード層を形成した。電解金めっきにより、金からなる導体層をシード層の表面に形成した。このとき、レジストフィルムを用いたパターニングにより、導体層の寸法及び厚さを調整した。導体層の寸法は100×100μmであり、導体層の厚さは1μmであった。
電解金めっきにより、厚さが2.0μmである金層を導体層の表面に形成した。
レジストフィルム及びシード層を第1基板の表面(導体層が形成された部分を除く。)から剥離した。スパッタリングにより、厚さが2μmであるAuSnろう層を金層の表面に形成した。AuSnろう層は従来のAuSn系ろう材からなる。つまり、AuSnろう層は金及びスズからなる。AuSnろう層における金の濃度は69at%(原子%)であった。以上の工程により、比較例2の第1前駆体構造を作製した。
第1前駆体構造の作製方法が異なること以外は比較例1と同様の方法で、比較例2の接合構造を作製した。
(比較例3)
第1基板として、実施例と同じシリコン基板を用意した。第1基板の被接合部位に、チタンからなるシード層を形成した。電解金めっきにより、金からなる導体層をシード層の表面に形成した。このとき、レジストフィルムを用いたパターニングにより、導体層の寸法及び厚さを調整した。導体層の寸法は100×100μmであり、導体層の厚さは1μmであった。
電解ニッケルめっきにより、厚さが3μmであるニッケル層(ニッケルのみからなる層)を導体層の表面に形成した。
電解金めっきにより、厚さが0.5μmである金層をニッケル層の表面に形成した。
レジストフィルム及びシード層を第1基板の表面(導体層が形成された部分を除く。)から剥離した。スパッタリングにより、比較例1と同様のAuSnろう層を金層の表面に形成した。以上の工程により、比較例3の第1前駆体構造を作製した。
実施例1と同様の方法により、比較例3の第2前駆体構造を作製した。
第1前駆体構造のAuSnろう層と第2前駆体構造の金層とが対向するように、第1基板上に第2基板を載置した。この第1前駆体構造及び第2前駆体構造を窒素雰囲気において60秒間340℃に加熱することにより、両者を圧着し、急冷した。この熱圧着にはフリップチップボンダーを用いた。以上の工程により、比較例3の接合構造を作製した。
上記の実施例及び比較例の接合構造の作製工程における諸条件を下記表1に示す。表1に記載の「下地層」とは、導体層の表面に形成された層である。「表層」とは、下地層の表面に形成された層である。ただし、比較例2の第1前駆体構造では、表層が導体層の表面に直接形成された。
<接合構造の構造及び組成の分析>
各接合構造の積層方向における断面をSEMで観察した。また各断面をEDSにより分析することにより、接合構造の所定の部分における各元素の濃度を測定した。
分析の結果、実施例1〜10の接合構造10は、導体層15上に積層された第1金属層11と、第1金属層11上に積層された第2金属層12とを備え、第1金属層11はニッケルを含み、第2金属層12は金、スズ及びニッケルを含み、第2金属層12はさらにAuSn共晶相を含むことが確認された。また、実施例1〜10の接合構造10は、第1金属層11と、第1金属層11上に積層されたAuSnNi合金層13と、AuSnNi合金層13上に積層されたAuSn共晶層14と、を備えることも確認された。
図4に示すように、実施例1では、AuSn共晶層14と第2基板との間に、SEM画像において色の濃淡が実質的に確認できない残留層19が存在することが確認された。この残留層19は、第2前駆体構造22における金層25のうち、AuSn共晶相の形成に寄与せずに残留した部分である。他の実施例の接合構造10では、AuSn共晶層14と第2基板との間に残留層19が存在しなかった。また、比較例1〜3の接合構造10の第2基板側においては、シード層17に隣接する金層33が形成されていることが確認された(図8参照)。
比較例1の接合構造は、導体層(Cu層)上に積層された第1金属層(Ni層)と、第1金属層上に積層されたAu層(第1基板側のAu層)と、Au層上に積層されたAuSn共晶層と、AuSn共晶層上に積層されたAu層(第2基板側のAu層)と、を備えることが確認された。
比較例2の接合構造は、Au層(第1基板側のAu層)と、Au層上に積層されたAuSn共晶層と、AuSn共晶層上に積層されたAu層(第2基板側のAu層)と、を備えることが確認された。
比較例3の接合構造は、導体層(第1基板側のAu層)上に積層された第1金属層(Ni層)と、第1金属層上に積層されたAu層と、Au層上に積層されたAuSn共晶層と、AuSn共晶層上に積層されたAu層(第2基板側のAu層)と、を備えることが確認された。
SEMで撮影した実施例1の接合構造の断面の写真であって、EDSで分析された箇所を示す写真を、図4に示す。SEMで撮影した実施例2の接合構造の断面の写真であって、EDSで分析された箇所を示す写真を、図5に示す。SEMで撮影した実施例4の接合構造の断面の写真であって、EDSで分析された箇所を示す写真を、図6に示す。SEMで撮影した実施例5の接合構造の断面の写真を、図7(a)に示す。図7(a)の拡大図であって、EDSで分析された箇所を示す写真を、図7(b)に示す。SEMで撮影した比較例1の接合構造の断面の写真であって、EDSで分析された箇所を示す写真を、図8に示す。
上記の図に示された部分a1及びa2は、AuSnNi合金相であり、各元素の濃度の分析を行った箇所(測定点)である。部分a1は、部分a2よりも第1金属層に近い位置にある。
上記の図において、点線で囲まれた範囲sは、AuSn共晶相であり、各元素の濃度の分析を行った範囲である。AuSn共晶相は、金の濃度が高いAuリッチ相と、スズの濃度が高いSnリッチ相とを含むことが確認された。上記の図に示された部分bは、Auリッチ相であり、各元素の濃度の分析を行った箇所(測定点)である。部分cは、Snリッチ相であり、各元素の濃度の分析を行った箇所(測定点)である。なお、AuSn共晶相内のAuリッチ相とSnリッチ相との判別は、SEM画像における色の濃さに基づく。比較的黒い部分がSnリッチ相であり、比較的白い部分がAuリッチ相である。なお、AuSn共晶層の断面のうち、AuSn共晶層の厚さTの半分の長さT/2を一辺とする正方形で囲まれる範囲であって、Auリッチ相の断面積とSnリッチ相の断面積とが同程度である範囲において、AuSn共晶相の組成を分析した。
EDSによる分析の結果、実施例1の第1金属層11内のニッケルの濃度は、第2金属層12からの距離の減少に伴って減少することが確認された。つまり、実施例1の第1金属層11内のニッケルの濃度は、第1金属層11の厚さ方向において、導体層15から離れるにつれて減少することが確認された。実施例1の第1金属層11内において最も導体層15に近い部分におけるニッケルの濃度は83at%(原子%)であり、最も第2金属層12に近い部分におけるニッケルの濃度は78at%(原子%)であった。また実施例2〜7、9及び10並びに比較例1の第1金属層11において、Niの濃度分布が実施例1とほぼ同様の勾配を有することが確認された。
実施例3〜7及び10のAuSn共晶層14内においてニッケルが検出された。ニッケルが存在する領域を詳細に分析した結果、金、スズに加えてニッケルを含むNi偏析相が散在していることが確認された。上記の図に示された部分dは、Ni偏析相であり、各元素の濃度の分析を行った箇所(測定点)である。実施例3〜7及び10のNi偏析相のうち、Auリッチ相及びSnリッチ相の双方に接しているNi偏析相を、下記表3においてAと表記する。実施例3〜7及び10のNi偏析相のうち、Snリッチ相に包接され、Auリッチ相と接していないNi偏析相を、下記表3においてBと表記する。なお、実施例3〜7及び10のNi偏析相のうち、Auリッチ相に包接され、Snリッチ相と接していないNi偏析相はなかった。
上述した測定点a1、a2、b、c及びd及び範囲sにおける各元素の濃度を表2及び表3に示す。
<構造的な欠陥>
SEMで撮影した断面の写真に基づき、実施例1〜10の接合構造10のAuSnNi合金層13とAuSn共晶層14との界面におけるクラックの有無を確認した。同様に、実施例1〜10の接合構造10のAuSn共晶層14とこれに隣接する層(残留層19又はシード層17)との界面におけるクラックの有無を確認した。下記表4に示すように、いずれの実施例の界面においても、クラックがないことが確認された。またいずれの実施例の界面においてもボイドがないことが確認された。つまり、一方、実施例1〜10の接合構造10には構造的な欠陥がないことが確認された。
上記実施例と同様に、比較例1の第1基板側のAu層とAuSn共晶層との界面におけるクラックの有無を確認した。また、比較例1のAuSn共晶層と第2基板側のAu層との界面におけるクラックの有無を確認した。下記表4に示すように、比較例1のAuSn共晶層と第2基板側のAu層との界面にクラックが生じていることが確認された。
比較例2の第1基板側のAu層とAuSn共晶層との界面におけるクラックの有無を確認した。また、比較例2のAuSn共晶層と第2基板側のAu層との界面におけるクラックの有無を確認した。下記表4に示すように、比較例2のAuSn共晶層と第2基板側のAu層との界面にもクラックが生じていることが確認された。
比較例3の第1基板側のAu層とAuSn共晶層との界面におけるクラックの有無を確認した。また、比較例3のAuSn共晶層と第2基板側のAu層との界面におけるクラックの有無を確認した。下記表4に示すように、比較例3のAuSn共晶層と第2基板側のAu層との界面にもクラックが生じていることが確認された。
<接合強度の評価>
各接合構造の接合強度(shear強度)を以下の方法で評価した。
接合構造で接合された第2基板60に対して、第2基板60の表面に略平行な剪断力を作用させて、剪断力を増加させたときに、接合構造が破壊された時点における剪断力(接合構造の最大強度)を測定した。接合構造が破壊された時点における剪断力が大きいことは、接合構造が接合強度に優れることを意味する。この接合強度の評価には、shear testerを用いた。
各接合構造の破壊の態様(破壊モード)を調べた。各接合構造の破壊モードを下記表4に示す。表4に記載のA,B,Cは、以下の態様を意味する。
A:AuSn共晶層(14)の内部が破壊された態様。
B:第1金属層11とAuSnNi合金層13との界面において接合構造が破壊された態様。
C:AuSn共晶層とAuSn共晶層に隣接する層との界面において接合構造が破壊された態様(不良モード)。
下記表4に示すように、実施例1〜10の破壊モードは、A又はBのいずれかであった。一方、比較例1〜3の破壊モードは不良モードCであった。つまり、比較例1〜3のAuSn共晶層とこれに隣接する金層との界面にはクラックが生じていることが確認された。また、各実施例の接合構造が破壊された時点における剪断力は、比較例1〜3の接合構造が破壊された時点における剪断力よりも大きいことが確認された。
<耐熱性の評価>
各接合構造の耐熱性を以下の方法で評価した。
接合構造が置かれた雰囲気の−40℃から120℃への昇温及び120℃から−40℃への冷却からなるヒートサイクルを1000回繰り返した。1000回のヒートサイクル後の各接合構造の接合強度を、上記と同様の方法で評価した。ヒートサイクル後の接合構造が破壊された時点における剪断力が大きいことは、接合構造が耐熱性に優れることを意味する。
上記ヒートサイクル後の各接合構造の破壊モードを調べた。各接合構造の破壊モードを下記表4に示す。なお、表4に記載のA+とは、破壊モードAの場合よりも大きな剪断力によってAuSn共晶層(14)の内部が破壊された態様である。
下記表4に示すように、実施例1〜10の破壊モードは、A+、A又はBのいずれかであった。一方、比較例1〜3の破壊モードは不良モードCであった。つまり、比較例1〜3のAuSn共晶層とこれに隣接する金層との界面にはクラックが生じていることが確認された。また、各実施例の接合構造が破壊された時点における剪断力は、比較例1〜3の接合構造が破壊された時点における剪断力よりも大きいことが確認された。
実施例8の破壊モードと他の実施例の破壊モードとの相違は、他の実施例の第1金属層11が、リンを含むニッケルから構成されるため、リンを含まないニッケルからなる実施例8の第1金属層11よりも硬いことに起因する、と推察される。
本発明によれば、接合強度及び耐熱性に優れた接合構造を備える電子デバイスを製造することが可能となる。
10・・・接合構造、11・・・第1金属層、12・・・第2金属層、13・・・AuSnNi合金層、14・・・AuSn共晶層、15・・・導体層、16,17・・・シード層、19・・・残留層、21・・・第1前駆体構造、22・・・第2前駆体構造、23・・・ニッケル層、24・・・スズ層、25・・・金層、40・・・第1基板、60・・・第2基板、90・・・チップ(電子部品)、100・・・電子デバイス、a1,a2・・・AuSnNi合金相、b・・・Auリッチ相、c・・・Snリッチ相、d・・・Ni偏析相、s・・・AuSn共晶相。

Claims (8)

  1. ニッケルを含む第1金属層と、
    前記第1金属層の上に形成され、金、スズ及びニッケルを含む第2金属層と、
    を備え、
    前記第2金属層がAuSn共晶相を含む、
    電子デバイス用の接合構造。
  2. 前記第2金属層において前記第1金属層側に位置する部分に、AuSnNi合金相が存在する、
    請求項1に記載の電子デバイス用の接合構造。
  3. 前記第2金属層において前記第1金属層の反対側に位置する部分に、前記AuSn共晶相が存在する、
    請求項1又は2に記載の電子デバイス用の接合構造。
  4. ニッケルが前記AuSn共晶相内に偏在している、
    請求項1〜3のいずれか一項に記載の電子デバイス用の接合構造。
  5. 前記AuSn共晶相内に偏在したニッケルの周囲にスズが偏在する、
    請求項4に記載の電子デバイス用の接合構造。
  6. 前記第2金属層において前記第1金属層側に位置する部分が、前記AuSnNi合金相を含むAuSnNi合金層であり、
    前記AuSnNi合金層内のニッケルの濃度が、前記第1金属層からの距離の増加に伴って減少する、
    請求項2〜5のいずれか一項に記載の電子デバイス用の接合構造。
  7. 前記第1金属層内のニッケルの濃度が、前記第2金属層からの距離の減少に伴って減少する、
    請求項1〜6のいずれか一項に記載の電子デバイス用の接合構造。
  8. 請求項1〜7のいずれか一項に記載の接合構造を備える電子デバイス。
JP2013069879A 2013-03-28 2013-03-28 電子デバイス用の接合構造及び電子デバイス Active JP5708692B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013069879A JP5708692B2 (ja) 2013-03-28 2013-03-28 電子デバイス用の接合構造及び電子デバイス
US14/219,766 US10205250B2 (en) 2013-03-28 2014-03-19 Junction structure for an electronic device and electronic device
CN201410123211.4A CN104070294B (zh) 2013-03-28 2014-03-28 电子器件用的接合构造和电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013069879A JP5708692B2 (ja) 2013-03-28 2013-03-28 電子デバイス用の接合構造及び電子デバイス

Publications (2)

Publication Number Publication Date
JP2014192521A true JP2014192521A (ja) 2014-10-06
JP5708692B2 JP5708692B2 (ja) 2015-04-30

Family

ID=51592118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013069879A Active JP5708692B2 (ja) 2013-03-28 2013-03-28 電子デバイス用の接合構造及び電子デバイス

Country Status (3)

Country Link
US (1) US10205250B2 (ja)
JP (1) JP5708692B2 (ja)
CN (1) CN104070294B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211111A (ja) * 2014-04-25 2015-11-24 Tdk株式会社 電子デバイス用の接合構造及び電子デバイス

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150318254A1 (en) * 2013-12-17 2015-11-05 Oracle International Corporation Electroplated solder with eutectic chemical composition
WO2018139770A1 (ko) * 2017-01-26 2018-08-02 엘지이노텍 주식회사 반도체 소자 및 반도체 소자 패키지
US20220396881A1 (en) * 2021-06-10 2022-12-15 C. Uyemura & Co., Ltd. Method for fabricating electronic component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS633425A (ja) * 1986-06-24 1988-01-08 Hitachi Cable Ltd 端子付tab用テ−プとその製造方法
JPH11217276A (ja) * 1998-01-29 1999-08-10 Brother Ind Ltd 粗面体の接合方法および粗面接合体
JP2001110922A (ja) * 1999-10-12 2001-04-20 Toyo Commun Equip Co Ltd 電子部品用パッケージ
JP2011146567A (ja) * 2010-01-15 2011-07-28 Mitsubishi Shindoh Co Ltd Ledチップとリードフレームとの接合方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4842961A (en) * 1988-03-04 1989-06-27 Advanced Materials Technology Corp. Alternate electrolytic/electroless-layered lid for electronics package
US6342442B1 (en) * 1998-11-20 2002-01-29 Agere Systems Guardian Corp. Kinetically controlled solder bonding
DE602005005733T2 (de) 2004-02-20 2009-05-28 Tanaka Kikinzoku Kogyo K.K. Fügeverfahren mittels eines Au-Sn-Hartlötmaterials, dessen Dicke u.a. abhängig von dem Sn-Gehalt ist
JP4769469B2 (ja) 2004-02-20 2011-09-07 田中貴金属工業株式会社 Au−Sn系ろう材による接合方法
US7186461B2 (en) * 2004-05-27 2007-03-06 Delaware Capital Formation, Inc. Glass-ceramic materials and electronic packages including same
US7390735B2 (en) * 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
JP4891556B2 (ja) * 2005-03-24 2012-03-07 株式会社東芝 半導体装置の製造方法
JP4491380B2 (ja) * 2005-06-09 2010-06-30 セイコーエプソン株式会社 半導体装置の製造方法
CN101622706B (zh) * 2007-02-26 2011-05-18 株式会社新王材料 气密密封用盖、电子部件容纳用封装和电子部件容纳用封装的制造方法
EP2103712B1 (en) * 2008-03-20 2019-02-13 ATOTECH Deutschland GmbH Ni-P layer system and process for its preparation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS633425A (ja) * 1986-06-24 1988-01-08 Hitachi Cable Ltd 端子付tab用テ−プとその製造方法
JPH11217276A (ja) * 1998-01-29 1999-08-10 Brother Ind Ltd 粗面体の接合方法および粗面接合体
JP2001110922A (ja) * 1999-10-12 2001-04-20 Toyo Commun Equip Co Ltd 電子部品用パッケージ
JP2011146567A (ja) * 2010-01-15 2011-07-28 Mitsubishi Shindoh Co Ltd Ledチップとリードフレームとの接合方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211111A (ja) * 2014-04-25 2015-11-24 Tdk株式会社 電子デバイス用の接合構造及び電子デバイス

Also Published As

Publication number Publication date
US20140291021A1 (en) 2014-10-02
CN104070294B (zh) 2017-04-12
CN104070294A (zh) 2014-10-01
JP5708692B2 (ja) 2015-04-30
US10205250B2 (en) 2019-02-12

Similar Documents

Publication Publication Date Title
TWI641300B (zh) 接合體及功率模組用基板
US9393645B2 (en) Junction material, manufacturing method thereof, and manufacturing method of junction structure
JP5725060B2 (ja) 接合体、パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板
WO2014142310A1 (ja) 接合体、パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板
JP6432466B2 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
JP6432465B2 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
TW201343310A (zh) 接合方法、接合結構體及其製造方法
JP2014183118A (ja) 接合体の製造方法及びパワーモジュール用基板の製造方法
TW200926373A (en) Soldering method and related device for improved resistance to brittle fracture
JP5708692B2 (ja) 電子デバイス用の接合構造及び電子デバイス
JP7117747B2 (ja) 電子部品の製造方法
JP5725061B2 (ja) パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板
JP2009129983A (ja) 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP2010016349A (ja) パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP6432208B2 (ja) パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法
JP6212901B2 (ja) 電子デバイス用の接合構造及び電子デバイス
JP6155755B2 (ja) 電子デバイス用の端子構造及び電子デバイス
TW200843596A (en) Crack-resistant solder joint, electronic component such as circuit substrate having the solder joint, semiconductor device, and manufacturing method of electronic component
JP6327058B2 (ja) ヒートシンク付パワーモジュール用基板、接合体の製造方法、パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法
JP6265029B2 (ja) 電子デバイス用の接合構造及び電子デバイス
US10461050B2 (en) Bonding pad structure of a semiconductor device
JP6186802B2 (ja) 電子デバイス用の接合構造及び電子デバイス
WO2018042918A1 (ja) 配線基板及びその製造方法
JP6287681B2 (ja) 接合体の製造方法、パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法
JP6543890B2 (ja) 高温はんだ合金

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150216

R150 Certificate of patent or registration of utility model

Ref document number: 5708692

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150