CN101622706B - 气密密封用盖、电子部件容纳用封装和电子部件容纳用封装的制造方法 - Google Patents

气密密封用盖、电子部件容纳用封装和电子部件容纳用封装的制造方法 Download PDF

Info

Publication number
CN101622706B
CN101622706B CN2008800062335A CN200880006233A CN101622706B CN 101622706 B CN101622706 B CN 101622706B CN 2008800062335 A CN2008800062335 A CN 2008800062335A CN 200880006233 A CN200880006233 A CN 200880006233A CN 101622706 B CN101622706 B CN 101622706B
Authority
CN
China
Prior art keywords
layer
electronic unit
quality
gas
tight seal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008800062335A
Other languages
English (en)
Other versions
CN101622706A (zh
Inventor
山本雅春
古城贵之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Hitachi Metals Neomaterial Ltd
Original Assignee
Neomax Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Neomax Co Ltd filed Critical Neomax Co Ltd
Publication of CN101622706A publication Critical patent/CN101622706A/zh
Application granted granted Critical
Publication of CN101622706B publication Critical patent/CN101622706B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12222—Shaped configuration for melting [e.g., package, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/1241—Nonplanar uniform thickness or nonlinear uniform diameter [e.g., L-shape]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12715—Next to Group IB metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12889—Au-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12944—Ni-base component

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明提供气密密封用盖、电子部件容纳用封装和电子部件容纳用封装的制造方法。该气密密封用盖能够削减用于对已小型化的电子部件容纳用封装进行密封的焊料中Au的使用量。该气密密封用盖(10)在包括用于容纳电子部件(40)的电子部件容纳部件(20)的电子部件容纳用封装(100)中使用，其包括：基材(1)；在基材表面上形成的含有Ni的基底层(2)；和在基底层上形成、具有10μm以下的厚度且由Au和Sn构成的焊料层(6)，焊料层中Au的含有率为43质量％以上64质量％以下。

Description

气密密封用盖、电子部件容纳用封装和电子部件容纳用封装的制造方法
技术领域
本发明涉及气密密封用盖、电子部件容纳用封装和电子部件容纳用封装的制造方法，特别涉及具有由Au和Sn构成的焊料层的气密密封用盖、由该气密密封用盖密封的电子部件容纳用封装和电子部件容纳用封装的制造方法。
背景技术
现今，已知用于对SMD(Surface Mount Device)封装(表面安装型器件封装)等电子部件容纳用封装进行密封的气密密封用盖，其中，SMD在用于便携式电话的杂音去除等的SAW滤波器(表面弹性波滤波器)和石英振子等电子部件的气密密封中使用。而且，作为气密密封用盖，已知具有由Au和Sn构成的焊料层的气密密封用盖。这样的气密密封用盖，例如已在日本特开2002-9186号公报和日本特开2000-68396号公报中公开。
上述日本特开2002-9186号公报中记载的焊料，以在Sn镀层与Au镀层或Au-Sn合金镀层交替叠层而成的焊料层中，Au的含有率为60质量％～85质量％的方式被形成。该日本特开2002-9186号公报中记载的焊料是8μm的Au镀层和8μm的Sn镀层交替叠层而成的，因此至少具有16μm的厚度。
此外，上述日本特开2000-68396号公报所记载的焊料，公开了以热处理后的焊料中Au的含有率为63％～81％的方式叠层Au层与Sn层或Sn-10％Au层而成的焊料。
此外，近年来，伴随着器件(电子部件)的小型化，容纳器件的电子部件容纳用封装和用于密封电子部件容纳用封装的气密密封用盖也变得小型化，因此，用于使电子部件容纳用封装和气密密封用盖充分粘接所必需的焊料的量(厚度)变少(变小)。
如上述日本特开2002-9186号公报和日本特开2000-68396号公报所记载的焊料这样，在使用Au的焊料中，因为Au的价格非常高，所以要求削减Au的使用量。
但是，上述日本特开2002-9186号公报中记载的焊料具有至少16μm的厚度，因此，作为用于对已小型化的电子部件容纳用封装进行密封的焊料，存在Au的使用量较多的问题。
此外，在上述日本特开2000-68396号公报中，未公开加热处理前(密封前)的焊料的组成等具体的结构，并且，既没有公开也没有提示削减用于对已小型化的电子部件容纳用封装进行密封的焊料中Au的使用量的技术思想。
发明内容
本发明为了解决上述问题而提出，本发明的一个目的是提供能够削减在用于对已小型化的电子部件容纳用封装进行密封的焊料中Au的使用量的气密密封用盖、由该气密密封用盖密封的电子部件容纳用封装和电子部件容纳用封装的制造方法。
本发明的第一方面的气密密封用盖，在包括用于容纳电子部件的电子部件容纳部件的电子部件容纳用封装中使用，其具有：基材；在基材的表面上形成的含有Ni的基底层；和在基底层上形成、具有10μm以下的厚度且由Au和Sn构成的焊料层，焊料层中Au的含有率为43质量％以上64质量％以下。
在该第一方面的气密密封用盖中，如上所述，在含有Ni的基底层上，形成具有10μm以下的厚度、且由Au和Sn构成的焊料层，从而能够使密封时(加热后)的焊料层(具有粘接功能的Au-Sn合金层)中Au的含有率相比于加热前的焊料层中Au的含有率大幅提升。即，当对由Au和Sn构成的焊料层进行加热时，形成Au-Sn合金，并且Ni从基底层向该合金层扩散。此时，Ni和Sn比Ni和Au更易结合，因此Au-Sn合金层中Sn的一部分向含有Ni的基底层侧移动，在基底层的上表面形成主要含有Ni-Sn的扩散层。于是，与由Au和Sn构成的焊料层中的Sn向扩散层移动的量相对应地，焊料层中的由Au和Sn形成的Au-Sn合金层中的Sn变少，因此，能够使Au-Sn合金层中的Au的含有率上升。而且，本发明中加热前的由Au和Sn构成的焊料层的厚度被很薄地形成为10μm以下，从而与焊料层的厚度较大(大于10μm)的情况相比，能够使密封时(加热后)的焊料层(具有粘接功能的Au-Sn合金层)中Au的含有率相比于加热前的焊料层中Au的含有率大幅地提升。即，在焊料层的厚度较小的情况下，与焊料层的厚度较大的情况相比较，焊料层中含有的Au和Sn的量也变少，但形成扩散层的Sn的量没有变化。于是，在焊料层的厚度较小的情况下，加热前(密封前)的焊料层所含有的Sn中的在加热后形成扩散层的Sn的量的比例，与焊料层的厚度较大的情况相比大幅增加，并且加热后(密封后)的Au-Sn合金层中含有的Sn的比例(含有率)大幅下降。因此，能够使Au-Sn合金层中Au的含有率相比于加热前的焊料层中Au的含有率大幅提升。由此，在作为密封后的由Au-Sn构成的合金层希望得到Au的含有率为规定的值的合金层的情况下，能够将密封前的焊料层中Au的含有率设定为相比于上述规定的值大幅减小的值。从而，第一方面的气密密封用盖，能够在保持由Au和Sn构成的焊料层的密封性(润湿性和耐热性)的同时，削减焊料层中Au的使用量。
而且，在第一方面的气密密封用盖中，通过使焊料层中Au的含有率为43质量％以上64质量％以下，能够使加热后的由Au-Sn构成的合金层中Au的含有率为63质量％以上80质量％以下。具有这样的Au的含有率的合金层，其润湿性、耐热性等作为焊料的性能良好。关于此效果，利用后述的实验结果能够得到验证。
在上述第一方面的气密密封用盖中，焊料层的厚度也可以为7.6μm以下。
在上述第一方面的气密密封用盖中，优选焊料层中Au的含有率为49质量％以上57质量％以下。通过对这样构成的焊料进行加热而得到的Au-Sn合金层，在根据上述焊料层中Au的含有率的范围(43质量％以上64质量％以下)而得到的Au-Sn合金层之中，润湿性进一步提高，密封性良好。
在上述第一方面的气密密封用盖中，优选焊料层中Au的含有率的平均值为44质量％以上63质量％以下。根据这样的结构，能够使密封后(加热后)的由Au-Sn构成的合金层的Au的含有率为63质量％以上80质量％以下。
在上述第一方面的气密密封用盖中，优选焊料层由Au层和Sn层构成。根据这样的结构，与利用由Au-Sn合金构成的合金层形成焊料层的情况相比较，能够使基底层中的Ni向焊料层中的Sn的扩散速度增大，因此能够使扩散层中的Sn的量增多。由此，扩散层中的Sn的量变得更多，相应地在密封后(加热后)的合金层中，相比于加热前的焊料层，Au的含有率能够进一步被提高。
在此情况下，优选Au层与Sn层的膜厚比为0.30以上0.63以下。根据这样的结构，能够使密封后(加热后)的由Au-Sn构成的合金层的Au的含有率为63质量％以上80质量％以下。
在上述由Au层和Sn层构成焊料层的结构中，Au层和Sn层也可以分别包括Au镀层和Sn镀层。
在上述由Au层和Sn层构成焊料层的结构中，焊料层也可以由在基底层上形成的一个Au层和一个Sn层构成。
在此情况下，优选Au层在基底层的表面上形成，Sn层在Au层的表面上形成。根据这样的结构，与将Au层形成在Sn层的表面上的情况相比较，能够更容易地形成焊料层。
本发明的第二方面的电子部件容纳用封装包括：气密密封用盖；和使用气密密封用盖并通过焊接被密封、容纳电子部件的电子部件容纳部件，该气密密封用盖包括：基材；在基材的表面上形成的含有Ni的基底层；和在基底层上形成、具有10μm以下的厚度且由Au和Sn构成的焊料层，其中焊料层中Au的含有率为43质量％以上64质量％以下。根据这样的结构，在电子部件和电子部件容纳部件已小型化的情况下，通过利用第一方面的气密密封用盖进行密封，能够得到削减了Au的使用量的电子部件容纳用封装。
在上述第二方面的电子部件容纳用封装中，优选密封电子部件容纳部件的气密密封用盖包括：通过基底层的Ni向焊料层的Sn中的扩散而形成的扩散层；和在扩散层的表面上形成、由Au-Sn合金构成的焊料合金层。根据这样的结构，通过焊料合金层中的Sn向扩散层的移动，能够使焊料合金层中Au的含有率上升。由此，在作为密封后的由Au-Sn构成的合金层希望得到Au的含有率为规定的值的合金层的情况下，能够将密封前的焊料层中Au的含有率设定为相比于上述规定的值大幅减小的值。从而，第二方面的电子部件容纳用封装，通过使用上述任一个结构的气密密封用盖，能够在保持由Au和Sn构成的焊料的密封性(润湿性和耐热性)的同时得到削减了Au的使用量的电子部件容纳用封装。
在此情况下，优选焊料合金层所含有的Au的含有率为63质量％以上80质量％以下。利用具有这样的Au的含有率的焊料合金层，能够使电子部件容纳部件和气密密封用盖进行良好的密封。
本发明的第三方面的电子部件容纳用封装的制造方法包括：准备气密密封用盖的工程；和通过对气密密封用盖和容纳电子部件的电子部件容纳部件进行加热，使用气密密封用盖并通过焊接对电子部件容纳部件进行密封的工程，其中，该气密密封用盖包括：基材；在基材的表面上形成的含有Ni的基底层；在基底层上形成、具有10μm以下的厚度且由Au和Sn构成的焊料层，焊料层中Au的含有率为43质量％以上64质量％以下。
在此第三方面的电子部件容纳用封装的制造方法中，通过对第一方面的气密密封用盖和电子部件容纳部件进行加热，能够使用气密密封用盖并通过焊接对电子部件容纳部件进行密封。由此，在电子部件和电子部件容纳部件已小型化的情况下，能够得到削减了Au的使用量的电子部件容纳用封装。
在上述第三方面的电子部件容纳用封装的制造方法中，优选密封电子部件容纳部件的气密密封用盖包括：通过基底层的Ni向焊料层的Sn中的扩散而形成的扩散层；和在扩散层的表面上形成、由Au-Sn合金构成的焊料合金层。根据这样的结构，通过焊料合金层中的Sn向扩散层的移动，能够使焊料合金层中Au的含有率上升。由此，在作为密封后的由Au-Sn构成的合金层希望得到Au的含有率为规定的值的合金层的情况下，能够将密封前的焊料层中Au的含有率设定为相比于上述规定的值大幅减小的值。从而，第二方面的电子部件容纳用封装，使用上述任一个结构的气密密封用盖，在能够保持由Au和Sn构成的焊料的密封性(润湿性和耐热性)的同时得到削减了Au的使用量的电子部件容纳用封装。
在此情况下，优选焊料合金层所含有的Au的含有率为63质量％以上80质量％以下。利用具有这样的Au的含有率的焊料合金层，能够使电子部件容纳部件和气密密封用盖进行良好的密封。
在上述第三方面的电子部件容纳用封装的制造方法中，优选焊料层中Au的含有率为49质量％以上57质量％以下。通过对这样构成的焊料进行加热而得到的Au-Sn合金层，在根据上述焊料层中Au的含有率的范围(43质量％以上64质量％以下)而得到的Au-Sn合金层之中，润湿性进一步提高，密封性良好。
在上述第三方面的电子部件容纳用封装的制造方法中，优选焊料层中Au的含有率的平均值为44质量％以上63质量％以下。根据这样的结构，能够使密封后(加热后)的由Au-Sn构成的合金层的Au的含有率为63质量％以上80质量％以下。
在上述第三方面的电子部件容纳用封装的制造方法中，优选焊料层由Au层和Sn层构成。根据这样的结构，与利用由Au-Sn合金构成的合金层形成焊料层的情况相比较，能够使基底层中的Ni向焊料层中的Sn的扩散速度增大，因此能够使扩散层中的Sn的量增多。由此，扩散层中的Sn的量变得更多，相应地在密封后(加热后)的合金层中，相比于加热前的焊料层，能够进一步提高Au的含有率。
在此情况下，优选Au层与Sn层的膜厚比为0.30以上0.63以下。根据这样的结构，能够使密封后(加热后)的由Au-Sn构成的合金层的Au的含有率为63质量％以上80质量％以下。
在上述焊料层由Au层和Sn层构成的结构中，Au层和Sn层也可以分别包括Au镀层和Sn镀层。
附图说明
图1是表示本发明的一实施方式的气密密封用盖的截面图。
图2是表示被本发明的一实施方式的气密密封用盖密封的电子部件容纳部件的截面图。
图3是表示本发明的一实施方式的电子部件容纳用封装的截面图。
图4是用于说明图3所示的电子部件容纳用封装的制造工艺的截面图。
图5是用于说明为了检验本发明的效果所进行的实验的结果的图。
图6是用于说明为了检验本发明的效果所进行的实验的结果的图。
图7是用于说明为了检验本发明的效果所进行的实验的结果的图。
具体实施方式
以下，基于附图对将本发明具体化的实施方式进行说明。
首先，参照图1，说明本发明的一实施方式的气密密封用盖10的构造。
如图1所示，本实施方式的气密密封用盖10包括：基材1；在基材1的表面上和背面上分别形成的Ni镀层2和3；在Ni镀层2的表面上实质上整面地形成的Au镀层4；和在Au镀层4上实质上整面地形成的Sn镀层5。由该Au镀层4和Sn镀层5形成焊料层6。其中，Ni镀层2、Au镀层4和Sn镀层5分别是本发明的“基底层”、“Au层”和“Sn层”的一个例子。
基材1由科瓦铁镍钴合金(Kovar)构成，具有约50μm的厚度。此外，Ni镀层2和3具有约1μm的厚度。在Ni镀层3的表面上薄薄地形成有用于防止氧化的Au镀层(未图示)。
此处，在本实施方式中，由Au镀层4和Sn镀层5构成的焊料层6的厚度被形成为约10μm以下。而且，焊料层6中，Au镀层4与Sn镀层5的膜厚比为约0.30以上0.63以下。而且，焊料层6中Au的含有率为约43质量％以上约64质量％以下。
接着，参照图2，说明被图1所示的气密密封用盖10密封的电子部件容纳部件20的结构。
该电子部件容纳部件20包括：由氧化铝等绝缘性材料构成的陶瓷基板21、和在陶瓷基板21的表面的规定区域上构成容纳空间的由氧化铝等绝缘性材料构成的多个陶瓷框体22。而且，陶瓷框体22以将陶瓷基板21在俯视图中划分为阵列状的方式配置，在由陶瓷框体22包围的多个容纳空间内，多个电子部件40通过凸块(bump)30分别被安装在陶瓷基板21上。电子部件40例如相当于石英振子、SAW滤波器(表面弹性波滤波器)等。此外，在陶瓷框体22的上表面上形成有钨层23、Ni-Co合金层24和Au层25。该Au层25与气密密封用盖10的焊料层6接合。
接着，参照图3，说明本实施方式的电子部件容纳用封装100的构造。
本实施方式的电子部件容纳用封装100具有容纳上述电子部件40的电子部件容纳部件20通过利用上述气密密封用盖10的焊接(钎焊)被密封的构造。电子部件容纳用封装100比较小型，例如在俯视图中具有1.2mm×1.4mm的大小。气密密封用盖10在已进行密封电子部件容纳部件20的焊接后的状态下，成为具有与图1所示的密封前(焊接前)的气密密封用盖10不同的构造的气密密封用盖10a。在下面详细地进行说明。
该电子部件容纳用封装100中的气密密封用盖10a包括：基材1；在基材1的表面上形成的Ni镀层2a和3；在Ni镀层2a的表面上形成的Ni扩散层2b；和在Ni扩散层2b的表面上形成的由Au-Sn合金构成的合金层6a。其中，Ni扩散层2b是本发明的“扩散层”的一个例子。
Ni镀层2a是气密密封用盖10的Ni镀层2中的Ni由于加热向Au-Sn合金层6a侧扩散后残留的Ni镀层。此外，Ni扩散层2b主要由Sn-Ni构成，通过Ni镀层2的Ni扩散至Au-Sn合金层6a所含有的Sn中向Ni镀层2a侧移动的Sn中而形成。此外，Au-Sn合金层6a主要由Au-Sn的共晶组织构成，具有比作为电子部件40的安装温度的260℃更高的熔点。该Au-Sn合金层6a的Au的含有率为63质量％以上80质量％以下。具有这样的Au的含有率的Au-Sn合金在具有共晶组织的同时也具有良好的润湿性。此外，该Au-Sn合金层6a与电子部件容纳部件20的Ni-Co合金层24接合。Au-Sn合金层6a在中央部分6b(未与电子部件容纳部件20的Ni-Co合金层24接合的部分)具有凹形状。此外，电子部件容纳用封装100中的电子部件容纳部件20a具有与上述电子部件容纳部件20同样的构造，因此省略详细的说明。
接着，参照图1～图4，说明本实施方式的电子部件容纳用封装的制造工艺。
首先，将图1所示的气密密封用盖10的Sn镀层5侧配置在图2所示的电子部件容纳部件20的Au层25上。然后，如图4所示，在此状态下通过进行加热，使由Au镀层4和Sn镀层5构成的焊料层6熔融，形成Au-Sn合金层6a，并且使Au-Sn合金层6a与Ni-Co合金层24熔接。由此，阵列状的多个容纳空间内的电子部件40一次全被密封。此时，Ni从Ni镀层2向Au-Sn合金层6a扩散，形成Ni镀层2b和由Sn-Ni构成的Ni扩散层2b。由此，与密封前的焊料层6的Au的含有率相比较，Au-Sn合金层6a的Au的含有率上升。此外，凹形状的中央部分6b由于密封时熔融的Au-Sn合金从中央部分向接合部分的移动而形成。此后，利用金刚石刀片(diamond blade)等进行切割，从而分割成各个电子部件容纳用封装100。这样形成本实施方式的电子部件容纳用封装100。
在本实施方式中，如上所述，通过在Ni镀层2上形成具有10μm以下的厚度、且由Au镀层4和Sn镀层5构成的焊料层6，能够使密封时(加热后)的焊料层(具有粘接功能的Au-Sn合金层)中Au的含有率，相比于加热前的焊料层中的Au的含有率大幅提升。由此，在作为密封后的Au-Sn合金层6a希望得到Au的含有率为规定的值(80质量％左右)的合金层的情况下，能够将密封前的焊料层6中的Au的含有率设定为相比于上述规定的值大幅减小的值。从而，在本实施方式中，能够削减焊料层6中Au的使用量。具体地说，能够将Au的使用量削减26～50％。
此外，在本实施方式中，如上述所述，通过使焊料层6中Au的含有率为43质量％以上64质量％以下，能够使加热后的由Au-Sn构成的Au-Sn合金层6a中Au的含有率为63质量％以上80质量％以下。具有这样的Au的含有率的Au-Sn合金层6a，其润湿性、耐热性等作为焊料的性能良好。关于此效果，通过后述的实验结果进行了验证。
此外，在本实施方式中，如上所述，通过使Au层与Sn层的膜厚比为0.30以上0.63以下，能够使密封后(加热后)的Au-Sn合金层6a的Au的含有率为63质量％以上80质量％以下。
(实施例)
接着，对为了确认上述的一实施方式的气密密封用盖10的效果而进行的比较实验进行说明。首先，通过改变气密密封用盖10的焊料层6中的Au镀层4和Sn镀层5的膜厚比而变更Au的含有率，对检验这些气密密封用盖10的密封性的比较实验进行说明。在此比较实验中，制作了对应本实施方式的实施例1～4的试样和比较例1～6的试样。
实施例1～4的试样以作为设定值的Au的含有率分别为45质量％、50质量％、55质量％、和60质量％的方式制作。此外，比较例1～6的试样以作为设定值的Au的含有率分别为20质量％、30质量％、40质量％、70质量％、80质量％、和90质量％的方式制作。而且，这些试样(实施例1～4和比较例1～6)以作为设定值的焊料层6的膜厚为约7μm的方式制作。另外，实施例1～4的试样和比较例1～6的试样除了以Au的含有率不同的方式制作这一点以外，其他制作条件均相同。
针对这些试样，作为加热前的评价，对Au镀层4和Sn镀层5的膜厚在多个测定点进行了测定。而且对由Au镀层4和Sn镀层5构成的焊料层6的膜厚(总厚度)进行了测定。此外，根据Au镀层4和Sn镀层5的膜厚的测定值计算出焊料层6中Au的含有率。此外，根据Au镀层4和Sn镀层5的膜厚的测定值计算出焊料层6中Au镀层5与Sn镀层4的膜厚比。这些结果如图5所示。
此外，针对这些试样，作为加热后的评价，假定使气密密封用盖10在300℃下密封电子部件容纳部件20，对焊料层6的熔融温度(一次熔融温度)进行测定。而且，针对该密封后的试样，假定密封后在260℃下安装电子部件40，对合金层6a的熔融温度(二次熔融温度)进行测定。而且，利用EDX(Energy Dispersive X-ray spectrometer：能量色散X射线分光计)对一次熔融后的气密密封用盖10中Au的含有率进行测定。它们的结果作为加热后评价表示在图5中。
此外，针对这些试样，与上述实施方式同样地，使用将各试样冲压为50mm×50mm的尺寸而得的材料对阵列状的电子部件容纳部件20进行密封，之后切割成1.4mm×1.2mm的尺寸。针对这些密封后的试样，作为封装(PKG)的密封性评价，观察其润湿性。而且，将这些密封后的试样，加热至作为电子部件40的安装温度的260℃，评价其耐热性。它们的结果作为PKG密封性评价表示在图5中。
在此，润湿性是，对将PKG和气密密封用盖10在300℃的氮气氛中加热15分钟而进行密封的情况下的润湿性，以○、×和△进行评价。○表示由Au-Sn合金层6a完全覆盖电子部件容纳部件20的Ni-Co合金层24，且截面的角部(fillet)形状为平滑的R形状、没有较大的凹部。此外，×表示Au-Sn合金层6a只覆盖了电子部件容纳部件20的Ni-Co合金层24的一部分，且在截面的角部形状的整个面形成凹凸状。此外，△表示由Au-Sn合金层6a几乎完全覆盖电子部件容纳部件20的Ni-Co合金层24，但存在一部分未覆盖的部位，且截面的角部形状的大部分为平滑的R形状，但一部分形成有凹部。
此外，关于耐热性，以DTA(Differential thermal analysis：差热分析)对上述密封后的PKG进行熔点(二次熔融温度)的测定，如果熔点为260℃以上则评价为○，如果熔点低于260℃则评价为×。
如图5所示，实际上制作成的试样中，焊料层6的膜厚为5.0μm以上7.6μm以下(平均5.6μm以上7.0μm以下)，特别是实施例1～4的试样的焊料层6的膜厚为7.6μm以下(平均7.0μm以下)。
此外，实施例1～4的Au镀层4与Sn镀层5的膜厚比为0.30以上0.63以下，比较例1～3的膜厚比为0.27以下，比较例4～6的膜厚比为0.97以上。
此外，实施例1～4的焊料层6(加热前)中Au的含有率为43质量％以上64质量％以下(平均44质量％以上63质量％以下)。比较例1～3的焊料层6(加热前)中Au的含有率为16质量％以上43质量％以下(平均18质量％以上41质量％以下)。比较例4～6的焊料层6(加热前)中Au的含有率为70质量％以上89质量％以下(平均72质量％以上87质量％以下)。
此外，实施例1～4和比较例1～5的一次熔融温度为约200℃～220℃，比较例6的一次熔融温度为280℃。此外，实施例1～4和比较例1～6的二次熔融温度为280℃以上。
此外，实施例1～4的加热后的合金层6a的Au的含有率为63质量％以上80质量％以下，比较例1～3的Au的含有率为60质量％以下，比较例4～6的Au的含有率为87质量％以上。此外，加热前的焊料层6中Au的含有率和加热后的合金层6a中Au的含有率的关系表示在图6中。此外，合金层6a中Au的含有率相比于焊料层6中Au的含有率的上升率表示在图7中。
首先，如图5和图7所示，已知加热后(一次熔融后)的合金层6a的Au的含有率相比于加热前的焊料层6的Au的含有率大幅上升(在实施例1～4中为27％～43％)。认为这是出于以下的理由。即，当加热由Au镀层4和Sn镀层5构成的焊料层6时，形成由Au-Sn构成的合金层6a，并且Ni从Ni镀层2a向该合金层6a扩散。此时，因为Ni与Sn比Ni与Au更容易结合，所以合金层6a中的Sn向含有Ni的Ni镀层2a侧移动，在Ni镀层2a的上表面形成主要含有Ni-Sn的扩散层2b。从而，与Sn向扩散层2b移动的量相对应地，合金层6a中的Sn变少，因此，合金层6a中的Au的含有率上升。而且，在本实施例中加热前的由Au镀层4和Sn镀层5构成的焊料层6的厚度被很薄地形成为约5μm～约7.6μm，因此与焊料层6的厚度较大的情况相比较，焊料层6所含有的Au和Sn的量也变小，但形成扩散层2b的Sn的量不变。于是，在本实施例这样的焊料层6的厚度较小(约5μm～约7.6μm)的情况下，与焊料层的厚度较大(大于10μm)的情况相比较，密封前(加热前)的焊料层6所含有的Sn中在密封后(加热后)形成扩散层2b的Sn的量的比例大幅增加，而且加热后的Au-Sn合金层6a所含有的Sn的比例(含有率)大幅减少。从而，认为密封后(加热后)的Au-Sn合金层6a中Au的含有率相比于加热前的焊料层6中Au的含有率大幅上升。
此外，如图5和图7所示，已知焊料层6的Au的含有率越小(Sn的含有率越大)，Au的含有率的上升率变得越大。认为这是出于以下的理由。即，焊料层6中Sn的量越大，Ni扩散层2b越容易生长，因此，相应的合金层6a的Sn变少，于是合金层6a的Au的含有率的上升率变大。另外，在焊料层6的厚度大于10μm的情况下，焊料层6所含有的Sn中形成Ni扩散层2b的Sn的比例变小，因此，密封后(加热后)的Au-Sn合金层6a中Sn的含有率相对于密封前(加热前)的焊料层6中Sn的含有率的变化幅度(减小幅度)变小，Au的含有率的上升效果变小。
此外，焊料层6的厚度必须为3μm以上。在本发明中，在加热后由Ni镀层2a的Ni和焊料层6的Sn生长1μm以上的扩散层2b。于是，在焊料层6的厚度低于3μm的情况下无法正常地接合。
此外，如图5所示，已知在实施例1～4中，密封后(加热后)的气密性良好、润湿性良好。认为这是出于以下的理由。即，一直以来已知的是处于共晶点(Au的含有率为80质量％)的组成的Au-Sn合金具有良好的润湿性，在实施例1～4中，密封后(加热后)的组成具有接近共晶点的组成，因此具有良好的润湿性。
此外已知，是在实施例1～4中，特别是实施例2和3相比于实施例1和4润湿性更好。此外，如图5所示，已知密封后(加热后)的组成偏离共晶点的比较例1～3、和密封后(加热后)的组成(Au的含有率)超过80质量％的比较例4～6的润湿性差。认为这是出于以下的理由。即，关于比较例1和2，因为Sn的含有量较多，所以密封时(加热时)扩散层2b在Au-Sn合金层6a的整个面推进。此外，关于比较例3，如图6所示，熔点为309℃，因此在密封温度(300℃)不能够充分熔融。此外，关于比较例4～6，如图6所示，Au的含有率超过80质量％时液相线的倾斜度急剧增大，熔点变高，并且生成化合物Au5Sn，从而导致润湿性变差。此外，与实施例2和3相比较，实施例4的试样的润湿性不佳，这是因为，实施例4的密封后(加热后)Au的含有率为80质量％，此值是多个点的测定值的平均值，因此存在超过80质量％的位置。
此外，实施例1～4和比较例1～6的密封后的融点即二次熔融开始温度均大于280℃，因此，在安装电子部件时的加热时(260℃)能够不发生再熔融而保持气密性。
此外，与在将阵列状的电子部件容纳部件一并密封后进行切割的上述实施例不同，将实施例1～4和比较例1～6的试样(气密密封用盖)冲压成2.5mm×2.0mm的尺寸，利用该气密密封用盖对具有相同的2.5mm×2.0mm的尺寸的电子部件容纳部件进行密封，在这样的例子中，也能够得到与上述实施例同样的结果。
另外，上述结果不仅会被焊料层6中Au的含有率(Au镀层4与Sn镀层5的膜厚比)影响，也会被焊料层6的膜厚所影响，因此，需要研究与焊料层6的膜厚相对应的Au的含有率(Au镀层4与Sn镀层5的膜厚比)。
另外，本次公开的实施方式和实施例，所有的方面均是例示，应该理解为并非限定。本发明的范围不是由上述实施方式和实施例的说明表示，而由权利要求的范围表示，还包括在与权利要求的范围均等的意义和范围内的各种变更。
例如，在上述实施方式中，表示了叠层作为Au层和Sn层的Au镀层和Sn镀层的例子，但本发明并不限定于此，Au层和Sn层也可以不是镀层。
此外，在上述实施方式中，表示了各叠层一层Au镀层和Sn镀层的例子，但本发明并不限定于此，也可以通过叠层多层Au镀层和Sn镀层，形成具有10μm以下的厚度的焊料层。
此外，在上述实施方式中，表示了形成由Au镀层和Sn镀层构成的焊料层的例子，但本发明并不限定于此，也可以形成由Au-Sn合金层构成的焊料层。
此外，在电子部件容纳部件的钨层的上表面上形成有Au层的情况下，或者在钨层和Ni-Co层的上表面上形成有Au层的情况下，可以在考虑该Au层的Au的量的基础上决定气密密封用盖的焊料层中Au的含有率。在此情况下，电子部件容纳部件上的Au层，不仅向Au-Sn合金层扩散，也与钨层或Ni-Co合金层形成金属化层，因此也有必要考虑这一点。

Claims (20)

1.一种气密密封用盖(10)，其在包括用于容纳电子部件(40)的电子部件容纳部件(20)的电子部件容纳用封装(100)中使用，该气密密封用盖(10)的特征在于，包括：
基材(1)；
在所述基材的表面上形成的含有Ni的基底层(2)；和
在所述基底层上形成、具有3μm以上10μm以下的厚度且由Au和Sn构成的焊料层(6)，
所述焊料层中Au的含有率为43质量％以上64质量％以下。
2.如权利要求1所述的气密密封用盖，其特征在于：
所述焊料层的厚度为7.6μm以下。
3.如权利要求1所述的气密密封用盖，其特征在于：
所述焊料层中Au的含有率为49质量％以上57质量％以下。
4.如权利要求1所述的气密密封用盖，其特征在于：
所述焊料层中Au的含有率的平均值为44质量％以上63质量％以下。
5.如权利要求1所述的气密密封用盖，其特征在于：
所述焊料层由Au层和Sn层构成。
6.如权利要求5所述的气密密封用盖，其特征在于：
所述Au层与所述Sn层的膜厚比为0.30以上0.63以下。
7.如权利要求5所述的气密密封用盖，其特征在于：
所述Au层和所述Sn层分别包括Au镀层(4)和Sn镀层(5)。
8.如权利要求5所述的气密密封用盖，其特征在于：
所述焊料层由在所述基底层上形成的一个所述Au层和一个所述Sn层构成。
9.如权利要求8所述的气密密封用盖，其特征在于：
所述Au层在所述基底层的表面上形成，
所述Sn层在所述Au层的表面上形成。
10.一种电子部件容纳用封装(100)，其特征在于，包括：
气密密封用盖(10)，其包括：基材(1)；在所述基材的表面上形成的含有Ni的基底层(2)；和在所述基底层上形成、具有3μm以上10μm以下的厚度且由Au和Sn构成的焊料层(6)，所述焊料层中Au的含有率为43质量％以上64质量％以下；和
电子部件容纳部件(20)，该电子部件容纳部件(20)使用所述气密密封用盖并通过焊接被密封，用于容纳电子部件(40)。
11.如权利要求10所述的电子部件容纳用封装，其特征在于：
密封所述电子部件容纳部件的所述气密密封用盖包括：
通过所述基底层的Ni向所述焊料层的Sn中扩散而形成的扩散层(2b)；和
在所述扩散层的表面上形成、由Au-Sn合金构成的焊料合金层(6a)。
12.如权利要求11所述的电子部件容纳用封装，其特征在于：
所述焊料合金层所含有的Au的含有率为63质量％以上80质量％以下。
13.一种电子部件容纳用封装的制造方法，其特征在于，包括：
准备气密密封用盖(10)的工序，该气密密封用盖(10)包括：基材(1)；在所述基材的表面上形成的含有Ni的基底层(2)；和在所述基底层上形成、具有3μm以上10μm以下的厚度且由Au和Sn构成的焊料层(6)，所述焊料层中Au的含有率为43质量％以上64质量％以下；和
通过对所述气密密封用盖和容纳电子部件(40)的电子部件容纳部件(20)进行加热，使用所述气密密封用盖并通过焊接对所述电子部件容纳部件进行密封的工序。
14.如权利要求13所述的电子部件容纳用封装的制造方法，其特征在于：
密封所述电子部件容纳部件的所述气密密封用盖包括：
通过所述基底层的Ni向所述焊料层的Sn中扩散而形成的扩散层(2b)；和
在所述扩散层的表面上形成、并由Au-Sn合金构成的焊料合金层(6a)。
15.如权利要求14所述的电子部件容纳用封装的制造方法，其特征在于：
所述焊料合金层所含有的Au的含有率为63质量％以上80质量％以下。
16.如权利要求13所述的电子部件容纳用封装的制造方法，其特征在于：
所述焊料层中Au的含有率为49质量％以上57质量％以下。
17.如权利要求13所述的电子部件容纳用封装的制造方法，其特征在于：
所述焊料层中Au的含有率的平均值为44质量％以上63质量％以下。
18.如权利要求13所述的电子部件容纳用封装的制造方法，其特征在于：
所述焊料层由Au层和Sn层构成。
19.如权利要求18所述的电子部件容纳用封装的制造方法，其特征在于：
所述Au层与所述Sn层的膜厚比为0.30以上0.63以下。
20.如权利要求18所述的电子部件容纳用封装的制造方法，其特征在于：
所述Au层和所述Sn层分别包括Au镀层和Sn镀层。
CN2008800062335A 2007-02-26 2008-02-19 气密密封用盖、电子部件容纳用封装和电子部件容纳用封装的制造方法 Active CN101622706B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007046243 2007-02-26
JP046243/2007 2007-02-26
PCT/JP2008/052682 WO2008105258A1 (ja) 2007-02-26 2008-02-19 気密封止用キャップ、電子部品収納用パッケージおよび電子部品収納用パッケージの製造方法

Publications (2)

Publication Number Publication Date
CN101622706A CN101622706A (zh) 2010-01-06
CN101622706B true CN101622706B (zh) 2011-05-18

Family

ID=39721094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800062335A Active CN101622706B (zh) 2007-02-26 2008-02-19 气密密封用盖、电子部件容纳用封装和电子部件容纳用封装的制造方法

Country Status (7)

Country Link
US (1) US8551623B2 (zh)
JP (1) JP5329390B2 (zh)
KR (1) KR101409096B1 (zh)
CN (1) CN101622706B (zh)
CH (1) CH698772B1 (zh)
DE (1) DE112008000483T5 (zh)
WO (1) WO2008105258A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1024913A (ja) * 1996-07-10 1998-01-27 Takeda Giken Kogyo:Kk 熱風による加熱方法とその装置
JP5538974B2 (ja) * 2010-03-26 2014-07-02 セイコーインスツル株式会社 電子デバイスパッケージの製造方法及び電子デバイスパッケージ
WO2012165647A1 (en) * 2011-06-01 2012-12-06 Canon Kabushiki Kaisha Semiconductor device
JP6167494B2 (ja) * 2012-09-26 2017-07-26 セイコーエプソン株式会社 電子デバイス用容器の製造方法、電子デバイスの製造方法、電子デバイス、電子機器及び移動体機器
JP5708692B2 (ja) * 2013-03-28 2015-04-30 Tdk株式会社 電子デバイス用の接合構造及び電子デバイス
JP2015192097A (ja) * 2014-03-28 2015-11-02 住友電工デバイス・イノベーション株式会社 電子部品搭載用パッケージ
JP6477421B2 (ja) 2015-10-29 2019-03-06 三菱電機株式会社 半導体装置
TWI651872B (zh) * 2017-09-21 2019-02-21 張勝翔 一種紫外線發光二極體晶片封裝結構

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264495A (zh) * 1997-07-14 2000-08-23 因芬尼昂技术股份公司 制备芯片－基片－连接的方法和设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3480412A (en) * 1968-09-03 1969-11-25 Fairchild Camera Instr Co Method of fabrication of solder reflow interconnections for face down bonding of semiconductor devices
JPH0741159Y2 (ja) * 1988-10-07 1995-09-20 日本特殊陶業株式会社 気密封止型セラミックパッケージ
JP3578286B2 (ja) 1994-12-16 2004-10-20 日立プリンティングソリューションズ株式会社 金属部材の接合方法、Ａｕ−Ｓｎろう付け用インサート材、インクジェットプリンタ
US5744752A (en) * 1995-06-05 1998-04-28 International Business Machines Corporation Hermetic thin film metallized sealband for SCM and MCM-D modules
JP2000068396A (ja) 1998-08-26 2000-03-03 Sumitomo Metal Mining Co Ltd ハーメチックシール用カバー
JP2001345394A (ja) 2000-06-01 2001-12-14 Azuma Denka:Kk 電子素子パッケージ用封止キャップ
JP2002009186A (ja) 2000-06-22 2002-01-11 Azuma Denka:Kk 電子素子パッケージ用封止キャップ
JP2003229504A (ja) 2002-02-05 2003-08-15 Yoshikawa Kogyo Co Ltd 電子部品用中空パッケージの蓋材の製造方法
JP2005353885A (ja) 2004-06-11 2005-12-22 Seiko Epson Corp 電子デバイスの製造方法
JP4285753B2 (ja) * 2004-06-21 2009-06-24 田中貴金属工業株式会社 ハーメチックシールカバー及びその製造方法
JP4636849B2 (ja) * 2004-10-22 2011-02-23 株式会社徳力本店 封止材料
JP4761757B2 (ja) * 2004-11-19 2011-08-31 株式会社徳力本店 封止材料の製造方法
JP4618790B2 (ja) * 2005-04-07 2011-01-26 田中貴金属工業株式会社 ハーメチックシールカバー及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1264495A (zh) * 1997-07-14 2000-08-23 因芬尼昂技术股份公司 制备芯片－基片－连接的方法和设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2006-294743A 2006.10.26
JP特开平8-168889A 1996.07.02

Also Published As

Publication number Publication date
US8551623B2 (en) 2013-10-08
JPWO2008105258A1 (ja) 2010-06-03
JP5329390B2 (ja) 2013-10-30
CN101622706A (zh) 2010-01-06
CH698772B1 (de) 2011-04-15
KR20090127251A (ko) 2009-12-10
KR101409096B1 (ko) 2014-06-17
DE112008000483T5 (de) 2010-01-28
US20100104887A1 (en) 2010-04-29
WO2008105258A1 (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
CN101622706B (zh) 气密密封用盖、电子部件容纳用封装和电子部件容纳用封装的制造方法
JP4722859B2 (ja) 気密封止用キャップ、気密封止用キャップの製造方法および電子部品収納用パッケージ
US6352195B1 (en) Method of forming an electronic package with a solder seal
US7919908B2 (en) Piezoelectric resonator device
JPH07221217A (ja) 半導体パッケージ用リッドおよび半導体パッケージ
JP2008155221A (ja) ろう材、圧電デバイス、圧電デバイスの封止方法
JP5968046B2 (ja) 半導体装置および半導体装置の製造方法
KR101686252B1 (ko) Ａｕ－Ｇａ－Ｉｎ계 납재
KR101609495B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
EP1610380B1 (en) Hermetic seal cover and manufacturing method thereof
JP2008085108A (ja) 接合構造体および電子装置
JP2007173427A (ja) セラミックパッケージ
WO2006112105A1 (ja) ハーメチックシールカバー及びその製造方法
JP3850313B2 (ja) 半導体装置
JP4332047B2 (ja) 電子装置
JP2016013942A (ja) 接合体及びその製造方法
JP2002334943A (ja) 電子部品
JP2003094194A (ja) はんだ材及び電子部品における部材の固定方法
KR100593887B1 (ko) 세라믹패키지의 ｉｃ칩 실링구조
JPH0410458A (ja) 半導体集積回路装置の製造方法および製造装置
JPH03108361A (ja) 半導体集積回路装置
WO2020137025A1 (ja) 電子制御装置
JP2022102015A (ja) パッケージ、リッド及びパッケージの製造方法
JP2002289727A (ja) 光半導体素子収納用パッケージ
JP2003142620A (ja) 電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant