JP2014178197A - 半導体集積回路及び表示パネルドライバ - Google Patents
半導体集積回路及び表示パネルドライバ Download PDFInfo
- Publication number
- JP2014178197A JP2014178197A JP2013052218A JP2013052218A JP2014178197A JP 2014178197 A JP2014178197 A JP 2014178197A JP 2013052218 A JP2013052218 A JP 2013052218A JP 2013052218 A JP2013052218 A JP 2013052218A JP 2014178197 A JP2014178197 A JP 2014178197A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- output
- switch
- pad
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 230000000644 propagated effect Effects 0.000 claims 6
- 238000012360 testing method Methods 0.000 abstract description 33
- 239000000523 sample Substances 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 15
- 230000001902 propagating effect Effects 0.000 description 8
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体集積回路1が、出力回路21、22と、出力パッド31、32と、配線61、62、71、72と、スイッチ41、42と、連絡配線81、91と、スイッチ51とを具備する。出力回路21、22は、それぞれ、出力信号A1、A2を出力する。配線61は、出力回路21の出力に接続され、配線71は、出力パッド31に接続される。スイッチ41は、配線61と配線71とを選択的に接続する。配線62は、出力回路22の出力に接続され、配線72は、出力パッド32に接続されている。スイッチ42は、配線62と配線72とを選択的に接続する。連絡配線81は、配線71に接続され、連絡配線91は、配線62に接続される。スイッチ51は、連絡配線81、91を選択的に接続する。
【選択図】図2
Description
1a、1b:長辺
1c、1c:短辺
2 :出力アンプ
3 :出力パッド
4、5 :スイッチ
6、7 :配線
8、9 :連絡配線
11 :入力パッド
12 :コントロール回路
13、14:アナログ回路
15 :スイッチ領域
16 :ESD保護素子領域
17、18:ESD保護素子
21 :配線領域
22、22A:回路領域
23 :入力パッド領域
30 :スイッチ領域
101 :半導体集積回路
102 :出力アンプ
103 :出力パッド
104〜109:スイッチ
A1〜A4:出力信号
N100 :ノード
N11 :ノード
N12 :ノード
N13 :ノード
N21 :ノード
N22 :ノード
N23 :ノード
N31 :ノード
N32 :ノード
VDD :電源端子
Claims (11)
- 第1出力信号を出力する第1出力回路と、
第2出力信号を出力する第2出力回路と、
第1パッドと、
第2パッドと、
前記第1出力回路の出力に接続された第1配線と、
前記第1パッドに接続された第2配線と、
前記第1配線と前記第2配線とを電気的に接続し、又は、切り離すための第1スイッチと、
前記第2出力回路の出力に接続された第3配線と、
前記第2パッドに接続された第4配線と、
前記第3配線と前記第4配線とを電気的に接続し、又は、切り離すための第2スイッチと、
前記第2配線に接続された第1連絡配線と、
前記第3配線に接続された第2連絡配線と、
前記第1連絡配線と前記第2連絡配線とを電気的に接続し、又は、切り離すための第3スイッチ
とを具備する
半導体集積回路。 - 請求項1に記載の半導体集積回路であって、
前記第3配線と前記第2連絡配線とは、前記第3配線上の第1ノードで接続され、
前記第1ノードから前記第2パッドまで信号が伝搬される経路の長さが、前記第2出力回路の出力から前記第1ノードまで信号が伝搬される経路の長さよりも短い
半導体集積回路。 - 請求項1に記載の半導体集積回路であって、
更に、
第3出力信号を出力する第3出力回路と、
第3パッドと、
前記第3出力回路の出力に接続された第5配線と、
前記第3パッドに接続された第6配線と、
前記第5配線と前記第6配線とを電気的に接続し、又は、切り離すための第4スイッチと、
前記第2配線に電気的に接続された第3連絡配線と、
前記第5配線に接続された第4連絡配線と、
前記第3連絡配線と前記第4連絡配線とを電気的に接続し、又は、切り離すための第5スイッチ
とを具備する
半導体集積回路。 - 請求項3に記載の半導体集積回路であって、
前記第3配線と前記第2連絡配線とは、前記第3配線上の第1ノードで接続され、
前記第1ノードから前記第2パッドまで信号が伝搬される経路の長さが、前記第2出力回路の出力から前記第1ノードまで信号が伝搬される経路の長さよりも短く、
前記第5配線と前記第4連絡配線とは、前記第5配線上の第2ノードで接続され、
前記第2ノードから前記第3パッドまで信号が伝搬される経路の長さが、前記第3出力回路の出力から前記第2ノードまで信号が伝搬される経路の長さよりも短い
半導体集積回路。 - 請求項1又は2に記載の半導体集積回路であって、
更に、
前記第1パッドに隣接して配置された第1スイッチ領域と、
前記第2パッドに隣接して配置された第2スイッチ領域
を具備し、
前記第1スイッチは、前記第1スイッチ領域に設けられ、
前記第2スイッチは、前記第2スイッチ領域に設けられ、
前記第3スイッチは、前記第1スイッチ領域又は前記第2スイッチ領域のいずれかに設けられる
半導体集積回路。 - 請求項5に記載の半導体集積回路であって、
更に、
前記第2配線に接続される第1ESD保護素子が配置された第1ESD保護素子領域と、
前記第4配線に接続される第2ESD保護素子が配置された第2ESD保護素子領域
とを具備し、
前記第1スイッチ領域は、前記第1パッドに第1方向に隣接して配置され、
前記第1スイッチ領域と前記第1パッドとは、前記第1ESD保護素子領域に前記第1方向に垂直な第2方向に隣接して配置され、
前記第2スイッチ領域は、前記第2パッドに前記第1方向に隣接して配置され、
前記第2スイッチ領域と前記第2パッドとは、前記第2ESD保護素子領域に前記第2方向に隣接して配置された
半導体集積回路。 - 請求項3又は4に記載の半導体集積回路であって、
更に、
前記第1パッドに隣接して配置された第1スイッチ領域と、
前記第2パッドに隣接して配置された第2スイッチ領域と、
前記第3パッドに隣接して配置された第3スイッチ領域
を具備し、
前記第1スイッチは、前記第1スイッチ領域に設けられ、
前記第2スイッチは、前記第2スイッチ領域に設けられ、
前記第3スイッチは、前記第1スイッチ領域又は前記第2スイッチ領域のいずれかに設けられ、
前記第4スイッチは、前記第3スイッチ領域に設けられ、
前記第5スイッチは、前記第1スイッチ領域、前記第2スイッチ領域又は前記第3スイッチ領域のいずれかに設けられる
半導体集積回路。 - 請求項7に記載の半導体集積回路であって、
更に、
前記第2配線に接続される第1ESD保護素子が配置された第1ESD保護素子領域と、
前記第4配線に接続される第2ESD保護素子が配置された第2ESD保護素子領域と、
前記第6配線に接続される第3ESD保護素子が配置された第3ESD保護素子領域
とを具備し、
前記第1スイッチ領域は、前記第1パッドに第1方向に隣接して配置され、
前記第1スイッチ領域と前記第1パッドとは、前記第1ESD保護素子領域に前記第1方向に垂直な第2方向に隣接して配置され、
前記第2スイッチ領域は、前記第2パッドに前記第1方向に隣接して配置され、
前記第2スイッチ領域と前記第2パッドとは、前記第2ESD保護素子領域に前記第2方向に隣接して配置され、
前記第3スイッチ領域は、前記第3パッドに前記第1方向に隣接して配置され、
前記第3スイッチ領域と前記第3パッドとは、前記第3ESD保護素子領域に前記第2方向に隣接して配置された
半導体集積回路。 - 請求項7又は8に記載の半導体集積回路であって、
前記第3スイッチ及び前記第5スイッチは、前記第1スイッチ領域、前記第2スイッチ領域及び前記第3スイッチ領域の異なる2つに設けられる
半導体集積回路。 - 第1出力信号を出力する第1出力回路と、
第2出力信号を出力する第2出力回路と、
表示パネルの第1ラインに接続される第1パッドと、
前記表示パネルの第2ラインに接続される第2パッドと、
前記第1出力回路の出力に接続された第1配線と、
前記第1パッドに接続された第2配線と、
前記第1配線と前記第2配線とを電気的に接続し、又は、切り離すための第1スイッチと、
前記第2出力回路の出力に接続された第3配線と、
前記第2パッドに接続された第4配線と、
前記第3配線と前記第4配線とを電気的に接続し、又は、切り離すための第2スイッチと、
前記第2配線に接続された第1連絡配線と、
前記第3配線に接続された第2連絡配線と、
前記第1連絡配線と前記第2連絡配線とを電気的に接続し、又は、切り離すための第3スイッチ
とを具備する
表示パネルドライバ。 - 請求項10に記載の表示パネルドライバであって、
更に、
第3出力信号を出力する第3出力回路と、
前記表示パネルの第3ラインに接続される第3パッドと、
前記第3出力回路の出力に接続された第5配線と、
前記第3パッドに接続された第6配線と、
前記第5配線と前記第6配線とを電気的に接続し、又は、切り離すための第4スイッチと、
前記第2配線に電気的に接続された第3連絡配線と、
前記第5配線に接続された第4連絡配線と、
前記第3連絡配線と前記第4連絡配線とを電気的に接続し、又は、切り離すための第5スイッチ
とを具備する
表示パネルドライバ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013052218A JP6199584B2 (ja) | 2013-03-14 | 2013-03-14 | 半導体集積回路及び表示パネルドライバ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013052218A JP6199584B2 (ja) | 2013-03-14 | 2013-03-14 | 半導体集積回路及び表示パネルドライバ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014178197A true JP2014178197A (ja) | 2014-09-25 |
JP6199584B2 JP6199584B2 (ja) | 2017-09-20 |
Family
ID=51698303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013052218A Expired - Fee Related JP6199584B2 (ja) | 2013-03-14 | 2013-03-14 | 半導体集積回路及び表示パネルドライバ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6199584B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110581127A (zh) * | 2018-06-11 | 2019-12-17 | 爱思开海力士有限公司 | 包括静电放电保护电路的半导体集成电路装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001345387A (ja) * | 2000-01-11 | 2001-12-14 | Texas Instr Inc <Ti> | 集積回路のための入出力アーキテクチャ |
JP2005182042A (ja) * | 2003-12-17 | 2005-07-07 | Samsung Electronics Co Ltd | 消費電流を減少させうるソースラインドライバ回路及び方法 |
US20070226569A1 (en) * | 2005-11-28 | 2007-09-27 | Samsung Electronics Co., Ltd. | Film-type semiconductor package and method using test pads shared by output channels, and test device, semiconductor device and method using patterns shared by test channels |
JP2011060117A (ja) * | 2009-09-11 | 2011-03-24 | Renesas Electronics Corp | 半導体集積回路設計支援装置および半導体集積回路の設計方法 |
JP2012112960A (ja) * | 2010-11-24 | 2012-06-14 | Samsung Electronics Co Ltd | マルチチャネル半導体装置及びそれを具備したディスプレイ装置 |
WO2012137708A1 (ja) * | 2011-04-05 | 2012-10-11 | シャープ株式会社 | 半導体装置及びその検査方法 |
JP2012233966A (ja) * | 2011-04-28 | 2012-11-29 | Renesas Electronics Corp | 表示装置の駆動回路及びそのテスト制御方法 |
-
2013
- 2013-03-14 JP JP2013052218A patent/JP6199584B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001345387A (ja) * | 2000-01-11 | 2001-12-14 | Texas Instr Inc <Ti> | 集積回路のための入出力アーキテクチャ |
JP2005182042A (ja) * | 2003-12-17 | 2005-07-07 | Samsung Electronics Co Ltd | 消費電流を減少させうるソースラインドライバ回路及び方法 |
US20070226569A1 (en) * | 2005-11-28 | 2007-09-27 | Samsung Electronics Co., Ltd. | Film-type semiconductor package and method using test pads shared by output channels, and test device, semiconductor device and method using patterns shared by test channels |
JP2011060117A (ja) * | 2009-09-11 | 2011-03-24 | Renesas Electronics Corp | 半導体集積回路設計支援装置および半導体集積回路の設計方法 |
JP2012112960A (ja) * | 2010-11-24 | 2012-06-14 | Samsung Electronics Co Ltd | マルチチャネル半導体装置及びそれを具備したディスプレイ装置 |
WO2012137708A1 (ja) * | 2011-04-05 | 2012-10-11 | シャープ株式会社 | 半導体装置及びその検査方法 |
JP2012233966A (ja) * | 2011-04-28 | 2012-11-29 | Renesas Electronics Corp | 表示装置の駆動回路及びそのテスト制御方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110581127A (zh) * | 2018-06-11 | 2019-12-17 | 爱思开海力士有限公司 | 包括静电放电保护电路的半导体集成电路装置 |
CN110581127B (zh) * | 2018-06-11 | 2023-08-29 | 爱思开海力士有限公司 | 包括静电放电保护电路的半导体集成电路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6199584B2 (ja) | 2017-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113963622B (zh) | 一种显示面板和显示装置 | |
KR102145390B1 (ko) | 정전기 방전 회로를 포함하는 표시 장치 | |
US7274352B2 (en) | Combining detection circuit for a display panel | |
TWI435093B (zh) | 顯示面板的檢測電路 | |
KR100487530B1 (ko) | 테스트 소자 그룹이 구비된 반도체 소자 | |
US5859442A (en) | Circuit and method for configuring a redundant bond pad for probing a semiconductor | |
JP2008021848A (ja) | ウェハおよび半導体装置のテスト方法 | |
JPH03180936A (ja) | 内部バスのテスト回路 | |
CN112599058B (zh) | 一种显示面板、显示装置和显示面板的修护方法 | |
US10101365B2 (en) | Semiconductor module, electrical connector, and inspection apparatus | |
JP6484310B2 (ja) | テスト用回路板及びその操作方法 | |
WO2006011292A1 (ja) | 半導体装置 | |
KR20010027863A (ko) | 여러번의 프로빙 및 안정된 본딩을 허용하는 패드를 갖는 집적회로 장치 | |
US20120033335A1 (en) | ESD Protection Scheme for Integrated Circuit Having Multi-Power Domains | |
JP6199584B2 (ja) | 半導体集積回路及び表示パネルドライバ | |
TWI387024B (zh) | 半導體裝置以及修改積體電路的方法 | |
CN107801291B (zh) | 静电放电保护装置及静电放电的保护方法 | |
JP2012163466A (ja) | 半導体装置 | |
US10847433B2 (en) | Apparatuses and methods for coupling contact pads to a circuit in a semiconductor device | |
CN113013143B (zh) | 一种晶圆及测试板卡 | |
JP7386425B2 (ja) | 接続装置 | |
JP2008028251A (ja) | 半導体デバイス検査装置 | |
JP4056805B2 (ja) | 半導体装置、およびその試験方法 | |
JP2010062266A (ja) | 半導体モジュール | |
JP4320285B2 (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170726 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170824 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6199584 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |