JP2014138423A - 抵抗分圧器を有するスイッチ装置 - Google Patents

Abstract

【課題】ＦＥＴのボディを不定の電圧に浮遊させることの無いスイッチを提供する。
【解決手段】一以上の電界効果トランジスタＦＥＴ１０４を含むスイッチ装置において、抵抗分圧器１３２は、ＦＥＴ１０４のゲート端子１２０とボディ端子１２４との電気的に間の位置においてＦＥＴ１０４に接続される、第１抵抗１３６および第２抵抗１４０を備える。ＦＥＴ１０４は、ｎ型ＭＯＳＦＥＴであってもよいし、ｐ型ＭＯＳＦＥＴであってもよい。第１抵抗１３６は、グランド１４４に接続される第１接続部と、ボディ端子１２４に接続される第２接続部とを備えてもよい。第２抵抗１４０は、ボディ端子１２４に接続される第１接続部と、ゲート端子１２０に接続される第２接続部とを備えてもよい。
【選択図】図１

Description

本開示の実施の形態は、一般に回路分野に関し、特に、電界効果トランジスタ（ＦＥＴ）を用いたスイッチ装置に関する。

無線周波数（ＲＦ）スイッチ装置は、多用途に用いられており、例えば、ＲＦ信号を選択的に通過させるための無線周波数システムに用いられる。ＦＥＴを含むスイッチ装置において、ＦＥＴをオン状態にバイアスするために、ゲート端子へのバイアス電圧の印加が必要とされうる。いくつかのケースにおいて、この印加電圧は、ＦＥＴのボディを不定の電圧に浮遊（float）させることとなりうる。

実施の形態は、例示を目的とし、添付の図面の記載に限定されないことを目的として例示される。添付の図面において同種の要素には同種の符号が付される。

種々の実施の形態に係るスイッチ装置の構成を示す回路図である。

ｎ型ＦＥＴの例を示す図である。

種々の実施の形態に係るスイッチ装置のボディ電圧を制御する方法を示すフローチャートである。

種々の実施の形態に係るスイッチ装置の構成を示す回路図である。

種々の実施の形態に係る例示的な無線通信装置の構成を示すブロック図である。

例示される実施の形態に係る様々な態様は、当業者にとって一般的に採用される用語を用いて他の当業者に本発明の本質を伝えるために示される。しかしながら、以下に示されるいくつかの要素のみを用いて代替的な実施の形態を実施しうることは、当業者にとって明らかであろう。説明のために、特定の装置または構成は、例示される実施の形態の詳細な理解を与えるために示される。しかし、当業者にとって、代替的な実施の形態を具体的な細部を省いて実施しうることは明らかであろう。他の例では、例示される実施の形態を不明確としないために、周知な特徴は除外され、もしくは単純化される。

さらに、様々な動作は、複数の個別の動作として本開示の理解を最も助ける形で順に示される。しかしながら、記載の順序は、これらの動作が必ずしも順序依存であることを示すものであるとして解釈されるべきはない。特に、これらの動作は、説明される順序で実行される必要はない。

「一つの実施の形態において」の語は、繰り返し用いられる。この語は、ほとんどの場合において、同じ実施の形態を参照するものではないが、同じ実施の形態を参照するかもしれない。「備える」、「有する」および「含む」の語は、文脈において別に規定されない限り、同義語である。

種々の実施の形態の結合に用いうる用語に対し、文脈上の明確性を与えるため、「Ａ／Ｂ」および「Ａおよび／またはＢ」の語は、（Ａ）、（Ｂ）または（ＡおよびＢ）を意味することとする。また、「Ａ、Ｂおよび／またはＣ」の語は、（Ａ）、（Ｂ）、（Ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）または（Ａ、ＢおよびＣ）を意味する。

「〜と接続される」の語は、ここでは、派生的に用いられうる。「接続される」は、以下に示す一以上の意味で用いられうる。「接続される」は、二以上の要素が物理的または電気的に直接接触することを意味しうる。しかしながら、「接続される」は、二以上の要素が互いに間接的に接触しつつ互いに協働または相互作用することも意味し、また、一つ以上の他の要素が、上述の意味で互いに接続された要素間において結合または接続されることを意味しうる。

実施の形態は、スイッチ装置またはＦＥＴを含むスイッチ回路を含んでもよい。ＦＥＴは、ボディ、ソース、ドレインおよびゲートを備えてもよい。回路は、ＦＥＴに接続される抵抗分圧器を含んでもよい。実施の形態において、抵抗分圧器は、電気的にＦＥＴのボディとグランドの間に位置し、ＦＥＴに電気的に接続される第１抵抗を備えてもよい。抵抗分圧器は、電気的にＦＥＴのボディとゲートの間に位置し、ＦＥＴに電気的に接続される第２抵抗をさらに備えてもよい。いくつかの実施の形態において、複数のＦＥＴおよび複数の抵抗分圧器は、スイッチ装置またはスイッチ回路に用いられてもよい。

図１は、種々の実施の形態に係るスイッチ回路１００を示す。スイッチ回路１００（以下、回路１００ともいう）は、電界効果トランジスタ（ＦＥＴ）を含んでもよい。ＦＥＴ１０４は、後述する図２に示されるＦＥＴのドレイン、ソース、ゲートおよびボディのそれぞれに接続される、ドレイン端子１１２、ソース端子１１６、ゲート端子１２０およびボディ端子１２４を含んでもよい。いくつかの実施の形態において、ドレイン端子１１２およびソース端子１１６は、図１に示されるように、電気的に互いに接続されてもよい。いくつかの実施の形態において、ドレイン端子１１２およびソース端子１１６の間の電気的な接続には、抵抗１２８が含まれてもよい。いくつかの実施の形態において、ＦＥＴ１０４は、エンハンスモードのＦＥＴであってもよい。追加的または代替的に、ＦＥＴ１０４は、シリコン−オン−インシュレータ（ＳＯＩ）および／またはバルク相補的金属酸化膜半導体（ＣＭＯＳ）装置であってもよい。いくつかの実施の形態において、ＦＥＴ１０４は、金属酸化膜半導体（ＭＯＳＦＥＴ）であってもよいが、他の実施の形態において、ＦＥＴ１０４は、絶縁ゲートＦＥＴ（ＩＦＦＥＴ）や金属絶縁体半導体（ＭＩＳＦＥＴ）としてもよい。

種々の実施の形態は、ＦＥＴ１０４のボディの電圧にバイアスをかけるために用いられるバイアス構造を提供する。このバイアス構造は、ここでは、ｎ型のエンハンスメントモードＦＥＴに関して説明する。しかしながら、他の実施の形態において、このバイアス構造は、ｐ型ＦＥＴのような他の種類のＦＥＴ向けの用途として、使用および／または変更（modify）されうる。

種々の実施の形態において、ＦＥＴ１０４は、後に無線周波数（ＲＦ）信号として示される伝送信号の切り替えを実現するため、「オフ」状態と「オン」状態の間で選択的に遷移しうる。例えば、ＦＥＴ１０４は、ＦＥＴ１０４が「オン」状態の場合、ＲＦ信号をソース端子１１６で受信し、ＦＥＴ１０４を通ってドレイン端子１１２へＲＦ信号を通過させてもよい。ＦＥＴ１０４は、ＦＥＴ１０４が「オフ」状態の場合、ドレイン端子１１２とソース端子１１６の間のＲＦ信号の通過を妨げてもよい。

ＦＥＴ１０４は、ＦＥＴ１０４を「オフ」状態と「オン」状態との間で遷移させるため、ゲート端子１２０において制御信号を受信してもよい。例えば、ドレイン端子１１２およびソース端子１１６の電圧に対応する、＋２．５Ｖの直流電圧がゲート端子１２０に印加されてもよい。いくつかの実施の形態において、この電圧は、デコーダ（図１に不図示）により印加されてもよい。この＋２．５Ｖの電圧は、ドレイン端子１１２とソース端子１１６の間の抵抗を極めて小さくし、その結果、ＲＦ信号がドレイン端子１１２およびソース端子１１６の間を通過できるようにすることで、ＦＥＴ１０４を「オン」にする効果を有してもよい。

正の電圧をゲート端子１２０に印加することで、ＲＦ信号がＦＥＴ１０４を通過できるようにしうる。ＦＥＴ１０４は、図２にＮＭＯＳ−ＦＥＴとして示されるように、４つの要素を一般に備えてもためである。ＦＥＴ１０４は、ドレイン端子１１２に接続されるドレイン２００と、ソース端子１１６に接続されるソース２０４と、ゲート端子１２０に接続されるゲート２０８により構成されてもよい。実施の形態において、ドレイン２００、ソース２０４およびゲート２０８は、例えば、アルミニウムまたは銅などの金属または導電性材料で構成されてもよい。実施の形態において、ドレイン２００、ソース２０４およびゲート２０８は、同じ材料または異なる材料で構成されてもよい。

ＦＥＴ１０４は、さらに、ボディ端子１２４に接続されるボディ２１２を備えてもよい。ＦＥＴ１０４は、詳細を後述するように、ドレイン２００およびボディ２１２の間に位置するｎ型のドレイン部２２０と、ソース２０４およびボディ２１２の間に位置するｎ型のソース部２２８をさらに備えてもよい。

ここで、「端子」は、一般に、ＦＥＴ１０４を構成する要素であって、ＦＥＴ１０４が回路内の別の要素と接続する接続箇所として示される。いくつかの実施の形態において、ドレイン２００およびドレイン端子１１２は、同じ要素であると考えてもよく、例えば、ＦＥＴ１０４は、ドレイン２００と回路内の要素との直接接続を通じて、回路内の別の要素と接続してもよい。他の実施の形態においては、ドレイン端子１１２は、例えば、導電性のリード線など、電気的にドレイン２００に接続される端子であってもよい。例えば、これらの他の実施の形態において、ＦＥＴ１０４は、ドレイン端子１１２を通じて回路内の別の要素と接続してもよく、このときのドレイン端子１１２は、ドレイン２００に接続される、銅などの金属のリード線や他の導電性のリード線であってもよい。同様に、ソース２０４およびソース端子１１６は、ドレイン２００およびドレイン端子１１２に関して上述したように、互いに同一であってもよいし、または、互いに電気的に接続されてもよい。同様に、ゲート２０８およびゲート端子１２０は、互いに同一であってもよいし、または、互いに電気的に接続されてもよい。最後に、ボディ２１２およびボディ端子１２４は、互いに同一であってもよいし、または、互いに接続されていてもよい。いくつかの実施の形態において、ボディ端子１２４は、ソース端子１１６に直接接続されてもよい。ここで、各要素に与えられる名称は、ＦＥＴ１０４の一つの要素を別の要素から識別するためのものであり、異なる実施の形態では異なる名称を用いるかもしれない。例えば、ＦＥＴ１０４において、ｎ型のドレイン部２２０を「ドレイン」と呼び、ｎ型のソース部２２８を「ソース」と呼ぶかもしれない。

ＦＥＴ１０４を用いる例として、直流電圧は、ゲート端子１２０に印加されるものとして説明され、同時に、ゲート端子１２０によりゲート２０８が特定の電圧を得ることとなりうるであろう。しかしながら、いくつかの実施の形態において、この直流電圧は、ゲート２０８に直接印加されてもよい。他の例として、ＲＦ信号は、ＦＥＴ１０４が「オン」のときに、ソース２０４またはソース端子１１６のいずれかにおいて受信され、ＦＥＴ１０４を通って、ドレイン２００またはドレイン端子１１２へ通過してもよい。

ボディ２１２は、ｐ型材料、例えば、シリコンやゲルマニウムなどのＩＶ族元素に、ホウ素やアルミニウムなどのＩＩＩ族元素をドープしたもので構成されてもよい。ｎ型のドレイン部２２０およびソース部２２８は、シリコンやゲルマニウムなどのＩＶ族元素に、ヒ素やリンなどのＶ属元素をドープしたもので構成されてもよい。ｎ型のドレイン部２２０およびソース部２２８は、ボディ２１２により互いに分離されてもよい。一般に、ｐ型材料は、電子が欠乏し、「電子ホール」を有すると言われる。ｎ型材料は、ｎ型材料の内外にて電流として移動することのできうる余分な電子を有し、その結果、「可動電子」を有するといわれる。

上述したように、ＦＥＴ１０４のゲート２０８は、銅やアルミニウムなどの導電性の金属で構成されてもよい。他の実施の形態において、ゲート２０８は、タンタル、タングステン、窒化タンタルより構成されてもよい。他の実施の形態において、ＦＥＴ１０４のゲート２０８は、ポリシリコン材料で構成されてもよい。ドレイン２００、ソース２０４、ゲート２０８およびボディ２１２は全て、誘電体２２４により互いに分離されてもよい。誘電体２２４は、例えば、二酸化シリコン、酸化窒化シリコン、または、ドレイン２００とソース２０４の間の電子の流れを妨げる、その他の高誘電率（High-k）の誘電材料などである。

ゲート端子１２０に正電圧が印加されることによりゲート２０８が正の電圧を得るとき、ゲート２０８とＦＥＴ１０４の他の部分との間に静電界が形成されてもよい。この正電圧は、ボディ２１２を構成するｐ型材料中の電子ホールを遠ざける一方で、ボディ２１２を構成するｐ型材料中の自由電子を引きつけうる。同時に、この正のゲート電圧は、ｎ型のドレイン部２２０およびソース部２２８中の可動電子を引きつけうる。「閾値電圧」として知られる、ドレイン２００およびソース２０４の直流電圧と比べてゲート２０８の正電圧が十分に高くなると、ボディ２１２を構成するｐ型材料における反発作用、および、ボディ２１２中の自由電子とｎ型のドレイン部２２０およびソース部２２８中の可動電子への誘引作用により、電子チャネルが形成されうる。この電子チャネルは、しばしば、「反転層」と呼ばれ、ｎ型のドレイン部２２０およびソース部２２８の間であって誘電体２２４の直下に存在しうる。言い換えれば、ｎ型のドレイン部２２０およびソース部２２８の間の電子チャネルは、ボディ２１２および誘電体２１４のちょうど間に存在しうる。いくつかの実施の形態において、ゲート端子１２０への印加電圧を増加させると、ゲート２０８の電圧が増加し、静電界の大きさが増大しうる。静電界が増大すると、電子チャネルの大きさが増え、その結果、ドレイン２００およびソース２０４の間を通過できる電流量が増加しうる。

同様に、ゲート端子１２０にはデコーダにより−２．５Ｖの電圧が印加されうる。この−２．５Ｖの電圧は、ドレイン端子１１２とソース端子１１６の間の抵抗を極めて高くし、その結果、ドレイン端子１１２およびソース端子１１６の間を信号が通過できないようにしうる。この抵抗は、ゲート端子１２０における負の電圧によりゲート２０８が負の電圧を得ることとなって、負の静電界が形成されるために高くなる。この負の静電界は、同時に、ｐ型のボディ２１２中の電子ホールを引きつけるとともに、ｎ型のドレイン部２２０およびソース部２２８中の可動電子を遠ざけて、ソース２０４およびドレイン２００の間における電子の輸送可能性を無効とする。他の実施の形態においては、ＰＭＯＳ−ＦＥＴがＮＭＯＳ−ＦＥＴの代わりに用いられてもよく、ボディ２１２はｎ型材料であってもよく、ドレイン部２２０およびソース部２２８は、ｐ型材料であってもよい。

いくつかの実施の形態において、ボディ２１２の電圧は、ゲート２０８の電圧に追随（follow）する電圧、もしくは、ゲート２０８の電圧と同様の電圧であることが望ましいかもしれない。このような電圧が望まれうる理由は、例えば、ゲート２０８またはゲート端子１２０に正電圧が印加されるときにボディ２１２が正の電圧を得たとすると、ドレイン２００およびソース２０４の間の電子チャネルが強化（enhanced）され、その結果、ＦＥＴ１０４の性能が高まるためである。同様に、ゲート２０８またはゲート端子１２０に負の電圧が印加されるときにボディ２１２が負の電圧を得たとすると、ｎ型のドレイン部２２０およびソース部２２８における反発作用が高まり、ＦＥＴ１０４の抵抗が増大し、信号のいかなる漏れも減少しうる。

いくつかのケースにおいて、ＰＭＯＳ−ＦＥＴのような能動素子がダイオードとして用いられており、ボディ端子１２４とゲート端子１２０の間においてＦＥＴ１０４と接続されている。ゲート端子１２０における電圧が負になり、例えば、−２．５Ｖとなると、ダイオードは、ボディ２１２の電圧が負になるようにするかもしれないし、多くの実施の形態において、ボディ２１２の電圧は、ゲート端子１２０における電圧に極めて近くなるかもしれない。例えば、ゲート端子１２０における電圧が−２．５Ｖであるとすると、ボディ２１２の電圧は−２．３Ｖであるかもしれない。この作用は、「ブートストラップ（bootstrapping）」と呼ばれうる。いくつかの実施の形態において、ボディ２１２の電圧がゲート端子１２０の電圧の近くに維持されることが望ましいかもしれない。他の実施の形態においては、例えば、ゲート端子１２０に印加される電圧が＋２．５Ｖまたは−２．５Ｖのときに、０．数Ｖ（１／１０Ｖの数倍）となる、小さな値だけボディ２１２の電圧が異なることが望ましいかもしれない。

しかしながら、ダイオードとしてＰＭＯＳ−ＦＥＴを用いる場合、ゲート２０８の電圧が正になると、ボディ２１２の電圧は、勝手な値となるかもしれない。この場合において、ボディ２１２の電圧は「浮遊（floating）」していると言われるかもしれない。このボディ２１２の浮遊電圧は、ボディ２１２における正確な電圧および電流がわからないと回路設計が難しくなるかもしれないため、問題となりうる。

具体的には、上述したように、ボディ２１２の電圧の増加または減少のそれぞれにより、ソース２０４およびドレイン２００の間のＲＦ信号の伝送は、強化または縮小されるかもしれない。上述したように、ゲート２０８の電圧が正のときにボディ２１２の電圧が増加すると、ｎ型のドレイン部２２０およびソース部２２８の間のチャネルはより大きくなり、より大きな電流がＦＥＴ１０４を通って流れることができるようになるかもしれない。しかしながら、ボディ２１２の電圧が何であるかがわからないと、ＦＥＴ１０４を通るＲＦ信号の電流の流れが何になりうるかを予測することが困難となるかもしれない。さらに、ボディ２１２の電圧が浮遊し制御されておらず、ボディ２１２の電圧が大きくなりすぎると、ＲＦ信号の電流が非常に大きくなるかもしれない。この大電流は、ＦＥＴ１０４を発熱させるかもしれないし、この発熱によりＦＥＴ１０４に損傷を与えるかもしれない。また、ＦＥＴ１０４を用いる回路や、ＦＥＴ１０４を用いる装置にさえも損傷を与えるかもしれない。

いくつかの実施の形態において、抵抗分圧器１３２は、ＰＭＯＳ−ＦＥＴの代わりに用いられるうる。抵抗分圧器１３２は、第１抵抗１３６および第２抵抗１４０を含んでもよい。第１抵抗１３６は、ボディ端子１２４とグランド１４４の間に位置してもよい。第２抵抗１４０は、ボディ端子１２４とゲート端子１２０の間に位置してもよい。

図１に示すように、抵抗分圧器１３２を用いることで、上述したダイオードの使用、例えば、能動的なＰＭＯＳ−ＦＥＴの使用に比べて、顕著な利益を提供しうる。具体的には、抵抗分圧器１３２は、デコーダによってゲート２０８に正の電圧または負の電圧が印加されるかに関わらず、既知の電圧となるゲート２０８の電圧に、ボディ２１２の電圧が追随できるようにしうる。言い換えれば、抵抗分圧器１３２は、ゲート２０８が正の電圧であれば、ボディ２１２の「浮遊」電圧を取り除いてもよく、代わりに、ボディ２１２の電圧を予測された値としてもよい。

さらに、ＰＭＯＳ−ＦＥＴダイオードは、ＰＭＯＳ−ＦＥＴを「オン」または「オフ」とするために追加的な電力の入力を必要としうる。抵抗分圧器１３２を用いる回路は、ＰＭＯＳ−ＦＥＴが存在しないため、受動的となり、その結果、追加的な電力の入力を必要としないかもしれない。この電力入力の減少は、回路設計を単純化し、ＦＥＴ１０４を用いる回路のコストを低減させるかもしれない。

第１抵抗１３６および第２抵抗１４０の抵抗値は、一以上のＦＥＴ１０４、ゲート端子１２０における電圧、ドレイン端子１１２における電圧、ソース端子１１６における電圧および／またはボディ２１２の電圧がゲート２０８の電圧にどの程度近接して追随することが望ましいかに関連して、具体的に選択されるかもしれない。例えば、ゲート２０８の電圧が＋２．５Ｖのときにボディ２１２の電圧が＋１．０Ｖとなることが望ましい場合、第１抵抗１３６および第２抵抗１４０の一方または双方の抵抗値は、ゲート２０８の電圧が＋２．５Ｖのときにボディ２１２の電圧が＋２．３Ｖとなることが望ましい場合と、異なるかもしれない。いくつかの実施の形態において、ゲート２０８が所定電圧にあるときのボディ２１２の電圧は、少なくとも、第２抵抗１４０に対する第１抵抗１３６の抵抗値の比率に部分的に基づくかもしれない。

図３は、種々の実施の形態に係るゲート端子（例えば、ゲート端子１２０）に電圧を印加するときのＦＥＴのボディ（例えば、ＦＥＴ１０４のボディ２１２）をバイアスする方法３００を示すフローチャートである。具体的には、ブロック３０８において、第１抵抗、例えば、第１抵抗１３６は、ボディ端子１２４とグランド１４４の間において、ＦＥＴに接続されるかもしれない。次に、ブロック３０４において、第２抵抗、例えば、第２抵抗１４０は、ゲート端子１２０とボディ端子１２４の間において、ＦＥＴ１０４に電気的に接続されるかもしれない。

第１抵抗１３６および第２抵抗１４０の抵抗値を適切に選択することで、ボディ２１２の電圧はバイアスされ、その結果、ゲート２０８またはゲート端子１２０の電圧に追随するかもしれない。言い換えれば、ボディ２１２は、ゲート端子１２０に正の電圧が印加されたときに、既知の正の電圧を有するかもしれない。逆に、ボディ２１２は、ゲート端子１２０に負の電圧が印加されたときに、既知の負の電圧を有するかもしれない。いくつかの実施の形態において、ボディ２１２の電圧は、ゲート２０８に照らして、少なくとも第１抵抗１３６および第２抵抗１４０の抵抗値の比率に部分的に基づくかもしれない。

いくつかの実施の形態において、ＦＥＴ１０４および抵抗分圧器１３２は、単位セルと呼ばれるようにして組み合わされてもよい。いくつかの実施の形態において、この単位セルは、ＦＥＴ１０４のゲート端子１２０に接続されるデコーダをさらに含んでもよい。いくつかの実施の形態において、スイッチは、複数のＦＥＴおよび抵抗分圧器を含んでもよく、言い換えれば、複数の単位セルを含んでもよい。これらの実施の形態において、複数の単位セルは、互いに直列接続されてもよい。単位セルが直列接続されることが望ましい理由は、上述したように、ＦＥＴ１０４が「オフ」となったときに、ソース端子１１６とドレイン端子１１２の間に大きな抵抗が生成されるためである。ＲＦ信号の電流が非常に大きいと、ＦＥＴ１０４は損傷するかもしれない。複数のＦＥＴを直列接続することで、大きなＲＦ信号により生成される負荷が分散され、その結果、それぞれのＦＥＴは、負荷の一部のみを担うこととなる。このようにして、ＦＥＴの寿命は延長されるかもしれない。

図４は、互いに直列接続される複数の単位セルを有するスイッチ回路４００の例を示す。他の実施の形態は、追加の単位セルを有してもよい。いくつかの実施の形態において、スイッチ回路４００は、信号パスが直列であっても分岐していてもよい。図４は、具体的に、二つのＦＥＴである第１ＦＥＴ４０２および第２ＦＥＴ４０４を有するスイッチ回路４００の実施の形態を示す。第１ＦＥＴ４０２は、第１ＦＥＴ４０２のボディ、ドレイン、ソースおよびゲート（不図示）のそれぞれに接続される、ボディ端子４０６、ドレイン端子４０８、ソース端子４１０およびゲート端子４１２を含んでもよい。第２ＦＥＴ４０４は、同様に、第２ＦＥＴ４０４のボディ、ドレイン、ソースおよびゲート（不図示）のそれぞれに接続される、ボディ端子４１４、ドレイン端子４１６、ソース端子４１８およびゲート端子４２０を含んでもよい。第１ＦＥＴ４０２のゲート端子４１２は、ゲート端子４１２に直流電圧を供給するように構成される、第１直流電源４２２に電気的に接続されてもよい。また、第２ＦＥＴ４０４のゲート端子４２０は、ゲート端子４２０に直流電圧を供給するように構成される、第２直流電源４２４に電気的に接続されてもよい。いくつかの実施の形態において、第１直流電源４２２および第２直流電源４２４は、同じ直流電源であってもよい。実施の形態において、第１直流電源４２２および第２直流電源４２４を「デコーダ」と呼んでもよい。

図１を参照して上述したように、第１ＦＥＴ４０２は、ボディ端子４０６およびグランド４３２の間に電気的に接続される第１抵抗４２８と、ボディ端子４０６およびゲート端子４１２の間に電気的に接続される第２抵抗４３０とを備える、抵抗分圧器４２６と接続されてもよい。同様に、第２ＦＥＴ４０４は、ボディ端子４１４およびグランド４３２の間に電気的に接続される第１抵抗４３６と、ボディ端子４１４およびゲート端子４２０の間に電気的に接続される第２抵抗４３８とを備える、抵抗分圧器４３４と接続されてもよい。

スイッチ回路４００に係るいくつかの実施の形態において、二つの単位セルは、互いに直列に接続されてもよい。これらの実施の形態において、第２ＦＥＴ４０４のドレイン端子４１６は、第１ＦＥＴ４０２のソース端子４１０に接続されてもよい。さらに、第１ＦＥＴ４０２のドレイン端子４０８は、ＲＦ入力端子４４０に接続されてもよく、第２ＦＥＴ４０４のソース端子４１８は、ＲＦ出力端子４４２に接続されてもよい。この実施の形態において、ＲＦ入力端子４４０は、スイッチ回路４００を構成する第１ＦＥＴ４０２および第２ＦＥＴ４０４を「オン」にしたときに、スイッチ回路４００を通過するＲＦ信号のソースであってもよい。ＲＦ出力端子４４２は、このスイッチからＲＦ信号が出て行く端子であってもよい。ＲＦ入力端子４４０、ＲＦ出力端子４４２および信号の流れは、後述する図５を参照しながら、より詳細に説明する。

いくつかの実施の形態において、ＲＦ出力端子４４２はグランドに接続されてもよく、一方で、ＲＦ入力端子４４０は、電源に接続されてもよい。上述したように、これまで説明した構成は、ｎ型もしくはＮＭＯＳのＦＥＴに関する。しかしながら、スイッチ回路４００の構成に対して多少の変更を施したスイッチ回路４００において、ｐ型もしくはＰＭＯＳのＦＥＴもまた用いることができるかもしれない。他の実施の形態において、ＲＦ入力端子４４０およびＲＦ出力端子４４２は、回路の他の要素と接続されてもよい。ＲＦ入力端子４４０およびＲＦ出力端子４４２の接続は、スイッチ回路が用いられる用途に依存してもよい。

いくつかの実施の形態において、第１ＦＥＴ４０２の第１抵抗４２８の抵抗値は、第２ＦＥＴ４０４の第１抵抗４２８の抵抗値と同じであってもよい。他の実施の形態において、二つの第１抵抗４２８、４２６の抵抗値は、異なっていてもよい。同様に、第２抵抗４３０、４３８の抵抗値は、スイッチ回路４００またはＦＥＴ４０２、４０４の種類、用途または使用に応じて、同じであってもよいし、異なってもいてもよい。

図５は、いくつかの実施の形態に係る例示的な無線通信装置５００を示すブロック図である。無線通信装置５００は、一以上のＲＦ増幅器５０８を含む、ＲＦパワー増幅（ＰＡ）モジュール５０４を有してもよい。ＲＦパワー増幅モジュール５０４は、さらに、一以上のＲＦ増幅器５０８に接続される、一以上のＲＦスイッチ５１２を含んでもよい。ＲＦスイッチ５１２は、スイッチ回路１００および／または４００と同様であってもよいし、および／または、スイッチ回路１００および／または４００を含んでもよい。

ＲＦパワー増幅モジュール５０４に加えて、無線通信装置５００は、少なくとも図示されるように互いに接続される、アンテナ構造５１４、送受信スイッチ５１８、送受信機５２２、メインプロセッサ５２６およびメモリ５３０を有してもよい。無線通信装置５００は、送信および受信の機能を有するように図示される一方で、他の実施の形態において、送信機能のみ又は受信機能のみを有する装置を含んでもよい。ＲＦスイッチ５１２は、ＲＦパワー増幅モジュール５０４に含まれるように図示される一方で、他の実施の形態においては、ＲＦスイッチ５１２は、ＲＦパワー増幅モジュール５０４に加えて又は代えて、送受信スイッチ５１８および／または送受信機５２２のような、無線通信装置５００の他の構成要素に含まれていてもよい。他の実施の形態において、ＲＦスイッチ５１２は、ＲＦフロントエンド、ＲＦ送信器またはパワーコンバータの構成要素であってもよい。

種々の実施の形態において、無線通信装置５００は、携帯電話、ページング装置、パーソナルデジタルアシスタント、テキストメッセンジャー装置、ポータブルコンピュータ、デスクトップコンピュータ、基地局、加入者局、アクセスポイント、レーダー、衛星通信装置、その他無線によりＲＦ信号を送受信可能ないかなる装置であってもよいが、これらに限定されるものではない。

メインプロセッサ５２６は、無線通信装置５００の全体的な動作を制御するために、メモリ５３０に記憶される基本的なＯＳ（operating system）プログラムを実行してもよい。例えば、メインプロセッサ５２６は、送受信機５２２による信号の受信および送信を制御してもよい。メインプロセッサ５２６は、メモリ５３０に常駐する他のプロセスやプログラムを実行する能力を有してもよく、実行するプロセスの要求に応じて、データをメモリ５３０に移動したり、メモリ５３０から取り出したりしてもよい。

送受信機５２２は、送信用データ（例えば、音声データ、ウェブデータ、Ｅメール、通信用データなど）をメインプロセッサ５２６から取得し、出力用データを意味するＲＦ信号を生成し、ＲＦ入力信号をＲＦパワー増幅モジュール５０４に供給してもよい。送受信機５２２はまた、選択された帯域においてＲＦパワー増幅モジュール５０４がフルパワーモードもしくはバックオフパワーモードのいずれか一方で動作するように、ＲＦパワー増幅モジュール５０４を制御してもよい。いくつかの実施の形態において、送受信機５２２は、ＯＦＤＭ変調を用いるＲＦ入力信号を生成してもよい。

ＲＦパワー増幅モジュール５０４は、ここに記載するように、ＲＦ入力信号を増幅してＲＦ出力信号を供給してもよい。ＲＦ出力信号は、送受信スイッチ５１８に転送され、その後、無線（ＯＴＡ；over-the-air）伝送のためにアンテナ構造５１４に転送されてもよい。いくつかの実施の形態において、送受信スイッチ５１８は、デュプレクサを含んでもよい。同様に、送受信機５２２は、アンテナ構造５１４から入力される無線（ＯＴＡ）信号を、送受信スイッチ５１８を通じて受信してもよい。送受信機５２２は、入力信号を処理し、さらなる処理のためにメインプロセッサ５２６へ送信してもよい。

一以上のＲＦスイッチ５１２は、無線通信装置５００の構成要素の間、および／または、これらの構成要素に対して、ＲＦ信号（例えば、ＲＦ入力信号および／またはＲＦ出力信号）を選択的に通過するために用いてもよい。

種々の実施の形態のいて、アンテナ構造５１４は、例えば、ダイポールアンテナ、モノポールアンテナ、パッチアンテナ、ループアンテナ、マイクロストリップアンテナまたはＲＦ信号の無線（ＯＴＡ）送信／受信に適した、いかなる種類のアンテナを含む、一以上の指向性および／または無指向性アンテナを含んでもよい。

当業者であれば、無線通信装置５００が例示として示されており、簡潔性および明確性のため、無線通信装置５００の大半の構成および動作が、実施の形態の理解のために必要とされる程度に示され、記載されていることが認識されるであろう。種々の実施の形態は、無線通信装置５００に関連し、具体的なニーズに従う適切な目的を実行する、いかなる適切な要素または要素の結合を考慮する。さらに言えば、無線通信装置５００は、具体的に実施されうる種類の装置に限定されるように解釈すべきではないことが理解されよう。

ここに、方法および装置が提供される。ある実施の形態において、回路は、ソース端子、ゲート端子、ドレイン端子およびボディ端子を含むＭＯＳＦＥＴを備えてもよい。回路は、第１抵抗および第２抵抗を有し、ゲート端子とボディ端子の間に接続される抵抗分圧器をさらに備えてもよい。一実施の形態において、ＭＯＳＦＥＴは、ｎ型ＭＯＳＦＥＴであってもよい。一実施の形態において、ＭＯＳＦＥＴは、ｐ型ＭＯＳＦＥＴであってもよい。いくつかの実施の形態において、第１抵抗は、グランドと接続される第１接続部と、ボディ端子と接続される第２接続部とを備えてもよい。いくつかの実施の形態において、第２抵抗は、ボディ端子と接続される第１接続部と、ゲート端子と接続される第２接続部とを備えてもよい。いくつかの実施の形態において、抵抗分圧器は、ゲート端子の電圧がグランド電圧と等しくないとき、ボディ端子の電圧を、ゲート端子の電圧およびグランド電圧の間にバイアスするように構成されてもよい。他の実施の形態において、ボディ端子の電圧は、第１抵抗の抵抗値および第２抵抗の抵抗値に少なくとも部分的に基づく、既定の電圧であってもよい。一実施の形態において、ゲート端子の電圧は、グランド電圧に対して正であってもよい。一実施の形態において、ゲート端子の電圧は、グランド電圧に対して負であってもよい。一実施の形態において、回路は、ＭＯＳＦＥＴおよび抵抗分圧器を含むスイッチおよび、このスイッチを含むＲＦフロントエンド、ＲＦ送受信機、またはパワーコンバータをさらに備えてもよい。

一実施の形態において、回路は、電源電圧を供給するように構成される電源と、グランド電圧を供給するように構成されるグランド源と、電源およびグランド源に接続される一以上の単位セルとを備えてもよい。一以上の単位セルを構成する単位セルは、ボディ端子、ゲート端子、ソース端子およびドレイン端子を有するＭＯＳＦＥＴと、第１抵抗および第２抵抗を備える抵抗分圧器を含み、抵抗分圧器は、ゲート端子の電圧がグランド端子と等しくないとき、ボディ端子の電圧を、ゲート端子の電圧およびグランド電圧の間にバイアスするように構成されてもよい。いくつかの実施の形態において、ＭＯＳＦＥＴは、ｐ型ＭＯＳＦＥＴであってもよい。いつかの実施の形態において、ＭＯＳＦＥＴは、ｎ型ＭＯＳＦＥＴであってもよい。いくつかの実施の形態において、第１抵抗は、グランド源と接続される第１接続部と、ボディ端子と接続される第２接続部とを備えてもよい。いくつかの実施の形態において、第２抵抗は、ボディ端子と接続される第１接続部と、ゲート端子と接続される第２接続部とを備えてもよい。いくつかの実施の形態において、抵抗分圧器は、ゲート端子とボディ端子の間に接続されてもよい。いくつかの実施の形態において、ボディ端子の電圧は、抵抗分圧器の抵抗値に少なくとも部分的に基づく、既定の電圧であってもよい。いくつかの実施の形態において、ゲート端子の電圧は、グランド電圧に対して正であってもよい。いくつかの実施の形態において、ゲート端子の電圧は、グランド電圧に対して負であってもよい。

いくつかの実施の形態は、電源およびグランド源にＭＯＳＦＥＴを接続する方法を提供してもよい。ＭＯＳＦＥＴは、ドレイン端子、ボディ端子、ソース端子およびゲート端子を備えてもよい。この方法は、さらに、抵抗分圧器がボディ端子とゲート端子の間に位置するように、ＭＯＳＦＥＴのボディ端子およびゲート端子を抵抗分圧器に接続してもよい。第１抵抗の抵抗値および第２抵抗の抵抗値は、ゲート端子がグランド源におけるグランド電圧と等しくないゲート電圧であるときに、ボディ端子に必要とされる電圧に少なくとも部分的に基づいてもよい。いくつかの実施の形態において、ＭＯＳＦＥＴは、ｎ型ＭＯＳＦＥＴまたはｐ型ＭＯＳＦＥＴであってもよい。いくつかの実施の形態において、この方法は、さらに、第１抵抗の第１接続部をグランド源に接続し、第１抵抗の第２接続部をボディ端子に接続してもよい。いくつかの実施の形態において、この方法は、さらに、第２抵抗の第１端子をゲート端子に接続し、第２抵抗の第２端子をボディ端子に接続してもよい。いくつかの実施の形態において、ボディ端子に必要とされる電圧は、ゲート電圧とグランド電圧の間であってもよい。いくつかの実施の形態において、ゲート電圧は、グランド電圧に対して正であってもよい。いくつかの実施の形態において、ゲート電圧は、グランド電圧に対して負であってもよい。

本開示は、上述の実施の形態の観点から示されたが、本開示の範囲を逸脱しない限りにおいて、同様の目的を実現すると考えられるさまざまな代替的および／または等価な実施の形態により、上述した特定の実施の形態が置換されてもよいことは、当業者によって理解されるであろう。当業者であれば、本開示によって示された内容が、様々な実施の形態として実施されてもよいことは、すぐに理解されるであろう。本記載は、制限的であるとみなされる代わりに、例示的であるとみなされることを意図する。

Claims (27)

1. ソース端子、ゲート端子、ドレイン端子およびボディ端子を含む、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）と、
   第１抵抗および第２抵抗を有し、前記ゲート端子および前記ボディ端子の間に接続される抵抗分圧器と、を備える回路。
2. 前記ＭＯＳＦＥＴは、ｎ型ＭＯＳＦＥＴである請求項１に記載の回路。
3. 前記ＭＯＳＦＥＴは、ｐ型ＭＯＳＦＥＴである請求項１に記載の回路。
4. 前記第１抵抗は、グランドに接続される第１接続部と、前記ボディ端子に接続される第２接続部と、を備える請求項１に記載の回路。
5. 前記第２抵抗は、前記ボディ端子に接続される第１接続部と、前記ゲート端子に接続される第２接続部と、を備える請求項４に記載の回路。
6. 前記抵抗分圧器は、前記ゲート端子の電圧がグランド電圧と等しくないときに、前記ボディ端子の電圧を、前記ゲート端子の電圧と前記グランド電圧の間にバイアスするように構成される請求項１に記載の回路。
7. 前記ボディ端子の電圧は、前記第１抵抗の抵抗値および前記第２抵抗の抵抗値に少なくとも部分的に基づく、既定の電圧である請求項６に記載の回路。
8. 前記ゲート端子の電圧は、前記グランド電圧に対して正である請求項７に記載の回路。
9. 前記ゲート端子の電圧は、前記グランド電圧に対して負である請求項７に記載の回路。
10. 前記ＭＯＳＦＥＴおよび前記抵抗分圧器を含むスイッチと、
    前記スイッチを含む、無線周波数（ＲＦ）フロントエンド、ＲＦ送信器またはパワーコンバータと、をさらに備える請求項１に記載の回路。
11. 電源電圧を供給するように構成される電源と、
    グランド電圧を供給するように構成されるグランド源と、
    前記電源および前記グランド源に接続される一以上の単位セルと、を備え、
    前記一以上の単位セルを構成する単位セルは、
    ボディ端子、ゲート端子、ソース端子およびドレイン端子を有する金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）と、
    第１抵抗および第２抵抗を備える抵抗分圧器と、を有し、
    前記抵抗分圧器は、前記ゲート端子の電圧が前記グランド電圧に等しくないときに、前記ボディ端子の電圧を、前記ゲート端子の電圧と前記グランド電圧の間にバイアスするように構成される回路。
12. 前記ＭＯＳＦＥＴは、ｐ型ＭＯＳＦＥＴである請求項１１に記載の回路。
13. 前記ＭＯＳＦＥＴは、ｎ型ＭＯＳＦＥＴである請求項１１に記載の回路。
14. スイッチにおける前記第１抵抗は、前記グランド源に接続される第１接続部と、前記ボディ端子に接続される第２接続部と、を備える請求項１１に記載の回路。
15. 前記第２抵抗は、前記ボディ端子に接続される第１接続部と、前記ゲート端子に接続される第２接続部と、を備える請求項１１に記載の回路。
16. 前記抵抗分圧器は、前記ゲート端子および前記ボディ端子の間に接続される、請求項１１に記載の回路。
17. 前記ボディ端子の電圧は、前記抵抗分圧器の抵抗値に少なくとも部分的に基づく、既定の電圧である、請求項１６に記載の回路。
18. 前記ゲート端子の電圧は、前記グランド電圧に対して正である請求項１７に記載の回路。
19. 前記ゲート端子の電圧は、前記グランド電圧に対して負である請求項１７に記載のスイッチ。
20. ドレイン端子、ボディ端子、ソース端子およびゲート端子を備える金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を、電源およびグランド源に接続し、
    前記ＭＯＳＦＥＴの前記ボディ端子および前記ゲート端子を、前記ボディ端子および前記ゲート端子の間に抵抗分圧器が位置するように、前記抵抗分圧器に接続し、
    第１抵抗の抵抗値および第２抵抗の抵抗値は、前記ゲート端子が前記グランド源におけるグランド電圧と等しくないゲート電圧であるときに、前記ボディ端子に必要とされる電圧に少なくとも部分的に基づく方法。
21. 前記ＭＯＳＦＥＴは、ｎ型ＭＯＳＦＥＴである請求項２０に記載の方法。
22. 前記ＭＯＳＦＥＴは、ｐ型ＭＯＳＦＥＴである請求項２０に記載の方法。
23. 前記第１抵抗の第１接続部を前記グランド源に接続し、前記第１抵抗の第２接続部を前記ボディ端子に接続する請求項２０に記載の方法。
24. 前記第２抵抗の第１端子を前記ゲート端子に接続し、前記第２抵抗の第２端子を前記ボディ端子に接続する請求項２０に記載の方法。
25. 前記ボディ端子に必要とされる電圧は、前記ゲート電圧と前記グランド電圧の間である請求項２０に記載の方法。
26. 前記ゲート電圧は、前記グランド電圧に対して正である請求項２５に記載の方法。
27. 前記ゲート電圧は、前記グランド電圧に対して負である請求項２５に記載の方法。

Images