JP2014098949A - 制御システム及び二重化制御方法 - Google Patents

Abstract

【課題】従来の制御システムが有している自己診断機能では異常と判断することが困難である故障モードについても正しく異常と判断し、制御部を常用系から待機系へ切り替える。
【解決手段】通常時に制御対象の制御を行う常用系制御部１と、該常用系制御部において異常が生じた場合に常用系制御部の制御を継続して行う待機系制御部２と、常用系制御部及び待機系制御部から指令信号を受信し、受信した指令信号を選択的に出力する信号選択部を備える。この制御システムにおいて、制御対象から取り込んだプロセス信号を異常か否かの判定をすることができる物理量に変換し、該物理量を用いて合理性チェックを行い、その合理性チェックの結果に基づいて自系の制御部の異常を検出する演算処理部を備える。
【選択図】図１

Description

本発明は、プラント等を制御する待機冗長方式の制御システム及び二重化制御方法に関するものである。

原子力プラント等の監視及び制御に用いられる制御システムは、信頼性確保のために多重化し、冗長化を図っているものが多く存在する。制御システムの多重化として、制御対象に対して制御指令を与える制御部を二重化し、一つを常用系として用い、もう一つを待機系として常用系の故障に備えるシステム構成が一般的に知られている。この構成では、常用系の制御部における何らかの故障や異常を検出して、待機系の制御部に切り替えることで制御システム全体の運転継続を可能としている。

ここで、二重化された制御部の常用系から待機系への切替えは、自己診断機能において常用系の故障を検出した際に実施される。一般的に用いられている自己診断機能としては、ソフトウェアの実行を監視するウォッチドッグタイマ、あるいはＣＲＣ（巡回冗長検査）やパリティチェックなどのメモリチェック（誤り検出）などが挙げられる。これらは、コントローラが自身の異常を検知することができる。しかしながら、自己診断機能により制御システムの異常を全て見つけることができるというわけではない。特に、制御対象とのインターフェースを行うＩ／Ｏモジュールの異常を見つけることが困難な場合がある。

Ｉ／Ｏモジュールの異常を検出する一つ目の方法は、Ｉ／Ｏモジュール自身の出力信号をそのまま制御部に取り込んで合理性チェックを行うことである。つまり、Ｉ／Ｏモジュールから出力された信号が、プラントの過渡変動を考慮して決定される任意の適正範囲から外れている場合、そのＩ／Ｏモジュールを含む自系の制御部を異常とみなし待機系の制御部への切り替えを行う。

例えば、Ｉ／Ｏモジュールから出力される信号が、４〜２０ｍＡや１〜５Ｖといった電流信号又は電圧信号（アナログ信号）であれば、任意の範囲を定め異常を判断することが可能である。ところが、仮に出力信号がパルス信号であった場合には容易ではない。

二つ目の方法として、制御対象のプロセス量（プロセス信号）を取り込んで合理性チェックを行うことである。これは、制御部から制御対象に対し出力する指令信号に対して、制御対象からのプロセス量を制御部にフィードバックし、任意の適正範囲に入っていることを確認することで、異常の有無を判断する。この例として、制御対象が誘導電動機を考えた場合、誘導電動機のプロセス量として電圧や電流、周波数等を取り込み、過電圧／不足電圧、過電流、過周波数等といった異常を検出することができる（例えば、特許文献１参照）。

この方法は、上記の例からも分かるように、通常、制御対象から制御部へフィードバックして取り込むプロセス量が正常な範囲から大きくずれた場合のみ、異常と判断することが可能である。一般に、異常判断に用いられるしきい値は、過電流や過電圧といった異常を確実に検出できるよう、また、逆に通常の変動を異常と判断されないよう、大きな値に設定されている。

特開２０１１−１０７８０７号公報

上述したように、従来の待機冗長系の二重化制御システムでは、待機系への切替えを実施するために、自己診断機能を有している。従来の制御システムの自己診断機能は、ウォッチドッグタイマやメモリチェック等を使ったコントローラの異常診断に加えて、出力信号の再取込みや制御対象のプロセス量の取込みを実施することでシステム全体の異常診断を行うことが一般的である。

しかしながら、故障モードによっては、故障しているにも関わらず制御又は監視のために制御部へ取り込まれているプロセス量の値を大きく変動させることなく、正常範囲の中に留まるケースが存在する。つまり、このような故障モードは、上述した方法を採用する自己診断機能では異常と判断することができない。

以上の状況から、従来の制御システムが有している自己診断機能では異常と判断することが困難である故障モードについても正しく異常と判断し、制御部を常用系から待機系へ切り替える手法が要望されていた。

本発明の一側面の制御システムは、通常時に制御対象の制御を行う常用系制御部と、該常用系制御部において異常が生じた場合に常用系制御部の制御を継続して行う待機系制御部と、常用系制御部及び待機系制御部から指令信号を受信し、受信した指令信号を選択的に出力する信号選択部を備える。この制御システムにおいて、制御対象から取り込んだプロセス信号を異常か否かの判定をすることができる物理量に変換し、該物理量を用いて合理性チェックを行い、その合理性チェックの結果に基づいて自系の制御部の異常を検出する演算処理部を備える。

本発明の少なくとも一つの実施形態によれば、従来の制御システムが有している自己診断機能では異常と判断することが困難である故障モードについても正しく異常と判断し、制御部を常用系から待機系へ切り替えることができる。

本発明が適用される制御システムの構成例を示すブロック図である。 本発明の第１の実施形態に係る、一相欠相を検出する場合のコントローラの機能ブロック図である。 一相欠相時にコントローラに供給されるプロセス信号の例を示すグラフである。 本発明の第１の実施形態に係る、変圧器二次短絡を検出する場合のコントローラの機能ブロック図である。 本発明の第２の実施形態に係る、一相欠相を検出する場合のコントローラの機能ブロックを示す図である。 コンピュータのハードウェアの構成例を示すブロック図である。

以下、本発明を実施するための形態の例について、添付図面を参照しながら説明する。説明は下記の順序で行う。なお、各図において共通の構成要素には、同一の符号を付して重複する説明を省略する。
１．第１の実施形態（平均値算出部、比算出部、レベル判定部を備える例）
２．第２の実施形態（遅延部、出力部を備えた例）
３．変形例

＜１．第１の実施形態＞
本発明の第１の実施形態に係る制御システムを説明する。
図１は、本発明が適用された制御システムの構成例を示すブロック図である。この図１では、発電プラント等の監視及び制御を行う制御システムの例として、待機冗長系の二重化された制御システム１０が例示されている。

制御システム１０は、常用系制御部１と、待機系制御部２と、信号インターフェース部３と、ゲート駆動部４を備えている。誘導電動機８（ＩＭ）に電力を供給する電源系統には、遮断器６と変圧器７（例えばΔ−Ｙ結線）を介して電力変換装置５が接続されている。さらに、電源系統には、電力変換装置５の出力側に常用系のプロセス量検出部１５と、待機系のプロセス量検出部１６が接続されている。図１では、常用系のプロセス量検出部１５と待機系のプロセス量検出部１６を、それぞれ検出部１５，検出部１６と記している。

常用系制御部１は、常用系として用いられる制御部であり、通常時において制御対象に対する指令信号を出力し、制御対象の監視及び制御を行う。常用系制御部１は、主要な構成要素として、演算及び制御を行うコントローラ１１（演算処理装置の一例）と、信号の入出力を行うＩ／Ｏモジュール１２（入出力部の一例）を備えている。

待機系制御部２は、常用系制御部１と同様の構成を持つ制御部であり、常用系制御部１において異常が生じた場合に常用系制御部１の制御を継続して行う。待機系制御部２は、主要な構成要素として、コントローラ２１（演算処理部の一例）と、Ｉ／Ｏモジュール２２（入出力部の一例）を備えている。

コントローラ１１，２１は、Ｉ／Ｏモジュール１２，２２に取り込まれたプロセス信号（プロセス量）を異常か否かの判定をすることができる物理量に変換する。そして、コントローラ１１，２１は、その物理量を用いて合理性チェックを行い、合理性チェックの結果に基づいて自系の制御部の異常を検出して信号インターフェース部３へ出力する。なお、以下では、コントローラ１１，１２の異常の有無を検出する機能に注目して説明をするが、制御対象の監視及び制御といった一般的なコントローラが有する機能も備えることは勿論である。

Ｉ／Ｏモジュール１２，２２はそれぞれ、常用系のプロセス量検出部１５と待機系のプロセス量検出部１６が検出する電力変換装置５の出力側におけるプロセス量を取り込み、コントローラ１１，２１へ出力する。また、コントローラ１１，２１から出力される指令信号を信号インターフェース部３へ出力する。

信号インターフェース部３は、信号選択部の一例であり、常用系制御部１及び待機系制御部２から指令信号を受信し、受信した指令信号を選択的に出力する。また、常用系制御部１及び待機系制御部２から出力される各制御部の異常を示す信号（異常信号）に基づいて、常用系制御部１と待機系制御部２の切り替えを行う。

ゲート駆動部４は、信号インターフェース部３から出力された指令信号に基づいてゲート駆動信号（ゲートパルス）を生成し、その生成した駆動信号を電力変換装置５へ出力する。

電力変換装置５は、電源系統から遮断器６と変圧器７を介して電力の供給を受ける。電力変換装置５は、ゲート駆動部４から出力されるゲート駆動信号に基づいて、変圧器７の２次側から供給される所定電圧の電力を直流から交流に変換して誘導電動機８へ供給する。この電力変換装置５は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いて構成されるインバータ装置などが適用される。

常用系のプロセス量検出部１５と待機系のプロセス量検出部１６は、電力変換装置５と誘導電動機８との間に設けられ、電力変換装置５の出力側のプロセス量、例えば三相の電圧や電流を検出し、対応する制御部へ入力する。

上記のように構成された制御システム１０では、電源系統から遮断器６と変圧器７を介して電力変換装置５へ電力の供給を行い、電力変換装置５で電力の変換を行って誘導電動機８へ供給することにより、任意に誘導電動機８の回転速度を変化させることができる。

このとき制御システム１０において、通常時の誘導電動機８の回転速度は、次のように制御される。
誘導電動機８が目標とする運転状態となるように、常用系制御部１内のコントローラ１１において常用系のプロセス量検出部１５の検出結果に基づいて演算処理が行われる。そして、常用系制御部１からＩ／Ｏモジュール１２を介して、信号インターフェース部３へ指令信号が入力される。また、待機系制御部２内でも常用系のプロセス量検出部１６の検出結果に基づいて同様の演算処理が行われ、待機系制御部２からＩ／Ｏモジュール２２を介して、指令信号が信号インターフェース部３へ入力される。

ここで、常用系制御部１が正常であれば、信号インターフェース部３において常用系制御部１から出力された指令信号が選択され、選択された指令信号がゲート駆動部４へ入力される。ゲート駆動部４は、指令信号に基づいてゲート駆動信号を発生させる。このゲート駆動信号により電力変換装置５が動作し、誘導電動機８が目標とする運転状態に制御される。

上述した常用系制御部１と待機系制御部２は、各制御部の正常又は異常の状態に応じて常用系と待機系が入れ替わる。すなわち、常用系制御部１が待機系に、待機系制御部２が常用系にも成りうる。その場合、常用系のプロセス量検出部１５と待機系のプロセス量検出部１６についても、常用系と待機系が入れ替わる。

次に、従来の制御システムが有している自己診断機能では異常と判断することができない故障モードの例として、一相欠相と変圧器二次短絡を説明する。

[故障モード：一相欠相の場合]
一つの目の故障モードとして、一相欠相の場合を説明する。一相欠相は、断線などによって三相交流のうち一相のみが欠相する事象である。誘導電動機８が軽負荷で運転中に一相欠相が生じた場合は、負荷側（電力変換装置５の出力側）のプロセス量(電流・電圧)を監視していたとしても、健全相に流れる電流が過電流検出のレベルに至らないため、異常が検出されずに意図せず一相欠相のまま運転を継続してしまうことがある。欠相状態のままで誘導電動機８の運転を継続すると、誘導電動機８にトルクリップルを生じさせ、騒音や振動、ノイズといった問題の原因となる可能性があり、誘導電動機８のみならずシステム全体へ悪影響を及ぼすこととなってしまう。
このように、一相欠相は、制御システム１０の共通部分であるゲート駆動部４から電力変換装置５の間の断線や装置故障、及び電源系統から誘導電動機８への電力供給ライン間の断線や装置故障などに起因して生じる。しかし、プロセス量を検出している常用系の検出部１５、または信号を取り込むＩ／Ｏモジュール１２を含む常用系制御部１内の故障によって生じる(もしくは、実際は一相欠相ではないが、故障によりそう判断される)場合もある。
それゆえ、欠相を的確に検出し、速やかに制御部を常用系から待機系へ切り替えることが必要である。

（コントローラの内部構成及び動作）
以下、一相欠相を検出する場合に適用されるコントローラの機能ブロックを説明する。コントローラ１１とコントローラ２１は同一構成であるため、ここではコントローラ１１について説明し、コントローラ２１の説明を省略する。

図２は、一相欠相を検出する場合に適用されるコントローラ１１の機能ブロック図である。
コントローラ１１は、平均値算出部３１と、比算出部３２と、レベル判定部３３と、メモリ３４を備えて構成される。コントローラ１１は、例えばＣＰＵやＭＰＵなどのプロセッサ（演算処理装置）を備え、プロセッサが不図示のＲＯＭから読み出したプログラムを実行することにより、本実施形態の演算及び制御を実現する。

平均値算出部３１は、Ｉ／Ｏモジュール１２から供給されるプロセス信号（プロセス量）の平均値（実効値）を算出する。平均値は、所定の計算によってプロセス信号を時間に対して平均した値である。ここでは、プロセス信号として、検出部１５で検出された、電源系統に接続された電力変換装置５の出力側の三相の電圧信号Ｖｕ，Ｖｖ，Ｖｗ（アナログ信号）が供給される。

比算出部３２は、平均値算出部３１で算出された、三相のそれぞれの電圧信号の平均値の最大値と最小値の比を算出する。

レベル判定部３３は、比算出部３２で算出された電圧信号の平均値の最大値と最小値の比の値と、しきい値とを比較し、当該電圧信号のレベルの高低を判定する（合理性チェック）。ここで、電圧信号の平均値の最大値と最小値の比の値がしきい値より大きい場合、このレベル判定部３３（コントローラ１１）を含む常用系制御部１が異常であると判断し、常用系制御部１が異常であることを示す信号（異常信号）を出力する。

メモリ３４は、不揮発性の記憶部であり、例えば半導体メモリを適用することができる。メモリ３４には、レベル判定部３３で参照されるプロセス信号のレベルを判定するためのしきい値のデータが格納されている。レベル判定部３３によるレベル判定の結果を、メモリ３４で保存してもよい。なお、メモリ３４に、本実施形態の演算及び制御を実現するためのプログラムを格納していてもよい。

次に、平均値算出部３１と、比算出部３２の各部について説明する。
平均値算出部３１は、三相のそれぞれに対し絶対値化部と１次遅れ部を備えている。すなわち、Ｕ相に対し、絶対値化部３１１ｕと１次遅れ部３１２ｕを備えている。同様に、Ｖ相に対し、絶対値化部３１１ｖと１次遅れ部３１２ｖを、Ｗ相に対し、絶対値化部３１１ｗと１次遅れ部３１２ｗを備えている。なお、以降の説明において、絶対値化部３１１ｕ，３１１ｖ，３１１ｗを特に区別しない場合、「絶対値化部３１１」と記す。また１次遅れ部３１２ｕ，３１２ｖ，３１２ｗを特に区別しない場合、「１次遅れ部３１２」と記す。

絶対値化部３１１は、Ｉ／Ｏモジュール１２から供給される各相の電圧信号を絶対値化して後段へ出力する。

１次遅れ部３１２は、絶対値化部３１１で絶対値化された各相の電圧信号に対し１次遅れ処理を行う。１次遅れ処理を行うことにより、コントローラ１１に供給されたＵ相，Ｖ相，Ｗ相のそれぞれの電圧信号を、相電圧の平均値の信号に変換する。１次遅れ部３１２ｕ，３１２ｖ，３１２ｗは、Ｕ相、Ｖ相、Ｗ相のそれぞれの電圧信号を、その位相差に基づいて順次、比算出部３２へ供給する。この１次遅れ処理は、プロセス信号がパルス信号、正弦波信号あるいは電力変換装置のＰＷＭ（Pulse Width Modulation、）信号である場合に、絶対値化部の出力に含まれるリップル分の対策でもある。

比算出部３２は、最大値選択部３２１と、最小値選択部３２２と、除算器３２３を備えて構成される。
最大値選択部３２１と最小値選択部３２２には、１次遅れ部３１２ｕ，３１２ｖ，３１２ｗで１次遅れ処理が行われた各相の平均値の信号が順次入力される。最大値選択部３２１は、１次遅れ処理が行われた各相の平均値の信号の最大値を順次選択し、一例として内部のレジスタ（図示略）に保持する。同様に、最小値選択部３２２は、１次遅れ処理が行われた各相の平均値の信号の最小値を順次選択し、内部のレジスタ（図示略）に保持する。この最大値選択部３２１と最小値選択部３２２は、最大値と最小値の選択を随時行い、最大値と最小値は設定した所定時間前の過去から現在までの時間範囲で常に更新される。

除算器３２３は、最大値選択部３２１で選択された上記平均値の信号の最大値と、最小値選択部３２２で選択された上記平均値の信号の最小値を用いて除算を行い、最終的に最大値と最小値の比に変換する。この演算は、順次入力される各相の電圧信号の平均値の最大値と最小値について行われる。

レベル判定部３３では、比算出部３２から出力される三相のそれぞれの電圧信号の上記平均値の信号の最大値と最小値の比の値が、任意のしきい値以上であるか否かを判定する。当該比の値が任意のしきい値以上である場合、このレベル判定部３３（コントローラ１１）を含む常用系制御部１が異常であると判定し、当該常用系制御部１が異常であることを示す信号（異常信号）を出力する。

信号インターフェース部３は、レベル判定部３３から異常信号を受け取ると、常用系制御部１を待機系に、待機系制御部２を常用系に切り替える。すなわち、常用系制御部１及び待機系制御部２から指令信号を受信し、新たに常用系とした待機系制御部２の指令信号をゲート駆動部４へ出力する。その後、常用系制御部１及び待機系制御部２の異常信号を監視し、新たに常用系とした待機系制御部２から異常信号を受信したら、再度、常用系制御部１と待機系制御部２の切り替えを行う。

ここで、自系の制御部が異常であるか否かの判定処理について説明する。
図３は、電源系統の一相欠相時にコントローラに供給される、三相交流のある相の相電圧の例を示すグラフである。このグラフは、コントローラ１１に入力された電圧信号の波形の一例を示しており、横軸はコントローラ１１に電圧信号が供給されてから経過した時間（ｍｓ）、縦軸は電圧信号の電圧値（Ｖ）を示している。この電圧値は、純粋な相電圧（出力端と接地抵抗器上端間）からの検出値である。

図３の例では、時刻０からｔ０まで電圧値の平均値はほぼ一定（定格）であり、時刻ｔ０付近で一相欠相が発生し、時間の経過とともに徐々に検出される電圧値が下がり、時刻ｔ１以降では欠相検出レベルである電圧値ｂ以下まで低下している。レベル判定部３３は、電圧値がｂ以下になったとき、電源系統の一相欠相の異常を検出する。

このとき、時刻０〜ｔ１において、比算出部３２の最大値選択部３２１は、電圧信号の平均値の最大値として時刻０〜ｔ０の間の電圧値ａを選択する。また、比算出部３２の最小値選択部３２２は、電圧信号の平均値の最小値として時刻ｔ１における電圧値ｂを選択する。除算器３２３は、選択された電圧値ａを電圧値ｂで除算し、その演算結果（ａ／ｂ）としきい値を比較する。レベル判定部３３は、この電圧信号の平均値の最大値と最小値の比（ａ／ｂ）の値がしきい値より大きい場合、コントローラ１１を含む常用系制御部１が異常であると判断し、常用系制御部１が異常であることを示す信号を出力する。こうして、コントローラ１１に供給された三相交流の各相の電圧信号から、電源系統の一相欠相を検出することができる。

上述したように、一相欠相時には、一般に健全相に流れる電流が過電流検出のレベルに至らないため、異常が検出されにくく、仮に過電流検出レベル（しきい値）を下げると、正常運転時に一相欠相が発生したと誤検出してしまう可能性がある。
しかし、本実施形態では、最終的に各相の電圧信号（プロセス信号）をそれらの平均値の最大値と最小値の比に変換することで、その比がある任意の判定値以上であれば異常出力を行う。つまり、検出された相電圧（プロセス量）を異常と判断できる物理量にまで変換することで、一相欠相を検出し、制御部に対し速やかに常用系と待機系の切替えを実施することが可能である。一例として、プロセス量の平均値の最大値と最小値の比の値がＸであるとき、変動や余裕を考慮して、しきい値を０．９＊Ｘなどのように設定できる。

[故障モード：変圧器二次短絡の場合]
二つの目の故障モードとして、変圧器二次短絡の場合を説明する。
変圧器二次短絡は、変圧器７の二次側が短絡する事象である。通常、変圧器７の一次側絡及び二次側短絡は、変圧器７の一次側に配置された遮断器６に設置されている過電流継電器（不図示）にて検出を行う。しかしながら、変圧器７の二次巻線が多巻線であるような場合は、変圧器二次短絡が生じたとしても変圧器７の一次側に大きな電流が流れることがない。そのため、過電流継電器の動作電流に達さず、意図せず変圧器二次短絡のまま運転を継続してしまうことがある。変圧器７の二次側が短絡状態のままで運転を継続すると、許容値以上の電流が変圧器７の二次側に流れ続けることとなり、機器を焼損させる原因となる可能性がある。
このように、変圧器二次短絡は、制御システム１０の共通部分である変圧器７の二次側の回路の断線や装置故障などに起因して生じる。しかし、プロセス量を検出している常用系の検出部１５、または信号を取り込むＩ／Ｏモジュール１２を含む常用系制御部１内の故障によって生じる(もしくは、実際は変圧器二次短絡ではないが、故障によりそう判断される)場合もある。
それゆえ、変圧器二次短絡を的確に検出し、速やかに制御部を常用系から待機系へ切り替えることが必要である。

（コントローラの内部構成及び動作）
以下、変圧器二次短絡を検出する場合に適用されるコントローラの機能ブロックを説明する。ここではコントローラ１１について説明し、コントローラ２１の説明を省略する。

図４は、変圧器二次短絡を検出する場合に適用されるコントローラ１１の機能ブロック図である。
図４に示すコントローラ１１は、平均値算出部４１と、比算出部４２と、レベル判定部４３と、メモリ４４を備えて構成される。これらの各ブロックは、図２に示した一相欠相を検出する場合に適用されるコントローラ１１の各ブロックに対応し、同様の機能を備えるので、双方の差異点に着目して説明する。なお、図４に示す各ブロックは、図２の対応する各ブロックと共用でもよい。

平均値算出部４１は、図２の平均値算出部３１と同様の機能を備える。ここでは、プロセス信号として、検出部１５で検出された、電源系統に接続された電力変換装置５の出力側の三相の電流信号Ｉｕ，Ｉｖ，Ｉｗ（アナログ信号）が供給される。
平均値算出部４１は、三相のそれぞれに対し絶対値化部と１次遅れ部を備えている。すなわち、Ｕ相に対し、絶対値化部４１１ｕと１次遅れ部４１２ｕを備えている。同様に、Ｖ相に対し、絶対値化部４１１ｖと１次遅れ部４１２ｖを、Ｗ相に対し、絶対値化部４１１ｗと１次遅れ部４１２ｗを備えている。なお、以降の説明において、絶対値化部４１１ｕ，４１１ｖ，４１１ｗを特に区別しない場合、「絶対値化部４１１」と記す。また１次遅れ部４１２ｕ，４１２ｖ，４１２ｗを特に区別しない場合、「１次遅れ部４１２」と記す。

比算出部４２は、図２の比算出部３２と同様の構成であり、平均値算出部４１で算出された、三相のそれぞれの電流信号の平均値の最大値と最小値の比を算出する。比算出部４２は、最大値選択部４２１と、最小値選択部４２２と、除算器４２３を備えて構成される。

レベル判定部４３は、比算出部４２から出力される三相のそれぞれの電流信号の上記平均値の信号の最大値と最小値の比の値が、任意のしきい値以上であるか否かを判定する。当該比の値が任意のしきい値以上である場合、このレベル判定部４３（コントローラ１１）を含む常用系制御部１が異常であると判定し、当該常用系制御部１が異常であることを示す信号（異常信号）を出力する。

信号インターフェース部３は、レベル判定部４３から異常信号を受け取ると、常用系制御部１を待機系に、待機系制御部２を常用系に切り替えて、制御対象の監視及び制御を継続する。

上述したように、一般に変圧器の二次巻線が多巻線であるような場合、変圧器二次短絡が生じたとしても変圧器の一次側に大きな電流が流れないなど異常時の影響が限定的である。そのため、過電流継電器の動作電流に達さず、異常が検出されにくい。また、仮に変圧器の負荷側の相電流を検出して異常を検知しようとする場合、従来の技術では、短絡電流を検出するために非常に大きい値のしきい値を設定する必要があった。その理由は、従来の技術では、低い値にしきい値を設定しようとした場合に、適切な値に設定することができず、正常運転の範囲内の電流変動にも拘わらず、変圧器二次短絡であると誤検出してしまう可能性があるからである。
しかし、本実施形態では、最終的に各相の電流信号（プロセス信号）をそれらの平均値の最大値と最小値の比に変換した上で合理性チェックを行う。そして、その比の値がある任意の判定値以上であれば異常出力を行う。つまり、検出された相電流（プロセス量）を異常と判断できる物理量にまで変換することで、変圧器二次短絡を検出し、制御部に対し速やかに常用系と待機系の切替えを実施することが可能である。

以上のように、本実施形態によれば、従来の制御システムの制御部が有している自己診断機能では異常と判断することが困難である故障モードについても、正しく異常と判断し、常用系の制御部と待機系の制御部を切り替えることが可能となる。なお、本例では、故障モードとして、一相欠相及び変圧器二次短絡を例示したが、この例に限られない。

また、本実施形態による常用系の制御部と待機系の制御部を切り替える構成に対し、従来のウォッチドッグタイマやメモリチェックなどの自己診断機能、あるいは出力信号をそのまま制御部に取り込んで行う合理性チェックを組み合わせてもよい。

＜２．第２の実施形態＞
第１の実施形態は、故障時に故障検出機能が適切に動作しない状態（不動作故障）を防止するものである。不動作故障は、例えば誘導電動機８のトルクリップルが増加し、誘導電動機８を含む機械系の影響を考慮しなければならないが、一方で故障検出の誤動作防止も図る必要がある。そこで、第２の実施形態では、第１の実施形態に係るコントローラ１１（図２参照）に対して、レベル判定部３３の判定結果に対する遅延機能を設ける。

図５は、本発明の第２の実施形態に係る、一相欠相を検出する場合のコントローラの機能ブロックを示す図ある。本実施形態のコントローラ１１Ａは、コントローラ１１（図２）に対し、レベル判定部３３の出力側に遅延部３５と、出力部３６と、反転ゲート部３７を備えた構成である。

遅延部３５は、レベル判定部３３から出力される異常信号を一定時間だけ遅延させて出力部へ出力する。機械系の振動拡大の時定数は秒のオーダーと推測されるが、遅延時間は、一例として機械系の振動拡大の時定数を考慮して決定する。

出力部３６は、切替部の一例である。出力部３６のセット端子Ｓには、遅延部３５から一定時間遅延された信号が入力され、リセット端子Ｒには、リセット信号が入力される。出力端子Ｑからは、セット端子Ｓに信号が入力された状態を示す信号（本例では異常信号）が出力される。上記から理解されるように出力部３６は、遅延部３５から一定時間遅延された信号が入力された状態を保持し、リセット信号が入力されることにより保持状態をリセットする。

反転ゲート部３７には、制御対象であるプラントが運転中であることを示す信号が入力される。反転ゲート部３７は、入力された信号を反転して制御対象が運転状態でないことを示す信号（リセット信号）を生成し、出力部３６へ出力する。これにより、プラントが動作していないときは異常出力を停止し、コントローラ１１Ａの誤動作を防止する。

本実施形態では、このように遅延部３５を設けてレベル判定部３３から出力される異常信号に遅延をかけることにより、制御対象のプラントや制御システム１０に起因するプロセス量の変動（例えば、設備起動時）を排除することができる。それゆえ、変動要因を排除し、異常を正しく検出して信号インターフェース部３へ出力することができる。

＜３．変形例＞
上述した実施形態では、制御対象である誘導電動機８の回転速度を制御するために、電力変換装置５に供給するゲート駆動信号を制御する実施形態を例示したが、この例に限られない。すなわち、単に制御対象のプロセス量を取り込んで合理性チェックを行う従来の手法で異常を検出できず、本実施形態の手法を適用することで制御対象（プロセス量）の異常を的確に検出できる制御対象であれば、本実施形態を適用可能である。

また、プロセス量検出部１５，１６が検出するプロセス量として、電源系統に配置された電力変換装置５の出力側の電圧又は電流の例を説明したが、周波数など他のプロセス量でもよいことは勿論である。

また、上述した実施形態では、三相交流の三相について電圧や電流等のプロセス量を取り込んで、電源系統の異常を検出する構成としたが、一相又は二相のプロセス量を取り込んで異常を検出する構成としてもよい。

［コンピュータのハードウェアの構成例］
上述した一連の処理は、ハードウェアにより実行することもできるし、ソフトウェアにより実行することもできる。一連の処理をソフトウェアにより実行する場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。

図６は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。

コンピュータ１００において、ＣＰＵ１０１、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１０２、ＲＡＭ１０３は、バス１０４により相互に接続されている。

バス１０４には、さらに、入出力インターフェース１０５が接続されている。入出力インターフェース１０５には、キーボード、マウス、マイクロホンなどよりなる入力部１０６、ディスプレイ、スピーカなどよりなる出力部１０７、ハードディスクや不揮発性のメモリなどよりなる記録部１０８、ネットワークインターフェースなどよりなる通信部１０９、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア１１１を駆動するドライブ１１０が接続されている。

以上のように構成されるコンピュータでは、ＣＰＵ１０１が、例えば、記録部１０８に記録されているプログラムを、入出力インターフェース１０５及びバス１０４を介して、ＲＡＭ１０３にロードして実行することにより、上述した一連の処理が行われる。

コンピュータ（ＣＰＵ１０１）が実行するプログラムは、例えば、磁気ディスク（フレキシブルディスクを含む）、光ディスク（ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ−Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）等）、光磁気ディスク、もしくは半導体メモリなどよりなるパッケージメディアであるリムーバブルメディア１１１に記録して、あるいは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供される。

そして、プログラムは、リムーバブルメディア１１１をドライブ１１０に装着することにより、入出力インターフェース１０５を介して、記録部１０８にインストールすることができる。また、プログラムは、有線または無線の伝送媒体を介して、通信部１０９で受信し、記録部１０８にインストールすることができる。その他、プログラムは、ＲＯＭ１０２や記録部１０８に、あらかじめインストールしておくことができる。

なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであってもよい。

以上、本発明は上述した各実施形態に限定されるものではなく、特許請求の範囲に記載された要旨を逸脱しない限りにおいて、その他種々の変形例、応用例を取り得ることは勿論である。
例えば、上記した実施形態例は本発明をわかりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態例の構成の一部を他の実施形態例の構成に置き換えることが可能であり、また、ある実施形態例の構成に他の実施形態例の構成を加えることも可能である。また、各実施形態例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

また、上記の各構成、機能、処理部等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。

また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしもすべての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。

１…常用系制御部、 ２…待機系制御部、 ３…信号インターフェース部（信号選択部）、 ４…ゲート駆動部、 ５…電力変換装置、 ６…遮断器、 ７…変圧器、 ８…誘導電動機、 １０…制御システム、 １１，１１Ａ，２１…コントローラ（演算処理部）、 １２，２２…Ｉ／Ｏモジュール（入出力部）、 １５，１６…検出部、 ３１，４１…平均値算出部、 ３２，４２…比算出部、 ３３，４３…レベル判定部、 ３４，４４…メモリ、 ３５…遅延部、 ３６…切替部、 ３７…反転ゲート部、 ３１１ｕ，３１１ｖ，３１１ｗ，４１１ｕ，４１１ｖ，４１１ｗ…絶対値化部、 ３１２ｕ，３１２ｖ，３１２ｗ，４１２ｕ，４１２ｖ，４１２ｗ…一次遅れ部、 ３２１，４２１…最大値選択部、 ３２２，４２２…最小値選択部、 ３２３，３２４…除算器、 １００…コンピュータ

Claims (6)

1. 通常時に制御対象の制御を行う常用系制御部と、
   前記常用系制御部において異常が生じた場合に、前記常用系制御部に替わって前記常用系制御部の制御を継続して行う待機系制御部と、
   前記常用系制御部及び前記待機系制御部から指令信号を受信し、受信した指令信号を選択的に出力する信号選択部と、を備えて構成され、
   前記常用系制御部及び前記待機系制御部の各々は、
   制御対象のプロセス信号を取り込む入出力部と、
   前記入出力部に取り込んだ前記プロセス信号を異常か否かの判定をすることができる物理量に変換し、該物理量を用いて合理性チェックを行い、その合理性チェックの結果に基づいて自系の制御部の異常を検出する演算処理部と、を有する
   制御システム。
2. 前記常用系制御部及び前記待機系制御部の各々の前記演算処理部は、
   前記入出力部から供給される前記プロセス信号の平均値を算出する平均値算出部と、
   前記平均値算出部で算出された前記プロセス信号の平均値の最大値と最小値の比を算出する比算出部と、
   前記比算出部で算出された前記プロセス信号の平均値の最大値と最小値の比の値が、しきい値以上である場合、自系の制御部の異常を示す信号を出力するレベル判定部と、を備える
   請求項１に記載の制御システム。
3. 前記平均値算出部は、前記入出力部から供給される前記プロセス信号を絶対値化する絶対値化部と、
   前記絶対値化部から出力される絶対値化された前記プロセス信号に対し、１次遅れ処理を行い平均値の信号に変換する１次遅れ部と、を備え、
   前記比算出部は、前記平均値算出部の前記１次遅れ部から出力される前記平均値の信号の最大値を得る最大値選択部と、
   前記平均値算出部の前記１次遅れ部から出力される前記平均値の信号の最小値を得る最小値選択部と、
   前記最大値選択部で選択された前記最大値と前記最小値選択部で選択された前記最小値を用いて、除算を行う除算器と、を備える
   請求項２に記載の制御システム。
4. 前記レベル判定部から出力される信号を一定時間遅延させて出力する遅延部と、
   前記遅延部から一定時間遅延された信号が入力された状態を保持し、制御対象が運転状態でないことを示す信号により保持状態をリセットする切替部と、を更に備える
   請求項３に記載の制御システム。
5. 前記常用系制御部と前記待機系制御部から出力される前記指令信号のうち、前記信号選択部により選択された前記常用系制御部から出力される指令信号に基づいて駆動信号を生成するゲート駆動部と、
   電力系統に接続された変圧器の二次側に配置され、前記ゲート駆動部から供給される前記駆動信号に基づいて、前記変圧器より入力される電力の変換を行い、前記制御対象である誘導電動機へ電力を供給する電力変換装置と、を備える
   請求項１乃至４のいずれかに記載の制御システム。
6. 通常時に制御対象の制御を行う常用系制御部と、該常用系制御部において異常が生じた場合に、前記常用系制御部に替わって前記常用系制御部の制御を継続して行う待機系制御部から指令信号を受信し、受信した指令信号を選択的に出力する二重化制御方法であって、
   前記常用系制御部及び前記待機系制御部の各々は、
   制御対象のプロセス信号を取り込む処理と、
   前記プロセス信号を異常か否かの判定をすることができる物理量に変換し、該物理量を用いて合理性チェックを行い、その合理性チェックの結果に基づいて自系の制御部の異常を検出する処理を行う
   二重化制御方法。

Images