JP2000181501A - 二重化制御装置 - Google Patents

Abstract

(57)【要約】 【課題】完全独立の２組の系を用いた待機冗長型の二重
化制御装置であって、かつ、データ処理の信頼性及び効
率化が向上された二重化制御装置を実現する。 【解決手段】通常は主制御装置2-2を現用、従制御装置2
-3を待機用として運用する。主・従制御装置2-2、2-3共
に、自己の正常／異常を相手に知らせ得、相手の正常／
異常を認識できる、正常／異常相互診断回路2-4a、2-4b
を持たせる。サンプリング時点毎に、主制御装置2-2の
メモリから待機系の従制御装置2-3のメモリへ、入出力
データと演算結果とを複写する、データ一致化回路2-6
a、2-6bを設ける。プロセスと制御装置間の重要な情報
伝達ルートである、プロセス入出力中継回路2-9、2-10
を現用・待機用の制御装置2-2、2-3間で二者択一的に使
用するが、決して重複使用することのないよう、確実な
る排他機構が設けられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、温度、圧力等のフ
ィードバック制御やシーケンス制御、プロセス状態監視
等を行うプロセス制御機器と運転操作卓とからなるプロ
セス制御システムにおける制御装置に係わり、特に、Ｃ
ＲＴオペレ−ションを中心とした、プラントの自動化に
好適な分散型制御システムの二重化制御装置に関する。

【０００２】

【従来の技術】従来における二重化制御装置は、図５及
び図６に示すように、プロセス制御装置の演算処理装置
（ＣＰＵ）を二重化（ＣＰＵ（１）、ＣＰＵ（２））
し、メモリやバスは共通にしていた。

【０００３】上記二重化制御装置は、メモリにＥＣＣ付
バッテリバックアップＲＡＭを用いて高信頼化を図り、
二重化ＣＰＵ（１）、（２）の一方を現用（マスタ）、
他方を待機用（スレーブ）とした待機冗長形構成をと
る。そして、ＣＰＵ（１）とＣＰＵ（２）との切替えの
ため、両ＣＰＵ（１）、（２）に共通の１枚の二重化監
視・切替えボードＤＰＵを接続し、実行権の択一化、異
常検知・切替え制御を行わせるように構成されている。

【０００４】また、プロセス入出力インタフェース、通
信インターフェースも現用（マスタ）、待機用（スレー
ブ）の二重化構成にしており、共通部はマザーボードの
バスとメモリ（ＥＣＣ付）、及び、二重化監視・切替え
ボードＤＰＵのみのシンプルな構成となっている。

【０００５】ＣＰＵ（１）とＣＰＵ（２）とで、メモリ
を共用するため、現用ＣＰＵ（１）と待機用ＣＰＵ
（２）との間のデータ一致化（イコライズ）も不要であ
る。また、二重化監視・切替えボードＤＰＵは、ＣＰＵ
（１）の命令実行ステップまで捉えていて、現用ＣＰＵ
（１）の異常時には、ＣＰＵ（１）を実行停止として、
速やかに実行権を待機用ＣＰＵ（２）に切替え、命令実
行を継続させる。したがって、現用ＣＰＵ（１）と待機
用ＣＰＵ（２）との二重化に関し、プログラムでは何も
意識する必要はない。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来技術における二重化制御装置にあっては、二重化監視
・切替えボードＤＰＵ、メモリ並びにＣＰＵバスが現用
ＣＰＵ（１）と待機用ＣＰＵ（２）との間で共用であ
り、それら自体の異常に対する救済措置が講じられてい
なかった。

【０００７】また、ＣＰＵ（１）に異常が発生した場合
には、異常なＣＰＵ、プロセス入出力インタフェース、
或は通信インタフェースを切離して、実行権を現用ＣＰ
Ｕ（１）から待機用ＣＰＵ（２）へ移行させる訳である
が、異常な機器が誤動作してＣＰＵバス上の信号の動き
を阻害する危険性に対しては、救済措置が講じられてい
なかった。

【０００８】つまり、上記従来技術は、二重化制御装置
を構成しつつも、共通回路が存在しており、それら共通
回路自体の故障に対する、保護が成されていなかった。
また、正常な機器の動きを阻害しないように、故障した
回路を系から完全に切離す手だても講じられていなかっ
た。したがって、従来技術における二重化制御装置は、
部分二重化の制御装置の域を出ないものであった。

【０００９】本発明の目的は、完全独立の２組の系を用
いた待機冗長型の二重化制御装置であって、かつ、デー
タ処理の信頼性及び効率化が向上された二重化制御装置
を実現することである。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、次のように構成される。 （１）プロセス制御装置内の制御装置及びプロセス入出
力手段を二組配置し、一方の制御装置を主制御装置、他
方の制御装置を従制御装置として、通常は主制御装置で
プロセス信号の入力、制御演算、出力を行ない、この主
制御装置に異常が発生したら従制御装置に切替えて、プ
ロセス信号の入力、制御演算、出力を行う、待機冗長型
の二重化制御装置において、表示手段、キー入力手段及
び処理手段を有する操作卓と、上記二重化制御装置と、
上記操作卓と二重化制御装置とを互いに接続する通信回
線と、により分散型制御システムを構成し、上記二重化
制御装置の主制御装置と従制御装置とに対し、上記操作
卓より、一定時間毎に診断を行ない、もし主制御装置が
異常で、かつ従制御装置が正常と判断される場合、プロ
セス制御の実行権を主制御装置から従制御装置に切替え
る指令を上記通信回線を通じて主・従両制御装置に送信
し、もし主制御装置が正常で、従制御装置が異常と判断
される場合、主制御装置から従制御装置へのプロセス制
御の実行権の切替えを禁止する指令を上記通信回線を通
じて主・従両制御装置に送信する。

【００１１】（２）好ましくは、（１）において、上記
主制御装置と従制御装置との間で、主制御装置が実行す
るプロセス制御演算の結果を、毎サンプリング時に主制
御装置が有する記憶手段から従制御装置が有する記憶手
段に複写し、制御の実行権が主制御装置から従制御装置
に切替わっても、上記プロセス制御演算の結果の複写内
容に基づいて、従制御装置がプロセス制御を続行する。

【００１２】（３）また、好ましくは、上記（１）にお
いて、上記主制御装置及び従制御装置は、相互に相手の
制御装置の正常／異常を判別する相互診断手段と、この
相互診断手段により、相手の制御装置を異常と判定した
ときに、相手に対して割込みをかける手段と、相手の制
御装置の入出力回路を遮断する手段と、をそれぞれ有
し、通常は主制御装置においてプロセス制御演算を実行
するが、主制御装置に異常が発生したら、直ちに従制御
装置に割込みが入って、従制御装置がプロセス制御の実
行権を得て、継続的にプロセス制御を行う （４）また、好ましくは、上記（１）において、主制御
装置と従制御装置とのそれぞれに、プロセス信号を入出
力する経路と、主制御装置又は従制御装置のいずれかが
自己の上記入出力経路での信号授受を可能とし、もう一
方の制御装置に対しては自己の上記入出力経路での信号
授受が遮断となる手段と、を備え、通常は主制御装置が
自己の入出力経路を使用するが、主制御装置に異常が発
生したら直ちに従制御装置に割込みが入って、従制御装
置が自己の入出力経路を使用可の状態にするとともに、
主制御装置の入出力経路を遮断し、プロセス制御の実行
権を得て、継続的にプロセス制御を行う。

【００１３】（５）また、好ましくは、上記（１）にお
いて、主制御装置と従制御装置のそれぞれに、プロセス
信号を入出力する経路と、主制御装置又は従制御装置の
いずれかが上記入出力経路での信号授受を可能とし、も
う一方の制御装置は前記入出力経路での信号授受を遮断
とする手段と、を備え、主制御装置で自己の入出力経路
の診断を実行し、異常を検出したら直ちに従制御装置に
割込をかけて、従制御装置が、自己の入出力経路を実行
可の状態にするとともに、主制御装置の入出力経路を遮
断し、プロセス制御の実行権を得て、継続的にプロセス
制御を行う。

【００１４】（６）また、好ましくは、上記（１）にお
いて、複数の単独制御装置及び二重化制御装置が混在し
て通信回線に接続され、これらの制御装置間でデータ通
信を行い、単独制御装置、又は二重化制御装置の現用側
から通信回線上に情報を発し、他の単独制御装置、又は
二重化制御装置の現用側の制御装置が上記情報に対して
応答する。

【００１５】現用側の制御装置のメモリより、サンプリ
ング制御の都度、上記データ一致化手段を経由して、入
出力データと演算結果とを待機側の制御装置のメモリに
複写する。現用側の制御装置の正常／異常は待機側の制
御装置で認識でき、もし現用側の制御装置に異常が発生
した場合、直ちに待機側の制御装置に割込みが入り、待
機側の御装置は現用側の制御装置からのプロセス入出力
信号アクセスを遮断し、かつ自己のプロセス入出力経路
を使用可とする、現用・待機の切替え処理を行なって、
プロセス制御演算を続行する。

【００１６】

【発明の実施の形態】以下、本発明の一実施形態を図
１、図２、図３、及び図４を参照して説明する。図１
は、本発明の一実施形態である二重化制御装置の概略構
成図であり、図２は、図１の二重化制御装置について、
データ一致化、相互診断、及びプロセス入出力信号の経
路に関して示した図である。また、図３は、複数の、単
独あるいは二重化制御装置間の情報通信に関する説明図
であり、図４は本発明を分散型制御システムに適用した
場合の全体概略構成図である。

【００１７】図４において、分散型制御システムは、操
作卓４−１、通信回線４−２、プロセス制御装置４−
３、本発明による二重化制御装置４−８などから構成さ
れる。そして、二重化制御装置４−８は、反応缶４−４
の配管４−６に取付けられた、流量検出部４−７から流
量の信号を取込んでＰＩＤ演算を行い、演算結果を調節
弁４−５に出力するといった、プロセス制御を行う。

【００１８】プロセス制御装置は、温度が目標値を超え
たら蒸気の流入バルブを閉める、．．．等の、プラント
機器に対する重要な指令を発する役割を担うため、プロ
セス制御システムでは、高信頼性の制御装置が要求され
る。

【００１９】高信頼性を実現する二重化制御装置の内部
機構を詳細に示したものが図１である。図１において、
二重化制御装置１は、制御装置（主）１−４と制御装置
（従）１−５とを備え、制御装置（主）１−４を現用と
し、制御装置（従）１−５を待機用とする、待機冗長型
二重化システムとして運用される。

【００２０】専らプロセス制御を行なう制御装置（主）
１−４では、サンプリング周期毎に、プロセスデータ入
出力部１−８が、入出力切替え機構１−７を経由して、
プロセス入出力インタフェース１−６により、プロセス
データの入力取込みを行ない、演算部１−９にて、温
度、流量等の制御やシーケンス制御等の演算を行なう。

【００２１】その結果は、プロセスデータ入出力部１−
８、入出力切替え機構１−７、プロセス入出力インタフ
ェース１−６の順路で、バルブ等の制御対象が存在する
プロセス側に出力される。引き続いて、現サンプリング
時点での演算結果を、演算部１−９からデータ一致化部
１−１０を通じて待機側の制御装置（従）１−５の一致
化部に送り込み、１サンプリング処理が完結する。

【００２２】制御装置（主）１−４及び制御装置（従）
１−５は、共に通信回線１−３に接続される。また、操
作卓（その１）１−１及び操作卓（その２）１−２も通
信回線１−３に接続されており、これら操作卓１−１、
１−２は、オペレータによるプロセス運転・監視の窓と
なる。そして、これら操作卓（その１）１−１及び操作
卓（その２）１−２とも、二重化制御装置１との情報交
換は、現用の制御装置（主）１−４との間で行なう。

【００２３】操作卓１−１より、一定時間毎に制御装置
１−４、１−５の診断を行ない、もし主制御装置１−４
が異常で、かつ従制御装置１−５が正常と判断される場
合、プロセス制御の実行権を主制御装置１−４から従制
御装置１−５に切替える指令を通信回線１−３を通じて
主・従両制御装置１−４及び１−５に送信する。

【００２４】もし、主制御装置１−４が正常で、従制御
装置１−５が異常と判断される場合、主制御装置１−４
から従制御装置１−５へのプロセス制御の実行権の切替
えを禁止する指令を上記通信回線１−３を通じて主・従
両制御装置１−４、１−５に送信する。

【００２５】制御装置１−１に異常等が発生し、制御装
置１−１と１−５との、現用、待機用の関係が入替わっ
たら、操作卓（その１）１−１及び操作卓（その２）１
−２とも、制御装置（従）１−５との間で情報交換を行
なう。

【００２６】二重化制御装置１のデータ一致化、相互診
断、及びプロセス入出力の経路を示したものが図２であ
る。図２において、通信回線２−１（通信回線１−３）
に制御装置（主）２−２（制御装置（主）１−４）及び
制御装置（従）２−２（制御装置（従）１−５）が接続
される。

【００２７】各制御装置には、相互診断回路２−４ａ、
２−４ｂ、プロセス入出力回路２−５ａ、２−５ｂ、及
びデータ一致化回路２−６ａ、２−６ｂが実装されてい
る。さらに、プロセス入出力回路２−５ａ、２−５ｂ
は、プロセス入出力中継回路（主）２−９及びプロセス
入出力中継回路（従）２−１０に接続される。

【００２８】プロセス入出力回路２−５ａは、図１のプ
ロセスデータ入出力部１−８に対応し、データ一致化回
路２−６ａは、図１のデータ一致化部１−１０に対応す
る。また、相互診断回路２−４ａは、図１の実行権切り
換え指令部１−１１、演算部１−９に対応する。

【００２９】また、プロセス入出力中継回路（主）２−
９及びプロセス入出力中継回路（従）２−１０は、図１
の入出力切り換え機構１−７に対応する。プロセス入出
力中継回路（主）２−９及びプロセス入出力中継回路
（従）２−１０からセンサデータ取込み回路２−１１及
び制御信号出力回路２−１２を通じてセンサ２−１３の
信号取込み及びアクチュエータ２−１４への制御信号出
力が実行される。ここで、センサデータ取込み回路２−
１１及び制御信号出力回路２−１２は、図１のプロセス
入出力インターフェース１−６に対応する。

【００３０】制御装置（主）２−２、制御装置（従）２
−３は、その正常／異常を各サンプリング時点毎に相互
に診断し、その結果、現用系が異常であれば、プロセス
入出力回路２−５ａ、２−５ｂ及びプロセス入出力中継
回路（主）２−９、（従）２−１０は、現用／待機の切
替え処理に移行し、待機系が異常であれば二重化切替え
を禁止する処理に移行する。

【００３１】相互診断回路２−４ａ、２−４ｂは、相互
のたすきがけ配線を通じて、相手が正常であるか否かを
診断する。そして、現用系から見て待機系が異常の場合
は、二重化切替えを禁止とする処理を行い、待機系から
見て現用系が異常の場合は、現用／待機の切替え処理を
行なう。

【００３２】また、データ一致化回路２−６ａ、２−６
ｂ間は、制御装置（主）２−２から制御装置（従）２−
３への一致化ライン２−７、及び、制御装置（従）２−
３から制御装置（主）２−２への一致化ライン２−８に
より相互接続され、プロセス制御を継続する上で必要な
情報が１サンプリング時点毎に現用から待機用の制御装
置に転送される。

【００３３】すなわち、制御装置（主）２−２が現用で
あれば、主から従への一致化ライン２−７を通じて制御
装置（従）２−３へ情報（プラントのサンプリングデー
タ等）の転送が行われ、制御装置（従）２−３が現用で
あれば、従から主への一致化ライン２−８を通じて制御
装置（主）２−２へと情報の転送が行なわれる。

【００３４】そして、二重化制御装置における情報通信
を詳細化したものが図３である。

【００３５】通信回線３−２（通信回線１−１）上に、
操作卓３−１、二重化制御装置３−３（二重化制御装置
１）及び他の制御装置３−５が接続されている。二重化
制御装置３−３の制御装置（主）３−４ａ及び制御装置
（従）３−４ｂは、演算部３−７ａ、３−７ｂが入力テ
ーブル３−１０ａ、３−１０ｂを参照して演算を行な
い、出力スイッチ３−９ａ、３−９ｂを介して出力テー
ブル３−１１ａ、３−１１ｂに結果を反映している。

【００３６】このように、制御装置（主）３−４ａ及び
制御装置（従）３−４ｂは、全く相似な構成となってお
り、現用の制御装置が上記一連の処理を行ない、待機用
の制御装置は何も実行しない状態、即ち、アイドリング
状態にある。

【００３７】通信制御部３−６ａあるいは３−６ｂが働
いて、現用の制御装置のデータと同一のデータを情報通
信により、通信回線３−２上に送出する。他の制御装置
３−５では、それを受取って自己の制御に使用する。

【００３８】また、他の制御装置３−５では自己のデー
タと同一のデータを、やはり情報通信により通信回線３
−２上に送出する。二重化制御装置３−３では、通信制
御部３−６ａあるいは３−６ｂのうち、現用の制御装置
の側が他の制御装置の送出データを受信して、入力スイ
ッチ３−８ａ又は３−８ｂを介して演算部３−７ａある
いは３−７ｂに渡す。

【００３９】このように、通信回線３−２上に、制御装
置の単独、二重化に関係無く、何台の制御装置が存在し
ても、本方式では相手の制御装置が単独か二重化かを意
識することなくデータ通信を行なうことができる。

【００４０】

【発明の効果】本発明は、以上説明したように構成され
ているので、次のような効果を奏する。完全独立の２組
の系を用いた待機冗長型の二重化制御装置であって、か
つ、データ処理の信頼性及び効率化が向上された二重化
制御装置を実現することができる。

【００４１】これにより、長期安定運転が可能となり、
かつ、制御装置の単独、二重化に関係なく、制御装置間
のデータ交信が可能となるため、プロセス制御システム
の稼働率を向上することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態である二重化制御装置の概
略構成図である。

【図２】図１の二重化制御装置について、データ一致
化、相互診断、及びプロセス入出力信号の経路に関して
示した図である。

【図３】複数の、単独あるいは二重化制御装置間の情報
通信に関する説明図である。

【図４】本発明を分散型制御システムに適用した場合の
構成例を示す図である。

【図５】従来における二重化制御装置の説明図である。

【図６】従来における二重化制御装置の説明図である。

【符号の説明】

１ 二重化制御装置 １−１ 操作卓その１ １−２ 操作卓その２ １−３ 通信回線 １−４ 制御装置（主） １−５ 制御装置（従） １−６ プロセス入出力インタフェース １−７ 入出力切替え機構 １−８ プロセスデータ入出力部 １−９ 演算部 １−１０ データ一致化部 １−１１ 実行権切替え指令部 ２−１ 通信回線 ２−２ 制御装置（主） ２−３ 制御装置（従） ２−４ａ 相互診断回路 ２−４ｂ 相互診断回路 ２−５ａ プロセス入出力回路 ２−５ｂ プロセス入出力回路 ２−６ａ データ一致化回路 ２−６ｂ データ一致化回路 ２−７ 主から従への一致化ライン ２−８ 従から主への一致化ライン ２−９ プロセス入出力中継回路（主） ２−１０ プロセス入出力中継回路（従） ２−１１ センサデータ取込み回路 ２−１２ 制御信号出力回路 ２−１３ センサ ２−１４ アクチュエータ ３−１ 操作卓 ３−２ 通信回線 ３−３ 二重化制御装置 ３−４ａ 制御装置（主） ３−４ｂ 制御装置（従） ３−５ 他の制御装置 ３−６ａ 通信制御部 ３−６ｂ 通信制御部 ３−７ａ 演算部 ３−７ｂ 演算部 ３−８ａ 入力スイッチ ３−８ｂ 入力スイッチ ３−９ａ 出力スイッチ ３−９ｂ 出力スイッチ ３−１０ａ 入力テーブル ３−１０ｂ 入力テーブル ３−１１ａ 出力テーブル ３−１１ｂ 出力テーブル ４−１ 操作卓 ４−２ 通信回線 ４−３ プロセス制御装置 ４−４ 反応缶 ４−５ 調節弁 ４−６ 配管 ４−７ 流量検出部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 11/22 ３６０ Ｇ０６Ｆ 11/22 ３６０Ｍ Ｆターム(参考） 5B034 BB02 BB15 CC01 CC06 5B048 AA15 CC12 CC14 CC15 5H209 AA01 BB01 CC01 DD04 EE11 GG04 HH13 HH22 HH37 HH40 JJ01 SS01 SS04 SS08 TT05

Claims (6)

【特許請求の範囲】
1. 【請求項１】プロセス制御装置内の制御装置及びプロセ
   ス入出力手段を二組配置し、一方の制御装置を主制御装
   置、他方の制御装置を従制御装置として、通常は主制御
   装置でプロセス信号の入力、制御演算、出力を行ない、
   この主制御装置に異常が発生したら従制御装置に切替え
   て、プロセス信号の入力、制御演算、出力を行う、待機
   冗長型の二重化制御装置において、 表示手段、キー入力手段及び処理手段を有する操作卓
   と、上記二重化制御装置と、上記操作卓と二重化制御装
   置とを互いに接続する通信回線と、により分散型制御シ
   ステムを構成し、 上記二重化制御装置の主制御装置と従制御装置とに対
   し、上記操作卓より、一定時間毎に診断を行ない、もし
   主制御装置が異常で、かつ従制御装置が正常と判断され
   る場合、プロセス制御の実行権を主制御装置から従制御
   装置に切替える指令を上記通信回線を通じて主・従両制
   御装置に送信し、もし主制御装置が正常で、従制御装置
   が異常と判断される場合、主制御装置から従制御装置へ
   のプロセス制御の実行権の切替えを禁止する指令を上記
   通信回線を通じて主・従両制御装置に送信することを特
   徴とする二重化制御装置。
2. 【請求項２】請求項１記載の二重化制御装置において、
   上記主制御装置と従制御装置との間で、主制御装置が実
   行するプロセス制御演算の結果を、毎サンプリング時に
   主制御装置が有する記憶手段から従制御装置が有する記
   憶手段に複写し、制御の実行権が主制御装置から従制御
   装置に切替わっても、上記プロセス制御演算の結果の複
   写内容に基づいて、従制御装置がプロセス制御を続行す
   るようにしたことを特徴とする二重化制御装置。
3. 【請求項３】請求項１記載の二重化制御装置において、
   上記主制御装置及び従制御装置は、相互に相手の制御装
   置の正常／異常を判別する相互診断手段と、この相互診
   断手段により、相手の制御装置を異常と判定したとき
   に、相手に対して割込みをかける手段と、相手の制御装
   置の入出力回路を遮断する手段と、をそれぞれ有し、通
   常は主制御装置においてプロセス制御演算を実行する
   が、主制御装置に異常が発生したら、直ちに従制御装置
   に割込みが入って、従制御装置がプロセス制御の実行権
   を得て、継続的にプロセス制御を行うことを特徴とする
   二重化制御装置。
4. 【請求項４】請求項１記載の二重化制御装置において、
   主制御装置と従制御装置とのそれぞれに、プロセス信号
   を入出力する経路と、主制御装置又は従制御装置のいず
   れかが自己の上記入出力経路での信号授受を可能とし、
   もう一方の制御装置に対しては自己の上記入出力経路で
   の信号授受が遮断となる手段と、を備え、通常は主制御
   装置が自己の入出力経路を使用するが、主制御装置に異
   常が発生したら直ちに従制御装置に割込みが入って、従
   制御装置が自己の入出力経路を使用可の状態にするとと
   もに、主制御装置の入出力経路を遮断し、プロセス制御
   の実行権を得て、継続的にプロセス制御を行うことを特
   徴とする二重化制御装置。
5. 【請求項５】請求項１記載の二重化制御装置において、
   主制御装置と従制御装置のそれぞれに、プロセス信号を
   入出力する経路と、主制御装置又は従制御装置のいずれ
   かが上記入出力経路での信号授受を可能とし、もう一方
   の制御装置は前記入出力経路での信号授受を遮断とする
   手段と、を備え、主制御装置で自己の入出力経路の診断
   を実行し、異常を検出したら直ちに従制御装置に割込を
   かけて、従制御装置が、自己の入出力経路を実行可の状
   態にするとともに、主制御装置の入出力経路を遮断し、
   プロセス制御の実行権を得て、継続的にプロセス制御を
   行うことを特徴とする二重化制御装置。
6. 【請求項６】請求項１記載の二重化制御装置において、
   複数の単独制御装置及び二重化制御装置が混在して通信
   回線に接続され、これらの制御装置間でデータ通信を行
   い、単独制御装置、又は二重化制御装置の現用側から通
   信回線上に情報を発し、他の単独制御装置、又は二重化
   制御装置の現用側の制御装置が上記情報に対して応答す
   ることを特徴とする二重化制御装置。