JP2014096577A - 半導体装置の作製方法及び半導体装置の製造装置 - Google Patents

半導体装置の作製方法及び半導体装置の製造装置 Download PDF

Info

Publication number
JP2014096577A
JP2014096577A JP2013211577A JP2013211577A JP2014096577A JP 2014096577 A JP2014096577 A JP 2014096577A JP 2013211577 A JP2013211577 A JP 2013211577A JP 2013211577 A JP2013211577 A JP 2013211577A JP 2014096577 A JP2014096577 A JP 2014096577A
Authority
JP
Japan
Prior art keywords
substrate
heat treatment
chamber
atmosphere
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013211577A
Other languages
English (en)
Other versions
JP6301626B2 (ja
JP2014096577A5 (ja
Inventor
Yoshiharu Hirakata
吉晴 平形
Mare Sugisawa
希 杉澤
Akira Hatsumi
亮 初見
Tetsuji Ishitani
哲二 石谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013211577A priority Critical patent/JP6301626B2/ja
Publication of JP2014096577A publication Critical patent/JP2014096577A/ja
Publication of JP2014096577A5 publication Critical patent/JP2014096577A5/ja
Application granted granted Critical
Publication of JP6301626B2 publication Critical patent/JP6301626B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/127Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142Sealing arrangements between parts, e.g. adhesion promotors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306Circuit arrangements or driving methods for the control of single liquid crystal cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133357Planarisation layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/13338Input devices, e.g. touch panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133528Polarisers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13378Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation
    • G02F1/133784Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation by rubbing
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1341Filling or closing of cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1341Filling or closing of cells
    • G02F1/13415Drop filling process
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】酸化物半導体及び有機樹脂膜を含み、安定した電気的特性を有する半導体装置を提供する。
【解決手段】酸化物半導体を含むトランジスタ上に有機樹脂膜を形成した第1の基板に対して、減圧雰囲気下で加熱処理を行い、加熱処理後の第1の基板を大気開放することなく、極力水分の少ない雰囲気(例えば、露点−60℃以下、好ましくは露点−75℃以下の不活性ガス(例えば窒素)雰囲気、又は、露点−60℃以下、好ましくは露点−75℃以下の乾燥空気(ドライエア)雰囲気)下にてハンドリングを行い対向基板となる第2の基板との貼り合わせを行うことで、半導体装置を作製する。
【選択図】図1

Description

本明細書等で開示する発明は、半導体装置の作製方法及び当該半導体装置を製造する製造装置に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、画像表示装置、半導体回路及び電子機器は、全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路(IC)や画像表示装置(単に表示装置とも表記する)のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として、酸化亜鉛、又は、In−Ga−Zn系酸化物半導体を用いたトランジスタを作製する技術が開示されている(特許文献1及び特許文献2参照)。
特開2007−123861号公報 特開2007−96055号公報
酸化物半導体を有する半導体デバイスにおいて、酸化物半導体が水分などの水素を含む不純物を有すると、その電気伝導度が変化する恐れがある。このような現象は、酸化物半導体を用いたトランジスタにとって電気的特性の変動要因となる。
一方、半導体デバイスにおいて、トランジスタによってできる段差の平坦化を行う平坦化膜として有機樹脂膜が用いられる。有機樹脂膜は、良好な平坦面を形成しやすいという利点を有するものの、水分を吸着しやすい。よって、酸化物半導体を用いたトランジスタを覆う平坦化膜として、有機樹脂膜を適用する場合、有機樹脂膜に吸収された水分によってトランジスタの電気的特性が変動する恐れがある。
このような問題に鑑み、本発明の一態様では、酸化物半導体及び有機樹脂膜を含み、安定した電気的特性を有する半導体装置及びその作製方法を提供することを課題の一とする。
また、本発明の一態様では、安定した電気的特性を有し、信頼性の高い半導体装置を製造可能な製造装置を提供することを課題の一とする。
本発明の一態様では、酸化物半導体を含むトランジスタ上に有機樹脂膜を形成した第1の基板に対して、減圧雰囲気下で加熱処理を行い、加熱処理後の第1の基板を大気開放することなく、極力水分の少ない雰囲気(例えば、露点−60℃以下、好ましくは露点−75℃以下の不活性ガス(例えば窒素)雰囲気、又は、露点−60℃以下、好ましくは露点−75℃以下の乾燥空気(ドライエア)雰囲気)下にてハンドリングを行い、対向基板となる第2の基板と貼り合わせを行うことで半導体装置を作製する。
より具体的には、例えば以下の作製方法によって半導体装置を作製する。
本発明の一態様は、酸化物半導体層を含むトランジスタと、トランジスタ上に設けられた有機樹脂膜とを有する第1の基板に対して、減圧雰囲気下で加熱処理を行い、第1の基板、又は、第1の基板と対向させる第2の基板のいずれか一方にシール材を塗布し、第1の基板のトランジスタ及び有機樹脂膜が設けられた面と第2の基板とを対向させて貼り合わせ、シール材を硬化させる工程を有し、加熱処理からシール材の硬化までの工程は、大気開放せずに露点−60℃以下の雰囲気にて連続的に行う半導体装置の作製方法である。
また、本発明の一態様は、酸化物半導体層を含むトランジスタと、トランジスタ上に設けられた有機樹脂膜とを有する第1の基板に対して、減圧雰囲気下で加熱処理を行い、第1の基板、又は、第1の基板と対向させる第2の基板のいずれか一方に枠状にシール材を塗布し、枠内に液晶を滴下し、第1の基板のトランジスタ及び有機樹脂膜が設けられた面と第2の基板とを対向させて貼り合わせ、シール材を硬化させる工程を有し、加熱処理からシール材の硬化までの工程は、大気開放せずに露点−60℃以下の雰囲気にて連続的に行う半導体装置の作製方法である。
また、本発明の一態様は、酸化物半導体層を含むトランジスタと、トランジスタ上に設けられた有機樹脂膜と、発光性の有機化合物を含む発光素子と、を有する第1の基板に対して、減圧雰囲気下で加熱処理を行い、第1の基板、又は、第1の基板と対向させる第2の基板のいずれか一方にシール材を塗布し、第1の基板のトランジスタ及び有機樹脂膜が設けられた面と第2の基板とを対向させて貼り合わせ、シール材を硬化させる工程を有し、加熱処理からシール材の硬化までの工程は、大気開放せずに露点−60℃以下の雰囲気にて連続的に行う半導体装置の作製方法である。
上記の半導体装置の作製方法において、第1の基板と第2の基板を貼り合わせる前に、第2の基板に対して減圧雰囲気下で加熱処理を行うことが好ましい。
また、上記の半導体装置の作製方法において、加熱処理からシール材の硬化までの工程は、不活性ガス雰囲気下にて行うことが好ましい。
また、上記の半導体装置の作製方法において、第1の基板と第2の基板の貼り合わせは、減圧雰囲気下にて行うことが好ましい。具体的には、貼り合わせの雰囲気を20kPa〜0.1Pa程度とすることが好ましく、100Pa〜1Paとすることがより好ましい。
また、上述の作製工程を実現可能な半導体装置の製造装置も本発明の一態様に含まれる。すなわち、本発明の別の一態様は、減圧雰囲気下で基板を加熱する加熱処理室と、シール材を塗布する第1のディスペンサ、及び液晶を滴下する第2のディスペンサを有する塗布室と、塗布室にて塗布されたシール材を挟んで、少なくとも一方が加熱処理室で加熱された一対の基板を貼り合わせる、貼り合わせ室と、シール材を硬化させる硬化室と、加熱処理室、塗布室、貼り合わせ室、及び硬化室との間で大気開放せずに基板を搬送する搬送室と、を有し、加熱処理室、塗布室、貼り合わせ室、硬化室及び搬送室は、露点−60℃以下の雰囲気に制御されることを特徴とする半導体装置の製造装置である。
本発明の一態様により、酸化物半導体及び有機樹脂膜を含み、安定した電気的特性を有する半導体装置及びその作製方法を提供することができる。
また、本発明の一態様により、安定した電気的特性を有し、信頼性の高い半導体装置を製造可能な製造装置を提供することができる。
半導体装置の製造装置の一態様を説明する図。 製造装置の処理室の一態様を説明する図。 半導体装置の製造装置の一態様を説明する図。 表示装置の構成の概念図。 有機樹脂膜を含む回路基板から分離された質量電荷比(m/z)が18である気体分子の強度を示すグラフ。 有機樹脂膜を含まない回路基板から分離された、質量電荷比(m/z)が18である気体分子の強度を示すグラフ。 半導体装置の作製工程を説明する斜視図。 実施の形態に係る、表示装置の構成例を説明する図。 実施の形態に係る、タッチセンサを備える表示装置の構成例を説明する図。 本発明の一態様の電子機器を説明する図。 走査線駆動回路(加熱処理あり)の動作時間に対する動作マージン幅の変化を示すグラフ。 走査線駆動回路(加熱処理なし)の動作時間に対する動作マージン幅の変化を示すグラフ。 実施例1に用いた製造装置の一態様を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する本発明の構成において、同一部分又は同様の機能を有する部分には、同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等において、第1、第2等として付される序数詞は、便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書等において発明を特定するための事項として固有の名称を示すものではない。
本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。従って、−5°以上5°以下の場合も含まれる。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、85°以上95°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
(実施の形態1)
本実施の形態では、本発明の一態様に係る製造装置及び当該製造装置を用いた半導体装置の作製方法について、図1乃至図3を用いて説明する。
<1−1.製造装置の構成1>
図1に、製造装置400の平面図の一例を示す。図1に示す製造装置400は、トランジスタが設けられた素子基板(以下、第1の基板とも表記する)と、対向基板(以下、第2の基板とも表記する)と、の貼り合わせ(セル工程)を行うための製造装置である。
図1に示す製造装置400は、第1の加熱処理室50A及び第2の加熱処理室50Bと、シール材を塗布するディスペンサを有する塗布室54と、塗布室54にて塗布されたシール材を挟んで、一対の基板を貼り合わせる、貼り合わせ室56と、シール材の硬化を行うための硬化室58と、各処理室間での基板の搬送を行う搬送室52と、を有する。また、貼り合わせ後の基板を取り出すための取り出し室60を構成要素に含んでもよい。
図1に示す製造装置400において、第1の加熱処理室50A、第2の加熱処理室50B、塗布室54、貼り合わせ室56、硬化室58、取り出し室60及び搬送室52は、水分を極力含まない雰囲気に制御されている。例えば、製造装置400の内部は、例えば、露点−60℃以下、好ましくは露点−75℃以下の不活性ガス雰囲気(乾燥窒素ガス雰囲気、又は、乾燥アルゴンガス雰囲気)又は、露点−60℃以下、好ましくは露点−75℃以下の乾燥空気(ドライエア)雰囲気に制御されている。
また、基板(第1の基板及び第2の基板)は、第1の加熱処理室50A又は第2の加熱処理室50Bに搬入された後、取り出し室60から搬出されるまで、大気開放されることなく連続的にそれぞれの処理室にて処理を施される。なお、図1中の矢印は、基板の搬出入の方向を表している。
<1−2.各処理室の構成>
製造装置400の有する処理室の構成の一例について、図2を用いて説明する。
<1−2−1.加熱処理室>
第1の加熱処理室50Aは、製造装置400に搬入された基板を減圧雰囲気下にて加熱する処理室である(図2(A)参照)。第1の加熱処理室50Aでは、基板を複数枚保持可能なカセット411をエレベータ417によって昇降させて、ヒータ412を用いてカセット411内の基板の加熱処理を行う。
加熱処理を行う際には、排気ポート414を介して処理室内が減圧になるように排気して、ガス導入口415から窒素又はアルゴン等の不活性ガス又はドライエアを導入することで、1Pa以下、好ましくは10−4Pa以下で、露点が−60℃以下、好ましくは−80℃以下に雰囲気に制御する。
なお、図2(A)では、処理室の下方に設けられたエレベータ417によってカセット411を昇降させる例を示したが、本実施の形態はこれに限られない。例えば、エレベータ417が処理室の上方に設けられていてもよい。また、図2(A)では、ガス導入口415、排気ポート414が処理室の上方に設けられる例を示すが、ガス導入口415、排気ポート414を設ける位置はこれに限られない。
第2の加熱処理室50Bは、第1の加熱処理室50Aと同様の構成を有する。なお、図1の製造装置400では、2つの加熱処理室を有する場合を例に示すが、本実施の形態はこの構成に限られるものではない。加熱処理室は少なくとも一つ有していればよく、加熱処理室を3つ以上有する構成としてもよい。
<1−2−2.搬送室>
搬送室52は、各処理室での基板の搬送を行う処理室である(図2(A)参照)。基板を搬送する際には、各処理室と搬送室との間に設けられたシャッター405を開き、搬送アーム418によって基板を枚葉式に移動させる。
製造装置400に設けられた処理室内は、ガス導入口415及び逆止弁416を用いて、露点が−60℃以下、好ましくは−80℃以下に雰囲気に制御される。なお、排気ポート414を有する処理室は、逆止弁416を設けなくともよい。
<1−2−3.塗布室>
塗布室54は、基板へのシール材の塗布を行う処理室である(図2(B)参照)。塗布室54において、ステージ421に基板を載置した後、ディスペンサ420とステージ421を相対的に移動させることで、基板上の所定の位置にシール材を塗布する。
なお、図2(B)では、ステージ421を移動させる場合を図示するが、本実施の形態はこれに限られず、ディスペンサ420を移動させてもよく、双方を移動させてもよい。またディスペンサ420は複数設けられていてもよく、シール材を塗布するディスペンサに加えて、シール材以外の材料(例えば、液晶、乾燥剤、異方性導電性樹脂など)を塗布可能なディスペンサを設けてもよい。
<1−2−4.貼り合わせ室>
貼り合わせ室56は、第1の基板と第2の基板の貼り合わせを行う処理室である(図2(C)参照)。塗布室54にてシール材を塗布した基板を、第1のステージ422に載置して、第2のステージ423に配置された基板と対向させる。貼り合わせを行う際には、第1のステージ422及び/又は第2のステージ423を昇降させて一対の基板を近接させた後、隔壁425を移動させて閉空間を形成する。そして、排気ポート414を介して閉空間内が減圧になるように排気する。貼り合わせの雰囲気は、20kPa〜0.1Paとすることが好ましく、100Pa〜1Paとすることがより好ましい。
なお、隔壁425は必ずしも設けなくともよい。但し、隔壁425を設けることで、貼り合わせ室56全体を減圧雰囲気とする場合と比較して、減圧雰囲気とする閉空間の体積を縮小することができるため、生産性を向上させることができるため、好ましい。
<1−2−5.硬化室>
硬化室58は、貼り合わせ後のシール材の硬化を行う処理室である(図2(D)参照)。例えば、シール材として、紫外線硬化樹脂を用いる場合、硬化室58にてUVランプ424を用いてシール材の硬化を行うことができる。
なお、貼り合わせ室56から硬化室58に、一対の基板を移動させる場合には、当該一対の基板の位置ずれを防止するために、貼り合わせ室56にて基板の仮接着を行うことが好ましい。
<1−3.セル工程>
図1及び図2に示す製造装置400を用いたセル工程を以下に示す。
まず、加熱処理室50Aに第1の基板を搬入した後、当該第1の基板を減圧雰囲気下で加熱処理する。そして、塗布室54にて、加熱処理後の第1の基板又は第2の基板のいずれか一方にシール材を塗布する。その後、貼り合わせ室56にて第1の基板と第2の基板とを対向させて貼り合わせを行い、硬化室58にてシール材を硬化させる。シール材の硬化を終えた一対の基板を取り出し室60から搬出して、本実施の形態に係る半導体装置を作製することができる。本実施の形態で示す製造装置400では、各処理室間における基板の移動を搬送室52を介して行うことで、大気開放することなくセル工程を行うことができる。
<1−4.製造装置の構成2>
製造装置の他の構成例を図3に図示する。
図3は、製造装置に設けられる複数の処理室を略直線上に配置する例である。図3に図示する製造装置402は、中央部に搬送室52を配置せずに、例えば、各処理室内に配置された搬送機構等を用いて基板を各処理室に連続的に移動させることが可能である。図3の構成とすることで、装置の床面積(所謂フットプリント)を小さくすることができる。
なお、製造装置の構成はこれらに限られるものではなく、クリーンルームのレイアウト等によって適宜変更することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態2)
本実施の形態では、実施の形態1で示した製造装置を用いて表示機能を有する半導体装置(表示装置とも表記する)を作製する方法について説明する。
<2−1.表示装置の構成>
図4に、表示装置の構成の概念図を示す。表示装置は、トランジスタ302が設けられた第1の基板100と、第2の基板200とが、表示素子306を挟持して貼り合わされている。表示素子306としては、例えば、液晶素子又は発光素子等を用いることができる。
本実施の形態において、トランジスタ302としてはチャネル形成領域に酸化物半導体膜を含むトランジスタを用いるものとする。図4では一例としてボトムゲート構造のトランジスタを示すが、本実施の形態はこれに限られず、トップゲート構造のトランジスタを用いてもよい。
酸化物半導体はシリコンよりもバンドギャップが広く、かつ真性キャリア密度をシリコンよりも低くすることができる半導体材料である。そのため酸化物半導体膜を用いたトランジスタ302は、アモルファスシリコン膜および多結晶シリコン膜を用いたトランジスタよりも著しくオフ電流を低くすることが可能である。従って、酸化物半導体膜を含むトランジスタで液晶表示装置や有機EL表示装置のバックプレーン(回路基板)を作製することで、表示装置の低消費電力化が可能になる。
表示素子306の下地膜として、有機樹脂膜304を形成することが好ましい。例えば、表示素子306として液晶素子を用いる場合、平坦化膜として機能する有機樹脂膜304を設けることで液晶分子の配向不良を抑制することができる。また、表示素子306として有機化合物を含む発光素子を用いる場合、平坦化膜として機能する有機樹脂膜304を設けることで薄膜でなる発光層の段切れを抑制することができる。
有機樹脂膜は、良好な平坦面を形成しやすく、且つ無機絶縁膜と比較して比誘電率が低いという利点を有するものの、水分を吸着しやすい。一方、酸化物半導体は、水素がキャリアの供給源となり、酸化物半導体中に水素が含まれると、伝導帯に近い(浅い)準位にドナーが生成され低抵抗化(n型化)してしまう。よって、酸化物半導体にとって水分は不純物であり、トランジスタの電気的特性を変動させる要因となる。
<2−2.有機樹脂膜の特性>
有機樹脂膜が設けられた回路基板からの水分の放出量を、昇温脱離ガス分光法(TDS:Thermal Desorption Spectroscopy)を用いて調べた結果について以下に述べる。
まず、TDSに用いた7つの回路基板A乃至Gについて説明する。
回路基板A乃至Dは、平坦化膜として有機樹脂膜を形成し、有機樹脂膜上に液晶素子の配向膜が形成された基板である。配向膜を形成するまで、全て同じ工程で作製した。そして、回路基板A乃至Dには、トランジスタと画素電極の間に、アクリル樹脂を含む厚さ3μmの有機樹脂膜が形成されている。
回路基板Aは、配向膜を形成後、加熱処理を行わなかった。回路基板Bは、配向膜を形成後、約10−5Paの減圧雰囲気下で160℃、1時間の加熱処理を行った。回路基板Cは、配向膜を形成後、大気雰囲気下で150℃、6時間の加熱処理を行った。回路基板Dは、配向膜を形成後、約10−5Paの減圧雰囲気下で160℃、1時間の加熱処理を行い、次いで大気雰囲気下に10分間さらす処理を行った。
また、回路基板E乃至Gは、配向膜を形成するまで、全て同じ工程で作製した回路基板である。そして、回路基板E乃至Gには、トランジスタと画素電極の間にはアクリル樹脂を含む有機樹脂膜を設けておらず、トランジスタを覆う無機絶縁膜上に、画素電極が設けられた構成を有している。回路基板Eは、配向膜を形成後、加熱処理を行わなかった。回路基板Fは、配向膜を形成後、約10−5Paの減圧雰囲気下で160℃、1時間の加熱処理を行った。回路基板Gは、配向膜を形成後、大気雰囲気下で150℃、6時間の加熱処理を行った。
TDSでは、60℃から230℃まで、一分間に20℃の速さで基板の温度を上昇させて、質量電荷比(m/z)が18である気体分子の脱離量の測定を行った。なお、質量電荷比(m/z)が18である気体分子は、大部分が水で構成されていると予想される。また、回路基板が載置された測定室における、測定開始時の気圧は、1.2×10−7Paとした。
図5に、TDSにより得られた、回路基板A乃至Dから分離された、質量電荷比(m/z)が18である気体分子の強度を示す。
加熱処理を行わなかった回路基板Aでは、基板温度が90℃の付近で、水の分離を示す大きなピークが見られた。一方、減圧雰囲気下で加熱処理を行った回路基板Bでは、回路基板Aと異なり、基板温度が90℃の付近に、水の分離を示すピークは見られなかった。
また、減圧雰囲気下で加熱処理を行った回路基板Bと、大気雰囲気下で加熱処理を行った回路基板Cとを比較すると、基板温度が160℃以下の範囲では、回路基板Cの方が、水の分離を示す強度が高かった。よって、減圧雰囲気下で加熱処理を行った回路基板Bの方が、大気雰囲気下で加熱処理を行った回路基板Cよりも、回路基板が有する各膜に含まれる水の量が、少ないことが推察された。
また、減圧雰囲気下で加熱処理を行った後に大気雰囲気下にさらした回路基板Dは、基板温度が80℃の付近に水の分離を示すピークが見られた。よって、減圧雰囲気下で加熱処理を行った回路基板Bと、減圧雰囲気下で加熱処理を行った後に大気雰囲気下にさらした回路基板Dとを比較すると、回路基板Dの方が、回路基板が有する各膜に含まれる水の量が多いことが推察された。
また、図6に、TDSにより得られた、回路基板E乃至Gから分離された、質量電荷比(m/z)が18である気体分子の強度を示す。
図5に示した、有機樹脂膜を有する回路基板Aの水の分離を示す強度と、図6に示した、有機樹脂膜を有さない回路基板Eの水の分離を示す強度とを比較すると、全ての温度範囲において回路基板Aの強度が高いことが分かった。よって、配向膜を形成後、加熱処理を行わなかった回路基板A及び回路基板Eでは、有機樹脂膜を有する回路基板Aの方が水の脱離量が多く、その水の脱離量の差分は、有機樹脂膜に含まれていた水によってもたらされたと考えられる。
また、図5に示した、有機樹脂膜を有する回路基板Cの強度と、図6に示した、有機樹脂膜を有さない回路基板Gの強度とを比較すると、全ての温度範囲において回路基板Cの強度が高いことが分かった。よって、配向膜を形成後、大気雰囲気下で加熱処理を行った回路基板C及び回路基板Gでは、有機樹脂膜を有する回路基板Cの方が水の脱離量が多く、その水の脱離量の差分は、有機樹脂膜に含まれていた水によってもたらされたと考えられる。
また、図5に示した、有機樹脂膜を有する回路基板Bの水の分離を示す強度と、図6に示した、有機樹脂膜を有さない回路基板Fの水の分離を示す強度とを比較すると、100℃以下の温度範囲においては強度に有為な差が見られず、100℃を超えると回路基板Bの強度が高くなることが分かった。よって、配向膜を形成後、減圧雰囲気下で加熱処理を行った回路基板B及び回路基板Fでは、有機樹脂膜を有する回路基板Bの方が水の脱離量が多く、その水の脱離量の差分は、有機樹脂膜に含まれていた水によってもたらされたと考えられる。ただし、減圧雰囲気下で加熱処理が行われた回路基板B及び回路基板Fでは、その水の脱離量の差が、回路基板A及び回路基板Eの場合や、回路基板C及び回路基板Gの場合に比べて小さかった。よって、有機樹脂膜に含まれていた水は、加熱処理を行わなかった場合や、大気雰囲気下で加熱処理を行った場合に比べて、減圧雰囲気下での加熱処理により、より効率的に脱離されたと考えられる。
上述したTDSの結果から、減圧雰囲気下にて160℃で加熱処理した後、大気開放せずに(例えば、雰囲気を窒素雰囲気にして)表示素子を基板間に封止することが可能な、本発明の一態様の製造装置で得られる表示装置は、有機樹脂膜中に含まれる水の量が少ないことが分かった。
<2−3.表示装置の製造方法>
以下、製造装置400によって半導体装置を作製する方法を、図7を用いて説明する。以下では、本実施の形態では、表示パネルの一例として、液晶表示パネルを作製する場合を例に説明する。
なお、本実施の形態においては、一対の基板から一つの液晶表示装置を作製する方法を示すが、本実施の形態はこれに限られず、大型の基板に複数の液晶表示装置を作製(所謂、多面取り)する場合にも適用することが可能である。
<2−3−1.加熱処理>
まず、第1の加熱処理室50Aに、トランジスタ及びトランジスタ上の平坦化膜が設けられた第1の基板100を搬入し、第1の基板100に対して減圧雰囲気下で加熱処理を行う(図7(A)参照)。
本実施の形態では、第1の基板100上に設けられるトランジスタとして、酸化物半導体を含むトランジスタを適用する。また、平坦化膜として有機樹脂膜を適用する。
酸化物半導体を含むトランジスタ上に有機樹脂膜が設けられた第1の基板100に対して、加熱処理を行うことで、有機樹脂膜から水分を脱離(脱水)させ、酸化物半導体へ水分又は水素等の不純物が入り込むことを防ぐことができる。また、加熱雰囲気を減圧雰囲気下とすることで、有機樹脂膜の表面に吸着した水分(吸着水)のみでなく、有機樹脂膜の内部の水分も脱水することができるため、好ましい。
また、第1の基板100上に配向膜が形成されている場合、減圧雰囲気下での加熱処理を行うことで、配向膜からも水又は水素等の不純物を脱離されうるため、好ましい。本実施の形態では、ラビング処理が施された配向膜が設けられた第1の基板100を、第1の加熱処理室50Aへと搬入するものとする。
加熱温度は、100℃以上とすることが好ましく、150℃以上とすることがより好ましい。なお、加熱の上限温度は使用する有機樹脂材料にもよるが、例えばアクリル系樹脂であれば180℃〜250℃、ポリイミド系樹脂であれば250℃〜300℃程度となる。但し、加熱温度は、適宜使用材料と減圧時の真空度を考慮して設定すればよい。
また、減圧雰囲気は大気圧未満とし、1Pa以下とすることが好ましく、10−4Pa以下とすることがより好ましい。ここで、Paは真空度の単位を示す。すなわち、「以下」とは、より真空度が高い方向を指す。
本実施の形態においては、第1の基板100に対して10−5Paに減圧された雰囲気下にて、160℃1時間の加熱処理を行う。
加熱処理後の第1の基板100は、搬送室52を経て貼り合わせ室56へと移動される。なお、搬送室52を経た基板の移動は、大気開放されることなく(大気中にさらされることなく)連続的に行われる。
また、第2の加熱処理室50Bに、第2の基板200を搬入し、第2の基板200に対して減圧雰囲気下で加熱処理を行う(図7(B)参照)。なお、第2の基板200の加熱処理は第1の基板100の加熱処理より先行して行った後に真空保管してもよい。また、加熱処理の条件は、第1の基板100と同様とすることができる。
なお、第2の基板200が有機樹脂膜を有さない場合は、第2の基板200に対する加熱処理は必ずしも行わなくてもよい。但し、第2の基板200に対して減圧雰囲気下での加熱処理を行うことで第2の基板200表面の吸着水を脱離させることができ、後の工程で封止される封止領域内の水分等の不純物を低減させることができるため好ましい。
また、第2の基板200上に配向膜が形成されている場合、減圧雰囲気下での加熱処理を行うことで、配向膜からも水又は水素等の不純物を脱離されうるため、第2の基板200へ加熱処理を施すことが好ましい。
本実施の形態では、ラビング処理が施された配向膜が設けられた第2の基板200を、第2の加熱処理室50Bへと搬入するものとし、第2の基板200に対して10−5Paに減圧された雰囲気下にて、160℃1時間の加熱処理を行う。
なお、図7においては、第1の基板100及び第2の基板200に対して、2つの加熱処理室を用いて加熱処理を行う場合を例に示したが、本実施の形態はこれに限られない。第1の基板100と第2の基板200とを同じ加熱処理室にて加熱処理を行ってもよいし、複数の第1の基板100又は第2の基板200に対して、それぞれ複数の加熱処理室を有する構成としてもよい。但し、製造装置400が加熱処理室を複数有する構成とすることで、半導体装置の製造のタクトを向上させることができる。また、第1の加熱処理室50A及び第2の加熱処理室50Bは、複数の基板に対して、同時に加熱処理を行うことができる、所謂バッチ処理が可能であることが好ましい。
<2−3−2.シール材塗布及び液晶滴下>
加熱処理後の第2の基板200は、搬送室52を経て塗布室54へと移動される。
塗布室54では、加熱処理を終えた第2の基板200に対して、枠状にシール材202を塗布し、当該枠内に液晶204を滴下する(図7(C)参照)。
なお、一枚の基板から複数枚のパネルを取り出す場合には、複数の枠状にシール材を塗布すればよい。
シール材202としては、光硬化性樹脂、熱硬化性樹脂、または光及び熱併用硬化性樹脂等を用いるのが好ましい。例えば、アクリル系樹脂、エポキシ系樹脂、アクリレート系(ウレタンアクリレート)樹脂、アミン系樹脂、アクリル系樹脂とエポキシ系樹脂を混ぜた樹脂等を用いることができる。また、光(代表的には紫外線)重合開始剤、熱硬化剤、フィラー、カップリング剤を含んでもよい。なお、光硬化性樹脂とは、光を照射することにより硬化する樹脂をいい、熱硬化性樹脂は、熱処理により硬化する樹脂をいう。また、光及び熱併用硬化性樹脂とは、光を照射することにより仮硬化し、その後熱処理を行うことにより本硬化する樹脂をいう。
シール材202は枠状(閉ループ状)に形成すればよい。図7(C)においては、シール材202を矩形状に形成する場合を示している。ただし、シール材202の形状は矩形状に限られず、円形状、楕円形状、または矩形状以外の多角形状等に形成してもよい。また、シール材202は、2重以上の複数の枠状に形成してもよく、その場合、内側の枠状のシール材と外側の枠状のシール材の材料を異ならせてもよい。
液晶204には、低分子液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。また、液晶材料に、カイラル材、重合性モノマー及び重合開始剤を混合した液晶組成物を用いてもよい。
なお、図7(C)では、シール材202の内側に一滴の液晶204を滴下する場合を示している。但し、これに限られず、枠状のシール材202の内側の必要な箇所に必要な量だけ液晶を滴下すればよい。
また、塗布室54に、FPC(Flexible Printed Circuit)との電気的な接続を行うための異方性導電性樹脂を滴下するための第3のディスペンサを設けてもよい。
なお、本実施の形態においては、製造装置400を用いて液晶表示装置を作製する場合を例に示すが、本実施の形態はこれに限られない。例えば、製造装置400を用いて、酸化物半導体層を含むトランジスタと、トランジスタ上に設けられた有機樹脂膜と、発光性の有機化合物を含む発光素子を有する第1の基板と、第2の基板とを貼り合わせることで、EL(エレクトロルミネセンス)表示装置を作製してもよい。その場合、塗布室54では、固体封止のためのシール材を塗布することができる。また、液晶に変えて乾燥剤を滴下又は塗布してもよい。
<2−3−3.貼り合わせ>
液晶204を滴下した後、搬送室52を経て第2の基板200を貼り合わせ室56へ移動させる。
貼り合わせ室56において、第1の基板100のトランジスタ及び有機樹脂膜が設けられた面と第2の基板200とを対向させ、第1の基板100と第2の基板200とを貼り合わせる(図7(D)参照)。
第1の基板100と第2の基板200とを貼り合わせることにより、滴下した液晶204がシール材202の枠内に広がり、液晶層が形成される。なお、滴下した液晶の粘度によっては、第1の基板100と第2の基板200とを貼り合わせた段階では、液晶層がシール材202の枠内全面に広がらない(シール材202に接しない)場合がある。
第1の基板100と第2の基板200との貼り合わせは、減圧雰囲気下で行う。減圧雰囲気下で貼り合わせることにより、貼り合わせ後に大気圧に開放した場合であっても、シール材202の枠内を減圧状態に保ち、最終的に液晶をシール材202に接する領域まで広げることができるためである。さらに、内部の気体が封止時に圧縮されその圧力でシール材が破れることを防止するためである。減圧雰囲気は大気圧未満とすればよく、例えば100Pa以下とすることがより好ましい。
なお、貼り合わせ室56は、第1の加熱処理室50A及び第2の加熱処理室50Bよりも低真空とすることが好ましい。例えば、貼り合わせ室56の雰囲気を20kPa〜0.1Paとすることが好ましく、100Pa〜1Paとすることがより好ましい。
なお、第2の基板200上にシール材202を形成した後、または、第1の基板100と第2の基板200とを貼り合わせた後に、光照射または熱処理によって、シール材202を仮硬化してもよい。なお、枠状のシール材202の他に、基板200の端部に基板の仮接着用のシール材を塗布してもよく、その場合には、該仮接着用のシール材を仮硬化してもよい。
シール材202を仮硬化することにより、シール材202と基板(第1の基板100及び第2の基板200)とを固着して上下の基板の位置ずれを防止することができる。
また、図7では、第2の基板200側にシール材202及び液晶204を設ける場合を示すが、本実施の形態はこれに限られず、第1の基板100側にシール材202及び液晶204を設けてもよい。
<2−3−4.シール材硬化>
貼り合わせ室56にて、第1の基板100及び第2の基板200を貼り合わせた後、搬送室52を経て、硬化室58へと基板を移動させ、シール材202の硬化処理を行う(図7(E)参照)。なお、硬化処理は、大気圧雰囲気下で行う。
硬化処理はシール材の材料によって適宜設定すればよく、例えば、シール材202として熱硬化性樹脂を用いる場合には、熱処理を行うことにより、シール材202を硬化する。または、シール材202として光硬化性樹脂を用いる場合には、当該光硬化性樹脂が反応する波長の光を照射することでシール材202を硬化する。
以上の工程によって、本実施の形態の液晶表示装置300を作製することができる。作製された液晶表示装置300は、図1に示す取り出し室60から搬出される。
以上示したように、本発明の一態様に係る製造装置を用いて、第1の基板100、又は、第1の基板100及び第2の基板200を減圧雰囲気下で加熱することで、基板上に設けられた有機樹脂膜から水を除去することができる。水等の水素を含む化合物は酸化物半導体にn型の導電性を付与する不純物であり、酸化物半導体を用いたトランジスタの電気的特性の変動要因となる。よって、表示装置内部に混入しうる水を低減させることで、トランジスタの信頼性を向上させることができる。
また、有機樹脂膜は水分を吸着しやすいため、加熱処理によって水を除去しても大気に触れることで、水の再混入が起こりやすい。しかしながら、本実施の形態で示す製造装置は、加熱処理によって水を除去した後、大気開放することなく第1の基板100及び第2の基板200の貼り合わせを行うため、表示装置内部への水等の不純物の侵入を抑制することができる。よって、信頼性の高い半導体装置を提供することが可能となる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態3)
上記実施の形態で例示したトランジスタのチャネルが形成される領域に好適に用いることができる酸化物半導体の一例について、以下に説明する。
酸化物半導体は、エネルギーギャップが3.0eV以上と大きく、酸化物半導体を適切な条件で加工し、そのキャリア密度を十分に低減して得られた酸化物半導体膜が適用されたトランジスタにおいては、オフ状態でのソースとドレイン間のリーク電流(オフ電流)を、従来のシリコンを用いたトランジスタと比較して極めて低いものとすることができる。
適用可能な酸化物半導体としては、少なくともインジウム(In)あるいは亜鉛(Zn)を含むことが好ましい。特にInとZnを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム(Ga)、スズ(Sn)、ハフニウム(Hf)、ジルコニウム(Zr)、チタン(Ti)、スカンジウム(Sc)、イットリウム(Y)、ランタノイド(例えば、セリウム(Ce)、ネオジム(Nd)、ガドリニウム(Gd)から選ばれた一種、または複数種が含まれていることが好ましい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、In−Zn系酸化物、Sn−Zn系酸化物、Al−Zn系酸化物、Zn−Mg系酸化物、Sn−Mg系酸化物、In−Mg系酸化物、In−Ga系酸化物、In−Ga−Zn系酸化物(IGZOとも表記する)、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、Sn−Ga−Zn系酸化物、Al−Ga−Zn系酸化物、Sn−Al−Zn系酸化物、In−Hf−Zn系酸化物、In−Zr−Zn系酸化物、In−Ti−Zn系酸化物、In−Sc−Zn系酸化物、In−Y−Zn系酸化物、In−La−Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、In−Sn−Ga−Zn系酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物を用いることができる。
ここで、In−Ga−Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。
また、酸化物半導体として、InMO(ZnO)(m>0)で表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoから選ばれた一の金属元素または複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。また、酸化物半導体として、InSnO(ZnO)(n>0、且つ、nは整数)で表記される材料を用いてもよい。
例えば、In:Ga:Zn=1:1:1、In:Ga:Zn=3:1:2、あるいはIn:Ga:Zn=2:1:3の原子数比のIn−Ga−Zn系酸化物やその組成の近傍の酸化物を用いるとよい。
酸化物半導体膜は単結晶でも、非単結晶でもよい。後者の場合、アモルファス酸化物半導体膜でも、微結晶酸化物半導体膜でも、多結晶酸化物半導体膜でも、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)膜でもよい。好ましくは、酸化物半導体膜は、CAAC−OS膜とする。
以下、酸化物半導体膜の構造について説明する。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。
微結晶酸化物半導体膜は、例えば、1nm以上10nm未満の大きさの微結晶(ナノ結晶ともいう。)を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。
CAAC−OS膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が100nm未満の立方体内に収まる大きさである。従って、CAAC−OS膜に含まれる結晶部は、一辺が10nm未満、5nm未満または3nm未満の立方体内に収まる大きさの場合も含まれる。CAAC−OS膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、CAAC−OS膜について詳細な説明を行う。
CAAC−OS膜を透過型電子顕微鏡(TEM:Transmission Electron Microscope)によって観察すると、結晶部同士の明確な境界、即ち結晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、CAAC−OS膜は、粒界に起因する電子移動度の低下が起こりにくいといえる。
CAAC−OS膜を、試料面と概略平行な方向からTEMによって観察(断面TEM観察)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
一方、CAAC−OS膜を、試料面と概略垂直な方向からTEMによって観察(平面TEM観察)すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面TEM観察および平面TEM観察より、CAAC−OS膜の結晶部は配向性を有していることがわかる。
CAAC−OS膜に対し、X線回折(XRD:X−Ray Diffraction)装置を用いて構造解析を行うと、例えばInGaZnOの結晶を有するCAAC−OS膜のout−of−plane法による解析では、回折角(2θ)が31°近傍にピークが現れる場合がある。このピークは、InGaZnOの結晶の(009)面に帰属されることから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、CAAC−OS膜に対し、c軸に概略垂直な方向からX線を入射させるin−plane法による解析では、2θが56°近傍にピークが現れる場合がある。このピークは、InGaZnOの結晶の(110)面に帰属される。InGaZnOの単結晶酸化物半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)として試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面に帰属されるピークが6本観察される。これに対し、CAAC−OS膜の場合は、2θを56°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、CAAC−OS膜では、異なる結晶部間ではa軸およびb軸の配向は不規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に配列した金属原子の各層は、結晶のab面に平行な面である。
なお、結晶部は、CAAC−OS膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のc軸は、CAAC−OS膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC−OS膜の形状をエッチングなどによって変化させた場合、結晶のc軸がCAAC−OS膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、CAAC−OS膜中の結晶化度が均一でなくてもよい。例えば、CAAC−OS膜の結晶部が、CAAC−OS膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、CAAC−OS膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、InGaZnOの結晶を有するCAAC−OS膜のout−of−plane法による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向性を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍にピークを示し、2θが36°近傍にピークを示さないことが好ましい。
CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、CAAC−OS膜のうち、二種以上を有する積層膜であってもよい。
また、CAAC−OS膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がa−b面から劈開し、a−b面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状またはペレット状のスパッタリング粒子が、結晶状態を維持したまま被成膜面に到達することで、CAAC−OS膜を成膜することができる。
平板状のスパッタリング粒子は、例えば、a−b面に平行な面の円相当径が3nm以上10nm以下、厚さ(a−b面に垂直な方向の長さ)が0.7nm以上1nm未満である。なお、平板状のスパッタリング粒子は、a−b面に平行な面が正三角形または正六角形であってもよい。ここで、面の円相当径とは、面の面積と等しい正円の直径をいう。
また、CAAC−OS膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の基板温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板温度を100℃以上740℃以下、好ましくは200℃以上500℃以下として成膜する。成膜時の基板温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。このとき、スパッタリング粒子が正に帯電することで、スパッタリング粒子同士が反発しながら基板に付着するため、スパッタリング粒子が偏って不均一に重なることがなく、厚さの均一なCAAC−OS膜を成膜することができる。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度(水素、水、二酸化炭素および窒素など)を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−80℃以下、好ましくは−100℃以下である成膜ガスを用いる。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100体積%とする。
CAAC−OS膜を成膜した後、加熱処理を行ってもよい。加熱処理の温度は、100℃以上740℃以下、好ましくは200℃以上500℃以下とする。また、加熱処理の時間は1分以上24時間以下、好ましくは6分以上4時間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、CAAC−OS膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理によりCAAC−OS膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。また、加熱処理を行うことで、CAAC−OS膜の結晶性をさらに高めることができる。なお、加熱処理は1000Pa以下、100Pa以下、10Pa以下または1Pa以下の減圧下で行ってもよい。減圧下では、CAAC−OS膜の不純物濃度をさらに短時間で低減することができる。
スパッタリング用ターゲットの一例として、In−Ga−Zn−O化合物ターゲットについて以下に示す。
InO粉末、GaO粉末およびZnO粉末を所定のmol数比で混合し、加圧処理後、1000℃以上1500℃以下の温度で加熱処理をすることで多結晶であるIn−Ga−Zn−O化合物ターゲットとする。なお、X、YおよびZは任意の正数である。ここで、所定のmol数比は、例えば、InO粉末、GaO粉末およびZnO粉末が、1:1:1、1:1:2、1:3:2、2:1:3、2:2:1、3:1:1、3:1:2、3:1:4、4:2:3、8:4:3、またはこれらの近傍の値とすることができる。なお、粉末の種類、およびその混合するmol数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
または、CAAC−OS膜は、以下の方法により形成する。
まず、第1の酸化物半導体膜を1nm以上10nm未満の厚さで成膜する。第1の酸化物半導体膜はスパッタリング法を用いて成膜する。具体的には、基板温度を100℃以上500℃以下、好ましくは150℃以上450℃以下とし、成膜ガス中の酸素割合を30体積%以上、好ましくは100体積%として成膜する。
次に、加熱処理を行い、第1の酸化物半導体膜を結晶性の高い第1のCAAC−OS膜とする。加熱処理の温度は、350℃以上740℃以下、好ましくは450℃以上650℃以下とする。また、加熱処理の時間は1分以上24時間以下、好ましくは6分以上4時間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第1の酸化物半導体膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理により第1の酸化物半導体膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は1000Pa以下、100Pa以下、10Pa以下または1Pa以下の減圧下で行ってもよい。減圧下では、第1の酸化物半導体膜の不純物濃度をさらに短時間で低減することができる。
第1の酸化物半導体膜は、厚さが1nm以上10nm未満であることにより、厚さが10nm以上である場合と比べ、加熱処理によって容易に結晶化させることができる。
次に、第1の酸化物半導体膜と同じ組成である第2の酸化物半導体膜を10nm以上50nm以下の厚さで成膜する。第2の酸化物半導体膜はスパッタリング法を用いて成膜する。具体的には、基板温度を100℃以上500℃以下、好ましくは150℃以上450℃以下とし、成膜ガス中の酸素割合を30体積%以上、好ましくは100体積%として成膜する。
次に、加熱処理を行い、第2の酸化物半導体膜を第1のCAAC−OS膜から固相成長させることで、結晶性の高い第2のCAAC−OS膜とする。加熱処理の温度は、350℃以上740℃以下、好ましくは450℃以上650℃以下とする。また、加熱処理の時間は1分以上24時間以下、好ましくは6分以上4時間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第2の酸化物半導体膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理により第2の酸化物半導体膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は1000Pa以下、100Pa以下、10Pa以下または1Pa以下の減圧下で行ってもよい。減圧下では、第2の酸化物半導体膜の不純物濃度をさらに短時間で低減することができる。
以上のようにして、CAAC−OS膜を形成することができる。
また、酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合することによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜において、水素濃度は、5×1018atoms/cm未満、好ましくは1×1018atoms/cm以下、より好ましくは5×1017atoms/cm以下、更に好ましくは1×1016atoms/cm以下とすることが望ましい。なお、酸化物半導体膜中の水素濃度は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)で測定されるものである。
酸化物半導体膜の形成後において、脱水化処理(脱水素化処理)を行い酸化物半導体膜から、水素、または水分を除去して不純物が極力含まれないように高純度化し、脱水化処理(脱水素化処理)によって増加した酸素欠損を補填するため酸素を酸化物半導体膜に加える処理を行うことが好ましい。また、本明細書等において、酸化物半導体膜に酸素を供給する場合を、加酸素化処理と記す場合がある、または酸化物半導体膜に含まれる酸素を化学量論的組成よりも多くする場合を過酸素化処理と記す場合がある。
このように、酸化物半導体膜は、脱水化処理(脱水素化処理)により、水素または水分が除去され、加酸素化処理により酸素欠損を補填することによって、i型(真性)化またはi型に限りなく近い酸化物半導体膜とすることができる。このような酸化物半導体膜中には、ドナーに由来するキャリアが極めて少なく(ゼロに近く)、キャリア濃度は1×1014/cm未満、好ましくは1×1012/cm未満、さらに好ましくは1×1011/cm未満、より好ましくは1.45×1010/cm未満となる。
またこのように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠損に起因するエネルギーギャップ中の欠陥準位密度が低減された酸化物半導体膜を備えるトランジスタは、極めて優れたオフ電流特性を実現できる。例えば、チャネル長が1μm、且つ室温(25℃)における、チャネル幅1μmあたりのオフ電流は、100yA(1yA(ヨクトアンペア)は1×10−24A)以下、望ましくは、10yA以下となる。また、85℃では、100zA/μm(1zA(ゼプトアンペア)は1×10−21A)以下、望ましくは10zA/μm以下となる。このように、i型(真性)化または実質的にi型化された酸化物半導体膜を用いることで、極めて優れたオフ電流特性のトランジスタを得ることができる。
また、酸化物半導体膜は、複数の酸化物半導体膜が積層された構造でもよい。
例えば、酸化物半導体膜を、第1の酸化物半導体膜、第2の酸化物半導体膜および第3の酸化物半導体膜の積層として、各々を異なる組成としてもよい。
酸化物半導体膜(便宜上、第1層と呼ぶ。)とゲート絶縁膜との間に、第1層を構成する元素からなり、第1層よりも電子親和力が0.2eV以上小さい第2層を設けてもよい。このとき、ゲート電極から電界が印加されると、第1層にチャネルが形成され、第2層にはチャネルが形成されない。第1層は、第2層と構成する元素が同じであるため、第1層と第2層との界面において、界面散乱がほとんど起こらない。従って、第1層とゲート絶縁膜との間に第2層を設けることによって、トランジスタの電界効果移動度を高くすることができる。
さらに、ゲート絶縁膜に酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜または窒化シリコン膜を用いる場合、ゲート絶縁膜に含まれるシリコンが、酸化物半導体膜に混入することがある。酸化物半導体膜にシリコンが含まれると、酸化物半導体膜の結晶性の低下、キャリア移動度の低下などが起こる。従って、チャネルの形成される第1層のシリコン濃度を低減するために、第1層とゲート絶縁膜との間に第2層を設けることが好ましい。同様の理由により、第1層を構成する元素からなり、第1層よりも電子親和力が0.2eV以上小さい第3層を設け、第1層を第2層および第3層で挟むことが好ましい。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態4)
本実施の形態では、実施の形態1に示した製造装置を用いて作製される、表示機能を有する半導体装置(表示装置ともいう)の一例を示す。
図8(A)に本実施の形態の表示装置の平面図を示す。図8(A)において、基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回路4004の上に基板4006が設けられている。よって画素部4002と、走査線駆動回路4004とは、基板4001とシール材4005と基板4006とによって、表示素子と共に封止されている。図8(A)においては、基板4001上のシール材4005によって囲まれている領域とは異なる領域に、ICチップ、又は別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている。信号線駆動回路4003と走査線駆動回路4004を通して画素部4002に与えられる各種信号及び電位は、FPC(Flexible printed circuit)4018から供給されている。
また図8(A)においては、信号線駆動回路4003を別途形成し、基板4001に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部のみを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG(Chip On Glass)法、ワイヤボンディング法、或いはTAB(Tape Automated Bonding)法などを用いることができる。図8(A)は、COG法により信号線駆動回路4003を実装する例である。
なお、表示装置とは、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。すなわち、本明細書中における表示装置とは、画像表示装置、もしくは光源(照明装置含む)を指す。また、表示素子が封止された状態にあるパネルだけでなく、コネクター、例えば、FPC又はTCP(Tape Carrier Package)が取り付けられたモジュール、TCPの先にプリント配線板が設けられたモジュール、又は表示素子にCOG方式によりIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとする。
また基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態2に示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子(液晶表示素子ともいう)、発光素子(発光表示素子ともいう)を用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro Luminescence)、有機EL等が含まれる。また、電子インク表示装置(電子ペーパー)など、電気的作用によりコントラストが変化する表示媒体も適用することができる。
図8(C)は、図8(A)のM−Nにおける断面図に相当する。図8(C)では表示素子として液晶素子を用いた液晶表示装置の例を示す。但し、表示パネルは、画素部4002に設けられたトランジスタ4010が表示素子と電気的に接続して構成され、該表示素子としては表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
液晶表示装置は、縦電界方式、又は、横電界方式を適用することができる。図8(C)では、FFS(Fringe Field Switching)モードを採用する例を示す。
図8(A)及び(C)に示すように、半導体装置は接続端子電極4015及び端子電極4016を有しており、接続端子電極4015及び端子電極4016はFPC4018が有する端子と異方性導電層4019を介して、電気的に接続されている。
接続端子電極4015は、第1の電極層4034と同じ導電層から形成され、端子電極4016は、トランジスタ4010、4011のゲート電極層と同じ導電層で形成されている。
また基板4001上に設けられた画素部4002と、走査線駆動回路4004は、トランジスタを複数有している。図8(C)では、画素部4002に含まれるトランジスタ4010と、走査線駆動回路4004に含まれるトランジスタ4011とを例示しており、トランジスタ4010、4011上には絶縁層4032a、4032bが設けられている。
また、図8(C)では、絶縁層4032b上に平坦化絶縁層4040が設けられ、第1の電極層4034と第2の電極層4031との間に絶縁層4042が設けられている。
トランジスタ4010、4011としては、実施の形態2に示した酸化物半導体をチャネル形成領域に含むトランジスタを適用することができる。トランジスタ4010、4011は、ボトムゲート構造のトランジスタである。
トランジスタ4010、4011に含まれるゲート絶縁層は、単層構造又は積層構造とすることができる。本実施の形態では、ゲート絶縁層4020a、4020bの積層構造を含む。また、図8(C)においては、ゲート絶縁層4020aと、絶縁層4032bとが、接続端子電極4015端部を覆うように、シール材4005下に延在しており、絶縁層4032bは、ゲート絶縁層4020b及び絶縁層4032aの側面を覆っている。
また、駆動回路用のトランジスタ4011の酸化物半導体層のチャネル形成領域と重なる位置にさらに導電層を設けてもよい。導電層を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、トランジスタ4011のしきい値電圧の変化量を低減することができる。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部(トランジスタを含む回路部)に作用しないようにする機能(特に静電気に対する静電遮蔽機能)も有する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。
ここで、平坦化絶縁層4040が、実施の形態1で例示した有機樹脂膜に相当する。平坦化絶縁層4040としては、アクリル、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ等の有機樹脂を用いることができる。また上記有機樹脂材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂等を用いることができる。実施の形態1で例示した方法を適用することにより、平坦化絶縁層4040内の水等の不純物は極めて低減されている。したがって、トランジスタの電気的特性の変動が抑制され、極めて信頼性の高い表示装置が実現されている。
図8(C)において、液晶素子4013は、第1の電極層4034、第2の電極層4031、及び液晶層4008を含む。なお、液晶層4008を挟持するように配向膜として機能する絶縁層4038、4033が設けられている。
また、液晶素子4013は、液晶層4008の下方に開口パターンを有する第2の電極層4031を有し、絶縁層4042を介して第2の電極層4031のさらに下方に、平板状の第1の電極層4034を有する。開口パターンを有する第2の電極層4031は、屈曲部や枝分かれした櫛歯状を含む形状である。第2の電極層4031に開口パターンを設けることにより、第1の電極層4034及び第2の電極層4031はその電極間に電界を発生させることができる。なお、平坦化絶縁層4040上に接して平板上の第2の電極層4031を形成し、絶縁層4042を介して第2の電極層4031上に、画素電極として機能し、開口パターンを有する第1の電極層4034を有する構成としてもよい。
第1の電極層4034、第2の電極層4031は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
また、第1の電極層4034、第2の電極層4031はタングステン(W)、モリブデン(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、チタン(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(Ag)等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
また、第1の電極層4034、第2の電極層4031として、導電性高分子(導電性ポリマーともいう)を含む導電性組成物を用いて形成することができる。
またスペーサ4035は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層4008の膜厚(セルギャップ)を制御するために設けられている。なお球状のスペーサを用いていてもよい。
また、液晶層4008に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。この場合、液晶層4008と、第1の電極層4034及び第2の電極層4031とは接する構造となる。
図8(C)に示す本実施の形態の液晶表示装置において、トランジスタ4010、4011、絶縁層4032a、4032b、平坦化絶縁層4040、第1の電極層4034、絶縁層4042、第2の電極層4031、及び配向膜として機能する絶縁層4038、が設けられた基板4001が、実施の形態1の第1の基板100に相当する。また、スペーサ4035及び配向膜として機能する絶縁層4033が設けられた基板4006が、実施の形態1の第2の基板に相当する。基板4001及び基板4006上にそれぞれ配向膜として機能する絶縁層4038、4033を形成し、ラビング処理及びラビング処理後の洗浄を終えた後、本発明の一態様に係る製造装置を用いて貼り合わせを行うことで、本実施の形態の液晶表示装置を形成することができる。
実施の形態1で示した製造装置を用いて基板4001及び基板4006の貼り合わせを行うことで、平坦化絶縁層4040に含まれる水分を除去し、且つ再混入を抑制することができる。従って、本実施の形態で示す液晶表示装置は、表示装置内部の水分が低減されているため、トランジスタ4011、4010の電気的特性の変動が抑制された信頼性の高い液晶表示装置である。
なお、図8(C)に示す絶縁層4042は、一部に開口を有しており、当該開口から平坦化絶縁層4040に含まれる水分を脱離することができる。但し、平坦化絶縁層4040上に設けられる絶縁層4042の膜質によっては、開口を設けなくともよい。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化物半導体層を有するトランジスタを用いることにより、保持容量の大きさを縮小することができる。よって、各画素における開口率を向上させることができる。
特に、保持容量としての容量素子を設けない構成とし、第1の電極層4034と第2の電極層4031の間に生じる寄生容量を保持容量として用いることが好ましい。このように、容量素子を設けない構成とすることにより、画素の開口率をさらに向上させることができる。
保持容量としての容量素子を画素に設けない場合の、画素構成の一例を図8(B)に示す。画素には、トランジスタ4010のゲート電極層と電気的に接続する配線4050と、トランジスタ4010のソース電極層又はドレイン電極層の一方と電気的に接続する配線4052の交差部を有する。図8(B)に示す画素は保持容量としての容量素子を有していないため、画素の占有面積に対する、開口パターンを有する第2の電極層4031の面積を極めて大きくすることができ、極めて高い開口率が実現されている。
本明細書に開示する酸化物半導体層を用いたトランジスタは、オフ状態における電流値(オフ電流値)を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本明細書に開示する酸化物半導体層を用いたトランジスタは、高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このようなトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。また、画素部においても、このようなトランジスタを用いることで、高画質な画像を提供することができる。
また、表示装置において、ブラックマトリクス(遮光層)、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などは適宜設ける。例えば、偏光板及び位相差板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、RGBW(Wは白を表す)、又はRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置はタッチセンサを備えていることが好ましい。画素部4002と重ねてタッチセンサを設けた表示装置を電子機器等に適用することにより、より直感的な操作が可能な電子機器を実現することができる。
表示装置に設けるタッチセンサとしては、静電容量方式のタッチセンサを用いることが好ましい。そのほかにも抵抗膜方式、表面弾性波方式、赤外線方式、光学方式など様々な方式を用いることができる。
静電容量方式のタッチセンサとしては、代表的には表面型静電容量方式、投影型静電容量方式などがある。また投影型静電容量方式としては、主に駆動方式の違いから、自己容量方式、相互容量方式などがある。ここで、相互容量方式を用いると、同時多点検出が可能となるため好ましい。
ここで、表示装置にタッチセンサを設ける場合、タッチセンサとして機能する層の配置はさまざまな方法をとることができる。
図9は、液晶素子が適用され、タッチセンサを備える表示装置の構成例である。
図9(A)に示す表示装置は、液晶4062と、液晶4062を挟持する一対の基板(基板4061及び基板4063)と、基板4061及び基板4063よりも外側に配置された一対の偏光板(偏光板4064及び偏光板4065)と、タッチセンサ4060と、を有する。ここで、液晶4062と、基板4061と、基板4063を含む構成を、表示パネル4067と呼ぶこととする。
図9(A)に示す表示装置は、タッチセンサ4060が偏光板4064(又は偏光板4065)よりも外側に位置する、いわゆる外付け型の表示装置である。このような構成は、表示パネル4067とタッチセンサ4060をそれぞれ別途作製し、これらを重ねることで、表示装置にタッチセンサの機能を付加することができるため、特別な工程を経ることなく、容易に作製することができる。
図9(B)に示す表示装置は、タッチセンサ4060が偏光板4064と基板4061の間(又は偏光板4065と基板4063の間)に位置する、いわゆるオンセル型の表示装置である。このような構成は、例えば基板4061をタッチセンサ4060の形成基板として共通して用いるなどにより、表示装置の薄型化を実現できる。
図9(C)に示す表示装置は、タッチセンサ4060が基板4061と基板4063の間に位置する、いわゆるインセル型の表示装置である。このような構成とすることで、さらなる表示装置の薄型化を実現できる。例えば、表示パネル4067が備えるトランジスタや配線、電極などにより基板4061上(または基板4063上)の液晶4062側の面にタッチセンサとして機能する層を作り込むことにより実現できる。また、光学式のタッチセンサを用いる場合には、光電変換素子を備える構成としてもよい。
なお、ここでは液晶素子を備える表示装置について説明したが、有機EL素子を備える表示装置や電子ペーパなどの様々な表示装置に、タッチセンサの機能を適宜付加することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態5)
本実施の形態では、本発明の一態様の製造装置によって作製される表示装置を備える電子機器の例について、図10を参照して説明する。
図10(A)に示す電子機器は、折り畳み式の情報端末の一例である。
図10(A)に示す電子機器は、筐体1021aと、筐体1021bと、筐体1021aに設けられたパネル1022aと、筐体1021bに設けられたパネル1022bと、軸部1023と、ボタン1024と、接続端子1025と、記録媒体挿入部1026と、スピーカ1027と、を備える。
筐体1021aと筐体1021bは、軸部1023により接続される。
図10(A)に示す電子機器は、軸部1023を有するため、パネル1022aとパネル1022bを対向させて折り畳むことができる。
ボタン1024は、筐体1021bに設けられる。なお、筐体1021aにボタン1024を設けてもよい。例えば、電源ボタンとしての機能を有するボタン1024を設けることより、ボタン1024を押すことで電子機器に対する電源電圧の供給を制御できる。
接続端子1025は、筐体1021aに設けられる。なお、筐体1021bに接続端子1025が設けられていてもよい。また、接続端子1025が筐体1021a及び筐体1021bの一方又は両方に複数設けられていてもよい。接続端子1025は、図10(A)に示す電子機器と他の機器を接続するための端子である。
記録媒体挿入部1026は、筐体1021aに設けられる。筐体1021bに記録媒体挿入部1026が設けられていてもよい。また、記録媒体挿入部1026が筐体1021a及び筐体1021bの一方又は両方に複数設けられていてもよい。例えば、記録媒体挿入部にカード型記録媒体を挿入することにより、カード型記録媒体のデータを電子機器に読み出し、又は電子機器内のデータをカード型記録媒体に書き込むことができる。
スピーカ1027は、筐体1021bに設けられる。スピーカ1027は、音声を出力する。なお、筐体1021aにスピーカ1027を設けてもよい。
なお、筐体1021a又は筐体1021bにマイクを設けてもよい。筐体1021a又は筐体1021bにマイクが設けられることにより、例えば図10(A)に示す電子機器を電話機として機能させることができる。
図10(A)に示す電子機器は、例えば電話機、電子書籍、パーソナルコンピュータ、及び遊技機の一つ又は複数としての機能を有する。
ここで、パネル1022a及び/又はパネル1022bに、本発明の一態様の製造装置で作製される表示装置を適用することができる。
図10(B)に示す電子機器は、据え置き型情報端末の一例である。図10(B)に示す電子機器は、筐体1031と、筐体1031に設けられたパネル1032と、ボタン1033と、スピーカ1034と、を具備する。
なお、筐体1031の甲板部1035にパネル1032と同様のパネルを設けてもよい。
さらに、筐体1031に券などを出力する券出力部、硬貨投入部、及び紙幣挿入部などを設けてもよい。
ボタン1033は、筐体1031に設けられる。例えば、ボタン1033が電源ボタンであれば、ボタン1033を押すことで電子機器に対する電源電圧の供給を制御できる。
スピーカ1034は、筐体1031に設けられる。スピーカ1034は、音声を出力する。
図10(B)に示す電子機器は、例えば現金自動預け払い機、チケットなどの注文をするための情報通信端末(マルチメディアステーションともいう)、又は遊技機としての機能を有する。
ここで、パネル1032に、本発明の一態様の製造装置で作製される表示装置を適用することができる。
図10(C)は、据え置き型情報端末の一例である。図10(C)に示す電子機器は、筐体1041と、筐体1041に設けられたパネル1042と、筐体1041を支持する支持台1043と、ボタン1044と、接続端子1045と、スピーカ1046と、を備える。
なお、筐体1041に外部機器に接続させるための接続端子を設けてもよい。
ボタン1044は、筐体1041に設けられる。例えば、ボタン1044が電源ボタンであれば、ボタン1044を押すことで電子機器に対する電源電圧の供給を制御できる。
接続端子1045は、筐体1041に設けられる。接続端子1045は、図10(C)に示す電子機器と他の機器を接続するための端子である。例えば、接続端子1045により図10(C)に示す電子機器とパーソナルコンピュータを接続すると、パーソナルコンピュータから入力されるデータ信号に応じた画像をパネル1042に表示させることができる。例えば、図10(C)に示す電子機器のパネル1042が接続する他の電子機器のパネルより大きければ、当該他の電子機器の表示画像を拡大することができ、複数の人が同時に視認しやすくなる。
スピーカ1046は、筐体1041に設けられる。スピーカ1046は、音声を出力する。
図10(C)に示す電子機器は、例えば出力モニタ、パーソナルコンピュータ、及びテレビジョン装置の一つ又は複数としての機能を有する。
ここで、パネル1042に、本発明の一態様の製造装置で作製される表示装置を適用することができる。
図10(D)及び図10(E)に示す電子機器は、携帯型情報端末の一例である。
図10(D)に示す携帯情報端末1010は、筐体1011に組み込まれたパネル1012Aの他、操作ボタン1013、スピーカ1014、その他図示しないマイク、ステレオヘッドフォンジャック、メモリカード挿入口、カメラ、USBコネクタなどの外部接続ポート等を備えている。
ここで、パネル1012Aに本発明の一態様の製造装置で作製される表示装置を適用することができる。
図10(E)に示す携帯情報端末1020は、筐体1011の側面に添うように湾曲したパネル1012Bを具備する例である。タッチセンサ及び表示素子の支持基板として、曲面を有する基板を適用することで、曲面を有するパネルを具備する携帯型情報端末とすることができる。
図10(E)に示す携帯情報端末1020は、筐体1011に組み込まれたパネル1012Bの他、操作ボタン1013、スピーカ1014、マイク1015、その他図示しないステレオヘッドフォンジャック、メモリカード挿入口、カメラ、USBコネクタなどの外部接続ポート等を備えている。
図10(D)及び図10(E)に示す携帯型情報端末は、例えば電話機、電子書籍、パーソナルコンピュータ、及び遊技機の一つ又は複数としての機能を有する。
図10(F)に示す電子機器は、折り畳み式の情報端末の一例である。
図10(F)に示す電子機器1050は、筐体1051と筐体1052と筐体1051に設けられたパネル1054と、筐体1052に設けられたパネル1055と、スピーカ1056と、起動ボタン1057と、接続端子1025と、を備える。
図10(F)に示す電子機器1050は、筐体1051と筐体1052が軸部1053によって接続され、筐体1051と筐体1052を折りたたむことができる。
パネル1054及びパネル1055のうち、少なくとも一方に本発明の一態様の製造装置で作製される表示装置を適用することができる。
図10を参照して説明したように、本実施の形態に係る電子機器は、パネルに本発明の一態様に係る表示装置が適用されている。当該表示装置は、高い信頼性を有するため、電子機器を高信頼性化することが可能となる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
本実施例では、実施の形態1で示した本発明の一態様に係る製造装置を用いて、セル工程を行った液晶表示装置(液晶パネル)を比較例とともに示し、セル工程における乾燥処理と雰囲気制御の効果について説明する。
本実施例においては、液晶パネルが有する走査線駆動回路の動作マージンの時間変化を測定した。動作マージンの時間変化について調べた液晶パネルH及びIは、配向膜を形成するまで、全て同じ工程で作製された液晶パネルである。そして、液晶パネルH及びIは、走査線駆動回路が画素と同じ基板に形成されており、走査線駆動回路が有するトランジスタ上には、アクリル樹脂を含む厚さ3μmの有機樹脂膜が形成されている。また、該トランジスタのチャネル形成領域は、酸化物半導体層で形成されている。
液晶パネルHは、本発明の一態様の製造装置を用いて作製された液晶パネルである。液晶パネルHの作製に用いた本発明の一態様の製造装置を図13に示す。図13において、矢印は基板の移動経路を示し、丸で囲まれた数字は工程順を示す。
液晶パネルHは、酸化物半導体を含むトランジスタ上に有機樹脂膜及び配向膜を形成した第1の基板を準備し、配向膜の焼成及びラビング処理を終えた第1の基板を第1の加熱処理室に搬入し、10−5Paの減圧雰囲気下で160℃、1時間の加熱処理を行った。加熱処第1の基板に加熱処理を施した後、貼り合わせ室へと搬送して第2のステージに配置した。
また、配向膜を形成し、配向膜の焼成及びラビング処理を終えた第2の基板を第2の加熱処理室に搬入し、10−5Paの減圧雰囲気下で160℃、1時間の加熱処理を行った。その後、第2の基板を塗布室へと搬送し、シール材を枠状に塗布し、枠内に液晶を滴下した。
液晶を滴下後、第2の基板を貼り合わせ室に搬送して第1のステージに載置して、第1の基板との貼り合わせを行った。貼り合わせは100Paの減圧雰囲気下にて行った。その後、硬化室にてUVランプを照射してシール材を硬化させることで、液晶層が基板間に封止された液晶パネルHを作製した。
また、液晶パネルIは、第1の基板及び第2の基板に配向膜を形成後、大気雰囲気下で150℃、6時間の加熱処理を行った。その後、大気雰囲気下でシール材を基板上に描画し、液晶材料をシール材に囲まれた領域に滴下し、次いで、減圧雰囲気下で基板どうしを貼り合わせることで、液晶層が基板間に封止された液晶パネルIを作製した。
上記液晶パネルH及びIがそれぞれ有する走査線駆動回路の動作マージン幅(V)は、走査線駆動回路のシフトレジスタが有する959段の順序回路に、スタートパルス信号及びクロック信号を入力し、それにより最終段の順序回路から出力された信号の波形を、オシロスコープで観察することで調べた。
スタートパルス信号は、60Hzの周波数にて、68.3μsec幅のパルスが連続して出現する信号を用いた。また、クロック信号とスタートパルス信号は、その低電圧GVSSを−14Vとした。そして、クロック信号とスタートパルス信号の高電圧GVDDを+14Vから徐々に低くしていったときに、最終段の順序回路から出力される信号の波形に乱れが生じた高電圧GVDDの値を動作不良電圧とし、最も高い高電圧GVDDである+14Vと、動作不良電圧との差を、動作マージン幅と定義した。
液晶パネルHが有する走査線駆動回路の、動作時間(hour)に対する動作マージン幅(V)の変化を、図11に示す。また、液晶パネルIが有する走査線駆動回路の、動作時間(hour)に対する動作マージン幅(V)の変化を、図12に示す。
図11と図12から、動作開始時には液晶パネルH及びIは動作マージン幅が約22Vで同じであったが、220時間後では液晶パネルHの動作マージン幅が約17V、液晶パネルIの動作マージン幅が約7Vとなったことが分かった。よって、液晶パネルIの方が液晶パネルHよりも動作マージン幅が短時間で小さくなっており、このことから、液晶パネルHの方が、走査線駆動回路が有するトランジスタの閾値電圧のシフト量が小さい事が推察された。
よって、本発明の一態様に係る製造装置を用いて作製された液晶表示装置は、信頼性の高い液晶表示装置であることが示された。
50A 加熱処理室
50B 加熱処理室
52 搬送室
54 塗布室
58 硬化室
100 基板
200 基板
202 シール材
204 液晶
300 液晶表示装置
302 トランジスタ
304 有機樹脂膜
306 表示素子
400 製造装置
402 製造装置
405 シャッター
411 カセット
412 ヒータ
414 排気ポート
415 ガス導入口
416 逆止弁
417 エレベータ
418 搬送アーム
420 ディスペンサ
421 ステージ
422 ステージ
423 ステージ
424 UVランプ
425 隔壁
1010 携帯情報端末
1011 筐体
1012A パネル
1012B パネル
1013 操作ボタン
1014 スピーカ
1015 マイク
1020 携帯情報端末
1021a 筐体
1021b 筐体
1022a パネル
1022b パネル
1023 軸部
1024 ボタン
1025 接続端子
1026 記録媒体挿入部
1027 スピーカ
1031 筐体
1032 パネル
1033 ボタン
1034 スピーカ
1035 甲板部
1041 筐体
1042 パネル
1043 支持台
1044 ボタン
1045 接続端子
1046 スピーカ
1050 電子機器
1051 筐体
1052 筐体
1053 軸部
1054 パネル
1055 パネル
1056 スピーカ
1057 起動ボタン
4001 基板
4002 画素部
4003 信号線駆動回路
4004 走査線駆動回路
4005 シール材
4006 基板
4008 液晶層
4010 トランジスタ
4011 トランジスタ
4013 液晶素子
4015 接続端子電極
4016 端子電極
4018 FPC
4019 異方性導電層
4020a ゲート絶縁層
4020b ゲート絶縁層
4031 電極層
4032a 絶縁層
4032b 絶縁層
4033 絶縁層
4034 電極層
4035 スペーサ
4038 絶縁層
4040 平坦化絶縁層
4042 絶縁層
4050 配線
4052 配線
4060 タッチセンサ
4061 基板
4062 液晶
4063 基板
4064 偏光板
4065 偏光板
4067 表示パネル

Claims (7)

  1. 酸化物半導体層を含むトランジスタと、前記トランジスタ上に設けられた有機樹脂膜とを有する第1の基板に対して、減圧雰囲気下で加熱処理を行い、
    前記第1の基板、又は、前記第1の基板と対向させる第2の基板のいずれか一方にシール材を塗布しと、
    前記第1の基板の前記トランジスタ及び前記有機樹脂膜が設けられた面と前記第2の基板とを対向させて貼り合わせ、
    前記シール材を硬化させる工程を有し、
    前記加熱処理から前記シール材の硬化までの工程は、大気開放せずに露点−60℃以下の雰囲気にて連続的に行うことを特徴とする半導体装置の作製方法。
  2. 酸化物半導体層を含むトランジスタと、前記トランジスタ上に設けられた有機樹脂膜とを有する第1の基板に対して、減圧雰囲気下で加熱処理を行い、
    前記第1の基板、又は、前記第1の基板と対向させる第2の基板のいずれか一方に枠状にシール材を塗布し、前記枠内に液晶を滴下し、
    前記第1の基板の前記トランジスタ及び前記有機樹脂膜が設けられた面と前記第2の基板とを対向させて貼り合わせ、
    前記シール材を硬化させる工程を有し、
    前記加熱処理から前記シール材の硬化までの工程は、大気開放せずに露点−60℃以下の雰囲気にて連続的に行うことを特徴とする半導体装置の作製方法。
  3. 酸化物半導体層を含むトランジスタと、前記トランジスタ上に設けられた有機樹脂膜と、発光性の有機化合物を含む発光素子と、を有する第1の基板に対して、減圧雰囲気下で加熱処理を行い、
    前記第1の基板、又は、前記第1の基板と対向させる第2の基板のいずれか一方にシール材を塗布し、
    前記第1の基板の前記トランジスタ及び前記有機樹脂膜が設けられた面と前記第2の基板とを対向させて貼り合わせ、
    前記シール材を硬化させる工程を有し
    前記加熱処理から前記シール材の硬化までの工程は、大気開放せずに露点−60℃以下の雰囲気にて連続的に行うことを特徴とする半導体装置の作製方法。
  4. 請求項1乃至3のいずれか一において、
    前記第1の基板と前記第2の基板を貼り合わせる前に、前記第2の基板に対して減圧雰囲気下で加熱処理を行うことを特徴とする半導体装置の作製方法。
  5. 請求項1乃至4のいずれか一において、
    前記加熱処理から前記シール材の硬化までの工程は、不活性ガス雰囲気下にて行うことを特徴とする半導体装置の作製方法。
  6. 請求項1乃至5のいずれか一において、
    前記第1の基板と前記第2の基板の貼り合わせは、減圧雰囲気下で行うことを特徴とする半導体装置の作製方法。
  7. 減圧雰囲気下で基板を加熱する加熱処理室と、
    シール材を塗布する第1のディスペンサ、及び液晶を滴下する第2のディスペンサを有する塗布室と、
    前記塗布室にて塗布された前記シール材を挟んで、少なくとも一方が前記加熱処理室で加熱された一対の基板を貼り合わせる、貼り合わせ室と、
    前記シール材を硬化させる硬化室と、
    前記加熱処理室、前記塗布室、前記貼り合わせ室及び前記硬化室との間で大気開放せずに基板を搬送する搬送室と、を有し、
    前記加熱処理室、前記塗布室、前記貼り合わせ室、前記硬化室及び前記搬送室は、露点−60℃以下の雰囲気に制御されることを特徴とする半導体装置の製造装置。
JP2013211577A 2012-10-12 2013-10-09 液晶表示装置の作製方法 Expired - Fee Related JP6301626B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013211577A JP6301626B2 (ja) 2012-10-12 2013-10-09 液晶表示装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012226893 2012-10-12
JP2012226893 2012-10-12
JP2013211577A JP6301626B2 (ja) 2012-10-12 2013-10-09 液晶表示装置の作製方法

Publications (3)

Publication Number Publication Date
JP2014096577A true JP2014096577A (ja) 2014-05-22
JP2014096577A5 JP2014096577A5 (ja) 2016-11-24
JP6301626B2 JP6301626B2 (ja) 2018-03-28

Family

ID=50475687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013211577A Expired - Fee Related JP6301626B2 (ja) 2012-10-12 2013-10-09 液晶表示装置の作製方法

Country Status (3)

Country Link
US (4) US9142652B2 (ja)
JP (1) JP6301626B2 (ja)
KR (1) KR102226090B1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10684500B2 (en) * 2015-05-27 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Touch panel
JP6037070B1 (ja) * 2016-02-22 2016-11-30 大日本印刷株式会社 調光セル
KR102629869B1 (ko) 2016-09-27 2024-01-30 삼성디스플레이 주식회사 터치 스크린, 이를 구비하는 표시 장치 및 이의 구동 방법
CN107293553B (zh) * 2017-06-19 2020-11-24 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
US10976278B2 (en) * 2017-08-31 2021-04-13 Apple Inc. Modifying functionality of an electronic device during a moisture exposure event
KR102016353B1 (ko) * 2017-09-22 2019-08-30 성균관대학교산학협력단 롤투롤 타입으로 기재를 로딩 및 언로딩 하는 카세트 캐리어 및 이를 이용한디스플레이 백플레인 제조 설비
CN112016676B (zh) * 2020-08-18 2021-07-02 武汉大学 一种神经网络模型预测的半导体薄膜工艺参数优化系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214682A (ja) * 1997-01-30 1998-08-11 Mitsubishi Chem Corp 有機電界発光素子の製造装置及び製造方法
JP2008153141A (ja) * 2006-12-20 2008-07-03 Canon Inc 有機エレクトロルミネッセンス素子の製造方法
JP2011150324A (ja) * 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
WO2011132631A1 (ja) * 2010-04-21 2011-10-27 コニカミノルタホールディングス株式会社 有機エレクトロルミネッセンスパネルの製造方法及びその製造方法で製造された有機エレクトロルミネッセンスパネル

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6646284B2 (en) * 2000-12-12 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN103985718B (zh) * 2008-09-19 2019-03-22 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101015845B1 (ko) * 2009-02-06 2011-02-23 삼성모바일디스플레이주식회사 유기 전계 발광표시장치
CN103746001B (zh) 2009-12-04 2017-05-03 株式会社半导体能源研究所 显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214682A (ja) * 1997-01-30 1998-08-11 Mitsubishi Chem Corp 有機電界発光素子の製造装置及び製造方法
JP2008153141A (ja) * 2006-12-20 2008-07-03 Canon Inc 有機エレクトロルミネッセンス素子の製造方法
JP2011150324A (ja) * 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
WO2011132631A1 (ja) * 2010-04-21 2011-10-27 コニカミノルタホールディングス株式会社 有機エレクトロルミネッセンスパネルの製造方法及びその製造方法で製造された有機エレクトロルミネッセンスパネル

Also Published As

Publication number Publication date
JP6301626B2 (ja) 2018-03-28
US9460940B2 (en) 2016-10-04
US10153376B2 (en) 2018-12-11
KR102226090B1 (ko) 2021-03-09
US20180047850A1 (en) 2018-02-15
US9142652B2 (en) 2015-09-22
US20150348804A1 (en) 2015-12-03
US20140106503A1 (en) 2014-04-17
US9793410B2 (en) 2017-10-17
KR20140047529A (ko) 2014-04-22
US20170012137A1 (en) 2017-01-12

Similar Documents

Publication Publication Date Title
US20210263619A1 (en) Display device and method for manufacturing the same
US10818737B2 (en) Display device comprising a light-emitting element
JP7116214B2 (ja) 半導体装置
JP6301626B2 (ja) 液晶表示装置の作製方法
JP6208469B2 (ja) 半導体装置
US9316857B2 (en) Display device
TWI762251B (zh) 半導體裝置或包括該半導體裝置的顯示裝置
JP2023166427A (ja) 半導体装置
TW201807817A (zh) 半導體裝置及包括該半導體裝置的顯示裝置
JP2017212442A (ja) 半導体装置または当該半導体装置を有する表示装置
TW202418581A (zh) 半導體裝置及包括該半導體裝置的顯示裝置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180301

R150 Certificate of patent or registration of utility model

Ref document number: 6301626

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees