JP2014056365A - 論理回路及び該論理回路を用いた制御装置 - Google Patents
論理回路及び該論理回路を用いた制御装置 Download PDFInfo
- Publication number
- JP2014056365A JP2014056365A JP2012200065A JP2012200065A JP2014056365A JP 2014056365 A JP2014056365 A JP 2014056365A JP 2012200065 A JP2012200065 A JP 2012200065A JP 2012200065 A JP2012200065 A JP 2012200065A JP 2014056365 A JP2014056365 A JP 2014056365A
- Authority
- JP
- Japan
- Prior art keywords
- test pattern
- logic circuit
- output
- circuit
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
Abstract
【解決手段】テストパターンを注入する手段間の同期を、動作クロックを共通にすることではなく、機能ブロック110、111からの出力タイミングに合わせることにより同期させる。この手段250により、動作クロックよりも低い周期である機能ブロックからの出力タイミングでテストパターンを注入する手段を同期させる。
【選択図】図1
Description
ここで、比較回路30〜3n,集成回路5を領域0(200),機能ブロックA110,ラッチ120,直交波形生成回路100,パーミュータ80〜8nを領域1(201),機能ブロックB111,ラッチ121,直交波形生成回路101,パーミュータ90〜9nを領域2(202)の2つの領域に分ける。これらの回路を個別のチップにする場合には、領域0(200),領域1(201),領域2(202)ごとに別チップにする。また、これらの回路を同一のチップに納める場合には、レイアウトにより領域0(200),領域1(201),領域2(202)相互間に距離をおいたり、電源グランドを別々にしたりすれば障害の波及を防止できる。
110……機能ブロックA、111……機能ブロックB、
200……領域0、201……領域1、202……領域2、
212……カウンタ、211、213、214……Cエレメント、
250……同期手段
Claims (11)
- 多重系を構成して、それぞれビット列で構成されるデータを出力する複数の機能ブロックと、
前記複数の機能ブロックから出力されるデータに異常検知用のテストパターンを注入する複数のテストパターン生成回路と、
テストパターン注入後の前記出力信号を比較する比較回路と、を備える論理回路において、
各系の前記テストパターン生成回路に、テストパターン注入のトリガとなるクロック信号を出力し、テストパターンの注入を前記機能ブロックから出力されるデータ単位で同期させる同期手段を備えることを特徴とする論理回路。 - 請求項1記載の論理回路であって、
前記同期手段は、各系の前記機能ブロックが前記データを出力する周期毎に、各系の前記機能ブロックからインクリメント信号を受信し、各系の前記機能ブロックからインクリメント信号の受信が完了した場合に、各系の前記テストパターン生成回路に前記クロック信号を出力することを特徴とする論理回路。 - 請求項1記載の論理回路であって、
前記テストパターン生成回路は、前記機能ブロックから1サイクルの前記データが出力される間に、1回ずつテストパターンを注入する状態とテストパターンを注入しない状態となり、テストパターンを注入する状態とテストパターンを注入しない状態とが交互に連続することを特徴とする論理回路。 - 請求項1記載の論理回路であって、
各系の前記機能ブロック及び前記テストパターン生成回路を含む領域には、それぞれ異なるクロック源からクロック信号が供給されることを特徴とする論理回路。 - 請求項4記載の論理回路であって、
前記異なるクロック源は、異なる発振回路であることを特徴とする論理回路。 - 請求項4記載の論理回路であって、
前記異なるクロック源は、異なるクロック逓倍回路であることを特徴とする論理回路。 - 請求項1記載の論理回路であって、
前記複数の機能ブロックは、複数のマイクロプロセッサで構成されることを特徴とする論理回路。 - 請求項1記載の論理回路であって、
前記テストパターンが直交波形であることを特徴とする論理回路。 - 請求項1記載の論理回路であって、
各系の前記機能ブロック及び前記テストパターン生成回路を含む領域と、前記比較回路を含む領域とは、距離を置いて形成されていることを特徴とする論理回路。 - 請求項1記載の論理回路であって、
各系の前記機能ブロック及び前記テストパターン生成回路を含む領域と、前記比較回路を含む領域とは、其々別個の半導体チップ上に形成されていることを特徴とする論理回路。 - 請求項1乃至10に記載の論理回路と、ハイパスフィルタまたはハイパス特性を有する増幅器、整流回路、リレーを有し、
前記比較回路の出力を該ハイパスフィルタまたはハイパス特性を有する増幅器に入力し、該ハイパスフィルタまたはハイパス特性を有する増幅器の出力を該整流回路で整流した出力で該リレーを駆動し、該リレーで該機能ブロックの出力を制御対象の外部装置と断続することを特徴とする制御装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012200065A JP6047349B2 (ja) | 2012-09-12 | 2012-09-12 | 論理回路及び該論理回路を用いた制御装置 |
CN201310346963.2A CN103675514B (zh) | 2012-09-12 | 2013-08-09 | 逻辑电路以及采用了该逻辑电路的控制装置 |
BR102013021720-4A BR102013021720B1 (pt) | 2012-09-12 | 2013-08-26 | circuito lógico e aparelho de controle que usa o mesmo |
EP13182000.3A EP2709015B1 (en) | 2012-09-12 | 2013-08-28 | Logic circuit and control apparatus using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012200065A JP6047349B2 (ja) | 2012-09-12 | 2012-09-12 | 論理回路及び該論理回路を用いた制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014056365A true JP2014056365A (ja) | 2014-03-27 |
JP6047349B2 JP6047349B2 (ja) | 2016-12-21 |
Family
ID=49084796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012200065A Active JP6047349B2 (ja) | 2012-09-12 | 2012-09-12 | 論理回路及び該論理回路を用いた制御装置 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP2709015B1 (ja) |
JP (1) | JP6047349B2 (ja) |
CN (1) | CN103675514B (ja) |
BR (1) | BR102013021720B1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110716423B (zh) * | 2019-11-18 | 2021-08-31 | 南京科远智慧科技集团股份有限公司 | 一种应用于三重冗余超速保护装置的自动巡检方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01269151A (ja) * | 1988-04-21 | 1989-10-26 | Hitachi Ltd | 多重プロセツサシステム試験方法 |
JPH04119435A (ja) * | 1990-09-11 | 1992-04-20 | Railway Technical Res Inst | フェイルセイフ比較回路 |
JPH07234801A (ja) * | 1994-02-25 | 1995-09-05 | Hitachi Ltd | 誤り検出機能付き論理回路及びそれを用いたフォールトトレラントシステム |
JPH08171581A (ja) * | 1994-12-16 | 1996-07-02 | Hitachi Ltd | 誤り検出機能付き論理回路及びそれを用いたフォールトトレラントシステム |
JP2006251895A (ja) * | 2005-03-08 | 2006-09-21 | Mitsubishi Electric Corp | バスインタフェース回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4903270A (en) * | 1988-06-14 | 1990-02-20 | Intel Corporation | Apparatus for self checking of functional redundancy check (FRC) logic |
CN1168004C (zh) * | 1989-05-17 | 2004-09-22 | 国际商业机器公司 | 在数据处理系统中提供容错环境和体系结构的装置 |
EP0653708B1 (en) * | 1993-10-15 | 2000-08-16 | Hitachi, Ltd. | Logic circuit having error detection function, redundant resource management method, and fault tolerant system using it |
CN100456043C (zh) * | 2003-02-14 | 2009-01-28 | 爱德万测试株式会社 | 检测集成电路的方法和装置 |
JP2007005842A (ja) * | 2005-02-01 | 2007-01-11 | Synthesys Research Inc | データ依存アイ・ダイヤグラムを測定・表示するための方法及びデバイス |
CN100492032C (zh) * | 2007-06-05 | 2009-05-27 | 中南大学 | 一种基于拓扑图的配电系统故障测试方法 |
-
2012
- 2012-09-12 JP JP2012200065A patent/JP6047349B2/ja active Active
-
2013
- 2013-08-09 CN CN201310346963.2A patent/CN103675514B/zh not_active Expired - Fee Related
- 2013-08-26 BR BR102013021720-4A patent/BR102013021720B1/pt not_active IP Right Cessation
- 2013-08-28 EP EP13182000.3A patent/EP2709015B1/en not_active Not-in-force
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01269151A (ja) * | 1988-04-21 | 1989-10-26 | Hitachi Ltd | 多重プロセツサシステム試験方法 |
JPH04119435A (ja) * | 1990-09-11 | 1992-04-20 | Railway Technical Res Inst | フェイルセイフ比較回路 |
JPH07234801A (ja) * | 1994-02-25 | 1995-09-05 | Hitachi Ltd | 誤り検出機能付き論理回路及びそれを用いたフォールトトレラントシステム |
JPH08171581A (ja) * | 1994-12-16 | 1996-07-02 | Hitachi Ltd | 誤り検出機能付き論理回路及びそれを用いたフォールトトレラントシステム |
JP2006251895A (ja) * | 2005-03-08 | 2006-09-21 | Mitsubishi Electric Corp | バスインタフェース回路 |
Also Published As
Publication number | Publication date |
---|---|
EP2709015A2 (en) | 2014-03-19 |
CN103675514A (zh) | 2014-03-26 |
JP6047349B2 (ja) | 2016-12-21 |
EP2709015B1 (en) | 2019-08-21 |
CN103675514B (zh) | 2017-08-25 |
BR102013021720B1 (pt) | 2020-12-01 |
BR102013021720A2 (pt) | 2014-11-04 |
EP2709015A3 (en) | 2016-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8058916B2 (en) | Lockstep synchronization and maintenance | |
US9264049B2 (en) | Synchronous on-chip clock controllers | |
US7770049B1 (en) | Controller for clock skew determination and reduction based on a lead count over multiple clock cycles | |
JP5925507B2 (ja) | データ照合装置、照合方法及びそれを用いた安全保安システム | |
JP6047349B2 (ja) | 論理回路及び該論理回路を用いた制御装置 | |
US8156371B2 (en) | Clock and reset synchronization of high-integrity lockstep self-checking pairs | |
JP5116376B2 (ja) | 電磁干渉を減少させる方法及びクロック管理回路、(コヒーレントな周波数クロックの生成及びノンコヒーレントな位相を用いるスペクトル管理) | |
CN105553472B (zh) | 具有追赶模式、进行时钟重定时的系统和装置及相关方法 | |
JP2004234144A (ja) | プロセッサの動作比較装置および動作比較方法 | |
JPS58129621A (ja) | タイミング・パルス分配装置 | |
JPH04306917A (ja) | クロック分配装置 | |
JP2013055524A (ja) | 情報処理システム | |
JP2011191893A (ja) | 分割搭載した論理回路の論理検証装置 | |
US11042181B2 (en) | Local clock injection and independent capture for circuit test of multiple cores in clock mesh architecture | |
JP3515197B2 (ja) | 半導体集積回路装置と情報処理システム | |
US6943607B2 (en) | Method and device for generating delay signal | |
Szász et al. | Synchronisation Strategy in Complex Digital Voter-based Systems | |
JPS62202238A (ja) | クロツク障害検出回路 | |
JP5730173B2 (ja) | 自己診断機能付き装置 | |
JP3505479B2 (ja) | 複数同期装置及びクロック分岐・分周装置 | |
JP2013131088A (ja) | シミュレーション装置、シミュレーション方法及びシミュレーションプログラム | |
JPH0630035B2 (ja) | クロック同期型システムにおけるクロック切替え制御方式 | |
JP2006145416A (ja) | カスタムic検証装置および検証方法 | |
JP2009150726A (ja) | 半導体装置 | |
UA90766C2 (ru) | Программно-аппаратный контроллер интерфейса |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161121 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6047349 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |